KR100870659B1 - 액정표시소자 제조방법 - Google Patents

액정표시소자 제조방법 Download PDF

Info

Publication number
KR100870659B1
KR100870659B1 KR1020010089305A KR20010089305A KR100870659B1 KR 100870659 B1 KR100870659 B1 KR 100870659B1 KR 1020010089305 A KR1020010089305 A KR 1020010089305A KR 20010089305 A KR20010089305 A KR 20010089305A KR 100870659 B1 KR100870659 B1 KR 100870659B1
Authority
KR
South Korea
Prior art keywords
photoresist layer
layer
photoresist
ashing
region
Prior art date
Application number
KR1020010089305A
Other languages
English (en)
Other versions
KR20030058771A (ko
Inventor
유홍우
예한수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020010089305A priority Critical patent/KR100870659B1/ko
Publication of KR20030058771A publication Critical patent/KR20030058771A/ko
Application granted granted Critical
Publication of KR100870659B1 publication Critical patent/KR100870659B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G02F1/136245—Active matrix addressed cells having more than one switching element per pixel having complementary transistors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
    • G02F1/136281—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon having a transmissive semiconductor substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 4-마스크를 이용한 액정표시소자 제조방법을 제공한다. 소스/드레인전극과 반도체층을 에칭하기 위해 소스/드레인전극용 금속층 위에 제1포토레지스트층과 그 위에 제1포토레지스트층보다 느린 에싱비를 갖는 제2포토레지스트층을 형성한 후 회절노광하여 하프톤 포토레지스트층을 갖는 포토레지스트패턴을 형성한다. 하프톤 포토레지스트층은 제1포토레지스트층으로 구성되어, 포토레지스트 에싱시 포토레지스트의 언더에싱과 오버에싱을 방지할 수 있게 되며, 그 결과 박막트랜지스터의 특성저하를 방지할 수 있게 된다.
액정표시소자, 박막트랜지스터, 포토레지스트층, 에싱, 에싱비

Description

액정표시소자 제조방법{A METHOD OF LIQUID CRYSTAL DISPLAY DEVICE}
도 1은 4-마스크를 이용한 종래 액정표시소자의 제조방법을 나타내는 도면.
도 2는 포토레지스트가 언더에싱되었을 때의 상태를 나타내는 도면.
도 3은 포토레지스트가 오버에싱되었을 때의 상태를 나타내는 도면.
도 4는 본 발명에 따른 4-마스크를 이용한 액정표시소자의 제조방법을 나타내는 도면.
** 도면의 주요부분에 대한 부호의 설명 **
101 : 기판 103 : 게이트절연층
105 : 반도체층 107 : 소스/드레인전극
109,115 : 포토레지스트패턴 110 : 회절마스크
111 : 보호층 112 : 컨택홀
113 : 화소전극
본 발명은 액정표시소자 제조방법에 관한 것으로, 특히 4-마스크를 이용한 액정표시소자 제조방법에서 박막트랜지스터의 반도체층 및 소스/드레인전극을 형성하기 위해 도포되는 포토레지스트를 에싱비가 다른 적어도 2층으로 형성함으로써 포토레지스트의 언더에싱 또는 오버에싱에 기인하는 박막트랜지스터의 특성저하를 방지할 수 있는 액정표시소자 제조방법에 관한 것이다.
액정표시소자(Liquid Crystal Display device)는 투과형 평판표시장치(Flat Panel Display device)로서, 노트북컴퓨터, PDA, 핸드폰(mobile phone)과 같은 휴대용 전자기기에 주로 적용되고 있을 뿐만 아니라 고화질 텔레비젼(HDTV), 디지털텔레비젼, 박형의 벽걸이용 텔레비젼과 같이 그 적용범위가 점차 확대되고 있다. 일반적으로 평판표시장치로는 상기한 LCD 외에도 PDP(Plasma Display Panel), VFD(Vacuum Fluorescent Display), FED(Field Emission Display)와 같은 많은 종류의 장치가 활발하게 연구되고 있지만, 양산화기술, 구동수단의 용이성, 고화질의 구현 등과 같은 장점 때문에 상기 LCD가 주로 채용되고 있다.
LCD는 액정의 굴절율 이방성을 이용하여 화면에 정보를 표시하는 장치이다. 통상적으로, 액정은 구동소자가 형성된 하부기판과 컬러필터가 형성된 상부기판 사이에 주입되어 액정층을 형성하며, 상기 구동소자에 의해 액정분자를 구동하여 액정층을 투과하는 광량을 제어함으로써 정보를 표시하게 된다. 이러한 액정표시소자 로는 다양한 종류가 존재하지만, 근래에는 주로 구동소자로서 박막트랜지스터(Thin Film Transistor)가 채용된 TFT LCD가 주로 사용되고 있다.
TFT는 액정표시소자의 수많은 화소들 각각에 형성되어 화소들을 독립적으로 제어한다. 이러한 TFT LCD는 주로 마스크를 이용한 포토리소그래피공정과 같은 복잡한 공정에 의해 제작된다. 따라서, 이러한 복잡한 공정을 얼마나 단순화시키는가가 LCD의 제조단가를 낮추고 수율을 증가시키기 위한 주요 요인이 되므로, 공정단순화를 위한 많은 노력들이 이루어지고 있는 실정이다.
최초의 TFT LCD는 주로 8-마스크를 이용하여 제작되었지만, 공정수를 줄이기 위해 많은 연구가 이루어진 결과 점차 7-마스크, 6-마스크, 5-마스크를 이용하게 되었으며, 최근에는 4-마스크를 이용한 TFT-LCD가 제작되고 있다.
도 1에 상기한 4-마스크를 이용한 TFT LCD의 제조공정이 도시되어 있다. 상기 도면을 참조하여 TFT LCD 제조방법을 설명하면 다음과 같다.
우선, 도 1(a)에 도시된 바와 같이, 유리와 같은 투명한 제1기판(1) 상에는 금속으로 이루어진 게이트전극(2)이 형성된다. 상기 게이트전극(2)은 기판(1) 전체에 걸쳐서 금속층을 형성한 후 그 위에 포토레지스트를 도포하고 제1마스크를 이용하여 현상하고 에천트를 작용시킴으로써 형성된다. 상기와 같이 게이트전극(2)이 형성된 제1기판(1) 위에 게이트절연층(3), 반도체층(5a) 및 금속층(7a)을 순차적으로 적층한다.
이어서, 도 1(b)에 도시된 바와 같이, 금속층(7a) 위에 포토레지스트층(9a)을 도포한 후 상기 포토레지스트층(9a) 위에 회절마스크(10)(제2마스크)를 위치시 킨 후 자외선과 같은 광을 조사한다. 회절마스크(10)는 불투명하게 이루어져 조사되는 광을 블로킹하는 차단부(10a)와, 투명하게 이루어져 조사되는 물질을 기판(1)으로 투과시키는 투과부(10b)와, 일정 간격을 갖는 슬릿(slit)으로 이루어져 기판(1)으로 투과되는 광의 세기를 조절하는 슬릿부(10c)로 구성되어 있다. 도면에 도시된 바와 같이, 상기 슬릿부(10c)는 기판(1)에 형성된 게이트전극(2)에 대응하는 게이트영역 형성되고 차단부(10a)는 슬릿부(10c)의 양측면에 형성되어 이후의 공정에 의해 TFT를 형성하며, 투과부(10b)는 화상이 표시될 표시부 영역에 형성된다.
상기와 같이, 회절마스크(10)를 이용하여 포토레지스트층(9a)에 광을 조사한 후 현상액을 작용시킴에 따라 회절마스크(10)의 투과부(10b)에 대응하는 포토레지스트층(9a)이 전부 제거되고 슬릿부(10c)의 포토레지스트층(9a)은 일부가 제거되므로, 금속층(7a) 위에는 도 1(c)에 도시된 바와 같은 포토레지스트패턴(9)이 형성된다. 이때, 차단부(10a)에 대응하는 영역의 포토레지스트층은 현상액에 의해 제거되지 않기 때문에, 최초에 적층된 두께를 그대로 유지하지만, 슬릿부(10c)에 대응하는 영역(게이트영역)은 포토레지스트층의 일부만이 제거된다. 통상적으로 슬릿부(10c)에 의해 포토레지스트층의 약 반 정도가 제거되는데, 이에 따라 남게되는 포토레지스트층을 하프톤(Halt Tone) 포토레지스트층이라고 한다.
이후, 도 1(d)에 도시된 바와 같이, 상기 포토레지스트패턴(9)으로 금속층(7a)의 일부(TFT영역)을 블로킹한 상태에서 에천트(etchant)에 의한 웨트에칭(wet etching)을 진행하여 상기 금속층(7a)을 에칭함에 따라 포토레지스트패턴(9)의 하부에는 소스/드레인전극(7)이 형성된다. 이어서, 소스/드레인전극(7)이 형성된 기판(1)상의 반도체층(5a)을 드라이에칭(dry etching)하여 상기 소스/드레인전극(7) 아래에 반도체층(5)을 형성한다. 이때, 도면에는 도시하지 않았지만, 상기 소스/드레인전극(7)과 접촉하는 반도체층(5)의 상부에는 불순물이 첨가된 설정 두께의 오우믹컨택트층(ohmic contact layer)가 형성되어 있다.
이후, 상기 포토레지스트패턴(9)을 플라즈마처리하여 에싱(ashing)한다. 이러한 에싱에 의해 상기 포토레지스트패턴(9)의 일부가 제거된다. 이때, 상기 포토레지스트패턴(9)의 에싱정도는 게이트 영역의 하프톤 포토레지스트층의 두께 보다 크게 설정하기 때문에, 상기 에싱에 의해 하프톤 포토레지스트층이 완전히 제거되며, 그 결과 상기 영역의 소스/드레인전극(7)이 외부로 노출된다.
도 1(f)에 도시된 바와 같이, 이 노출된 소스/드레인전극(7)에 에천트를 작용시켜 해당 영역의 금속을 완전히 제거하며, 계속하여 드라이에칭공정을 실행함으로써 상기 게이트영역의 반도체층(5)에 형성된 오우믹컨택층을 제거한다. 상기와 같이 게이트영역의 소스/드레인전극(7)과 오우믹컨택층을 제거함으로써 TFT가 형성된다. 상기 TFT위에는 기판(1) 전체에 걸쳐서 보호층(passivation layer;11)이 적층된다. 상기 보호층(11)에는 제3마스크를 이용한 컨택홀(12)이 형성된다. 상기 보호층(11)위에 ITO(Indium Tin Oxide)와 같은 투명한 물질로 이루어진 화소전극(13)이 형성되는 경우(제4마스크를 이용함), 상기 컨택홀(12)을 통해 화소전극(13)과 소스/드레인전극(7)이 전기적으로 접속된다.
상기와 같이, 4-마스크를 이용하여 LCD의 TFT 어레이기판이 완성된다. 도 1(g)에 도시된 바와 같이, 완성된 TFT 어레이기판을 컬러필터층(22)과 블랙매트릭스(black matrix;24)가 형성된 컬러필터기판(20)에 합착하고 액정(30)을 주입함으로써 LCD를 완성한다. 이때, 상기 TFT어레이기판과 컬러필터기판 사이에는 스페이서(32)가 위치하여 LCD의 셀갭(cell gap)을 항상 일정하게 유지하게 된다.
상기와 같은 4-마스크를 이용한 LCD공정에서는 공정이 간단하기 때문에, 제조비용이 절감될 뿐만 아니라 수율의 향상을 도모할 수 있게 된다. 그러나, 이러한 4-마스크 공정에는 TFT의 특성을 저하시키는 치명적인 문제가 존재하는데, 이를 설명하면 다음과 같다.
도 1(e)에 도시된 에싱공정에서는 플라즈마를 이용한 드라이에칭에 의해 하프톤 포토레지스트층을 완전히 제거하여 금속층을 외부로 노출시킨다. 포토레지스트층은 일정한 에싱비로 제거되기 때문에, 에싱공정을 설정 시간동안 실행함으로써 상기 하프톤 포토레지스트층을 완전히 제거할 수 있게 된다. 그런데, 에싱공정중 포토레지스트층의 에싱비는 내부의 공정조건이나 외부의 환경에 따라 민감하게 변하게 된다. 따라서, 설정된 시간 동안 에싱을 실행하는 경우에도 하프톤 포토레지스트층이 언더에싱(under ashing)되거나 오버에싱(over ashing)되는 경우가 발생하게 된다.
도 2(a)는 상기 하프톤 포토레지스트층이 언더에싱된 경우를 나타내는 도면이다. 도면에 도시된 바와 같이, 하프톤 포토레지스트층이 언더에싱될 경우 게이트영역의 소스/드레인전극(7) 위에는 포토레지스트(8)가 남아 있게 된다. 이 남아 있는 포토레지스트(8)는 에칭공정시 에천트를 블로킹하게 되기 때문에, 게이트영역의 소스/드레인전극(7)을 에칭하는 경우 해당 영역의 금속층이 언더에칭(under etching)되어 도 2(b)에 도시된 바와 같이 일부의 금속층(10)이 남아 있게 되고 그 하부의 오우믹컨택층 역시 제거되지 않게 된다. 그러므로, 이러한 금속층(10) 및 하부의 오우믹컨택층에 의해 소스/드레인전극(7)이 단락(shot)되어 TFT에 치명적인 불량을 야기하게 된다.
하프톤 포토레지스트층이 오버에싱되는 경우에는 도 3(a)에 도시된 바와 같이, 게이트영역 양측면의 포토레지스트층(9)이 과도하게 에싱된다. 하프톤 포토레지스트층이 오버에싱되었다는 것은 에싱시간이 설정된 시간 보다 길게 설정되었거나, 내부 조건 또는 외부환경에 의해 포토레지스트층의 에싱비가 증가했다는 것을 의미한다. 따라서, 도면에 도시된 바와 같이, 게이트영역의 하프톤 포토레지스트층은 완전히 제거되지만 그 양측면의 포토레지스트층(9) 역시 과도하게 에싱되어 원하는 두께 보다 작은 두께의 포토레지스트층(9)만이 남아 있게 된다. 이와 같은 포토레지스트층(9)으로 소스/드레인전극(7)을 블로킹한 상태에서 에천트를 작용하면 상기 포토레지스트층(9)이 에천트를 완전하게 블로킹하지 못하게 되어, 결국 상기 소스/드레인전극(7)이 정확하게 에칭되지 않게 될 뿐만 아니라 후속공정인 오우믹컨택층 제거공정시 TFT의 채널영역이 오버에칭되기 때문에, TFT의 특성이 저하되는 문제가 있었다.
본 발명은 상기한 문제를 해결하기 위한 것으로, 4-마스크를 이용한 액정표시소자 제조시 박막트랜지스터의 소스/드레인전극과 반도체층을 형성하기 위해 사용되는 포토레지스트층을 서로 다른 에싱비를 갖는 2중의 층으로 형성하여 포토레지스트의 언더에싱과 오버에싱를 방지함으로서 박막트랜지스터의 특성 저하를 방지할 수 있는 액정표시소자의 박막트랜지스터 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 다른 목적은 상기의 박막트랜지스터 제조방법을 적용한 액정표시소자 제조방법을 제공하는 것이다.
상기한 목적을 달성하기 위해, 본 발명에 따른 액정표시소자 제조방법은 기판에 게이트전극을 형성하는 단계와, 상기 게이트전극위에 게이트절연층, 반도체층 및 제1금속층을 형성하는 단계와, 상기 제1금속층 위에 에싱비가 서로 다른 포토레지스트층을 형성하는 단계와, 회절마스크를 이용하여 상기 포토레지스트층을 패터닝하여 채널이 형성되는 제1영역과 상기 제1영역 보다 두껍게 패터닝되어 소스/드레인영역이 형성되는 제2영역을 형성하는 단계와, 상기 패터닝된 포토레지스트층을 이용하여 상기 제1금속층을 에칭하는 단계와, 상기 채널이 형성되는 제2영역의 포토레지스트층을 에싱처리하는 단계와, 상기 에싱처리에 의해 노출된 제1금속층 및 반도체층을 연속 에칭하는 단계와, 기판 전체에 걸쳐 컨택홀을 구비하는 보호층을 형성하는 단계와, 상기 컨택홀을 통해 제1금속층과 접촉하는 화소전극을 형성하는 단계로 구성된다.
게이트영역에 형성되는 하프톤 포토레지스트층은 주로 빠른 에싱비를 갖는 제1포토레지스트층으로 이루어져 있기 때문에, 에싱시 상기 하프톤 포토레지스트층이 모두 제거되어도 제2포토레지스트층은 작은 양만이 에싱되어 제거된다. 따라서, 하프톤 에싱시간을 충분히 설정함으로써 언더에싱이 발생하는 것을 방지할 수 있으며, 제2포토레지스트의 느린 에싱비에 의해 오버에싱이 발생하는 것도 방지할 수 있게 된다.
본 발명은 4-마스크 TFT 액정표시소자 제조방법을 제공한다. 특히, 본 발명에서는 TFT를 형성하기 위해 적어도 이중의 층으로 구성된 포토레지스트층을 형성하여 TFT의 포토공정을 진행한다. 상기 이중의 포토레지스트층은 서로 다른 에싱비를 갖는다. 특히, 하부의 포토레지스트층을 더 빠른 에싱비를 갖도록 하여, 회절마스크를 이용한 회절노광에 의한 포토레지스트층의 현상시 게이트영역에 더 빠른 에싱비를 갖는 포토레지스트층이 하프톤 포토레지스트층으로서 존재하도록 한다. 이 경우, 게이트영역의 양측면에는 빠른 에싱비의 포토레지스트층과 느린 에싱비의 포토레지스트층이 적층된 포토레지스트층이 형성되어 있기 때문에, 에싱공정시 게이트영역의 하프톤 포토레지스트층이 더 빨리 현상된다.
결국, 하프톤 포토레지스트층의 에싱시간을 설정된 원래의 시간 보다 더 크게 함으로써 게이트영역 양측면에 형성되는 포토레지스트층의 과도한 에싱없이도 상기 하프톤 포토레지스트층을 완전히 제거할 수 있게 되어 포토레지스트층의 언더에싱을 방지할 수 있게 된다. 이와 같이, 포토레지스트층의 언더에싱이나 오버에싱을 방지함으로써 반도체층과 소스/드레인전극의 언더에칭이나 오버에칭에 의해 발생되는 박막트랜지스터의 특성 저하를 방지할 수 있게 된다.
이하, 첨부한 도면을 참조하여 본 발명에 따른 액정표시소자 제조방법을 상 세히 설명한다.
도 4는 본 발명에 따른 액정표시소자 제조방법을 나타내는 도면이다. 우선, 도 4(a)에 도시된 바와 같이, 유리와 같은 투명한 제1기판(101)위에 Al이나 Al합금 또는 Cu와 같은 금속을 적층한 후 제1마스크를 사용하여 에칭하여 게이트전극(101)을 형성한다. 이어서, 상기 게이트전극(102)이 형성된 기판(101) 전체에 걸쳐 SiNx나 SiOx와 같은 게이트절연층(103), 상부에 불순물이온(n+이온)이 도핑된 비정질반도체층(105a), Cr, Mo, Al, Al합금 또는 Cu로 이루어진 금속층(107a)을 순차적으로 적층하고, 그 위에 제1포토레지스트층(109a) 및 제2포토레지스트층(115a)을 적층한다.
상기 제1포토레지스트층(109a)과 제2포토레지스트층(115a)은 주로 스핀코팅(spin coating)방법 또는 스크린인쇄(screen printing)방법에 의해 적층되는 것으로, 우선 제1포토레지스트층(109a)을 상기 금속층(107a) 위에 도포한 후 경화시키고 이어서 경화된 제1포토레지스트층(109a) 위에 다시 제2포토레지스트층(115a)을 도포한 후 경화시킴으로써 완성된다. 이때, 상기 제1포토레지스트층(109a)과 제2포토레지스트층(115a)을 순차적으로 도포한 후 한꺼번에 경화시키는 것도 물론 가능하다.
상기 제1포토레지스트층(109a)은 제2포토레지스트층(115a)에 비해 상대적으로 느린 에싱비(ashing rate)를 갖는 물질로 이루어진다. 이때, 상기 제1포토레지스트층(109a)의 에싱비는 상기 제2포토레지스트층(115a)의 에싱비에 비해 빠르다면 어떠한 에싱비를 갖는 것도 가능하다.
상기와 같이, 제1포토레지스트층(109a) 및 제2포토레지스트층(115a)이 형성된 기판(101) 상부에 도 4(b)에 도시된 바와 같이 회절마스크(110)(4-마스크공정중 제2마스크)를 위치시킨 상태에서 자외선과 같은 광을 조사한다. 상기 회절마스크(110)는 불투명하게 이루어져 조사되는 광을 블로킹하는 차단부(110a)와, 투명하게 이루어져 조사되는 물질을 기판(101)으로 투과시키는 투과부(110b)와, 일정 간격을 갖는 슬릿으로 이루어져 기판(101)으로 투과되는 광의 세기를 조절하는 슬릿부(110c)로 구성되어 있다. 슬릿부(110c)는 설정된 간격을 갖는 설정된 갯수의 슬릿으로 구성되어 있기 때문에, 상기 슬릿의 간격과 갯수를 조절함으로써 원하는 세기의 광을 포토레지스트층(109a,115a)에 조사할 수 있게 된다.
이어서, 회절마스크(110)를 통해 광이 조사된 제1포토레지스트층(109a)과 제2포토레지스트층(115a)에 현상액을 작용시켜 상기 제1포토레지스트층(109a) 및 제2포토레지스트층(115a)을 현상하면, 회절마스크(110)의 투과부(110b)에 대응하는 제1포토레지스트층(109a) 및 제2포토레지스트층(115a)은 전부 제거되고 슬릿부(110c)의 포토레지스트층(109a,115a)은 일부가 제거되므로, 금속층(107a) 위에는 도 4(c)에 도시된 바와 같은 구조의 포토레지스트패턴(109, 115)이 형성된다. 이때, 차단부(110a)에 대응하는 영역의 제1포토레지스트층(109a)과 제2포토레지스트층(115a)은 현상액에 의해 제거되지 않기 때문에, 최초에 적층된 두께를 그대로 유지된다. 또한, 슬릿부(110c)에서는 제2포토레지스트층(115a)의 일부 또는 전부가 제거되지만, 제1포토레지스트층(109a)은 전혀 제거되지 않을 수도 있고 일부만이 제거될 수도 있다. 즉, 하프톤 포토레지스트층은 순수하게 제1포토레지스트층(109a)으로만 이루어질 수도 있으며, 제1포토레지스트층(109a) 및 제2포토레지스트층(115a)으로 이루어질 수도 있다.
이러한 하프톤 포토레지스트층의 구성은 슬릿부(110c)의 슬릿간격과 수를 적당히 조절함에 따라 임의로 결정할 수 있다. 본 발명에서는 게이트영역의 제2포토레지스트층(115a)이 완전히 제거되고 제1포토레지스트패턴(109)의 일부가 제거되도록 상기 슬릿부(110c)의 슬릿간격과 수를 조절하여, 현상후에는 게이트영역의 하프톤 포토레지스트층이 더 빠른 에칭비를 갖는 제1포토레지스트패턴(109)만으로 이루어지도록 하였다.
상기와 같이, 포토레지스트패턴(109,115)으로 금속층(107a)을 블로킹한 상태에서 상기 금속층(107a)에 에천트를 작용시킴에 따라 상기 포토레지스트패턴(109,115)을 제외한 영역의 금속층(107a)이 에칭되어 상기 포토레지스트패턴(109,115) 하부에는 소스/드레인전극(107)이 형성되며, 계속하여 상기 반도체층(105a)을 드라이에칭하여 도 4(d)에 도시된 바와 같이 상기 소스/드레인전극(107) 하부에 반도체층(105)을 형성한다.
그후, 도 4(e)에 도시된 바와 같이, 포토레지스트패턴(109,115)을 플라즈마를 이용하여 에싱한다. 상기 에싱에 의해 게이트영역에 형성되어 있던 하프톤 포토레지스트층(즉, 게이트영역의 제1포토레지스트패턴)이 제거되어 게이트영역의 소스/드레인전극(107)이 외부로 노출된다. 한편, 상기 하프톤 포토레지스트층이 제거될 때 그 양측면에 형성된 제2포토레지스트패턴(115)의 일부 역시 제거된다. 그러나, 상기 제2포토레지스트패턴(115)의 에싱비가 제1포토레지스트패턴(109)의 에싱비에 비해 작기 때문에, 상기 제2포토레지스트패턴(115)의 제거량은 제1포토레지스트패턴(109)에 비해 상대적으로 작게 된다. 예를 들면, 제1포토레지스트패턴(109)과 제2포토레지스트패턴(115)의 에싱비가 약 1:2라고 가정하고 하프톤 포토레지스트층으로서 남아 있는 제1포토레지스트패턴(109)의 두께가 약 4000Å이라고 가정하는 경우 상기 제1포토레지스트패턴(109)이 완전히 제거되는 동안 제2포토레지스트패턴(115)은 약 2000Å만이 제거된다. 따라서, 게이트영역 양측면의 제1포토레지스트패턴(109)과 제2포토레지스트패턴(115)은 후속하는 게이트영역의 소스/드레인전극(107)의 에칭시 에칭블로킹을 충분하게 수행할 수 있을 정도의 두께로 남아 있게 된다.
따라서, 하프톤 포토레지스트층의 언더에싱을 방지하기 위해 제1포토레지스트패턴(109)의 에싱을 원래의 설정된(에싱비에 따라 설정된) 에싱시간에 비해 길게 설정하는 경우에도 상기 하프톤 포토레지스트층의 양측면에 형성된 제1포토레지스트패턴(109)과 제2포토레지스트패턴(115)은 에칭블로킹 기능을 수행할 수 있는 충분한 두께를 유지하게 되며, 그 결과 하프톤 포토레지스트층의 언더에싱을 방지할 수 있게 된다.
또한, 하프톤 포토레지스트층의 에싱시간이 너무 길게 설정되는 경우에도 상기 제2포토레지스트패턴(115)은 제1포토레지스트패턴(109)에 비해 느린 비로 에싱되기 때문에, 하프톤 포토레지스트층 양측면의 제1포토레지스트패턴(109) 및 제2포토레지스트패턴(115)은 충분한 에칭블로킹 두께를 유지하게 된다.
결국, 포토레지스트층을 2중으로 형성함으로써 포토레지스트층의 언더에싱과 오버에싱을 방지할 수 있으며, 그 결과 반도체층이 언더에칭되거나 오버에칭되는 것을 방지할 수 있게 되어 TFT의 특성저하가 발생하지 않게 된다.
이어서, 도 4(f)에 도시된 바와 같이 상기 노출된 소스/드레인전극(107)에 에천트를 작용시켜 게이트영역의 금속을 완전히 제거한 후 드라이에칭공정을 실행함으로써 상기 게이트영역의 반도체층(107)에 형성된 오우믹컨택층을 제거하여 TFT를 형성한다. 그리고, 상기 TFT위에 기판(101) 전체에 걸쳐서 보호층(111)을 적층한 후 제3마스크를 이용하여 컨택홀(112)을 형성한다. 상기 보호층(111)위에는 제4마스크를 이용하여 ITO와 같은 투명한 물질로 이루어진 화소전극(113)이 형성되는데, 상기 화소전극(113)은 컨택홀(112)을 통해 소스/드레인전극(107)에 전기적으로 접속된다.
도면에는 도시하지 않았지만, 상기와 같이 TFT가 형성된 TFT어레이기판과 컬러필터가 형성된 컬러필터기판 사이에 스페이서를 위치한 상태에서 합착하고 액정을 그 사이로 주입하고 실링함으로써 액정표시소자를 제작할 수 있게 된다.
상기와 같이, 본 발명에서는 박막트랜지스터를 형성하기 위해 사용되는 포토레지스트층을 에칭비가 다른 2개의 층으로 구성하고, 회절마스크를 이용하여 상기 2층의 포토레지스트층을 현상함으로써 에싱시 게이트영역에 포토레지스트층이 남아 있는 것을 방지할 수 있게 된다. 그러므로, 소스/드레인전극과 반도체층 에칭시 언더에칭이나 오버에칭이 발생하지 않게 되어, 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있게 된다. 상기 하부의 포토레지스트층의 에싱비는 상부의 포토레지스트층의 에칭비에 비해 빠른 물질로 구성되는데, 이러한 상부와 상부의 포토레지스트층의 에싱비는 한정될 필요없이 어떠한 에싱비로도 가능하다. 또한, 포토레지스트층을 2층으로 구성하지 않고 에싱비가 다른 3층 이상으로 형성하는 것도 물론 가능하다.
이러한 서로 다른 에싱비를 갖는 포토레지스트층의 사용이라는 본 발명의 기본적인 개념을 사용하면, 본 발명이 속하는 기술분야에 종사하는 사람이라면 누구나 본 발명의 다른 실시예나 변형예를 용이하게 창안할 수 있을 것이며, 이러한 다른 실시예나 변형예는 당연히 본 발명의 권리범위에 포함되어야만 할 것이다.
상술한 바와 같이, 본 발명에서는 액정표시소자 제조공정시 소스/드레인전극과 반도체층의 형성시 사용되는 포토레지스트층을 빠른 에싱비를 갖는 제1포토레지스트와 느린 에싱비를 갖는 제2포토레지스트층의 이중의 층으로 형성함으로써 게이트영역의 포토레지스트층에 언더에싱이나 오버에싱이 발생하는 것을 방지한다. 그러므로, 이러한 포토레지스트층의 언더에싱과 오버에싱에 의해 야기되는 소스/드레인전극과 반도체층의 언더에칭이나 오버에칭의 발생이 방지되어 액정표시소자의 박막트랜지스터의 특성이 저하되는 것을 방지할 수 있게 된다.

Claims (5)

  1. 기판에 게이트전극을 형성하는 단계;
    상기 게이트전극위에 게이트절연층, 반도체층 및 제1금속층을 형성하는 단계;
    상기 제1금속층 위에 제1에싱비를 갖는 제1포토레지스트층을 형성하는 단계;
    상기 제1포토레지스트층 위에 제1에싱비 보다 느린 제2에싱비를 갖는 제2포토레지스트층을 형성하는 단계;
    회절마스크를 이용하여 상기 제1 및 제2포토레지스트층을 패터닝하여, 채널이 형성되는 제1영역과 소스/드레인영역이 형성되고 상기 제1영역의 두께 보다 두꺼운 제2영역을 형성하는 단계;
    상기 패터닝된 제1 및 제2포토레지스트층을 이용하여 상기 제1금속층을 에칭하는 단계;
    상기 제1 및 제2포토레지스트층을 에싱하여 상기 채널이 형성되는 제1영역의 제1금속층을 노출시키는 단계;
    상기 노출된 제1금속층 및 그 하부의 반도체층을 연속 에칭하여 상기 제1영역에 대응하는 영역에 채널을 형성하고 제2영역에 대응하는 영역에 소스전극 및 드레인전극을 형성하는 단계;
    상기 제1 및 제2포토레지스트층을 제거하는 단계;
    상기 제1 및 제2포토레지스트층이 제거된 기판 전체에 걸쳐 보호층을 형성한 후 상기 보호층에 컨택홀을 형성하는 단계;
    상기 컨택홀을 통해 드레인전극과 접촉하는 화소전극을 형성하는 단계로 구성되며,
    상기 제1포토레지스트층 및 제2포토레지스트층은 상기 제1포토레지스트층과 제2포토레지스트층의 에싱비에 따라 서로 다른 속도로 에싱되는 것을 특징으로 하는 액정표시소자의 박막트랜지스터기판 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 회절마스크는,
    복수의 슬릿으로 구성되어, 게이트영역의 제1포토레지스트층과 제2포토레지스트층에 조사되는 광의 세기가 조절되는 슬릿부;
    불투명하게 이루어져 상기 게이트영역의 양측면의 제1포토레지스트층과 제2포토레지스트층으로 조사되는 광을 블로킹하는 차단부; 및
    투명하게 이루어져 상기 제1포토레지스트층과 제2포토레지스트층으로 광을 투과하는 투과부로 이루어진 것을 특징으로 하는 방법.
  4. 제1항에 있어서, 상기 포토레지스트층의 에싱은 플라즈마를 이용한 드라이에칭에 의해 이루어지는 것을 특징으로 하는 방법.
  5. 삭제
KR1020010089305A 2001-12-31 2001-12-31 액정표시소자 제조방법 KR100870659B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010089305A KR100870659B1 (ko) 2001-12-31 2001-12-31 액정표시소자 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010089305A KR100870659B1 (ko) 2001-12-31 2001-12-31 액정표시소자 제조방법

Publications (2)

Publication Number Publication Date
KR20030058771A KR20030058771A (ko) 2003-07-07
KR100870659B1 true KR100870659B1 (ko) 2008-11-26

Family

ID=32216653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010089305A KR100870659B1 (ko) 2001-12-31 2001-12-31 액정표시소자 제조방법

Country Status (1)

Country Link
KR (1) KR100870659B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100584716B1 (ko) 2004-04-06 2006-05-29 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치용 어레이 기판의 제조 방법
KR100698741B1 (ko) * 2005-12-26 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 형성 방법
KR20160087024A (ko) 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163174A (ja) * 1996-11-29 1998-06-19 Sharp Corp 薄膜のパターニング方法
KR20000033047A (ko) * 1998-11-19 2000-06-15 윤종용 박막트랜지스터의제조방법
KR20000059689A (ko) * 1999-03-08 2000-10-05 윤종용 액정표시장치용박막트랜지스터기판의제조방법
KR20010027516A (ko) * 1999-09-14 2001-04-06 구본준, 론 위라하디락사 박막트랜지스터 액정표시소자
KR20010111252A (ko) * 2000-06-09 2001-12-17 윤종용 박막 트랜지스터 기판 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163174A (ja) * 1996-11-29 1998-06-19 Sharp Corp 薄膜のパターニング方法
KR20000033047A (ko) * 1998-11-19 2000-06-15 윤종용 박막트랜지스터의제조방법
KR20000059689A (ko) * 1999-03-08 2000-10-05 윤종용 액정표시장치용박막트랜지스터기판의제조방법
KR20010027516A (ko) * 1999-09-14 2001-04-06 구본준, 론 위라하디락사 박막트랜지스터 액정표시소자
KR20010111252A (ko) * 2000-06-09 2001-12-17 윤종용 박막 트랜지스터 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20030058771A (ko) 2003-07-07

Similar Documents

Publication Publication Date Title
US8183070B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
KR101003577B1 (ko) 마스크 및 이를 이용한 액정표시소자 제조방법
US8045077B2 (en) Liquid crystal display device and fabrication method thereof
KR20080043707A (ko) 다층박막 패턴 및 표시장치의 제조 방법
KR100653467B1 (ko) 박막 트랜지스터-액정표시소자의 제조방법
US7075603B2 (en) Method of fabricating a semi-transmission LCD by plasma processing and washing organic film, and LCD fabricated thereby
KR100492727B1 (ko) 포토레지스트의 잔사불량이 방지된 반도체 도핑방법 및이를 이용한 액정표시소자 제조방법
US8421096B2 (en) Pixel structure and display panel
KR20040061292A (ko) 액정표시소자 제조방법
KR100870659B1 (ko) 액정표시소자 제조방법
KR20180010655A (ko) 박막트랜지스터를 이용한 평판표시장치 제조방법
US8435722B2 (en) Method for fabricating liquid crystal display device
JP2009054836A (ja) Ｔｆｔ基板及びその製造方法
KR101055209B1 (ko) 액정표시장치 및 이의 제조방법
KR100603852B1 (ko) 회절 노광 기술을 이용한 액정 표시 장치 제조 방법
KR100507283B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR100482471B1 (ko) 액티브 매트릭스형 액정표시소자의 제조방법
US5916737A (en) Method for fabricating liquid crystal display device
KR100655273B1 (ko) 반사 투과 복합형 박막트랜지스터 액정표시장치의 화소전극 형성방법 및 이에 의해 이루어지는 박막트랜지스터 액정표시장치
KR100492728B1 (ko) 드레인영역의 활성층의 일부가 제거된 액정표시소자 및 그제조방법
KR100619160B1 (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100476051B1 (ko) 박막트랜지스터 액정표시장치의 제조방법
KR101006475B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
KR100959990B1 (ko) 액정표시장치 및 그 제조방법
US6842201B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee