JPH10163174A - 薄膜のパターニング方法 - Google Patents
薄膜のパターニング方法Info
- Publication number
- JPH10163174A JPH10163174A JP31839696A JP31839696A JPH10163174A JP H10163174 A JPH10163174 A JP H10163174A JP 31839696 A JP31839696 A JP 31839696A JP 31839696 A JP31839696 A JP 31839696A JP H10163174 A JPH10163174 A JP H10163174A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- film
- etched
- layer
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Drying Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
なる被エッチング膜を、1回のパターニング工程でエッ
チングできるパターニング方法を提供する。 【解決手段】 絶縁性基板1上にゲート配線2を形成
し、ゲート配線2上にゲート絶縁膜3、ドープを行って
いないアモルファスシリコンからなるi層4及びリン等
を高濃度でドープしたシリコンからなるn+層5を順次
積層する。次に、レジスト6を塗布してパターニングす
る際に、所望する部位にレジストの薄い部分6aを設
け、レジスト6をアッシングしながらドライエッチング
を行うことにより、レジスト6が存在していない部位の
n+層5及びi層4をエッチングするとともに、レジス
トの薄い部分6aの下層のn+層5をエッチングする。
エッチング後のレジスト6bは、一部がアッシングされ
ているため薄くなっている。そして、レジスト6を剥離
してTFTのチャネル部7を形成する。
Description
絶縁体等の薄膜のパターニング方法に関するもので、特
に、液晶表示装置を構成する各種薄膜のパターニング方
法に関するものである。
複数本のゲート配線と複数本のデータ配線とともに、ア
モルファスシリコンにより構成した薄膜トランジスタ
(TFT)またはMIM素子を基板上に形成した、所謂
アクティブマトリクス基板を用いたものが知られてい
る。
(a)に示すように、絶縁性基板51上に被エッチング
膜52を成膜し、被エッチング膜52上にレジスト53
を塗布する。
膜が成膜された遮光部54と、遮光膜が成膜されていな
い透光部55とが、所望するパターンに応じて形成され
ているフォトマスク56を介して、レジスト53に光5
7を照射して露光し、図5(b)に示すように、感光し
たレジスト53aとする。
レジスト53aを現像することによって除去し、所望す
るパターンのレジスト53を得る。さらに、図5(d)
に示すように、ウェットエッチングまたはドライエッチ
ングすることにより、被エッチング膜52をパターニン
グし、図5(e)に示すように、レジスト53を剥離す
る。
膜52の数だけ繰り返し、目的とする膜を重ね合せるこ
とが必要である。
基板にエッチングストッパーを用いない逆スタガ型のT
FTを形成する場合には、以下のような製造工程が用い
られる。
板51上にゲート配線58を形成し、ゲート配線58上
にゲート絶縁膜59、ドープを行っていないアモルファ
スシリコンからなるi層60及びリン等を高濃度でドー
プしたシリコンからなるn+層61を順次積層する。
ト53を塗布してパターニングし、図7(c)に示すよ
うに、i層60及びn+層61をエッチングして、図7
(d)に示すように、レジスト53を剥離する。
53を塗布して図7(b)に示すパターンとは異なるパ
ターンにパターニングし、図7(f)に示すように、T
FTのチャネル部62のn+層61のみをエッチングし
て、図7(g)に示すように、レジスト53を剥離する
ことでチャネル部62を形成し、データ配線63及び画
素電極64を形成してTFTを得る。
ない逆スタガ型のTFTを形成する場合には、少なくと
も2回の薄膜のパターニング工程を行わなければならな
い。
くとも二つの異なる材料または膜厚からなる被エッチン
グ膜をエッチングする場合、各被エッチング膜の数のパ
ターニング工程を行わなければならず、工程が長くなっ
たり、各パターニング工程毎でフォトマスクの位置ずれ
が生じたりするという問題点がある。
みなされたものであって、少なくとも二つの異なる材料
または膜厚からなる被エッチング膜を、1回のパターニ
ング工程でエッチングできるパターニング方法を提供す
ることを目的としている。
ために、本発明の請求項1記載の薄膜のパターニング方
法は、被エッチング膜上にレジストを塗布する工程と、
前記レジストを所望のパターンのフォトマスクを用いて
感光させる工程と、前記レジストを所望のパターンに現
像する工程と、前記被エッチング膜をドライエッチング
する工程とを有する薄膜のパターニング方法において、
前記レジストを少なくとも二つの異なる膜厚に現像し、
前記レジストをアッシングしながら前記被エッチング膜
をドライエッチングすることを特徴としている。
は、請求項1記載の薄膜のパターニング方法において、
少なくとも二つの異なるパターンを有するフォトマスク
を用いて前記レジストを連続して感光させ、前記レジス
トを少なくとも二つの異なる膜厚に現像することを特徴
としている。
は、請求項1記載の薄膜のパターニング方法において、
少なくとも二つの異なる透過率を有する部分が形成され
たフォトマスクを用いて前記レジストを感光させ、前記
レジストを少なくとも二つの異なる膜厚に現像すること
を特徴としている。
は、請求項2または請求項3記載の薄膜のパターニング
方法において、前記レジストは、少なくとも二つの異な
る感度を有するレジストが積層されたものであることを
特徴としている。
ば、レジストを少なくとも二つの異なる膜厚に現像し、
レジストをアッシングしながら被エッチング膜をドライ
エッチングすることにより、レジストの下層の被エッチ
ング膜は、レジストがアッシングされた後にエッチング
が行われるため、レジストの膜厚で被エッチング膜のエ
ッチング量を制御して、少なくとも二つの異なる材料ま
たは膜厚からなる被エッチング膜を1回のエッチングで
パターニングすることができる。
ーンを有するフォトマスクを用いてレジストを連続して
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することにより、容易に実現することができる。
する部分が形成されたフォトマスクを用いてレジストを
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することによっても、容易に実現することができる。
なる感度を有するレジストが積層されたものであること
により、レジストを少なくとも二つの異なる膜厚に制御
することが簡便になるとともに、レジストの膜厚を正確
に制御することができる。
実施の形態について説明する。図1は本発明の概念を説
明する工程図、図2は本発明に係わる第1のパターニン
グ方法を説明する工程図、図3は本発明に係わる第2の
パターニング方法を説明する工程図、図4は本発明に係
わる第3のパターニング方法を説明する工程図である。
1(a)に示すように、ガラス等からなる絶縁性基板1
上にTa等からなるゲート配線2を形成し、ゲート配線
2上にシリコン酸化膜等からなるゲート絶縁膜3、ドー
プを行っていないアモルファスシリコンからなるi層4
及びリン等を高濃度でドープしたシリコンからなるn+
層5を順次積層する。
6を塗布してパターニングする際に、所望する部位にレ
ジストの薄い部分6aを設け、図1(c)に示すよう
に、レジスト6をアッシングしながらドライエッチング
を行うことにより、レジスト6が存在していない部位の
n+層5及びi層4をエッチングするとともに、レジス
トの薄い部分6aの下層のn+層5をエッチングする。
エッチング後のレジスト6bは、一部がアッシングされ
ているため薄くなっている。そして、図1(d)に示す
ように、レジスト6を剥離してTFTのチャネル部7を
形成する。
がらドライエッチングを行うことにより、レジスト6が
存在していない部位のn+層5及びi層4は通常のよう
にエッチングされる。そして、レジストの薄い部分6a
の下層のn+層5は、レジストの薄い部分6aが完全に
エッチングされてからn+層5のエッチングが行われる
ため、n+層5の下層のi層4までエッチングされるこ
とがないように制御することができる。そして、通常の
膜厚のレジスト6部分は一部がアッシングされて薄くな
り、エッチング後のレジスト6bのようになるが、レジ
スト6が完全になくなるわけではないので、その下層の
n+層5及びi層4はエッチングされることがないよう
に制御することができる。
層4のエッチングとを同時に行うためには、プロセスガ
スとしてHCl+SF6+O2の混合ガスを用いればよ
い。
プロセスにおけるレジスト6のアッシングレート並びに
n+層5及びi層4の膜厚及びエッチングレートから決
定すればよい。
部位のn+層5及びi層4がエッチングされると同時
に、レジストの薄い部分6aがアッシングされてその下
層のn+層5がエッチングされる必要があり、n+層5に
ついては、レジスト6が存在していない部位とレジスト
の薄い部分6aとで同様にエッチングされることから、
i層4のエッチング時間とレジストの薄い部分6aのア
ッシング時間とを同じにすればよいのである。
n+層5のエッチングレート及びi層4のエッチングレ
ートの比が5:2:1で、n+層5の膜厚が50nm及
びi層4の膜厚が100nmであり、10%のオーバー
エッチングを行うとする場合、レジストの薄い部分6a
の膜厚は550nmとすればよく、通常の厚さのレジス
ト6の膜厚は700nm以上あればよい。特に、レジス
トの薄い部分6aの膜厚は正確に制御する必要がある。
も二つの異なる膜厚のレジスト6を形成するためのパタ
ーニング方法について説明する。
示すように、絶縁性基板1上に被エッチング膜8を成膜
し、被エッチング膜8上にレジスト6を塗布する。そし
て、クロムまたは酸化クロム等の遮光膜が成膜された遮
光部9と、遮光膜が成膜されていない透光部10とが、
所望するパターンに応じて形成されている第1のフォト
マスク11aを介して、レジスト6に第1の光12aを
照射して露光し、図2(b)に示すように、感光したレ
ジスト6cとする。
と透光部10とが所望するパターンに応じて形成されて
いる第2のフォトマスク11bを介して、レジスト6に
第2の光12bを照射して露光し、図2(d)に示すよ
うに、厚さの異なる感光したレジスト6cを形成する。
たレジスト6cを現像することによって除去し、レジス
トの薄い部分6aを有する所望するパターンのレジスト
6を得る。
ト6をアッシングしながらドライエッチングを行うこと
により、レジストが存在していない部位の被エッチング
膜8をエッチングするとともに、レジストの薄い部分6
aの下層の被エッチング膜8の一部をエッチングする。
エッチング後のレジスト6bは、一部がアッシングされ
ているため薄くなっている。
ト6を剥離し、膜厚の薄い被エッチング膜8aを有する
所望するパターンの被エッチング膜8を形成して、パタ
ーニングを終了する。
のレジスト6を形成するためには、少なくとも二つの異
なるパターンのフォトマスク11を用いて、連続して露
光を行うようにすればよい。
の薄い部分6aの膜厚を制御し、レジストの薄い部分6
aが所望する膜厚となるような光量で照射すればよく、
第2の光12bは、現像で除去する部位のレジスト6を
完全に感光したレジスト6cにできるような光量で照射
すればよい。
示すように、絶縁性基板1上に被エッチング膜8を成膜
し、被エッチング膜8上にレジスト6を塗布する。そし
て、遮光部9と、透光部10と、第1の透過率を有する
第1の半透過部13aと、第2の透過率を有する第2の
半透過部13bとが、所望するパターンに応じて形成さ
れているフォトマスク11を介して、レジスト6に光1
2を照射して露光する。
た光12は第1の透過率の光12cとなり、第2の半透
過部13bを透過した光12は第2の透過率の光12d
となるため、図3(b)に示すように、厚さの異なる感
光したレジスト6cを形成することができる。
たレジスト6cを現像することによって除去し、レジス
トの薄い部分6a及びレジストのさらに薄い部分6dを
有する所望するパターンのレジスト6を得る。
ト6をアッシングしながらドライエッチングを行うこと
により、レジストが存在していない部位の被エッチング
膜8、レジストの薄い部分6aの下層の被エッチング膜
8の一部及びレジストのさらに薄い部分6dの下層の被
エッチング膜8の一部をエッチングする。エッチング後
のレジスト6bは、一部がアッシングされているため薄
くなっている。
ト6を剥離し、膜厚の薄い被エッチング膜8a及び膜厚
のさらに薄い被エッチング膜8bを有する所望するパタ
ーンの被エッチング膜8を形成して、パターニングを終
了する。
のレジスト6を形成するためには、少なくとも二つの異
なる透過率を有する部分が形成されたフォトマスク11
を用いて、1回の露光を行うようにすればよい。
ジストの薄い部分6aの膜厚を制御し、レジストの薄い
部分6aが所望する膜厚となるように第1の半透過部1
3aの透過率を設定すればよく、第2の半透過部13b
は、レジストのさらに薄い部分6dの膜厚を制御し、レ
ジストのさらに薄い部分6dが所望する膜厚となるよう
に第2の半透過部13bの透過率を設定すればよい。光
12は、現像で除去する部位のレジスト6を完全に感光
したレジスト6cにできるような光量で照射すればよ
い。
示すように、絶縁性基板1上に被エッチング膜8を成膜
し、被エッチング膜8上に感度の異なる第1のレジスト
6e、第2のレジスト6f及び第3のレジスト6gを塗
布して積層する。
の透過率を有する第1の半透過部13aと、第2の透過
率を有する第2の半透過部13bとが、所望するパター
ンに応じて形成されているフォトマスク11を介して、
第1のレジスト6e、第2のレジスト6f及び第3のレ
ジスト6gに光12を照射して露光する。
た光12は第1の透過率の光12cとなり、第2の半透
過部13bを透過した光12は第2の透過率の光12d
となるため、図4(b)に示すように、厚さの異なる感
光したレジスト6cを形成することができる。
たレジスト6cを現像することによって除去し、所望す
るパターンの第1のレジスト6e、第2のレジスト6f
及び第3のレジスト6gを得る。
レジスト6e、第2のレジスト6f及び第3のレジスト
6gをアッシングしながらドライエッチングを行うこと
により、レジスト6が存在していない部位の被エッチン
グ膜8、第1のレジスト6eと第2のレジスト6fとが
積層された部分の下層の被エッチング膜8の一部及び第
1のレジスト6eのみの部分の下層の被エッチング膜8
の一部をエッチングする。エッチング後には、第2のレ
ジスト6f及び第3のレジスト6gは全てアッシングさ
れているため、第1のレジスト6eと第2のレジスト6
fと第3のレジスト6gとが積層されていた部分の第1
のレジスト6eのみが残っている。
レジスト6eを剥離し、膜厚の薄い被エッチング膜8a
及び膜厚のさらに薄い被エッチング膜8bを有する所望
するパターンの被エッチング膜8を形成して、パターニ
ングを終了する。
のレジスト6を形成するためには、少なくとも二つの異
なる感度を有するレジスト6を積層し、少なくとも二つ
の異なる透過率を有する部分が形成されたフォトマスク
11を用いて、1回の露光を行うようにすればよい。
度の最も低いものを用い、第3のレジスト6gとして感
度の最も高いものを用いれば、第1の透過率の光12c
は、第3のレジスト6gのみを感光したレジスト6cと
し、第2の透過率の光12dは、第3のレジスト6g及
び第2のレジスト6fを感光したレジスト6cとし、光
12は、第3のレジスト6g、第2のレジスト6f及び
第1のレジスト6eを感光したレジスト6cとして、異
なる膜厚のレジスト6を形成することができる。
1000nm及び1500nmの3種類に異ならせたい
場合、第1のレジスト6eを400nm、第2のレジス
ト6fを600nm及び第3のレジスト6gを500n
mの厚さで積層すればよい。
スト6を形成するためには、少なくとも二つの異なる感
度を有するレジスト6を積層し、第1のパターニング方
法で説明したように、少なくとも二つの異なるパターン
のフォトマスク11を用いて、連続して露光を行うよう
にしてもよい。
ターニング方法によれば、レジストを少なくとも二つの
異なる膜厚に現像し、レジストをアッシングしながら被
エッチング膜をドライエッチングすることにより、少な
くとも二つの異なる材料または膜厚からなる被エッチン
グ膜を1回のエッチングでパターニングすることができ
るため、パターニングに係わる工数を大幅に削減できる
とともに、パターニング工程毎のフォトマスクの位置ず
れを生じることがなくなる。
ーンを有するフォトマスクを用いてレジストを連続して
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することにより、容易に実現することができる。
する部分が形成されたフォトマスクを用いてレジストを
感光させ、レジストを少なくとも二つの異なる膜厚に現
像することによっても、容易に実現することができる。
なる感度を有するレジストが積層されたものであること
により、レジストを少なくとも二つの異なる膜厚に制御
することが簡便になるとともに、レジストの膜厚を正確
に制御することができる。
図である。
ニング方法を説明する工程図である。
ニング方法を説明する工程図である。
ニング方法を説明する工程図である。
法を示す工程図である。
TFTを示す断面図である。
リクス基板のパターニング方法を示す工程図である。
Claims (4)
- 【請求項1】 被エッチング膜上にレジストを塗布する
工程と、前記レジストを所望のパターンのフォトマスク
を用いて感光させる工程と、前記レジストを所望のパタ
ーンに現像する工程と、前記被エッチング膜をドライエ
ッチングする工程とを有する薄膜のパターニング方法に
おいて、前記レジストを少なくとも二つの異なる膜厚に
現像し、前記レジストをアッシングしながら前記被エッ
チング膜をドライエッチングすることを特徴とする薄膜
のパターニング方法。 - 【請求項2】 少なくとも二つの異なるパターンを有す
るフォトマスクを用いて前記レジストを連続して感光さ
せ、前記レジストを少なくとも二つの異なる膜厚に現像
することを特徴とする請求項1記載の薄膜のパターニン
グ方法。 - 【請求項3】 少なくとも二つの異なる透過率を有する
部分が形成されたフォトマスクを用いて前記レジストを
感光させ、前記レジストを少なくとも二つの異なる膜厚
に現像することを特徴とする請求項1記載の薄膜のパタ
ーニング方法。 - 【請求項4】 前記レジストは、少なくとも二つの異な
る感度を有するレジストが積層されたものであることを
特徴とする請求項2または請求項3記載の薄膜のパター
ニング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31839696A JP3410617B2 (ja) | 1996-11-29 | 1996-11-29 | 薄膜のパターニング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31839696A JP3410617B2 (ja) | 1996-11-29 | 1996-11-29 | 薄膜のパターニング方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163174A true JPH10163174A (ja) | 1998-06-19 |
JP3410617B2 JP3410617B2 (ja) | 2003-05-26 |
Family
ID=18098694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31839696A Expired - Lifetime JP3410617B2 (ja) | 1996-11-29 | 1996-11-29 | 薄膜のパターニング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3410617B2 (ja) |
Cited By (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000164584A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 |
JP2000180898A (ja) * | 1998-12-12 | 2000-06-30 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001005038A (ja) * | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001044439A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | トランジスタ及びその製造方法 |
JP2001066639A (ja) * | 1999-06-03 | 2001-03-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001296557A (ja) * | 2000-02-10 | 2001-10-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001358343A (ja) * | 2000-04-19 | 2001-12-26 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 |
JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
WO2002013277A1 (fr) * | 2000-08-09 | 2002-02-14 | Advanced Display Inc. | Procede permettant de produire un reseau de transistors a couche mince |
JP2002055364A (ja) * | 2000-05-31 | 2002-02-20 | Hynix Semiconductor Inc | 薄膜トランジスタ液晶表示装置製造用フォトマスク |
WO2002037574A1 (en) * | 2000-11-06 | 2002-05-10 | Advanced Display Inc. | Method of patterning thin film and tft array substrate using it and production method therefor |
JP2003297850A (ja) * | 2002-04-02 | 2003-10-17 | Advanced Display Inc | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 |
JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
US6762802B2 (en) | 2000-05-12 | 2004-07-13 | Renesas Technology Corp. | Liquid crystal display device and fabrication method thereof |
US6869887B2 (en) | 2002-06-04 | 2005-03-22 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
JP2005277428A (ja) * | 1998-11-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスター基板及びその製造方法 |
KR100543042B1 (ko) * | 1999-06-03 | 2006-01-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100560971B1 (ko) * | 1999-06-03 | 2006-03-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100560975B1 (ko) * | 1999-06-16 | 2006-03-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100623975B1 (ko) * | 1999-05-07 | 2006-09-13 | 삼성전자주식회사 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
KR100586245B1 (ko) * | 1998-09-11 | 2006-10-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 제조 방법 |
KR100646779B1 (ko) * | 1999-08-12 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
KR100656899B1 (ko) * | 1999-06-30 | 2006-12-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
KR100870659B1 (ko) * | 2001-12-31 | 2008-11-26 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
JP2009075613A (ja) * | 2008-10-31 | 2009-04-09 | Sakae Tanaka | 低コスト表示装置を製造するためのホトマスク構造 |
JP2009111412A (ja) * | 2008-11-28 | 2009-05-21 | Sakae Tanaka | 薄膜トランジスタ素子と表示装置 |
JP2009116341A (ja) * | 2008-10-31 | 2009-05-28 | Sakae Tanaka | 液晶表示装置とその製造方法 |
JP2009163247A (ja) * | 2008-12-07 | 2009-07-23 | Sakae Tanaka | 高性能表示装置とその製造方法 |
US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
KR100935671B1 (ko) | 2003-03-13 | 2010-01-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
US7847290B2 (en) | 2008-03-27 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor substrate with divided gate electrode |
JP2011186484A (ja) * | 1999-09-30 | 2011-09-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
-
1996
- 1996-11-29 JP JP31839696A patent/JP3410617B2/ja not_active Expired - Lifetime
Cited By (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100586245B1 (ko) * | 1998-09-11 | 2006-10-24 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 제조 방법 |
JP4624161B2 (ja) * | 1998-11-19 | 2011-02-02 | 三星電子株式会社 | 薄膜トランジスター基板及びその製造方法 |
JP2005277428A (ja) * | 1998-11-19 | 2005-10-06 | Samsung Electronics Co Ltd | 薄膜トランジスター基板及びその製造方法 |
US7888677B2 (en) | 1998-11-26 | 2011-02-15 | Samsung Electronics Co., Ltd. | Method for manufacturing a thin film transistor array panel for a liquid crystal display and a photolithography method for fabricating thin films |
JP2000164584A (ja) * | 1998-11-26 | 2000-06-16 | Samsung Electronics Co Ltd | 薄膜の写真エッチング方法及びこれを用いた液晶表示装置用薄膜トランジスタ基板の製造方法 |
JP2000180898A (ja) * | 1998-12-12 | 2000-06-30 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2000206571A (ja) * | 1998-12-31 | 2000-07-28 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
US7978292B2 (en) | 1998-12-31 | 2011-07-12 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
JP2010085998A (ja) * | 1998-12-31 | 2010-04-15 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2010087527A (ja) * | 1998-12-31 | 2010-04-15 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001005038A (ja) * | 1999-04-26 | 2001-01-12 | Samsung Electronics Co Ltd | 表示装置用薄膜トランジスタ基板及びその製造方法 |
US7943939B2 (en) | 1999-04-26 | 2011-05-17 | Samsung Electronics Co., Ltd. | Thin film transistor array panel and methods for manufacturing the same |
KR100623975B1 (ko) * | 1999-05-07 | 2006-09-13 | 삼성전자주식회사 | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 |
JP4694671B2 (ja) * | 1999-06-03 | 2011-06-08 | 三星電子株式会社 | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
USRE42670E1 (en) | 1999-06-03 | 2011-09-06 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate for a liquid crystal display |
JP2011034105A (ja) * | 1999-06-03 | 2011-02-17 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
KR100543042B1 (ko) * | 1999-06-03 | 2006-01-20 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
KR100560971B1 (ko) * | 1999-06-03 | 2006-03-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 |
JP2001066639A (ja) * | 1999-06-03 | 2001-03-16 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
KR100560975B1 (ko) * | 1999-06-16 | 2006-03-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
KR100656899B1 (ko) * | 1999-06-30 | 2006-12-15 | 삼성전자주식회사 | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 그 정렬 키 구조 |
JP2001044439A (ja) * | 1999-07-28 | 2001-02-16 | Nec Corp | トランジスタ及びその製造方法 |
KR100646779B1 (ko) * | 1999-08-12 | 2006-11-17 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
JP2011186484A (ja) * | 1999-09-30 | 2011-09-22 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001296557A (ja) * | 2000-02-10 | 2001-10-26 | Samsung Electronics Co Ltd | 液晶表示装置用薄膜トランジスタ基板及びその製造方法 |
JP2001358343A (ja) * | 2000-04-19 | 2001-12-26 | Samsung Electronics Co Ltd | 配線の接触構造及びその形成方法並びにこれを含む薄膜トランジスター基板及びその製造方法 |
KR100467993B1 (ko) * | 2000-05-12 | 2005-01-24 | 가부시키가이샤 히타치세이사쿠쇼 | 액정 표시 장치 |
US6762802B2 (en) | 2000-05-12 | 2004-07-13 | Renesas Technology Corp. | Liquid crystal display device and fabrication method thereof |
JP2002055364A (ja) * | 2000-05-31 | 2002-02-20 | Hynix Semiconductor Inc | 薄膜トランジスタ液晶表示装置製造用フォトマスク |
JP2002026333A (ja) * | 2000-07-11 | 2002-01-25 | Nec Corp | アクティブマトリクス基板の製造方法 |
US6884569B2 (en) | 2000-08-09 | 2005-04-26 | Advanced Display, Inc. | Method of manufacturing TFT array |
JP2002057338A (ja) * | 2000-08-09 | 2002-02-22 | Advanced Display Inc | Tftアレイの製造方法 |
WO2002013277A1 (fr) * | 2000-08-09 | 2002-02-14 | Advanced Display Inc. | Procede permettant de produire un reseau de transistors a couche mince |
WO2002037574A1 (en) * | 2000-11-06 | 2002-05-10 | Advanced Display Inc. | Method of patterning thin film and tft array substrate using it and production method therefor |
US7157319B2 (en) | 2000-11-06 | 2007-01-02 | Advanced Display Inc. | Method of patterning a thin film transistor that includes simultaneously forming a gate electrode and a pixel electrode |
US7615783B2 (en) | 2001-02-26 | 2009-11-10 | Samsung Electronics Co., Ltd. | Thin film transistor array substrate using low dielectric insulating layer and method of fabricating the same |
KR100870659B1 (ko) * | 2001-12-31 | 2008-11-26 | 엘지디스플레이 주식회사 | 액정표시소자 제조방법 |
JP2003297850A (ja) * | 2002-04-02 | 2003-10-17 | Advanced Display Inc | 薄膜トランジスタアレイ及びその製造方法並びにこれを用いた液晶表示装置 |
US7476470B2 (en) | 2002-06-04 | 2009-01-13 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
US6869887B2 (en) | 2002-06-04 | 2005-03-22 | Nec Lcd Technologies, Ltd. | Method for manufacturing thin film semiconductor device and method for forming resist pattern thereof |
KR100935671B1 (ko) | 2003-03-13 | 2010-01-07 | 삼성전자주식회사 | 박막 트랜지스터 표시판 및 그의 제조 방법 |
JP2004104134A (ja) * | 2003-09-12 | 2004-04-02 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
US7602456B2 (en) | 2006-05-19 | 2009-10-13 | Mikuni Electoron Co. Ltd | Method of manufacturing LCD apparatus by using halftone exposure method |
JP2007059926A (ja) * | 2006-09-27 | 2007-03-08 | Nec Kagoshima Ltd | パターン形成方法及び薄膜トランジスタの製造方法 |
US7847290B2 (en) | 2008-03-27 | 2010-12-07 | Mitsubishi Electric Corporation | Thin film transistor substrate with divided gate electrode |
JP2009075613A (ja) * | 2008-10-31 | 2009-04-09 | Sakae Tanaka | 低コスト表示装置を製造するためのホトマスク構造 |
JP2009116341A (ja) * | 2008-10-31 | 2009-05-28 | Sakae Tanaka | 液晶表示装置とその製造方法 |
JP2009111412A (ja) * | 2008-11-28 | 2009-05-21 | Sakae Tanaka | 薄膜トランジスタ素子と表示装置 |
JP2009163247A (ja) * | 2008-12-07 | 2009-07-23 | Sakae Tanaka | 高性能表示装置とその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3410617B2 (ja) | 2003-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3410617B2 (ja) | 薄膜のパターニング方法 | |
KR100759627B1 (ko) | 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 | |
US6635581B2 (en) | Method for forming a thin-film transistor | |
JP5555789B2 (ja) | フォトマスク及びその製造方法、並びにパターン転写方法 | |
KR100403935B1 (ko) | 패턴형성방법 및 박막트랜지스터의 제조방법 | |
JP2000164886A (ja) | 薄膜トランジスタ―基板及びその製造方法 | |
KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
WO2018166022A1 (zh) | Tft基板的制作方法及tft基板 | |
JP3612525B2 (ja) | 薄膜半導体装置の製造方法及びそのレジストパターン形成方法 | |
KR100623982B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR100590925B1 (ko) | 박막트랜지스터-액정표시장치의 제조방법 | |
KR20010109681A (ko) | 프린지 필드 구동 액정 표시장치의 제조방법 | |
JP2004104134A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
JPH03105324A (ja) | マトリクス型液晶表示基板の製造方法 | |
JP2007059926A (ja) | パターン形成方法及び薄膜トランジスタの製造方法 | |
KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
US7129026B2 (en) | Lithographic process for multi-etching steps by using single reticle | |
US7238556B2 (en) | Thin film transistor structure and method of manufacturing the same | |
KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
KR100687333B1 (ko) | 박막 트랜지스터 액정표시장치 제조 방법 | |
KR20010017526A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
KR20070052398A (ko) | 포토 마스크 및 그 제조방법 | |
JP2008047932A (ja) | 薄膜トランジスタの製造方法 | |
KR20050097172A (ko) | 액정표시장치용 어레이 기판의 제조 방법 | |
JPH07263330A (ja) | レジストパターンの形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080320 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |