KR100601174B1 - 박막 트랜지스터 기판용 광마스크 제작 방법 - Google Patents

박막 트랜지스터 기판용 광마스크 제작 방법 Download PDF

Info

Publication number
KR100601174B1
KR100601174B1 KR1019990033879A KR19990033879A KR100601174B1 KR 100601174 B1 KR100601174 B1 KR 100601174B1 KR 1019990033879 A KR1019990033879 A KR 1019990033879A KR 19990033879 A KR19990033879 A KR 19990033879A KR 100601174 B1 KR100601174 B1 KR 100601174B1
Authority
KR
South Korea
Prior art keywords
pattern
mask
file
electron beam
thin film
Prior art date
Application number
KR1019990033879A
Other languages
English (en)
Other versions
KR20010018074A (ko
Inventor
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990033879A priority Critical patent/KR100601174B1/ko
Publication of KR20010018074A publication Critical patent/KR20010018074A/ko
Application granted granted Critical
Publication of KR100601174B1 publication Critical patent/KR100601174B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/76—Patterning of masks by imaging
    • G03F1/78—Patterning of masks by imaging by charged particle beam [CPB], e.g. electron beam patterning of masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 박막 트랜지스터 기판용 광마스크의 제작 방법에 관한 것으로, 제조하고자 하는 마스크 패턴의 미세 패턴에 대한 정보를 제1 파일로 형성한 다음, 미세 패턴 이외의 정보를 제2 파일로 형성한다. 차광막이 형성된 투명 기판 상부에 감광막을 도포하고, 0.2μm 이상의 스폿 크기를 갖는 전자 빔으로 제2 파일의 패턴 정보에 따라 감광막을 노광한 다음, 스폿 크기가 0.125μm 정도인 전자 빔을 이용하여 제1 파일의 미세 패턴 정보대로 감광막을 노광한다. 감광막을 패터닝하고 드러난 차광막을 식각한 후, 감광막을 제거하여 미세 패턴을 포함하는 마스크를 형성한다. 이러한 마스크의 제작 방법에서는 미세 패턴 부분만을 스폿 크기가 작은 전자 빔으로 따로 노광하여 형성하므로, 시간이 많이 소요되지 않으면서 정밀한 패턴을 갖는 마스크를 제작할 수 있다.
4매 마스크, 슬릿, 미세 패턴, 전자 빔, 스폿 크기

Description

박막 트랜지스터 기판용 광마스크 제작 방법{a manufacturing method of a photo-mask for thin film transistor panels}
도 1은 본 발명의 실시예에 따른 마스크를 이용하여 형성한 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ´선 및 Ⅲ-Ⅲ´선을 따라 잘라 도시한 단면도이고,
도 4a는 본 발명의 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b 및 4c는 각각 도 4a에서 Ⅳb-Ⅳb´선 및 Ⅳc-Ⅳc´선을 따라 잘라 도시한 단면도이며,
도 5a 및 5b는 각각 도 4a에서 Ⅳb-Ⅳb´선 및 Ⅳc-Ⅳc´선을 따라 잘라 도시한 단면도로서, 도 4b 및 도 4c 다음 단계에서의 단면도이고,
도 6a는 도 5a 및 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 6c는 각각 도 6a에서 Ⅵb-Ⅵb´선 및 Ⅵc-Ⅵc´선을 따라 잘라 도시한 단면도이며,
도 7a, 8a, 9a와 도 7b, 8b, 9b는 각각 도 6a에서 Ⅵb-Ⅵb´선 및 Ⅵc-Ⅵc´선을 따라 잘라 도시한 단면도로서 도 6b 및 6c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 10a는 도 9a 및 9b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 10b 및 10c는 각각 도 10a에서 Xb-Xb´선 및 Xc-Xc´선을 따라 잘라 도시한 단면도이며,
도 11는 본 발명의 실시예에 따라 제작된 마스크의 박막 트랜지스터 부분을 나타내는 도면으로서, 도 6a의 A 부분에 해당하는 것이고,
도 12a 및 도 12b는 각각 본 발명의 실시예에 따라 마스크를 제작하기 위한 데이터 배선부 및 채널부의 미세 패턴에 대한 파일을 나타낸 도면이다.
본 발명은 박막 트랜지스터 기판용 광마스크 제작 방법에 관한 것이다
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 두 개의 기판 사이에 액정이 주입되어 있고 두 기판에 각각 형성되어 있는 전극에 인가되는 전압에 의해 액정이 움직이는 구조로 되어 있다.
두 기판 중 하나는 박막 트랜지스터를 포함하는 기판으로, 박막을 형성하고 사진 식각하는 공정을 여러 회 반복함으로써 기판 내에 박막 트랜지스터 또는 배선을 형성한다. 이러한 박막 트랜지스터를 제조하기 위해서는 통상적으로 5장이나 6장의 마스크를 이용하고 있으나 현재 4장의 마스크로 박막 트랜지스터 기판을 만든 경우가 공개되기도 했다.
마스크 내에 노광기의 분해능보다 작은 미세 패턴의 슬릿이나 투과율이 다른 막을 형성시키고, 이를 이용하여 중간 두께를 가지는 감광막 패턴을 형성하여 하나 이상의 박막을 한 번의 사진 식각 공정으로 패터닝하여 마스크의 수를 줄이는 방법도 제시되고 있다.
미세 패턴을 갖는 마스크를 이용하는 경우에는 중간 두께의 감광막 패턴을 균일하게 형성하기 위해 높은 정밀도를 갖는 미세 패턴이 형성되어 있는 광마스크를 제작하는 것이 요구된다.
본 발명이 이루고자 하는 과제는 노광기의 분해능보다 작은 미세 패턴이 있는 박막 트랜지스터 기판용 광마스크를 제작함에 있어서, 높은 정밀도를 가지는 동시에 제작 시간을 최소화하는 것이다.
본 발명이 이루고자 하는 다른 과제는 박막 트랜지스터의 공정수를 줄이기 위해 특정 부분의 감광막을 잔류시킬 수 있는 박막 트랜지스터 기판용 광마스크를 제작하는 것이다.
이러한 과제를 해결하기 위하여 본 발명에서는 마스크 패턴을 형성하기 위해 노광할 때, 노광기의 분해능보다 작은 미세 패턴을 형성할 부분과 그외 부분을 스폿 크기를 다르게 노광하여 마스크 패턴을 형성한다.
본 발명에서는 마스크 패턴에 해당하며 노광기의 분해능보다 작은 미세 패턴 부분에 대한 정보를 제1 파일로 형성한 다음, 그 외 부분에 대한 정보를 담은 제2 파일을 형성한다. 투명 기판 위에 형성된 차광막 상부에 감광막을 도포한 후, 제2 파일의 패턴 정보대로 감광막을 제1 노광하고, 제1 파일에 나타난 미세 패턴 정보에 따라 감광막을 제2 노광한다. 감광막을 패터닝하고 드러난 차광막을 식각하여 미세 패턴을 포함하는 마스크 패턴을 형성한다.
여기서 제1 및 제2 노광은 전자 빔을 사용하여 하는 것이 좋다.
제2 노광에 사용되는 전자 빔은 제1 노광에 사용되는 전자 빔보다 스폿 크기가 작은 것이 바람직하며, 제1 노광에 사용되는 전자 빔의 스폿 크기는 0.2μm 이상이고, 제2 노광에 사용되는 전자 빔의 스폿 크기는 제1 노광에 사용되는 전자 빔 스폿 크기의 반 이하인 0.125μm 이하인 것이 바람직하다.
제1 파일 및 제2 파일의 패턴 정보는 검은 부분과 흰 부분으로 구성되어 있으며, 파일에서 검은 부분은 패턴에 해당하고, 그 외의 부분은 흰 부분으로 되어 있다.
전자 빔을 이용하여 감광막을 노광할 때, 제2 파일의 패턴을 형성하기 위해 노광할 때에는 제2 파일에서 검은 부분 이외에 전자 빔이 닿도록 하여 주사함으로써 감광막을 노광하고, 제1 파일의 미세 패턴을 형성하기 위해 노광할 때에는, 제1 파일에서 검은 부분에 전자 빔이 도달하도록 하여 그 부분에 해당하는 감광막 및 차광막이 제거될 수 있게 한다. 따라서, 제1 파일의 검은 패턴 부분이 마스크에서는 슬릿이 형성되므로 제1 파일은 제2 파일에 대해 반전되어 노광된다.
미세 패턴의 폭은 1.25μm 이하인 것이 바람직하다.
본 발명에서는 데이터 배선에 대한 파일을 형성하고 미세 패턴 부분에 대한 파일을 따로 형성하여, 마스크 제작시 데이터 배선에 대한 전체 형태를 통상의 스폿 크기의 전자 빔으로 노광한 다음, 미세 패턴 부분만 스폿 크기가 작은 전자 빔으로 노광하므로, 정밀한 마스크 패턴을 형성할 수 있으며 마스크 제작 시간도 많이 소요되지 않는다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 실시예에 따른 마스크를 이용하여 형성한 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 실시예에 따른 마스크를 이용하여 형성한 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ´선 및 Ⅲ-Ⅲ´선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가 받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질, 특히 화소 전극으로 사용되는 ITO와의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 왜냐하면, 외부와 전기적으로 연결되는 패드부를 보강하기 위하여 패드부는 배선용 물질과 화소 전극용 물질을 함께 형성하기 때문이다. 화소 전극을 ITO로 형성하는 경우에 ITO와 접촉 특성이 좋은 물질로는 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 탄탈늄(Ta) 등이 있으며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층을 그 예로 들 수 있다.
게이트 배선(22, 24, 26, 28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지 인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다. 소스 전극(65)과 드레인 전극(66) 사이의 채널부 는 꺾어진 열린 고리 모양으로 형성되어 있다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(71, 73, 74)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(72)을 가지고 있다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(74)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이 터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 4a 내지 13c와 앞서의 도 1 내지 도 3을 참고로 하여 상세히 설명한다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 금속 따위의 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 6b 및 6c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/4 이하로 하는 것이 바람직하며, 제2 부분의 두께는 1.6 내지 1.9㎛ 정도로 형성하고, 제1 부분의 두께는 4,000 Å 이하인 3,000Å 정도로 형성하는 것이 좋다.
이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, 마스크에 해상도보다 작은 미세 패턴을 슬릿(slit)으로 형성하여 빛의 조사량을 조절하는 방법을 이용한다.
이때, 미세 패턴 및 슬릿은 노광기의 분해능보다 작은 선폭, 바람직하게는 노광기의 분해능의 1/2 이하인 선폭을 가지며, 빛의 회절 효과에 의해 감광막 패턴의 제1 부분(114)을 형성할 수 있다. 통상 액정 표시 장치에서 사용하는 노광기의 분해능은 2.4∼4μm이므로, 1.25μm 이하의 선폭을 갖는 미세 패턴이나 슬릿을 마스크에 형성하는 것이 바람직하다.
이러한 마스크를 제작할 때, 전자 빔(electron beam)의 스폿 크기(spot size)는 0.2∼0.5μm 정도인 것을 사용하는데, 이러한 스폿 크기로 1.25μm 이하 선폭의 미세 패턴을 형성하게 되면 열린 고리 모양을 가지는 채널부(C)의 직선부에 대응하는 부분의 미세 패턴은 매끄럽게 형성할 수 있지만, 사선부의 경계에 대응하는 부분은 계단 모양으로 불균일하게 형성할 수 밖에 없다. 따라서 정밀한 마스크 패턴을 형성할 수 없으며, 이렇게 제작된 마스크를 사용하게 되면 제1 부분(114)의 두께도 균일하게 형성하기 어렵다.
이러한 문제점을 해결하기 위하여, 전자 빔의 스폿 크기가 0.125μm 정도인 것을 사용하여 마스크에 데이터 배선용 패턴을 형성할 수도 있지만, 스폿 크기가 0.125μm인 전자 빔을 사용하는 경우에는 미세 패턴을 제외한 다른 부분에 전자 빔을 주사하는데 많은 시간이 소요된다.
이와 같은 문제를 해결하기 위해서는 마스크에 데이터 배선용 패턴을 형성할 때 패턴을 두 단계로 나누어 형성하는 것이 좋다. 즉, 한 단계에서는 미세 패턴을 형성하고 나머지 한 단계에서는 미세 패턴을 제외한 부분을 형성한다. 이렇게 하면 미세 패턴을 정밀하게 형성할 수 있으면서 전자 빔을 주사하는 시간도 절약할 수 있다.
이와 같은 마스크 제작 방법에 대해서는 이후에 도면을 참조하여 보다 상세히 서술하도록 한다.
이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 진행한다. 이때, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남아 있고, 채널부(C)에는 반도체층만 남아 있어야 하며, 나머지 부분(B)에는 위의 세 층(60, 50, 40)이 모두 제거되어 게이트 절연막(30)이 드러나야 한다.
먼저, 도 7a 및 7b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건하에서 행하는 것이 좋다. 그러나, 건식 식각의 경우 도전체층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 감광막 패턴(112, 114)도 함께 식각되는 조건하에서 행할 수 있다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여 이 과정에서 제1 부분(114)이 제거되어 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta 중 어느 하나인 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나 Cr은 건식 식각 방법으로는 잘 제거되지 않기 때문에 도전체층(60)이 Cr이라면 습식 식각만을 이용하는 것이 좋다. 도전체층(60)이 Cr인 습식 식각의 경우에는 식각액으로 CeNHO3을 사용할 수 있고, 도전체층(60)이 Mo나 MoW인 건식 식각의 경우의 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 사용할 수 있으며 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이렇게 하면, 도 7a 및 도 7b에 나타낸 것처럼, 채널부(C) 및 데이터 배선부(B)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다. 또한 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.
이어, 도 8a 및 8b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(40)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 이 때의 식각은 감광막 패턴(112, 114)과 중간층(50) 및 반도체층(40)(반도체층과 중간층은 식각 선택성이 거의 없음)이 동시에 식각되며 게이트 절연막(30)은 식각되지 않는 조건하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6과 HCl의 혼합 기체나, SF6과 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
이렇게 하면, 도 8a 및 8b에 나타낸 바와 같이, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(68) 하부의 중간층 패턴을 가리킨다.
이어 애싱(ashing)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다. 애싱하는 방법으로는 플라스마 기체를 이용하거나 마이크로파(microwave)를 이용할 수 있으며, 주로 사용하는 조성물은 산소를 들 수 있다.
다음, 도 9a 및 9b에 도시한 바와 같이 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57)을 식각하여 제거한다. 이 때, 식각은 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57) 모두에 대하여 건식 식각만으로 진행할 수도 있으며, 소스/드레인용 도전체 패턴(67)에 대해서는 습식 식각으로, 중간층 패턴(57)에 대해서는 건식 식각으로 행할 수도 있다. 전자의 경우 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선택비가 큰 조건하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 예를 들면, SF6과 O2의 혼합 기체를 사용하여 소스/드레인용 도전체 패턴(67)을 식각하는 것을 들 수 있다. 습식 식각과 건식 식각을 번갈아 하는 후자의 경우에는 습식 식각되는 소스/드레인용 도전체 패턴(67)의 측면은 식각되지만, 건식 식각되는 중간층 패턴(57)은 거의 식각되지 않으므로 계단 모양으로 만들어진다. 중간층 패턴(57) 및 반도체 패턴(42)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있으며, CF4와 O2를 사용하면 균일한 두께로 반도체 패턴(42)을 남길 수 있다. 이때, 도 9b 에 도시한 것처럼 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있으며 감광막 패턴의 제2 부분(112)도 이때 어느 정도의 두께로 식각된다. 이때의 식각은 게이트 절연막(30)이 식각되지 않는 조건으로 행하여야 하며, 제2 부분(112)이 식각되어 그 하부의 데이터 배선(62, 64, 65, 66, 68)이 드러나는 일이 없도록 감광막 패턴이 두꺼운 것이 바람직함은 물론이다.
이렇게 하면, 소스 전극(65)과 드레인 전극(66)이 분리되면서 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58)이 완성된다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
또한, 데이터 배선을 건식 식각이 가능한 물질로 형성하는 경우에는 감광막 패턴의 두께를 조절하여 앞에서 설명한 바와 같이 여러 번의 중간 공정을 거치지 않고 한 번의 식각 공정으로 접촉층 패턴, 반도체층 패턴, 데이터 배선을 형성할 수 있다. 즉, B 부분의 금속층(60), 접촉층(50) 및 반도체층(40)을 식각하는 동안 C 부분에서는 감광막 패턴(114)과 그 하부의 접촉층(50)을 식각하고 A 부분에서는 감광막 패턴(112)의 일부만 식각하는 조건을 선택하여 한 번의 공정으로 형성할 수도 있다.
앞에서 설명한 것처럼, 습식 식각과 건식 식각을 교대로 하거나 건식 식각만을 사용할 수 있다. 후자의 경우에는 한 종류의 식각만을 사용하므로 공정이 비교적 간편하지만, 알맞은 식각 조건을 찾기가 어렵다. 반면, 전자의 경우에는 식각 조건을 찾기가 비교적 쉬우나 공정이 후자에 비하여 번거로운 점이 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 10a 내지 10c에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 2,000 Å 이상의 두께를 가지는 보호막(70)을 형성한다. 이어 제3 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(71, 72, 73, 74)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이와 같이 본 실시예에서는 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)을 분리하고 반도체 패턴(42)의 채널부(C)를 완성한다.
이어, 앞에서 설명한 바와 같이 본 발명의 실시예에 따른 마스크의 제작 방법에 대하여 상세하게 설명하기로 한다.
우선, 도 11을 참조하여 본 발명의 실시예에 따라 제작된 마스크에 대하여 설명하기로 한다.
도 11은 제2 마스크 중에서 도 6a의 A 부분에 해당하는 부분을 상세하게 도시한 평면도이다.
도 11에서 보는 바와 같이 마스크는 데이터 배선부(162, 165, 166)와 미세 패턴(P´) 및 슬릿(S´)이 형성된 채널부를 포함한다. 이때, 미세 패턴(P´)과 슬릿(S´)의 폭은 노광기의 분해능보다 작은 1.25μm 정도로 형성하여, 채널부(C)에 얇은 두께의 감광막 패턴(도 6c의 도면 부호 114)을 남길 수 있는데, 이러한 마스크를 제작하는데 있어서, 스폿 크기가 0.2μm 이상인 전자 빔을 사용하면 정밀한 마스크 패턴, 특히 본 발명에서와 같이 채널부(C)를 열린 고리 모양으로 형성하고자 하는 경우에 꺾어지는 부분에서 정밀한 마스크 패턴을 형성할 수 없고, 스폿 크기가 0.125μm인 전자 빔을 사용하면 마스크 패턴을 형성하는데 시간이 많이 걸리는 문제가 있다. 이러한 문제점을 해결하기 위하여 광마스크를 두 단계로 분리하여 형성한다.
그러면, 도 12a 및 12b와 앞서의 도 11을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 기판용 광마스크 제조 방법에 대하여 상세하게 설명한다.
도 12a 및 도 12b는 각각 본 발명의 실시예에 따라 마스크를 제작하기 위한 데이터 배선부에 대한 파일 및 채널부의 미세 패턴에 대한 파일을 나타낸 도면이다.
도 12a에 도시된 바와 같이 박막 트랜지스터의 채널 부분에 대한 패턴 정보를 제1 파일로 형성한다. 이때, 파일에서 패턴 정보는 검은 부분과 흰 부분으로 표시하며, 이 파일에서 검은 패턴(S)이 마스크 제작시 패턴 정보를 반전시킨 슬릿이 될 부분이고, 파일에서 검은 패턴(S) 사이의 부분(P)이 마스크에서 미세 패턴이 형성될 부분이다. 패턴의 폭은 1.25μm 이하로 형성하는 것이 바람직하다.
다음, 도 12b에 도시된 바와 같이 박막 트랜지스터 및 데이터 배선(262, 265, 266)에 대한 정보를 갖는 제2 파일을 형성한다. 여기서 박막 트랜지스터의 채널에 해당하는 부분도 데이터 배선(262, 265, 266)과 이어진 하나의 패턴으로 검게 되어 있는데, 이는 마스크상에서 미세 패턴 및 슬릿이 형성될 부분이다. 여기서, 마스크 제작시 제2 파일의 패턴 정보는 반전시키지 않는다.
이어, 도 12a와 도 12b의 파일을 이용하여 마스크를 제작하는데, 마스크용 기판은 유리나 수정 기판 위에 크롬층이 형성되어 있는 것을 사용한다.
크롬층 위에 감광막을 도포한다.
다음, 스폿 크기가 0.2μm 이상인 전자 빔으로 도 12b에 도시된 것과 같은 패턴 정보에 따라 흰 부분에 해당하는 감광막을 주사하여 노광한다.
다음, 도 12a에 도시된 박막 트랜지스터 채널부를 스폿 크기가 0.125μm 이하인 전자 빔으로 노광한다. 이때, 도 12a에서 검은 패턴(S)에 전자 빔이 도달하도록 하여 검은 패턴(S)에 해당하는 감광막 및 크롬층이 제거될 수 있도록 한다. 따라서 마스크 기판에서 도 12a의 패턴 정보는 도 12b에 대해 반전이 된다. 다시 말하면, 도 12b는 검은 부분을 제외한 부분이 노광되어, 검은 부분이 마스크 상에서 패턴이 되는데, 도 12a는 검은 패턴(S)이 노광되므로, 도 12a의 검은 패턴(S) 사이에 있는 부분(P)이 마스크 상에서 트랜지스터 채널 부분의 미세 패턴(P´)이 되고, 도 12a의 검은 패턴(S)은 마스크 상에서 슬릿(S´)이 된다.
본 실시예에서는 도 12b에 도시된 패턴을 먼저 노광하고 이어 도 12a에 도시된 패턴을 노광하였으나, 도 12a에 도시된 패턴을 먼저 노광한 후, 도 12b에 도시 된 패턴을 노광할 수도 있다.
이어, 감광막을 현상하고 드러난 크롬층을 식각한 다음, 남아 있는 감광막을 제거한다.
그러면, 도 11에 도시된 바와 같은 채널부 및 데이터 배선(162, 165, 166)에 대한 마스크를 형성할 수 있다.
이와 같은 마스크 제조 방법은 다음과 같은 효과가 있다.
노광기의 분해능보다 작은 미세 선폭 패턴을 갖는 데이터 배선용 마스크를 제작할 때, 두 단계 즉, 미세 패턴 부분을 형성하는 단계와 미세 패턴을 제외한 부분을 형성하는 단계에 걸쳐 형성함으로써, 정밀하면서 시간이 많이 소요되지 않는 마스크를 제작할 수 있으며, 이러한 마스크를 사용하여 박막 트랜지스터 기판의 제조 공정수를 줄일 수 있다.

Claims (7)

  1. 노광기의 분해능보다 작은 미세 패턴 정보를 제1 파일로 형성하는 단계,
    상기 미세 패턴 이외의 패턴 정보를 제2 파일로 형성하는 단계,
    투명 기판 위에 형성된 차광막 상부에 감광막을 도포하는 단계,
    상기 제2 파일의 상기 패턴 정보에 따라 상기 감광막을 제1 노광하는 단계,
    상기 제1 파일의 상기 미세 패턴 정보대로 상기 감광막을 제2 노광하는 단계,
    상기 감광막을 패터닝하여 감광막 패턴을 형성하는 단계, 그리고
    상기 감광막 패턴을 마스크로 하여 상기 차광막을 식각하여 마스크 패턴을 형성하는 단계를 포함하는 박막 트랜지스터 기판용 광마스크 제작 방법.
  2. 제1 항에서,
    상기 제1 노광 및 상기 제2 노광을 전자 빔으로 노광하는 박막 트랜지스터 기판용 광마스크 제작 방법.
  3. 제2 항에서,
    상기 제1 노광에 사용되는 상기 전자 빔의 스폿 크기는 상기 제2 노광에 사용되는 상기 전자 빔의 스폿 크기보다 큰 박막 트랜지스터 기판용 광마스크 제작 방법.
  4. 제3 항에서,
    상기 제1 노광에 사용되는 상기 전자 빔의 스폿 크기가 0.2μm 이상이고, 상기 제2 노광에 사용되는 상기 전자 빔의 스폿 크기는 0.125μm 이하인 박막 트랜지스터 기판용 광마스크 제작 방법.
  5. 제1 항에서,
    상기 제1 파일 및 상기 제2 파일의 상기 패턴 정보는 검은 부분과 흰 부분으로 구성되어 있는 박막 트랜지스터 기판용 광마스크 제작 방법.
  6. 제5 항에서,
    상기 제2 노광은 상기 제1 파일의 패턴 정보를 반전시켜 노광하는 박막 트랜지스터 기판용 광마스크의 제작 방법.
  7. 제1 항에서,
    상기 미세 패턴의 폭이 1.25μm 이하인 박막 트랜지스터 기판용 광마스크 제작 방법.
KR1019990033879A 1999-08-17 1999-08-17 박막 트랜지스터 기판용 광마스크 제작 방법 KR100601174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990033879A KR100601174B1 (ko) 1999-08-17 1999-08-17 박막 트랜지스터 기판용 광마스크 제작 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990033879A KR100601174B1 (ko) 1999-08-17 1999-08-17 박막 트랜지스터 기판용 광마스크 제작 방법

Publications (2)

Publication Number Publication Date
KR20010018074A KR20010018074A (ko) 2001-03-05
KR100601174B1 true KR100601174B1 (ko) 2006-07-13

Family

ID=19607495

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990033879A KR100601174B1 (ko) 1999-08-17 1999-08-17 박막 트랜지스터 기판용 광마스크 제작 방법

Country Status (1)

Country Link
KR (1) KR100601174B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
WO2017114659A1 (en) 2015-12-30 2017-07-06 Asml Netherlands B.V. Method and apparatus for direct write maskless lithography
US10712669B2 (en) 2015-12-30 2020-07-14 Asml Netherlands B.V. Method and apparatus for direct write maskless lithography
US10928736B2 (en) 2015-12-30 2021-02-23 Asml Netherlands B.V. Method and apparatus for direct write maskless lithography

Also Published As

Publication number Publication date
KR20010018074A (ko) 2001-03-05

Similar Documents

Publication Publication Date Title
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR100686228B1 (ko) 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
JP2001324727A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
KR100543042B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100312757B1 (ko) 박막 트랜지스터 기판의 제조 방법 및 박막의 사진 식각 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR100508034B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100333978B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100623975B1 (ko) 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100283519B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100670043B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100646779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100436009B1 (ko) 박막트랜지스터기판의제조방법
KR100601167B1 (ko) 박막의사진식각방법및이를이용한액정표시장치용박막트랜지스터기판의제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120615

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee