KR100759627B1 - 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 - Google Patents

박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 Download PDF

Info

Publication number
KR100759627B1
KR100759627B1 KR1020027008762A KR20027008762A KR100759627B1 KR 100759627 B1 KR100759627 B1 KR 100759627B1 KR 1020027008762 A KR1020027008762 A KR 1020027008762A KR 20027008762 A KR20027008762 A KR 20027008762A KR 100759627 B1 KR100759627 B1 KR 100759627B1
Authority
KR
South Korea
Prior art keywords
resist
film
region
etching
light
Prior art date
Application number
KR1020027008762A
Other languages
English (en)
Other versions
KR20020077378A (ko
Inventor
이시카와요시미츠
야마구치타케히사
나카시마켄
Original Assignee
가부시끼가이샤 어드번스트 디스플레이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 어드번스트 디스플레이 filed Critical 가부시끼가이샤 어드번스트 디스플레이
Publication of KR20020077378A publication Critical patent/KR20020077378A/ko
Application granted granted Critical
Publication of KR100759627B1 publication Critical patent/KR100759627B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78636—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with supplementary region or layer for improving the flatness of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

바탕막(base film)의 유무로 인하여 하프톤 레지스트의 두께에 차이가 생기는 것을 방지하고 정밀도가 좋은 패턴닝(patterning)을 행한다. 레지스트를 노광하기 위한 포토 마스크에 투과부, 차광부 및 투과하는 광량이 다른 2종류의 반투과부를 설치하고, 바탕막이 존재하는 영역은 투과 광량이 적은 반투과부, 바탕막이 존재하지 않는 영역은 투과 광량이 많은 반투과부로 하여 노광시의 노광량을 조절하고 균일한 두께의 하프톤 레지스트를 형성한다.

Description

박막의 패턴닝 방법 및 그것을 이용한 TFT 어레이 기판 및 그 제조방법{Method of patterning thin film and TFT array substrate using it and production method therefor}
본 발명은 도체, 반도체 또는 절연체 등의 박막의 패턴닝 방법에 관한 것으로, 특히 박막 트랜지스터(이하,「TFT」라고 칭함)를 이용한 액티브 매트릭스형 액정 표시 소자(이하,「AMLCD」라고 칭함)를 구성하는 각종 박막의 패턴닝 방법에 관한 것으로, 그 중에서도 AMLCD의 TFT 어레이 기판 및 그 제조 방법에 대한 것이다.
종래에 있어서, 통상 TFT 어레이 기판을 제조할 때에는 사진 제판공정을 5 ∼ 6회 이상 반복할 필요가 있으므로 제조 공정이 오래 걸린다. 특히 생산 설비 비용이 높은 노광 공정을 다용할 필요가 있어서 제조되는 TFT 어레이 기판의 비용이 필연적으로 증가하고 있다. 그 때문에 사진 제판공정을 줄이는 것은 TFT 어레이 기판의 제조공정상 비용 삭감의 효과가 크다.
사진 제판 공정을 도 20을 참조하여 설명한다.
기판(1) 위에, 도체, 반도체 또는 절연체 등으로 구성되는 피에칭(etching)막(2)이 형성되어 있다. 사진 제판 공정은, 피에칭막(2)의 불필요부분을 제거하고 소정의 패턴으로 하기 위해 행해진다. 먼저, 도20(a)에 나타난 바와 같이, 피에칭 막(2) 위에 레지스트(3)를 도포한다. 다음으로, 도20(b)에 나타난 바와 같이, 포토 마스크(4)를 이용하여 빛(L)을 조사하여 노광을 행한다. 포토 마스크(4)는 노광광을 차단한 차광부(A)와 노광광을 투과시키는 투과부(C)를 갖고 있다. 노광 후에 현상을 행하면 노광광에 조사된 부분의 레지스트(3)는 소실되고 노광광에 조사되지 않았던 부분의 레지스트(3)는 피에칭막(2) 위에 남는다. 계속하여, 에칭에 의하여 피에칭막(2)의 제거를 행하면 레지스트(3)가 잔존하고 있는 부분의 피에칭막(2)은 에칭되지 않고 남는다(도20(c)). 마지막으로 레지스트(3)를 제거하면, 소정 패턴의 피에칭막(2)을 얻을 수 있다(도20(d)).
그런데, 종래의 사진 제판에서 사용되는 포토 마스크(4)는 노광광이 거의 100%투과하는 부분(투과부C)과 거의 0%투과하는 부분(노광광을 차단하는 차광부(A))으로 2값 화되어 있다. 2값 화된 포토 마스크를 이용하여 노광 및 현상을 행하면 도20(b)에 나타낸 것처럼, 레지스트(3)가 존재하는 부분과 존재하지 않는 부분으로 2값 화된다. 또한, 기판상의 위치에 따라 노광 광량을 조절하고 레지스트가 두꺼운 부분과 레지스트가 얇은 부분을 형성하고 있는 경우에도 포토 마스크(4) 자체는 2값 화되어 있다. 이 2값 화된 레지스트(3)를 마스크로서 에칭을 행하려면 1회의 사진 제판 공정으로는 피에칭막(2)을 1종류의 패턴으로만 패턴닝할 수밖에 없다(도20(d)). 따라서 피에칭막이 2층 이상 적층되어 있고 그 위에 각 층을 각각 다른 패턴으로 패턴닝 하고 싶은 경우에는 피에칭막의 층수와 동일한 회수의 사진 제판 공정이 필요하였다.
통상은 1회의 사진 제판 공정, 즉 1회의 노광 및 현상으로 1층의 피에칭막의 패턴닝을 행하는 것을 1회의 노광 및 현상으로 2층의 피에칭막을 각각 다른 패턴에 패턴닝 할 수 있으면, 1회분의 사진 제판 공정을 삭감할 수 있다. 이것을 실현하는 방법이 특개평10-163174호 공보 명세서에 개시되어 있고, 포토 마스크에 노광광이 거의 100%투과하는 부분(투과부) 및 노광광이 거의 0%투과하는 부분(차광부)에 더하여, 노광광의 투과량이 양자의 중간의 값이 되는 장소를 설치함으로써 레지스트를 2개의 다른 두께로 현상하고 레지스트를 애싱(ashing)에 의하여 제거하면서 피에칭막을 건식 에칭 하여 다른 재료 또는 막두께로 되는 2개의 피에칭막을 1회의 에칭으로 패턴닝하여 사진 제판의 회수를 삭감하고 있다.
이하의 설명에서는 노광광을 거의 100%투과하는 부분(투과부) 및 0%투과하는 부분(차광부) 이외의 중간의 노광광이 투과하는 포토 마스크 상의 부분을 「하프톤 부 (또는 반투과부)」, 이 하프톤 부를 이용하여 노광하는 것을 「하프톤 노광」, 그리고 하프톤 노광된 레지스트의 부분을 「하프톤 레지스트」라고 각각 칭하는 것으로 한다.
발명의 개시
하프톤 노광을 이용하지 않는 종래의 사진 제판 공정에 있어서는 레지스트의 유무만을 제어하면 후의 에칭으로 정밀도 좋게 패턴닝을 행할 수 있다.
그것에 대하여, 하프톤 노광을 이용한 경우에는 중간의 광량이 조사된 부분(하프톤 부)의 하프톤 레지스트의 막두께를 일정하게 제어하지 않으면 원하는 패턴을 얻을 수 없다. 그러나, 종래의 방법으로는 하프톤 레지스트의 막두께가 이하와 같은 요인에 의하여 달라진다.
하프톤 레지스트의 막두께가 달라지는 요인으로서는 ①노광 강도의 면(面)내 분포라고 하는 노광기의 장치 요인, ②스핀 코터로 도포된 레지스트의 초기 막두께의 면내 분포라고 하는 프로세스 요인, ③하프톤 노광에 의한 패턴닝의 대상이 되는 피에칭막의 하층에 위치하고, 이 피에칭막에 단차를 발생시키는 층(이하, 「바탕막」라고 칭한다. )의 유무에 의하여 레지스트 막두께에 차이가 발생하는 구조적 요인의 3개 요인을 들 수 있다.
이 중에서도 특히, ③의 바탕막의 존재라고 하는 구조적 요인으로부터 생기는 하프톤 레지스트의 막두께의 차이는, 바탕막의 막두께가 100nm∼500nm이면 그 만큼이 그대로 레지스트 막두께의 차이가 되기 때문에 다른 ①의 장치 요인 및 ②의 프로세스 요인과 비교하여 레지스트 막두께의 차이에 미치는 영향이 크다.
이하, 도21, 도22 및 도23을 이용하여 하프톤 노광을 이용했을 때에, 중간의 광량이 조사된 부분(하프톤 부)의 하프톤 레지스트의 막두께를 일정하게 제어하지 않는다면 원하는 패턴을 얻을 수 없는 이유를 설명한다.
도21, 도22 및 도23에 있어, 1은 기판, 5는 바탕막, 6은 제 1의 피에칭막, 7은 제 2의 피에칭막, 8은 레지스트이다.
도21에 나타낸 것처럼, 기판(1) 위에 바탕막(5), 제1의 피에칭막(6) 및 제2의 피에칭막(7)이 형성되어 있다. 사진 제판에 의하여 피에칭막(6)(7)의 패턴닝을 행하기 위해 레지스트(8)를 도포한다. 레지스트(8)는 스핀 코터에 의하여 도포되기 때문에 그 상면은 거의 평탄하게 된다. 한편, 바탕막(5)이 부분적으로 존재하도록 하기 위해 피에칭막(7)의 윗면은 요철(凹凸)을 갖고 있다. 따라서 도포된 레지스트(8)의 두께는 바탕막(5)이 존재하는 부분에서는 얇고, 바탕막(5)이 존재하지 않는 부분에서는 두꺼워진다.
사진 제판 공정에서는 먼저 포토 마스크(도시하고 있지 않음)를 사용하여 레지스트(8)의 노광을 행하고 또 현상을 행한다. 포토 마스크의 투과부(C)에 대응하는 위치에 있는 레지스트(8)는 노광되어 현상에 의하여 제거된다. 포토 마스크의 차광부(A)에 대응하는 위치에 있는 레지스트(8)는 노광을 받지 않기 때문에 그대로 잔존한다. 포토 마스크의 반투과부(B)에 대응한 위치에 있는 레지스트(8)는 중간적인 노광량으로 노광되기 때문에 두께가 얇아져서 잔존한다(도22(a)). 이 때의 레지스트(8)의 두께의 감소량은 노광량에 비례한다.
노광량은 반투과부(B)의 전 영역에서 일정하다. 한편, 바탕막(5)의 유무에 의하여 원래의 레지스트 두께에는 차이가 있기 때문에, 그 결과 레지스트가 얇은 부분(8a)과 레지스트가 두꺼운 부분(8b)이 형성되는 것으로 된다.
이 레지스트(8)를 사용하여 제1의 피에칭막(6) 및 제2의 피에칭막(7)의 패턴닝을 행한다. 레지스트(8)가 제거되어 있는 부분(투과부(C)에 대응하는 부분)의 제1의 피에칭막(6) 및 제2의 피에칭막(7)이 제거된다(도22(b)).
다음으로, 반투과부(B)에 대응하는 부분의 하프톤 레지스트(8a)(8b)를 제거하고, 그 후 이 부분의 제2의 피에칭막(7)을 에칭하여 소정의 패턴을 얻는다.
그러나, 이미 기술한 바와 같이 하프톤 레지스트(8a)(8b)의 두께는 바탕막(5)의 두께의 부분만 다르다. 그래서, 가령 하프톤 레지스트가 얇은 부분(8a)을 기준으로 하여 이 부분의 레지스트가 전부 박리되도록 애싱을 하면, 하프톤 레지스트가 두꺼운 부분(8b)의 레지스트는 일부 남게 되어서 잔류 패턴(8b′)이 생겨서 TFT어레이 기판의 불량으로 된다.(도23(b))
한편, 하프톤 레지스트가 두꺼운 부분(8b)을 기준으로 하여 애싱을 가한 경우에는 하프톤 레지스트(8a)(8b)의 모두가 박리되지만, 도23(a)에 나타나 있듯이 차광부(A)에 대응하는 부분의 레지스트(8)에도 사이드 에칭(9)이 가해져 잔존하는 레지스트(8)의 치수가 작아져 버린다. 바탕막의 존재에 의한 레지스트 막두께의 차이는 일반적으로 수백 nm 이고, 하프톤 레지스트를 전부 애싱으로 박리한 경우, 즉 하프톤 레지스트가 두꺼운 부분(8b)을 전부 박리한 경우에는 사이드 에칭(9)의 양은 수 ㎛가 된다. 따라서 패턴닝을 행할 때에는 이 레지스트의 사이드 에칭(9)의 양을 정확하게 파악할 필요가 있다.
그러나 현실적으로는 바탕막의 형상이나 두께에도 편차가 있고 또 바탕막 이외의 요인도 사이드 에칭(9)의 양에 영향을 주는 것이어서 기판상의 각 위치에 있어서 사이드 에칭(9)의 양을 정확하게 파악하는 것은 곤란하다. 따라서 바탕막의 존재에 의한 사이드 에칭(9)을 가미한 다음 포토 마스크를 설계하여도 패턴닝의 정밀도는 향상하지 않는다.
그러므로, 바탕막의 유무에 관계없이 레지스트의 막두께를 일정하게 하는 것이 하프톤 노광을 행하여 소정의 패턴을 얻기 위해서 유효하고, 바탕막의 유무가 반드시 생긴다고 하는 TFT어레이 기판의 구조적 요인을 가미하고 있지 않는 종래의 하프톤 마스크를 이용한 노광 방법으로는 패턴닝을 정밀도 좋게 제어하여 소망의 패턴을 얻을 수가 없다.
그러면 본 발명은 AMLCD의 생산성 향상 또는 비용 절감을 목적으로 하여 TFT어레이 기판을 제조하기 위해 필요한 사진 제판의 회수(마스크 매수)를 삭감하고 또 하프톤 레지스트 부분을 바탕막의 유무에 관계없이 균일한 막두께로 함으로써 정밀도 좋은 원하는 패턴을 얻을 수 있는 패턴닝 방법을 제공한다.
이상 기술한 과제를 해결하기 위해 본 발명에 의한 박막의 패턴닝 방법은 기판상에 바탕막의 패턴을 형성하는 공정과, 피에칭막을 2층 이상 성막하는 공정과, 그 피에칭막상에 레지스트를 도포하는 공정과, 그 레지스트를 투과부, 차광부 및 투과하는 광량이 다른 적어도 2개의 반투과부를 갖는 포토 마스크를 사용하여 노광하는 공정과, 그 노광후의 레지스트를 현상하여 레지스트의 막두께가 거의 0(영)인 영역과 레지스트의 막두께가 큰 영역과 레지스트의 막두께가 양자의 중간에 있는 영역의 적어도 3종류의 영역을 얻는 공정과, 상기 레지스트를 애싱하면서 상기 피에칭막을 에칭하는 공정을 갖추며, 상기 레지스트의 막두께가 양자의 중간에 있는 영역에 있어서 바탕막이 존재하는 영역의 상기 노광시의 투과광량이 바탕막이 존재하지 않는 영역의 상기 노광시의 투과 광량보다도 적은 것을 특징으로 한다.
또, 투광성 기판상에 차광성 바탕막의 패턴을 형성하는 공정과, 그 투광성 기판 및 차광성 바탕막상에 피에칭막을 2층 이상 성막하는 공정과, 그 피에칭막 상에 레지스트를 도포하는 공정과, 상기 투광성 기판의 그 레지스트가 도포되어 있지 않는 면에서 상기 레지스트를 노광하는 제1의 노광공정과, 상기 레지스트를 투과부, 차광부 및 반투과부를 갖는 포토 마스크를 이용하여 노광하는 제2의 노광 공정 과, 제2의 노광 공정후의 레지스트를 현상하여 레지스트의 막두께가 거의 0(영)인 영역과 레지스트의 막두께가 큰 영역과 레지스트의 막두께가 양자의 중간에 있는 영역의 적어도 3종류의 영역을 얻는 공정과, 상기 레지스트를 애싱하면서 상기 피에칭막을 에칭하는 공정을 갖는 박막의 패턴닝 방법에 있어, 상기 제1의 노광 공정에서의 광조사량이 상기 바탕막의 두께의 부분의 레지스트를 노광하는 조사량인 것을 특징으로 한다.
또, 기판상에 바탕막의 패턴을 형성하는 공정과, 피에칭막을 2층 이상 성막하는 공정과, 그 피에칭 막상에 레지스트를 도포하는 공정과, 그 레지스트를 투과부, 차광부 및 반투과부를 갖는 포토 마스크를 이용하여 노광하는 공정과, 그 노광후의 레지스트를 현상하여 레지스트의 막두께가 거의0(영)인 영역과 레지스트의 막두께가 큰 영역과 레지스트의 막두께가 양자의 중간에 있는 영역의 적어도 3종류의 영역을 얻는 공정과, 상기 레지스트를 애싱하면서 상기 피에칭막을 에칭하는 공정을 갖는 박막의 패턴닝 방법에 있어, 상기 피에칭막을 성막하기 전에 바탕막의 패턴에 의하여 생기는 단차를 없애는 평탄화막을 형성하는 것을 특징으로 한다.
또한, 기판상에 투명 도전층, 금속층, 게이트 절연막 및 반도체층을 갖추고, 상기 투명 도전층 및 금속층에서 형성된 게이트 전극/배선과, 상기 투명 도전층에서 형성된 화소 전극을 가지며, 그 화소 전극 상에 빛을 투과하는 부분은 게이트 절연막, 반도체층 및 금속층이 적어도 제거되어 있는 TFT어레이 기판에 있어, 상기 반도체층이 상기 게이트 절연막에 의하여 거의 평탄화되어 있는 것을 특징으로 한다.
또, 기판상에 투명 도전층을 성막하는 공정과, 상기 투명 도전층상에 제1의 금속층을 성막하는 공정과, 상기 투명 도전층 및 금속층을 에칭하여 게이트 전극/배선 및 화소 전극을 형성하는 공정과, 게이트 절연막 및 반도체층을 성막하는 공정과, 그 게이트 절연막 및 반도체층의 에칭을 행하여 상기 화소 전극을 노출시키는 공정과, 상기 노출한 화소 전극의 제1의 금속층을 제거하는 공정과, 제2의 금속층을 성막하고 에칭을 행하여 소스 전극 및 드레인 전극을 형성하는 공정을 갖는 TFT어레이 기판의 제조 방법에 있어, 상기 게이트 절연막은 상기 게이트 전극/배선에 의한 단차를 없애는 막두께로 성막되어 있는 것을 특징으로 한다.
또한, 기판상에 투명 도전층을 성막하는 공정과, 상기 투명 도전층상에 제1의 금속층을 성막하는 공정과, 상기 투명 도전층 및 금속층을 에칭하여 게이트 전극/배선 및 화소 전극을 형성하는 공정과, 게이트 절연막 및 반도체층을 성막하는 공정과, 그 게이트 절연막 및 반도체층상에 레지스트를 도포하는 공정과, 그 레지스트의 노광과 현상을 행하고 반도체층을 남겨 두기 위해 레지스트를 두껍게 한 영역(A)과, 적어도 화소 전극상의 빛을 투과하는 부분의 반도체층, 게이트 절연막 및 제1의 금속층을 제거하기 위해 레지스트를 제거한 영역(C)과, 반도체층을 제거하기 위해 레지스트의 막두께를 영역(A)에 형성한 레지스트의 막두께보다 얇게 한 영역(B)을 형성하는 공정과, 상기 영역(A)(B)(C)을 형성한 레지스트를 이용하여 상기 반도체층 및 게이트 절연막의 에칭을 행하여 화소 전극을 노출시키는 공정과, 노출한 화소 전극의 상층인 상기 제1의 금속층을 제거하는 공정과, 영역(A)의 레지스트를 남겨 두면서 영역(B)으로부터 레지스트를 제거하는 공정과, 영역(A) 이외 부분의 반도체층을 제거하는 공정과, 영역(A)의 레지스트를 박리하는 공정과, 제2의 금속층을 성막하고 에칭을 행하여 소스 전극 및 드레인 전극을 형성하는 공정을 갖는 TFT어레이 기판의 제조 방법에 있어, 상기 게이트 절연막은 상기 게이트 전극/배선에 의한 단차를 없애는 막두께로 성막되어 있는 것을 특징으로 한다.
도1은 하프톤 노광을 행하기 위한 포토 마스크를 설명하는 평면도이다.
도2는 본 발명에 의한 패턴닝 방법을 나타낸 단면도이다.
도3은 본 발명에 의한 패턴닝 방법을 나타낸 단면도이다.
도4는 본 발명에 의한 패턴닝 방법을 나타낸 단면도이다.
도5는 본 발명의 실시의 형태 1에 있어 사용하는 하프톤 마스크의 패턴을 나타낸 도면이다.
도6은 마스크의 개구율과 광조사량의 관계를 나타내는 그래프이다.
도7은 TFT어레이 기판의 평면도이다.
도8은 본 발명의 실시의 형태 1에 의한 TFT어레이 기판의 제조 공정을 나타내는 단면도이다.
도9는 본 발명의 실시의 형태 1에 의한 TFT어레이 기판의 제조 공정을 나타내는 단면도이다.
도10은 본 발명의 실시의 형태 1에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도11은 본 발명의 실시의 형태 1에 의한 TFT어레이 기판의 제조공정을 나타 내는 단면도이다.
도12는 본 발명의 실시의 형태 1에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도13은 본 발명의 실시의 형태 2에 있어 사용하는 하프톤 마스크의 패턴을 나타낸 그림이다.
도14는 본 발명의 실시의 형태 3에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도15는 본 발명의 실시의 형태 3에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도16은 본 발명의 실시의 형태 3에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도17은 본 발명의 실시의 형태 4에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도18은 본 발명의 실시의 형태 4에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도19는 본 발명의 실시의 형태 4에 의한 TFT어레이 기판의 제조공정을 나타내는 단면도이다.
도20은 사진 제판 공정을 설명하기 위한 단면도이다.
도21은 종래의 패턴닝 방법을 나타낸 단면도이다.
도22는 종래의 패턴닝 방법을 나타낸 단면도이다.
도23은 종래의 패턴닝 방법을 나타낸 단면도이다.
발명을 실시하기 위한 최선의 형태
먼저, AMLCD에 사용되는 TFT어레이 기판의 사진 제판에 관하여 설명한다.
플라즈마 CVD등의 각종 CVD법이나 스퍼터, 증착, 도포법 등의 방법으로 적층한 피에칭막의 위에, 스핀 코터에 의하여 레지스트를 도포한다. 레지스트 도포 후에 120℃로 90초의 프리베이크(pre·bake)를 실시하고, 그 후 포토 마스크를 이용하여 노광을 행한다. 그 때, 스텝퍼 또는 미러 프로젝션 타입의 노광기가 사용되고 광원에는 고압 수은 램프의 g선, h선이 사용된다. 계속하여 현상액을 이용하여 현상한 후, 100℃ 내지 120℃로 포스트베이크를 실시하고, 레지스트 중의 용매를 휘발시키는 동시에 레지스트와 바탕 재료와의 밀착력을 높인다. 그 후, 에칭법 등으로 피에칭막의 패턴을 형성한다.
본 발명에 관련된 포토 마스크는 빛을 투과하는 부분(투과부)과 빛을 전혀 투과하지 않는 부분(차광부) 이외에, 그 중간 강도의 빛을 투과하는 부분, 즉 반투과시키는 부분(반투과부)을 갖는다.
중간 강도의 빛을 투과시키는 1개의 방법으로서, 도1에 나타낸 것처럼, 포토 마스크의 투명 기판 상에 노광 장치의 해상 한계치보다도 미세한 패턴을 다수 배치하여 반투과부(B)라고 한다. 포토 마스크(14)의 차광 부(A)는, 투명 기판 상에 Cr등에 의한 차광성의 층을 전 영역에 걸쳐 형성한 Cr 베타마스크 패턴이고, 반투과부(B)는 영역 내에 Cr 등에 의한 차광성의 층을 스트라이프상으로 배치한 Cr스트라이프 형상이다. 반투과부(B)에 있어서 Cr층의 폭(이하, 「라인」이라고 칭한다) 및 서로 이웃한 Cr층간의 간격(이하, 「스페이스」라고 칭한다)은 라인/스페이스=1.0∼2.0㎛/1.0∼2.0㎛로 되어, 노광 장치의 해상 한계보다도 미세한 패턴이기 때문에 레지스트는 스트라이프상에는 노광되지 않고, 이 영역의 레지스트는 투과부(C)의 노광량보다도 적은 노광량(광조사량)으로 평균적으로 노광된다.
예를 들면, 마스크 패턴을 해상 한계치보다도 큰 라인/스페이스=3.0㎛/3.0㎛라고 한 경우, 레지스트는 라인/스페이스=3.0㎛/3.0㎛의 스트라이프상에 노광되어 버리고, 마스크 패턴을 해상 한계치보다도 작은 라인/스페이스=2.0㎛/3.0㎛로 한 경우에는 노광광은 전부 투과해 버린다. 이와 같이, 노광광을 반투과시키는 부분은 노광광에 의하여 해상되지 않는 미세한 패턴사이즈로 패턴을 형성한다.
또한 본 발명에서는, 도2에 나타난 바와 같이 중간 강도의 빛을 투과하는 반투과부(B)를 포토 마스크의 패턴이 다른 2종류의 반투과부(B1)(B2)로부터 형성하고, 바탕막(5)이 존재하지 않는 부분에 대응하는 반투과부(B2)에는 투과하는 광량이 많게, 바탕막(5)이 존재하는 부분에 대응하는 반투과 부(B1)에는 투과하는 광량이 적은 듯하게 되도록 하여 노광, 현상후의 하프톤 레지스트(10)의 막두께가 바탕막(5)이 존재하는 부분과 존재하지 않는 부분으로 일정한 두께(b)가 되도록 하였다.
게다가, 반투과부의 스트라이프 패턴(라인/스페이스)은, 도포 직후(노광, 현상 전)의 레지스트의 막두께, 바탕막의 막두께 및 하프톤 부내에서 처음에 에칭이 행해지는 피에칭막 등의 요인으로부터 결정된다. 따라서 반투과부의 스트라이프 패턴(라인/스페이스)은 이러한 각 요인을 고려한 다음, 적절히 결정하면 좋다.
본 발명에 의하면, 바탕막(5)의 유무에 관계없이 레지스트의 막두께를 일정하게 할 수 있기 때문에 노광, 현상 후의 레지스트(8)는 포토 마스크의 차광부(A)에 대응하는 막두께가 (a)인 부분, 포토 마스크의 반투과부(B1)(B2)에 대응하는 막두께가 (b)인 부분, 포토 마스크의 투과부(C)에 대응한 막두께가 0(영)인 부분의 3종류의 막두께로 되는 패턴으로 된다.
이 레지스트(8)를 사용하여 먼저 레지스트(8)가 형성되어 있지 않는 부분(투과부(C)에 대응)의 제1의 피에칭막(6) 및 제2의 피에칭막(7)을 에칭한다(도3(a)).
그 후, 하프톤 레지스트(10)를 애싱에 의하여 제거하면 차광부(A)에 대응하는 부분의 레지스트(8)만이 피에칭막상에 남는다(도3(b)).
남은 레지스트(8)를 사용하여 제2의 피에칭막(7)의 에칭을 행한다. 1회의 사진 제판 공정에서 제1의 피에칭막(6)과 제2의 피에칭막의 2층이 각각 다른 패턴으로 패턴닝되어 있다(도4(a)).
그 후, 레지스트(8)를 제거한다(도4(b)).
이상 기술한 바와 같이, 본 발명에 의하면 바탕막의 유무에 관계없이 하프톤 레지스트를 일정한 막두께로 할 수 있고 정밀도 좋게 피에칭막의 패턴닝을 행할 수 있다.
이하에서는, 이 본 발명을 4회의 사진 제판 공정에서 TFT어레이 기판을 제조하는 이른바 4장 마스크 프로세스에 적용한 실시 형태를 설명한다.
또한, 본 명세서에 있어서는 노광광에 의하여 노광된 부분이 현상에 의하여 제거되는 포지형의 레지스트에 관하여 설명하지만, 노광광에 의하여 노광되지 않았 던 부분이 현상에 의하여 제거되는 네거티브형의 레지스트라도, 본 발명의 노광 방법을 적용하는 것에 의하여 하프톤 레지스트부의 레지스트의 막두께를 일정으로 하고 정밀도가 좋은 패턴닝을 행할 수 있다.
실시의 형태 1
도5는 본 실시의 형태에서 사용하는 포토 마스크에 관하여, 게이트배선과 소스 배선의 교차부 부근을 확대하여 나타낸 평면도이다. 포토 마스크의 반투과부(B1)(B2)는 투명한 기판 상에 Cr 등의 차광성의 막을 스트라이프 형상으로 형성한다. 반투과부(B1)와 반투과부(B2)란, 바탕막(본 실시의 형태에서는 게이트 전극/배선이 바탕막에 상당하기 때문에, 이하 「게이트 전극/배선」이라고 칭한다)의 유무에 대응하여 라인/스페이스가 다른 별종의 스트라이프 패턴으로 되어 있다.
이미 기술한 바와 같이, 게이트 전극/배선이 있는 부분에는 필연적으로 레지스트 막두께가 얇아지기 때문에 노광광의 투과 광량을 적게 하고, 게이트 전극/배선이 없는 부분에는 필연적으로 레지스트 막두께가 두꺼워지기 때문에 노광광의 투과량을 많게 한다. 본 실시의 형태에서는 게이트 전극/배선이 있는 부분에 대응하는 반투과부(B1)에는 마스크 개구율(Cr 등의 차광성의 막이 없고, 노광광이 투과할 수 있는 부분의 면적의 비율)이 50%가 되도록 스트라이프 형상의 라인/스페이스를 1.5㎛/1.5㎛로 하고, 게이트 전극/배선이 없는 부분에 대응하는 반투과부(B2)에는 마스크 개구율이 55%가 되도록 스트라이프 형상의 라인/스페이스가 1.25㎛/1.5㎛로 함으로써 노광광의 투과량을 조절하여 게이트 전극/배선의 유무에 관계없이 레지스트의 잔류 막두께를 일정하게 하였다.
도6은 포토 마스크를 투과해 오는 광 강도를, 노광기의 광원으로서 g선(파장 : 436nm), i선(파장 : 365nm) 및 h선(파장 : 405nm)을 이용한 경우에 관하여 각각 계산하여 그래프로 한 것이다. 도6에 있어서, 실선(g)는 광원이 (g)선인 경우를, 파선(i)은 광원이 (i)선인 경우를, 세선(h)은 광원이 (h)선인 경우를 각각 나타내고 있다. 도6으로부터 노광기의 광원으로서 (g)선을 이용했을 때, 마스크 개구율이 50%인 경우에 투과해 오는 노광 광량(광조사량)은 0.25(빛이 전부 투과한 경우를 1로 한다)이고, 마스크 개구율이 55%의 경우에 투과해 오는 노광 광량(광조사량)은 0.30(빛이 전부 투과한 경우를 1로 한다)인 것을 알 수 있다.
여기에서, 바탕막이 없는 부분의 노광, 현상 전의 레지스트의 막두께가 1.50㎛인 경우 투과해 오는 광량이 0.25(빛이 전부 투과한 경우를 1로 한다)인 부분에서는 노광, 현상에 의하여 레지스트는 0.7㎛ 정도 제거되고, 투과해 오는 광량이 0.30(빛이 전부 투과한 경우를 1로 한다)인 부분에서는 레지스트가 1.1㎛ 정도 제거된다.
따라서 바탕막으로서 막두께 400nm의 게이트 전극/배선이 존재하는 경우, 이 부분의 반투과부(B1)의 개구율을 55%로 하고, 게이트 전극/배선이 존재하지 않는 부분의 반투과부(B2)의 개구율을 50%로 하는 것에 의하여 노광, 현상 후의 하프톤 부의 레지스트의 막두께를 게이트 전극/배선의 유무에 관계없이 균일하게 0.40㎛ 정도로 할 수 있다.
또한, 반투과부(B1)(B2)의 개구율, 즉 스트라이프 패턴(라인/스페이스)은, 레지스트 도포 직후(노광, 현상 전)의 레지스트의 막두께, 게이트 전극/배선의 막 두께 및 하프톤 부내에서 처음으로 에칭이 행해지는 피에칭막 등의 요인으로부터 결정된다. 따라서 본 실시의 형태에서 나타낸 스트라이프 패턴(패턴/스페이스)은 어디까지나 예시이고, 상기 각 요인에 따라 반투과부(B1)(B2)의 스트라이프 패턴(라인/스페이스)을 적절히 결정하면 좋다.
상기 포토 마스크를 이용한 사진 제판 공정에 의한 TFT어레이 기판의 제조 공정을 설명한다.
도7은 AMLCD의 TFT어레이 기판의 구조를 나타낸 평면도, 도8 ∼ 10은 도7의 화살표 I-I단면에 있어서 제조 공정을 나타낸 단면도, 도11 및 도12는 도7의 화살표 Ⅱ-Ⅱ 단면에 있어서 제조 공정을 나타낸 단면도이다.
도7∼12에 있어서, 1은 절연성 기판, 18은 투명 도전층(18a) 및 금속층(18b)으로 이루어지는 게이트 전극/배선, 13은 투명 도전층(13a) 및 금속층(13b)으로 이루어지는 화소 전극, 15는 게이트 절연막, 16은 진성 반도체층, 17은 P 또는 B 등의 불순물을 고농도로 함유한 불순물 반도체층, 8은 감광성 유기 수지 등으로 이루어지는 레지스트, 19는 소스 전극 및 드레인 전극이 되는 반도체층, 20은 소스 배선, 21은 지지 용량 전극, 22는 Si3N4 등의 보호막, 23은 평면도(도7)에 있어서 반도체 영역이다. 24는 소스 전극, 25는 드레인 전극이다.
또한, 도5 및 도7∼12에 있어서 동일한 구성 요소 또는 동일한 기능을 갖는 구성 요소에 관해서는 동일한 참조 부호를 사용하고 있다.
먼저, I T O(Indium Tin Oxide), SnO2, InZnO 등의 투명 도전막 또는 이러한 적층, 또는 이들 혼합층으로 이루어지는 투명 도전층을 절연성기판(1) 위에 스퍼터, 증착, 도포, CVD, 인쇄법, 졸겔법 등의 방법으로 형성한다. 계속하여 그 투명 도전층상에 Cr, Al, Mo, W, Ti, Cu, Ag, Au, Ta 등의 금속이나 이들을 주성분으로 하는 합금 또는 이들 적층으로 이루어지고 상기 투명 도전층보다 저항이 낮은 물질을 스퍼터, 증착, CVD, 인쇄법, 졸겔법 등의 방법으로 형성한다. 이것에 의해 투명 도전층의 위에 적어도 한 층의 저 저항의 금속층이 적층된 배선 구조를 할 수 있다.
이어서, 레지스트 등을 이용하여 사진 제판을 행하고 계속해서 행하는 에칭법 등에 의하여 투명 도전층(18a) 및 저 저항의 금속층(18b)으로 이루어지는 게이트 전극/배선(18)을 형성한다. 이 때 동시에, 게이트 전극/배선(18)과 동일한 재료 및 구성에서, 투명 도전층(13a)과 저 저항의 금속층(13b)으로 되는 층 구조의 화소 전극(13)도 형성된다(도8(a), 도11(a)).
ITO 등의 투명 도전층은 일반적으로는 다결정이다. 이 경우, 게이트전극/배선 등의 형성시에 있어서, ITO를 에칭하기 위한 부식액으로서, 예를 들면 염화 제2철 또는 염산과 질산을 주성분으로 하는 것을 사용한다. 그러나, ITO를 비정질로 형성하고 또 ITO상에 성막하는 금속층을 ITO가 결정화하는 온도 이하에서 성막하면 ITO는 비정질상태 그대로이고, 예를 들면 수산 등의 비교적 약산으로 에칭할 수 있고, 금속층으로서 Al 등을 사용한 경우, ITO의 에칭 때에 Al 등의 금속이 에칭되는 것이 적어진다. 따라서 적어도 금속층의 에칭이 완료될 때까지는 ITO를 비정질의 상태로 해 두는 것이 바람직하고, Al등의 금속층의 성막은 ITO가 결정화하는 온도 인 약 160℃보다도 낮은 온도로 행해지는 것이 바람직하다. 또, 금속층에의 데미지(damage)를 적게 하기 위해 ITO의 에칭을 HCl, HBr, HI 등의 가스를 이용하여 행해도 좋다. 계속하여, 플라즈마 CVD 등의 각종 CVD법이나 스퍼터법, 증착, 도포법 등으로 Si3N4, SiOxNy, SiO2, Ta2O5, Al2 O5등, 또는 이들 물질로부터 화학량론 조성에서 약간 벗어나는 것 또는 이들 적층물로부터 게이트 절연막(15)을 막두께 400nm 정도로 형성한다.
또한, 플라즈마 CVD 법이나 스퍼터(sputter)법으로, 도펀트(dopant)가 되는 불순물을 의도적으로는 도핑하고 있지 않거나 또는 의도적으로 도핑하고 있어도 그 불순물의 농도가 50ppm정도 이하 또는 TFT의 실사용 전압조건하에서의 암시(暗時)의 리크(leak) 전류가 50pA를 초과하지 않는 정도 이하로 도펀트의 농도가 억제되어 있고, 채널용 반도체층으로서 이용하는 a-Si : H (수소화 비정질 실리콘)에 의하여 진성 반도체층(16)을 막두께 150nm 정도로 형성한다.
또한, 반도체층(19) (소스 전극(24), 드레인 전극(25))과 접촉하기 위해, 플라즈마 CVD나 스퍼터법으로 인, 안티몬, 붕소 등의 불순물을 막 안에 원자비로 예를 들어 0.05%이상 존재시킨 고농도로 불순물을 도핑하여, 예컨대 n+a-Si : H 막이나 마크로 크리스탈 n+Si 층 등의 불순물 반도체 층(17)을 막두께 30nm 정도로 형성한다.(도8(b), 도11(b)).
계속하여, 레지스트를 먼저 전면에 도포한다. 그 후, 포토 마스크를 이용하여 노광을 행하고, 또 현상을 행하여 레지스트(8)를 형성한다. (도8(c), 도11)
이 때의 포토 마스크의 구성 및 현상 후의 레지스트(8)의 형상은 이하와 같이 한다. 먼저, 도5, 도8(c) 및 도11(c)로 나타낸 바와 같이 화소 전극(13)으로 되는 부분의 적어도 일부에 관해서는 포토 마스크를 투과부(C)로서 레지스트를 형성하지 않는다(제거해 버린다). 진성 반도체층(16)을 남겨두는 부분에 관해서는 포토 마스크를 차광부(A)로서 레지스트를 막두께(a1)(a2) 그대로 남겨 둔다.
또, 예를 들면 진성 반도체층(16) 및 불순물 반도체층(17)만을 에칭하여 게이트 절연막(15)을 남겨 두고 싶은 영역은 포토 마스크의 반투과부(B1)(B2)로 하고 막두께(b)의 레지스트를 남겨 둔다. 이 때, 하층으로서 게이트 배선(18)이 존재하는 부분은 투과 광량이 적은 반투과부(B1)로 하고, 게이트 배선(18)이 존재하지 않는 부분에 관해서는 투과 광량이 좀 많은 반투과부(B2)로 함으로써, 게이트 배선(18)의 유무에 관계없이 동일한 막두께(b)의 레지스트를 얻을 수 있다. 따라서 반투과부(B2)의 노광 광량(광조사량)이 반투과부(B1)의 노광 광량(광조사량) 보다도 게이트 전극/배선(18)의 막두께분 만큼 많아지도록 반투과부(B1)(B2)의 스트라이프 패턴 형상의 라인/스페이스의 치수는 설정되어 있다. 이 결과로서, 도8(c), 도11(c)에 나타난 바와 같이 레지스트(8)의 두께를 차광부(A)＞반투과부(B1)=반투과부(B2)＞투과부(C) (실질적으로 막두께 0(영))으로 설정 할 수 있다.
또한, 게이트 배선상에 나란히 한 소스 배선간은 반투과부(B1)(B2)로서 막두께(b)의 하프톤 레지스트를 형성하고, 이 부분의 진성 반도체층(16) 및 불순물 반도체층(17)을 제거하여 서로 이웃한 소스 배선간이 전기적으로 절연된 상태로 하는 것이 바람직하다.
계속하여 불순물 반도체층(17), 진성 반도체층(16)이라고 한 반도체막과 Si3N4 등의 게이트 절연막(15)을 에칭한다(도8(d), 도11(d)). 이 에칭은 예를 들면 HCl을 주성분으로 하는 가스나 CF4를 주성분으로 하는 가스, CF4와 O2의 혼합 가스, SF6를 주성분으로 하는 가스 등으로 행한다. 이 결과, 적어도 화소 전극(13)상에 또 빛을 투과시키려고 하는 부분의 불순물 반도체층(17), 진성 반도체층(16), 게이트 절연막(15)은 제거된다. 상기 불순물 반도체층(17), 진성 반도체층(16) 및 게이트 절연막(15)의 에칭은 CF4 나 CH4+O2 등의 단일 가스를 사용해서 동시에 행하여도 좋지만, 예를 들면 진성 반도체 층(16)의 에칭시에는 게이트 절연막(15)의 에칭이 억제될 것 같은 가스를 이용하는 등, 적어도 진성 반도체층(16)과 게이트 절연막(15)을 다른 에칭 가스로 건식 에칭하여도 좋다. 이 경우, 진성 반도체층(16)의 에칭에는 SF6, HCl, F123 또는 이들 혼합 가스 또는 이들과 불활성 가스 또는 O2와의 혼합 가스를, 게이트 절연막(15)의 에칭에는 CF4, SF6 또는 이들 혼합 가스 또는 이들과 O2 나 불활성 가스와의 혼합 가스를 이용해도 좋다.
이어서, 산소 플라즈마 등의 플라즈마를 이용하여 애싱을 행하여 레지스트를 삭제하고, 반투과부(B1)(B2)의 레지스트를 제거한다(도9(a), 도12(a)). 이 때, 차광부(A)의 레지스트도 동시에 애싱되어 막두께가 초기의 막두께보다 얇아진다. 따라서 애싱 후의 차광부(A)의 레지스트가 후의 에칭 때에 에칭하지 않는 부분을 충분히 보호할 수 있는 두께를 유지하도록 초기의 레지스트의 막두께, 형상, 애싱 조 건 등을 제어할 필요가 있다.
이 반투과부(B1)(B2)의 레지스트를 제거하는 공정은 독립으로 행하지 않고 불순물 반도체층(17), 진성 반도체층(16) 및 게이트 절연막(15)의 에칭을 행할 때에 레지스트도 어느 정도 깎이어 져 나가는 현상을 이용하여, 불순물 반도체층(17), 진성 반도체층(16) 및 게이트 절연막(15)의 에칭과 동시에, 반투과부(B1)(B2)의 레지스트 제거를 행해도 좋다.
계속하여, 적어도 불순물 반도체층(17) 및 진성 반도체층(16)을 건식 에칭법등으로 에칭하고 반투과부(B1)(B2)로부터 제거한다(도9(b), 도12(b)).
그 후, 화소 전극(13) 상의 불순물 반도체층(17), 진성 반도체층(16) 및 게이트 절연막(15)을 에칭으로 제거한 부분에 관하여 금속층(13b)을 습식 에칭이나 건식 에칭으로 제거한다(도9(b), 도12(c)).
이어서, 차광부(A)에 남아 있는 레지스트(8)를 제거한다(도9(c)).
그 후, 예를 들면 Cr, Al, Ti, Ta, Au, Ag, W, Mo, Mo-W, Cu, 또는 이들을 주성분으로 하는 합금 또는 이러한 다층 적층물 등으로 되는 도전체층(19)을 성막한다(도9(d)).
이어서, 레지스트(8)를 도포하여 사진 제판을 행하고(도10(a)), 반도체 층(19)을 습식, 건식 등으로 에칭하여 드레인 전극(25), 소스 전극(24) 및 소스 배선(20)의 형성을 행한다(도10(b)).
이와 동시에, 지지 용량(Cs)을 형성하기 위한 지지 용량 전극(21)을 도전체층(19)으로부터 형성한다. 지지 용량 전극(21)은 적어도 게이트 절연막(15)을 사이 에 두고 예를 들면 차단 또는 전단의 게이트 배선(18)과 대향시킨다. 또 지지 용량 전극(21)과 게이트 배선(18) 사이에는 게이트 절연층(15)에 더하여 불순물 반도체층(17), 진성 반도체층(16)을 남겨도 좋다.
계속하여, 소스 전극(24)과 드레인 전극(25) 사이의 불순물 반도체층(17)을 건식 에칭 등으로 제거하고, 마지막으로 레지스트(8)를 박리한다(도10(c)).
그 후, Si3N4, SiO2 등 또는 이러한 혼합물 및 적층물로부터 절연성의 보호막(22)을 성막한다(도10(d), 도12(d)). 계속하여, 신호의 입출력을 위해 외부의 TCP 등에 접속하는 게이트 단자부, 소스 단자부에 콘택트 홀을 형성하기 위해, 레지스트를 도포하여 사진 제판을 행하여 레지스트의 패턴을 형성하고, CF4계 등의 가스를 이용한 건식 에칭이나 습식 에칭법으로 보호막(22)에 콘택트 홀을 연다. 에칭 완료 후, 레지스트를 제거한다.
이상의 공정에 의하여 4회의 사진 제판으로 TFT어레이 기판이 제작된다.
또한, 보호막(22)은 형성하지 않아도 좋다.
이어서, TFT어레이 기판상에 배향막을 형성하고, 적어도 표면에 배향막과 커먼(common) 전극을 형성한 대향 기판과 마주 보게 하고 또 양 기판간에 액정을 주입하여 액티브 매트릭스형 액정 디스플레이를 형성한다.
이상의 공정에 의하여 도7∼12에 나타난 구조를 갖는 TFT어레이 기판 및 그것을 이용한 액정 디스플레이가 형성된다.
실시의 형태 2
실시의 형태 1에서 도5에 나타낸 스트라이프 형상의 반투과부를 갖는 포토 마스크 대신에 도13에 나타낸 것과 같은 도트 형상의 반투과부를 갖는 포토 마스크를 사용하는 것도 가능하고, 실시의 형태 1과 마찬가지로, 게이트 전극/배선의 유무에 관계없이 하프톤 레지스트의 막두께를 일정하게 할 수 있다.
도13은 본 실시의 형태에 사용하는 포토 마스크에 관하여 게이트 배선과 소스 배선의 교차부 부근을 확대하여 나타낸 평면도이다. 포토 마스크의 반투과부(B1)(B2)는 투명한 기판상에 Cr 등의 차광성의 막을 직사각형의 도트 형상으로 배치하고, 반투과부(B1)와 반투과부(B2)에는 각 도트의 변의 길이(이하, 「패턴 변」이라고 칭한다) 및 도트 사이의 간격(이하, 「스페이스」라고 칭한다)이 다르게 되어 있다.
이미 기술한 바와 같이, 게이트 전극/배선이 있는 부분에서는 노광광의 투과 광량을 적게 하고, 게이트 전극/배선이 없는 부분에는 노광광의 투과량을 좀 많게 한다. 본 실시의 형태에서는 게이트 전극/배선이 있는 부분에 대응하는 반투과부(B1)에는, 포토 마스크를 투과하는 노광 광량(광조사량)이 0.25(빛이 전부 투과한 경우를 1로 한다)가 되도록 패턴 변/스페이스를 1.50㎛/1.50㎛로 하여, 게이트 전극/배선이 없는 부분에 대응하는 반투과부(B2)에는 포토 마스크를 투과하는 노광 광량(광조사량)이 0.30(빛이 전부 투과한 경우를 1로 한다)이 되도록 패턴 변/스페이스를 2.0㎛/1.0㎛로 하는 것에 의해 노광광의 투과량을 조절하여 게이트 전극/배선의 유무에 관계없이 레지스트의 잔류 막두께를 일정하게 하였다.
도13에 나타낸 포토 마스크를 이용하여 사진 제판 공정을 행하고, 실시의 형 태 1과 동일한 프로세스로 TFT어레이 기판을 형성한다.
또한 반투과부(B1)(B2)의 도트 패턴(패턴 변/스페이스)은 레지스트 도포 직후(노광, 현상 전)의 레지스트의 막두께, 게이트 전극/배선의 막두께 및 하프톤부 내에서 처음으로 에칭이 행해지는 피에칭막 등의 요인으로부터 결정된다. 따라서 본 실시의 형태에 나타낸 도트 패턴(패턴 변/스페이스)은 어디까지나 예시이고, 상기 각 요인에 따라 반투과부(B1)(B2)의 도트 패턴(패턴 변/스페이스)을 적절히 결정하면 좋다.
실시의 형태 3
본 발명의 다른 실시의 형태를 도14, 도15 및 도16을 이용하여 설명한다.
상기한 실시의 형태 1 및 2에 있어서는 하프톤 마스크는 투과하는 노광 광량이 다른 2종류의 반투과부를 구비하고 있다. 본 실시의 형태에서는 제1의 피에칭막(6) 및 제2의 피에칭막(7)의 패턴닝을 행하기 위해 이용하는 하프톤 마스크는 반투과부의 패턴이 1종류이다. 즉, 반투과부를 투과하는 노광 광량도 1종류이다.
도14(a)에 나타난 바와 같이, 투광성 기판(1) 상에 바탕막(5a)이 형성되고 그 위에 제1의 피에칭막(6) 및 제2의 피에칭막(7)이 형성되어 있다. 바탕막(5a)은 차광성이다.
제1의 피에칭막(6) 및 제2의 피에칭막(7)의 패턴닝을 행하기 위해 먼저 레지스트(8)를 전면에 도포한다.
그 후, 투광성 기판(1)의 아래쪽(바탕막(5a), 제1의 피에칭막(6), 제2의 피 에칭막(7), 레지스트(8) 등이 형성되어 있지 않는 측)으로부터, 빛(L)에 의한 노광을 행한다. 차광성의 바탕막(5a)이 마스크로 되어 바탕막(5a)이 존재하지 않는 부분의 레지스트(8)는 노광된다.
이 때의 노광량(광조사량)은 바탕막이 존재하지 않는 부분의 레지스트가 바탕막의 막두께분만 노광되도록 조정한다. 현상을 행하면, 바탕막(5a)의 유무에 관계없이 전면에 걸쳐 균일한 두께의 레지스트(8)를 얻을 수 있다(도14(b).
그 후, 차광부(A), 반투과부(B), 투과부(C)를 갖는 포토 마스크(14b)를 이용하여 하프톤 노광 및 현상을 행하면 바탕막(5a)의 유무에 관계없이 일정한 두께(b)의 하프톤 레지스트를 얻을 수 있다(도15(a)).
본 실시의 형태에 의하면, 바탕막(5a)의 유무에 관계없이 레지스트의 막두께를 일정하게 할 수 있기 때문에 노광, 현상 후의 레지스트(8)는 포토 마스크의 차광부(A)에 대응하는 막두께가 (a)인 부분, 포토 마스크의 반투과부(B)에 대응하는 막두께가 (b)인 부분, 포토 마스크의 투과부(C)에 대응한 막두께가 0(영)인 부분의 3종류의 막두께로 이루어지는 패턴으로 된다.
이 레지스트(8)를 사용하여 레지스트(8)가 형성되어 있지 않는 투과부(C)의 제1의 피에칭막(6) 및 제2의 피에칭막(7)을 에칭한다(도15(b)).
그 후, 하프톤 레지스트(10)를 애싱에 의하여 제거하고(도16(a)), 남은 두꺼운 레지스트(8)로 제2의 에칭막(7)의 에칭을 행하고(도16(b)), 마지막으로 레지스트(8)를 제거한다(도16(c)). 1회의 사진 제판 공정으로 제1의 피에칭막(6) 및 제2의 피에칭막(7)의 2층을 각각 다른 패턴으로 패턴닝할 수 있다.
또한, 이상의 설명에 있어서는 레지스트를 기판의 아래쪽에서 노광하고 현상을 행한 다음에 포토 마스크를 사용한 노광과 현상을 행하고 있지만, 레지스트를 기판의 아래쪽에서 노광한 후 현상은 행하지 않고 포토 마스크를 사용한 노광 다음에 일괄하여 현상을 행하도록 하여도 좋다.
이상 기술한 바와 같이, 본 실시의 형태에 의하면 포토 마스크의 하프톤 레지스트부가 1종류의 패턴이더라도, 하프톤 노광을 행하기 전에 이면 노광을 행하는 것에 의하여 바탕막의 유무에 관계되지 않고 하프톤 레지스트를 일정한 막두께로 할 수 있고 정밀도 좋게 패턴닝을 행할 수 있다.
실시의 형태 4
본 발명의 다른 실시의 형태를 도17, 도18 및 도19를 이용하여 설명한다.
본 실시의 형태도 실시의 형태 3과 마찬가지로 제1의 피에칭막(6) 및 제2의 피에칭막(7)의 패턴닝을 행하기 위해 이용하는 하프톤 마스크는 반투과부의 패턴이 1종류이다. 즉, 반투과부를 투과하는 노광 광량도 1종류이다.
도17(a)에 나타나 있듯이, 기판(1) 상에 바탕막(5)이 형성되고 그 위에 제1의 피에칭막(6a) 및 제2의 피에칭막(7)이 형성되어 있다. 바탕막(5)의 유무에 의한 요철(凹凸)은 제1의 피에칭막(6a)에 의하여 평탄화되어 제1의 피에칭막(6a)의 윗면은 평탄하다. 따라서 제2의 피에칭막(7) 및 제2의 피에칭막(7) 상에 도포된 레지스트(8)의 막두께는 전 영역에 걸쳐 거의 균일하게 된다.
이와 같은 평탄화를 실현하는 1개의 방법으로서 예를 들면 제1의 피에칭막(6a)에 막두께 3㎛의 유기 수지막을 이용한다. 유기 수지막은 감광성, 비 감광성의 어느 쪽도 좋다.
제1의 피에칭막(6a)을 평탄화막으로서 이용하여 도포 직후(노광, 현상전)의 레지스트(8)의 막두께를 일정하게 한 것에 의하여 포토 마스크(14c)를 사용하여 하프톤 노광, 현상을 행한 후의 하프톤 부의 레지스트의 두께를 바탕막(5)의 유무에 관계없이 막두께(b)로 일정하게 할 수 있다(도17(b).
또한, 본 실시의 형태에서는 일례로서 평탄화막의 막두께를 3㎛로 하였으나 평탄화막의 막두께는 바탕막의 막두께, 평탄화막의 재질 등을 고려한 다음 적절히 결정하면 좋다.
본 실시의 형태에 의하면, 바탕막(5a)의 유무에 관계없이 레지스트의 막두께를 일정하게 할 수 있기 때문에 노광, 현상 후의 레지스트(8)는 포토 마스크의 차광부(A)에 대응하는 막두께가 (a)인 부분, 포토 마스크의 반투과부(B)에 대응하는 막두께가 (b)인 부분, 포토 마스크의 투과부(C)에 대응한 막두께가 0(영)인 부분의 3종류의 막두께로 구성되는 패턴으로 된다.
이 레지스트(8)를 사용하여 레지스트(8)가 형성되어 있지 않는 투과부(C)의 제1의 피에칭막(6a) 및 제2의 피에칭막(7)을 에칭한다(도18(a)).
그 후, 하프톤 레지스트(10)를 애싱에 의하여 제거하고(도18(b)), 남은 레지스트(8)로 제2의 에칭막(7)의 에칭을 행하고(도19(a)), 마지막으로 레지스트(8)를 제거한다(도19(b)). 1회의 사진 제판 공정으로 제1의 피에칭막(6a) 및 제2의 피에칭막(7)의 2층을 각각 다른 패턴으로 패턴닝할 수 있다.
이상과 같이, 본 실시의 형태에 의하면 제1의 피에칭막(6a)을 평탄화막으로 서 이용하고 도포 직후(노광, 현상 전)의 레지스트(8)의 막두께를 일정하게 함으로써, 실시의 형태 1 또는 2로 나타낸 것 같은 여러 종류의 반투과부를 갖는 포토 마스크를 사용하지 않고, 노광, 현상 후의 하프톤 레지스트의 막두께를 바탕막의 유무에 관계없이 일정하게 할 수 있고 피에칭막의 패턴닝을 정밀도 좋게 행할 수 있다.
본 발명에 의하면, 바탕막에 의하여 생기는 단차를 넘는 하프톤 부에 있어 하프톤 레지스트의 막두께를 거의 균일하게 형성할 수 있는 박막의 패턴닝 방법을 얻을 수 있다.
또 본발명의 실시의 형태 3 또는 4에 관한 발명에 의하면 하프톤부에 있어서 레지스트로의 광조사량이 단일한 종래의 포토마스크에 있어서도 하프톤 레지스트의 막두께를 거의 균일하게 형성할 수 있는 박막의 패턴닝 방법을 얻을 수 있다.
또한 본 발명에 의하면 하프톤 노광을 이용하여 사진 제판 공정을 1회 줄이고, 또 TFT어레이 기판의 패턴을 정밀도 좋게 형성 할 수 있기 때문에 저비용의 TFT어레이 기판을 실현할 수 있고, 비용 절감, 생산량 증가를 실현할 수 있다.

Claims (6)

  1. 기판상에 바탕막의 패턴을 형성하는 공정;
    피에칭막을 2층 이상 성막하는 공정;
    상기 피에칭막 상에 레지스트를 도포하는 공정;
    투과부(C), 차광부(A) 및 바탕막이 있는 영역에서 제1부분적 투광량을 갖는 제1반투과부(B1)와 바탕막이 없는 영역에서 제1부분적 투광량보다 많은 제2부분적 투광량을 갖는 제2반투과부(B2)를 갖는 포토 마스크를 사용하여 상기 레지스트를 노광하는 공정;
    상기 노광 후의 레지스트를 현상하고 레지스트의 막두께가 0(영)인 영역, 레지스트의 막두께가 큰 영역과 레지스트의 막두께가 양자의 중간에 있는 영역의 적어도 3종류의 영역을 얻는 공정과;
    상기 레지스트를 애싱하면서 상기 피에칭막을 에칭하는 공정을 갖추고;
    상기 레지스트의 막두께가 양자의 중간에 있는 영역에 있어서 바탕막이 존재하는 영역의 상기 노광시의 투과 광량이 바탕막이 존재하지 않는 영역의 상기 노광시의 투과 광량보다도 적은 것을 특징으로 하는 박막의 패턴닝 방법.
  2. 삭제
  3. 삭제
  4. 기판상에 투명 도전층, 상기 투명 도전층 위에 형성된 금속층, 게이트 절연막 및 반도체층을 구비하며, 상기 투명 도전층 및 금속층을 에칭함으로써 이들 층으로 형성된 게이트 전극/배선과 상기 투명도전층으로부터 형성된 화소 전극을 가지며, 상기 화소 전극 상에 빛을 투과하는 부분은 게이트 절연막, 반도체층 및 금속층이 부분적으로 제거되어 있는 TFT 어레이 기판에 있어서,
    상기 반도체층이 상기 게이트 절연막에 의하여 평탄화되어 있는 것을 특징으로 하는 TFT어레이 기판.
  5. 기판상에 투명 도전층을 성막하는 공정;
    상기 투명 도전층상에 제1의 금속층을 성막하는 공정;
    상기 투명 도전층 및 금속층을 에칭하여 게이트 전극/배선 및 화소전극을 형성하는 공정;
    게이트 절연막 및 반도체층을 성막하는 공정;
    상기 게이트 절연막 및 반도체층의 에칭을 행하고 상기 화소 전극을 노출시키는 공정;
    상기 노출한 화소 전극의 제1의 금속층을 제거하는 공정;
    제2의 금속층을 성막하고 에칭을 행하여 소스 전극 및 드레인 전극을 형성하는 공정을 갖추며;
    상기 게이트 절연막은 상기 게이트 전극/배선에 의한 단차를 없애는 막두께로 성막되어 있는 것을 특징으로 하는 TFT어레이 기판의 제조방법.
  6. 기판상에 투명 도전층을 성막하는 공정;
    상기 투명 도전층상에 제1의 금속층을 성막하는 공정;
    상기 투명 도전층 및 금속층을 에칭하여 게이트 전극/배선 및 화소전극을 형성하는 공정;
    게이트 절연막 및 반도체층을 성막하는 공정;
    상기 게이트 절연막 및 반도체층상에 레지스트를 도포하는 공정;
    상기 레지스트의 노광과 현상을 행하여 반도체층을 남겨 두기 위해 레지스트를 두껍게 한 영역(A)과 화소 전극상의 빛을 투과하는 부분의 반도체층, 게이트 절연막 및 제1의 금속층을 제거하기 위해 레지스트를 제거한 영역(C)과 반도체층을 제거하기 위해 레지스트의 막두께를 영역(A)에 형성한 레지스트의 막두께보다 얇게 한 영역(B)을 형성하는 공정;
    상기 영역(A)(B)(C)을 형성한 레지스트를 이용하여 상기 반도체층 및 게이트 절연막의 에칭을 행하여 화소 전극을 노출시키는 공정;
    상기 노출한 화소 전극의 상층인 상기 제1의 금속층을 제거하는 공정;
    영역(A)의 레지스트를 남겨 두면서 영역(B)로부터 레지스트를 제거하는 공정;
    영역(A) 이외의 부분의 반도체층을 제거하는 공정;
    영역(A)의 레지스트를 박리하는 공정과;
    제2의 금속층을 성막하고 에칭을 행하여서 소스 전극 및 드레인 전극을 형성하는 공정을 갖추고;
    상기 게이트 절연막은 상기 게이트 전극/배선에 의한 단차를 없애는 막두께로 성막되어 있는 것을 특징으로 하는 TFT어레이 기판의 제조방법.
KR1020027008762A 2000-11-06 2001-07-05 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법 KR100759627B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000338106A JP2002141512A (ja) 2000-11-06 2000-11-06 薄膜のパターニング方法およびそれを用いたｔｆｔアレイ基板およびその製造方法
JPJP-P-2000-00338106 2000-11-06

Publications (2)

Publication Number Publication Date
KR20020077378A KR20020077378A (ko) 2002-10-11
KR100759627B1 true KR100759627B1 (ko) 2007-09-17

Family

ID=18813370

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027008762A KR100759627B1 (ko) 2000-11-06 2001-07-05 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법

Country Status (4)

Country Link
US (1) US7157319B2 (ko)
JP (1) JP2002141512A (ko)
KR (1) KR100759627B1 (ko)
WO (1) WO2002037574A1 (ko)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100905471B1 (ko) * 2002-11-27 2009-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7316784B2 (en) * 2003-02-10 2008-01-08 Lg.Philips Lcd Co., Ltd. Method of patterning transparent conductive film, thin film transistor substrate using the same and fabricating method thereof
KR100935671B1 (ko) 2003-03-13 2010-01-07 삼성전자주식회사 박막 트랜지스터 표시판 및 그의 제조 방법
CN1303468C (zh) * 2003-06-30 2007-03-07 友达光电股份有限公司 光间隔壁的制造方法
US7190000B2 (en) * 2003-08-11 2007-03-13 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof
JP4593094B2 (ja) 2003-08-21 2010-12-08 日本電気株式会社 液晶表示装置及びその製造方法
US6841475B1 (en) * 2003-11-21 2005-01-11 Au Optronics Corporation Method for fabricating thin film transistors
JP2005215434A (ja) * 2004-01-30 2005-08-11 Fujitsu Display Technologies Corp 表示装置用基板の製造方法及びそれを用いた表示装置の製造方法
US7098091B2 (en) * 2004-02-20 2006-08-29 Au Optronics Corporation Method for fabricating thin film transistors
TWI382452B (zh) * 2004-03-19 2013-01-11 Samsung Display Co Ltd 薄膜電晶體陣列面板及其製造方法
JP4646539B2 (ja) * 2004-03-29 2011-03-09 エーユー オプトロニクス コーポレイション 液晶表示装置とその製造方法
KR100616708B1 (ko) * 2004-04-12 2006-08-28 엘지.필립스 엘시디 주식회사 액정표시장치 어레이 기판 및 그 제조방법
KR101086477B1 (ko) 2004-05-27 2011-11-25 엘지디스플레이 주식회사 표시 소자용 박막 트랜지스터 기판 제조 방법
KR101043675B1 (ko) 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101112538B1 (ko) * 2004-07-27 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US7753751B2 (en) 2004-09-29 2010-07-13 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating the display device
KR101054344B1 (ko) 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
TWI368327B (en) * 2005-01-17 2012-07-11 Samsung Electronics Co Ltd Optical mask and manufacturing method of thin film transistor array panel using the optical mask
KR101097915B1 (ko) * 2005-02-07 2011-12-23 삼성전자주식회사 레이저 장치 및 이를 이용한 박막트랜지스터의 제조방법
CN100399134C (zh) * 2005-04-22 2008-07-02 友达光电股份有限公司 阵列基板与薄膜晶体管阵列面板的制造方法
TWI460851B (zh) 2005-10-17 2014-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
KR101190045B1 (ko) 2005-12-21 2012-10-12 엘지디스플레이 주식회사 포토 마스크 및 이를 이용한 액정표시장치용 어레이 기판의제조 방법
JP2007310334A (ja) * 2006-05-19 2007-11-29 Mikuni Denshi Kk ハーフトーン露光法を用いた液晶表示装置の製造法
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US9645457B2 (en) 2006-11-22 2017-05-09 Mitsubishi Electric Corporation Array substrate, display device, and method for manufacturing the array substrate
JP5458486B2 (ja) * 2006-11-22 2014-04-02 三菱電機株式会社 アレイ基板、表示装置、及びその製造方法
CN101438386B (zh) * 2007-05-11 2012-03-07 Lg伊诺特有限公司 有多个半透过部分的半色调掩模及其制造方法
TWI426343B (zh) * 2007-05-17 2014-02-11 Lg Innotek Co Ltd 一種具有多個半透射部分之半色調網點光罩及其製造方法
CN101315517A (zh) * 2007-05-30 2008-12-03 北京京东方光电科技有限公司 像素沟道区的掩模版及用该掩模版形成的薄膜晶体管
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4956461B2 (ja) * 2008-02-20 2012-06-20 株式会社 日立ディスプレイズ 液晶表示装置及びその製造方法
US7749820B2 (en) 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
JP5217558B2 (ja) 2008-03-27 2013-06-19 三菱電機株式会社 薄膜トランジスタ基板
TW201030451A (en) * 2008-09-30 2010-08-16 Hoya Corp Multi-tone photomask and method of manufacturing the same
WO2010071159A1 (ja) * 2008-12-19 2010-06-24 シャープ株式会社 絶縁ゲート型トランジスタ、アクティブマトリクス基板、液晶表示装置及びそれらの製造方法
US9366922B2 (en) * 2012-02-07 2016-06-14 Shenzhen China Star Optoelectronics Technology Co., Ltd. Thin film transistor array and method for manufacturing the same
JP2014115675A (ja) * 2014-02-17 2014-06-26 Hoya Corp 表示装置製造用多階調フォトマスク、表示装置製造用多階調フォトマスクの製造方法、及び表示装置の製造方法
KR102293123B1 (ko) 2015-04-08 2021-08-24 삼성디스플레이 주식회사 박막 트랜지스터, 유기 발광 표시 장치, 유기 발광 표시 장치의 제조 방법
US10591786B2 (en) * 2017-06-22 2020-03-17 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Mask structure and manufacturing method for array substrate
CN107910300B (zh) * 2017-11-20 2020-04-21 合肥京东方光电科技有限公司 一种阵列基板的制作方法、阵列基板及显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056867A (ko) * 1999-02-27 2000-09-15 윤종용 액정표시장치용박막트랜지스터기판및그제조방법

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4231811A (en) * 1979-09-13 1980-11-04 Intel Corporation Variable thickness self-aligned photoresist process
JPS62291067A (ja) * 1986-06-10 1987-12-17 Nec Corp 薄膜トランジスタの製造方法
JP2892765B2 (ja) * 1990-04-27 1999-05-17 株式会社日立製作所 パターン構造を有する素子の製造方法
EP0456479B1 (en) * 1990-05-09 2001-01-31 Canon Kabushiki Kaisha Pattern forming process and process for preparing semiconductor device utilizing said pattern forming process
US6132908A (en) * 1990-10-26 2000-10-17 Nikon Corporation Photo mask and exposure method using the same
US5595844A (en) * 1990-11-29 1997-01-21 Kabushiki Kaisha Toshiba Method of exposing light in a method of fabricating a reticle
US5703675A (en) * 1992-01-17 1997-12-30 Nikon Corporation Projection-exposing apparatus with deflecting grating member
US5476738A (en) * 1994-05-12 1995-12-19 International Business Machines Corporation Photolithographic dose determination by diffraction of latent image grating
US5622633A (en) * 1994-08-18 1997-04-22 Nippondenso Co., Ltd. Semiconductor sensor with suspended microstructure and method for fabricating same
JP3177404B2 (ja) * 1995-05-31 2001-06-18 シャープ株式会社 フォトマスクの製造方法
JP3197484B2 (ja) * 1995-05-31 2001-08-13 シャープ株式会社 フォトマスク及びその製造方法
US5635315A (en) * 1995-06-21 1997-06-03 Hoya Corporation Phase shift mask and phase shift mask blank
US5786113A (en) * 1995-06-29 1998-07-28 Nec Corporation Photo-mask used in aligner for exactly transferring main pattern assisted by semi-transparent auxiliary pattern and process of fabrication thereof
EP0788027B1 (en) * 1995-07-19 2001-10-10 Hoya Corporation Phase shift mask blank and production method therefor
KR100190023B1 (ko) * 1996-02-29 1999-06-01 윤종용 박막트랜지스터-액정표시장치 및 그 제조방법
US5914202A (en) * 1996-06-10 1999-06-22 Sharp Microeletronics Technology, Inc. Method for forming a multi-level reticle
US5780208A (en) * 1996-10-17 1998-07-14 Vlsi Technology, Inc. Method and mask design to minimize reflective notching effects
US5935735A (en) * 1996-10-24 1999-08-10 Toppan Printing Co., Ltd. Halftone phase shift mask, blank for the same, and methods of manufacturing these
JP3410617B2 (ja) * 1996-11-29 2003-05-26 シャープ株式会社 薄膜のパターニング方法
JP3830623B2 (ja) * 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JPH11121754A (ja) * 1997-10-14 1999-04-30 Sanyo Electric Co Ltd 薄膜トランジスタの製造装置及び製造方法
KR100288150B1 (ko) * 1997-11-27 2001-05-02 구본준 액정표시장치의 제조방법
JP3190878B2 (ja) 1998-04-27 2001-07-23 鹿児島日本電気株式会社 薄膜トランジスタの製造方法
KR100453176B1 (ko) * 1998-06-13 2005-04-08 엘지.필립스 엘시디 주식회사 액정표시장치의제조방법
US6426131B1 (en) * 1998-08-24 2002-07-30 Lsi Logic Corporation Off-axis pupil aperture and method for making the same
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
KR100333274B1 (ko) * 1998-11-24 2002-04-24 구본준, 론 위라하디락사 액정표시장치 및 그 제조방법
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
KR100500684B1 (ko) * 1999-12-29 2005-07-12 비오이 하이디스 테크놀로지 주식회사 ４-마스크 공정을 이용한 액정 디스플레이의 제조 방법
US6567155B1 (en) * 2000-03-16 2003-05-20 Intel Corporation Method for improved resolution of patterning using binary masks with pupil filters
US6335130B1 (en) * 2000-05-01 2002-01-01 Asml Masktools Netherlands B.V. System and method of providing optical proximity correction for features using phase-shifted halftone transparent/semi-transparent features
KR100494683B1 (ko) * 2000-05-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 4-마스크를 이용한 박막 트랜지스터 액정표시장치의제조시에 사용하는 할프톤 노광 공정용 포토 마스크
JP3507771B2 (ja) * 2000-07-03 2004-03-15 鹿児島日本電気株式会社 パターン形成方法及び薄膜トランジスタの製造方法
TW573190B (en) * 2000-08-14 2004-01-21 Samsung Electronics Co Ltd Liquid crystal display and fabricating method thereof
US6551750B2 (en) * 2001-03-16 2003-04-22 Numerical Technologies, Inc. Self-aligned fabrication technique for tri-tone attenuated phase-shifting masks
KR100464204B1 (ko) * 2001-06-08 2005-01-03 엘지.필립스 엘시디 주식회사 그레이톤 마스크 및 이를 이용한 액정디스플레이 제조방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000056867A (ko) * 1999-02-27 2000-09-15 윤종용 액정표시장치용박막트랜지스터기판및그제조방법

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10-2000-56867

Also Published As

Publication number Publication date
US20040089900A1 (en) 2004-05-13
JP2002141512A (ja) 2002-05-17
WO2002037574A1 (en) 2002-05-10
US7157319B2 (en) 2007-01-02
KR20020077378A (ko) 2002-10-11

Similar Documents

Publication Publication Date Title
KR100759627B1 (ko) 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR100333274B1 (ko) 액정표시장치 및 그 제조방법
JP4594292B2 (ja) フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法
US7241648B2 (en) Array substrates for use in liquid crystal displays and fabrication methods thereof
JP2008033330A (ja) 多重トーン光マスク、これの製造方法及びこれを用いる薄膜トランジスタ基板の製造方法
KR20060067121A (ko) 마스크 및 이를 이용한 반도체 소자의 제조 방법 및 박막트랜지스터 표시판의 제조 방법
JPH10163174A (ja) 薄膜のパターニング方法
US6876428B2 (en) Method of manufacturing a liquid crystal display panel using a gray tone mask
US20060154397A1 (en) Method for manufacturing a display device and method for forming a pattern
JP2006030319A (ja) グレートーンマスク及びグレートーンマスクの製造方法
US6391499B1 (en) Light exposure mask and method of manufacturing the same
KR100876033B1 (ko) 포토마스크
KR100601168B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100560969B1 (ko) 액정표시장치용광마스크의제조방법
KR100590925B1 (ko) 박막트랜지스터-액정표시장치의 제조방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
KR20080070523A (ko) 그레이 톤 마스크 및 이의 제조 방법
KR20010109681A (ko) 프린지 필드 구동 액정 표시장치의 제조방법
KR100601174B1 (ko) 박막 트랜지스터 기판용 광마스크 제작 방법
KR20080015619A (ko) 마스크 및 이를 이용한 박막 트랜지스터 표시판의 제조방법
KR20020057032A (ko) 박막트랜지스터 액정표시장치의 제조방법
KR101015335B1 (ko) ２마스크를 이용한 액정표시소자 제조방법
US7238556B2 (en) Thin film transistor structure and method of manufacturing the same
KR20080061192A (ko) 하프 톤 마스크와 이의 제조 방법
KR20020064790A (ko) 티에프티어레이 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee