KR20000056867A - 액정표시장치용박막트랜지스터기판및그제조방법 - Google Patents

액정표시장치용박막트랜지스터기판및그제조방법 Download PDF

Info

Publication number
KR20000056867A
KR20000056867A KR1019990006602A KR19990006602A KR20000056867A KR 20000056867 A KR20000056867 A KR 20000056867A KR 1019990006602 A KR1019990006602 A KR 1019990006602A KR 19990006602 A KR19990006602 A KR 19990006602A KR 20000056867 A KR20000056867 A KR 20000056867A
Authority
KR
South Korea
Prior art keywords
gate
line
pixel
electrode
data
Prior art date
Application number
KR1019990006602A
Other languages
English (en)
Other versions
KR100590753B1 (ko
Inventor
박운용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990006602A priority Critical patent/KR100590753B1/ko
Priority to US09/474,070 priority patent/US6287899B1/en
Priority to JP2000000160A priority patent/JP4761600B2/ja
Publication of KR20000056867A publication Critical patent/KR20000056867A/ko
Priority to US09/910,808 priority patent/US6611309B2/en
Priority to US10/314,254 priority patent/US6806937B2/en
Priority to US10/933,521 priority patent/US7978292B2/en
Application granted granted Critical
Publication of KR100590753B1 publication Critical patent/KR100590753B1/ko
Priority to JP2009297604A priority patent/JP2010085998A/ja
Priority to JP2009297573A priority patent/JP5238923B2/ja

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Liquid Crystal (AREA)

Abstract

먼저, 절연 기판 상부에 첫 번째 마스크를 이용한 사진 공정으로 패턴닝을 실시하여 가로 방향의 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선과 가로 방향의 공통 신호선 및 공통 신호선의 분지인 세로의 공통 전극을 포함하는 공통 배선을 형성한다. 다음, 게이트 절연막, 비정질 규소의 반체층, 도핑된 비정질 규소층 및 데이터용 도체층의 4중층을 연속하여 적층한 후 두 번째 마스크를 이용한 한 번의 사진 공정으로 패터닝하여 반도체층과 저항 접촉층과 데이터 배선 및 화소 배선을 형성한다. 이때, 데이터 배선과 화소 배선은 반도체층의 안쪽으로 형성되도록 하여 데이터 패턴과 반도체 패턴이 이중의 단차를 가지도록 형성하는 것이 바람직하다. 이를 위하여 두 번째 마스크는 데이터 배선 및 화소 배선에 대응하는 제1 부분과 반도체 패턴에 대응하는 제2 부분과 나머지 제3 부분(C)의 투과율을 다르게 할 수 있어 감과막의 두께를 부분적으로 다르게 형성할 수 있다. 다음, 마지막으로 기판의 상부에 보호막을 적층하고 게이트 절연막과 함께 패터닝하여 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법{THIN FILM TRANSISTOR SUBSTRATE FOR LIQUID CRYSTAL DISPLAY AND MANUFACTURING METHOD THEREOF}
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
이러한 액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
또한, 시야각을 개선하기 위하여 액정 분자를 구동하기 위한 두 전극이 하나의 기판에 형성되어 기판에 거의 평행한 전기장을 형성하는 평면 구동 방식의 액정 표시 장치가 개발되었다.
이때, 박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는데, 생산 비용을 줄이기 위해서는 마스크를 이용한 사진 공정의 수를 적게 하는 것이 요구된다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 단순화하는 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 박막 트랜지스터부 및 화소부의 단면도이고,
도 3a 및 4a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 3b 및 도 4b는 각각 도 3a 및 도4a에서 Ⅲb-Ⅲb' 및 IVb-IVb' 선을 따라 잘라 도시한 단면도이고,
도 5 및 도 6은 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 단면도로서, 도 4b의 다음 공정을 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 투과되는 빛의 세기를 부분적으로 다르게 조절할 수 있는 마스크를 이용하여 부분적으로 다른 두께를 가지는 감광막 패턴을 형성하여 반도체층을 데이터 배선 및 화소 배선의 밖으로 나오도록 하나의 마스크를 이용한 한 번의 사진 공정으로 형성한다.
본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서는, 우선, 가로 방향의 게이트선, 게이트선과 연결되어 외부로부터의 주사 신호를 인가받는 게이트 패드 및 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선과 게이트선과 평행한 공통 신호선 및 공통 신호선의 분지이며 세로 방향으로 뻗어 있는 공통 전극을 포함하는 공통 배선을 형성한다. 이어, 공통 배선과 게이트 배선을 덮는 게이트 절연막, 반도체층 및 데이터 도체층을 차례로 적층하고 데이터 도체층과 반도체를 하나의 마스크를 이용한 패터닝 공정으로, 게이트 전극을 향하여 연장된 소스 전극을 포함하고 세로 방향으로 뻗어 게이트선과 교차하여 화소를 정의하는 데이터선, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극 및 데이터선과 연결되어 있는 데이터 패드를 포함하는 데이터 배선과 드레인 전극과 연결되어 가로 방향으로 뻗은 화소 신호선 및 화소 신호선의 분지이며 세로로 뻗어 공통 전극과 평행하게 마주하는 화소 전극을 포함하는 화소 배선과 데이터 배선과 공통 배선의 하부에 반도체 패턴을 형성한다. 이때, 반도체 패턴은 화소 배선과 데이터 배선 밖으로 나오도록 형성한다. 이를 위하여 반도체 패턴과 데이터 도체층을 패터닝하는 사진 공정에서는 데이터 배선 및 화소 배선에 대응하는 제1 부분과 제1 부분을 제외한 반도체 패턴에 대응하는 제2 부분과 제1 및 제2 부분을 제외한 나머지 제3 부분의 투과율을 다르게 조절할 수 있는 마스크를 사용하여 감광막 패턴을 형성하고, 감광막 패턴을 식각 마스크로 사용하여 반도체 패턴을 형성하고 데이터 배선 및 화소 배선을 형성한다. 다음, 기판의 상부에 보호막을 형성하고 게이트 패드 및 데이터 패드를 드러내는 접촉 구멍을 형성한다.
이러한 본 발명에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서, 반도체 패턴층과 데이터 배선 사이에 고농도 불순물을 포함하는 저항 접촉층을 추가로 형성할 수 있다.
여기서, 제1 부분의 투과율은 0~3% 정도이고, 제2 부분의 투과율은 20~60% 정도, 바람직하게는 30~40% 정도이고, 제3 부분의 투과율은 90% 이상인 것이 바람직하다. 감광막 패턴은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성할 수 있으며, 투과되는 빛의 세기를 다르게 조절하기 위하여 모자이크 모양의 요철 또는 투명 및 반투명 패턴 및 슬릿 패턴을 형성할 수 있으며, 이러한 모양이 형성되어 있는 코팅막을 형성할 수도 있다. 이때, 패턴 또는 요철의 크기는 노광 단계에서 사용되는 광원의 분해능보다 작아야 한다. 또한, 빛의 투과율을 다르게 조절하기 위하여 투과율이 다른 박막을 사용하거나 박막의 두께를 다르게 할 수도 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시예에서는, 제조 공정을 단순화하기 위해 하나의 마스크를 이용한 패터닝 공정에서 부분적으로 투과하는 빛의 세기를 조절할 수 있는 마스크를 이용하여 감광막 패턴을 부분적으로 다른 두께로 남기어 반도체층과 데이터 배선 및 화소 배선을 선택적으로 식각할 수 있도록 하여 반도체층을 적어도 데이터 배선 및 화소 배선의 밖으로 나오도록 형성한다.
도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. 이러한 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조는 이후에 설명되는 3매 마스크를 이용한 제조 방법에 따라 제조된 것이다.
도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선을 따라 잘라 도시한 박막 트랜지스터부, 화소부, 게이트 패드부 및 데이터 패드부의 단면도이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금과 크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이중막으로 만들어진 게이트 배선 및 공통 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함한다. 또한, 공통 배선은, 게이트 배선과 동일한 물질로 이루어져 있으며, 게이트선(22)와 평행하게 가로 방향으로 형성되어 있는 공통 신호선(29) 및 공통 신호선(29)의 분지로 세로 방향으로 뻗어 공통 신호선(29)을 통하여 공통 신호를 공통 전극(27)을 포함한다.
기판(10) 전면 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26) 및 공통 배선(27, 29)을 덮고 있다.
게이트 절연막(30) 위에는 비정질 규소 따위의 반도체로 이루어져 있으며 적어도 일부가 게이트 전극(24)과 중첩되어 있는 반도체 패턴(40)이 형성되어 있으며, 반도체 패턴(40) 위에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(52, 54, 56, 57, 59)이 형성되어 있다. 저항 접촉층(52, 54, 56, 58, 57, 59) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금이나 알루미늄이나 알루미늄 합금의 단일막 또는 ITO(indium tin oxide)를 포함하는 이들의 다중막 따위로 이루어진 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69)이 형성되어 있다. 데이터 배선(62, 64, 66, 68)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 하나의 단위 화소를 정의하는 데이터선(62), 데이터선(62)과 연결되어 있으며 게이트 전극(24)을 향해 뻗어 있는 소스 전극(64), 데이터선(62)과 분리되어 있으며 게이트 전극(24)를 중심으로 소스 전극(64)과 마주하는 드레인 전극(66) 및 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(68)를 포함한다. 또한, 화소 배선(67, 69)는 드레인 전극(66)과 연결되어 있으며 가로 방향으로 형성되어 공통 신호선(29)과 마주하는 화소 신호선(69) 및 화소 신호선(69)의 분지이며 세로로 형성되어 공통 전극(29)과 평행하게 마주하는 화소 전극(67)을 포함한다. 여기서, 저항 접촉층(52, 54, 56, 58, 57, 59)과 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69)은 서로 동일한 형태를 형성되어 있으며, 이들은 도 1 및 도 2에서 보는 바와 같이 반도체 패턴(40)의 안쪽으로 반도체 패턴(40)의 폭보다 좁게 반도체 패턴(40)과 유사한 모양으로 형성되어 있어 반도체 패턴(40)과 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69)의 단차가 이중으로 형성되어 있다. 특히, 화상을 표시되는 화소부에서 화소 전극(67)과 그 하부에 형성되어 있는 반도체 패턴(40)의 단차를 순차적으로 형성함으로써 이후에 형성되는 보호막의 프로파일을 완만하게 형성하여 러빙 불량으로 인한 빛샘 현상을 최소화할 수 있다.
데이터 배선(62, 64, 66, 68)과 화소 배선(67, 69) 및 이들로 가리지 않는 반도체층(40) 상부에는 보호막(70)이 형성되어 있으며, 보호막(70)에는 데이터 패드(68)를 드러내는 접촉 구멍(78) 및 게이트 절연막(30)과 함께 게이트 패드(26)를 드러내는 접촉 구멍(76)이 형성되어 있다. 이때, 도 2에서 보는 바와 같이 반도체 패턴(40)과 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69)의 단차가 이중으로 형성되어 반도체 패턴(40)과 데이터 배선(62, 64, 66, 68)을 덮는 보호막(70)이 완만하게 형성된다. 이렇게 보호막(70)에서 발생되는 경사가 완만하면 이후에 형성되는 배향막을 러빙(rubbing)할 때 발생하는 러빙 불량을 최소화하여 빛샘 현상을 줄일 수 있다.
그러면, 이러한 본 발명의 실시예에 따른 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 및 도 2와 도 3a 내지 도 5b를 참고로 하여 상세히 설명한다.
도 3a 및 4a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이다. 도 3b, 도 4b, 도 5 및 도 6은 각각 도 3a 및 4a에서 Ⅲb-Ⅲb' 및 Ⅳb-Ⅳb' 선을 따라 잘라 도시한 도면이다.
먼저, 도 3a 내지 3b에 도시한 바와 같이, 절연 기판(10) 상부에 알루미늄 또는 알루미늄 합금 합금막 또는 몰리브덴 또는 몰리브덴 합금 또는 크롬의 단일막 또는 이중막을 적층하고 첫째 마스크를 이용한 사진 공정으로 패턴닝을 실시하여 가로 방향의 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선과 가로 방향의 공통 신호선(29) 및 공통 신호선(29)의 분지인 세로의 공통 전극(27)을 포함하는 공통 배선을 형성한다.
다음, 도 4a, 및 도 6에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층(50) 및 몰리브덴 또는 몰리브덴 합금 크롬의 단일막 또는 알루미늄 또는 알루미늄 합금 또는 ITO를 포함하는 다중막으로 이루어진 데이터용 도체층(60)의 4중층을 연속하여 적층한 후 두 번째 마스크를 이용한 한 번의 사진 공정으로 패터닝하여 반도체 패턴(40)과 저항 접촉층(52, 54, 56, 58, 57, 59)과 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69)를 형성한다. 이때, 도 4a 및 도 6에서 보는 바와 같이, 반도체 패턴(40)은 데이터 배선(62, 64, 66, 68)과 화소 배선(67, 69) 특히 화소 전극(67)의 밖으로 나오도록 형성되도록 하여 데이터 패턴과 반도체 패턴이 이중의 단차를 가지도록 형성하는 것이 바람직하다. 왜냐하면, 이후에 형성되는 보호막의 프로파일(profile)을 완만하게 하기 위해서이며, 이를 위해서는 부분적으로 두께가 다른 감광막 패턴을 형성하고 이를 식각 마스크로 하여 하부의 막들을 식각해야 한다. 이를 도 4b 및 도 5를 통하여 상세하게 설명한다.
먼저, 도 4b에 도시한 바와 같이, 데이터용 도체층(60)의 상부에 양성의 감광막(100)을 도포한 후 두 번째 마스크(200)를 이용하여 노광한다. 이때, 두 번째 마스크(200)는 현상 후에 남는 감광막의 두께를 다르게 형성하기 위하여 빛의 투과율이 부분적으로 다른 것을 사용한다. 여기서, 두 번째 마스크(200)에서 데이터 배선 및 화소 배선에 대응하는 제1 부분(A)의 투과율은 0~3% 정도이고, 제1 부분(A)을 제외한 반도체 패턴에 대응하는 제2 부분(B)의 투과율은 20~60% 정도, 바람직하게는 30~40% 정도이고, 제1 및 제2 부분(A, B)을 제외한 제3 부분(C)의 투과율은 90% 이상인 것이 바람직하다. 도 4b에서 굵은 선으로 나타낸 부분은 현상한 후에 남게 되는 감광막(100)의 두께를 나타낸 것이다. 이때, C에 대응하는 부분의 감광막(100)은 완전히 제거될 수도 있으며, B에 대응하는 부분의 감광막(100)은 2,000~5,000Å, 바람직하게는 3,000~4,000Å 정도 남기는 것이 바람직하며, A에 대응하는 부분에는 1μm 이상으로 남기는 것이 바람직하다.
이때, 양성의 감광막을 사용할 수도 있으며, B에 대응하는 부분과 C에 대응하는 부분의 감광막 두께를 균일하게 형성하기 위하여 감광도가 다른 상부막 및 하부막으로 이루어진 이중의 감광막을 사용할 수도 있다.
또한, 투과되는 빛의 세기를 다르게 조절하기 위하여 모자이크 모양의 요철 또는 투명 및 반투명 패턴 및 슬릿 패턴을 형성할 수 있으며, 이러한 모양이 형성되어 있는 코팅막을 형성할 수도 있다. 또한, 투과율이 다른 박막을 사용할 수도 있으며 박막의 두께를 다르게 하여 투과율을 다르게 조절할 수도 있다.
이때, 패턴 또는 요철의 크기는 노광 단계에서 사용되는 광원의 분해능보다 작아야 한다.
이어, 도 5에서 보는 바와 같이, 부분적으로 다른 두께를 가지는 감광막 패턴(100)을 식각 마스크로 사용하여 건식 식각으로 데이터용 도체층(60), 도핑된 비정질 규소층(50) 및 반도체층(40)을 식각하여 반도체 패턴(40)을 완성한다. 여기서, 게이트 절연막(30)을 노출시키고 반도체 패턴(40)을 완성하는 동안 A 및 B에 대응하는 부분에서도 감광막은 일부 식각된다. 이때, 반도체 패턴(40)의 가장자리 상부 B에 대응하는 부분에는 감광막(100)이 완전히 제거되지 않도록 도 4b의 공정에서 감광막 패턴(100)을 충분한 두께로 남기는 것이 바람직하다.
이어, 애싱 공정을 실시하여 반도체 패턴(40)의 가장자리 상부에 얇게 남아 있는 감광막(100)을 제거하고, 남겨진 A 부분의 감광막(100)을 식각 마스크로 데이터 도체층(60)을 건식 식각하여, 도 4a 및 도 6에서 보는 바와 같이, 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69)을 완성한다.
이렇게, 투과율을 다르게 조절할 수 있는 마스크를 이용하여 감광막의 두께를 부분적으로 다르게 형성하고 이를 식각 마스크로 사용하면 하나의 마스크를 이용한 패터닝 공정으로 반도체 패턴(40)을 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69) 밖으로, 바람직하게는 0.5μm 이상, 나오도록 형성할 수 있다.
이어, 데이터 배선(62, 64, 66, 68) 및 화소 배선(67, 69) 또는 그 상부에 남아 있는 감과막을 마스크로 하여 노출된 도핑된 비정질 규소층(50)을 식각하여 데이터 배선 및 화소 배선과 동일한 모양의 저항 접촉층(52, 54, 56, 58, 57, 59)을 완성하고, 잔류하는 감광막을 애싱 공정을 통하여 완전히 제거한다.
다음, 마지막으로 도 1 및 도 2에 도시한 바와 같이, 기판(10)의 상부에 보호막(70)을 적층하고 게이트 절연막(30)과 함께 패터닝하여 게이트 패드(26) 및 데이터 패드(68)를 드러내는 접촉 구멍(76, 78)을 형성한다.
이러한 본 발명의 실시예에서는 건식 식각으로 데이터용 도체층을 건식 식각으로 식각하였지만, 식각액을 이용하는 습식 식각을 이용할 수도 있다.
또한, 이러한 본 발명의 실시예에 따른 제조 방법에서는 평면 구동 방식의 액정 표시 장치를 예를 들었지만, 반사막을 통하여 자연광을 이용하여 화상을 표시하는 반사형 액정 표시 장치의 제조 방법에도 적용할 수 있다.
본 발명에 따르면 데이터 배선 및 화소 배선과 반도체층을 한 번의 사진 공정으로 형성함으로써 제조 공정을 단순화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로 제조 비용을 줄일 수 있다. 또한, 데이터 배선과 화소 배선을 반도체층의 안쪽에 형성하여 이들의 단차를 이중으로 형성함으로써 상부에 형성되는 보호막의 프로파일을 완만하게 하여 러빙 공정시 발생하는 배향 불량을 최소화할 수 있다.

Claims (14)

  1. 절연 기판 위에 게이트선 및 상기 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선과 공통 신호선 및 상기 공통 신호선의 분지인 선형의 공통 전극을 포함하는 공통 배선을 형성하는 단계,
    상기 공통 배선과 게이트 배선을 덮는 게이트 절연막, 반도체층 및 데이터 도체층을 차례로 적층하는 단계,
    상기 데이터 도체층과 상기 반도체층를 하나의 마스크를 이용한 패터닝 공정으로, 세로 방향으로 형성되어 상기 게이트선과 교차하여 화소를 정의하는 데이터선, 상기 데이터선과 연결된 소스 전극, 상기 게이트 전극을 중심으로 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선과 상기 드레인 전극과 연결된 화소 신호선 및 상기 화소 신호선의 분지이며 공통 전극과 평행하게 마주하는 선형의 화소 전극을 포함하는 화소 배선과 반도체 패턴을 형성하는 단계,
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 반도체 패턴 일부는 적어도 상기 화소 전극 밖으로 나오도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 반도체 패턴은 상기 화소 전극 밖으로 0.5μm 이상 나오도록 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 마스크는 상기 데이터 배선 및 상기 화소 배선에 대응하는 제1 부분과 상기 제1 부분을 제외한 상기 반도체 패턴에 대응하는 제2 부분과 상기 제1 및 제2 부분을 제외한 나머지 제3 부분의 투과율을 다르게 조절할 수 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 제1 부분의 투과율은 3% 이하이고, 상기 제2 부분의 투과율은 20~60% 범위이고, 상기 제3 부분의 투과율은 90% 이상인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 제2 부분의 투과율은 30~40%인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제4항에서,
    상기 패터닝 공정의 식각용 마스크는 상기 제1 부분에 대응하는 부분은 제1 두께를 가지며, 상기 제2 부분에 대응하는 부분은 상기 제1 두께보다 얇은 제2 두께를 가지며, 상기 제3 부분에는 대응하는 부분에는 두께가 없거나 상기 제2 두께보다 얇은 제3 두께를 가지는 감광막을 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에서,
    상기 감광막 패턴은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 마스크에는 빛의 세기를 줄이기 위하여 투과율이 다른 박막이 형성되어 있거나 다른 두께를 가지는 박막이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제1항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선과 연결되어 외부로부터 데이터 신호를 인가받는 데이터 패드를 더 포함하며,
    상기 게이트 절연막과 함께 상기 상기 게이트 패드 및 상기 데이터 패드를 각각 노출시키는 접촉 구멍을 가지는 보호막을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 절연 기판,
    상기 기판 위에 형성되어 있으며, 가로 방향의 게이트선 및 상기 게이트선의 일부인 게이트 전극을 포함하는 게이트 배선과 상기 게이트선과 평행한 공통 신호선 및 상기 공통 신호선의 분지이며 세로 방향으로 뻗어 있는 선형의 공통 신호선을을 포함하는 공통 배선,
    상기 공통 배선과 상기 게이트 배선을 덮는 게이트 절연막,
    상기 게이트 절연막 상부에 형성되어 있으며, 일부는 상기 게이트 전극과 중첩되어 있는 반도체 패턴, 그리고
    상기 반도체 패턴 상부에 형성되어 있으며, 세로 방향으로 형성되어 상기 게이트선과 화소를 정의하는 데이터선과 상기 데이터선과 연결되어 있으며 상기 게이트 전극을 향하여 뻗은 소스 전극과 상기 소스 전극과 분리되어 있으며 상기 게이트 전극을 중심으로 상기 소스 전극과 마주하는 드레인 전극을 포함하는 데이터 배선 및 상기 드레인 전극과 연결되어 있으며 상기 공통 전극과 평행하게 마주하는 선형의 화소 전극을 포함하는 화소 배선을 포함하며,
    적어도 상기 화소 전극의 하부에 형성된 반도체 패턴은 상기 화소 전극 밖으로 나오도록 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  12. 제11항에서,
    상기 반도체 패턴은 상기 화소 전극 밖으로 0.5μm 이상 나오도록 형성되어 있는 액정 표시 장치용 박막 트랜지스터.
  13. 제12항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선과 연결되어 외부로부터 데이터 신호를 인가받는 데이터 패드를 더 포함하며,
    상기 게이트 절연막과 함께 상기 상기 게이트 패드 및 상기 데이터 패드를 각각 노출시키는 접촉 구멍을 가지는 보호막을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  14. 제13항에서,
    상기 드레인 전극과 상기 화소 전극을 연결하는 화소 신호선을 더 포함하며,
    상기 화소 신호선은 가로 방향으로 뻗어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019990006602A 1998-12-31 1999-02-27 액정표시장치용박막트랜지스터기판및그제조방법 KR100590753B1 (ko)

Priority Applications (8)

Application Number Priority Date Filing Date Title
KR1019990006602A KR100590753B1 (ko) 1999-02-27 1999-02-27 액정표시장치용박막트랜지스터기판및그제조방법
US09/474,070 US6287899B1 (en) 1998-12-31 1999-12-29 Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2000000160A JP4761600B2 (ja) 1998-12-31 2000-01-04 液晶表示装置用薄膜トランジスタ基板及びその製造方法
US09/910,808 US6611309B2 (en) 1998-12-31 2001-07-24 Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
US10/314,254 US6806937B2 (en) 1998-12-31 2002-12-09 Thin film transistor array panel
US10/933,521 US7978292B2 (en) 1998-12-31 2004-09-03 Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP2009297604A JP2010085998A (ja) 1998-12-31 2009-12-28 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2009297573A JP5238923B2 (ja) 1998-12-31 2009-12-28 液晶表示装置用薄膜トランジスタ基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990006602A KR100590753B1 (ko) 1999-02-27 1999-02-27 액정표시장치용박막트랜지스터기판및그제조방법

Publications (2)

Publication Number Publication Date
KR20000056867A true KR20000056867A (ko) 2000-09-15
KR100590753B1 KR100590753B1 (ko) 2006-06-15

Family

ID=19575229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990006602A KR100590753B1 (ko) 1998-12-31 1999-02-27 액정표시장치용박막트랜지스터기판및그제조방법

Country Status (1)

Country Link
KR (1) KR100590753B1 (ko)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
KR20020064022A (ko) * 2001-01-31 2002-08-07 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100467993B1 (ko) * 2000-05-12 2005-01-24 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR100494703B1 (ko) * 2001-12-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100507283B1 (ko) * 2002-03-12 2005-08-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100560971B1 (ko) * 1999-06-03 2006-03-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100590754B1 (ko) * 1999-03-12 2006-06-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR100759627B1 (ko) * 2000-11-06 2007-09-17 가부시끼가이샤 어드번스트 디스플레이 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR100796746B1 (ko) * 2001-03-13 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100816343B1 (ko) * 2001-11-21 2008-03-24 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법
KR100869653B1 (ko) * 2000-03-16 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR100899626B1 (ko) * 2002-11-12 2009-05-27 엘지디스플레이 주식회사 횡전계모드 액정표시소자 및 그 제조방법
KR100905471B1 (ko) * 2002-11-27 2009-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101137735B1 (ko) * 2005-06-03 2012-04-24 삼성전자주식회사 표시장치, 표시장치의 제조 방법 및 마스크
US8284338B2 (en) 2005-06-03 2012-10-09 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2790127B2 (ja) * 1996-06-27 1998-08-27 日本電気株式会社 フォトマスク及びその製造方法
JPH10268321A (ja) * 1997-03-24 1998-10-09 Toshiba Corp 電極基板の製造方法
KR100528883B1 (ko) * 1998-06-13 2006-02-28 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100309212B1 (ko) * 1998-11-17 2002-09-17 엘지.필립스 엘시디 주식회사 노광마스크와 노광방법

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590754B1 (ko) * 1999-03-12 2006-06-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100560971B1 (ko) * 1999-06-03 2006-03-15 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
US9298056B2 (en) 2000-03-16 2016-03-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of manufacturing the same
KR100892575B1 (ko) * 2000-03-16 2009-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 제조 방법
KR100869653B1 (ko) * 2000-03-16 2008-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
KR100467993B1 (ko) * 2000-05-12 2005-01-24 가부시키가이샤 히타치세이사쿠쇼 액정 표시 장치
KR100759627B1 (ko) * 2000-11-06 2007-09-17 가부시끼가이샤 어드번스트 디스플레이 박막의 패턴닝 방법 및 그것을 이용한 tft 어레이 기판 및그 제조 방법
KR20020036023A (ko) * 2000-11-07 2002-05-16 구본준, 론 위라하디락사 액정 표시 장치용 어레이 기판의 제조 방법
KR20020064022A (ko) * 2001-01-31 2002-08-07 삼성전자 주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) * 2001-03-13 2008-01-22 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100816343B1 (ko) * 2001-11-21 2008-03-24 삼성전자주식회사 액정 표시 장치 및 그 제조 방법
KR100494703B1 (ko) * 2001-12-31 2005-06-13 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100507283B1 (ko) * 2002-03-12 2005-08-09 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
KR100899626B1 (ko) * 2002-11-12 2009-05-27 엘지디스플레이 주식회사 횡전계모드 액정표시소자 및 그 제조방법
KR100905471B1 (ko) * 2002-11-27 2009-07-02 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR100731045B1 (ko) * 2003-06-17 2007-06-22 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그 제조방법
KR101137735B1 (ko) * 2005-06-03 2012-04-24 삼성전자주식회사 표시장치, 표시장치의 제조 방법 및 마스크
US8284338B2 (en) 2005-06-03 2012-10-09 Samsung Electronics Co., Ltd. Display device, method of manufacturing the same and mask for manufacturing the same
KR100818887B1 (ko) * 2005-12-14 2008-04-02 엘지.필립스 엘시디 주식회사 액정 표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
KR100590753B1 (ko) 2006-06-15

Similar Documents

Publication Publication Date Title
KR100590753B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR20070030403A (ko) 반사투과형 액정표시장치용 어레이 기판 및 그 제조방법
KR20090125500A (ko) 액정표시장치용 어레이 기판의 제조방법
KR100325072B1 (ko) 고개구율및고투과율액정표시장치의제조방법
KR100288150B1 (ko) 액정표시장치의 제조방법
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR20010009269A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000055524A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100852806B1 (ko) 액정 표시 장치의 제조 방법
KR20000073727A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010091686A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100590754B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20020056110A (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR20000047142A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100205867B1 (ko) 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010010116A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20000067259A (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
US20060054889A1 (en) Thin film transistor array panel
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100646779B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100623976B1 (ko) 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796936B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140530

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee