KR100560971B1 - 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 Download PDF

Info

Publication number
KR100560971B1
KR100560971B1 KR1019990020514A KR19990020514A KR100560971B1 KR 100560971 B1 KR100560971 B1 KR 100560971B1 KR 1019990020514 A KR1019990020514 A KR 1019990020514A KR 19990020514 A KR19990020514 A KR 19990020514A KR 100560971 B1 KR100560971 B1 KR 100560971B1
Authority
KR
South Korea
Prior art keywords
pattern
layer
gate
data
dry etching
Prior art date
Application number
KR1019990020514A
Other languages
English (en)
Other versions
KR20010001361A (ko
Inventor
박영배
공향식
김치우
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019990020514A priority Critical patent/KR100560971B1/ko
Publication of KR20010001361A publication Critical patent/KR20010001361A/ko
Application granted granted Critical
Publication of KR100560971B1 publication Critical patent/KR100560971B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 위에 게이트선 및 이와 연결된 게이트 전극 등의 게이트 배선을 형성하고, 그 위에 게이트 절연막, 반도체층, 저항성 접촉층과 같은 중간층, 데이터 배선용 금속층을 연속적으로 증착한 후, 게이트 전극 상부에 위치하는 부분에 두께가 데이터 배선을 형성하기 위한 부분의 두께보다 얇은 감광막 패턴을 하나의 마스크 공정을 통해 형성한 다음, 이 감광막 패턴을 마스크로 하여 하부의 데이터 배선용 금속층, 중간층 및 반도체층을 식각하여 소스 및 드레인 전극, 데이터선, 반도체 패턴, 저항성 접촉층 패턴을 형성한다. 이때, 데이터 배선, 저항성 접촉층 패턴 및 반도체 패턴은 단일 체임버 내에서 연속적으로 건식 식각하여 형성하며, 최종적으로 감광막을 동일 체임버 내에서 스트립하여 제거한다. 이처럼, 데이터 배선 및 반도체 패턴을 형성하기 위해, 하나의 마스크를 사용한 일회의 사진 공정만이 실시되며, 사진 공정 이후의 식각 공정 역시 단일 체임버 내에서 진행할 수 있으므로, 공정이 단순화된다.
4매 마스크, 단일 체임버, 건식 식각, 공정 단순화

Description

액정 표시 장치용 박막 트랜지스터 기판의 제조 방법{a manufacturing method of a thin film transistor panel for liquid crystal displays}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2 및 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ'선을 따라 잘라 도시한 단면도이고,
도 4a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 4b 및 4c는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도이며,
도 5a 및 5b는 각각 도 4a에서 Ⅳb-Ⅳb' 선 및 Ⅳc-Ⅳc' 선을 따라 잘라 도시한 단면도로서, 도 4b 및 도 4c 다음 단계에서의 단면도이고,
도 6a는 도 5a 및 5b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 6b 및 6c는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도이고,
도 7a, 8a, 9a와 도 7b, 8b, 9b는 각각 도 6a에서 Ⅵb-Ⅵb' 선 및 Ⅵc-Ⅵc' 선을 따라 잘라 도시한 단면도로서 도 6b 및 6c 다음 단계들을 공정 순서에 따라 도시한 것이고,
도 10a는 도 9a 및 9b 다음 단계에서의 박막 트랜지스터 기판의 배치도이고,
도 10b 및 10c는 각각 도 10a에서 Xb-Xb' 선 및 Xc-Xc' 선을 따라 잘라 도시한 단면도이고,
도 11은 하나의 마스크를 이용하여 사진 공정을 실시한 이후에 행해지는 세부 식각 공정에 대한 흐름도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다. 물론 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 것이 있다.
4장의 마스크를 이용한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법의 한 예에 대하여 설명한다.
먼저, 첫째 마스크를 이용하여 기판 위에 저항이 작은 알루미늄이나 알루미늄 합금 등으로 게이트 배선을 형성한 후 그 위에 게이트 절연막, 비정질 규소층, n+ 비정질 규소층 및 금속층을 연속하여 적층한다. 둘째 마스크를 이용하여 금속층, n+ 비정질 규소층, 비정질 규소층의 삼층막을 패터닝한다. 이때, 게이트 패드 상부에는 삼층막 패턴이 남아 있지 않고 게이트 절연막 만이 남아 있는 상태가 된다. 이어, ITO(indium tin oxide)막을 적층하고 셋째 마스크를 이용하여 패터닝한다. 이때, 게이트 패드 상부에는 ITO막이 남아 있지 않다. ITO막을 마스크로 삼아 금속층 및 n+ 비정질 규소층을 패터닝한 후, 보호막을 적층한다. 마지막으로, 넷째 마스크를 이용하여 보호막과 보호막 하부의 게이트 절연막을 패터닝하면 박막 트랜지스터 기판이 완성된다. 여기에서 마지막 단계인 보호막 패터닝 단계에서 게이트 패드 부분의 게이트 절연막이 제거된다.
이러한 종래의 4장의 마스크를 이용한 제조 방법에서는, ITO 공정을 보호막 공정 이전에 실시하므로, 보호막 및 게이트 절연막을 패터닝하는 단계를 거친 후 알루미늄 또는 알루미늄 합금으로 만들어진 게이트 패드가 외기에 그대로 노출된 다. 이러한 알루미늄이나 알루미늄 합금은 저항은 작으나 물리적, 화학적 자극에 약하기 때문에 쉽게 손상되기 쉽다.
본 발명이 이루고자 하는 기술적 과제는 ITO 공정을 보호막 공정 이후에 실시하는 것이 가능하며 마스크 수 또한 줄일 수 있는 새로운 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 1회의 사진 공정 내에서 진행되는 식각 공정을 단순화하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 제공하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 소스 및 드레인 전극, 데이터선 등의 데이터 배선, 저항성 접촉층 패턴, 반도체 패턴을 하나의 체임버 내에서 건식 식각으로 형성한다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하고, 그 위에 게이트 절연막, 반도체층, 저항성 접촉층, 데이터 배선용 금속층을 연속하여 증착한다. 다음, 게이트 전극 상부에 위치하는 부분에 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함하는 감광막 패턴을 데이터 배선용 금속층 위에 형성하고, 이 감광막 패턴을 마스크로 데이터 배선용 금속층을 일차로 건식 식각하여 제1 부분 및 제2 부분 하부에 놓인 데이터 배선용 금속 패턴을 형성한다. 다음, 저항성 접촉층과 반도체층을 이차로 건식 식각하여 금속 패턴 하부에 놓인 저항성 접촉 패턴 및 반도체 패턴을 형성하고, 감광막 패턴의 제1 부분을 에치 백하여 제1 부분 하부에 놓인 데이터 배선용 금속 패턴의 제4 부분을 드러낸다. 이어, 감광막 패턴의 제2 부분을 마스크로 데이터 배선용 금속 패턴의 제4 부분을 삼차로 건식 식각하여 제거하여, 소스 전극, 드레인 전극 및 데이터선을 형성한다. 이후, 소스 전극 및 드레인 전극 사이에 드러난 저항성 접촉층 패턴을 사차로 건식 식각하여 제거한다. 이때, 일차 내지 사차 건식 식각 및 에치 백 공정은 동일 체임버 내에서 실시한다.
이때, 소스 전극 및 드레인 전극, 데이터선, 저항성 접촉층 패턴 및 반도체 패턴을 하나의 마스크를 사용하여 형성할 수 있다.
상기 제1 건식 식각과 상기 제2 건식 식각은 연속적으로 진행되며, 상부의 감광막이 15% 이내의 균일성을 확보하도록 하기 위해 He, H2, N2 또는 O2를 희석 기체로 사용하는 것이 바람직하다.
에치 백은 O2 기체를 이용하여 실시하여 데이터 배선용 금속층, 저항성 접촉층, 반도체층, 게이트 절연막 등과의 충분한 선택비를 확보하는 것이 바람직하며, 이때 식각비를 제어하기 위해 소량의 Cl2, SF6 또는 CF4 기체를 섞어 실시하는 것도 가능하다.
데이터 배선용 금속층은 Al, Ti, Mo, MoW 또는 Ta과 같은 저항이 낮으며 건식 식각이 가능한 금속으로 형성하는 것이 바람직하다.
또한, 삼차 건식 식각은 게이트 절연막에 대한 데이터 배선용 금속 패턴의 식각 선택비가 5:1 이상이 되는 조건에서 실시하여 공정 마진을 확보하는 것이 바람직하다.
또한, 감광막 패턴의 제2 부분은 사차로 건식 식각을 실시하기 이전 또는 이후에 제거할 수 있다.
이후, 보호 절연막을 증착하고 게이트 절연막과 함께 식각하여 드레인 전극, 게이트선의 끝 부분에 형성되어 있는 게이트 패드 및 데이터선의 끝 부분에 형성되어 있는 데이터 패드을 각각 드러내는 접촉 구멍을 형성한 다음, 이 접촉 구멍을 통해 드레인 전극, 게이트 패드 및 데이터 패드과 각각 접촉하는 ITO 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고, 도 2 및 도 3은 각각 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ' 선 및 Ⅲ-Ⅲ' 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄(Al) 또는 알루미늄 합금(Al alloy), 몰리브덴(Mo) 또는 몰리브덴-텅스텐(MoW) 합금, 크롬(Cr), 탄탈륨(Ta) 등의 금속 또 는 도전체로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 주사 신호선 또는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(24) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(26), 그리고 게이트선(22)과 평행하며 상판의 공통 전극에 입력되는 공통 전극 전압 따위의 전압을 외부로부터 인가받는 유지 전극(28)을 포함한다. 유지 전극(28)은 후술할 화소 전극(82)과 연결된 유지 축전기용 도전체 패턴(68)과 중첩되어 화소의 전하 보존 능력을 향상시키는 유지 축전기를 이루며, 후술할 화소 전극(82)과 게이트선(22)의 중첩으로 발생하는 유지 용량이 충분할 경우 형성하지 않을 수도 있다.
게이트 배선(22, 24, 26, 28)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하며, Cr/Al(또는 Al 합금)의 이중층 또는 Al/Mo의 이중층이 그 예이다.
게이트 배선(22, 24, 26, 28) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 게이트 배선(22, 24, 26, 28)을 덮고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(42, 48)이 형성되어 있으며, 반도 체 패턴(42, 48) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(55, 56, 58)이 형성되어 있다.
접촉층 패턴(55, 56, 58) 위에는 Mo 또는 MoW 합금, Cr, Al 또는 Al 합금, Ta 따위의 도전 물질로 이루어진 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(64), 그리고 데이터선(62)의 분지인 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 64, 65)와 분리되어 있으며 게이트 전극(26) 또는 박막 트랜지스터의 채널부(C)에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)과 유지 전극(28) 위에 위치하고 있는 유지 축전기용 도전체 패턴(68)도 포함한다. 유지 전극(28)을 형성하지 않을 경우 유지 축전기용 도전체 패턴(68) 또한 형성하지 않는다.
데이터 배선(62, 64, 65, 66, 68)도 게이트 배선(22, 24, 26, 28)과 마찬가지로 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 물론, 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다.
접촉층 패턴(55, 56, 58)은 그 하부의 반도체 패턴(42, 48)과 그 상부의 데이터 배선(62, 64, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 64, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간 층 패턴(55)은 데이터선부(62, 64, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하며, 유지 축전기용 중간층 패턴(58)은 유지 축전기용 도전체 패턴(68)과 동일하다.
한편, 반도체 패턴(42, 48)은 박막 트랜지스터의 채널부(C)를 제외하면 데이터 배선(62, 64, 65, 66, 68) 및 접촉층 패턴(55, 56, 57)과 동일한 모양을 하고 있다. 구체적으로는, 유지 축전기용 반도체 패턴(48)과 유지 축전기용 도전체 패턴(68) 및 유지 축전기용 접촉층 패턴(58)은 동일한 모양이지만, 박막 트랜지스터용 반도체 패턴(42)은 데이터 배선 및 접촉층 패턴의 나머지 부분과 약간 다르다. 즉, 박막 트랜지스터의 채널부(C)에서 데이터선부(62, 64, 65), 특히 소스 전극(65)과 드레인 전극(66)이 분리되어 있고 데이터선부 중간층(55)과 드레인 전극용 접촉층 패턴(56)도 분리되어 있으나, 박막 트랜지스터용 반도체 패턴(42)은 이곳에서 끊어지지 않고 연결되어 박막 트랜지스터의 채널을 생성한다.
데이터 배선(62, 64, 65, 66, 68) 위에는 보호막(70)이 형성되어 있으며, 보호막(70)은 드레인 전극(66), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 드러내는 접촉구멍(71, 73, 74)을 가지고 있으며, 또한 게이트 절연막(30)과 함께 게이트 패드(24)를 드러내는 접촉 구멍(72)을 가지고 있다. 보호막(70)은 질화규소나 아크릴계 따위의 유기 절연 물질로 이루어질 수 있다.
보호막(70) 위에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(82)이 형성되어 있다. 화소 전극(82)은 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 접촉 구멍(71)을 통하여 드레인 전극(66)과 물리적·전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 또한 이웃하는 게이트선(22) 및 데이터선(62)과 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 또한 화소 전극(82)은 접촉 구멍(74)을 통하여 유지 축전기용 도전체 패턴(68)과도 연결되어 도전체 패턴(68)으로 화상 신호를 전달한다. 한편, 게이트 패드(24) 및 데이터 패드(64) 위에는 접촉 구멍(72, 73)을 통하여 각각 이들과 연결되는 보조 게이트 패드(84) 및 보조 데이터 패드(86)가 형성되어 있으며, 이들은 패드(24, 64)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
여기에서는 화소 전극(82)의 재료의 예로 투명한 ITO를 들었으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 기판의 제조 방법에 대하여 도 4a 내지 13c와 앞서의 도 1 내지 도 3을 참고로 하여 상세히 설명한다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 금속 따위의 도전체층을 스퍼터링 따위의 방법으로 1,000 Å 내지 3,000 Å의 두께로 증착하고 첫째 마스크를 이용하여 건식 또는 습식 식각하여, 기판(10) 위에 게이트선(22), 게이트 패드(24), 게이트 전극(26) 및 유지 전극(28)을 포함하는 게이트 배선을 형성한다.
다음, 도 5a 및 5b에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 중간층(50)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 이어 Mo 또는 MoW 합 금, Al 또는 Al 합금, Ta, Ti 등의 금속을 사용하여 도전체층(60)을 스퍼터링 등의 방법으로 1,500 Å 내지 3,000 Å의 두께로 증착한 다음 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.
그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 6b 및 6c에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 박막 트랜지스터의 채널부(C), 즉 소스 전극(65)과 드레인 전극(66) 사이에 위치한 제1 부분(114)은 데이터 배선부(A), 즉 데이터 배선(62, 64, 65, 66, 68)이 형성될 부분에 위치한 제2 부분(112)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 데이터 배선부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 하여야 하되, 제1 부분(114)의 두께를 제2 부분(112)의 두께의 1/2 이하로 하는 것이 바람직하며, 예를 들면, 4,000 Å 이하인 것이 좋다.
이어, 도 7a 내지 도 9b에 도시한 바와 같이, 감광막 패턴(114) 및 그 하부의 막들, 즉 도전체층(60), 중간층(50) 및 반도체층(40)에 대한 식각을 실시하여, 데이터 배선부(A)에는 데이터 배선 및 그 하부의 막들이 그대로 남기고, 채널부(C)에는 반도체층만 남기며, 나머지 부분(B)에는 위의 3개층(60, 50, 40)을 모두 제거하여 게이트 절연막(30)이 드러나도록 한다. 이때, 중간층(50) 및 반도체층(40)은 건식 식각 방법으로 식각하고, 도전체층(60)은 습식 식각 또는 건식 식각 방법으로 식각한다. 단, 도전체층(60)이 Cr으로 형성되어 있는 경우, Cr은 건식 식각 방법 으로는 잘 제거되지 않기 때문에, 습식 식각 방법을 이용하는 것이 좋다.
이처럼, 도전체층(60)이 습식 식각 방법 및 건식 식각 방법으로 식각하는 각각의 경우에 도전체층 패턴(62, 64, 65, 66, 68) 및 반도체층 패턴(42, 48) 및 접촉층 패턴(55, 56, 58)을 형성하는 과정에 대하여 도 7a 및 도 9b를 참고로 하여 좀 더 상세히 설명한다.
먼저, 도 7a 및 7b에 도시한 것처럼, 기타 부분(B)의 노출되어 있는 도전체층(60)을 제거하여, 그 하부의 중간층(50)을 노출시킨다. 이 과정에서는 건식 식각 또는 습식 식각 방법을 모두 사용할 수 있으며, 이때 도전체층(60)은 식각되고 감광막 패턴(112, 114)은 거의 식각되지 않는 조건 하에서 행하는 것이 좋다.
도전체층(60)이 Mo 또는 MoW 합금, Al 또는 Al 합금, Ta, Ti 중 어느 하나로 형성되어 있는 경우에는 건식 식각이나 습식 식각 중 어느 것이라도 가능하다. 그러나, 앞서 언급한 바와 같이 Cr 으로 형성되어 있는 경우에는 CeNHO3 등의 식각액을 사용한 습식 식각을 실시한 후, 하드 베이크(hard bake)를 실시한다.
이렇게 하면, 채널부(C) 및 데이터 배선부(A)의 도전체층, 즉 소스/드레인용 도전체 패턴(67)과 유지 축전기용 도전체 패턴(68)만이 남고 기타 부분(B)의 도전체층(60)은 모두 제거되어 그 하부의 중간층(50)이 드러난다. 이때 남은 도전체 패턴(67, 68)은 소스 및 드레인 전극(65, 66)이 분리되지 않고 연결되어 있는 점을 제외하면 데이터 배선(62, 64, 65, 66, 68)의 형태와 동일하다.
건식 식각 방법을 사용하여 도 7a 및 도 7b의 공정을 실시하는 경우, 도전체 층(60)만을 식각하고 감광막 패턴(112, 114)은 식각되지 않는 조건을 찾기가 어려우므로 도전체층(60)과 감광막 패턴(112, 114)이 함께 식각되는 조건 하에서 식각이 행해진다. 이 경우에는 습식 식각의 경우보다 제1 부분(114)의 두께를 두껍게 하여, 도전체층(60)이 식각되어 소스/드레인용 도전체 패턴(67) 및 유지 축전기용 도전체 패턴(68)이 형성되는 과정에서 제1 부분(114)이 완전히 제거되어 제1 부분(110) 하부의 도전체층(60)이 드러나는 일이 생기지 않도록 한다. 이때 사용되는 식각 기체로는 CF4와 HCl의 혼합 기체나 CF4 와 O2의 혼합 기체를 사용할 수 있는데, 후자의 경우 감광막에 대한 식각비도 거의 비슷하다.
이어, 도 8a 및 도 8b에 도시한 바와 같이, 기타 부분(B)의 노출된 중간층(50) 및 그 하부의 반도체층(4)을 감광막의 제1 부분(114)과 함께 건식 식각 방법으로 동시에 제거한다. 그러면, 채널부(C)의 제1 부분(114)이 제거되어 소스/드레인용 도전체 패턴(67)이 드러나고, 기타 부분(B)의 중간층(50) 및 반도체층(40)이 제거되어 그 하부의 게이트 절연막(30)이 드러난다. 한편, 데이터 배선부(A)의 제2 부분(112) 역시 식각되므로 두께가 얇아진다. 또한, 이 단계에서 반도체 패턴(42, 48)이 완성된다. 도면 부호 57과 58은 각각 소스/드레인용 도전체 패턴(67) 하부의 중간층 패턴과 유지 축전기용 도전체 패턴(68) 하부의 중간층 패턴을 가리킨다.
이러한 단계에서, 앞서 도전체층(60)을 습식 식각하여 패터닝한 경우에는, 습식 식각이 실시된 체임버(chamber)와는 다른 체임버 내에서 이러한 건식 식각을 실시한다. 이때, 식각은 게이트 절연막(30)은 식각되지 않는 조건, 대략 선택비가 5:1 이상인 조건 하에서 행하여야 하며, 특히 감광막 패턴(112, 114)과 반도체층(40)에 대한 식각비가 거의 동일한 조건으로 식각하는 것이 바람직하다. 예를 들어, SF6와 HCl의 혼합 기체나, SF6와 O2의 혼합 기체를 사용하면 거의 동일한 두께로 두 막을 식각할 수 있다. 감광막 패턴(112, 114)과 반도체층(40)의 식각비가 동일한 경우 제1 부분(114)의 두께는 반도체층(40)과 중간층(50)의 두께를 합한 것과 같거나 그보다 작아야 한다.
한편, 앞서 건식 식각 방법으로 도전체 패턴(67, 68)을 식각한 경우라면, 도전층(50)에 이어, 하부막인 중간층(50)과 반도체층(40)을 한 체임버(chamber) 내에서 연속적으로 식각하는 것이 가능하다. 다만, 도전체층(60)과 중간층(50)과 반도체층(60)의 연속 식각 시에, 감광막이 균일하게 15 % 이내로 식각되도록 하기 위해, He, H2, N2, O2 등의 희석 기체를 독립하여 사용하거나 둘 이상의 조합으로 사용한다.
이어 애싱(ashing) 또는 에치 백(etch-back)을 통하여 채널부(C)의 소스/드레인용 도전체 패턴(67) 표면에 남아 있는 감광막 찌꺼기를 제거한다. 에치 백 공정을 실시할 때, 채널부(C)의 소스/드레인용 도전체 패턴(67) 및 그 하부의 소스/드레인용 중간층 패턴(57) 및 반도체 패턴(42)과 게이트 절연막(30)의 선택비를 확보하여 게이트 절연막(30)이 식각되는 것을 방지하기 위하여, O2 기체를 기본적인 식각 기체로 사용하되, 식각비를 제어하기 위해 소량의 Cl2, SF6, CF4 등의 기체를 혼합할 수도 있다.
다음, 도 9a 및 도 9b에 도시한 바와 같이, 채널부(C)의 소스/드레인용 도전체 패턴(67)을 습식 또는 건식 식각하고, 그 하부의 소스/드레인용 중간층 패턴(57)을 건식 식각하여, 소스 전극(65)과 드레인 전극(66)을 포함하는 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 중간층 패턴(55, 56, 58)을 완성한다.
이 소스/드레인용 도전체 패턴(67)을 습식 식각하고, 소스/드레인용 중간층 패턴(57)은 건식 식각하는 경우, 습식 식각 공정시 감광막 패턴(112)을 통해 식각액이 스며드는 것을 방지하기 위하여 식각을 실시하기 전에 하드 베이크를 실시할 수 있다. 습식 식각은 앞서 반도체 패턴(42, 48) 형성을 위한 건식 식각이 실시된 체임버와는 다른 체임버 내에서 실시하고, 이어 중간층 패턴(55, 56, 58)을 형성하기 위한 건식 식각 체임버 내에서 이루어진다. 소스/드레인용 중간층 패턴(57)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있는데, 중간층과 반도체층의 식각 선택비가 거의 없기 때문에, 도 9b에 도시한 바와 같이 반도체 패턴(42)의 일부가 제거되어 두께가 작아질 수도 있다.
소스/드레인용 도전체 패턴(67)과 소스/드레인용 중간층 패턴(57)을 모두 건식 식각으로 식각하는 경우, 소스/드레인용 도전체 패턴(67)을 식각하기 이전에 별도의 하드 베이크를 실시할 필요가 없다. 또한, 앞선 단계와 동일한 체임버 내에서 진행된다. 이때, 소스/드레인용 도전체 패턴(67)과 중간층 패턴(57)의 식각 선 택비가 큰 조건 하에서 식각을 행하는 것이 바람직하며, 이는 식각 선택비가 크지 않을 경우 식각 종점을 찾기가 어려워 채널부(C)에 남는 반도체 패턴(42)의 두께를 조절하기가 쉽지 않기 때문이다. 또한, 소스/드레인용 도전체 패턴(67)을 식각할 때 사용하는 식각 기체의 예로는 SF6와 O2의 혼합 기체를 들 수 있으며, 소스/드레인용 중간층 패턴(57)을 식각할 때 사용하는 식각 기체의 예로는 앞에서 언급한 CF4와 HCl의 혼합 기체나 CF4와 O2의 혼합 기체를 들 수 있다.
마지막으로 데이터 배선부(A)에 남아 있는 감광막 제2 부분(112)을 제거한다. 그러나, 제2 부분(112)의 제거는 채널부(C) 소스/드레인용 도전체 패턴(67)을 제거한 후 그 밑의 중간층 패턴(57)을 제거하기 전에 이루어질 수도 있다.
이와 같이 하여 데이터 배선(62, 64, 65, 66, 68)을 형성한 후, 도 10a 내지 10c에 도시한 바와 같이 질화규소를 CVD 방법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000 Å 이상의 두께를 가지는 보호막(70)을 형성한다. 이어 제3 마스크를 이용하여 보호막(70)을 게이트 절연막(30)과 함께 식각하여 드레인 전극(66), 게이트 패드(24), 데이터 패드(64) 및 유지 축전기용 도전체 패턴(68)을 각각 드러내는 접촉 구멍(71, 72, 73, 74)을 형성한다.
마지막으로, 도 1 내지 도 3에 도시한 바와 같이, 400 Å 내지 500 Å 두께의 ITO층을 증착하고 제4 마스크를 사용하여 식각하여 화소 전극(82), 보조 게이트 패드(84) 및 보조 데이터 패드(86)를 형성한다.
이와 같이 본 실시예에서는 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 하나의 마스크를 이용하여 형성하고 이 과정에서 소스 전극(65)과 드레인 전극(66)이 분리되므로, 4매의 마스크 만을 사용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조할 수 있다. 또한, ITO막을 보호 절연막 이후에 형성하게 되므로, 게이트 패드와 데이터 패드가 외부로 드러나지 않고 보조 게이트 및 데이터 패드(84, 86)에 의해 덮여 있어 패드부 손상을 줄일 수 있다.
한편, 데이터 배선(62, 64, 65, 66, 68)과 그 하부의 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)을 모두 건식 식각 방법으로 형성하는 경우, 앞서 이미 설명한 바와 같이 식각 체임버를 바꾸지 않고도 동일한 체임버 내에서 데이터 배선(62, 64, 65, 66, 68), 접촉층 패턴(55, 56, 58) 및 반도체 패턴(42, 48)이 연속적으로 형성할 수 있으며 하드 베이크 공정도 필요하지 않기 때문에, 공정의 단순화 측면에서 유리하다.
이에 대하여 도 11을 참고로 하여 좀 더 설명하면 다음과 같다.
도 11은 하나의 마스크를 이용하여 사진 공정을 실시한 이후에 행해지는 세부 식각 공정 흐름도를 나타낸 것이다.
도 11에서 나타난 바와 같이, 소스/드레인용 도전체층(60)에 대한 1차 및 2차 식각을 습식 식각 방법으로 진행하는 좌측 흐름도의 경우, 습식 식각과 건식 식각의 단계 사이, 즉 1차 습식 식각 및 하드 베이크 이후에 1회, 반도체 건식 식각 및 감광막(PR) 에치 백 및 하드 베이크 이후에 1회, 그리고 2차 습식 식각 이후에 1회로 적어도 총 3회에 걸쳐 박막 트랜지스터 기판을 다른 목적의 체임버로 이동시킨다. 이러한 체임버 이동은, 공정의 일정 단계에서 병목(bottle-neck) 현상을 가져오므로 양산 적용에 걸림돌이 될 수 있다.
그에 비해, 소스/드레인용 도전체층(60)에 대한 1차 및 2차 식각을 건식 식각 방법으로 진행하는 우측 흐름도에서 알 수 있는 바와 같이, 하나의 사진 공정에 대해서는 단일 체임버 내에서 모든 공정을 진행할 수 있으므로, 공정이 단순화되고 양산 적용에 있어서 좀더 유리해진다.
이와 같이, 본 발명에 따르면 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 패트부 특성의 저하를 막을 수 있고 마스크의 수를 효과적으로 줄일 수 있어 제조 비용을 줄어들 뿐 아니라, 제조 공정의 단순화를 극대화할 수 있다.

Claims (10)

  1. 절연 기판 위에 게이트선 및 이와 연결된 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선을 덮는 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 위에 반도체층을 증착하는 단계,
    상기 반도체층 위에 저항성 접촉층을 증착하는 단계,
    상기 저항성 접촉층 위에 데이터 배선용 금속층을 증착하는 단계,
    상기 데이터 배선용 금속층 위에, 상기 게이트 전극 상부에 위치하는 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 두께를 가지는 제2 부분 및 두께가 없는 제3 부분을 포함하는 감광막 패턴을 형성하는 단계,
    상기 감광막 패턴을 마스크로 상기 데이터 배선용 금속층을 제1차 건식 식각하여 상기 제1 부분 및 제2 부분 하부에 놓인 데이터 배선용 금속 패턴을 형성하는 단계,
    상기 감광막 패턴과 상기 데이터 배선용 금속 패턴을 마스크로 하여 상기 저항성 접촉층과 상기 반도체층을 제2차 건식 식각하여 상기 금속 패턴 하부에 놓인 저항성 접촉 패턴 및 반도체 패턴을 형성하는 단계,
    상기 감광막 패턴의 상기 제1 부분을 에치 백하여 상기 제1 부분 하부에 놓인 상기 데이터 배선용 금속 패턴의 제4 부분을 드러내는 단계,
    상기 감광막 패턴의 상기 제2 부분을 마스크로 상기 데이터 배선용 금속 패턴의 제4 부분을 제3차 건식 식각으로 제거하여 소스 전극, 드레인 전극 및 데이터선을 형성하는 단계, 및
    상기 소스 전극 및 드레인 전극 사이에 드러난 상기 저항성 접촉층 패턴을 제4 건식 식각으로 제거하는 단계를 포함하며,
    상기 제1차 내지 제4차 건식 식각 및 상기 에치 백은 동일 체임버 내에서 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 소스 전극 및 드레인 전극, 상기 데이터선, 상기 저항성 접촉층 패턴 및 상기 반도체 패턴을 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 제4 건식 식각을 실시하기 이전에 상기 감광막 패턴의 상기 제2 부분을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 제4 건식 식각을 실시한 이후에 상기 감광막 패턴의 상기 제2 부분을 제거하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방 법.
  5. 제3항 또는 제4항에서,
    상기 게이트선의 끝 부분에 형성되어 있는 게이트 패드를 형성하는 단계,
    상기 데이터 배선용 금속층을 식각하여 상기 데이터선의 끝 부분에 형성되어 있는 데이터 패드를 형성하는 단계,
    상기 소스 전극, 상기 드레인 전극, 상기 데이터선, 상기 반도체 패턴, 상기 게이트 패드, 상기 데이터 패드 및 상기 게이트 절연막 위에 보호 절연막을 증착하는 단계,
    상기 보호 절연막 및 상기 게이트 절연막을 식각하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제1 내지 제3 접촉 구멍을 형성하는 단계, 및
    상기 제1 내지 제3 접촉 구멍을 통해 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드과 각각 접촉하는 ITO 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 제1 건식 식각과 상기 제2 건식 식각은 연속적으로 진행되며, He, H2, N2 또는 O2를 희석 기체로 사용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 에치 백은 O2 기체를 이용하여 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제7항에서,
    상기 에치 백은 Cl2, SF6 또는 CF4를 섞어 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 데이터 배선용 금속층은 Al, Ti, Mo, MoW 또는 Ta으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제1항에서,
    상기 제3 건식 식각은 상기 게이트 절연막에 대한 상기 데이터 배선용 금속 패턴의 식각 선택비가 5:1 이상이 되는 조건에서 실시하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
KR1019990020514A 1999-06-03 1999-06-03 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 KR100560971B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990020514A KR100560971B1 (ko) 1999-06-03 1999-06-03 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990020514A KR100560971B1 (ko) 1999-06-03 1999-06-03 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Publications (2)

Publication Number Publication Date
KR20010001361A KR20010001361A (ko) 2001-01-05
KR100560971B1 true KR100560971B1 (ko) 2006-03-15

Family

ID=19589875

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990020514A KR100560971B1 (ko) 1999-06-03 1999-06-03 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Country Status (1)

Country Link
KR (1) KR100560971B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670050B1 (ko) * 1999-11-11 2007-01-16 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022508A (ja) * 1996-07-04 1998-01-23 Sharp Corp 薄膜トランジスタの製造方法
JPH10163174A (ja) * 1996-11-29 1998-06-19 Sharp Corp 薄膜のパターニング方法
JPH10268346A (ja) * 1997-03-24 1998-10-09 Toshiba Corp アクティブマトリクス型液晶表示装置
KR20000056867A (ko) * 1999-02-27 2000-09-15 윤종용 액정표시장치용박막트랜지스터기판및그제조방법
KR20000067257A (ko) * 1999-04-26 2000-11-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1022508A (ja) * 1996-07-04 1998-01-23 Sharp Corp 薄膜トランジスタの製造方法
JPH10163174A (ja) * 1996-11-29 1998-06-19 Sharp Corp 薄膜のパターニング方法
JPH10268346A (ja) * 1997-03-24 1998-10-09 Toshiba Corp アクティブマトリクス型液晶表示装置
KR20000056867A (ko) * 1999-02-27 2000-09-15 윤종용 액정표시장치용박막트랜지스터기판및그제조방법
KR20000067257A (ko) * 1999-04-26 2000-11-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20010001361A (ko) 2001-01-05

Similar Documents

Publication Publication Date Title
KR101790176B1 (ko) 어레이 기판의 제조방법
KR100372306B1 (ko) 박막트랜지스터의제조방법
KR20020010212A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20040066282A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20030016051A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100646781B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100729764B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100560971B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100623988B1 (ko) 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법
KR100580402B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100750913B1 (ko) 배선의 제조 방법 및 그 배선을 포함하는 액정 표시장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100686236B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100750919B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR101960743B1 (ko) 어레이 기판 및 이의 제조방법
KR100729776B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100601177B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR20010017529A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100895309B1 (ko) 박막 트랜지스터 어레이 기판 및 그의 제조 방법
KR100695347B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100848110B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee