KR100315914B1 - 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 - Google Patents
4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 Download PDFInfo
- Publication number
- KR100315914B1 KR100315914B1 KR1019980054583A KR19980054583A KR100315914B1 KR 100315914 B1 KR100315914 B1 KR 100315914B1 KR 1019980054583 A KR1019980054583 A KR 1019980054583A KR 19980054583 A KR19980054583 A KR 19980054583A KR 100315914 B1 KR100315914 B1 KR 100315914B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- gate
- semiconductor layer
- thin film
- liquid crystal
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 51
- 239000010409 thin film Substances 0.000 title claims description 40
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 claims abstract description 72
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 16
- 230000001681 protective effect Effects 0.000 claims abstract description 16
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 262
- 239000010408 film Substances 0.000 claims description 72
- 239000004020 conductor Substances 0.000 claims description 35
- 229910052782 aluminium Inorganic materials 0.000 claims description 17
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 17
- 239000011651 chromium Substances 0.000 claims description 13
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 12
- 229910052804 chromium Inorganic materials 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 12
- 229910000838 Al alloy Inorganic materials 0.000 claims description 11
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 11
- 229910052750 molybdenum Inorganic materials 0.000 claims description 11
- 239000011733 molybdenum Substances 0.000 claims description 11
- 238000002161 passivation Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 239000011241 protective layer Substances 0.000 claims 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 abstract 1
- 229910001080 W alloy Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910000583 Nd alloy Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13458—Terminal pads
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Optics & Photonics (AREA)
- Manufacturing & Machinery (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
첫째 마스크를 이용하여 기판 위에 게이트 배선을 형성하고, 게이트 절연막과 반도체층을 연속하여 증착한다. 실리사이드화 가능한 금속층을 증착하여 반도체층 위에 실리사이드층을 형성하고 남은 금속층을 제거하거나 미세결정화된 도핑된 비정질 규소층을 증착하여 접촉층을 형성한다. 접촉층, 반도체층 및 게이트 절연막을 둘째 마스크를 이용하여 패터닝한다. 이때 게이트 패드 위에는 접촉 구멍을 형성한다. ITO막과 금속막을 연속하여 적층한 후 셋째 마스크를 이용하여 패터닝하여 데이터 배선, 화소 전극 및 게이트 패드 위의 게이트 패드 패턴을 형성한다. 이어 ITO막과 금속막으로 덮이지 않은 접촉층을 식각한다. 보호막을 증착하고 넷째 마스크를 이용하여 패터닝한 후, 보호막으로 가려지지 않은 금속막과 반도체층을 제거함으로써 인접하는 두 데이터선 하부의 반도체층을 서로 분리한다.
Description
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다. 물론 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 바 있으나, 이를 실제로 적용하기가 매우 어려운 문제점이 있다.
그러면, 4장의 마스크를 이용한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
먼저, 첫째 마스크를 이용하여 기판 위에 저항이 작은 알루미늄이나 알루미늄 합금 등으로 게이트 배선을 형성한 후 그 위에 게이트 절연막, 비정질 규소층, n+ 비정질 규소층 및 금속층을 연속하여 적층한다. 둘째 마스크를 이용하여 금속층, n+ 비정질 규소층, 비정질 규소층의 삼층막을 패터닝한다. 이때, 게이트 패드 상부에는 삼층막 패턴이 남아 있지 않고 게이트 절연막만이 남아 있는 상태가 된다. 이어, ITO(indium tin oxide)막을 적층하고 셋째 마스크를 이용하여 패터닝한다. 이때, 게이트 패드 상부에는 ITO막이 남아 있지 않다. ITO막을 마스크로 삼아 금속층 및 n+ 비정질 규소층을 패터닝한 후, 보호막을 적층한다. 마지막으로, 넷째 마스크를 이용하여 보호막과 보호막 하부의 게이트 절연막을 패터닝하면 박막 트랜지스터 기판이 완성된다. 여기에서 마지막 단계인 보호막 패터닝 단계에서 게이트 패드 부분의 게이트 절연막이 제거된다.
이와 같이, 종래의 4장의 마스크를 이용한 제조 방법에서는 알루미늄 또는 알루미늄 합금으로 만들어진 게이트 패드가 그대로 노출된다. 그러나 알루미늄이나 알루미늄 합금은 저항은 작으나 물리적, 화학적 자극에 약하기 때문에 쉽게 손상되기 쉽다. 이를 보상하기 위해서는 게이트 배선을 이중막으로 하거나 물리적, 화학적인 손상이 적은 금속을 사용하여야 하는데, 전자의 경우에는 공정이 복잡해지고 후자의 경우에는 이러한 금속들이 저항이 큰 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 새로운 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 게이트 패드를 보호할 수 있는 액정 표시 장치를 4장의 마스크를 이용하여 제조하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치의 누설 전류를 방지하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고,
도 4b, 5b, 6b는 각각 도 4a, 5a, 6a에서 Ⅳb-Ⅳb, Ⅴb-Ⅴb, Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,
도 4c, 5c, 6c는 각각 도 4a, 5a, 6c에서 Ⅳc-Ⅳc, Ⅴc-Ⅴc, Ⅵc-Ⅵc 선을 따라 잘라 도시한 단면도이며,
도 7은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이다.
이러한 과제를 달성하기 위하여 본 발명에서는 게이트 절연막, 반도체층, 실리사이드층을 형성하고 이중 금속막을 형성하고 이중 금속막으로 덮이지 않은 실리사이드층을 제거한다. 이어 보호막을 형성하고 보호막으로 가려지지 않은 이중 금속막의 상부막 및 반도체층을 식각한다.
본 발명에 따르면 먼저, 첫째 마스크를 이용하여 절연 기판 위에 게이트 배선을 형성한다. 둘째 마스크를 이용하여 게이트 배선을 덮으며 게이트 절연막, 반도체층 및 접촉층을 포함하는 3중층을 형성한다. 셋째 마스크를 이용하여 하부 도전층과 상부 도전층의 이중층으로 이루어진 도전체 패턴을 형성한 후 도전체 패턴 전극으로 덮이지 않은 접촉층을 식각한다. 넷째 마스크를 이용하여 보호막을 형성한 다음, 보호막으로 덮이지 않은 도전체 패턴의 상부 도전층 및 상기 반도체층을 식각한다.
여기에서 게이트 배선은 게이트선, 게이트선의 분지인 게이트 전극, 게이트선의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받는 게이트 패드를 포함하고, 도전체 패턴은 데이터 배선, 화소 전극 및 도체 패턴을 포함하며, 3중층은 게이트 패드를 드러내는 제1 접촉 구멍을 가지고 있고, 도체 패턴은 제1 접촉 구멍을 통하여 게이트 패드를 덮으며, 보호막은 도체 패턴의 하부 도전층을 드러내는 제1 개구부를 가지고 있을 수 있다.
또한, 데이터 배선은 게이트선과 교차하는 데이터선, 데이터선의 분지이며 접촉층 위에 형성되어 있는 소스 전극, 소스 전극의 맞은 편에 위치하는 접촉층 위에 형성되어 있으며 소스 전극과 분리되어 있는 드레인 전극, 데이터선의 끝에 연결되어 있어 외부로부터의 화상 신호를 인가 받는 데이터 패드를 포함하고, 화소 전극은 드레인 전극과 연결되어 있고, 보호막은 화소 전극의 하부 도전층을 드러내는 제2 개구부와 데이터 패드의 하부 도전층을 드러내는 제3 개구부를 가지고 있을 수 있다.
한편, 보호막은, 게이트선 중 인접하는 데이터선 사이에 위치한 부분 위의 게이트 절연막의 일부를 드러내는 제4 개구부를 가지고 있으며 제4 개구부 양쪽의 반도체층은 서로 분리되어 있는 것이 바람직하다. 이 때, 화소 전극은 인접하는 게이트선과 중첩되어 있으며 화소 전극과 게이트선 사이에 끼어 있는 반도체층은 고립되어 있는 것이 바람직하다.
여기에서 3중층은 여러 가지 방법으로 만들 수 있다.
본 발명의 한 실시예에 따르면, 게이트 절연막 및 반도체층을 연속하여 적층하고, 그 위에 실리사이드 형성 가능한 금속층을 적층하여 반도체층 위에 실리사이드로 이루어진 접촉층을 형성한다. 이어 남은 금속층을 제거하고, 셋째 마스크를 이용하여 접촉층, 반도체층 및 게이트 절연막을 패터닝한다.
본 발명의 다른 실시예에 따르면, 게이트 절연막 및 반도체층을 연속하여 적층하고 그 위에 도핑된 비정질 규소로 이루어진 접촉층을 형성한 다음 접촉층을 미세결정화한다. 이어 셋째 마스크를 이용하여 접촉층, 반도체층 및 게이트 절연막을 패터닝한다.
본 발명의 다른 실시예에 따르면, 게이트 절연막 및 반도체층을 연속하여 적층하고, 셋째 마스크를 이용하여 반도체층 및 게이트 절연막을 패터닝한다. 이어 반도체층 위에 실리사이드 형성 가능한 금속층을 적층하여 반도체층 위에 실리사이드로 이루어진 접촉층을 형성한 후 금속층을 제거한다. 이 경우 게이트 배선은 하부막과 그 위의 상부막으로 이루어질 수 있으며, 하부막은 알루미늄 또는 알루미늄 합금으로 이루어지고 상부막은 몰리브덴으로 이루어지며 금속층은 크롬으로 이루어질 수 있고, 하부막은 크롬으로 이루어지고 상부막은 알루미늄 또는 알루미늄 합금으로 이루어지며 금속층은 몰리브덴으로 이루어질 수도 있다.
본 발명에 다른 액정 표시 장치용 박막 트랜지스터 기판은 다음과 같은 구조를 가진다.
절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극, 게이트선의 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선이 형성되어 있고, 그 위에는 게이트 배선을 덮고 있으며 게이트 패드를 드러내는 접촉 구멍을 가지고 있는 게이트 절연막이 형성되어 있다. 게이트 절연막 위에는 반도체층이 형성되어 있고, 그 위에는 상부층 및 하부층의 이중층으로 이루어진 제1 및 제2 도전체 패턴과 화소 전극이 형성되어 있다. 제1 도전체 패턴은 게이트선과 교차하는 데이터선, 게이트 전극에 인접한 소스 전극, 데이터선의 한쪽 끝에 연결되어 있는 데이터패드, 데이터선 및 소스 전극과 분리되어 있으며 게이트 전극에 대하여 소스 전극의 반대쪽에 위치하는 드레인 전극을 포함하며, 데이터 패드는 하부층으로 주로 이루어진다. 제2 도전체 패턴은 제1 접촉 구멍을 통하여 게이트 패드를 덮으며 하부층으로 주로 이루어지며, 드레인 전극과 연결되어 있는 화소 전극 또한 하부층으로 주로 이루어진다.
도전체 패턴, 반도체층, 게이트 절연막 및 기판 위에는 보호막이 형성되어 있으며, 보호막은 화소 전극을 드러내는 제1 개구부와 이웃하는 데이터선 사이의 게이트 절연막을 드러내는 제2 개구부 및 제2 도전체 패턴 상부의 제3 개구부와 데이터 패드를 드러내는 제4 개구부를 가지고 있다.
여기에서 상부층은 하부층과 보호막 사이에만 형성되어 있고, 반도체층은 제2 개구부의 게이트 절연막을 제외한 모든 게이트 절연막 위에 형성되어 있으며 인접한 두 데이터선 하부의 반도체층은 서로 분리되어 있다.
여기에서 하부층은 ITO로 이루어지는 것이 바람직하며, 반도체층과 하부층 사이의 접촉 저항을 줄이기 위하여 실리사이드나 미세결정화된 도핑된 비정질 규소로 이루어진 접촉층이 반도체층과 하부층의 사이에만 형성되어 있을 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 금속으로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받아 게이트선(22)으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함한다. 게이트 배선(22, 26, 24)은 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 단일층으로 형성하는 경우에는 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금으로 약 1,000 Å 내지 3,000 Å의 두께로 만들고, 이중층으로 형성하는 경우에는 아래층은 저항이 작은 알루미늄(Al)-네오디뮴(Nd) 합금으로 약 1,000 Å 내지 2,000 Å의 두께로 만들고, 위층은 다른 물질과의 접촉 특성이 좋은 몰리브덴(Mo)-텅스텐(W) 합금으로 약 500 Å 내지 1,000 Å의 두께로 만들 수 있다. 물론, 크롬, 몰리브덴 또는 몰리브덴 합금 등도 단일막 또는 알루미늄막이나 알루미늄 합금막과의 이중막으로 사용될 수 있다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 두께 2,500 Å 내지 5,000 Å의 게이트 절연막(30)이 형성되어 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체층(42, 47)이 1,000 Å 내지 2,000 Å의 두께로 형성되어 있다. 반도체층(42, 47)은 서로 분리된 다수의 제1 부분(42)과 제2 부분(47)으로 나뉜다. 제1 부분(42)은 게이트 전극(24) 부근에 위치하여 박막 트랜지스터의 채널층의 역할을 하며, 제2 부분은 제1 부분(42) 사이의 게이트선(22) 상부에 위치하며 고립되어 있다. 게이트 패드(26)에 인접한 제1 부분(42)은 게이트 패드(26) 부분까지 연장되어 있다.
반도체층(42, 47) 위에는 몰리브덴이나 크롬 따위의 실리사이드나 미세결정화된 도핑된 비정질 규소로 만들어진 단일막 또는 미세결정화된 도핑된 비정질 규소막과 그 위의 실리사이드층으로 만들어진 이중막으로 이루어진 두께 십수 Å 내지 수십 Å의 접촉층(52, 54, 56, 57, 58)이 형성되어 있다. 접촉층(52, 54, 56, 57, 58)은 서로 분리된 5 종류의 부분으로 나눌 수 있으며, 그 중에서 두 부분(52, 54)은 게이트 전극(24)에 인접하여 게이트 전극(24)에 대하여 서로 마주보고 있으며, 한 부분(56)은 반도체층(42)과 후술할 데이터선(91)이 중첩되는 부분에 위치하며, 다른 한 부분은 게이트 패드(26)의 둘레에 위치하며, 나머지 한 부분(57)은 반도체층(47)과 후술할 화소 전극(95)이 중첩되는 부분에 위치한다.
한편, 게이트 패드(26) 위에 형성된 게이트 절연막(30), 반도체층(42), 접촉층(58)은 게이트 패드(26)를 드러내는 접촉 구멍(210)을 가지고 있다.
접촉층(52, 54, 56, 57, 58) 및 기판(10) 위에는 ITO(indium tin oxide) 따위의 투명 도전 물질로 이루어진 두께 300 Å 내지 1,000 Å의 하부 도전체층(61,64, 66)과 몰리브덴-텅스텐 합금이나 크롬 따위의 도전 물질로 이루어진 두께 1,000 Å 내지 3,500 Å의 상부 도전체층(71, 74, 76)의 이중막으로 대부분 이루어진 도체 패턴이 형성되어 있다.
도체 패턴은 서로 분리된 세 종류의 패턴으로 이루어지며, 그 중에서 하나는 세로 방향으로 형성되어 있는 데이터선(91), 데이터선(91)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가 받는 데이터 패드(92), 그리고 데이터선(91)의 분지로서 접촉층의 한 부분(52) 위에 형성되어 있는 소스 전극(93)으로 이루어진다. 그런데, 데이터 패드(92)는 가장자리를 제외하고는 거의 대부분 하부 도전층(61)으로만 이루어져 있다. 세 종류의 패턴 중 다른 하나는 게이트선(22) 및 데이터선(91)으로 둘러싸인 화소 영역에 형성되어 있는 화소 전극(95)과 접촉층의 한 부분(54) 위에 형성되어 있는 드레인 전극(93)으로 이루어지며, 여기에서 화소 전극(95)은 가장자리 일부를 제외하면 거의 대부분 하부 도전층(64)으로만 이루어져 있다. 그러나, 화소 전극(95)은 하부 도전층(64)으로만 이루어질 수도 있다. 한편, 화소 전극(93)은 세로 방향으로 위쪽에 위치한 게이트선(22)과 게이트 절연막(30)을 사이에 두고 중첩되어 유지 축전기를 이룬다. 세 종류의 도체 패턴 중 마지막 하나인 게이트 패드 패턴(96)은 게이트 패드(26) 위에 형성되어 있으며 접촉 구멍(210)을 통하여 게이트 패드(26)를 덮고 있어 게이트 패드(26)와 외부와의 전기적 접촉을 보완하는 역할을 한다. 또한 게이트 패드 패턴(96) 역시 가장자리 일부를 제외하면 거의 하부 도전층(66)으로 이루어져 있다. 여기에서 도면부호 76은 게이트 패드 패턴(96)의 상부 도전층을 나타낸다.
여기에서는 하부 도전체층으로 투명한 도전 물질을 사용하였으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
도 1에서 접촉층(52, 54, 56, 57, 58)은 반도체층(42, 47)과 도체 패턴(91, 92, 93, 94, 95, 95)이 중첩되는 부분에서 둘 사이에 형성되어 있으며, 반도체층(42, 47)과 도체 패턴(91, 92, 93, 94, 95, 95)의 접촉 저항을 줄여주는 역할을 한다.
마지막으로 이러한 구조 전면에 질화규소 따위로 이루어진 보호막(80)이 1,500 Å 내지 4,000 Å의 두께로 형성되어 있으며, 보호막(80) 및 상부 도전체층(71, 74, 76)에는 화소 전극(95), 게이트 패드 패턴(96), 데이터 패드(92), 의 하부 도전체층(64, 66, 61)을 각각 드러내는 개구부(81, 82, 83)와 게이트 절연막(30)을 드러내는 두 개의 개구부(84, 85)가 형성되어 있다. 개구부(84, 85)는 반도체층을 두 개의 부분(42, 47)으로 분리하는 역할을 하는 것으로서, 특히 본 실시예와 같이 화소 전극(95)이 전단 게이트선과 중첩되는 전단 게이트 방식의 경우, 도 1 및 도 3에 도시한 바와 같이 게이트선(22)을 게이트로 하고, 데이터선(91)을 소스로 하며 화소 전극(95)을 드레인으로 하는 기생 트랜지스터가 생기지 않도록 하는 것이다. 그러나, 이렇게 반도체층을 두 부분으로 분리하는 것은 전단 게이트 방식에서만 필요한 것은 아니다. 즉, 반도체층은 게이트 전압이 인가되는 경우 채널을 형성하기 때문에 이웃하는 두 데이터선이 반도체층을 통하여 연결되어 있으면 두 데이터선 사이에 신호의 간섭이 생기므로 이와 같이 이웃하는 두 데이터선 사이의 반도체층을 분리할 필요가 있다. 또한 개구부(81)의크기를 화소 전극(95)의 크기보다 크게 만들면 앞서 설명한 바와 같이 화소 전극(95)이 하부 도전층(64)만으로 이루어질 수 있다.
그러면, 이러한 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 내지 도3과 도 4a 내지 도 6c를 참고로 하여 상세히 설명한다.
도 4a, 5a, 6a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고, 도 4b, 5b, 6b는 각각 도 4a, 5a, 6a에서 Ⅳb-Ⅳb, Ⅴb-Ⅴb, Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고, 도 4c, 5c, 6c는 각각 도 4a, 5a, 6c에서 Ⅳc-Ⅳc, Ⅴc-Ⅴc, Ⅵc-Ⅵc 선을 따라 잘라 도시한 단면도이다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 첫째 마스크를 이용하여 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선을 가로 방향으로 형성한다. 앞서 설명한 바와 같이, 게이트 배선(22, 24, 26)은 알루미늄-네오디뮴 합금막과 몰리브덴-텅스텐 합금막의 이중층으로 만들 수 있으며, 이 경우 건식 식각을 이용하는 것이 바람직하다. 이외에도, 크롬(Cr)막/알루미늄-네오디뮴 합금막의 이중막으로 할 수 있으며 이 경우에는 습식 식각을 이용한다.
다음, 도 5a 내지 5c에 도시한 바와 같이, 게이트 절연막(30) 및 반도체층(40)을 화학 기상 증착법을 이용하여 연속 증착한다. 이어 크롬이나 몰리브덴 등 실리사이드를 형성할 수 있는 내화성 금속으로 이루어진 금속층(도시하지 않음)을 반도체층(40) 위에 적층하여 반도체층(40)과 그 위의 금속층 사이에 실리사이드층(50)을 형성한다. 그 후, 실리사이드층(50) 위의 금속층을 제거하고 둘째 마스크를 이용하여 실리사이드층(50), 반도체층(40) 및 게이트 절연막(30)을 플라스마 식각 방법을 이용하여 패터닝한다. 이때 반도체층(40)의 식각 속도가 게이트 절연막(30)의 식각 속도보다 충분히 크게 하여(예를 들면 3:1) 경사가 완만해지도록 한다. 만들어진 패턴은 도 5a에 도시한 바와 같이 가로 방향으로 게이트 배선(22, 24, 26)을 따라 형성되며 게이트 배선(22, 24, 26)을 완전히 덮는다. 이와 더불어, 게이트 패드(26)를 드러내는 접촉 구멍(210)도 형성한다.
여기에서 순서를 바꾸어 먼저 반도체층(40) 및 게이트 절연막(3)을 패터닝한 후 내화성 금속층을 증착하여 실리사이드층(50)을 형성한 후 다시 남은 금속층을 제거하는 순서로 공정을 진행할 수도 있다. 이 경우에는 금속층이 접촉 구멍(210)을 통하여 게이트 패드(26) 바로 위에도 형성되기 때문에 게이트 배선을 어떠한 물질로 형성하느냐에 따라 게이트 패드(26)의 구조가 달라질 수 있다. 예를 들어, 게이트 배선(22, 24, 26)을 이중막으로 하되 하부막을 크롬으로 만들고 상부막을 알루미늄 또는 알루미늄 합금으로 만들고 금속층으로 몰리브덴을 사용한 경우가 있을 수 있다. 이 경우 몰리브덴은 알루미늄 식각액으로 식각되기 때문에 실리사이드층(50) 형성 후 알루미늄 식각액으로 금속층을 식각하면 알루미늄으로 만들어진 게이트 패드(26)의 상부막이 함께 식각되어 하부막이 드러난다. 하부막이 크롬막이기 때문에 ITO와의 접촉 특성이 우수하게 된다. 다른 예로는 게이트 배선(22, 24, 26)의 하부막을 알루미늄이나 알루미늄 합금으로 만들고 상부막은 몰리브덴으로 만드는 경우를 들 수 있다. 이 경우 금속층으로 크롬을 사용하면 금속층이 제거될 때에도 게이트 패드(26)의 상부막은 식각되지 않고 남아 있기 때문에 역시 ITO와의 접촉 특성이 우수해진다.
또한, 실리사이드층(50) 대신 미세결정화된 비정질 규소층을 사용할 수도 있다. 즉, 게이트 절연막(30)과 반도체층(40)과 미세 결정화된 n+ 비정질 규소층을 적층한 다음 이 삼층막을 패터닝한다.
또한 도핑된 비정질 규소층과 실리사이드층의 두 층을 모두 형성할 수도 있다.
다음, 도 6a 내지 6c에 도시한 바와 같이, ITO막과 몰리브덴-텅스텐 합금막 또는 크롬막을 연속하여 적층하고 셋째 마스크를 이용하여 패터닝하여 이중막(61과 71, 64와 74, 66과 76)으로 이루어진 데이터선(91), 데이터 패드(92), 소스 전극(93), 드레인 전극(94), 화소 전극(95) 및 게이트 패드 패턴(96)을 형성하고, 실리사이드층(50) 중에서 이중막으로 가려지지 않은 부분을 제거한다. 그러면, 실리사이드층(50)은 분리된 다수의 접촉층(52, 54, 56, 57, 58)이 된다.
마지막으로 도 1 내지 도 3에 도시한 바와 같이, 질화규소로 만들어진 보호막(80)을 적층하고 넷째 마스크를 이용하여 건식 식각 방법으로 패터닝하여 개구부(81, 82, 83, 84, 85)를 형성하고, 개구부(81, 82, 83, 84, 85) 아래로 드러난 화소 전극(95), 게이트 패드 패턴(96) 및 데이터 패드(92)의 상부막과 반도체층(40)을 식각한다. 그러면 화소 전극(95), 게이트 패드 패턴(96) 및 데이터 패드(92)는 거의 하부막만으로 이루어지고 반도체층(40)은 두 부분(42, 47)으로 분리된다. 이때, 보호막(80)과 반도체층(40)의 식각은 건식 식각을 이용하면 연속적으로 이루어질 수 있으며, 식각 기체로는 질화규소 대 비정질 규소의 식각비가 약 10:1인 염소(Cl2)/산소(O2) 기체를 사용할 수 있다.
이러한 박막 트랜지스터 기판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있으며, 변형된 구조를 가질 수 있다.
그 한 예로 도 7에 나타낸 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 들 수 있다.
도 7에서 보면, 화소 전극(95)이 슬릿 모양의 개구부(951)를 가지고 있다. 이는 시야각의 확장을 위한 것으로서, 개구부(951) 가장자리에서 전기장이 휘어져 생기는 프린지 필드(fringe field)를 이용하여 하나의 화소 영역 내에 액정 분자의 평균 장축 방향이 다른 여러 개의 미세 영역을 형성함으로써 시야각을 확장한다. 이러한 개구부는 하나의 화소 전극(95) 내에서 여러 개 형성될 수도 있다.
본 발명에 따르면 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하면서도 게이트 패드를 보호할 수 있으며, 액정 표시 장치의 누설 전류를 효과적으로 방지할 수 있다.
Claims (18)
- 첫째 마스크를 이용하여 절연 기판 위에 게이트 배선을 형성하는 단계,둘째 마스크를 이용하여 상기 게이트 배선을 덮으며 게이트 절연막, 반도체층 및 접촉층을 포함하는 3중층을 패터닝하는 단계,셋째 마스크를 이용하여 하부 도전층과 상부 도전층의 이중층으로 이루어진 도전체 패턴을 형성하는 단계,상기 도전체 패턴으로 덮이지 않은 상기 접촉층을 식각하는 단계,넷째 마스크를 이용하여 보호막을 형성하는 단계,상기 보호막으로 덮이지 않은 상기 도전체 패턴의 상부 도전층 및 상기 반도체층을 식각하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 하부 도전층은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제2항에서,상기 게이트 배선은 게이트선, 상기 게이트선에 연결되어 있는 게이트 전극, 상기 게이트선의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받는 게이트패드를 포함하고, 상기 도전체 패턴은 데이터 배선, 화소 전극 및 도체 패턴을 포함하며, 상기 3중층은 상기 게이트 패드를 드러내는 제1 접촉 구멍을 가지고 있고, 상기 도체 패턴은 상기 제1 접촉 구멍을 통하여 상기 게이트 패드를 덮으며, 상기 보호막은 상기 도체 패턴의 하부 도전층을 드러내는 제1 개구부를 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제3항에서,상기 데이터 배선은 상기 게이트선과 교차하는 데이터선, 상기 데이터선에 연결되어 있으며 상기 접촉층 위에 형성되어 있는 소스 전극, 상기 소스 전극의 맞은 편에 위치하는 상기 접촉층 위에 형성되어 있으며 상기 소스 전극과 분리되어 있는 드레인 전극, 상기 데이터선의 끝에 연결되어 있어 외부로부터의 화상 신호를 인가 받는 데이터 패드를 포함하고, 상기 화소 전극은 상기 드레인 전극과 연결되어 있고, 상기 보호막은 상기 화소 전극의 하부 도전층을 드러내는 제2 개구부와 상기 데이터 패드의 하부 도전층을 드러내는 제3 개구부를 가지고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제4항에서,상기 보호막은, 상기 게이트선 중 인접하는 상기 데이터선 사이에 위치한 부분 위의 상기 게이트 절연막의 일부를 드러내는 제4 개구부를 가지고 있으며 상기 제4 개구부 양쪽의 상기 반도체층은 서로 분리되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제5항에서,상기 화소 전극은 인접하는 게이트선과 중첩되어 있으며 상기 화소 전극과 상기 게이트선 사이에 끼어 있는 상기 반도체층은 고립되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 3중층 형성 단계는,상기 게이트 절연막 및 상기 반도체층을 연속하여 적층하는 단계,상기 반도체층 위에 실리사이드 형성 가능한 금속층을 적층하여 상기 반도체층 위에 실리사이드로 이루어진 상기 접촉층을 형성하는 단계,상기 금속층을 제거하는 단계,상기 셋째 마스크를 이용하여 상기 접촉층, 상기 반도체층 및 상기 게이트 절연막을 패터닝하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 3중층 형성 단계는,상기 게이트 절연막 및 상기 반도체층을 연속하여 적층하는 단계,상기 반도체층 위에 도핑된 비정질 규소로 이루어진 접촉층을 형성하는 단계,상기 접촉층을 미세결정화하는 단계,상기 셋째 마스크를 이용하여 상기 접촉층, 상기 반도체층 및 상기 게이트 절연막을 패터닝하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제1항에서,상기 3중층 형성 단계는,상기 게이트 절연막 및 상기 반도체층을 연속하여 적층하는 단계,상기 셋째 마스크를 이용하여 상기 반도체층 및 상기 게이트 절연막을 패터닝하는 단계,상기 반도체층 위에 실리사이드 형성 가능한 금속층을 적층하여 상기 반도체층 위에 실리사이드로 이루어진 접촉층을 형성하는 단계,상기 금속층을 제거하는 단계,를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제9항에서,상기 게이트 배선은 하부막과 그 위의 상부막으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 게이트 배선의 하부막은 알루미늄 또는 알루미늄 합금으로 이루어지고 상기 상부막은 몰리브덴으로 이루어지며, 상기 금속층은 크롬으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 게이트 배선의 하부막은 크롬으로 이루어지고 상기 상부막은 알루미늄 또는 알루미늄 합금으로 이루어지며, 상기 금속층은 몰리브덴으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 절연 기판,상기 기판 위에 형성되어 있는 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극, 상기 게이트선의 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,상기 게이트 배선을 덮고 있으며 상기 게이트 패드를 드러내는 접촉 구멍을 가지고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 반도체층 위에 상부층 및 하부층의 이중층으로 형성되어 있으며, 상기 게이트선과 교차하는 데이터선, 상기 게이트 전극에 인접한 소스 전극, 상기 데이터선의 한쪽 끝에 연결되어 있으며 상기 하부층으로 주로 이루어진 데이터 패드, 상기 데이터선 및 소스 전극과 분리되어 있으며 상기 게이트 전극에 대하여 상기 소스 전극의 반대쪽에 위치하는 드레인 전극을 포함하는 제1 도전체 패턴,상기 제1 접촉 구멍을 통하여 상기 게이트 패드를 덮으며 상기 하부층으로 주로 이루어진 제2 도전체 패턴,상기 드레인 전극과 연결되어 있으며 상기 기판의 상부에 형성되어 상기 하부층으로 주로 이루어진 화소 전극,상기 도전체 패턴, 반도체층, 게이트 절연막 및 기판 위에 형성되어 있으며 상기 화소 전극을 드러내는 제1 개구부와 이웃하는 상기 데이터선 사이의 게이트 절연막을 드러내는 제2 개구부 및 상기 제2 도전체 패턴 상부의 제3 개구부와 상기 데이터 패드를 드러내는 제4 개구부를 가지고 있는 보호막을 포함하며,상기 상부층은 상기 하부층과 상기 보호막 사이에만 형성되어 있고, 상기 반도체층은 상기 제2 개구부의 게이트 절연막을 제외한 모든 게이트 절연막 위에 형성되어 있으며 인접한 두 데이터선 하부의 반도체층은 서로 분리되어 있는액정 표시 장치용 박막 트랜지스터 기판.
- 제13항에서,상기 하부층은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
- 제14항에서,상기 반도체층과 상기 하부층의 사이에만 형성되어 있으며 상기 반도체층과 상기 하부층 사이의 접촉 저항을 줄이기 위하여 실리사이드나 미세결정화된 도핑된 비정질 규소로 이루어진 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제14항에서,상기 화소 전극은 인접하는 게이트선과 중첩되어 있으며 상기 화소 전극과 상기 게이트선 사이의 반도체층은 고립되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
- 제 13항에서,상기 게이트 절연막 또는 상기 보호막은 질화 규소로 이루어진 액정 표시 장치용 박막 트랜지스터 기판,
- 제 1 항에서,상기 게이트 절연막 또는 상기 보호막은 질화 규소로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054583A KR100315914B1 (ko) | 1998-12-12 | 1998-12-12 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
| TW088108643A TW413949B (en) | 1998-12-12 | 1999-05-26 | Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same |
| US09/418,476 US6531392B2 (en) | 1998-12-12 | 1999-10-15 | Method of forming a thin film transistor array panel using photolithography techniques |
| CNB991248171A CN1165970C (zh) | 1998-12-12 | 1999-11-18 | 供液晶显示器用薄膜晶体管阵列面板及其制造方法 |
| JP35368099A JP4801828B2 (ja) | 1998-12-12 | 1999-12-13 | 液晶表示装置用薄膜トランジスタ基板の製造方法 |
| US10/288,440 US6649934B2 (en) | 1998-12-12 | 2002-11-06 | Thin film transistor array panel for a liquid crystal display and methods for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980054583A KR100315914B1 (ko) | 1998-12-12 | 1998-12-12 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039288A KR20000039288A (ko) | 2000-07-05 |
| KR100315914B1 true KR100315914B1 (ko) | 2002-12-26 |
Family
ID=19562508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980054583A KR100315914B1 (ko) | 1998-12-12 | 1998-12-12 | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100315914B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7952099B2 (en) * | 2006-04-21 | 2011-05-31 | Beijing Boe Optoelectronics Technology Co., Ltd. | Thin film transistor liquid crystal display array substrate |
| CN100483232C (zh) * | 2006-05-23 | 2009-04-29 | 北京京东方光电科技有限公司 | 一种tft lcd阵列基板结构及其制造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920003553B1 (ko) * | 1989-05-19 | 1992-05-04 | 김두진 | 양변기용 깔개 |
| KR970028753A (ko) * | 1995-11-20 | 1997-06-24 | 김주용 | 액정 표시 소자의 제조 방법 |
-
1998
- 1998-12-12 KR KR1019980054583A patent/KR100315914B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920003553B1 (ko) * | 1989-05-19 | 1992-05-04 | 김두진 | 양변기용 깔개 |
| KR970028753A (ko) * | 1995-11-20 | 1997-06-24 | 김주용 | 액정 표시 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000039288A (ko) | 2000-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100321925B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR100366768B1 (ko) | 배선의 접촉부 및 그의 제조 방법과 이를 포함하는 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| KR20100021236A (ko) | 박막 트랜지스터 표시판 및 그의 제조 방법 | |
| KR20030016051A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20040042413A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100783702B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100315914B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR20000073727A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100623988B1 (ko) | 배선의 접촉 구조 및 그의 제조 방법과 이를 포함하는박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100299684B1 (ko) | 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 | |
| KR100330097B1 (ko) | 액정표시장치용박막트랜지스터기판및그제조방법 | |
| KR20000026540A (ko) | 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판 | |
| KR100686236B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100490043B1 (ko) | 평면구동방식의액정표시장치및그제조방법 | |
| KR100552300B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20010005222A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100750919B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100796746B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100670050B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100560971B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100729776B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100709707B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100878278B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조 방법 | |
| KR20010017529A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121015 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141030 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20171101 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 18 |
|
| EXPY | Expiration of term |