KR100299684B1 - 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 - Google Patents

4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 Download PDF

Info

Publication number
KR100299684B1
KR100299684B1 KR1019980041355A KR19980041355A KR100299684B1 KR 100299684 B1 KR100299684 B1 KR 100299684B1 KR 1019980041355 A KR1019980041355 A KR 1019980041355A KR 19980041355 A KR19980041355 A KR 19980041355A KR 100299684 B1 KR100299684 B1 KR 100299684B1
Authority
KR
South Korea
Prior art keywords
gate
layer
data
line
pad
Prior art date
Application number
KR1019980041355A
Other languages
English (en)
Other versions
KR20000024704A (ko
Inventor
홍문표
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to KR1019980041355A priority Critical patent/KR100299684B1/ko
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to TW88108889A priority patent/TW557387B/zh
Priority to TW88109951A priority patent/TW548499B/zh
Priority to CNB991205421A priority patent/CN1139837C/zh
Priority to JP28140999A priority patent/JP2000111958A/ja
Priority to US09/410,760 priority patent/US6429057B1/en
Publication of KR20000024704A publication Critical patent/KR20000024704A/ko
Application granted granted Critical
Publication of KR100299684B1 publication Critical patent/KR100299684B1/ko
Priority to US10/172,982 priority patent/US6642074B2/en
Priority to US10/644,917 priority patent/US6787809B2/en
Priority to US10/933,545 priority patent/US7078255B2/en
Priority to US11/451,686 priority patent/US20060228821A1/en
Priority to US11/750,630 priority patent/US7504290B2/en
Priority to US12/364,736 priority patent/US20090179202A1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

첫째 마스크를 이용하여 기판 위에 게이트 배선을 가로 방향으로 형성한다. 게이트 절연막, 반도체층, 접촉층 및 크롬이나 알루미늄-네오디뮴 합금으로 이루어진 데이터 도체층의 4중층을 연속하여 적층하고 둘째 마스크를 이용하여 건식 식각 방법으로 패터닝한다. 패턴은 가로 및 세로 방향으로 길게 뻗도록 하여 행렬 또는 그물 형태로 만들며, 4중층은 모든 게이트 배선을 덮으며, 화소 영역에는 기판을 드러내는 개구부가 형성된다. 이와 더불어, 게이트 패드를 드러내는 접촉 구멍을 형성한다. ITO막을 적층하고 그 위에 감광막을 형성한 다음 셋째 마스크를 이용하여 건식 식각 방법으로 ITO막을 패터닝하여 투명 도전체 패턴을 형성하고, 투명 도전체 패턴으로 덮이지 않은 데이터 도체층 및 접촉층을 건식 식각한다. 보호막을 적층하고 넷째 마스크를 이용하여 패터닝하여 개구부를 형성하고, 개구부 아래로 드러난 반도체층을 식각하여 인접하는 두 데이터선 하부의 반도체층을 서로 분리한다.

Description

4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용 박막 트랜지스터 기판
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다. 물론 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 바 있으나, 이를 실제로 적용하기가 매우 어려운 문제점이 있다.
그러면, 4장의 마스크를 이용한 종래의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 설명한다.
먼저, 첫째 마스크를 이용하여 기판 위에 저항이 작은 알루미늄이나 알루미늄 합금 등으로 게이트 배선을 형성한 후 그 위에 게이트 절연막, 비정질 규소층, n+ 비정질 규소층 및 금속층을 연속하여 적층한다. 둘째 마스크를 이용하여 금속층, n+ 비정질 규소층, 비정질 규소층의 삼층막을 패터닝한다. 이때, 게이트 패드 상부에는 삼층막 패턴이 남아 있지 않고 게이트 절연막만이 남아 있는 상태가 된다. 이어, ITO(indium tin oxide)막을 적층하고 셋째 마스크를 이용하여 패터닝한다. 이때, 게이트 패드 상부에는 ITO막이 남아 있지 않다. ITO막으로 덮이지 않은 금속층 및 n+ 비정질 규소층을 패터닝한 후, 보호막을 적층한다. 마지막으로, 넷째 마스크를 이용하여 보호막과 보호막 하부의 게이트 절연막을 패터닝하면 박막 트랜지스터 기판이 완성된다. 여기에서 마지막 단계인 보호막 패터닝 단계에서 게이트 패드 부분의 게이트 절연막이 제거된다.
이와 같이, 종래의 4장의 마스크를 이용한 제조 방법에서는 알루미늄 또는 알루미늄 합금으로 만들어진 게이트 패드가 그대로 노출된다. 그러나 알루미늄이나 알루미늄 합금은 저항은 작으나 물리적, 화학적 자극에 약하기 때문에 쉽게 손상되기 쉽다. 이를 보상하기 위해서는 게이트 배선을 이중막으로 하거나 물리적, 화학적인 손상이 적은 금속을 사용하여야 하는데, 전자의 경우에는 공정이 복잡해지고 후자의 경우에는 이러한 금속들이 저항이 큰 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 새로운 방법을 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 게이트 패드를 보호할 수 있는 액정 표시 장치를 4장의 마스크를 이용하여 제조하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 액정 표시 장치의 누설 전류를 방지하는 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이고,
도 4a, 5a, 6a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고,
도 4b, 5b, 6b는 각각 도 4a, 5a, 6a에서 Ⅳb-Ⅳb, Ⅴb-Ⅴb, Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고,
도 4c, 5c, 6c는 각각 도 4a, 5a, 6c에서 Ⅳc-Ⅳc, Ⅴc-Ⅴc, Ⅵc-Ⅵc 선을 따라 잘라 도시한 단면도이고,
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 8은 도 7에 도시한 박막 트랜지스터 기판을 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이며,
도 9는 도 7에 도시한 박막 트랜지스터 기판을 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이고,
도 10a와 11a는 본 발명의 제2 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고,
도 10b와 11b는 각각 도 10a와 11a에서 Ⅹb-Ⅹb, ⅩIb-ⅩIb 선을 따라 잘라 도시한 단면도이고,
도 12는 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 배치도이고,
도 13은 도 12에 도시한 박막 트랜지스터 기판을 ⅩⅢ-ⅩⅢ 선을 따라 잘라 도시한 단면도이고,
도 14는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 15는 도 14에 도시한 박막 트랜지스터 기판을 ⅩⅤ-ⅩⅤ 선을 따라 잘라 도시한 단면도이며,
도 16은 도 14에 도시한 박막 트랜지스터 기판을 ⅩⅥ-ⅩⅥ 선을 따라 잘라 도시한 단면도이다.
이러한 과제를 달성하기 위하여 본 발명에서는 게이트 절연막, 반도체층, 접촉층 및 데이터 도체층을 한꺼번에 패터닝한다.
본 발명에 따르면 먼저, 첫째 마스크를 이용하여 절연 기판 위에 게이트 배선을 형성한다. 둘째 마스크를 이용하여 게이트 배선 및 기판 위에 게이트 절연막, 반도체층, 접촉층 및 데이터 도체층을 포함하는 4중층을 형성한 후, 데이터 도체층 상부 및 데이터 도체층으로 둘러싸인 영역에 셋째 마스크를 이용하여 도전 패턴을 형성한다. 도전 패턴으로 덮이지 않은 데이터 도체층을 식각하여 데이터 배선을 형성하고 데이터 배선으로 덮이지 않은 접촉층을 식각한다. 넷째 마스크를 이용하여 보호막을 형성하고 보호막으로 덮이지 않은 반도체층을 식각한다.
여기에서, 게이트 배선은 게이트선, 게이트 전극, 게이트 패드를 포함하며, 4중층은 게이트 패드를 드러내는 제1 접촉 구멍을 가지고 있고 제1 접촉 구멍 위에는 보호막의 제2 접촉 구멍이 형성되어 있을 수 있다.
이 때, 도전 패턴은 제1 접촉 구멍을 통하여 게이트 패드 위에 형성되어 있는 제1 도전층 패턴을 포함할 수 있다.
또한 데이터 배선은, 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선, 데이터선의 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드, 데이터선과 연결되어 있으며 게이트 전극에 인접하는 소스 전극, 게이트 전극에 대하여 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하고, 도전 패턴은, 데이터선과 소스 전극과 데이터 패드 위에 형성되어 있는 제1 도전층 패턴, 드레인 전극 위에 형성되어 있는 제2 도전층 패턴, 제2 도전층 패턴에 연결되어 있으며 게이트선 및 데이터선으로 둘러싸인 영역에 형성되어 있는 화소 전극을 포함하며, 보호막은 화소 전극을 노출시키는 제1 개구부와 데이터 패드 위에 형성된 상기 제1 도전층 패턴을 드러내는 제2 개구부를 가지고 있을 수 있다.
보호막은 인접하는 두 데이터선 사이의 반도체층의 일부를 드러내는 제3 개구부를 가지고 있을 수 있으며, 이때 제3 개구부의 반도체층은 제거되어 인접한 두 데이터선 하부의 반도체층은 서로 분리된다.
화소 전극은 인접하는 게이트선과 중첩되어 있을 수 있으며, 이때 화소 전극과 게이트선 사이의 반도체층은 고립되어 있는 것이 바람직하다.
또한, 게이트 절연막은 게이트 패드 및 데이터 패드의 사이에 형성되어 있는 제1 부분을 포함할 수 있으며, 이때 보호막은 게이트 절연막의 제1 부분 위의 반도체층을 드러내는 제4 개구부를 가지고 있으며 제1 부분 위의 반도체층은 제거되어 게이트 패드 상부 및 데이트 패드 하부의 반도체층이 서로 분리되어 있는 것이 바람직하다.
또한, 화소 전극을 드러내는 제1 개구부는 상기 화소 전극의 가장자리를 모두 덮고 있을 수도 있으며, 일부를 노출시킬 수도 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판은 독립 배선 방식에도 적용될 수 있다. 즉, 기판 위에 화소 전극과 중첩되는 유지 배선을 형성하고, 4층막을 유지 배선 위에 형성하되, 유지 배선과 화소 전극 사이의 반도체층을 고립시킨다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 내지 도 3을 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고, 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 단면도이다.
먼저, 절연 기판(10) 위에 알루미늄 또는 알루미늄 합금 등의 금속으로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함하며, 단일층으로 형성될 수도 있지만, 이중층이나 삼중층으로 형성될 수도 있다. 단일층으로 형성하는 경우에는 알루미늄(Al)이나 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 이중층으로 형성하는 경우에는 아래층은 알루미늄(Al)-네오디뮴(Nd) 합금으로 만들고, 위층은 몰리브덴(Mo)-텅스텐(W) 합금으로 만들 수 있다.
게이트 배선(22, 24, 26) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 형성되어 있는데, 게이트 절연막(30)은 게이트 배선(22, 24, 26) 위뿐 아니라 세로 방향을 따라서도 쭉 연장되어 그물 모양을 이루고 있다.
게이트 절연막(30) 위에는 수소화 비정질 규소 따위의 반도체로 이루어진 반도체층(42, 47)이 형성되어 있으며, 반도체층(42, 47)은 세로 방향으로 길게 형성되어 있으며 서로 분리되어 있는 다수의 제1 부분(42)과 제1 부분(42) 사이의 게이트선(22) 상부에 위치하며 제1 부분(42)과 분리되어 고립된 다수의 제2 부분(47)으로 나뉘어 있으며, 게이트 패드(26)에 인접한 제1 부분(42)은 게이트 패드(26) 부분까지 연장되어 있다.
반도체층(42, 47) 위에는 n형 불순물로 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(52, 54, 56, 57, 58)이 형성되어 있으며, 접촉층(52, 54, 56, 57, 58) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 64, 66, 67, 68)이 형성되어 있다. 데이터 배선(62, 64, 66, 67, 68)은 세로 방향으로 형성되어 있으며 게이트 전극(24)에 인접한 소스 전극을 포함하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(66), 데이터선(62)과 분리되어 있으며 게이트 전극(24)에 대하여 소스 전극의 반대쪽에 위치하는 드레인 전극(64), 게이트 패드(26) 부근에 형성되어 있는 제1 고립 데이터 도체(68), 그리고 반도체층의 제2 부분(47) 위에 형성되어 있는 제2 고립 데이터 도체(67)를 포함한다. 접촉층(52, 54, 56, 57, 58)은 반도체층(42, 47)과 데이터 배선(62, 64, 66, 67, 68) 사이에 형성되어 있고, 데이터 배선(62, 64, 66, 67, 68)과 동일한 형태를 지닌다.
한편, 게이트 패드(26) 위에 형성된 게이트 절연막(30), 반도체층(42), 접촉층(58) 및 제1 고립 데이터 도체(68)는 게이트 패드(26)를 드러내는 접촉 구멍을 가지고 있다.
데이터 배선(62, 64, 66, 67, 68)의 위, 그리고 게이트선(22)과 데이터선(62)으로 둘러싸인 화소 영역의 기판(10) 위에는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 이루어진 도전체 패턴(71, 72, 73, 74, 75, 76, 77, 78)이 형성되어 있다. 도전체 패턴(71, 72, 73, 74, 75, 76, 77, 78)은 제1 내지 제4 패턴으로 나눌 수 있다. 데이터선(62) 및 데이터 패드(66) 위에 형성되어 있는 제1 패턴(72)은 데이터선(62)의 소스 전극 상부에 형성된 부분(73)과 그 외 부분 위에 형성된 부분(71)으로 이루어진다. 제2 패턴(74)은 드레인 전극(64) 위에 형성되어 있는 부분(75)과 화소 영역에 형성되어 있는 화소 전극(77)으로 이루어지며 화소 전극(77)은, 도 1에 도시한 바와 같이, 제2 고립 데이터 도체(67) 위에 형성되어 그 아래에 위치한 전단 게이트선(22)과 중첩됨으로써 유지 축전기를 이룬다. 제3 패턴(76)은 데이터 패드(66) 위에 형성되어 데이터 패드(66)와 외부와의 전기적 접촉을 보완하는 역할을 하며, 제4 패턴(78)은 접촉구를 통하여 노출된 게이트 패드(26) 위에 형성되어 게이트 패드(26)와 외부와의 전기적 접촉을 보완하는 역할을 한다. 여기에서 제1 패턴(72)과 제3 패턴(76)은 서로 연결되어 있지만, 나머지 패턴(74, 78)과는 분리되어 있으며, 제4 패턴(78)은 생략할 수도 있다.
여기에서는 도전체 패턴으로 투명한 도전 물질을 사용하였으나, 반사형 액정 표시 장치의 경우 불투명한 도전 물질을 사용하여도 무방하다.
마지막으로 이러한 구조 전면에 질화규소 따위로 이루어진 보호막(80)이 형성되어 있으며, 보호막(80)에는 화소 전극(77), 제3 및 제4 투명 도전체 패턴(76, 78)을 드러내는 개구부(81, 82, 83)와 게이트 절연막(30)을 드러내는 두 개의 개구부(84, 85)가 형성되어 있다. 개구부(84, 85)는 반도체층을 두 개의 부분(42, 47)으로 분리하는 역할을 하는 것으로서, 특히 본 실시예와 같이 화소 전극(77)이 전단 게이트선과 중첩되는 전단 게이트 방식의 경우, 도 3에 도시한 바와 같이 게이트선(22)을 게이트로 하고, 데이터선(62)을 소스로 하며 화소 전극(77)을 드레인으로 하는 기생 트랜지스터가 생기지 않도록 하는 것이다. 그러나, 이렇게 반도체층을 두 부분으로 분리하는 것은 전단 게이트 방식에서만 필요한 것은 아니다. 즉, 반도체층은 게이트 전압이 인가되는 경우 채널을 형성하기 때문에 이웃하는 두 데이터선이 반도체층을 통하여 연결되어 있으면 두 데이터선 사이에 신호의 간섭이 생기므로 이와 같이 이웃하는 두 데이터선 사이의 반도체층을 분리할 필요가 있다. 이러한 예에 대해서는 제4 실시예에서 상세히 설명한다.
그러면, 이러한 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 내지 도3과 도 4a 내지 도 6c를 참고로 하여 상세히 설명한다.
도 4a, 5a, 6a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고, 도 4b, 5b, 6b는 각각 도 4a, 5a, 6a에서 Ⅳb-Ⅳb, Ⅴb-Ⅴb, Ⅵb-Ⅵb 선을 따라 잘라 도시한 단면도이고, 도 4c, 5c, 6c는 각각 도 4a, 5a, 6c에서 Ⅳc-Ⅳc, Ⅴc-Ⅴc, Ⅵc-Ⅵc 선을 따라 잘라 도시한 단면도이다.
먼저, 도 4a 내지 4c에 도시한 바와 같이, 첫째 마스크를 이용하여 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선을 가로 방향으로 형성한다. 앞서 설명한 바와 같이, 게이트 배선(22, 24, 26)은 알루미늄-네오디뮴 합금막과 몰리브덴-텅스텐 합금막의 이중층으로 만들 수 있으며, 이 경우 건식 식각을 이용하는 것이 바람직하다. 이외에도, 크롬(Cr)막/알루미늄-네오디뮴 합금막의 이중막으로 할 수 있으며 이 경우에는 습식 식각을 이용한다.
다음, 도 5a 내지 5c에 도시한 바와 같이, 게이트 절연막(30), 반도체층(40), 접촉층(50) 및 크롬이나 알루미늄-네오디뮴 합금으로 이루어진 데이터 도체층(60)의 4중층을 연속하여 적층하고 둘째 마스크를 이용하여 건식 식각 방법으로 패터닝한다. 이때, 패턴은 도 5a에 도시한 바와 같이 가로 및 세로 방향으로 길게 뻗도록 하여 행렬 또는 그물 형태로 만들며, 4중층은 모든 게이트 배선(22, 24, 26)을 덮으며, 화소 영역에는 기판(10)을 드러내는 개구부(220)가 형성된다. 이와 더불어, 게이트 패드(26)를 드러내는 접촉 구멍(210)을 형성한다.
다음, 도 6a 내지 6c에 도시한 바와 같이, ITO막을 적층하고 셋째 마스크를 이용하여 건식 식각 방법으로 패터닝하여 투명 도전체 패턴(71, 72, 73, 74, 75, 76, 77, 78)을 형성하고, 투명 도전체 패턴으로 덮이지 않은 데이터 도체층(60) 및 접촉층(50)을 건식 식각한다.
마지막으로 도 1 내지 도 3에 도시한 바와 같이, 질화규소로 만들어진 보호막(80)을 적층하고 넷째 마스크를 이용하여 패터닝하여 개구부(81, 82, 83, 84, 85)를 형성하고, 개구부(84, 85) 아래로 드러난 반도체층(40)을 식각하여 두 부분(42, 47)으로 분리한다. 이때, 보호막(80)과 반도체층(40)의 식각은 건식 식각을 이용하면 연속적으로 이루어질 수 있으며, 식각 기체로는 질화규소 대 비정질 규소의 식각비가 약 10:1인 염소(Cl2)/산소(O2) 기체를 사용할 수 있다.
이러한 박막 트랜지스터 기판은 이외에도 여러 가지 변형된 형태 및 방법으로 제조할 수 있다.
예를 들면, 이 실시예에서는 게이트 절연막(30), 반도체층(40), 접촉층(50) 및 데이터 도체층(60)의 4중층의 패턴을 각 패드 사이에는 형성하지 않지만, 각 패드 사이에 4중층 패턴을 형성하고 후에 각 패드 사이에 형성된 반도체층을 보호막의 패터닝을 통하여 제거하는 방법이 가능하다.
이러한 방법으로 제조된 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명의 제2 실시예에 따라 설명한다.
도 7은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판의 배치도이고, 도 8은 도 7에 도시한 박막 트랜지스터 기판을 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도이며, 도 9는 도 7에 도시한 박막 트랜지스터 기판을 Ⅸ-Ⅸ 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 9에 도시한 바와 같이, 본 실시예에 따른 박막 트랜지스터의 기판의 구조는 패드 부근을 제외하면 제1 실시예와 거의 동일하다. 즉, 제1 실시예의 경우 패드 사이에는 게이트 절연막이 형성되어 있지 않으나 본 실시예에서는 패드 사이에 게이트 절연막(30)이 형성되어 있다. 또한, 패드 사이에 위치한 게이트 절연막 위의 보호막(80)에는, 도 7에서 설명의 편의상 빗금친 부분으로 나타낸 개구부(86)가 형성되어 있고, 개구부(86)의 반도체층은 제거되어 패드들이 반도체층을 통하여 서로 연결되지 않도록 하고 있다.
그러면, 이러한 구조의 박막 트랜지스터 기판을 제조하는 방법에 대하여 도 7 내지 도 9와 도 10a 내지 도 11b를 참고로 하여 상세히 설명한다.
도 10a와 11a는 본 발명의 제2 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이고, 도 10b와 11b는 각각 도 10a와 11a에서 Ⅹb-Ⅹb, ⅩIb-ⅩIb 선을 따라 잘라 도시한 단면도이다.
먼저, 제1 실시예에서와 마찬가지 방법으로 게이트 배선(22, 24, 26)을 형성한 다음, 게이트 절연막(30), 반도체층(40), 접촉층(50) 및 데이터 도체층(60)의 4중층을 연속하여 적층하고 패터닝한다. 이때, 도 10a 및 10b에 도시한 바와 같이, 패드 부분의 4중층이 모두 남도록 형성한다.
다음, 도 11a 및 11b에 도시한 바와 같이, ITO막을 적층하고 건식 식각 방법으로 패터닝하여 투명 도전체 패턴(71, 72, 73, 74, 75, 76, 77, 78)을 형성하고, 투명 도전체 패턴으로 덮이지 않은 데이터 도체층(60) 및 접촉층(50)을 건식 식각한다.
마지막으로 도 7 내지 도 10에 도시한 바와 같이, 보호막(80)을 적층하고 패터닝하여 개구부(81, 82, 83, 84, 85, 86)를 형성하고, 개구부(84, 85, 86) 아래로 드러난 반도체층(40)을 식각하여 이웃하는 데이터선(62) 하부의 부분(42)을 서로 분리함과 동시에 패드 사이에 형성되어 있는 부분을 제거한다.
한편, 제1 및 제2 실시예에서는 화소 전극(77) 가장자리가 보호막(80)으로 덮여 있으나, 그렇지 않을 수도 있다. 이를 본 발명의 제3 실시예에 따른 박막 트랜지스터 기판의 구조를 나타낸 도 12 및 도 13을 참고로 하여 상세히 설명한다. 여기에서 도 13은 도 12에 도시한 박막 트랜지스터 기판을 ⅩⅢ-ⅩⅢ 선을 따라 잘라 도시한 단면도이다.
도 12 및 도 13에 나타낸 바와 같이, 보호막(80)의 개구부(81)가 화소 전극(77)의 가장자리를 드러내고 있다. 따라서, 보호막(80)과 화소 전극(77) 사이에는 기판(10)이 노출된다. 나머지 구조는 제1 실시예와 거의 동일하다.
이러한 구조는 화소 전극(77)과 데이터선(62) 또는 데이터선(62) 상부의 도전체 패턴(72)이 반도체층(42)을 통하여 단락되는 것을 방지하기 위한 것이다. 즉, 오정렬이 발생하여 화소 전극(77)이 데이터선(62) 바깥으로 나와 있는 데이터선(62) 아래의 반도체층(42) 위에 얹히게 되더라도, 보호막(80)에 개구부를 형성하고 반도체층(42)을 식각할 때 개구부에 의해 노출된 반도체층이 제거되므로 화소 전극(77) 하부의 반도체층과 데이터선(62) 하부의 반도체층이 분리된다.
제1 내지 제3 실시예는 전단 게이트 구조의 박막 트랜지스터 기판에 대한 것이지만, 독립 배선 방식의 경우에도 적용 가능하다. 이를 제4 실시예를 통하여 설명한다.
도 14는 본 발명의 제4 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 15는 도 14에 도시한 박막 트랜지스터 기판을 ⅩⅤ-ⅩⅤ 선을 따라 잘라 도시한 단면도이고, 도 16은 도 14에 도시한 박막 트랜지스터 기판을 ⅩⅥ-ⅩⅥ 선을 따라 잘라 도시한 단면도이다.
도 14 내지 도 16에 도시한 바와 같이, 절연 기판(10) 위에 게이트 배선(22, 24, 26) 외에 유지 배선(27, 28)이 동일한 물질과 동일한 층으로 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있는 게이트 패드(26) 및 게이트선(22)의 분지인 게이트 전극(24)을 포함하며, 유지 배선은 게이트선(22)과 분리되어 평행하게 가로 방향으로 연장되어 있는 유지 전극선(27)과 그 끝에 연결되어 있는 유지 패드(28)를 포함한다.
게이트 배선(22, 24, 26) 및 유지 배선(27, 28) 위에는 게이트 절연막(30)이 형성되어 있고, 게이트 절연막(30) 위에는 반도체층(42, 49)이 형성되어 있다. 반도체층(42, 49)은 세로 방향으로 길게 형성되어 있으며 서로 분리되어 있는 다수의 제1 부분(42)과 제1 부분(42) 사이의 유지 전극선(27) 상부에 위치하며 제1 부분(42)과 분리되어 고립된 다수의 제2 부분(49)으로 나뉘어 있다.
반도체층(42, 49) 위에는 접촉층(52, 54, 56, 58, 59)이 형성되어 있으며, 접촉층(52, 54, 56, 58, 59) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 64, 66, 68, 69)이 형성되어 있다. 데이터 배선(62, 64, 66, 68, 69)은 소스 전극을 포함하는 데이터선(62), 데이터 패드(66), 드레인 전극(64), 제1 고립 데이터 도체(68), 그리고 반도체층의 제2 부분(49) 위에 형성되어 있는 제2 고립 데이터 도체(69)를 포함한다. 접촉층(52, 54, 56, 58, 59)은 반도체층(42, 49)과 데이터 배선(62, 64, 66, 68, 69) 사이에 형성되어 있고, 데이터 배선(62, 64, 66, 68, 69)과 동일한 형태를 지닌다.
한편, 게이트 패드(26) 및 유지 패드(28) 위에 형성된 게이트 절연막(30), 반도체층(42), 접촉층(58) 및 제1 고립 데이터 도체(68)는 게이트 패드(26)를 드러내는 접촉 구멍을 가지고 있다.
데이터 배선(62, 64, 66, 68, 69)의 위, 그리고 게이트선(22)과 데이터선(62)으로 둘러싸인 화소 영역의 기판(10) 위에는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 이루어진 투명 도전체 패턴(71, 72, 73, 74, 75, 76, 77, 78)이 형성되어 있으며, 투명 도전체 패턴(71, 72, 73, 74, 75, 76, 77, 78)은 서로 분리되어 있는 제1 내지 제4 패턴으로 나눌 수 있다. 데이터선(62) 위에 형성되어 있는 제1 패턴(72)은 데이터선(62)의 소스 전극 상부에 형성된 부분(73)과 그 외 부분 위에 형성된 부분(71)으로 이루어진다. 제2 패턴(74)은 드레인 전극(64) 위에 형성되어 있는 부분(75)과 화소 영역에 형성되어 있는 화소 전극(77)으로 이루어지며 화소 전극(77)은, 도 1에 도시한 바와 같이, 제2 고립 데이터 도체(69) 위에 형성되어 그 아래에 위치한 유지 전극선(27)과 중첩됨으로써 유지 축전기를 이룬다. 제3 패턴(76)은 데이터 패드(66) 위에 형성되어 데이터 패드(66)와 외부와의 전기적 접촉을 보완하는 역할을 하며, 제4 패턴(78)은 접촉구를 통하여 노출된 게이트 패드(26) 및 유지 패드(28) 위에 형성되어 게이트 패드(26)와 외부와의 전기적 접촉을 보완하는 역할을 한다.
마지막으로 이러한 구조 전면에 질화규소 따위로 이루진 보호막(80)이 형성되어 있으며, 보호막(80)에는 인접하는 두 데이터선(62) 사이의 게이트선(22) 위에 형성되어 있는 게이트 절연막(30)과 화소 전극(77)을 드러내는 개구부가 형성되어 있다. 따라서 보호막(80)이 데이터선(62)을 따라 형성되어 있는 셈이 되며, 인접하는 두 데이터선(62) 사이의 보호막(80)을 모두 제거하고 드러난 반도체층도 모두 제거함으로써 두 데이터선(62)이 반도체층으로 서로 연결되지 않도록 하는 동시에 화소 전극(77)이 보호막(80)으로 덮이지 않도록 한다. 보호막(80)에는 또한 제3 및 제4 투명 도전체 패턴(76, 78)을 드러내는 개구부(81, 82, 83)가 형성되어 있다.
기타 다른 구조는 제3 실시예와 유사하다.
이와 같은 구조의 박막 트랜지스터 기판의 제조 방법은 게이트 배선(22, 24, 26)을 형성할 때 유지 배선(27, 28)을 함께 형성한다는 점을 제외하면, 제1 실시예의 경우와 유사하다.
본 발명에 따르면 4장의 마스크를 이용하여 액정 표시 장치용 박막 트랜지스터 기판을 제조하면서도 게이트 패드를 보호할 수 있으며, 액정 표시 장치의 누설 전류를 효과적으로 방지할 수 있다.

Claims (21)

  1. 첫째 마스크를 이용하여 절연 기판 위에 게이트 배선을 형성하는 단계,
    둘째 마스크를 이용하여 상기 게이트 배선 및 상기 기판 위에 게이트 절연막, 반도체층, 접촉층 및 데이터 도체층을 포함하는 4중층 패턴을 형성하는 단계,
    상기 데이터 도체층 상부 및 상기 데이터 도체층으로 둘러싸인 영역에 셋째 마스크를 이용하여 도전 패턴을 형성하는 단계,
    상기 도전 패턴으로 덮이지 않은 데이터 도체층 부분을 식각하여 데이터 배선을 형성하는 단계,
    상기 데이터 배선으로 덮이지 않은 접촉층 부분을 식각하는 단계,
    넷째 마스크를 이용하여 보호막을 형성하는 단계,
    상기 보호막으로 덮이지 않은 반도체층 부분을 식각하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 게이트 배선은 제1 방향으로 뻗어 있는 게이트선, 상기 게이트선에 전기적으로 연결되는 게이트 전극, 상기 게이트선의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받는 게이트 패드를 포함하며,
    상기 4중층 패턴은 상기 게이트 패드를 드러내는 제1 접촉 구멍을 가지고 있으며,
    상기 보호막은 상기 제1 접촉 구멍을 드러내는 제2 접촉 구멍을 가지고 있는
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제1항에서,
    상기 게이트 배선은 제1 방향으로 뻗어 있는 게이트선, 상기 게이트선에 전기적으로 연결되는 게이트 전극, 상기 게이트선의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받는 게이트 패드를 포함하며,
    상기 4중층 패턴은 상기 게이트 패드를 드러내는 제1 접촉 구멍을 가지고 있으며,
    상기 도전 패턴은 상기 제1 접촉 구멍을 통하여 상기 게이트 패드 위에 형성되어 있는 제1 도전층 패턴을 포함하며,
    상기 보호막은 상기 제1 도전층 패턴을 드러내는 제2 접촉 구멍을 가지고 있는
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제1항에서,
    상기 게이트 배선은, 제1 방향으로 뻗어 있는 게이트선, 상기 게이트선에 전기적으로 연결되는 게이트 전극, 상기 게이트선의 끝에 연결되어 있어 외부로부터의 주사 신호를 인가 받는 게이트 패드를 포함하고,
    상기 데이터 배선은, 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선, 상기 데이터선의 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하고,
    상기 도전 패턴은, 상기 데이터선과 상기 소스 전극과 상기 데이터 패드 위에 형성되어 있는 제1 도전층 패턴, 상기 드레인 전극 위에 형성되어 있는 제2 도전층 패턴, 상기 제2 도전층 패턴에 연결되어 있으며 상기 게이트선 및 상기 데이터선으로 둘러싸인 영역에 형성되어 있는 화소 전극을 포함하며,
    상기 보호막은 상기 화소 전극을 노출시키는 제1 개구부와 상기 데이터 패드 위에 형성된 상기 제1 도전층 패턴을 드러내는 제2 개구부를 가지고 있는
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제4항에서,
    상기 보호막은 인접하는 두 데이터선 사이의 반도체층의 일부를 드러내는 제3 개구부를 가지고 있으며 상기 제3 개구부의 반도체층은 제거되어 상기 인접한 두 데이터선 하부의 반도체층을 서로 분리시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제5항에서,
    상기 화소 전극은 인접하는 게이트선과 중첩되어 있으며 상기 화소 전극과 상기 게이트선 사이의 반도체층은 고립되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제5항 또는 제6항에서,
    상기 게이트 절연막은 상기 게이트 패드 및 데이터 패드의 사이에 형성되어 있는 제1 부분을 포함하고, 상기 보호막은 상기 게이트 절연막의 제1 부분 위의 반도체층을 드러내는 제4 개구부를 가지고 있으며, 상기 제1 부분 위의 반도체층은 제거되어 상기 게이트 패드 상부 및 상기 데이트 패드 하부의 상기 반도체층을 서로 분리시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제5항 또는 제6항에서,
    상기 제1 개구부는 상기 화소 전극의 가장자리를 모두 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제5항 또는 제6항에서,
    상기 제1 개구부는 상기 화소 전극의 가장자리를 노출시키는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 제5항에서,
    상기 기판 위에 상기 화소 전극과 중첩되는 유지 배선을 형성하는 단계를 더 포함하며,
    상기 4중층 패턴은 상기 유지 배선 위에 형성되어 있으며,
    상기 유지 배선과 상기 화소 전극 사이의 반도체층은 고립되어 있는
    액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제1항에서,
    상기 도체층은 투명 도전체로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제11항에서,
    상기 도체층은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 절연 기판 위에 형성되어 있으며 제1 방향으로 뻗어 있는 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극, 상기 게이트선의 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 및 상기 기판 위에 그물 모양으로 형성되어 있으며 상기 게이트 패드를 드러내는 접촉 구멍을 가지고 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 위에 형성되어 있으며 상기 제1 방향과 교차하는 제2 방향으로 뻗어 있는 데이터선, 상기 게이트 전극에 인접한 소스 전극, 상기 데이터선의 한쪽 끝에 연결되어 있는 데이터 패드, 상기 데이터선 및 소스 전극과 분리되어 있으며 상기 게이트 전극에 대하여 상기 소스 전극의 반대쪽에 위치하는 드레인 전극을 포함하는 데이터 배선,
    상기 데이터선 및 상기 소스 전극 위에 형성되어 있는 제1 패턴, 상기 드레인 전극 위에 형성되어 있는 제2 패턴, 상기 제2 패턴과 연결되어 있는 화소 전극, 상기 데이터 패드 위에 형성되어 있는 제3 패턴을 포함하는 도전체,
    상기 도전체, 반도체층 및 기판 위에 형성되어 있으며 상기 화소 전극을 드러내는 제1 개구부와 이웃하는 데이터선 사이의 게이트 절연막을 드러내는 제2 개구부 및 상기 게이트 패드 상부의 제3 개구부와 상기 데이터 패드를 드러내는 제4 개구부를 가지고 있는 보호막
    을 포함하며,
    상기 데이터 배선은 상기 도전체와 상기 반도체층의 사이에만 형성되어 있고, 상기 반도체층은 상기 제2 개구부의 게이트 절연막을 제외한 모든 게이트 절연막 위에 형성되어 있으며 인접한 두 데이터선 하부의 반도체층은 서로 분리되어 있는
    액정 표시 장치용 박막 트랜지스터 기판.
  14. 제13항에서,
    상기 반도체층과 상기 데이터 배선의 사이에 상기 데이터 배선과 동일한 모양으로 형성되어 있으며 상기 반도체층과 상기 데이터 배선 사이의 접촉 저항을 줄이기 위한 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  15. 제14항에서,
    상기 도전체는 상기 접촉 구멍을 통하여 상기 게이트 패드 위에 형성되어 있는 제4 패턴을 더 포함하며, 상기 제3 개구부는 상기 제4 패턴을 드러내는 액정 표시 장치용 박막 트랜지스터 기판.
  16. 제14항에서,
    상기 화소 전극은 인접하는 게이트선과 중첩되어 있으며 상기 화소 전극과 상기 게이트선 사이의 반도체층은 고립되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  17. 제14항에서,
    상기 게이트 절연막은 상기 게이트 패드 및 데이터 패드의 사이에 형성되어 있는 제1 부분을 포함하며, 상기 보호막은 상기 게이트 절연막의 제1 부분을 드러내는 제5 개구부를 가지고 있으며, 상기 제5 개구부에는 반도체층이 형성되어 있지 않은 액정 표시 장치용 박막 트랜지스터 기판.
  18. 제14항에서,
    상기 제1 개구부는 상기 화소 전극의 가장자리를 모두 덮고 있는 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제14항에서,
    상기 제1 개구부는 상기 화소 전극의 가장자리를 노출시키는 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제19항에서,
    상기 기판 위에 형성되어 있고 상기 게이트 절연막으로 덮여 있으며 상기 화소 전극과 중첩되어 있는 유지 배선을 더 포함하며,
    상기 유지 배선과 상기 화소 전극 사이의 반도체층은 고립되어 있는
    액정 표시 장치용 박막 트랜지스터 기판.
  21. 제19항에서,
    상기 도전체는 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
KR1019980041355A 1998-01-10 1998-10-01 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판 KR100299684B1 (ko)

Priority Applications (12)

Application Number Priority Date Filing Date Title
KR1019980041355A KR100299684B1 (ko) 1998-10-01 1998-10-01 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
TW88108889A TW557387B (en) 1998-10-01 1999-05-27 Thin film transistor array panels for liquid crystal displays and methods of manufacturing the same
TW88109951A TW548499B (en) 1998-10-01 1999-06-11 Thin film transistor array panels and manufacturing methods of the same
CNB991205421A CN1139837C (zh) 1998-10-01 1999-09-29 液晶显示器用薄膜晶体管阵列基板及其制造方法
JP28140999A JP2000111958A (ja) 1998-10-01 1999-10-01 ４枚のマスクを利用した液晶表示装置用薄膜トランジスタ基板の製造方法及び液晶表示装置用薄膜トランジスタ基板
US09/410,760 US6429057B1 (en) 1998-01-10 1999-10-01 Method for manufacturing thin film transistor array panel for liquid crystal display
US10/172,982 US6642074B2 (en) 1998-10-01 2002-06-18 Method for manufacturing thin film transistor array panel for LCD having a quadruple layer by a second photolithography process
US10/644,917 US6787809B2 (en) 1998-10-01 2003-08-21 Thin film transistor array panel
US10/933,545 US7078255B2 (en) 1998-10-01 2004-09-03 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US11/451,686 US20060228821A1 (en) 1998-10-01 2006-06-13 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US11/750,630 US7504290B2 (en) 1998-10-01 2007-05-18 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
US12/364,736 US20090179202A1 (en) 1998-10-01 2009-02-03 Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980041355A KR100299684B1 (ko) 1998-10-01 1998-10-01 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판

Publications (2)

Publication Number Publication Date
KR20000024704A KR20000024704A (ko) 2000-05-06
KR100299684B1 true KR100299684B1 (ko) 2001-10-27

Family

ID=19552933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980041355A KR100299684B1 (ko) 1998-01-10 1998-10-01 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판

Country Status (1)

Country Link
KR (1) KR100299684B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560974B1 (ko) * 1998-11-26 2006-09-06 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR20010109789A (ko) * 2000-06-02 2001-12-12 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
KR960032778A (ko) * 1995-02-20 1996-09-17 가네꼬 히사시 금속 반도체 접합 전계 효과 트랜지스터

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100518A (ja) * 1987-10-14 1989-04-18 Hitachi Ltd アクティブマトリクス基板の製造方法
KR960032778A (ko) * 1995-02-20 1996-09-17 가네꼬 히사시 금속 반도체 접합 전계 효과 트랜지스터

Also Published As

Publication number Publication date
KR20000024704A (ko) 2000-05-06

Similar Documents

Publication Publication Date Title
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
JP4413337B2 (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP4131297B2 (ja) 液晶表示装置の製造方法
KR100372306B1 (ko) 박막트랜지스터의제조방법
KR100299684B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100560974B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
JP2000164874A (ja) 薄膜トランジスタアレイ基板とその製造方法および液晶表示装置
KR100646790B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20000073727A (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR20010002661A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100686224B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR20000026540A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR100315914B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100759968B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판, 그 제조 방법 및그 수리 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100720085B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100590749B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100623987B1 (ko) 박막 트랜지스터 어레이 기판, 그의 제조 방법 및 그의수리 방법
KR100502813B1 (ko) 박막트랜지스터의제조방법,박막트랜지스터기판및그제조방법
KR100552300B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20080044986A (ko) 어레이 기판 및 이의 제조 방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100566815B1 (ko) 액정표시패널 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120515

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140929

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150528

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170529

Year of fee payment: 17

LAPS Lapse due to unpaid annual fee