KR100560974B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 - Google Patents

액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 Download PDF

Info

Publication number
KR100560974B1
KR100560974B1 KR1019980050879A KR19980050879A KR100560974B1 KR 100560974 B1 KR100560974 B1 KR 100560974B1 KR 1019980050879 A KR1019980050879 A KR 1019980050879A KR 19980050879 A KR19980050879 A KR 19980050879A KR 100560974 B1 KR100560974 B1 KR 100560974B1
Authority
KR
South Korea
Prior art keywords
gate
electrode
data
layer
line
Prior art date
Application number
KR1019980050879A
Other languages
English (en)
Other versions
KR20000033835A (ko
Inventor
허성욱
공향식
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980050879A priority Critical patent/KR100560974B1/ko
Publication of KR20000033835A publication Critical patent/KR20000033835A/ko
Application granted granted Critical
Publication of KR100560974B1 publication Critical patent/KR100560974B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

먼저, 첫째 마스크를 이용하여 기판 위에 게이트선, 게이트 전극을 포함하는 게이트 배선을 가로 방향으로 형성하고, 게이트 절연막, 비정질 규소로 이루어진 반도체층, 도핑된 비정질 규소층 및 데이터 금속층의 4중층을 차례로 적층하고 둘째 마스크를 이용하여 데이터 금속층을 패터닝하여 데이터 배선을 형성하고, 도핑된 비정질 규소층을 식각하여 접촉층을 형성한다. 보호막 및 감광막을 차례로 적층하고, 부분적으로 빛의 투과량을 조절할 수 있는 셋째 마스크를 이용하여 보호막, 반도체층 및 게이트 절연막과 함께 한꺼번에 식각하여 드레인 전극, 데이터 패드 및 게이트 패드를 드러낸다. 이때, 게이트 패드 상부의 감광막은 데이터 배선 또는 게이트선 상부의 감광막보다 얇게 남도록 형성한 다음, 건식 식각으로 패터닝하여 보호막은 데이터 배선 또는 게이트선을 덮도록 형성하고 게이트 절연막은 게이트 패드만을 드러내도록 형성한다. 여기서, 서로 이웃하는 두 데이터선이 전기적으로 연결되어 두 데이터선에 전달되는 신호의 간섭이 생기는 것을 방지하기 위하여 게이트선 상부에서 반도체층을 분리하는 것이 바람직하다. 이어, ITO막을 적층하고 넷째 마스크를 이용한 패터닝을 실시하여 드레인 전극과 연결되는 화소 전극, 데이터 패드와 연결되는 데이터용 전극 및 게이트 패드와 연결되는 게이트용 전극을 형성한다.

Description

액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하며, 현재는 통상 5장 또는 6장의 마스크가 사용되고 있다. 물론 4장의 마스크를 이용하여 박막 트랜지스터 기판을 제조하는 방법에 대해서도 공개된 바 있으나, 이를 실제로 적용하기가 매우 어려운 문제점이 있다.
한편, 신호 지연을 방지하기 위하여 배선은 저저항을 가지는 알루미늄(Al) 또는 알루미늄 합금(Al alloy) 등과 같은 물질을 사용하는 것이 일반적이다. 그러나, 액정 표시 장치에서와 같이 패드부에서 ITO(indium tin oxide)를 사용하여 패드부의 신뢰성을 확보하는 경우 알루미늄 또는 알루미늄 합금과 ITO의 접촉 특성이 좋지 않아 다른 금속을 개재하고 알루미늄 또는 알루미늄 합금은 제거해야 한다. 이때, 개재되는 금속은 알루미늄 또는 알루미늄 합금과 한 번에 식각되지 않아야 하기 때문에 사진 공정이 추가되어 공정이 복잡해지는 문제점이 있으며, 알루미늄 또는 알루미늄 합금을 제거할 때 언더 컷이 발생하면 패드부에서 부식이 발생하는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 방법을 단순화하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 제조 공정을 단순화하기 위해 사진 공정에서 부분적으로 빛의 투과량을 조절하여 감광막을 부분적으로 다른 두께로 남기어 선택적으로 식각하거나 보호막 및 게이트 절연막과 함께 패터닝하여 반도체층을 형성할 때, 패드부를 노출시킨다.
이러한 방법은 4매 또는 그 이상의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판에 모두 적용할 수 있다.
우선, 4매 마스크를 이용하는 제조 방법에서는 첫 번째 마스크를 이용하여 형성된 게이트 배선 및 상기 기판 위에 게이트 절연막, 반도체층, 도핑된 비정질 규소층 및 데이터 도체층을 차례로 적층하고 둘째 마스크를 이용하여 상기 데이터 배선 및 접촉층을 형성한다. 다음, 데이터 배선 및 반도체층 상부에 보호막 및 감광막을 차례로 적층하고 부분적으로 빛의 투과량을 조절할 수 있는 셋째 마스크를 이용한 사진 공정으로 상기 데이터선 및 상기 드레인 전극 일부의 상부 감광막을 화소보다 두껍게 남기고 건식 식각으로 보호막, 반도체층을 식각하는 동시에 드레인 전극 및 데이터 패드를 드러낸다. 이때, 게이트 패드 상부에는 감광막을 제거하여 건식 식각시 게이트 절연막도 함께 식각되어 게이트 패드도 드러나도록 한다. 다음, 보호막 및 상기 게이트 절연막 상부에 도전층을 적층하고 패터닝하여 드러난 드레인 전극과 연결되는 화소 전극, 데이터 패드와 연결되는 데이터용 전극 및 게이트용 전극을 형성한다.
이때, 서로 이웃하는 상기 데이터선 하부의 상기 반도체층을 서로 분리하는 것이 바람직하며, 감광막은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성할 수 있다. 또한, 셋째 마스크에는 빛의 투과량을 줄이기 위하여 모자이크 모양의 요철 또는 투명 및 불투명 패턴 및 슬릿 패턴을 형성할 수 있으며, 코팅막을 형성할 수도 있다.
다른 제조 방법에서는, 절연 기판 위에 게이트 배선을 형성하고 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층 및 감광막을 적층한다. 이어, 부분적으로 빛의 투과량을 조절할 수 있는 마스크를 이용한 사진 공정으로 도핑된 비정질 규소층 및 비정질 규소층을 식각하여 게이트 전극 상부에 접촉층 및 반도체층을 형성하는 동시에 게이트 절연막을 식각하여 게이트 패드를 드러낸다. 이때, 투과량을 조절할 수 없는 마스크를 사용하는 경우에는 반도체층과 게이트 절연막을 함께 패터닝하여 게이트 패드를 드러내도 된다. 이어, 데이터 배선을 형성할 게이트 패드와 연결되는 제1 게이트용 전극을 형성하고, 드레인 전극 제1 게이트용 전극 및 데이터 패드를 드러내는 보호막을 형성한다. 다음, 기판의 상부에 도전층을 적층하고 패터닝하여 드레인 전극과 연결되는 화소 전극, 제1 게이트용 전극과 연결되는 제2 게이트용 전극 및 데이터 패드와 연결되는 데이터용 전극을 형성한다.
이렇게 제2 게이트용 전극과 게이트 패드 사이에 제1 게이트용 전극을 형성하는 경우에는 제2 게이트용 전극을 ITO로 형성하고 게이트 배선을 저저항을 가지는 알루미늄 또는 알루미늄 합금의 단일막으로 형성할 수 있는 동시에 패드부의 접촉 신뢰성을 확보할 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
본 발명의 실시예에서는, 제조 공정을 단순화하기 위해 사진 공정에서 부분적으로 빛의 투과량을 조절하여 감광막을 부분적으로 다른 두께로 남기어 선택적으로 식각하여 반도체층을 형성할 때 패드부를 드러내는 첫 번째 방법과 보호막 및 게이트 절연막과 반도체층을 패터닝할 때 패드부를 드러내는 두 번째 방법이 있다.
먼저, 제1 및 제2 실시예를 통하여 첫 번째 방법에 대하여 상세하게 설명하기로 한다.
도 1 내지 도 4를 참고로 하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다. 이러한 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조는 이후에 설명되는 4매 마스크를 이용한 제조 방법에 따라 제조된 것이다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 박막 트랜지스터부 및 화소부의 단면도이고, 도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 게이트 패드부의 단면도이고, 도 4는 도 1에 도시한 박막 트랜지스터 기판을 IV-IV 선을 따라 잘라 도시한 데이터 패드부의 단면도이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금과 크롬, 몰리브덴 또는 몰리브덴 합금의 단일막 또는 이중막으로 만들어진 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(26) 및 게이트선(22)의 분지인 박막 트랜지스터의 게이트 전극(24)을 포함한다.
기판(10) 위에는 질화규소(SiNx) 따위로 이루어진 게이트 절연막(30)이 게이트 배선(22, 24)을 덮고 있으며, 게이트 절연막(30)에는 게이트 패드(26)를 드러내는 접촉 구멍(36)이 형성되어 있다.
게이트 배선(22, 24) 상부의 게이트 절연막(30) 위에는 반도체층(42, 44)이 각각 형성되어 있으며, 도 4에서 보는 바와 같이, 데이터 패드부의 게이트 절연막(30) 상부에도 반도체층(46)이 형성되어 있다. 이때, 반도체층(42)은 도 1에서 보는 바와 같이, 게이트선(22)을 따라 형성되어 있다.
반도체층(44, 46)의 상부에는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 접촉층(52, 54, 56)이 각각 형성되어 있으며, 접촉층(52, 54, 56) 위에는 크롬(Cr)이나 몰리브덴-텅스텐 합금 따위로 이루어진 데이터 배선(62, 64, 66)이 형성되어 있다. 데이터 배선(62, 64, 66)은 세로 방향으로 형성되어 게이트선(22)과 교차하여 화소를 정의하며 게이트 전극(24)으로 뻗어 있는 소스 전극을 포함하는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 있으며 외부로부터의 화상 신호를 인가 받는 데이터 패드(66), 데이터선(62)과 분리되어 있으며 게이트 전극(24)에 대하여 소스 전극의 반대쪽에 위치하는 드레인 전극(64)을 포함한다. 여기서, 접촉층(52, 54, 56)은 데이터 배선(62, 64, 66)과 동일한 형태를 형성되어 있으며, 데이터 패드(66) 하부의 반도체층(46)은 데이터 패드(66)와 동일한 모양으로 형성되어 있다.
데이터 배선(62, 64), 데이터 배선(62, 64)으로 가리지 않는 반도체층(44) 및 반도체층(42) 상부에는 반도체층(42, 44) 유사한 모양으로 게이트선(22) 및 데이터선(62)을 따라 보호막(72, 74)이 형성되어 있다.
화소부의 게이트 절연막(30) 위에는 보호막(74)으로 덮이지 않은 드레인 전극(64)과 연결되는 화소 전극(82)이 형성되어 있으며, 게이트 패드(26) 및 데이터 패드(66)를 덮는 게이트용 및 데이터용 전극(84, 86)이 각각 형성되어 있다.
여기서, 화소 전극(82)은 게이트선(22)과 중첩되어 유지 축전기를 이룬다.
이러한 구조에서, 반도체층(42, 44)이 서로 분리되어 있는데, 이는 소스 전극(62)과 드레인 전극(64)사이 이외의 반도체층에 게이트 전압으로 인하여 기생 채널이 형성되는 것을 방지하기 위해서이다. 또한, 서로 이웃하는 두 데이터선이 반도체층을 통하여 전기적으로 연결되어 있으면 기생 채널이 형성되어 반도체층에서 누설 전류가 발생하며, 이로 인하여 두 데이터선 사이에 신호의 간섭이 생기므로 이웃하는 두 데이터선 하부의 반도체층을 분리할 필요가 있다.
그러면, 이러한 제1 실시예에 따른 구조의 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 1 내지 도 4와 도 5a 내지 도 7c를 참고로 하여 상세히 설명한다.
도 5a, 6a, 7a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이다. 도 5b, 6b, 7b는 각각 도 5a, 6a, 7a에서 Vb-Vb, VIb-VIb, VIIb-VIIb 선을 따라 잘라 도시한 도면으로서, TFT부, 화소부, 유지 용량부의 단면이다. 도 5c, 6c, 7c는 도 5a, 6a, 7a에서 Vc-Vc, VIc-VIc, VIIc-VIIc 선을 따라 잘라 도시한 도면으로서 게이트 패드부의 단면도이고, 도 5d, 6d, 7d는 각각 도 5a, 6a, 7a에서 Vd-Vd, VId-VId, VIId-VIId 선을 따라 잘라 도시한 도면으로서 데이터 패드부의 단면도이다.
먼저, 도 5a 내지 5d에 도시한 바와 같이, 첫째 마스크를 이용하여 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선을 가로 방향으로 형성한다. 앞서 설명한 바와 같이, 게이트 배선(22, 24, 26)은 알루미늄 또는 알루미늄 합금 합금막과 몰리브덴, 몰리브덴 합금 또는 크롬의 단일막 또는 이중막으로 만들 수 있다.
다음, 도 6a 내지 6d에 도시한 바와 같이, 게이트 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층 및 크롬으로 이루어진 데이터용 금속층의 4중층을 연속하여 적층하고 둘째 마스크를 이용하여 데이터 금속층을 패터닝하여 데이터 배선(62, 64, 66)을 형성하고, 데이터 배선(62, 64, 66)으로 덮이지 않고 드러난 도핑된 비정질 규소층을 식각하여 데이터 배선(62, 64, 66) 하부에 접촉층(52, 54, 56)을 형성한다.
다음, 질화 규소 또는 산화 규소 또는 감광성 유기 절연막으로 이루어진 보호막 및 감광막을 차례로 적층하고, 셋째 마스크를 이용한 사진 공정으로 보호막을 반도체층(40) 및 게이트 절연막(30)과 함께 한꺼번에 패터닝한다. 이때, 사용되는 셋째 마스크는 사진 공정시 부분적으로 빛의 투과도를 다르게 할 수 있는 마스크를 사용하여 부분적으로 다른 두께를 가지는 감광막을 남긴 다음 건식 식각으로 식각한다. 이에 대하여 도면을 참조하여 상세하게 설명하면 다음과 같다,
도 8은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용되는 셋째 마스크를 도시한 평면도이다.
도 8에서 보는 바와 같이, 본 발명의 실시예에 따른 제조 공정에서 사용되는 셋째 마스크는 소스 전극을 포함하는 데이터선(62, 도 6a 참조) 및 드레인 전극(64, 도 6a 참조) 일부에 대응하는 부분(A)은 빛이 투과되지 못하도록 어둡게 형성되고, 게이트 패드(26, 도 6a 및 도 6c 참조)에 대응하는 부분(B)은 빛의 대부분이 투과되도록 투명하게 형성되고, 나머지 부분(C)은 빛의 투과량을 조절할 수 있도록 투명 및 불투명의 모자이크 패턴이 형성되어 있다.
이때, 빛의 투과량을 조절하기 위하여 모자이크 패턴을 형성하였지만, 마스크가 투명한 기판인 경우에는 빛을 회절/분산시켜 투과량을 감소시키기 위해 모자이크 요철을 형성할 수 있으며, 빛의 투과량을 감소시킬 수 있는 막을 코팅할 수도 있다. 또한, 슬릿(slit) 패턴을 이용하여 빛의 투과량을 조절할 수도 있다. 여기서, 패턴 및 요절의 크기 및 슬릿 패턴의 간격을 사진 공정시 사용되는 노광기의 분해능보다 작아야 한다.
이러한 마스크를 이용하여 사진 공정에서 양성의 감광성 레지스터를 도포하고 노광기로 빛을 조사하면, 도 8의 A에 대응하는 부분은 양성의 감광성 레지스트를 두껍게 남으며, B에 대응하는 부분은 완전히 제거되고 화소를 포함하는 C에 대응하는 부분은 A 부분보다 얇게 남게 된다. 즉, 도 9a 내지 도 9c에서 보는 바와 같이, A에 대응하는 데이터선(62) 및 드레인 전극(64) 일부의 상부 및 게이트선(22) 상부의 보호막(70) 위에는 양성의 감광성 레지스트(1000)가 C에 대응하는 부분보다 두껍게 남게 되며, B에 대응하는 게이트 패드(26) 상부에는 양성의 감광성 레지스트가 제거된다.
이어, 감광성 레지스트(1000)와 보호막(70)에 대하여 식각비가 거의 비슷한 식각 조건을 적용하여 건식 식각을 실시하면, 도 7a 내지 도 7d에서 보는 바와 같이, 데이터선(62) 및 드레인 전극(64) 일부를 덮는 보호막(74) 및 그 하부의 반도체층(44)을 형성할 수 있으며, 게이트선(22) 상부의 보호막(72) 및 그 하부의 반도체층(42)을 형성할 수 있다. 또한, 게이트 패드(26)를 드러내는 게이트 절연막(30)의 접촉 구멍(36)을 형성하는 동시에 데이터 패드(66)를 드러내며 그 하부의 반도체층(46)을 형성한다.
여기서, 게이트선(22) 상부의 보호막(72) 및 반도체층(42)은 남기지 않을 수도 있으며, 게이트선(22)을 보호하기 위하여 이 실시예에서와 같이 남길 수도 있다. 이 실시예와 같이 게이트선(22) 상부에 보호막(72) 및 반도체층(42)을 남기는 경우에는, 서로 이웃하는 두 데이터선(62)이 전기적으로 연결되어 두 데이터선(62) 사이에 누설 전류에 의한 신호의 간섭이 생기기 때문에 이 실시예에서와 같이 반도체층(42, 44)을 분리해야 한다.
여기서는, 양성의 감광막을 사용하였지만, 음성의 감광성 레지스트를 사용할 수도 있다. 또한, 앞의 실시예에서는 단일의 감광막을 사용하여 두께를 서로 다르게 남겼지만 감광도가 서로 다른 감광막을 이중으로 형성하여 A에 대응하는 부분에는 이중의 감광막을 모두 남기고, C에 대응하는 부분에는 하부 포토레지스트만을 남길 수 있다. 이때, 상부의 감광막은 하부의 감광막보다 높은 감광도를 가지는 재료로 형성한다. 이렇게 하면 단일의 감광막을 사용하는 경우보다 C에 대응하는 부분에 균일한 두께로 하부의 감광막을 남길 수 있다.
다음, 도 1 내지 4에 도시한 바와 같이, ITO막을 적층하고 넷째 마스크를 이용한 패터닝을 실시하여 드레인 전극(64)과 연결되는 화소 전극(82), 게이트 절연막(30)의 접촉 구멍(36)을 통하여 게이트 패드(26)를 덮는 게이트용 전극(84) 및 데이터 패드(66)를 덮는 데이터용 전극(82)을 각각 형성한다.
이러한 본 발명에 따른 제1 실시예에서, 게이트 패드부의 구조는 상부막을 ITO막으로 하고 하부막은 크롬, 몰리브덴 또는 몰리브덴 합금으로 하는 이층 구조로 형성하는 것이 바람직하다.
이렇게, 빛의 투과량을 조절하여 감광성 레지스트의 두께를 다르게 하여 반도체층을 형성할 때, 패드부를 드러내는 방법은 5매 마스크를 이용하는 액정 표시 장치용 기판의 제조 방법에도 적용할 수 있다. 이에 대하여 상세하게 설명하기로 한다.
우선, 이러한 방법을 통하여 제조된 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조를 도 10 내지 도 13을 참고로 하여 상세히 설명한다.
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 11은 도 10에 도시한 박막 트랜지스터 기판을 XI-XI 선을 따라 잘라 도시한 단면도이고, 도 12는 도 10에 도시한 박막 트랜지스터 기판을 XII-XII 선을 따라 잘라 도시한 단면도이고, 도 13은 도 10에 도시한 박막 트랜지스터 기판을 XIII-XIII 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금으로 만들어진 게이트 배선 및 유지 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(26) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(24)을 포함하며, 유지 배선은 가로 방향으로 뻗어 있는 유지 전극선(28)과, 세로 방향으로 형성되어 있으며 일부는 유지 전극선(28)과 게이트선(22)을 연결하는 유지 전극(27) 및 유지 전극선(28)의 분지인 유지 전극(29)을 포함한다. 여기서, 게이트 배선 및 유지 배선은 알루미늄 또는 알루미늄 합금으로 형성되어 있으며, 이들을 포함하는 다중막으로 형성될 수도 있다.
게이트 배선(22, 24, 26) 및 유지 배선(27, 28, 29) 위에는 게이트 절연막(32)이 형성되어 있으며, 이 게이트 절연막(32)은 게이트 패드(26)를 드러내는 접촉 구멍(36)을 가지고 있다. 게이트 전극(22) 상부의 게이트 절연막(32) 위에는 수소화된 비정질 규소(a-Si:H)로 이루어진 반도체층(42) 및 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소로 이루어진 접촉층(52, 54)이 게이트 전극(24)을 중심으로 양쪽에 형성되어 있다.
게이트 절연막(32) 위에는 또한 게이트 전극(24) 방향으로 뻗어 있는 분지인 소스 전극을 포함하는 데이터선(62)이 세로로 형성되어 있고 그 한 쪽 끝에는 데이터 패드(66)가 형성되어 외부로부터의 화상 신호를 전달한다. 소스 전극인 데이터선(62)의 분지는 한 쪽 도핑된 비정질 규소층(52) 위에 형성되어 있으며, 맞은 편에 위치한 도핑된 비정질 규소층(54) 위에는 드레인 전극(64)이 형성되어 있다. 또한 게이트 절연막(32) 위에는 접촉 구멍(36)을 통하여 게이트 패드와 연결되어 있는 제1 게이트용 전극(68)이 형성되어 있다. 여기서, 데이터 배선(62, 64, 66) 및 제1 게이트용 전극(68)은 ITO(indium tin oxide)와 접촉 특성이 우수한 물질로 이루어진 것이 바람직하다.
데이터 배선(62, 64, 66)과 제1 게이트용 전극(68) 및 이들로 가려지지 않은 반도체층(42) 위에는 보호막(72)이 형성되어 있으며, 이 보호막(72)에는 제1 게이트 전극(68), 드레인 전극(64), 데이터 패드(66)를 각각 드러내는 접촉 구멍(78, 74, 76)이 각각 형성되어 있다.
마지막으로, 보호막(72) 위에는 접촉 구멍(74)을 통하여 드레인 전극(64)과 연결되어 있으며 ITO로 만들어진 화소 전극(82)이 형성되어 있으며, 드러난 제1 게이트용 전극(68)과 연결되어 외부로부터의 신호를 게이트선(22)에 전달하는 제2 게이트용 전극(88), 데이터 패드(66)와 연결되어 외부로부터의 신호를 데이터선(62)에 전달하는 데이터용 전극(86)이 형성되어 있다.
여기서, 화소 전극(82)은 둘레가 유지 배선(27, 28, 29) 및 게이트 배선(22)과 중첩하여 유지 축전기를 이룬다.
다음, 5매 마스크를 이용하는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 10 내지 도 13과 도 14a 내지 도 17d를 참고로 하여 상세히 설명한다.
도 14a, 15a, 16a, 17a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이다. 도 14b, 15b, 16b, 17b는 각각 도 14a, 15a, 16a, 17a에서 XIVb-XIVb, XVb-XVb, XVIb-XVIb, XVIIb-XVIIb 선을 따라 잘라 도시한 도면으로서, TFT부, 화소부, 유지 용량부의 단면이다. 도 14c, 15c, 16c, 17c는 도 14a, 15a, 16a, 17a에서 XIVc-XIVc, XVc-XVc, XVIc-XVIc, XVIIc-XVIIc 선을 따라 잘라 도시한 도면으로서 게이트 패드부의 단면도이고, 도 14d, 15d, 16d, 17d는 각각 도 14a, 15a, 16a, 17a에서 XIVd-XIVd, XVd-XVd, XVId-XVId, XVIId-XVIId 선을 따라 잘라 도시한 도면으로서 데이터 패드부의 단면도이다.
먼저, 도 14a 내지 14d에 도시한 바와 같이, 첫째 마스크를 이용하여 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선을 가로 방향으로 형성하고, 가로 방향의 유지 전극선(28), 세로 방향의 유지 전극(27, 29)을 포함하는 유지 배선을 형성한다. 여기서, 게이트 배선(22, 24, 26) 및 유지 배선(27, 28, 29)은 저저항을 가지는 알루미늄 또는 알루미늄 합금 합금막 또는 몰리브덴 또는 몰리브덴 합금으로 형성한다.
다음, 도 15a 내지 15d에 도시한 바와 같이, 게이트 절연막(32), 비정질 규소로 이루어진 반도체층(42), 도핑된 비정질 규소층(50)의 삼중층을 연속하여 적층하고 둘째 마스크를 이용하여 반도체층(42)과 도핑된 비정질 규소층(50)을 패터닝한다. 이때에도 제1 실시예에서와 같이, 빛의 투과량을 조절할 수 있는 마스크를 사용하여 사진 공정에서 게이트 패드(26)에 대응하는 상부에는 감광막을 완전히 제거하고, 게이트 전극(24)에 대응하는 상부에는 다른 부분 보다 감광막을 두껍게 남긴다. 이어, 비정질 규소층과 게이트 절연막에 대하여 유사한 식각비를 가지는 조건으로 식각을 진행하면, 도 15a 내지 도 15d에서 보는 바와 같이, 게이트 전극(24)의 게이트 절연막(32) 상부에 반도체층(42) 및 비정질 규소층(50)을 남기는 동시에 게이트 패드(26)를 드러내는 접촉 구멍(36)을 형성하고, 나머지 부분에는 게이트 절연막(32)을 남길 수 있다.
다음, 도 16a 내지 도 16d에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬을 적층한 후, 셋째 마스크를 이용한 사진 공정으로 패터닝하여 분지인 소스 전극을 포함하는 데이터선(62), 데이터선(62)과 분리되어 상부의 유지 전극선(28)까지 뻗어 있는 드레인 전극(64), 데이터선(62)의 끝에 연결되어 있는 데이터 패드(66)를 포함하는 데이터 배선 및 접촉 구멍(36)을 통하여 게이트 패드(26)와 연결되는 제1 게이트용 전극(68)을 형성한다.
이어 데이터 배선(62, 64)으로 가리지 않는 도핑된 비정질 규소층(50)을 식각하여 게이트 전극(24)을 중심으로 양쪽으로 분리시키는 한편, 양 도핑된 비정질 규소층(52, 54) 사이의 반도체층(42)을 노출시킨다.
다음으로, 도 17a 내지 도 17d에 도시한 바와 같이, 보호막(72)을 적층한 후 네 번째 마스크를 이용하여 사진 식각하여, 드레인 전극(64)을 노출시키는 접촉 구멍(74)을 형성하고, 제1 게이트용 전극(68)과 데이터 패드(66)도 역시 노출시키는 접촉 구멍(78, 76)을 형성한다.
다음, 도 10 내지 13에 도시한 바와 같이, ITO막을 적층하고 다섯째 마스크를 이용한 패터닝을 실시하여 접촉 구멍(74)을 통하여 드레인 전극(64)과 연결되는 화소 전극(84)과 접촉 구멍(78, 76)을 통하여 제1 게이트용 전극(68) 및 데이터 패드(66)와 각각 연결되는 제2 게이트용 전극(88) 및 데이터용 전극(86)을 각각 형성한다.
이러한 본 발명의 제2 실시예에서, 게이트 패드(26)는 제1 게이트용 전극(68)을 통하여 ITO로 이루어진 제2 게이트용 전극(88)과 전기적으로 연결되므로 게이트 배선을 저저항을 가지는 알루미늄 또는 알루미늄 합금으로 형성하더라도 제2 게이트용 전극(88)을 ITO 접촉 특성이 우수한 금속 물질로 형성하면 패드부의 접촉 신뢰성을 향상시킬 수 있다.
다음은, 5매 마스크를 이용하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 통하여 보호막 및 게이트 절연막과 반도체층을 패터닝할 때 패드부를 드러내는 두 번째 방법에 대하여 상세하게 설명하기로 한다.
먼저, 도 18 내지 도 21을 참고로 하여 두 번째 방법을 통하여 제작된 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 18은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 19는 도 18에 도시한 박막 트랜지스터 기판을 XIX-XIX 선을 따라 잘라 도시한 단면도이고, 도 20은 도 18에 도시한 박막 트랜지스터 기판을 XX-XX 선을 따라 잘라 도시한 단면도이고, 도 21은 도 18에 도시한 박막 트랜지스터 기판을 XXI-XXI 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 알루미늄 또는 알루미늄 합금의 단일막으로 만들어진 게이트 배선 및 유지 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(22), 게이트선(22)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가 받아 게이트선으로 전달하는 게이트 패드(26) 및 게이트선(22)의 일부인 박막 트랜지스터의 게이트 전극(24)을 포함하며, 유지 배선은 가로 방향으로 뻗어 있는 유지 전극선(28)과, 세로 방향으로 형성되어 있으며 일부는 유지 전극선(28)과 게이트선(22)을 연결하는 유지 전극(27) 및 유지 전극선(28)의 분지인 유지 전극(29)을 포함한다.
게이트 배선(22, 24) 및 유지 배선(27, 28, 29) 위에는 게이트 절연막(32) 및 수소화된 비정질 규소(a-Si:H)로 이루어진 반도체층(42)이 게이트 배선(22, 24) 및 유지 배선(27, 28, 29)과 유사한 모양으로 형성되어 이들을 덮고 있다. 또한, 게이트 전극(24) 상부의 반도체층(42) 위에는 n+ 불순물로 고농도로 도핑된 수소화된 비정질 규소로 이루어진 접촉층(52, 54)이 게이트 전극(24)을 중심으로 양쪽에 형성되어 있다.
게이트 절연막(32) 위에는 또한 게이트 전극(24) 방향으로 뻗어 있는 분지인 소스 전극을 포함하는 데이터선(62)이 세로로 형성되어 있고 그 한 쪽 끝에는 데이터 패드(66)가 형성되어 외부로부터의 화상 신호를 전달한다. 소스 전극인 데이터선(62)의 분지는 한 쪽 도핑된 비정질 규소층(52) 위에 형성되어 있으며, 맞은 편에 위치한 도핑된 비정질 규소층(54) 위에는 드레인 전극(64)이 형성되어 있다. 도면으로 상세하게 나타나지 않았지만, 비정질 규소층(52, 54)은 데이터 배선(62, 64)과 동일한 모양으로 형성되어 있다, 또한 기판(10) 위에는 게이트 패드(26)를 덮는 제1 게이트용 전극(68)이 형성되어 있으며, 데이터 배선(62, 64, 66) 및 제1 게이트용 전극(68)은 ITO(indium tin oxide)와 접촉 특성이 우수한 물질로 이루어진 것이 바람직하다.
기판(10), 데이터 배선(62, 64, 66)과 제1 게이트용 전극(68) 및 이들로 가려지지 않은 반도체층(42) 위에는 보호막(72)이 형성되어 있으며, 이 보호막(72)에는 제1 게이트 전극(68), 드레인 전극(64), 데이터 패드(66)를 각각 드러내는 접촉 구멍(78, 74, 76)이 각각 형성되어 있다. 또한, 보호막(72)에는 게이트 배선(22, 24) 및 유지 배선(28) 상부에 개구부(70)가 형성되어 있으며, 개구부(70)를 중심으로 반도체층(42)이 분리되어 있다. 게이트 배선(22, 24) 및 유지 배선(28) 상부에비정질 규소가 연속적으로 잔류하게 되면 서로 이웃하는 화소에 인가되는 데이터 신호에 간섭이 발생하기 때문에 게이트 배선(22, 24) 및 유지 배선(28) 상부에서 반도체층(42)을 분리하는 것이 바람직하다.
마지막으로, 보호막(72) 위에는 접촉 구멍(74)을 통하여 드레인 전극(64)과 연결되어 있으며 ITO로 만들어진 화소 전극(82)이 형성되어 있으며, 드러난 제1 게이트용 전극(68)과 연결되어 외부로부터의 신호를 게이트선(22)에 전달하는 제2 게이트용 전극(88), 데이터 패드(66)와 연결되어 외부로부터의 신호를 데이터선(62)에 전달하는 데이터용 전극(86)이 형성되어 있다.
그러면, 이러한 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조하기 위한 두 번째 방법에 대하여 도 18 내지 도 21과 도 22a 내지 도 25d를 참고로 하여 상세히 설명한다.
도 22a, 23a, 24a, 25a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도로서 제조 순서에 따라 차례로 나타낸 것이다. 도 22b, 23b, 24b, 25b는 각각 도 22a, 23a, 24a, 25a에서 XXIIb-XXIIb, XXIIIb-XXIIIb, XXIVb-XXIVb, XXVb-XVb 선을 따라 잘라 도시한 도면으로서, TFT부, 화소부, 유지 용량부의 단면이다. 도 22c, 23c, 24c, 25c는 도 22a, 23a, 24a, 25a에서 XXIIc-XXIIc, XXIIIc-XXIIIc, XXIVc-XXIVc, XXVc-XXVc 선을 따라 잘라 도시한 도면으로서 게이트 패드부의 단면도이고, 도 22d, 23d, 24d, 25d는 각각 도 22a, 23a, 24a, 25a에서 XXIId-XXIId, XXIIId-XXIIId, XXIVd-XXIVd, XXVd-XXVd 선을 따라 잘라 도시한 도면으로서 데이터 패드부의 단면도이다.
먼저, 도 22a 내지 22d에 도시한 바와 같이, 첫째 마스크를 이용하여 기판(10) 위에 게이트선(22), 게이트 전극(24) 및 게이트 패드(26)를 포함하는 게이트 배선을 가로 방향으로 형성하고, 가로 방향의 유지 전극선(28), 세로 방향의 유지 전극(27, 29)을 포함하는 유지 배선을 형성한다. 이때, 게이트 배선(22, 24, 26) 및 유지 배선(27, 28, 29)은 알루미늄 또는 알루미늄 합금의 단일막으로 형성한다.
다음, 도 23a 내지 23d에 도시한 바와 같이, 게이트 절연막(32), 반도체인 비정질 규소로 이루어진 반도체층(42), 도핑된 비정질 규소층(52)을 연속하여 적층하고 둘째 마스크를 이용한 사진 공정으로 게이트 절연막(32), 비정질 규소층(42) 및 도핑된 비정질 규소층(50)을 차례로 식각하여 게이트 배선(22, 24) 및 유지 배선(27, 28, 29)을 덮는 모양으로 패터닝한다. 이때, 도 23c에서 보는 바와 같이, 게이트 패드(26)를 드러낸다.
다음, 도 24a 내지 도 24d에 도시한 바와 같이, 몰리브덴 또는 몰리브덴 합금 또는 크롬을 적층한 후, 셋째 마스크를 이용한 사진 공정으로 패터닝하여 분지인 소스 전극을 포함하는 데이터선(62), 데이터선(62)과 분리되어 상부의 유지 전극선(28)까지 뻗어 있는 드레인 전극(64), 데이터선(62)의 끝에 연결되어 있는 데이터 패드(66)를 포함하는 데이터 배선 및 게이트 패드(26)를 덮는 제1 게이트용 전극(68)을 형성한다.
이어 데이터 배선(62, 64)으로 가리지 않는 도핑된 비정질 규소층(50)을 식각하여 게이트 전극(24)을 중심으로 양쪽으로 분리시키는 한편, 도핑된 비정질 규소층(52, 54)으로 가리지 않는 반도체층(42)을 노출시킨다.
다음으로, 도 25a 내지 도 25d에 도시한 바와 같이, 보호막(72)을 적층한 후 네 번째 마스크를 이용하여 사진 식각하여, 드레인 전극(64)을 노출시키는 접촉 구멍(74)을 형성하고, 제1 게이트용 전극(68)과 데이터 패드(66)도 역시 노출시키는 접촉 구멍(78, 76)을 형성한다. 이때, 게이트 배선(22, 24) 및 유지 배선(28) 상부에 비정질 규소가 연속적으로 잔류하게 되면 서로 이웃하는 화소에 인가되는 데이터 신호에 간섭이 발생하기 때문에 게이트 배선(22, 24) 및 유지 배선(28) 상부에서 반도체층(42)을 분리하는 것이 바람직하다. 이를 위하여 게이트 배선(22) 및 유지 배선(28) 상부의 보호막(72)에 개구부(70)를 형성하고, 개구부(70)를 통하여 노출되는 반도체층(42)을 식각하여 개구부를 중심으로 반도체층(42)을 분리한다.
다음, 도 18 내지 21에 도시한 바와 같이, ITO막을 적층하고 다섯째 마스크를 이용한 패터닝을 실시하여 접촉 구멍(74)을 통하여 드레인 전극(64)과 연결되는 화소 전극(84)과 접촉 구멍(78, 76)을 통하여 제1 게이트용 전극(68) 및 데이터 패드(66)와 각각 연결되는 제2 게이트용 전극(88) 및 데이터용 전극(86)을 각각 형성한다.
이러한 본 발명의 제3 실시예에서도, 게이트 패드(26)는 제1 게이트용 전극(68)을 통하여 ITO로 이루어진 제2 게이트용 전극(88)과 전기적으로 연결되므로 게이트 배선을 저저항을 가지는 알루미늄 또는 알루미늄 합금의 단일막으로 형성할 수 있는 동시에 패드부의 신뢰성을 확보할 수 있다. 따라서, 게이트 패드(26)를 다중막으로 형성하고 ITO로 이루어진 전극과 연결시키기 위해 알루미늄 또는 알루미늄 합금을 제거해야하는 복잡한 공정을 생략할 수 있다.
본 발명에 따르면 반도체층을 형성할 때 패드부도 동시에 노출시킴으로써 저저항의 알루미늄 또는 알루미늄 합금을 배선의 사용하더라도 패드부의 신뢰성을 확보할 수 있으며, 제조 공정을 단순화하여 액정 표시 장치용 박막 트랜지스터 기판을 제조함으로 제조 비용을 줄일 수 있다. 또한, 화소를 단위로 반도체층을 분리함으로써 신호의 간섭을 효과적으로 방지할 수 있다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 박막 트랜지스터부 및 화소부의 단면도이고,
도 3은 도 1에 도시한 박막 트랜지스터 기판을 Ⅲ-Ⅲ 선을 따라 잘라 도시한 게이트 패드부의 단면도이고,
도 4는 도 1에 도시한 박막 트랜지스터 기판을 IV-IV 선을 따라 잘라 도시한 데이터 패드부의 단면도이고,
도 5a, 6a, 7a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 5b, 6b, 7b는 각각 도 5a, 6a, 7a에서 Vb-Vb, VIb-VIb, VIIb-VIIb 선을 따라 잘라 도시한 단면도이고,
도 5c, 6c, 7c는 도 5a, 6a, 7a에서 Vc-Vc, VIc-VIc, VIIc-VIIc 선을 따라 잘라 도시한 단면도이고,
도 5d, 6d, 7d는 각각 도 5a, 6a, 7a에서 Vd-Vd, VId-VId, VIId-VIId 선을 따라 잘라 도시한 단면도이고,
도 8은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에서 사용되는 셋째 마스크를 도시한 평면도이고,
도 9a 내지 도 9c는 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법을 도시한 단면도이고,
도 10은 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 11은 도 10에 도시한 박막 트랜지스터 기판을 XI-XI 선을 따라 잘라 도시한 단면도이고,
도 12는 도 10에 도시한 박막 트랜지스터 기판을 XII-XII 선을 따라 잘라 도시한 단면도이고,
도 13은 도 10에 도시한 박막 트랜지스터 기판을 XIII-XIII 선을 따라 잘라 도시한 단면도이고,
도 14a, 15a, 16a, 17a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 14b, 15b, 16b, 17b는 각각 도 14a, 15a, 16a, 17a에서 XIVb-XIVb, XVb-XVb, XVIb-XVIb, XVIIb-XVIIb 선을 따라 잘라 도시한 단면도이고,
도 14c, 15c, 16c, 17c는 도 14a, 15a, 16a, 17a에서 XIVc-XIVc, XVc-XVc, XVIc-XVIc, XVIIc-XVIIc 선을 따라 잘라 도시한 단면도이고,
도 14d, 15d, 16d, 17d는 각각 도 14a, 15a, 16a, 17a에서 XIVd-XIVd, XVd-XVd, XVId-XVId, XVIId-XVIId 선을 따라 잘라 도시한 단면도이고,
도 18은 본 발명의 제3 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 배치도이고,
도 19는 도 18에 도시한 박막 트랜지스터 기판을 XIX-XIX 선을 따라 잘라 도시한 단면도이고,
도 20은 도 18에 도시한 박막 트랜지스터 기판을 XX-XX 선을 따라 잘라 도시한 단면도이고,
도 21은 도 18에 도시한 박막 트랜지스터 기판을 XXI-XXI 선을 따라 잘라 도시한 단면도이고,
도 22a, 23a, 24a, 25a는 본 발명의 실시예에 따라 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 22b, 23b, 24b, 25b는 각각 도 22a, 23a, 24a, 25a에서 XXIIb-XXIIb, XXIIIb-XXIIIb, XXIVb-XXIVb, XXVb-XVb 선을 따라 잘라 도시한 단면도이고,
도 22c, 23c, 24c, 25c는 도 22a, 23a, 24a, 25a에서 XXIIc-XXIIc, XXIIIc-XXIIIc, XXIVc-XXIVc, XXVc-XXVc 선을 따라 잘라 도시한 단면도이고,
도 22d, 23d, 24d, 25d는 각각 도 22a, 23a, 24a, 25a에서 XXIId-XXIId, XXIIId-XXIIId, XXIVd-XXIVd, XXVd-XXVd 선을 따라 잘라 도시한 단면도이다.

Claims (29)

  1. 첫째 마스크를 이용하여 절연 기판 위에 게이트선 및 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 상부에 상기 기판 위에 게이트 절연막, 반도체층, 도핑된 비정질 규소층 및 데이터 도체층을 차례로 적층하는 단계,
    둘째 마스크를 이용하여 상기 데이터 도체층 및 상기 도핑된 비정질 규소층을 패터닝하여, 상기 게이트 전극을 향하여 연장된 소스 전극을 포함하고 상기 게이트선과 교차하는 데이터선, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극을 포함하는 데이터 배선 및 그 하부의 접촉층을 형성하는 단계,
    상기 데이터 배선 및 상기 반도체층 상부에 보호막 및 감광막을 차례로 적층하는 단계,
    부분적으로 빛의 투과량을 조절할 수 있는 셋째 마스크를 이용한 사진 공정으로 상기 데이터선 및 상기 드레인 전극 일부의 상부 감광막을 상기 화소보다 두껍게 남기는 단계,
    건식 식각으로 상기 보호막, 상기 반도체층을 식각하여 상기 드레인 전극을 드러내는 단계,
    상기 보호막 및 상기 게이트 절연막 상부에 도전층을 적층하는 단계,
    넷째 마스크를 이용하여 상기 도전층을 패터닝하여 드러난 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  2. 제1항에서,
    상기 감광막을 남기는 단계에서, 상기 게이트선 상부에도 상기 화소보다 상기 감광막을 두껍게 남기는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  3. 제2항에서,
    상기 드레인 전극을 드러내는 단계에서, 서로 이웃하는 상기 데이터선 하부의 상기 반도체층을 서로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  4. 제3항에서,
    상기 드레인 전극을 드러내는 단계에서 상기 게이트선 상부의 상기 보호막 및 상기 반도체층을 제거함으로써 서로 이웃하는 상기 데이터선 사이의 상기 게이트선 상부의 상기 반도체층을 서로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  5. 제1항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 더 포함하고,
    상기 데이터 배선은 상기 데이터선과 연결되어 외부로부터 데이터 신호를 인가받는 데이터 패드를 더 포함하며,
    상기 드레인 전극을 드러내는 단계에서, 상기 데이터 패드를 드러내며,
    상기 드레인 전극을 드러내는 단계에서, 상기 게이트 절연막을 상기 보호막 및 상기 반도체층과 함께 식각하여 상기 게이트 패드를 드러내는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  6. 제1항에서,
    상기 감광막은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  7. 제1항에서,
    상기 하부막의 감광도는 상기 상부막의 감광도보다 낮은 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  8. 제1항에서,
    상기 셋째 마스크에는 빛의 투과량을 줄이기 위하여 모자이크 모양의 요철 또는 투명 및 불투명 패턴 및 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  9. 제1항에서,
    상기 셋째 마스크에는 빛의 투과량을 줄이기 위하여 코팅막이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  10. 절연 기판 위에 게이트선, 게이트선과 연결되어 있는 게이트 전극 및 상기 게이트선과 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 및 상기 기판 위에 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층 및 감광막을 적층하는 단계,
    부분적으로 빛의 투과량을 조절할 수 있는 마스크를 이용한 사진 공정으로 상기 게이트 전극 상부의 상기 감광막은 다른 부분보다 두껍게 남기는 동시에 상기 게이트 패드 상부의 상기 감광막은 제거하는 단계,
    상기 도핑된 비정질 규소층 및 상기 비정질 규소층을 식각하여 상기 게이트 전극 상부에 접촉층 및 반도체층을 형성하는 동시에 게이트 절연막의 일부를 식각하여 게이트 패드를 드러내는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극 및 상기 데이터선과 연결되어 외부로부터 화상 신호를 인가받는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선으로 가리지 않는 상기 접촉층을 제거하는 단계,
    보호막을 적층하고 식각하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 드러내는 단계,
    상기 기판의 상부에 도전층을 적층하고 패터닝하여 상기 드레인 전극과 연결되는 화소 전극, 상기 게이트 패드와 연결되는 제1 게이트용 전극 및 상기 데이터 패드와 연결되는 데이터용 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  11. 제10항에서,
    상기 데이터 배선을 형성하는 단계에서 상기 제1 게이트용 전극과 상기 게이트 패드 사이에 제2 게이트용 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  12. 제10항에서,
    상기 감광막은 감광도가 다른 상부막 및 하부막으로 이루어진 이중막으로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  13. 제10항에서,
    상기 마스크에는 빛의 투과량을 줄이기 위하여 모자이크 모양의 요철 또는 투명 및 불투명 패턴 및 슬릿 패턴이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  14. 제10항에서,
    상기 마스크에는 빛의 투과량을 줄이기 위하여 코팅막이 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  15. 절연 기판 위에 게이트선, 상기 게이트선과 연결되어 있는 게이트 게이트 전극 및 상기 게이트선과 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선 및 상기 기판 위에 게이트 절연막, 비정질 규소층, 도핑된 비정질 규소층을 적층하는 단계,
    상기 도핑된 비정질 규소층, 상기 비정질 규소층 및 상기 게이트 절연막을 함께 패터닝하여 상기 게이트 패드를 드러내는 단계,
    상기 게이트선과 교차하는 데이터선, 상기 데이터선과 연결되어 있으며 상기 게이트 전극에 인접하는 소스 전극, 상기 게이트 전극에 대하여 상기 소스 전극의 맞은 편에 위치하는 드레인 전극 및 상기 데이터선과 연결되어 외부로부터 화상 신호를 인가받는 데이터 패드를 포함하는 데이터 배선을 형성하는 단계,
    상기 데이터 배선으로 가리지 않는 상기 도핑된 비정질 규소층을 제거하는 단계,
    보호막을 적층하고 식각하여 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 드러내는 단계,
    상기 기판의 상부에 도전층을 적층하고 패터닝하여 상기 드레인 전극과 연결되는 화소 전극, 상기 게이트 패드와 연결되는 제1 게이트용 전극 및 상기 데이터 패드와 연결되는 데이터용 전극을 형성하는 단계
    를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  16. 제15항에서, 상기 데이터 배선을 형성하는 단계에서 상기 제1 게이트용 전극과 상기 게이트 사이에 제2 게이트용 전극을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  17. 제15항에서, 상기 드레인 전극, 상기 게이트 패드 및 상기 데이터 패드를 드러내는 단계에서, 상기 게이트선 상부의 상기 보호막에 개구부를 형성하고, 상기 개구부로 드러난 상기 반도체층을 제거함으로써 서로 이웃하는 상기 데이터선 사이의 상기 게이트선 상부의 상기 반도체층을 서로 분리하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
  18. 절연 기판 위에 형성되어 있으며 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선,
    상기 게이트 배선 및 상기 기판 위에 형성되어 있는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 상부에 형성되어 있는 접촉층,
    상기 접촉층 위에 상기 접촉층과 동일한 모양으로 형성되어 있으며, 상기 게이트 전극에 인접하게 형성된 분지인 소스 전극을 포함하며 상기 게이트선과 교차하는 데이터선 및 상기 데이터선 및 소스 전극과 분리되어 있으며 상기 게이트 전극에 대하여 상기 소스 전극의 반대쪽에 위치하는 드레인 전극을 포함하는 데이터 배선,
    노출된 상기 게이트 절연막 상부를 제외한 상기 반도체층 및 상기 데이터 배선 상부에 형성되어 있으며, 상기 드레인 전극을 드러내는 보호막,
    상기 보호막 및 상기 게이트 절연막의 상부에 형성되어 있으며, 드러난 상기 드레인 전극과 연결되어 있는 화소 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  19. 제18항에서,
    상기 게이트 배선은 상기 게이트선과 연결되어 있으며 외부로부터 주사 신호를 인가받는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 상기 데이터선과 연결되어 있으며 외부로부터 데이터 신호를 인가받는 데이터 패드를 더 포함하며,
    상기 게이트 절연막은 상기 게이트 패드를 드러내는 접촉구를 가지고 있으며, 상기 보호막은 상기 데이터 패드와 상기 접촉구는 통하여 상기 게이트 패드를 드러내는 액정 표시 장치용 박막 트랜지스터 기판.
  20. 제19항에서,
    상기 화소 전극과 동일한 물질로 이루어져 있으며, 상기 게이트 패드 및 상기 데이터 패드를 덮는 게이트용 전극 및 데이터용 전극을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  21. 제20항에서,
    상기 게이트선 상부에서 상기 반도체층과 상기 보호막은 동일한 패턴으로 형성되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  22. 제21항에서,
    상기 반도체층은 상기 데이터 패드의 하부까지 연장되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
  23. 절연 기판 위에 형성되어 있으며 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극 및 상기 게이트선에 연결되어 외부로부터 주사 신호를 인가받는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 및 상기 기판 위에 형성되어 있으며, 상기 게이트 패드를 드러내는 제1 접촉 구멍을 가지는 게이트 절연막,
    상기 게이트 전극의 상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 게이트 절연막 위에 형성되어 있으며, 상기 게이트 전극이 인접하게 상기 반도체층 상부에 형성되어 있는 소스 전극을 포함하며 상기 게이트선과 교차하는 데이터선 및 상기 게이트 전극에 대하여 상기 소스 전극의 반대쪽 상기 반도체층 위에 형성되어 있는 드레인 전극을 포함하는 데이터 배선 및 상기 제1 접촉 구멍을 통하여 상기 게이트 패드와 연결되어 있는 제1 게이트용 전극,
    상기 반도체층, 상기 데이터 배선 및 상기 게이트용 전극 상부에 형성되어 있으며, 상기 드레인 전극, 상기 제1 게이트용 전극 및 상기 데이터 패드를 드러내는 제2, 제3 및 제4 접촉 구멍을 가지는 보호막,
    상기 보호막의 상부에 형성되어 있으며, 상기 제2 접촉 구멍을 통하여 상기 드레인 전극과 연결되어 있는 화소 전극, 상기 제3 접촉 구멍을 통하여 상기 제1 게이트용 전극과 연결되어 있는 제2 게이트용 전극 및 상기 제4 접촉 구멍을 통하여 상기 데이터 패드와 연결되는 데이터용 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  24. 제23항에서,
    상기 게이트 배선은 알루미늄 또는 알루미늄 합금으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  25. 제24항에서,
    상기 화소 전극, 상기 제2 게이트용 전극 및 상기 데이터용 전극은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  26. 절연 기판 위에 형성되어 있으며 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극 및 상기 게이트선의 끝에 연결되어 있는 게이트 패드를 포함하는 게이트 배선,
    상기 게이트 배선 및 상기 기판 위에 형성되어 있으며, 상기 게이트 패드를 드러내는 게이트 절연막,
    상기 게이트 절연막 위에 형성되어 있는 반도체층,
    상기 반도체층 상부에 형성되어 있는 접촉층,
    상기 접촉층 위에 상기 접촉층과 동일한 모양으로 형성되어 있으며, 상기 게이트 전극에 인접하게 형성된 소스 전극을 포함하며 상기 게이트선과 교차하는 데이터선, 상기 데이터선 및 소스 전극과 분리되어 있으며 상기 게이트 전극에 대하여 상기 소스 전극의 반대쪽에 위치하는 드레인 전극 및 상기 데이터선의 끝에 연결되어 있는 데이터 패드를 포함하는 데이터 배선,
    상기 데이터 배선과 동일한 층에 형성되어 있으며, 드러난 상기 게이트 패드와 연결되어 있는 제1 게이트용 전극
    상기 반도체층, 상기 데이터 배선 및 상기 제1 게이트용 전극 상부에 형성되어 있으며, 상기 드레인 전극, 상기 데이터 패드 및 상기 제1 게이트용 전극을 드러내는 보호막,
    상기 보호막 상부에 형성되어 있으며, 드러난 상기 드레인 전극과 연결되어 있는 화소 전극, 드러난 상기 데이터 패드와 연결되어 있는 데이터용 전극 및 드러난 상기 제1 게이트용 전극과 연결되어 있는 제2 게이트용 전극
    을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
  27. 제26항에서,
    상기 게이트 배선은 알루미늄 또는 알루미늄 합금으로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  28. 제27항에서,
    상기 화소 전극, 상기 제2 게이트용 전극 및 상기 데이터용 전극은 ITO로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
  29. 제28항에서,
    상기 보호막에는 서로 이웃하는 상기 데이터선 사이의 상기 게이트선 상부에 개구부가 형성되어 있으며,
    상기 개구부를 중심으로 상기 반도체층은 분리되어 있는 액정 표시 장치용 박막 트랜지스터 기판.
KR1019980050879A 1998-11-26 1998-11-26 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법 KR100560974B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980050879A KR100560974B1 (ko) 1998-11-26 1998-11-26 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980050879A KR100560974B1 (ko) 1998-11-26 1998-11-26 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Publications (2)

Publication Number Publication Date
KR20000033835A KR20000033835A (ko) 2000-06-15
KR100560974B1 true KR100560974B1 (ko) 2006-09-06

Family

ID=19559781

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980050879A KR100560974B1 (ko) 1998-11-26 1998-11-26 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법

Country Status (1)

Country Link
KR (1) KR100560974B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142680B2 (en) 2012-05-21 2015-09-22 Samsung Display Co., Ltd. Thin film transistor array panel having improved aperture ratio and method of manufacturing same

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020002089A (ko) * 2000-06-29 2002-01-09 주식회사 현대 디스플레이 테크놀로지 고개구율 액정 표시 소자의 제조방법
KR100695303B1 (ko) * 2000-10-31 2007-03-14 삼성전자주식회사 제어 신호부 및 그 제조 방법과 이를 포함하는 액정 표시장치 및 그 제조 방법
KR100794470B1 (ko) * 2000-12-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치의 제조방법
KR100750923B1 (ko) * 2001-03-22 2007-08-22 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100740936B1 (ko) * 2001-04-27 2007-07-19 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR100878233B1 (ko) * 2002-07-09 2009-01-13 삼성전자주식회사 박막 트랜지스터 기판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048842A (ko) * 1995-12-26 1997-07-29 김광호 박막 트랜지스터 액정 표시 장치의 제조 방법
KR19980075975A (ko) * 1997-04-03 1998-11-16 윤종용 박막 트랜지스터 기판의 제조 방법
KR19980077678A (ko) * 1997-04-22 1998-11-16 구자홍 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR20000024704A (ko) * 1998-10-01 2000-05-06 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970048842A (ko) * 1995-12-26 1997-07-29 김광호 박막 트랜지스터 액정 표시 장치의 제조 방법
KR19980075975A (ko) * 1997-04-03 1998-11-16 윤종용 박막 트랜지스터 기판의 제조 방법
KR19980077678A (ko) * 1997-04-22 1998-11-16 구자홍 액정 표시 장치의 구조 및 그 액정 표시 장치의 제조 방법
KR20000024704A (ko) * 1998-10-01 2000-05-06 윤종용 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142680B2 (en) 2012-05-21 2015-09-22 Samsung Display Co., Ltd. Thin film transistor array panel having improved aperture ratio and method of manufacturing same

Also Published As

Publication number Publication date
KR20000033835A (ko) 2000-06-15

Similar Documents

Publication Publication Date Title
US7605875B2 (en) Thin film transistor array panel for a liquid crystal display and a method for manufacturing the same
KR100321925B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100372306B1 (ko) 박막트랜지스터의제조방법
KR100560974B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR100623977B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
JP2004531086A (ja) 薄膜トランジスタ基板及びその製造方法
KR100878242B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100560975B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100635943B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
KR100601171B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100333979B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100590749B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100299684B1 (ko) 4장의마스크를이용한액정표시장치용박막트랜지스터기판의제조방법및액정표시장치용박막트랜지스터기판
KR100315921B1 (ko) 액정표시장치용박막트랜지스터기판의제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100590755B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20000026540A (ko) 4장의 마스크를 이용한 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 및 액정 표시 장치용박막 트랜지스터 기판
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100670050B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20020078294A (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100806881B1 (ko) 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR20010011324A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100635948B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120215

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee