KR100750923B1 - 박막 트랜지스터 어레이 기판 및 그 제조 방법 - Google Patents

박막 트랜지스터 어레이 기판 및 그 제조 방법 Download PDF

Info

Publication number
KR100750923B1
KR100750923B1 KR1020010014856A KR20010014856A KR100750923B1 KR 100750923 B1 KR100750923 B1 KR 100750923B1 KR 1020010014856 A KR1020010014856 A KR 1020010014856A KR 20010014856 A KR20010014856 A KR 20010014856A KR 100750923 B1 KR100750923 B1 KR 100750923B1
Authority
KR
South Korea
Prior art keywords
gate
data
thin film
film transistor
wiring
Prior art date
Application number
KR1020010014856A
Other languages
English (en)
Other versions
KR20020074820A (ko
Inventor
김상갑
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010014856A priority Critical patent/KR100750923B1/ko
Publication of KR20020074820A publication Critical patent/KR20020074820A/ko
Application granted granted Critical
Publication of KR100750923B1 publication Critical patent/KR100750923B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

먼저, 기판 위에 반사율을 거의 가지지 않으며 도전성이 없는 물질을 적층하고 패터닝하여 그물 모양의 블랙 매트릭스를 형성한 후, 질화 규소의 층간 절연막, 비정질 규소의 반도체층, 도핑된 비정질 규소층 및 데이터 배선용 도전층의 사층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 데이터 배선용 도전체층을 패터닝하여 데이터 배선을 형성한다. 이어, 데이터 배선으로 가리지 않는 도핑된 비정질 규소층을 식각하여 채널부를 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 저항 접촉층 사이의 반도체층을 노출시킨다. 이어, 질화 규소 또는 유기 절연막으로 이루어진 보호막과 게이트 배선용 도전 물질을 차례로 적층한 후 마스크를 이용한 사진 식각 공정으로 게이트 배선을 형성한다. 이어, 게이트 배선을 식각 마스크로 사용하여 보호막을 식각하고, 게이트 배선과 데이터 배선으로 가리지 않은 반도체층을 식각하여 반도체 패턴을 형성한다. 다음, 마지막으로 IZO 또는 ITO막을 적층하고 마스크를 이용한 패터닝을 실시하여 드레인 전극과 전기적으로 연결되는 화소 전극을 형성한다.
마스크, ITO, IZO, 블랙 매트릭스

Description

박막 트랜지스터 어레이 기판 및 그 제조 방법{A THIN FILM TRANSISTOR ARRAY SUBSTRATE AND A METHOD FOR MANUFACTURING THE SAME}
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,
도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a, 4a 및 5a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 중간 과정에서의 박막 트랜지스터 기판의 배치도이고,
도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,
도 4b는 도 4a에서 IVb-IVb' 선을 따라 잘라 도시한 도면으로서 도 3b의 다음 단계를 도시한 단면도이고,
도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4b의 다음 단계를 도시한 단면도이다.
본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 특히 액정 표시 장치의 한 기판으로 사용되는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.
박막 트랜지스터가 형성되어 있는 기판은 5매 또는 6매의 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.
본 발명의 과제는 박막 트랜지스터 어레이 기판의 제조 방법을 단순화하는 것이다.
이러한 문제점을 해결하기 위하여 게이트 배선을 식각 마스크로 이용하여 보호막을 패터닝하고, 게이트 배선과 데이터 배선을 식각 마스크로 이용하여 반도체층을 식각한다.
본 발명에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는, 우선 절연 기판 상부에 층간 절연막, 반도체층 및 데이터 배선용 도전 물질을 차례로 적층한다. 이어, 데이터 배선용 도전 물질을 패터닝하여 데이터선, 데이터선과 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 보호막 및 게이트 배선용 도전 물질을 차례로 적층하고, 게이트 배선용 도전 물질을 패터닝하여 데이터선과 단위 화소를 정의하는 게이트선, 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하고, 게이트 배선으로 가리지 않는 보호막을 식각한다. 이어, 게이트 배선 및 상기 데이터 배선으로 가리지 않는 반도체층을 식각한다.
이러한 본 발명에 따른 제조 방법에서 단위 화소에 드레인 전극과 전기적으로 연결되는 화소 전극을 형성할 수 있다.
게이트 배선은 외부로부터 주사 신호를 전달받아 게이트선으로 전달하는 게이트 패드를 더 포함하며 데이터 배선은 외부로부터 영상 신호를 전달받을 데이터선으로 전달하는 데이터 패드를 더 포함하며, 화소 전극과 동일한 층에 게이트 패드 및 데이터 패드와 각각 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성할 수 있다.
이때, 화소 전극은 ITO 또는 IZO로 형성하고, 게이트 배선용 및 상기 데이터 배선용 도전 물질은 알루미늄 계열의 금속을 포함하는 것이 바람직하다.
데이터 배선과 반도체층 사이에 저항 접촉층을 형성할 수 있으며, 단위 화소에 개구부를 가지는 블랙 매트릭스를 형성할 수 있다.
이러한 제조 공정을 통하여 완성된 박막 트랜지스터 어레이 기판에서 보호막은 게이트 배선과 동일한 모양을 가질 수 있으며, 저항 접촉층은 데이터 배선과 동일한 모양을 가질 수 있다.
그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고, 도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
절연 기판(10) 위에 전도성을 가지지 않으며 빛을 차단하거나 흡수하는 물질로 이루어진 블랙 매트릭스(20)가 형성되어 있다. 이때, 블랙 매트릭스(20)는 그물 모양으로 형성되어 매트릭스 배열의 단위 화소에 개구부를 가지고 있으며, 기판(10)의 하부로부터 박막 트랜지스터의 채널부(소스 전극과 드레인 전극 사이)로 입사하는 빛을 차단하는 기능을 가진다.
기판(10)의 전면에는 질화 규소 등의 절연 물질로 이루어진 층간 절연막(30)이 형성되어 블랙 매트릭스(20)를 덮고 있다.
블랙 매트릭스(20)의 층간 절연막(30) 상부에는 비정질 규소 등의 반도체로 이루어진 반도체 패턴(42)이 형성되어 있으며, 반도체 패턴(42)의 상부에는 실리사 이드 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어진 저항 접촉층(55, 56)이 각각 형성되어 있다.
저항성 접촉층(55, 56) 위에는 저저항을 가지는 알루미늄 계열의 도전 물질을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 있는 데이터선(62), 데이터선(62)의 한쪽 끝에 연결되어 외부로부터의 화상 신호를 인가받는 데이터 패드(68), 그리고 데이터선(62)에 연결되어 있는 박막 트랜지스터의 소스 전극(65)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(62, 68, 65)와 분리되어 있으며 또는 박막 트랜지스터의 채널부에 대하여 소스 전극(65)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(66)을 포함한다. 여기서, 박막 트랜지스터의 채널부는 소스 전극(65)과 드레인 전극(66) 사이의 반도체 패턴(42)이며, 박막 트랜지스터가 온 상태일 때 채널이 형성되는 부분이다.
데이터 배선(62, 65, 66, 68)은 알루미늄 계열의 단일막으로 형성하는 것이 바람직하지만, 이중층이상으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo 등을 들 수 있다.
저항 접촉층(55, 56)은 그 하부의 반도체 패턴(42)과 그 상부의 데이터 배선(62, 65, 66, 68)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(62, 65, 66, 68)과 완전히 동일한 형태를 가진다. 즉, 데이터선부 중간층 패턴(55)은 데이터선부(62, 68, 65)와 동일하고, 드레인 전극용 중간층 패턴(56)은 드레인 전극(66)과 동일하다.
반도체 패턴(42)의 상부에는 질화 규소 등의 절연 물질로 이루어진 채널 보호막(70)이 형성되어 있으며, 그 상부에는 알루미늄 계열의 도전 물질을 포함하는 게이트 배선이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 데이터선(62)과 매트릭스 배열의 단위 화소를 정의하는 게이트선(82), 게이트선(82)의 끝에 연결되어 있어 외부로부터의 게이트 신호를 인가받아 게이트선으로 전달하는 게이트 패드(84) 및 게이트선(82)에 연결되어 있는 박막 트랜지스터의 게이트 전극(86)을 포함한다. 여기서, 채널 보호막(70)은 게이트 배선(22, 24, 26)과 동일한 모양을 가진다.
단위 화소의 층간 절연막(30) 상부에는 박막 트랜지스터로부터 화상 신호를 받아 상판의 전극과 함께 전기장을 생성하는 화소 전극(92)이 형성되어 있다. 화소 전극(92)은 IZO(indium zinc oxide) 또는 ITO(indium tin oxide) 따위의 투명한 도전 물질로 만들어지며, 드레인 전극(66) 전기적으로 연결되어 화상 신호를 전달받는다. 화소 전극(82)은 가장자리 부분이 블랙 매트릭스(20)와 중첩되어 개구율을 높이고 있으나, 중첩되지 않을 수도 있다. 한편, 게이트 패드(84) 및 데이터 패드(68) 위에는 각각 이들과 연결되는 보조 게이트 패드(94) 및 보조 데이터 패드(98)가 형성되어 있으며, 이들은 패드(84, 68)와 외부 회로 장치와의 접착성을 보완하고 패드를 보호하는 역할을 하는 것으로 필수적인 것은 아니며, 이들의 적용 여부는 선택적이다.
이러한 본 발명의 실시예에 따른 액정 표시 장치용 기판에서는, 화소 전극(92) 및 박막 트랜지스터가 형성되어 있는 기판(10)에 블랙 매트릭스(20)가 함께 형성되어 있어 한 기판(10)과 이에 마주하는 다른 기판(도시하지 않음)에 대한 정렬을 고려하지 않아도 되므로 블랙 매트릭스(20)의 폭을 최소로 형성하여 화소의 개구율을 향상시킬 수 있다.
그러면, 도 1 및 도 2의 구조를 가지는 박막 트랜지스터 기판을 제조하는 방법에 대하여 상세하게 도 1 및 도 2와 도 3a 내지 도 5b를 참조하여 설명하기로 한다.
먼저, 도 3a 및 3b에 도시한 바와 같이, 기판(10) 위에 반사율을 거의 가지지 않으며 도전성이 없는 물질을 적층하고 패터닝하여 그물 모양의 블랙 매트릭스(20)를 형성한다.
다음, 도 4a 및 도 4b에 도시한 바와 같이, 질화 규소의 층간 절연막(30), 비정질 규소로 이루어진 반도체층(40), 도핑된 비정질 규소층 및 데이터 배선용 도전층의 사층막을 연속하여 적층하고 마스크를 이용한 패터닝 공정으로 데이터 배선용 도전체층을 패터닝하여 세로 방향의 데이터선(62), 데이터선(62)과 연결되어 이후의 게이트 전극(86) 하부까지 연장되어 있는 소스 전극(65), 데이터선(62)의 한쪽 끝에 연결되어 있는 데이터 패드(68) 및 소스 전극(65)과 분리되어 있으며 채널부를 중심으로 소스 전극(66)과 마주하는 드레인 전극(66)을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선(62, 65, 66, 68)으로 가리지 않는 도핑된 비정질 규소층을 식각하여 채널부를 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 저항 접촉층(55, 56) 사이의 반도체층(40)을 노출시킨다. 이어, 노출된 반도체층(40)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다. 이때, 저항 접촉층(55, 56)은 데이터 배선(62, 65, 66, 68)을 식각 마스크로 사용하여 식각하므로 데이터 배선(62, 65, 66, 68)과 동일한 모양으로 형성된다.
다음으로, 도 5a 및 도 5b에 도시한 바와 같이, 질화 규소 또는 유기 절연막으로 이루어진 보호막(70)과 저저항을 가지는 알루미늄 계열의 도전 물질을 차례로 적층한 후 마스크를 이용한 사진 식각 공정으로 가로 방향의 게이트선(82), 게이트 선(82)에서 소스 및 드레인 전극(65, 66) 상부까지 연장되어 있는 게이트 전극(86) 및 게이트선(82)의 한쪽 끝에 연결되어 있는 게이트 패드(84)를 포함하는 게이트 배선을 형성한다.
이어, 게이트 배선(82, 84, 86)을 식각 마스크로 사용하여 보호막(70)을 식각한다. 이렇게 하면, 게이트 배선(82, 84, 86)으로 가리지 않는 데이터 배선(62, 65, 66, 68)과 게이트 배선(82, 84, 86) 및 데이터 배선(62, 65, 66, 68)으로 가리지 않은 반도체층(40, 도 4b 참조)이 드러난다.
이어, 드러난 반도체층(40, 도 4b 참조)을 식각하여 반도체 패턴(42)을 완성한다.
다음, 마지막으로 도 1 및 2에 도시한 바와 같이, IZO 또는 ITO막을 적층하고 마스크를 이용한 패터닝을 실시하여 드레인 전극(66)과 전기적으로 연결되는 화소 전극(92)과 게이트 패드(84) 및 데이터 패드(68)와 각각 연결되는 보조 게이트 패드(94) 및 보조 데이터 패드(98)를 각각 형성한다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 기판 및 그 제조 방법에서는 게이트 배선(82, 84, 86)과 보호막(70)을 함께 패터닝하고, 게이트 배선(82, 84, 86) 및 데이터 배선(62, 65, 66, 68)을 식각 마스크로 하여 반도체 패턴(42)을 형성함으로써 블랙 매트릭스(20)를 형성하는 사진 식각 공정을 제외하면 3매의 마스크만을 이용하여 박막 트랜지스터 기판을 완성하여 제조 공정을 단순화할 수 있다.
이와 같이, 본 발명에서는 제조 공정을 단순화함으로써 제조 비용을 최소화할 수 있다.

Claims (16)

  1. 절연 기판 상부에 층간 절연막, 반도체층 및 데이터 배선용 도전 물질을 차례로 적층하는 단계,
    상기 데이터 배선용 도전 물질을 패터닝하여 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계,
    보호막 및 게이트 배선용 도전 물질을 차례로 적층하고, 상기 게이트 배선용 도전 물질을 패터닝하여 상기 데이터선과 단위 화소를 정의하는 게이트선, 상기 게이트선과 연결되어 있는 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,
    상기 게이트 배선으로 가리지 않는 상기 보호막을 제거하는 단계,
    상기 게이트 배선 및 상기 데이터 배선으로 가리지 않는 상기 반도체층을 식각하는 단계
    를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  2. 제1항에서,
    상기 단위 화소에 상기 드레인 전극과 전기적으로 연결되는 화소 전극을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  3. 제2항에서,
    게이트 배선은 외부로부터 주사 신호를 전달받아 상기 게이트선으로 전달하는 게이트 패드를 더 포함하며,
    상기 데이터 배선은 외부로부터 영상 신호를 전달받을 상기 데이터선으로 전달하는 데이터 패드를 더 포함하며,
    상기 화소 전극과 동일한 층에 상기 게이트 패드 및 상기 데이터 패드와 각각 전기적으로 연결되는 보조 게이트 패드와 보조 데이터 패드를 더 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  4. 제3항에서,
    상기 화소 전극은 ITO 또는 IZO로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
  5. 제1항에서,
    상기 게이트 배선용 및 상기 데이터 배선용 도전 물질은 알루미늄 계열의 금속을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  6. 제1항에서,
    상기 데이터 배선과 상기 반도체층 사이에 저항 접촉층을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  7. 제6항에서,
    상기 데이터 배선으로 가리지 않은 저항 접촉층을 식각하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  8. 제1항에서,
    상기 단위 화소에 개구부를 가지는 블랙 매트릭스를 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
  9. 기판,
    상기 기판의 전면에 형성되어 있는 층간 절연막,
    상기 층간 절연막 상부에 반도체로 이루어져 있으며, 박막 트랜지스터의 채널부를 가지는 반도체 패턴,
    상기 반도체 패턴의 상부에 형성되어 있으며, 세로 방향으로 뻗어 영상 신호가 전달되는 데이터선, 상기 데이터선에 연결되어 있으며 상기 박막 트랜지스터의 소스 전극, 상기 소스 전극과 분리되어 상기 채널부를 중심으로 상기 소스 전극과 마주하는 상기 박막 트랜지스터의 드레인 전극을 포함하는 데이터 배선,
    상기 반도체 패턴의 상기 채널부를 덮는 보호막,
    상기 보호막 상부에 형성되어 있으며, 가로 방향으로 뻗어 주사 신호가 전달되는 게이트선과 상기 게이트선의 일부인 박막 트랜지스터의 게이트 전극을 포함하는 게이트 배선
    을 포함하는 박막 트랜지스터 어레이 기판.
  10. 제9항에서,
    상기 드레인 전극과 연결되어 있으며, 상기 층간 절연막 상부에 형성되어 있는 화소 전극을 더 포함하는 박막 트랜지스터 어레이 기판.
  11. 제10항에서,
    상기 게이트 배선은 상기 게이트선에 연결되어 외부로부터 신호를 전달받는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 외부로부터 신호를 전달받는 데이터 패드를 더 포함하며,
    상기 상기 게이트 패드 및 상기 데이터 패드와 전기적으로 연결되며 상기 화소 전극과 동일한 층으로 형성되어 있는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 박막 트랜지스터 어레이 기판.
  12. 제11항에서,
    상기 화소 전극은 투명한 도전성 물질인 IZO 또는 ITO로 이루어진 박막 트랜지스터 어레이 기판.
  13. 제9항에서,
    상기 보호막은 상기 게이트 배선과 동일한 모양으로 형성되어 있는 박막 트 랜지스터 어레이 기판.
  14. 제9항에서,
    상기 반도체 패턴과 상기 데이터 배선 사이에 형성되어 있으며, 불순물로 고농도로 도핑되어 있는 저항 접촉층을 더 포함하는 박막 트랜지스터 어레이 기판.
  15. 제14항에서,
    상기 저항 접촉층은 상기 데이터 배선과 동일한 모양인 박막 트랜지스터 어레이 기판.
  16. 제9항에서,
    상기 층간 절연막 하부에 형성되어 있으며, 상기 게이트선과 상기 데이터선으로 정의되는 단위 화소에 개구부를 가지는 박막 트랜지스터 어레이 기판.
KR1020010014856A 2001-03-22 2001-03-22 박막 트랜지스터 어레이 기판 및 그 제조 방법 KR100750923B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010014856A KR100750923B1 (ko) 2001-03-22 2001-03-22 박막 트랜지스터 어레이 기판 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010014856A KR100750923B1 (ko) 2001-03-22 2001-03-22 박막 트랜지스터 어레이 기판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20020074820A KR20020074820A (ko) 2002-10-04
KR100750923B1 true KR100750923B1 (ko) 2007-08-22

Family

ID=27698265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010014856A KR100750923B1 (ko) 2001-03-22 2001-03-22 박막 트랜지스터 어레이 기판 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100750923B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033835A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR20010002141A (ko) * 1999-06-11 2001-01-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000033835A (ko) * 1998-11-26 2000-06-15 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그제조 방법
KR20010002141A (ko) * 1999-06-11 2001-01-05 윤종용 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Also Published As

Publication number Publication date
KR20020074820A (ko) 2002-10-04

Similar Documents

Publication Publication Date Title
KR100695299B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100905470B1 (ko) 박막 트랜지스터 어레이 기판
KR100870013B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100783702B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100580398B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR20120044813A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치 제조방법
KR100750923B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR20010060519A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
KR100973809B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR100878265B1 (ko) 박막 트랜지스터 기판의 제조 방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100878238B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100796747B1 (ko) 박막 트랜지스터 어레이 기판의 제조 방법
KR100709710B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
KR100695295B1 (ko) 배선 구조, 이를 이용한 박막 트랜지스터 기판 및 그 제조방법
KR100720086B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100864486B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100796746B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100853207B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100878278B1 (ko) 박막 트랜지스터 어레이 기판 및 그 제조 방법
KR100878263B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
KR100777694B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR100878230B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR100783696B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120713

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee