KR100796747B1

KR100796747B1 - 박막 트랜지스터 어레이 기판의 제조 방법

Info

Publication number: KR100796747B1
Application number: KR1020010018607A
Authority: KR
Inventors: 김상갑
Original assignee: 삼성전자주식회사
Priority date: 2001-04-09
Filing date: 2001-04-09
Publication date: 2008-01-22
Also published as: KR20020078294A

Abstract

먼저, 기판의 상부에 제1 마스크를 이용한 사진 식각 공정으로 화소 전극, 보조 게이트선, 보조 게이트 패드, 보조 게이트 전극 및 보조 데이터 패드를 포함하는 하부 도전막 패턴과 그 상부에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 포함하는 상부 도전막 패턴을 동일한 모양으로 형성한다. 이어, 게이트 절연막, 반도체층, 중간층을 연속으로 적층하고 그 위에 제2 마스크를 이용하여 사진 공정으로 게이트 배선의 상부에 위치하는 제1 부분과 제1 부분보다 두껍고 게이트 전극의 상부에 위치하는 제 2부분을 포함하는 감광막 패턴을 형성한다. 먼저, 감광막 패턴을 식각 마스크로 하여 기타 부분의 노출되어 있는 중간층, 반도체층 및 그 하부의 게이트 절연막을 차례로 식각하여 게이트 패드를 제외한 게이트 배선을 덮는 게이트 절연막 패턴이 완성한다. 이어, 제2 부분의 감광막 패턴을 식각 마스크로 하여 중간층 및 그 하부의 반도체층을 식각하여 반도체 패턴과 중간층 패턴을 완성한다. 마지막으로, 게이트 절연막 패턴으로 가리지 않는 상부 도전막 패턴을 전면 식각을 통하여 제거하여, 화소부에서 화소 전극과 패드부에서 보조 게이트 패드 및 보조 데이터 패드를 드러낸다. 다음, 데이터 배선용 도전막을 적층하고 제3 마스크를 이용한 사진 식각 공정으로 보조 데이터 패드와 연결되는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선을 형성한다. 이어, 데이터 배선으로 가리지 않는 도핑된 비정질 규소층 패턴을 식각하고 노출된 반도체 패턴의 표면을 안정화시키기 위하여 산소 플라스마를 실시한다.

마스크, ITO, IZO, 산소플라스마

Description

박막 트랜지스터 어레이 기판 및 그 제조 방법{A THIN FILM TRANSISTOR ARRAY SUBSTRATE AND A METHOD FOR MANUFACTURING THE SAME}

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판이고,

도 2는 도 1에 도시한 박막 트랜지스터 기판을 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,

도 3a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 첫 번째 과정에서의 박막 트랜지스터 기판의 배치도이고,

도 3b는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 단면도이고,

도 4는 도 3a에서 IIIb-IIIb' 선을 따라 절단한 도면으로, 도 3b의 다음 단계를 도시한 단면도이고,

도 5a는 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 제조하는 과정을 도시한 도면으로서 도 3a의 다음 단계를 도시한 배치도이고,

도 5b는 도 5b는 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 4의 다음 단계를 도시한 단면도이고,

도 6, 도 7 및 도 8은 도 5a에서 Vb-Vb' 선을 따라 잘라 도시한 도면으로서 도 5b의 다음 단계를 차례로 도시한 단면도이다.

본 발명은 박막 트랜지스터 기판 및 그 제조 방법에 관한 것으로, 특히 액정 표시 장치의 한 기판으로 사용되는 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.

액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 전극이 형성되어 있는 두 장의 기판과 그 사이에 삽입되어 있는 액정층으로 이루어져, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.

액정 표시 장치 중에서도 현재 주로 사용되는 것은 두 기판에 전극이 각각 형성되어 있고 전극에 인가되는 전압을 스위칭하는 박막 트랜지스터를 가지고 있는 액정 표시 장치이며, 박막 트랜지스터는 두 기판 중 하나에 형성되는 것이 일반적이다.

박막 트랜지스터가 형성되어 있는 기판은 5매 또는 6매의 마스크를 이용한 사진 식각 공정을 통하여 제조하는 것이 일반적이다. 이때, 생산 비용을 줄이기 위해서는 마스크의 수를 적게 하는 것이 바람직하다.

본 발명의 과제는 박막 트랜지스터 어레이 기판의 제조 방법을 단순화하는 것이다.

이러한 문제점을 해결하기 위하여 게이트 배선과 화소 전극을 하나의 사진 식각 공정으로 형성하고, 반도체 패턴과 외부의 구동 집적회로와 연결되도록 배선을 드러내는 게이트 절연막 패턴을 하나의 사진 식각 공정으로 형성한다.

우선, 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조 방법에서는, 우선 절연 기판 상부에 화소 전극용 도전 물질과 게이트 배선용 도전 물질을 차례로 적층하고 패터닝하여 화소 전극을 포함하는 하부 도전막 패턴과 게이트선 및 게이트 전극을 가지는 게이트 배선을 포함하는 상부 도전막 패턴을 형성한다. 이어, 게이트 배선을 덮는 게이트 절연막 패턴과 그 상부의 반도체 패턴을 형성하고, 게이트 절연막 패턴으로 가리지 않는 상부 도전막 패턴을 제거한다. 이어, 데이터 배선용 도전 물질을 패터닝하여 데이터선, 데이터선과 연결되어 있는 소스 전극 및 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성한다. 이때, 게이트 절연막 패턴과 반도체 패턴은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 형성한다.

여기서, 감광막 패턴은 감광막 패턴은 제1 두께를 가지는 제1 부분, 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분, 두께를 거의 가지지 않으며 제1 및 제2 부분을 제외한 제3 부분을 포함하며, 사진 식각 공정에서 제2 부분은 반도체 패턴에, 제1 부분은 게이트 절연막 패턴에 대응하도록 형성하는 것이 바람직하다.

데이터 배선과 반도체 패턴 사이에 저항성 접촉층 패턴을 형성할 수 있으며, 게이트 절연막 패턴, 반도체 패턴 및 저항성 접촉층 패턴을 형성하기 위해서는, 우 선 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 적층하고 그 상부에 감광막을 형성한다. 이어, 감광막을 노광 및 현상하여 제1 내지 제3 부분을 가지는 감광막 패턴을 형성하고, 제1 및 제2 부분의 감광막 패턴을 식각 마스크로 하여 게이트 절연막, 반도체층 및 저항성 접촉층을 식각하여 게이트 절연막 패턴을 완성한다. 이어, 제2 부분의 감광막 패턴을 식각 마스크로 하여 반도체층 및 저항성 접촉층을 식각하여 반도체 패턴 및 저항성 접촉층 패턴을 완성한다.

데이터 배선으로 가리지 않는 저항성 접촉층 패턴을 식각하는 단계를 더 포함할 수 있으며, 반도체 패턴을 플라스마 처리하는 것이 바람직하다.

사진 식각 공정에서 감광막 패턴은 제1 영역, 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성할 수 있으며, 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해서 광마스크에는 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 것이 바람직하다.

하부 도전막 패턴은 게이트선과 전기적으로 연결되는 보조 게이트 패드 및 데이터선과 전기적으로 연결되는 보조 데이터 패드를 더 포함하는 것이 바람직하다.

이러한 본 발명에 따른 제조 방법을 통하여 완성된 박막 트랜지스터 기판에는, 기판 위에 화소부의 화소 전극을 포함하는 하부 도전막 패턴이 형성되어 있으며, 그 상부에 게이트선 및 게이트선에 연결되어 있는 게이트 전극을 가지는 게이트 배선을 포함하는 상부 도전막 패턴이 형성되어 있다. 기판의 상부에는 게이트 배선을 덮는 게이트 절연막 패턴이 형성되어 있으며, 게이트 전극의 게이트 절연막 패턴 상부에 반도체 패턴이 형성되어 있다. 또한, 기판의 상부에는 게이트선과 교차하는 상기 화소부를 정의하는 데이터선, 상기 데이터선에 연결되어 있으며 상기 반도체 패턴 상부로 연장되어 있는 소스 전극 및 소스 전극과 분리되어 있으며 게이트 전극에 대하여 소스 전극의 맞은편에 위치하는 드레인 전극을 포함하는 데이터 배선이 형성되어 있다.

하부 도전막 패턴은 게이트선과 전기적으로 연결되어 외부로부터 게이트 신호를 전달받는 보조 게이트 패드 및 데이터선과 전기적으로 연결되어 외부로부터 영상 신호를 전달받는 보조 데이터 패드를 더 포함한다.

여기서, 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 제외한 하부 도전막 패턴과 상부 도전막 패턴은 동일한 모양을 가지며, 하부 도전막 패턴은 투명한 도전 물질로 이루어진 것이 바람직하다.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.

먼저, 도 1 및 도 2를 참고로 하여 본 발명의 실시예에 따른 3매 마스크를 이용하여 완성된 액정 표시 장치용 박막 트랜지스터 어레이 기판의 단위 화소 및 패드부의 구조에 대하여 상세히 설명한다.

도 1은 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 어레이 기판의 배치도이고, 도 2는 도 1에 도시한 박막 트랜지스터 어레이 기판을 II-II' 선을 따라 잘라 도시한 단면도이다.

먼저, 절연 기판(10) 위에 ITO(indium tin oxide) 또는 IZO(indium zinc oxide) 따위의 투명한 도전 물질로 이루어진 하부 도전막 패턴과 하부 도전막 패턴의 상부에 형성되어 있으며 저저항을 가지는 알루미늄 계열 또는 은 계열의 도전막을 포함하는 상부 도전막 패턴이 형성되어 있다. 하부 도전막 패턴은 화소 전극(20), 가로 방향으로 뻗은 보조 게이트선(22), 보조 게이트선(22)의 한쪽 끝에 연결되어 외부의 구동 회로로부터 게이트 또는 주사 신호를 전달받아 이후의 게이트선(32)에 전달하는 보조 게이트 패드(24) 및 보조 게이트선(22)에 연결되어 있는 보조 게이트 전극(26)을 가지는 보조 게이트 배선 및 외부의 구동 회로로부터 영상신호를 전달받아 이후의 데이터선(72)에 전달하는 보조 데이터 패드(28)를 포함한다. 상부 도전막 패턴은 게이트 배선으로 보조 게이트선(22)의 상부에 이와 동일한 모양으로 형성되어 있는 게이트선(32)과 게이트선(32)에 연결되어 있는 박막 트랜지스터의 게이트 전극(36)을 포함한다.

여기서, 상부 도전막 패턴인 게이트 배선(32, 36)은 알루미늄 계열의 단일막으로 형성하는 것이 바람직하지만, 이중층이상으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 크롬 계열 또는 몰리브덴 계열 등과 같이 다른 물질과의 접촉 특성이 좋은 물질로 만드는 것이 바람직하다. 그 예로는 Al(또는 Al 합금)/Cr 또는 Al(또는 Al 합금)/Mo 등을 들 수 있다.

게이트 배선(32, 36) 위에는 게이트 배선(32, 36)과 유사한 모양을 가지며 질화규소(SiN_x) 따위로 이루어진 게이트 절연막(42)이 형성되어 게이트 배선(32, 36)을 덮고 있다. 여기서, 다수의 패드(24, 28)가 형성되어 있는 패드부와 화소 전극(20)이 형성되어 있는 화소부에는 게이트 절연막(42)이 제거되어 있다.

게이트 전극(36)의 게이트 절연막(42) 상부에는 수소화 비정질 규소(hydrogenated amorphous silicon) 따위의 반도체로 이루어진 반도체 패턴(52)이 형성되어 있으며, 반도체 패턴(52) 위에는 인(P) 따위의 n형 불순물로 고농도로 도핑되어 있는 비정질 규소 따위로 이루어진 저항성 접촉층(ohmic contact layer) 패턴 또는 중간층 패턴(65, 66)이 형성되어 있다. 여기서, 반도체 패턴(52)은 게이트 전극(36)의 상부에만 형성되어 있지만 이후의 데이터 배선(72, 75, 76)이 단선되는 것을 방지하기 위하여 다양한 모양의 패턴으로 형성될 수 있다.

저항성 접촉층 패턴(65, 66) 또는 기판(10) 위에는 저저항을 가지는 알루미늄 계열의 도전막을 포함하는 데이터 배선이 형성되어 있다. 데이터 배선은 세로 방향으로 형성되어 게이트선(32)과 화소부를 정의하며, 보조 데이터 패드(28)의 상부까지 연장되어 보조 데이터 패드(28)와 전기적으로 연결되어 있는 데이터선(72), 그리고 데이터선(72)에 연결되어 있는 박막 트랜지스터의 소스 전극(75)으로 이루어진 데이터선부를 포함하며, 또한 데이터선부(72, 75)와 분리되어 있으며 게이트 전극(36)에 대하여 소스 전극(75)의 반대쪽에 위치하는 박막 트랜지스터의 드레인 전극(76)도 포함한다.

데이터 배선(72, 75, 76)도 게이트 배선(32, 36)과 마찬가지로 단일층으로 형성될 수도 있지만, 크롬 또는 몰리브덴 또는 몰리브덴 합금을 포함하는 이중막으로 형성될 수도 있다.

여기서, 접촉층 패턴(65, 66)은 그 하부의 반도체 패턴(52)과 그 상부의 데이터 배선(75, 76)의 접촉 저항을 낮추어 주는 역할을 한다.

그러면, 도 1 및 도 2의 구조를 가지는 액정 표시 장치용 박막 트랜지스터 기판을 3매 마스크를 이용하여 제조하는 방법에 대하여 상세하게 도 1 및 도 2와 도 3a 내지 도 8을 참조하여 설명하기로 한다.

먼저, 도 3a 내지 3b에 도시한 바와 같이, 기판(10)의 상부에 ITO 또는 IZO와 같이 화소 전극용 물질과 알루미늄 계열과 같이 저저항의 게이트 배선용 도전 물질을 차례로 적층하고 제1 마스크를 이용한 사진 식각 공정으로 기판(10) 위에 화소 전극(20), 보조 게이트선(22), 보조 게이트 패드(24), 보조 게이트 전극(26) 및 보조 데이터 패드(28)를 포함하는 하부 도전막 패턴과 그 상부에 게이트선(32), 게이트 전극(36) 및 게이트 패드(34)를 포함하는 게이트 배선과 화소 전극용 버퍼막(30)을 포함하는 상부 도전막 패턴을 동일한 모양으로 형성한다.

다음, 도 4에 도시한 바와 같이, 게이트 절연막(40), 반도체층(50), 중간층(60)을 화학 기상 증착법을 이용하여 각각 1,500 Å 내지 5,000 Å, 500 Å 내지 2,000 Å, 300 Å 내지 600 Å의 두께로 연속 증착하고, 그 위에 감광막(110)을 1 μm 내지 2 μm의 두께로 도포한다.

그 후, 제2 마스크를 통하여 감광막(110)에 빛을 조사한 후 현상하여 도 5b에 도시한 바와 같이, 감광막 패턴(112, 114)을 형성한다. 이때, 감광막 패턴(112, 114) 중에서 게이트 배선(32, 36)의 상부에 위치하며 게이트 절연막 패턴(42, 도 2참조)이 형성될 부분(C)에 위치한 제1 부분(114)은 반도체 패턴(52, 도 2 참조)이 형성되며 게이트 전극(36)의 상부에 위치하는 제 2부분(A)보다 두께가 작게 되도록 하며, 기타 부분(B)의 감광막은 모두 제거한다. 이 때, 채널부(C)에 남아 있는 감광막(114)의 두께와 반도체 패턴부(A)에 남아 있는 감광막(112)의 두께의 비는 후에 후술할 식각 공정에서의 공정 조건에 따라 다르게 조절할 수 있다.

이와 같이, 위치에 따라 감광막의 두께를 달리하는 방법으로 여러 가지가 있을 수 있으며, C 영역의 빛 투과량을 조절하기 위하여 주로 슬릿(slit)이나 격자 형태의 패턴을 형성하거나 반투명막을 사용한다.

이때, 슬릿 사이에 위치한 패턴의 선 폭이나 패턴 사이의 간격, 즉 슬릿의 폭은 노광시 사용하는 노광기의 분해능보다 작은 것이 바람직하며, 반투명막을 이용하는 경우에는 마스크를 제작할 때 투과율을 조절하기 위하여 다른 투과율을 가지는 박막을 이용하거나 두께가 다른 박막을 이용할 수 있다.

이와 같은 마스크를 통하여 감광막에 빛을 조사하면 빛에 직접 노출되는 부분에서는 고분자들이 완전히 분해되며, 슬릿 패턴이나 반투명막이 형성되어 있는 부분에서는 빛의 조사량이 적으므로 고분자들은 완전 분해되지 않은 상태이며, 차광막으로 가려진 부분에서는 고분자가 거의 분해되지 않는다. 이어 감광막을 현상하면, 고분자 분자들이 분해되지 않은 부분만이 남고, 빛이 적게 조사된 중앙 부분에는 빛에 전혀 조사되지 않은 부분보다 얇은 두께의 감광막이 남길 수 있다. 이때, 노광 시간을 길게 하면 모든 분자들이 분해되므로 그렇게 되지 않도록 해야 한 다.

이어, 감광막 패턴(114) 및 그 하부의 막들, 즉 중간층(60), 반도체층(50) 및 게이트 절연막(40)에 대한 식각을 진행한다. 이때, A 영역에는 반도체 패턴 및 그 하부의 막들이 그대로 남아 있고, C 영역에는 게이트 절연막만 남아 있어야 하며, 나머지 B 영역에는 위의 3개 층(60, 50, 40)이 모두 제거되어 기판(10), 패드부 및 화소부가 드러나야 한다.

먼저, 도 6에 도시한 것처럼, 감광막 패턴(112, 114)을 식각 마스크로 하여 기타 부분(B)의 노출되어 있는 중간층(60), 반도체층(50) 및 그 하부의 게이트 절연막(30)을 차례로 식각한다.

이렇게 하면, 도 6에 나타낸 것처럼, 게이트 패드(34)를 제외한 게이트 배선(32, 36)을 덮는 게이트 절연막 패턴(42)이 완성되며, 그 상부에도 반도체층(54)과 중간층 패턴(64)이 동일한 모양으로 형성되며. B 영역에서는 중간층(60), 반도체층(50) 및 그 하부의 게이트 절연막(30)을 제거되어 상부 도전막 패턴(30, 34, 38)과 하부 도전막 패턴(20, 24, 28)이 드러난다. 이때 건식 식각을 사용한 경우 감광막 패턴(112, 114)도 어느 정도의 두께로 식각된다.

이어 애싱(ashing)을 통하여 C 영역의 표면에 남아 있는 감광막 찌꺼기를 제거한다.

다음, 제2 부분의 감광막 패턴(112)을 식각 마스크로 하여 C 영역에서 드러난 중간층(64) 및 그 하부의 반도체층(54)을 식각하여 제거한다. 이렇게 하면, 도 7에서 보는 바와 같이 반도체 패턴(52)과 중간층 패턴(62)이 완성된다.

마지막으로 반도체 패턴(52) 상부에 남아 있는 감광막 제2 부분(112)을 제거한다.

이어, 도 5a 및 도 8에서 보는 바와 같이, 게이트 절연막 패턴(42)으로 가리지 않는 상부 도전막 패턴(30, 34, 38)을 전면 식각을 통하여 제거하여, 화소부에서 화소 전극(20)을 드러내고, 패드부에서 보조 게이트 패드(24) 및 보조 데이터 패드(28)를 드러낸다.

이와 같이 하여 반도체 패턴(52)과 게이트 절연막 패턴(42)을 완성하고, 몰리브덴 계열 알루미늄 계열의 금속을 포함하는 데이터 배선용 도전막을 적층하고 제3 마스크를 이용한 사진 식각 공정으로 패터닝하여 게이트선(32)과 교차하며 보조 데이터 패드(28)와 연결되는 데이터선(72), 데이터선(72)과 연결되어 게이트 전극(36) 상부까지 연장되어 있는 소스 전극(75) 및 소스 전극(75)과 분리되어 있으며 게이트 전극(36)을 중심으로 소스 전극(76)과 마주하는 드레인 전극(76)을 포함하는 데이터 배선을 형성한다.

이어, 데이터 배선(72, 75, 76)으로 가리지 않는 도핑된 비정질 규소층 패턴(62)을 식각하여 게이트 전극(36)을 중심으로 양쪽으로 분리시키는 한편, 양쪽의 도핑된 비정질 규소층(65, 66) 사이의 반도체층 패턴(52)을 노출시킨다. 이어, 노출된 반도체 패턴(52)의 표면을 안정화시키기 위하여 산소 플라스마를 실시하는 것이 바람직하다.

이러한 본 발명의 실시예에 따른 박막 트랜지스터 어레이 기판 및 그 제조 방법에서는 게이트 배선과 화소 전극을 하나의 마스크를 이용하는 사진 식각 공정 으로 형성하고, 하나의 마스크를 이용한 사진 식각 공정으로 패드를 드러내는 게이트 절연막 패턴을 반도체 패턴과 함께 형성함으로써 3매의 마스크만을 이용하여 박막 트랜지스터 기판을 완성하여 제조 공정을 단순화할 수 있다.

이와 같이, 본 발명에서는 제조 공정을 단순화함으로써 제조 비용을 최소화할 수 있다.

Claims

절연 기판 상부에 화소 전극용 도전 물질과 게이트 배선용 도전 물질을 차례로 적층하고 패터닝하여 화소 전극을 포함하는 하부 도전막 패턴과 게이트선 및 게이트 전극을 가지는 게이트 배선을 포함하는 상부 도전막 패턴을 형성하는 단계,

상기 게이트 배선을 덮는 게이트 절연막 패턴을 형성하는 단계,

상기 게이트 절연막 패턴 상부에 반도체 패턴을 형성하는 단계,

상기 게이트 절연막 패턴으로 가리지 않는 상기 상부 도전막 패턴을 제거하는 단계,

상기 반도체 패턴 상부에 데이터 배선용 도전 물질을 형성하는 단계,

상기 데이터 배선용 도전 물질을 패터닝하여 데이터선, 상기 데이터선과 연결되어 있는 소스 전극 및 상기 소스 전극과 분리되어 있는 드레인 전극을 포함하는 데이터 배선을 형성하는 단계를 포함하며,

상기 게이트 절연막 패턴과 상기 반도체 패턴은 부분적으로 두께가 다른 감광막 패턴을 이용한 사진 식각 공정으로 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
제1항에서,

상기 감광막 패턴은 제1 두께를 가지는 제1 부분, 상기 제1 두께보다 두꺼운 제2 두께를 가지는 제2 부분, 두께를 가지지 않으며 상기 제1 및 제2 부분을 제외한 제3 부분을 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
제2항에서,

상기 사진 식각 공정에서 상기 제2 부분은 상기 반도체 패턴에, 상기 제1 부분은 상기 게이트 절연막 패턴에 대응하도록 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
제3항에서,

상기 데이터 배선과 상기 반도체 패턴 사이에 저항성 접촉층 패턴을 형성하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
제4항에서,

상기 게이트 절연막 패턴, 상기 반도체 패턴 및 상기 저항성 접촉층 패턴 형성 단계는,

상기 기판의 상부에 게이트 절연막, 반도체층 및 저항성 접촉층을 차례로 적층하는 단계,

상기 저항성 접촉층 상부에 감광막을 형성하는 단계,

상기 감광막을 노광 및 현상하여 상기 감광막 패턴을 형성하는 단계,

상기 제1 및 제2 부분의 감광막 패턴을 식각 마스크로 하여 상기 게이트 절연막, 반도체층 및 저항성 접촉층을 식각하여 상기 게이트 절연막 패턴을 완성하는 단계,

상기 제2 부분의 감광막 패턴을 식각 마스크로 하여 상기 반도체층 및 저항성 접촉층을 식각하여 상기 반도체 패턴 및 상기 저항성 접촉층 패턴을 완성하는 단계를 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
제5항에서,

상기 데이터 배선으로 가리지 않는 상기 저항성 접촉층 패턴을 식각하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
제1항에서,

상기 사진 식각 공정에서 상기 감광막 패턴은 제1 영역, 상기 제1 영역보다 낮은 투과율을 가지는 제2 영역 및 상기 제1 영역보다 높은 투과율을 가지는 제3 영역을 포함하는 광마스크를 이용하여 형성하는 박막 트랜지스터 어레이 기판의 제조 방법.
제7항에서,

상기 제1 내지 제3 영역의 투과율을 다르게 조절하기 위해서 상기 광마스크에는 반투명막 또는 노광기의 분해능보다 작은 슬릿 패턴이 형성되어 있는 박막 트랜지스터 어레이 기판의 제조 방법.
제1항에서,

상기 하부 도전막 패턴은 상기 게이트선과 전기적으로 연결되는 보조 게이트 패드 및 상기 데이터선과 전기적으로 연결되는 보조 데이터 패드를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
제1항에서,

상기 반도체 패턴을 산소 플라스마 처리하는 단계를 더 포함하는 박막 트랜지스터 어레이 기판의 제조 방법.
삭제
삭제
삭제
삭제