KR100709708B1 - 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 - Google Patents
액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100709708B1 KR100709708B1 KR1020000047002A KR20000047002A KR100709708B1 KR 100709708 B1 KR100709708 B1 KR 100709708B1 KR 1020000047002 A KR1020000047002 A KR 1020000047002A KR 20000047002 A KR20000047002 A KR 20000047002A KR 100709708 B1 KR100709708 B1 KR 100709708B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- layer
- data
- thickness
- data line
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims description 30
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 67
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 30
- 239000004020 conductor Substances 0.000 claims abstract description 22
- 238000000206 photolithography Methods 0.000 claims abstract description 12
- 238000002161 passivation Methods 0.000 claims abstract description 8
- 238000005530 etching Methods 0.000 claims abstract 6
- 239000010408 film Substances 0.000 claims description 67
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 9
- 238000002834 transmittance Methods 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 89
- 229910021417 amorphous silicon Inorganic materials 0.000 description 16
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 7
- 239000011651 chromium Substances 0.000 description 7
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K30/00—Organic devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation
- H10K30/80—Constructional details
- H10K30/81—Electrodes
- H10K30/82—Transparent electrodes, e.g. indium tin oxide [ITO] electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
절연 기판 위에 게이트선, 게이트 전극 및 게이트 패드를 포함하는 게이트 배선을 형성한다. 다음, 게이트 절연막, 반도체층, 저항성 접촉층 및 데이터 배선용 도전체층을 차례로 증착하고 감광막을 도포한다. 다음, 위치에 따라 투과율이 다른 마스크를 사용하여 노광한 후 데이터선 및 소스 전극 위의 어느 한 곳 이상(A)에 1㎛ 내지 4㎛의 두께를 갖고, 드레인 전극(B) 위에 0.5㎛ 내지 0.7㎛의 두께를 가지며, 소스 전극 및 드레인 전극 사이(C)에 0.1㎛ 내지 0.3㎛의 두께를 갖고 기타 부분(D)에 두께가 없는 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 D 부분의 도전체층, 저항성 접촉층 및 반도체층을 식각하고, 감광막 패턴을 에치백하여 C 부분의 도전체층을 드러낸다. 다음, C 부분의 도전체층을 식각하고, 감광막 패턴을 에치백하여 B 부분의 감광막을 제거한 후 C 부분의 저항성 접촉층을 식각한다. 다음, 보호막을 형성하고 그 위에 화소 전극, 보조 게이트 패드 및 보조 데이터 패드를 형성한다. 이와 같이 데이터 배선과 저항성 접촉층 및 반도체층을 한 번의 사진 공정으로 형성하고, 이때 감광막 패턴을 남겨 스페이서로 사용함으로써 공정을 단순화하며, 셀 갭을 균일하게 할 수 있다.
에치백, 사진 공정, 스페이서, 셀 갭
Description
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이고,
도 3a는 본 발명의 제1 실시예에 따라 제조하는 첫 단계에서의 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 3b는 도 3a에서 Ⅲa-Ⅲa 선을 따라 잘라 도시한 단면도이고,
도 4는 도 3a 다음 단계에서의 단면도로서 마스크와 함께 도시한 것이고,
도 5는 도 4 다음 단계에서의 단면도로서 현상한 후의 감광막 패턴과 함께 도시한 것이고,
도 6a 내지 도 6c는 도 5 다음 단계에서의 공정을 차례로 도시한 단면도이고,
도 7a는 도 6c 다음 단계에서의 박막 트랜지스터 기판을 도시한 배치도이고,
도 7b는 도 7a에서 Ⅶb-Ⅶb 선을 따라 잘라 도시한 단면도이고,
도 8a는 도 7a 다음 단계에서의 배치도이고,
도 8b는 도 8a에서 Ⅷb-Ⅷb 선을 따라 잘라 도시한 단면도이고,
도 9a는 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고,
도 9b는 도 9a에서 Ⅸb-Ⅸb 선을 따라 잘라 도시한 단면도이고,
도 10은 본 발명의 제2 실시예에 따른 박막 트랜지스터 기판을 제조하기 위해 게이트 배선을 형성한 이후의 공정을 도시한 단면도로서, 마스크와 함께 도시한 것이고,
도 11은 도 10 다음 단계에서의 단면도로서 현상한 후의 감광막 패턴과 함께 도시한 것이고,
도 12a 내지 도 12c는 도 11 다음 단계에서의 공정을 차례로 도시한 단면도이고,
도 13a는 도 12c 다음 단계에서의 배치도이고,
도 13b는 도 13a에서 ⅩⅢb-ⅩⅢb 선을 따라 잘라 도시한 단면도이고,
도 14a는 도 13a 다음 단계에서의 배치도이고,
도 14b는 도 14a에서 XⅣb-XⅣb 선을 따라 잘라 도시한 단면도이다.
본 발명은 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중의 하나로서, 전기장을 생성하는 다수의 전극이 형성되어 있는 두 장의 기판과 두 기판 사이의 액정층, 각각의 기판의 바깥 면에 부착되어 빛을 편광시키는 두 장의 편광판으로 이루어지며, 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하는 표시 장치이다.
액정 표시 장치의 한 기판에는 박막 트랜지스터가 형성되어 있는데, 이는 전극에 인가되는 전압을 스위칭하는 역할을 한다. 박막 트랜지스터가 형성되는 기판에는 다수의 배선, 즉 다수의 게이트선 및 데이터선이 각각 행과 열 방향으로 형성되어 있다. 게이트선과 데이터선의 교차로 정의되는 화소 영역에는 화소 전극이 형성되어 있으며, 박막 트랜지스터는 게이트선을 통하여 전달되는 주사 신호에 따라 데이터선을 통하여 전달되는 화상 신호를 제어하여 화소 전극으로 내보낸다.
액정 표시 장치의 다른 한 기판에는 색 필터가 형성되어 있고, 색 필터 사이에 블랙 매트릭스가 형성되어 있으며, 박막 트랜지스터 기판의 화소 전극과 함께 전기장을 형성하는 공통 전극도 형성되어 있다.
이러한 박막 트랜지스터 기판과 색 필터 기판이 완성되면 두 기판을 정렬한 후 서로 결합시켜 액정 표시 장치를 완성하게 되는데, 이때 두 기판 간의 간격을 일정하게 유지하기 위해 구슬(bead)이나 섬유(fiber) 모양의 스페이서를 두 기판 사이에 넣게 된다. 최근에는 스페이서를 넣는 대신에 박막 트랜지스터 기판 또는 색 필터 기판 위에 유기막을 형성하여 이를 스페이서로 하는데, 유기막은 사진 식각 공정을 추가로 실시하여 형성하여야 하며 균일한 두께로 얻기가 어렵다.
본 발명이 이루고자 하는 기술적 과제는 균일한 두께의 스페이서를 형성하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는 공정을 단순화하는 것이다.
이러한 과제를 달성하기 위하여 본 발명에서는 데이터 배선을 형성할 때 데이터선 및 소스 전극 위의 어느 한 곳 이상에 감광막을 남긴다.
본 발명에 따르면, 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선이 형성되어 있고, 게이트 배선은 게이트 절연막으로 덮여 있다. 게이트 절연막 위에 반도체층이 형성되어 있고, 반도체층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선이 형성되어 있다. 데이터선 및 소스 전극 위의 적어도 어느 한 곳 이상에는 감광막 돌기가 형성되어 있다. 감광막 돌기 및 데이터 배선 위에 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막이 형성되어 있고, 그 위에 드레인 전극과 연결되어 있는 화소 전극이 형성되어 있다.
여기서, 감광막 돌기의 두께는 2㎛ 이상인 것이 바람직하다.
소스 전극과 드레인 전극 사이를 제외한 부분에서 데이터 배선과 반도체층의 평면적 모양이 동일할 수 있으며, 데이터 배선과 반도체층 사이에 저항성 접촉층이 더 형성되어 있고 데이터 배선과 저항성 접촉층의 평면적 모양이 동일할 수 있다.
한편, 게이트 배선은 게이트선과 연결되어 있는 게이트 패드를 더 포함하며, 데이터 배선은 데이터선과 연결되어 있는 데이터 패드를 더 포함하고, 보호막 및 게이트 절연막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며, 화소 전극과 동일한 층으로 제2 및 제3 접촉 구멍을 통해 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드가 더 형성되어 있을 수 있다.
이때, 화소 전극은 ITO 또는 IZO 중 어느 하나로 이루어질 수 있다.
이러한 액정 표시 장치용 박막 트랜지스터 기판을 제조할 때 먼저, 절연 기판 위에 게이트 배선을 형성하고, 게이트 절연막을 형성한다. 다음, 반도체층 및 저항성 접촉층과 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선과 감광막 돌기를 형성한다. 다음, 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하고, 화소 전극을 형성한다. 이때, 반도체층, 저항성 접촉층, 데이터 배선 및 감광막 돌기는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 감광막 패턴은 데이터선 및 소스 전극 위의 어느 한 곳 이상에 위치하며 제1 두께를 갖는 제1 부분과 드레인 전극 위에 위치하며 제1 두께보다 얇은 제2 두께를 갖는 제2 부분과 소스 전극 및 드레인 전극 사이에 위치하며 제2 두께보다 얇은 제3 두께를 갖는 제3 부분과 두께가 없는 제4 부분을 포함하는 것이 바람직하다.
여기서, 감광막 돌기는 2㎛ 이상의 두께로 형성하는 것이 바람직하다.
사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 없는 첫째 부분과 빛이 10% 내지 20%만 투과될 수 있는 둘째 부분과 빛이 20% 내지 40%만 투과될 수 있는 셋째 부분과 빛이 완전히 투과될 수 있는 넷째 부분을 포함하고, 감광막 패턴은 양성 감광막이며, 마스크의 첫째, 둘째, 셋째 및 넷째 부분은 노광 과정에 서 감광막 패턴의 제1, 제2, 제3 및 제4 부분에 각각 대응되도록 정렬하는 것이 바람직하다.
여기서, 마스크의 둘째 부분과 셋째 부분은 슬릿 패턴 또는 부분 투과막을 포함할 수 있다.
감광막 패턴의 제1 부분의 두께는 1㎛ 내지 4㎛이고, 제2 부분의 두께는 0.5㎛ 내지 0.7㎛이며, 제3 부분의 두께는 0.1㎛ 내지 0.3㎛인 것이 바람직하다.
반도체층, 저항성 접촉층, 데이터 배선 및 감광막 돌기를 하나의 마스크를 사용하여 형성하며, 다음 단계를 거쳐 형성한다. 먼저, 반도체층, 저항성 접촉층 및 데이터 배선용 도전체층을 차례로 증착하고, 도전체층 위에 감광막을 도포한다. 다음, 감광막을 마스크를 통하여 노광한 후 현상하여 감광막 패턴을 형성한다. 다음, 감광막 패턴을 마스크로 하여 도전체층, 저항성 접촉층 및 반도체층을 식각한다. 다음, 감광막 패턴을 에치백하여 제3 부분을 제거하고, 드러난 도전체층을 식각한다. 다음, 감광막 패턴을 에치백하여 제2 부분을 제거하고 제1 부분을 남겨 감광막 돌기로 형성한다. 다음, 드러난 저항성 접촉층을 식각한다.
한편, 게이트 배선은 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 데이터 배선은 데이터선에 연결되어 있는 데이터 패드를 더 포함하며, 보호막 및 게이트 절연막은 게이트 패드 및 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며, 화소 전극과 동일한 층으로 제2 및 제3 접촉 구멍을 통해 게이트 패드 및 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 형성할 수 있다. 이때, 데이터 패드 위에 감광막 패턴의 제2 부분을 더 형 성하는 것이 바람직하다.
화소 전극은 ITO 또는 IZO 중의 어느 하나로 형성할 수 있다.
이러한 본 발명에서는 데이터 배선과 그 하부의 저항성 접촉층 및 반도체층을 한 번의 사진 공정으로 형성하고, 이때 감광막 돌기를 남겨 스페이서로 사용함으로써 공정을 단순화할 수 있으며, 감광막 돌기가 데이터선 및 소스 전극 위에 균일한 두께로 남아 있으므로 셀 갭을 균일하게 할 수 있다.
그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.
먼저, 도 1 내지 도 2를 참조하여 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판을 도시한 배치도이고, 도 2는 도 1에서 Ⅱ-Ⅱ 선을 따라 잘라 도시한 단면도이다.
도 1 및 도 2에서와 같이, 절연 기판(10) 위에 크롬(Cr)막(25)과 알루미늄-네오디뮴(Al-Nd)막(26) 따위의 이중막으로 이루어진 게이트 배선(21, 22, 23)이 형성되어 있다. 게이트 배선은 가로 방향으로 뻗어 있는 게이트선(21), 게이트선(21)의 일부인 게이트 전극(22), 게이트선(21)의 끝에 연결되어 외부로부터 주사 신호를 인가받아 게이트선(21)으로 전달하는 게이트 패드(23)를 포함한다. 이때, 게이트 패드(23)의 알루미늄-네오디뮴막(26)의 일부가 제거되어 하부의 크롬 막(25)이 드러나 있다.
여기서, 게이트 배선(21, 22, 23)은 크롬, 알루미늄(Al), 알루미늄 합금(Al alloy), 몰리브덴(Mo), 몰리브덴-텅스텐(MoW) 및 탄탈륨(Ta) 등의 단일막으로 형성될 수도 있고, 삼중층으로 형성될 수도 있다. 삼중층으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하다.
게이트 배선(21, 22, 23)은 질화규소(SiNX) 따위로 이루어진 게이트 절연막(30)으로 덮여 있다.
게이트 절연막(30) 위에는 비정질규소 따위의 반도체로 이루어진 반도체층(41)이 형성되어 있으며, 반도체층(41) 위에는 인(P)과 같은 n형 불순물이 도핑되어 있는 비정질규소 따위의 반도체로 이루어진 저항성 접촉층(52, 53)이 게이트 전극(22)을 중심으로 양쪽으로 분리되어 형성되어 있다.
저항성 접촉층(52, 53) 위에는 몰리브덴 또는 몰리브덴-텅스텐 합금, 크롬, 알루미늄 또는 알루미늄 합금, 탄탈륨 따위의 도전 물질로 이루어진 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 데이터 배선은 세로 방향으로 뻗어 있는 데이터선(61), 데이터선(61)의 일부인 소스 전극(62), 게이트 전극(22)을 중심으로 소스 전극(62)과 마주하는 드레인 전극(63), 데이터선(61)에 연결되어 외부로부터 화상 신호를 인가받아 데이터선(61)에 전달하는 데이터 패드(64)를 포함한다.
여기서, 데이터 배선(61, 62, 63, 64)은 단일층으로 형성될 수도 있지만, 이 중층이나 삼중층으로 형성될 수도 있다. 이중층 이상으로 형성하는 경우에는 한 층은 저항이 작은 물질로 형성하고 다른 층은 다른 물질과의 접촉 특성이 좋은 물질로 형성하는 것이 바람직하며, 그 예로 크롬/알루미늄(또는 알루미늄 합금)의 이중층 또는 알루미늄/몰리브덴의 이중층을 들 수 있다.
저항성 접촉층(52, 53)은 그 하부의 반도체층(41)과 그 상부의 데이터 배선(61, 62, 63, 64)의 접촉 저항을 낮추어 주는 역할을 하며, 데이터 배선(61, 62, 63, 64)과 동일한 모양을 가진다. 한편, 반도체층(41)은 소스 전극(62)과 드레인 전극(63) 사이를 제외하면 데이터 배선(61, 62, 63, 64) 및 저항성 접촉층(52, 53)의 모양과 동일하다.
데이터선(61) 및 소스 전극(62) 위에는 동일한 모양의 감광막 패턴(112)이 형성되어 있다.
감광막 패턴(112), 드레인 전극(63), 데이터 패드(64) 및 게이트 절연막(30) 위에는 질화규소 또는 유기 절연막으로 이루어진 보호막(70)이 형성되어 있다. 보호막(70)은 게이트 절연막(30)과 함께 게이트 패드(23)의 크롬막(25)을 드러내는 접촉 구멍(73)을 가지고 있을 뿐만 아니라, 데이터 패드(64)를 드러내는 접촉 구멍(74)과 드레인 전극(63)을 드러내는 접촉 구멍(72)을 가지고 있다.
보호막(70) 위에는 ITO(indium tin oxide) 또는 IZO(indium zinc oxide)와 같은 투명 도전 물질로 이루어진 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다.
화소 전극(80)은 접촉 구멍(72)을 통하여 드레인 전극(63)과 연결되어 화상 신호를 전달받는다. 보조 게이트 패드(83)와 보조 데이터 패드(84)는 접촉 구멍(73, 74)을 통해 게이트 패드(23) 및 데이터 패드(64)와 각각 연결되어 있으며, 이들은 패드(23, 64)와 외부 회로 장치와의 접착성을 보완하고 패드(23, 64)를 보호하는 역할을 한다.
이러한 구조를 갖는 액정 표시 장치용 박막 트랜지스터 기판에서, 스페이서를 따로 형성하지 않고 데이터 배선(61, 62, 63, 64)을 형성할 때 남는 감광막 패턴(112)을 스페이서로 하여 공정을 단순화할 수 있으며, 화소마다 균일한 두께의 감광막 패턴(112)을 얻을 수 있으므로 셀 갭을 균일하게 할 수 있다.
그러면, 본 발명의 제1 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 3a 내지 도 8b, 앞서의 도 1 및 도 2를 참조하여 설명한다.
먼저, 도 3a 및 도 3b에서와 같이 절연 기판(10) 위에 크롬막(25)과 알루미늄-네오디뮴막(26)을 스퍼터링 따위의 방법으로 각각 500Å과 2,000Å 내지 2,500Å의 두께로 차례로 증착하고 마스크를 이용한 사진 식각 공정으로 두 층(25, 26)을 패터닝하여 게이트 배선(21, 22, 23)을 형성한다.
다음, 도 4에서와 같이 게이트 절연막(30), 비정질규소층(40) 및 n형 불순물이 도핑된 비정질규소층(50)을 화학 기상 증착법 따위를 이용하여 각각 1,500Å 내지 5,000Å, 500Å 내지 1,500Å 및 300Å 내지 600Å의 두께로 차례로 증착하고, 데이터 배선용 도전체층(60)을 스퍼터링 따위의 방법으로 1,500Å 내지 3,000Å의 두께로 증착한다. 다음, 양성 감광막(110)을 도포하고 마스크(100)로 노광한 후 현상하여 도 5에서와 같은 감광막 패턴(112, 114, 116)을 형성한다. 이때, 사용하는 마스크(100)는 도 4에서와 같이, A 부분에 불투명 부분을 포함하고 B 부분에 투과율이 10% 내지 20%인 부분 투과막을 포함하며, C 부분에 투과율이 20% 내지 40%인 부분 투과막을 포함하고 D 부분에 투명 부분을 포함하여 위치에 따라 빛의 투과율이 다른 광마스크이다. 이때, B 및 C 부분의 투과율은 슬릿 패턴의 형태 또는 부분 투과막의 투과율에 따라 달라질 수 있다. 감광막 패턴(112, 114, 116) 중에서 소스 전극(62)과 드레인 전극(63) 사이(C)에 위치한 감광막 패턴(114)은 0.1㎛ 내지 0.3㎛의 두께를 가지며, 데이터선(61)과 소스 전극(62)이 형성될 부분(A)에 위치한 감광막 패턴(112)은 1㎛ 내지 4㎛의 두께를 가지고, 드레인 전극(63) 및 데이터 패드(64)가 형성될 부분(B)에 위치한 감광막 패턴(116)은 0.5㎛ 내지 0.7㎛의 두께를 가지며 기타 부분(D)의 감광막은 두께가 없거나 다른 부분보다 얇다.
다음, 도 6a에서와 같이 감광막 패턴(112, 114, 116)을 마스크로 하여 기타 부분(D)의 데이터 배선용 도전체층(60)과 도핑된 비정질규소층(50), 그 하부의 비정질규소층(40)을 식각하여 기타 부분(D)의 게이트 절연막(30)을 드러낸다.
다음, 도 6b에서와 같이 감광막 패턴(112, 114, 116)을 에치백(etch back)하여 C 부분의 감광막 패턴(114)을 제거하여 데이터 배선용 도전체층(60)을 드러낸다.
다음, 도 6c에서와 같이 C 부분의 데이터 배선용 도전체층(60)을 제거하여 도핑된 비정질규소층(50)을 드러낸다.
다음, 도 7a 및 도 7b에서와 같이 남아 있는 감광막 패턴(112, 116)을 에치백하여 데이터선(61) 및 소스 전극(62) 상부에만 감광막 패턴(112)을 남긴다. 이때, 남는 감광막 패턴(112)의 두께는 2㎛ 이상이다. 다음, 감광막 패턴(112) 및 드레인 전극(63)을 마스크로 하여 C 부분의 도핑된 비정질규소층(50)을 제거하여 두 부분(52, 53)으로 분리하여, 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)을 완성한다.
여기서는 C 부분의 데이터 배선용 도전체층(60)을 제거하고 감광막 패턴(112, 116)을 에치백한 후 C 부분의 도핑된 비정질규소층(50)을 제거하였으나, C 부분의 데이터 배선용 도전체층(60)을 제거하고 도핑된 비정질규소층(50)을 제거한 후 감광막 패턴(112, 116)을 에치백하여 감광막 패턴(116)을 제거할 수도 있다.
다음, 도 8a 및 도 8b에서와 같이 질화규소를 화학 기상 증착법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 3,000Å 이상의 두께를 갖는 보호막(70)을 형성하고 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 도 1 및 도 2에서와 같이 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 400Å 내지 500Å 의 두께로 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이, 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)을 한 번의 사진 공정으로 형성하고, 이때 감광막 패턴(112)을 남겨 스페이서로 사용함으로써 공정을 단순화할 수 있으며, 감광막 패턴(112)이 데이터선(61) 및 소스 전극(62) 위에 2㎛ 이상의 균일한 두께로 남아 있으므로 셀 갭을 균일하게 할 수 있다.
한편, 본 발명의 제1 실시예에서와 같이 데이터선(61) 및 소스 전극(62) 위에 감광막 패턴(112)을 남길 수도 있으며, 데이터선(61) 및 소스 전극(62) 중 어느 한 부분에만 감광막 패턴을 남길 수도 있다. 여기서는 소스 전극(62) 위에만 감광막 패턴을 남기는 경우에 대하여 도 9a 내지 도 14b를 참조하여 본 발명의 제2 실시예로 설명한다.
먼저, 도 9a 및 도 9b를 참조하여 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 구조에 대하여 설명한다.
도 9a 및 도 9b에서와 같이, 절연 기판(10) 위에 게이트 배선(21, 22, 23)이 형성되어 있고 그 위에 차례로 게이트 절연막(30), 반도체층(41), 저항성 접촉층(52, 53) 및 데이터 배선(61, 62, 63, 64)이 형성되어 있다. 소스 전극(62) 위에는 감광막 패턴(112)이 형성되어 있고, 감광막 패턴(112), 데이터선(61), 드레인 전극(63), 데이터 패드(64) 및 게이트 절연막(30) 위에 보호막(70)이 형성되어 있다. 보호막(70)에는 드레인 전극(62), 게이트 패드(23) 및 데이터 패드(64)를 각각 드러내는 접촉 구멍(72, 73, 74)이 형성되어 있고, 보호막(70) 위에 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)가 형성되어 있다. 소스 전극(62) 위에만 감광막 패턴(112)이 형성되어 있는 점을 제외하면 본 발명의 제1 실시예와 동일한 구조를 갖는다.
그러면, 본 발명의 제2 실시예에 따른 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법에 대하여 도 9a 내지 도 14b를 참조하여 설명한다.
먼저, 절연 기판(10) 위에 게이트 배선용 도전체층을 증착하고 패터닝하여 게이트 배선(21, 22, 23)을 형성한다. 이는 본 발명의 제1 실시예와 동일하므로 앞서의 도 3a 및 도 3b를 참조하면 된다.
다음, 도 10에서와 같이 게이트 절연막(30), 비정질규소층(40), 도핑된 비정질규소층(50), 데이터 배선용 도전체층(60)을 차례로 증착한 후 양성 감광막(110)을 도포하고, 본 발명의 제1 실시예와 같이 위치에 따라 투과율이 다른 마스크(120)를 사용하여 노광한 후 현상하여 도 11에서와 같은 감광막 패턴(112, 114, 116)을 형성한다. 이때 사용하는 마스크(120)의 각 부분(A, B, C, D)에 해당하는 투과율은 제1 실시예에서의 투과율과 같다. 감광막 패턴(112, 114, 116) 중에서 소스 전극(62)과 드레인 전극(63) 사이(C)에 위치한 감광막 패턴(114)은 0.1㎛ 내지 0.3㎛이고, 소스 전극(62)이 형성될 부분(A)에 위치한 감광막 패턴(112)의 두께는 1㎛ 내지 4㎛이며, 데이터선(61), 드레인 전극(63) 및 데이터 패드(64)가 형성될 부분(B)에 위치한 감광막 패턴(116)의 두께는 0.5㎛ 내지 0.7㎛이고 기타 부분(D)의 감광막은 두께가 없거나 다른 부분보다 얇다.
다음, 도 12a에서와 같이 감광막 패턴(112, 114, 116)을 마스크로 하여 데이터 배선용 도전체층(60)과 그 하부의 도핑된 비정질규소층(50), 비정질규소층(40)을 제거한다.
다음, 도 12b에서와 같이 감광막 패턴(112, 114, 116)을 에치백하여 C 부분의 감광막 패턴(114)을 제거하여 데이터 배선용 도전체층(60)을 드러낸다.
다음, 도 12c에서와 같이 C 부분의 데이터 배선용 도전체층(60)을 제거하여 도핑된 비정질규소층(50)을 드러낸다.
다음, 도 13a 및 도 13b에서와 같이 남아 있는 감광막 패턴(112, 116)을 에치백하여 소스 전극(62) 상부에만 감광막 패턴(112)을 남긴다. 이때, 남는 감광막 패턴(112)의 두께는 2㎛ 이상이다. 다음, 감광막 패턴(112) 및 드레인 전극(63)을 마스크로 하여 C 부분의 도핑된 비정질규소층(50)을 제거하여 두 부분(52, 53)으로 분리하여, 데이터 배선(61, 62, 63, 64)과 그 하부의 저항성 접촉층(52, 53) 및 반도체층(41)을 완성한다.
다음, 도 14a 및 도 14b에서와 같이 질화규소를 화학 기상 증착법으로 증착하거나 유기 절연 물질을 스핀 코팅하여 보호막(70)을 형성하고 사진 식각 공정으로 패터닝하여 접촉 구멍(72, 73, 74)을 형성한다.
다음, 앞서의 도 9a 및 도 9b에서와 같이 ITO 또는 IZO와 같은 투명 도전 물질을 스퍼터링 따위의 방법으로 증착하고 사진 식각 공정으로 패터닝하여 화소 전극(80), 보조 게이트 패드(83) 및 보조 데이터 패드(84)를 형성한다.
이와 같이 본 발명에서는 데이터 배선과 그 하부의 저항성 접촉층 및 반도체층을 한 번의 사진 공정으로 형성하고, 이때 감광막 패턴을 남겨 스페이서로 사용함으로써 공정을 단순화할 수 있으며, 감광막 패턴이 데이터선 및 소스 전극 위에 균일한 두께로 남아 있으므로 셀 갭을 균일하게 할 수 있다.
Claims (18)
- 절연 기판 위에 형성되어 있는 게이트선 및 게이트 전극을 포함하는 게이트 배선,상기 게이트 배선을 덮고 있는 게이트 절연막,상기 게이트 절연막 위에 형성되어 있는 반도체층,상기 반도체층 위에 형성되어 있는 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선,상기 데이터 배선을 형성하는 사진 식각 공정 후 남아 상기 데이터선 및 상기 소스 전극 위의 적어도 어느 한 곳 이상에 형성되어 있는 감광막 돌기,상기 감광막 돌기 및 데이터 배선 위에 형성되어 있으며 상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막,상기 드레인 전극과 연결되어 있는 화소 전극을 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 감광막 돌기의 두께는 2㎛ 이상인 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 소스 전극과 상기 드레인 전극 사이를 제외한 부분에서 상기 데이터 배선과 상기 반도체층의 평면적 모양이 동일한 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 데이터 배선과 상기 반도체층 사이에 형성되어 있는 저항성 접촉층을 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제4항에서,상기 데이터 배선과 상기 저항성 접촉층의 평면적 모양이 동일한 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 게이트 배선은 상기 게이트선과 연결되어 있는 게이트 패드를 더 포함하며, 상기 데이터 배선은 상기 데이터선과 연결되어 있는 데이터 패드를 더 포함하고,상기 보호막 및 상기 게이트 절연막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며,상기 화소 전극과 동일한 층으로 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판.
- 제1항에서,상기 화소 전극은 ITO 또는 IZO 중 어느 하나로 이루어진 액정 표시 장치용 박막 트랜지스터 기판.
- 절연 기판 위에 게이트선 및 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 반도체층을 형성하는 단계,상기 반도체층 위에 저항성 접촉층을 형성하는 단계,상기 저항성 접촉층 위에 데이터선, 소스 전극 및 드레인 전극을 포함하는 데이터 배선과 감광막 돌기를 형성하는 단계,상기 드레인 전극을 드러내는 제1 접촉 구멍을 갖는 보호막을 형성하는 단계,상기 제1 접촉 구멍을 통해 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 포함하며,상기 반도체층, 상기 저항성 접촉층, 상기 데이터 배선 및 상기 감광막 돌기는 감광막 패턴을 이용한 사진 식각 공정을 통하여 이루어지며, 상기 감광막 패턴은 상기 데이터선 및 상기 소스 전극 위의 어느 한 곳 이상에 위치하며 제1 두께를 갖는 제1 부분과 상기 드레인 전극 위에 위치하며 상기 제1 두께보다 얇은 제2 두께를 갖는 제2 부분과 상기 소스 전극 및 상기 드레인 전극 사이에 위치하며 제2 두께보다 얇은 제3 두께를 갖는 제3 부분과 두께가 없는 제4 부분을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 감광막 돌기는 2㎛ 이상의 두께로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 사진 식각 공정에 사용되는 마스크는 빛이 완전히 투과될 수 없는 첫째 부분과 빛이 10% 내지 20%만 투과될 수 있는 둘째 부분과 빛이 20% 내지 40%만 투과될 수 있는 셋째 부분과 빛이 완전히 투과될 수 있는 넷째 부분을 포함하고, 상기 감광막 패턴은 양성 감광막이며, 상기 마스크의 첫째, 둘째, 셋째 및 넷째 부분은 노광 과정에서 상기 감광막 패턴의 제1, 제2, 제3 및 제4 부분에 각각 대응되도록 정렬하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 마스크의 둘째 부분과 셋째 부분은 슬릿 패턴을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제10항에서,상기 마스크의 둘째 부분과 셋째 부분은 부분 투과막을 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 감광막 패턴의 제1 부분의 두께는 1㎛ 내지 4㎛이고, 상기 제2 부분의 두께는 0.5㎛ 내지 0.7㎛이며, 상기 제3 부분의 두께는 0.1㎛ 내지 0.3㎛인 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 반도체층, 상기 저항성 접촉층, 상기 데이터 배선 및 상기 감광막 돌기를 하나의 마스크를 사용하여 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제14항에서,상기 반도체층, 상기 저항성 접촉층, 상기 데이터 배선 및 상기 감광막 돌기의 형성 단계는,반도체층, 저항성 접촉층 및 데이터 배선용 도전체층을 차례로 증착하는 단계,상기 도전체층 위에 감광막을 도포하는 단계,상기 감광막을 상기 마스크를 통하여 노광한 후 현상하여 상기 감광막 패턴을 형성하는 단계,상기 감광막 패턴을 마스크로 하여 도전체층, 저항성 접촉층 및 반도체층을 식각하는 단계,상기 감광막 패턴을 에치백하여 상기 제3 부분을 제거하는 단계,상기 드러난 도전체층을 식각하는 단계,상기 감광막 패턴을 에치백하여 상기 제2 부분을 제거하고 상기 제1 부분을 남겨 감광막 돌기로 형성하는 단계,상기 드러난 저항성 접촉층을 식각하는 단계를 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 게이트 배선은 상기 게이트선에 연결되어 있는 게이트 패드를 더 포함하고, 상기 데이터 배선은 상기 데이터선에 연결되어 있는 데이터 패드를 더 포함하며,상기 보호막 및 상기 게이트 절연막은 상기 게이트 패드 및 상기 데이터 패드를 각각 드러내는 제2 및 제3 접촉 구멍을 가지고 있으며,상기 화소 전극과 동일한 층으로 상기 제2 및 제3 접촉 구멍을 통해 상기 게이트 패드 및 상기 데이터 패드와 각각 연결되는 보조 게이트 패드 및 보조 데이터 패드를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제16항에서,상기 데이터 패드 위에 상기 감광막 패턴의 제2 부분을 형성하는 단계를 더 포함하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
- 제8항에서,상기 화소 전극은 ITO 또는 IZO 중의 어느 하나로 형성하는 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000047002A KR100709708B1 (ko) | 2000-08-14 | 2000-08-14 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020000047002A KR100709708B1 (ko) | 2000-08-14 | 2000-08-14 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20020013308A KR20020013308A (ko) | 2002-02-20 |
| KR100709708B1 true KR100709708B1 (ko) | 2007-04-19 |
Family
ID=19683141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000047002A KR100709708B1 (ko) | 2000-08-14 | 2000-08-14 | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100709708B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101473795B1 (ko) * | 2008-09-03 | 2014-12-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR101531853B1 (ko) * | 2014-08-26 | 2015-06-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100531486B1 (ko) * | 2004-02-09 | 2005-11-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 어레이 기판의 제조방법용 마스크 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210329A (ja) * | 1989-02-10 | 1990-08-21 | Hitachi Ltd | 液晶表示パネル |
| JPH04116624A (ja) * | 1990-09-07 | 1992-04-17 | Seiko Instr Inc | 半導体単結晶基板液晶パネル装置 |
| JPH05289109A (ja) * | 1992-04-08 | 1993-11-05 | Sony Corp | 液晶表示装置 |
| JPH07270826A (ja) * | 1994-03-30 | 1995-10-20 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示素子 |
-
2000
- 2000-08-14 KR KR1020000047002A patent/KR100709708B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02210329A (ja) * | 1989-02-10 | 1990-08-21 | Hitachi Ltd | 液晶表示パネル |
| JPH04116624A (ja) * | 1990-09-07 | 1992-04-17 | Seiko Instr Inc | 半導体単結晶基板液晶パネル装置 |
| JPH05289109A (ja) * | 1992-04-08 | 1993-11-05 | Sony Corp | 液晶表示装置 |
| JPH07270826A (ja) * | 1994-03-30 | 1995-10-20 | Casio Comput Co Ltd | アクティブマトリックス型液晶表示素子 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101473795B1 (ko) * | 2008-09-03 | 2014-12-17 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
| KR101531853B1 (ko) * | 2014-08-26 | 2015-06-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020013308A (ko) | 2002-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US20060119779A1 (en) | Array substrate for liquid crystal display device and method of manufacturing the same | |
| KR20020096613A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100309925B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판과 그 제조 방법 및 이에 사용되는 광마스크 | |
| KR100623980B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100709708B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100767357B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100333978B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100729767B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100508034B1 (ko) | 박막의 사진 식각 방법 및 이를 이용한 액정 표시 장치용 박막트랜지스터 기판의 제조 방법 | |
| KR100623981B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100315921B1 (ko) | 액정표시장치용박막트랜지스터기판의제조방법 | |
| KR100796747B1 (ko) | 박막 트랜지스터 어레이 기판의 제조 방법 | |
| KR100709710B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100670043B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100686237B1 (ko) | 색 필터를 포함하는 기판 및 그의 제조 방법 | |
| KR100590755B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100783699B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR20000067259A (ko) | 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR20000067257A (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법 | |
| KR100720096B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100656914B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR20000047012A (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| KR100816334B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
| KR100631372B1 (ko) | 액정표시장치용 어레이기판과 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130329 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140401 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160329 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20180403 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |