JPH04116624A - 半導体単結晶基板液晶パネル装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は画素アレイの形成された半導体薄膜基板と、所
定の間隙を介して該薄膜基板に対向配置された対向基板
と、該間隙に封入された液晶材料とからなるアクティブ
マトリックス型の液晶パネル装置に関し、特に封入され
た液晶層の層厚を規定する基板間隙の制御構造に関する
。

〔従来の技術〕

アクティブマトリックス装置の原理は比較的単純であっ
て、画素アレイはマトリックス状に配置された画素電極
群と対応するスイッチ素子群とから構成されている。特
定の画素を選択する場合には対応するスイッチ素子を導
通させ、非選択時においてはスイッチ素子を非導通状態
にしてお（ものである。このスイッチ素子は液晶パネル
を構成する半導体薄膜基板上に形成されている。従って
、スイッチ素子の薄膜化技術が重要である。この素子と
して通常絶縁ゲート電界効果型の薄膜トランジスタが用
いられる。

従来、アクティブマトリックス装置においては薄膜トラ
ンジスタはガラス基板上に堆積された非晶質シリコン薄
膜あるいは多結晶シリコン薄膜の表面に形成されていた
。非晶質シリコン薄膜は例えば真空蒸着あるいはスパッ
タリングを用いてガラス基板上に容易に堆積する事かで
き、多結晶シリコン薄膜も例えば化学気相成長法を用い
てガラス基板上に容易に堆積する事ができる。

〔発明か解決しようとする課題〕

従来の非晶質シリコン薄膜あるいは多結晶シリコン薄膜
を用いたアクティブマトリックス装置は比較的大面積の
画像面を必要とする直視型液晶パネル表示装置に適して
いる一方、装置の微細化及び画素の高密度化には必ずし
も適していない。最近、直視型液晶パネル表示装置とは
別に、微細化された高密度の画素を有する超小型液晶パ
ネル表示装置に対する要求が高まってきている。かかる
超小型装置は例えば投影型画像装置の一次画像形成面と
して利用され、投影型のハイビジョンテレビとして応用
可能である。微細半導体製造技術を用いる事ができれば
、ｌＯμオーダの画素寸法を有し全体としても数■程度
の寸法を有する超小型液晶パネル装置を製造する事が可
能であると考えられている。

しかしながら、従来の非晶質あるいは多結晶シリコン薄
膜を用いた場合には、微細半導体加工技術を直接適用す
る事が困難である。例えば、非晶質シリコン薄膜の場合
にはその成膜温度が３００℃程度である為、微細化技術
に必要な高温処理を実施する事ができない。又、多結晶
シリコン薄膜の場合には、結晶粒子の粒径が大きい為、
必然的に薄膜スイッチ素子の微細化か制限される。又、
多結晶シリコン薄膜の成膜温度は６００℃程度であり、
１０００℃以上の高温処理を要する微細化技術を十分に
活かす事が難しい。以上に述べた様に、従来の非晶質又
は多結晶シリコン薄膜を用いたアクティブマトリックス
装置においては、通常の半導体集積回路素子と同程度の
集積密度及びチップ寸法を実現する事か極めて困難であ
るという問題点があった。

上述した従来の技術の問題点に鑑み、本発明は微細化さ
れた画素アレイを具備するアクティブマトリックス型の
半導体薄膜基板液晶パネル装置を提供する事を一般的な
目的とする。

と二ろて、均一な画像品質を得る為には液晶層の層厚を
規定する一対の基板間間隙を一定に制御する必要かある
。この為に、従来所望の液晶層厚に対応した粒径を有す
るスペーサ粒子を基板上に散布して間隙又はギャップの
制御を行なっていた。

しかしながら、微細化された画素は例えば数即程度の寸
法を有しており、スペーサ粒子径と同程度である。従っ
て、画素アレイ上にスペーサ粒子を散布した場合には画
素かスペーサ粒子によって覆われる事になってしまい画
像品質か著しく損なわれるとともに液晶パネル装置の全
体的な光透過率が低下してしまうという問題点かある。

さらに、画素アレイの微細化に伴って、液晶層厚を数コ
オーダまで縮小する必要がある。この時、半導体薄膜基
板表面の凹凸か相対的に顕著となり従来のギャップ制御
方法では対応か困難である。そこで、本発明は画素アレ
イの微細化に対応する事のできるギャップ制御構造を有
するアクティブマトリックス型の半導体薄膜基板液晶パ
ネル装置を提供する事を特徴的な目的とする。

〔課題を解決するための手段〕

上述した一般的目的及び特徴的目的を達成する為に、本
発明にかかるアクティブマトリックス型液晶パネル装置
は、電気絶縁性の担体層と半導体単結晶薄膜層とからな
る積層構造を有する複合基板を用いている。この半導体
単結晶薄膜層に画素アレイか集積形成される。画素アレ
イは画素領域を規定する複数の画素電極と各画素電極を
選択給電する為の複数のスイッチ素子とから構成されて
いる。複合基板には所定の間隙を介して対向基板か対向
配置されている。この間隙には液晶層が充填されており
各画素電極が保持する給電量に応じて、画素領域を照射
する入射光の電気光学変調を行なう。そして、複合基板
上において画素領域を避けて配置され該間隙に介在して
該間隙寸法を均一に制御する為のスペーサ手段を具備し
ている。

好ましくは、該スペーサ手段は、多層構造を有するスイ
ッチ素子の肉厚部分から構成されている。

あるいは、該スペーサ手段は画素領域外に形成された一
定の膜厚を有するフィルムパタンを用いて形成しても良
い。さらには、該該スペーサ手段は画素領域外に分散配
置された一定の粒径を有するスペーサ粒子を用いて構成
しても良い。

上述した構造を有する液晶パネル装置は以下に述べる方
法により製造する事かできる。先ず、電気絶縁性の基板
に高品質の半導体単結晶基板例えばＬＳＩ製造に用いら
れるシリコン単結晶ウェハを接合した後、これを研摩し
シリコン単結晶薄膜層を形成する。このシリコン単結晶
薄膜層はンリコンウェハの高品質を実質的に保存してお
りＬＳＩ製造技術を直接適用する事が可能である。

次に、該シリコン単結晶薄膜層上に画素領域を規定する
複数の画素電極及び各画素電極を選択給電する為の複数
のスイッチ素子を集積形成して画素アレイを設ける。続
いて、シリコン単結晶薄膜層上において形成された画素
領域を避ける様にスペーサを形成する。さらにこのスペ
ーサを介して複合基板に対向基板を重ね両基板間に均一
なギャップ寸法を有する間隙を設ける。最後にこの間隙
に液晶を充填封入し、画素電極の給Ｋｆｆｌに応して画
素領域を直接照射する入射光の電気光学変調を行なう液
晶層を形成する。

〔発明の作用〕

上述した様に、本発明によれば電気絶縁性の担体層及び
その上に形成された半導体単結晶薄膜層とからなる二層
構造を有する複合基板を用いており、且つ該半導体単結
晶薄膜層は半導体単結晶バルクからなるウェハと同等の
品質を有している。

従って、かかる半導体単結晶薄膜層に微細化技術あるい
はＬＳＩ製造技術を駆使して画素電極群及びスイッチ素
子群とを集積的に形成する事ができる。この結果前られ
る集積回路チップは極めて高い画素密度及び極めて小さ
い画素寸法を有しており超小型高精細のアクティブマト
リックス型液晶パネル装置を構成できる。

又、液晶パネル装置の間隙寸法は微細化された画素領域
外に配置されたスペーサによって均一に制御されている
。従って微細化された画素に照射される入射光はスペー
サによって遮断される事がないので画像品質を低下させ
る慣れがないとともに、画素アレイ全体の光透過率を向
上させる事ができる。加えて、例えばスペーサとして多
層構造を有するスイッチ素子の肉厚部分を直接用いる事
により半導体単結晶薄膜層表面の凹凸による悪影響を除
去する事かできるとともに何らスペーサ形成の為の付加
的要素あるいは材料を用いる必要がない。

（実　施　例〕 以下図面を参照して本発明の好適な実施例を詳細に説明
する。第１図は本発明にかかる液晶パネル装置の一画素
部分を取り出した拡大部分断面図である。図示する様に
、液晶パネル装置は複合基板１と対向基板２と液晶層３
とからなる積層構造を有している。複合基板１は例えば
石英ガラス基板からなる担体層４と担体層４の表面に形
成されたシリコン単結晶薄膜層５とからなる。シリコン
単結晶薄膜層５はその選択的熱酸化により部分的にフィ
ールド酸化膜６に変換されている。フィールド酸化膜６
によって囲まれた部分において、シリコン単結晶薄膜層
５は素子領域を規定する。又シリコン単結晶薄膜層５が
除去され露出された担体層４の表面には、画素領域を規
定する画素電極７か形成されている。この画素電極は例
えば透明なＩＴＯフィルムからなる。

シリコン単結晶薄膜層５からなる素子領域にはスイッチ
素子８が形成されている。このスイッチ素子８は絶縁ケ
ート電界効果トランジスタからなる。即ち、シリコン？
）１結晶薄膜層５の上にはゲート絶縁膜９を介してゲー
ト電極１ｏが形成されている。素子領域を規定するシリ
コン単結晶薄膜層５の左側部分は不純物拡散によりドレ
イン領域ＩＩとなっており、同じく右側部分も不純物拡
散によりソース領域１２となっている。ゲート電極１０
の直下においてドレイン領域用とソース領域】２との間
に存在する部分は絶縁ゲート電界効果トランジスタのチ
ャネル領域１３を形成する。ゲート絶縁膜９に形成され
たコンタクトホールを介して、ドレイン領域１１にはド
レイン電極１４が接続されている。ドレイン電極１４は
絶縁膜を介してゲート電極１０の上方に延設されており
スイッチ素子８を入射光がら保護している。ドレイン電
極１４の表面は保護膜１５により被覆されている。この
保護膜１５は酸化シリコンあるいは窒化シリコン等で構
成されておりいわゆるパッシベーションフィルムである
。図から明らかな様に、スイッチ素子８はシリコン単結
晶薄膜層５、ゲート絶縁膜９、ゲート電極１ｏ、層間絶
縁膜、トレイン電極１４及び保護膜１５等がら構成され
る多層構造を有し、その肉厚はゲート電極ＩＯの上方で
最大となっている。この最大肉厚部分の寸法は各層厚の
累積されたものである。半導体製造工程においては各層
厚は人の単位で精度良く制御する事か可能であり、累積
層厚を所望の値に設定する事が容易である。あるいは、
最上層に存在する保護膜１５の膜厚を適宜設定する事に
より所望−の最大肉厚寸法を有するスイッチ素子８を形
成する事ができる。

一方画素領域を規定する画素電極７の表面には膜か堆積
されておらすスイッチ素子８との間で段差を形成する。

この段差が所定のギャップ寸法となる。なお、画素電極
７の表面は配向処理が施こされている。

次に対向基板２はガラス基板１６とその内側表面に形成
された共通電極１７とから構成されている。

共通電極１７の表面も又配向処理が施こされている。

対向基板２はスイッチ素子８の最大肉厚部分を介して複
合基板１に対向配置されている。この結果、共通電極１
７と画素電極７０間のギャップ寸法は前述した段差に等
しくなる。個々のスイッチ素子８の最大肉厚寸法は等し
く設定されているので対向基板２は複合基板］に対して
完全な平行度を有する。この完全な平行度を実現する為
に、共通電極Ｉ７の表面及び保護膜１５の表面を高精度
で平坦仕上げしても良い。なお共通電極１７もＩＴＯ等
の透明電極材料から構成されている。

対向基板２と複合基板１との間の間隙には液晶層３が充
填されている。画素領域において液晶層３の層厚はスイ
ッチ素子８の最大肉厚寸法によって極めて精確に制御さ
れている。この様に、本実施例においては特別のスペー
サ部材を用いる事なく、スイッチ素子８の肉厚部分をス
ペーサとして用いる事により極めて精確なギャップ寸法
を作り込む事かできる。画素領域と素子領域はもともと
分離しているので画素領域に入射する光は何ら遮断され
る事かない。又、ギャップ寸法は半導体製造プロセスに
より作り込まれるので精確であるとともにスペーサ形成
の為の特別の工程を要しない。

液晶層３としては通常９０°のツイスト配向されたネマ
チック液晶か用いられる。一般に、完全な９０″ツイス
ト配向を維持する為には液晶層Ｊｖを１０」程度に設定
する事か行なわれている。しかしながら、本発明によれ
ばＬＳＩ製造技術を直接用いてシリコン単結晶薄膜層に
画素アレイを形成する事かできるので、画素寸法を数回
程度に微細化できる。この様に微細化した場合には、画
素間のクロストークを防止する為に液晶層厚も縮小する
必要があり好ましくは３即以下に設定する必要かある。

本発明によれば、液晶層厚はスイッチ素子の肉厚品寸法
によって規定できるので極めて精度良くギャップ制御を
行なえる。因みに、アルミニウムの蒸着等によって形成
されるドレイン電極の膜厚を１雁とし、化学気相成長法
を用いた堆積処理により形成される保護膜の厚みを１μ
ｓとし、残りの部分の層厚月決を１郁とする事により３
Ｌｌｎのギャップ寸法を容易に得る事かできる。なお、
ツイストネマチック液晶の厚みを３虜以下に減少すると
ツイストネマチック液晶層の旋光能も低下する。これを
補なう為、屈折率異方性か０２以上の大きな値を有する
ネマチック液晶を用いる事が好ましい。これらの材料と
しては例えば以下のものか知られている。なお、Δｎは
屈折率異方性を示す。

ンフ系液晶 Δｎ〜０．２７５ アゾキン系液晶 Δｎ〜０．３０ シアノ置換フェニルピリミジン系液晶 Δｎ〜０．２３ トラン系液晶 Δｎ〜０．２７７ 実際には、上記した各種の液晶材料を調合して所望の温
度特性を有する組成物を用いる事が好ましい。主流とし
て用いられる材料はンアノビフエニール系である。

旋光能の低Ｆを捕なう方法としては、ネマチック液晶の
ツイスト角を９０’より小さくするとともに、外付けの
偏光板の偏光軸方向と配向膜の一軸配向方向をずらす様
にしても良い。この様にすると、入射光の完全遮断特性
が得られるとともに遮断時と透過時の切換えにおける液
晶層の閾値電圧の急峻性か和らげられ階調表示を行なう
のにａ利である。

液晶層３を構成する材料としては上述したツイストネマ
チック液晶の他に強誘電性液晶例えばカイラルスメクチ
ック液晶を用いる事もできる。この種の強誘電性液晶は
その層厚を例えば３即以下とする事により双安定状態を
呈する。電圧印加によりこの双安定状態を切換える事に
より高速な電気光学変調を行なう事ができる。併せて、
画素領域における消光比を著しく向上する事ができる。

さて、強誘電性液晶の双安定状態を実現する為には以下
の関係式を満たす必要がある。

２Ｘ　（ａ−ｂ）Ｘｃ／λ−ｄ この関係式において、ａはスイッチ素子の最大肉厚寸法
を示し、ｂは画素電極７の膜厚を示し、Ｃは強誘電性液
晶の屈折率異方性を示し、λは入射光の波長を示し、ｄ
は整数を示す。通常、強誘電性液晶の屈折率異方性は０
．１５ないし０，２程度であり、又８３２８人の波長を
有する入射光を用いるとするとスイッチ素子８の最大肉
厚寸法はおよそ１．７ｕｎと計算される。

次に第２図（＾）及び（Ｂ）を参照して本発明にかかる
半導体単結晶基板液晶パネル装置の他の実施例を示す。

第２図（Ａ）は液晶パネル装置の断面構造を示す模式図
である。図示する様に、液晶パネル装置は複合基板２１
と対向基板２２と両者の間に封入された液晶層２３等か
ら構成されている。複合基板２１の表面に被覆されたシ
リコン単結晶薄膜層には複数の画素２４が形成されてい
る。個々の画素２４は画素電極とその周囲に配置された
絶縁ゲート電界効果型トランジスタからなるスイッチ素
子とを含んでいる。画素と画素の間及びマトリックス状
に配置された画素群からなる画素アレイの周囲にはスペ
ーサ２５か配置されている。図から明らかな様に、スペ
ーサ２５は画素領域から外れて配置されており、画素領
域に入射する光を遮断する事がないので画像のコントラ
ストを低下させる事がない。

本実施例においては、スペーサ２５は一定の膜厚を有す
るフィルムパタンから構成されている。例えば、画素ア
レイの形成された複合基板２１の表面に対してスピンコ
ーティング等により感光性樹脂あるいはフォトレジスト
等からなるフィルムを均一な厚みで全面塗布する。この
後フォトリソグラフィ及びエツチングを用いてフィルム
をパタニングし画素領域から選択的に除去してフィルム
パタン２５からなるスペーサを形成する。この一定の膜
厚を有するスペーサを介して複合基板２１及び対向基板
２２をシープ２６により互いに接続する事により所定の
間隙を形成する。この間隙には液晶層２３が充填される
。この様に、本実施例においては半導体製造技術におい
て通常行なわれているフォトレジストの選択的エツチン
グによりスペーサを形成するのでクリーンルーム内での
一貫生産が可能となり配向不良や断線不良の原因となる
塵の付着を有効に防止する事ができる。

第２図（Ｂ）は第２図（＾）に示す液晶パネル装置の模
式的平面図であり、対向基板２２は簡単の為に図から除
かれている。複合基板２１の中央に位置する画素アレイ
２８にはマトリックス状に配置された画素群か形成され
ている。各画素は画素領域を規定する画素電極２７と対
応するスイッチ素子２９とから構成されている。前述し
た様に、スイッチ素子２９は絶縁ゲート電界効果トラン
ジスタからなり、そのゲート電極は走査線３０に接続さ
れており、ドレイン電極は信号線３１に接続されており
、ソース電極は画素電極２７に接続されている。図示し
ないが、隣接する画素電極２７の間には格子状のスペー
サフィルムパタンが形成されている。即ち、格子状のフ
ィルムパタンは走査線３０及びこれと直交する信号線３
１の上に配置されている。又、画素アレイ２８を囲む様
にその周辺には他のフィルムパタン２５からなるスペー
サも形成されている。この周辺スペーサ２５は画素アレ
イ２８を囲む土手を構成しており画素アレイ２８に直接
外力が加わる事を防止している。さらに、周辺スペーサ
２５を囲む様にシープ２６が配置されている。シープ２
６の一部には切欠きがあり、この切欠きを介して一対の
基板の間のギャップに液晶材料が封入される。

本実施例においては極めて膜厚制御性に優れたフォトレ
ジストを用いてスペーサを形成している。

しかしながら、フォトレジストを用いる代わりに画素ア
レイ２８の周辺に配置された周辺回路３２の肉厚をスペ
ーサとして直接利用しても良い。即ち、周辺回路３２例
えば信号線３１あるいは走査線３０に接続されたドライ
バ回路はスイッチ素子と同様に多層構造を有する絶縁ゲ
ート電界効果トランジスタから構成されている。従って
、各トランジスタの総厚を一定の寸法に統一する事によ
りスペーサとして直接用いる事ができる。この場合には
、スイッチ素子２９に直接外力が加わらないので好まし
い。あるいは、走査線３０及び信号線３１を形成する金
属バタンの膜厚を画素アレイ２８の全体を通して一定の
寸法とし直接スペーサに用いても良い。

第３図は本発明にかかる半導体単結晶基板液晶パネル装
置のさらに他の実施例を示す模式的断面図である。図示
する様に、本液晶パネル装置も複合基板４１と対向基板
４２と両者の間に封入された液晶層４３等から構成され
ている。複合基板４１の表面に配置されたシリコン単結
晶薄膜層には複数の画素４４からなる画素アレイか形成
されている。個々の画素４４は画素領域を規定する画素
電極とこの画素電極に対して選択給電する為のスイッチ
素子とから構成されている。一対の基板４１及び４２は
シーク４５により互いに接着されている。本実施例にお
いては、所定のギャップ寸法を出すためにギャップ寸法
に対応した粒径を有するスペーサ粒子４６が用いられて
いる。このスペース粒子４６としては例えばシリカ球、
ガラスファイバ、あるいは高分子球等か用いられる。こ
れらのスペーサ粒子はその粒径を極めて均一に作る事か
できる。図から明らかな様に、スペーサ粒子４６は画素
領域４４以外の部分に選択的に散布されている。従って
、画素領域４４における表示を妨げる事かなく一定のコ
ントラストを確保する事かできる。加えて、画素領域近
傍に存在するスイッチ素子にストレスが加わらないので
基板の圧着加工等においてスイッチ素子を誤って破壊す
る事がない。スペーサ粒子４６の選択散布は例えば画素
アレイをマスクなどで被覆し行なう事ができる。

第４図は第３図に示す実施例をさらに改良した変形例を
示す模式的断面図である。同一の構成要素には同一の参
照番号を付してその説明を省略する。第３図には示す実
施例と異なる点はスペーサ粒子４６かバインダー４７に
よって固定されている事である。スペーサ粒子４６のバ
インダーによる固定を行なう事で、スペーサ粒子の移動
を防止するとともにその選択的散布工程を容易にしてい
る。例えば、本実施例においてはバインダーとして光感
光性樹脂例えばポリイミド樹脂か用いられる。スペーサ
粒子の分散された感光樹脂あるいはフォトレジストは複
合基板４１の表面に均一にコーティングされる。その後
、所定のフォトマスクを介して現像及び焼付けを行なう
。その後、焼付けにより硬化しなかった感光性樹脂部分
を除去して画素領域からスペーサ粒子を取り除く。この
様にすれば極めて容易にスペーサ粒子を分散配置する事
ができる。

スペーサ粒子の選択散布を利用した実施例に関しては、
図示しないがさらに他の変形例も考えられる。即ち、ス
ペーサ粒子の選択的散布と同時に若干粒径の多い接着粒
子も同時に散布する。この状聾で一対の基板を重ね合わ
せ熱圧着すると接着粒子が溶解しスペーサ粒子で決まる
ギヤ・ツブ寸法を保ちながら側基板は互いに固定される
。この様にすると、シーク印刷工程が省略できる。又、
真空注入を用いなくても液晶を一対の基板の間隙に充填
する事が可能となる。液晶を充填した状態で基板周囲に
封止剤を塗布して液晶封入を完成する。

最後に第５図（＾）ないし第５図（」）を参照して本発
明にかかる半導体単結晶基板液晶／くネル装置の製造方
法を詳細に説明する。先ず第５図（Ａ）に示す工程にお
いて、石英ガラス基板６１と単結晶シリコン基板６２と
か用意される。単結晶ンリコン基板６２はＬＳＩ製造に
用いられる高品質のシリコンウェハを用いる事か好まし
く、その結晶方位は＜　１００　＞　０．０±１．０の
範囲の一様性を有し、その単結晶格子欠陥密度は５００
個／Ｃシ以下である。用意された石英ガラス基板６１の
表面及び単結晶シリコン基板６２の表面を先ず精密に平
滑仕上げする。

続いて、平滑仕上げされた両面を重ね合わせ加熱する事
により側基板を熱圧着する。この熱圧着処理により、側
基板６１及び６２は互いに強固に圧管される。

第５図（Ｂ）に示す工程において、単結晶シリコン基板
の表面を研摩する。この結果、石英ガラス基板６１の表
面には所望の厚さまで研摩された単結晶シリコン薄膜層
６３か形成される。石英ガラス基板６１からなる担体層
と単結晶シリコン薄膜層６３とからなる二層構造を有す
る複合基板か得られる。

なお、単結晶シリコン基板６２を薄膜化する為に研ｑ処
理に代えてエツチング処理を行なっても良い。

この様にして得られた単結晶シリコン薄膜層はシリコン
ウェハ６３の品質が実質的にそのまま保存されるので、
結晶方位の一様性や格子欠陥密度に関して極めて優れた
基板材料を得る事ができる。

従って、直接ＬＳＩ製造技術を適用する事が可能となり
高密度で微細なスイッチ素子及び周辺回路素子を形成す
る事ができる。

ところで従来からかかる二層構造を有する種々のタイプ
の半導体積層基板が知られている。

いわゆるＳＯＩ基板と呼ばれているものである。

ＳＯＩ基板は例えば絶縁物質からなる担体表面に化学気
相成長法等を用いて多結晶シリコン薄膜を堆積させた後
、レーザビーム照射等により加熱処理を施こし多結晶膜
を再結晶化して単結晶構造に転換して得られていた。し
かしながら、一般に多結晶の再結晶化により得られた単
結晶は必ずしも−様な結晶方位を有しておらず又格子欠
陥密度が大きかった。これらの理由により、従来の方法
により製造されたＳｏｌ基板に対してシリコン単結晶ウ
ェハと同様にＬＳＩ製造技術あるいは微細化技術を用い
る事は困難である。これに対して、本発明は半導体製造
プロセスで広く用いられている高品質シリコン単結晶ウ
ェハと実質的に同一の結晶方位の一様性及び低密度の格
子欠陥を有するシリコン単結晶薄膜を利用して微細且つ
高分解能のアクティブマトリックス型液晶パネル装置を
製造する事が可能である。

次に第５図（Ｃ）に示す工程において、シリコン単結晶
薄膜層６３を選択エツチングし島状の素子領域６４を形
成する。図においては２個の素子領域のみが示されてい
るが、一般には複数の島状素子領域かマトリックス状に
配列される。この選択エツチングは例えば所望のバタン
を有するマスクを介してシリコン単結晶薄膜層６３の異
方性エツチングにより行なわれる。シリコン単結晶薄膜
層の除去された部分には石英ガラス基板６Ｉの表面が露
出している。この露出部分は後に画素領域を形成する。

第５図（Ｄ）に示す工程において、島状に形成された単
結晶シリコン薄膜層からなる素子領域の表面を熱酸化処
理し全面にシリコン酸化膜６５を形成する。

第５図（Ｅ）に示す工程において、シリ”フン酸化膜６
５の上に所定の形状にパタニングされたゲート電極６６
を設ける。この結果、シリコン単結晶薄膜層６４とゲー
ト電極６６の間に介在するシリコン酸化膜６５はゲート
絶縁膜を構成する。ゲート電極６６は、例えば基板６１
の表面全体に化学気相成長法等を用いて多結晶シリコン
膜を堆積した後所定の形状を有するマスクを用いて異方
性エツチングを行なう事により形成される。

次に第５図（Ｆ）に示す工程において、ゲート電極６６
をマスクとしてゲート絶縁膜６５を介して不純物例えば
砒素のイオン注入を行ない、シリコン単結晶薄膜にドレ
イン領域６７及びソース領域６８を形成する。この結果
、ゲート電極６６の下方においてトルイン領域６７とソ
ース領域６８の間に不純物の注入されていない電界効果
トランジスタチャネル領域が設けられる。

続いて第５図（Ｃ）に示す工程において、ゲート絶縁膜
６５の一部を開口しソース領域６８に連なるコンタクト
ホールを形成するとともに、ドレイン領域６７に連なる
コンタクトホールも形成する。続いて、真空蒸着あるい
はスパッタリングにより金属膜を基板全面に被覆する。

この金属膜を所定の形状に加工する事により画素電極６
９及びドレイン電極７０を形成する。金属膜の膜厚を数
１００人とする事により実質的に透明な画素電極を形成
する事ができる。

さらに第５図（）１）に示す工程において、絶縁ゲート
電界効果トランジスタが形成された素子領域６４のみを
被覆する様に保護膜７１を形成する。

この保護膜７１は例えば画素電極６９をレジスト等によ
りマスクした状態で化学気相成長法等を用いてＰＳＧフ
ィルムを堆積する事により行なわれる。

この時、保護膜の厚みを適当に制御する事により多層構
造を有するスイッチ素子の総厚を一定の寸法に設定する
事かできる。好ましくは、保護膜を形成した後基板表面
を精密研摩する事により保護膜表面を゛Ｖ坦化するとと
もに全ての素子２ｎ域においてその高さ寸法を均一にし
ても良い。この高さ寸法か液晶パネルのギャップ量を規
定する。以上に説明した第５図（Ａ）ないしくＨ）に示
す工程により半導体プロセスか終了する。本実施例にお
いては液晶パネルのギャップ寸法を規定するスペーサは
個々のスイッチ素子の肉厚部分によって構成されるので
追加の工程を要さず完全に半導体プロセスのみで加工で
きる。

次に液晶パネルの組み立て工程に移行する。第５図（１
）に示す工程において、半導体プロセスの終了した複合
基板６１と別に加工された対向基板７２とが準備される
。複合基板６１を洗浄した後、画素電極６９の表面に配
向処理を施こす。この配向処理は後に封入される液晶分
子を正しく配列させる為のものである。この配向処理は
画素電極６９の表面に極めて薄く配向剤を塗布した後綿
布で表面をラビングする事により行なわれる。同様にし
て、対向基板７２の内側表面に形成された共通電極７３
に対しても配向処理を施こす。なお、複合基板６１と同
様に対向基板７２の表面研摩を行ない精密な平坦度を出
しておく事が好ましい。共通電極７３は、ガラス等から
なる対向基板７２の上に例えばＩＴＯをスパッタ又は電
子ビーム蒸着により成長させて形成する。引き続いて、
図示しないが対向基板７２の周辺部に沿ってシークを印
刷する。続いて、複合基板６１及び対向基板７２を重ね
て熱圧着し両者を結合する。この結果、側基板の間には
保護膜７１の膜厚によって規定される寸法を有するギャ
ップか形成される。保護膜７１の膜厚は個々の素子領域
に渡って均一に制御されているので一対の基板６１及び
７２は極めて平行度よく互いに結合される。なお、シー
クは例えばエポキシ樹脂等からなりスクリーン印刷によ
り対向基板上に塗布される。但し、後で液晶を封入する
為の開口部を予め作っておく。

最後に第５図（１）に示す工程において、液晶７４をパ
ネル内のギャップに封入する。この封入は、例えば真空
チャンバの中でパネルの封入口に液晶を浸す事により行
なわれる。即ち、真空チャンノくを大気圧に戻すと液晶
は外圧でパネル内に浸入する。その後パネルを液晶のク
リアングポイント以上に加熱した後冷却すれば液晶分子
は配向処理に従って所望の配列状態を呈する。液晶７４
を封入した後、一対の基板の外側面に各々偏光板７５及
び７６を貼り付けて液晶パネル装置を完成する。なお、
図示しないが本実施例においてはスイッチ素子の形成と
同時にドライバ等の周辺回路もシリコン単結晶薄膜層に
同時に形成する事が可能である。

〔発明の効果〕

以上説明した様に、本発明によれば通常のＬＳＩ製造技
術に用いられる高品質のシリコンウェハと同等の品質を
有するシリコン単結晶薄膜に対してＬＳＩ製造技術を直
接適用する事により微細なスイッチ素子等を高密度で集
積形成する事ができ画素寸法を縮小化できるという効果
がある。

特に、画素寸法の縮小化に合わせてスペーサを画素領域
以外に配置したので画素アレイの画像品質を損なう事が
ないという効果がある。さらに、画素領域に入射する光
を遮断する事がないので画像のコントラストを改善する
事ができるという効果かある。加えて、画素電極の近傍
に配置されるスイッチ素子の肉厚部分をスペーサとして
兼用する事により半導体薄膜基板の表面の凹凸の悪影響
を受ける事なく液晶層の厚みを均一に制御する事ができ
るという効果がある。さらに、スイッチ素子の肉厚部分
の寸法を薄膜形成技術によりへ単位で精密に制御する事
ができる為所望の寸法ををするギャップを精度良く形成
する事ができるという効果がある。

【図面の簡単な説明】

第１図は半導体単結晶基板液晶パネル装置の一画素部分
を取り出して示した模式的拡大部分断面図、第２図（＾
）は半導体単結晶基板液晶パネル装置の他の実施例を示
す模式的断面図、第２図（Ｂ）は第２図（＾）に示す液
晶パネル装置の模式的平面図、第３図は液晶パネル装置
のさらに他の実施例を示す模式的断面図、第４図は第３
図に示す実施例をさらに改良した変形例を示す模式的断
面図、及び第５図（＾）ないし第５図（ハは半導体単結
晶基板液晶パネル装置の製造方法の一例を示す工程図で
ある。 １・・・複合基板　　　　　　　２・・・対向基板３・
・・液晶層　　　　　　　　４・・・担体層５・・・シ
リコン単結晶薄膜層　７・・・画素電極８・・・スイッ
チ素子（スペーサ） １４・・・ドレイン電極　　　　　１５・・・保護膜１
Ｂ・・・ガラス基板　　　　　　１７・・・共通電極２
５・・・スペーサフィルムパタン ２６・・・シーラ ４６・・・スペーサ粒子 ２Ｂ・・・画素アレイ ４７・・・バインダー 出 願 人 セイコー電子工業株式会社 代 理 人

Claims (1)

1. 【特許請求の範囲】 １、電気絶縁性の担体層と半導体単結晶薄膜層とからな
   る積層構造を有する複合基板と、 画素領域を規定する複数の画素電極と各画素電極を選択
   給電する為の複数のスイッチ素子とからなり、該半導体
   単結晶薄膜層に集積形成された画素アレイと、 所定の間隙を介して該複合基板に対向配置された対向基
   板と、 該間隙に充填され各画素電極が保持する給電量に応じて
   、画素領域を照射する入射光の電気光学変調を行なう液
   晶層と、 該複合基板上において画素領域を避けて配置され該間隙
   に介在して該間隙寸法を均一に制御する為のスペーサ手
   段とからなる液晶パネル装置。 ２、該スペーサ手段は、多層構造を有するスイッチ素子
   の肉厚部分からなる請求項１に記載の液晶パネル装置。 ３、該スペーサ手段は、画素領域外に形成された一定の
   膜厚を有するフィルムパタンからなる請求項１に記載の
   液晶パネル装置。 ４、該スペーサ手段は、画素領域外に分散配置された一
   定の粒径を有するスペーサ粒子からなる請求項１に記載
   の液晶パネル装置。 ５、該スペーサ手段は、該スペーサ粒子を支持固定する
   バインダーを含む請求項４に記載の液晶パネル装置。 ６、該スペーサ手段は、複合基板上において画素アレイ
   の周辺に配置された一定の膜厚を有するフィルムパタン
   からなる請求項１に記載の液晶パネル装置。 ７、該スペーサ手段は、該基板間隙を３μｍ以下の均一
   な寸法に制御可能な肉厚を有する請求項１に記載の液晶
   パネル装置。 ８　該液晶層は屈折率異方性が０．２以上であるツイス
   トネマチック液晶からなる請求項７に記載の液晶パネル
   装置。 ９、該液晶層は、双安定状態間の遷移により電気光学変
   調を行なう強誘電性液晶からなる請求項７に記載の液晶
   パネル装置。 １０、電気絶縁性の基板に半導体単結晶基板を接合した
   後、これを研摩し半導体単結晶薄膜層を形成して複合基
   板を準備する第１工程と、 該半導体単結晶薄膜層上に画素領域を規定する複数の画
   素電極及び各画素電極を選択給電する為の複数のスイッ
   チ素子を集積形成して画素アレイを設ける第２工程と、 該複合基板上において画素領域を避ける様にスペーサを
   形成する第３工程と、 該スペーサを介して複合基板に対向基板を重ね両基板間
   に均一なギャップ寸法を有する間隙を設ける第４工程と
   、 該間隙に液晶を充填し、画素電極の給電量に応じて画素
   領域を直接照射する入射光の電気光学変調を行なう液晶
   層を形成する第５工程とからなる液晶パネル装置の製造
   方法。 １１、該第３工程は、多層構造を有する複数のスイッチ
   素子の肉厚部分の寸法を一定に加工する工程である請求
   項１０に記載の液晶パネル装置の製造方法。 １２、該第３工程は、複合基板表面に均一な膜厚を有す
   る感光樹脂フィルムを塗布した後、フォトリソグラフィ
   及びエッチングにより少くとも画素領域から該感光樹脂
   フィルムを除去してフィルムパタンスペーサを形成する
   工程である請求項１０に記載の液晶パネル装置の製造方
   法。