JPH11264993A - 液晶表示装置および液晶表示装置の製造方法 - Google Patents

液晶表示装置および液晶表示装置の製造方法

Info

Publication number
JPH11264993A
JPH11264993A JP10068970A JP6897098A JPH11264993A JP H11264993 A JPH11264993 A JP H11264993A JP 10068970 A JP10068970 A JP 10068970A JP 6897098 A JP6897098 A JP 6897098A JP H11264993 A JPH11264993 A JP H11264993A
Authority
JP
Japan
Prior art keywords
electrode
liquid crystal
display device
crystal display
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10068970A
Other languages
English (en)
Inventor
Tomomasa Ueda
知正 上田
Shigetaka Toriyama
重隆 鳥山
Masami Kakigi
正美 柿木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10068970A priority Critical patent/JPH11264993A/ja
Publication of JPH11264993A publication Critical patent/JPH11264993A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【課題】 微細な画素電極を有するとともに、信頼性、
生産性の高い構造を有する液晶表示装置を提供する。 【解決手段】 マトリクス状に配設された画素領域を有
する絶縁性基板の画素領域内にストライプ状に配設され
た、ITOからなる画素電極11と、基板上に画素領域
毎に配設され、画素電極11に表示信号を印加する薄膜
トランジスタ12と、画素電極11の上側から薄膜トラ
ンジスタ12と複数本の画素電極11とを共通接続する
バー電極13aとを具備する。このような構成を採用す
ることにより、信頼性を確保しながら画素電極11をよ
り細線化することができる。したがって液晶層に十分な
電界を印加することができ、さらに光の利用効率を向上
し、消費電力を低減することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は液晶表示装置に関
し、特に光利用効率が高く、視野角が広く、応答速度が
速く、かつ消費電力が小さい液晶表示装置に関する。ま
た本発明は液晶表示装置の製造方法に関し、特に微細な
画素電極を有する液晶表示装置の製造方法に関する。
【0002】
【従来の技術】液晶表示装置等の表示デバイスは、表示
部の薄型化が可能であり、テレビ、計測機器、事務機
器、コンピュータ等の表示装置への用途として発展して
きた。現在主流の薄膜トランジスタのスイッチング素子
マトリクスアレイ(アレイ基板)を用いた液晶表示装置
(TFT−LCD)は、アレイ基板と、RGΒのカラー
フィルターを備えた対向電極基板とをおおよそ5μm程
度に狭持し、その間にツイストネマティック(TN)と
呼ばれるモードの液晶を注入した構造となっている。こ
れらの背面に蛍光灯を用いたバックライトを、さらにア
レイ基板裏面、対向電極基板裏面に偏光板を張り付けフ
ルカラー化の表示を可能にしている。
【0003】ノートΡC等に用いられている、現状のT
FT−LCDは前記のTNモード液晶を用いたものであ
り、ノートPC向けとしては低価格化・低消費電力化が
進み、普及してきた。
【0004】しかしながらTNモード液晶を用いた場
合、液晶の配向の向きに応じて表示特性が異なり、視角
が狭いことが問題である。特に大画面のLCDを見た場
合、例えば画面の上下で視角が変わってくるため、色合
いが変わって見える。これを改善するため、例えば1つ
の画素内で液晶の配向方向を変化させたもの(デュアル
ドメイン)、LCD表面に液晶の視角特性を補償する補
償板を設置したもの等が開発されているが、いずれも視
角特性として改善はされるもののモニター等の大型ディ
スプレイとして用いるには十分でないという問題があ
る。
【0005】これに対して、近年、Ιn−Plane
Switchingモード(IPSモード)の液晶表示
装置の開発が進められている。ΙPSモードは、横方向
電界を用いてECΒ効果により、表示のON−OFFを
行うものであり、液晶分子を水平面内で回転させるため
視角方向による変化が少なく、広い視角が得ることがで
きるという特徴を有する。
【0006】このようにIPSモードの液晶表示装置で
は横方向電界で液晶を駆動する。このため5V以下程度
の駆動電圧を得るには、十分な電界強度を実現すること
が必要であり、電極間距離をある程度以下(10μm程
度)にしなければならない。また、現状のアレイ基板の
製造設備は大型基板対応が主であり、半導体の製造設備
のように細い配線(例えば1μm以下)を形成すること
ができず、−般的には5μm程度の配線形成が限界とさ
れている。このため、単純に見積もっても、10μmの
表示領域に対して5μmのデッドスペースが必要にな
る。したがって画素領域の約1/3がデッドスペースと
なり、光利用効率が従来のTNモードに比べ2/3以下
にまで低下してしまうという問題がある。言い換えれば
消費電力が増加する。−般的にはTNモードに比べ、消
費電力が2倍になると見積もられている。
【0007】図14は従来の液晶表示装置の画素の平面
構成を概略的に示す図である。この液晶表示装置はIP
Sモードの液晶表示装置であり、単位画素内にストライ
プ状の画素電極100とコモン電極93とが交互に配設
されている。
【0008】図15は図14に例示した液晶表示装置の
製造方法の例を説明するための図である。図15の断面
図は図14中のA−A’方向、B−B’方向、C−C’
方向の断面構造に対応している。なおここではアレイ基
板の製造方法について説明する。まず、ガラス等の絶縁
性基板91上に、CrやMo−Ta合金のような高融点
金属を成膜、パターニングして、ゲート電極92、ゲー
ト線パッド92p及びコモン電極93を形成する(図1
5(a))。
【0009】これらの電極上にSiNx 、SiOx 等の
ゲート絶縁膜94、a−Si半導体層95、SiNx 等
からなるエッチングストッパー層96を積層成膜する。
そしてエッチングストッパー層96は、a−Si半導体
層95上のゲート電極92と対応する領域にのみ残るよ
うにパターニングする(図15(b))。
【0010】さらに、半導体層95とソース・ドレイン
電極とのオーミックコンタクト層としてn+ a−Siか
らなるコンタクト層97を積層する。そして、コンタク
ト層97、半導体層96を所定のパターンに形成する
(図15(c))。
【0011】その後、ゲート線パッド部92p等のゲー
ト絶縁膜91をエッチング除去して開口部94aを形成
する(図15(d))。
【0012】この後、コンタクト層97の上から金属層
を形成し、パターニングして信号線98、画素電極10
0ソース電極98s、ドレイン電極98d、引き出しパ
ッド98pを形成する。画素電極100はソース電極9
8sと一体的なパターンとして同時形成される。そし
て、パターニングしたソース電極98s、ドレイン電極
98dをマスクとしてコンタクト層97をエッチング除
去し、ソース・ドレインを分離する(図15(e))。
その後、信頼性を向上させるためにSiNx 等からなる
パッシベーション膜99を成膜し、引き出しパッド98
pに対応する領域に開口部99pを配設してアレイ基板
90が完成する(図15(f))。
【0013】しかしながら、このようなアレイ基板90
の構造および製造方法では、画素電極配線の細線化が困
難であり、液晶層に十分な電界強度を与えることが困難
である。このため信号電圧を大きくしなければならず、
消費電力が増大してしまうという問題がある。
【0014】より微細な配線パターンを形成するため
に、例えば集積度の高い半導体素子の製造装置を用いる
ことも可能ではあるが、液晶表示装置のコストが大きく
増大してしまうという問題がある。
【0015】さらに、例えば線幅5μm程度以下の微細
な画素電極を形成できたとしても薄膜トランジスタのソ
ース電極(n−chの場合)と画素電極との境界部に接
続不良が多発するという問題がある。このような接続不
良が生じると、液晶層に適切な電界を印加することがで
きなくなってしまう。また液晶表示装置の生産性も大き
く低下してしまう。
【0016】
【発明が解決しようとする課題】本発明はこのような問
題点を解決するためになされたものである。すなわち本
発明は、微細な画素電極を有するとともに、信頼性、生
産性の高い構造を有する液晶表示装置を提供することを
目的とする。また視野角が広く、消費電力の小さな液晶
表示装置を提供することを目的とする。
【0017】また、本発明は微細な画素電極を有する液
晶表示装置の生産性の高い製造方法を提供することを目
的とする。特に、IPSモードなどの微細な画素電極を
有する液晶表示装置の製造方法において、従来の製造設
備を利用して、画素電極配線の細線化を行うことができ
る液晶表示装置の製造方法を提供することを目的とす
る。
【0018】
【課題を解決するための手段】このような課題を解決す
るため、本発明は以下のような構成を備えている。
【0019】本発明の液晶表示装置は、画素領域を有
し、少なくとも表面が絶縁性を呈する基板と、前記基板
上の前記画素領域内にストライプ状に配設された、第1
の金属からなる複数本の画素電極と、前記基板上に前記
画素領域毎に配設され、前記画素電極に表示信号を印加
するスイッチング素子と、第2の金属からなり、前記画
素領域内に配設され、前記画素電極の上側から前記スイ
ッチング素子と前記複数本の画素電極とを共通接続する
バー電極とを具備したことを特徴とする。
【0020】画素領域は例えば基板上にマトリクス状に
配設される。そして画素電極は各画素領域内に微細なス
トライプ状に配設されており、その線幅は約2μm以下
にすることが好ましい。このような構成を採用すること
により、液晶層に十分な電界を印加することができる。
また光の利用効率を向上し、消費電力を低減することが
できる。
【0021】そして本発明の液晶表示装置では、ストラ
イプ状に配設された複数本の画素電極は、バー電極によ
り共通接続されている。すなわち、バー電極は幹に相当
し、画素電極は枝に相当する構成となっている。画素電
極とバー電極とは異なる導体材料から構成することが好
ましい。例えばあるエッチャントに対してエッチングレ
ートが異なるような金属材料を用いて画素電極と、バー
電極とを形成するようにしてもよい。またバー電極は複
数本の画素電極の一部を覆うように配設されており、一
方薄膜トランジスタのソース・ドレインとも接続されて
いる。このようなバー電極は例えば薄膜トランジスタの
ソース電極と一体的なパターンとして形成するようにし
てもよい。ストライプ状に配設された複数の画素電極を
共通接続するバー電極の線幅は、約2μm以上にするこ
とが好ましい。このようにすることにより、画素電極と
の接続信頼性が向上する。
【0022】なお、本発明をIPSモードの液晶表示装
置に適用する場合には、ストライプ状の画素電極とスト
ライプ状のコモン電極とを交互に配設するようにすれば
よい。このとき、画素電極とコモン電極の端部がずれる
ように配設することが好ましい。このような構成を採用
することにより、バー電極と画素電極との接続が容易に
なり、生産性、信頼性が向上する。また画素電極とコモ
ン電極とは同一材料から同一プロセスで形成するように
すれば生産性が向上する。
【0023】さらに、画素電極あるいはコモン電極の線
幅を微細にすると、十分な補助容量を形成することが困
難になる。このような場合、線状の画素電極の一部を覆
うように幅広の上部電極を配設するようにすればよい。
例えば線状の画素電極の、バー電極との接続部の反対側
の端部にこのような補助容量の上部電極を配設するよう
にしてもよい。
【0024】本発明の液晶表示装置はIPSモードに限
ることなく、ストライプ状の画素電極とストライプ状の
対向電極とを液晶層を介して対向させ、単位画素を構成
する液晶層を屈折率の異なる複数のドメインに分割する
タイプの液晶表示装置に適用するようにしてもよい。
【0025】本発明の液晶表示装置の製造方法は、少な
くとも表面が絶縁性を呈する基板上に、前記基板の表面
とほぼ平行な頂面と、前記基板の表面とほぼ垂直な複数
の端面とを有する絶縁層を形成する工程と、導体層を少
なくとも前記絶縁層の前記頂面と前記端面とを覆うよう
に形成する工程と、前記絶縁層の前記頂面に配設された
前記導体層を選択的に除去する工程とを具備したことを
特徴とする。
【0026】また、少なくとも表面が絶縁性を呈する基
板上に、第1のエッチングレートを有する絶縁性材料か
らなり、前記基板の表面とほぼ平行な頂面と、前記基板
の表面とほぼ垂直な複数の端面を有する絶縁層を形成す
る工程と、前記第1のエッチングレートよりも小さな第
2のエッチングレートを有する導体層を少なくとも前記
絶縁層の前記頂面と前記端面とを覆うように形成する工
程と、前記絶縁層の前記頂面に配設された前記導体層、
および前記絶縁層のない部分の導体層を選択的に除去す
る工程とを具備するようにしてもよい。
【0027】前記絶縁層の頂面の前記導体層を選択的に
除去する工程は、例えば異方性エッチングにより行うよ
うにすればよい。このように、絶縁層の頂面の導体層を
選択的に除去することにより、絶縁層の側面に形成され
た導体層のみを選択的に残すことができる。例えば導体
層の膜厚を約2μm以下に設定することにより、線幅約
2μm以下の微細な画素電極、コモン電極を形成するこ
とができる。なお、当然ながら、導体層のエッチング条
件を選択することにより、導体層の膜厚と、残す線幅を
調節することができる。なお、導体層の下地層として形
成した絶縁層は、絶縁層の頂面の導体層を選択的に除去
した後、エッチングなどにより除去するようにしてもよ
いし、残しておくようにしてもよい。
【0028】このような構成を採用することにより、本
発明の液晶表示装置の製造方法では従来の製造装置を用
いてもサブミクロン程度まで画素電極、コモン電極の線
幅を微細化することができる。また細線化された画素電
極を−旦バー電極に接続し、このバー電極を介して薄膜
トランジスタのソース・ドレイン接続することにより、
接続不良をなくし、歩留まりを向上することができる。
【0029】このように本発明の液晶表示装置、液晶表
示装置の製造方法によれば、例えば従来のΙPSモード
の液晶表示装置などにおいて開口率を低下させる大きな
要因であった画素電極の線幅の微細化を行うことができ
る。また、新規の製造装置を利用することなく高開口率
化を行うことができ、広視野角、高速応答、低消費電力
を実現する液晶表示装置を高い生産性で提供することが
できる。
【0030】
【発明の実施の形態】本発明の液晶表示装置、および液
晶表示装置の製造方法についてさらに詳細に説明する。
【0031】(実施形態1)図1は本発明の液晶表示装
置の単位画素の平面構成を概略的に示す図である。この
液晶表示装置はIPSモードの液晶表示装置であり、マ
トリクス状に配設された画素領域を有する絶縁性基板の
画素領域内にストライプ状に配設された、ITOからな
る画素電極11と、基板上に画素領域毎に配設され、画
素電極11に表示信号を印加する薄膜トランジスタ12
と、Mo/Al/Moの積層膜からなり画素電極11の
上側から薄膜トランジスタ12と複数本の画素電極11
とを共通接続するバー電極13aとを具備している。こ
こではMo/Al/Moをそれぞれ50nm/300n
m/50nm積層成膜してパターニングすることにより
バー電極13aを形成した。またストライプ状の画素電
極11と交互にコモン電極14が配設されている。なお
この例では画素電極11とコモン電極14とは同一材料
から同一プロセスで形成されている。またバー電極13
a、ソース電極12s、ドレイン電極12d、および信
号線Sも同一材料から同一プロセスで形成している。画
素電極11とコモン電極14とを同一プロセスで形成す
ることにより、画素電極11およびコモン電極14はフ
ォトエッチングプロセスのマスク合わせ精度などのプロ
セス上の精度に左右されることなく、高精度に形成する
ことができる。したがって液晶層に印加する電界強度の
ムラがなくなり、表示品質を向上することができる。
【0032】この画素電極11、コモン電極14の線幅
は約100nmである。また画素電極とコモン電極との
配設間隔は約7μm(ピッチは約14μm)である。こ
のような構成を採用することにより、液晶層に十分な電
界を印加することができ、また光の利用効率を向上し、
消費電力を低減することができる。
【0033】そして本発明の液晶表示装置では、ストラ
イプ状に配設された複数本の画素電極11は、バー電極
13aにより共通接続されている。すなわち、バー電極
13aは幹に相当し、画素電極11は枝に相当する構成
となっている。バー電極13の線幅はこの例では、約1
0μmに設定した。また、ここでは画素電極はITO
(酸化インジウム錫)により形成し、バー電極13aは
Mo/Al/Moにより形成している。またバー電極1
3aは薄膜トランジスタ12のソース電極12sと一体
的に形成されており、複数本の画素電極11の一部を覆
うように配設されている。
【0034】図2はバー電極と画素電極との関係を説明
するための図である。図2に例示したようにバー電極1
3aは、複数本の画素電極11を覆って配設されてい
る。このような構成を採用することにより、微細な画素
電極11と薄膜トランジスタ12のソース電極12sと
の接続の信頼性を向上することができる。またこのよう
にすることにより接続不良が低減するので、液晶表示装
置の生産性を向上することができる。
【0035】画素電極11と同様にコモン電極14もバ
ー電極13bにより共通接続されている。そしてコモン
幹線22とバー電極13bとの接続はゲート絶縁膜23
に配設されたコンタクトホール23aを介して行われて
いる。
【0036】また本発明の液晶表示装置では、ストライ
プ状の画素電極11とストライプ状のコモン電極14と
が交互に配設されており、かつその端部がずれるように
配設されている。このような構成を採用することによ
り、画素電極11とバー電極13aとの接続、またコモ
ン電極14とバー電極13bとの接続が容易になり、生
産性、信頼性を向上することができる。特に、電極間隔
を狭くするときに有効になるバー電極の形状を複雑にす
る必要がなくなる。
【0037】さらに、本発明の液晶表示装置のようにコ
モン電極の線幅を微細にすると、十分な補助容量を形成
することが困難になる。このため本発明では線状の画素
電極11の一部を覆うように幅広の上部電極13cを配
設している。この例では、線状の画素電極11のバー電
極13aとの接続部の反対側の端部にこのような補助容
量の上部電極13cを配設している。またこの例では上
部電極13cは、バー電極13a、13bと同一材料か
ら構成されている。もちろん上部電極13cの形成を、
バー電極13a、13bとともに、例えば信号線S、ソ
ース電極12s、ドレイン電極12dの成膜、パターニ
ングと同時に行うようにしてもよい。このようにするこ
とにより十分な補助容量を確保することができ、表示性
能を高めることができる。
【0038】本発明の液晶表示装置はIPSモードに限
ることなく、ストライプ状の画素電極とストライプ状の
対向電極とを液晶層を介して対向させ、単位画素を構成
する液晶層を屈折率の異なる複数のドメインに分割する
タイプの液晶表示装置に適用するようにしてもよい。
【0039】(実施形態2)図3、図4は図1に例示し
た液晶表示装置の製造方法の例を説明するための図であ
る。図3(a)〜(d)、図4(e)〜(g)は図1の
A−A’、B−B’、C−C’に対応する断面構造を模
式的に表したものになる。まずガラスなどの絶縁性基板
21上に、図示しない保護膜を例えばSiNx 、SiO
x 、あるいはこれらの積層膜などにより形成する。無ア
ルカリガラスなどの基板を用いる場合には、保護膜の成
膜は省略するようにしてもよい。この上に、CrやMo
−Ta合金のような高融点金属を例えばスパッタ法など
により成膜、パターニングし、ゲート線G、ゲート電極
12g及びコモン幹線22を形成する(図3(a))。
【0040】これらの電極上にSiNx 、SiOx など
からなるゲート絶縁膜23、a−Siからなる半導体層
24、SiNx 等からなるエッチングストッパー層25
を例えばPE−CVD法などにより積層する。この成膜
は連続的に行うようにしてもよい。エッチングストッパ
ー層25は、a−Si半導体層24上のゲー卜電極12
g上に対応する領域に残るようにパターニングする(図
3(b))。
【0041】さらに、半導体膜24とソース・ドレイン
電極とのオーミックコンタクト層としてn+ a−Siか
らなるコンタクト層26を成膜する。この後、コンタク
ト層26と半導体層24とを薄膜トランジスタを構成す
るような所定のパターンにパターニングする(図3
(c))。
【0042】その後、ゲート線パッド部12p、コモン
幹線22とバー電極13bとの接続部のゲート絶縁膜2
3をエッチング除去して開口部23a、23bを形成す
る(図3(d))。
【0043】この後、ゲート絶縁膜23上に、ITOか
らなるストライプ状の複数本の画素電極11および複数
本のコモン電極14を配線を所定の線幅、ピッチで形成
する。この画素電極11およびコモン電極14の微細配
線の形成方法は後で詳細に説明する(図4(e))。
【0044】画素電極11、コモン電極14を成膜、パ
ターニングした後、コンタクト層26および画素電極1
1の上側から、例えばMo/Al/Moなどの金属をス
パッタ法などにより成膜する。そして、この金属膜をパ
ターニングして、信号線S、ソース電極12s、ドレイ
ン電極12d、バー電極13a、バー電極13b、上部
電極13c、引き出しパッド13pの形状にパターニン
グする(図3、図2参照)。 この後、ソース電極12
sドレイン電極12dをマスクの一部として、チャネル
上のコンタクト層26をエッチング除去して、コンタク
ト層のソース・ドレインを分離することにより薄膜トラ
ンジスタ12が完成する(図4(f))。
【0045】さらに薄膜トランジスタ等を保護し、信頼
性を向上させるために電極の取り出し部に開口部27p
を有するように、例えばSiNx 等パッシベーション膜
27を形成することで、IPSモードのアクティブマト
リクス型液晶表示装置のアレイ基板10が完成する(図
4(g))。なお画素電極上のパッシベーション膜は表
示特性の信頼性向上のため取り除くようにしてもよい。
またアレイ基板10の液晶層挟持面には配向膜を形成す
るようにしてもよい。またアレイ基板10の液晶層挟持
面には配向膜を形成するようにしてもよい。この後、こ
のアレイ基板と対向基板とをスペーサを介して対向配置
し、周囲を封止して、基板間隙に液晶組成物を注入する
ことにより液晶表示装置が完成する。またゲート絶縁膜
23の一部をエッチングにより除去して開口部23aを
形成する工程は、バー電極13a、13bの電極材料を
成膜する工程の直前に行うようにしてもよい。
【0046】(実施形態3)次に画素電極11およびコ
モン電極14の形成方法について説明する。図5、図
6、図7、図8は画素電極とコモン電極の形成方法を説
明するための図である。図5および図6は形成プロセス
中の断面構造を、図7および図8は形成プロセス中の平
面構造をそれぞれ概略的に示している。また、図7
(a)〜(d)の平面構造は、図5(a)〜(d)の断
面構造にそれぞれ対応しており、図8(e)〜(g)の
平面構造は図6(e)〜(g)の断面構造にそれぞれ対
応している。
【0047】まず図3(d)で説明したように、薄膜ト
ランジスタ12のコンタクト層26、半導体膜24をパ
ターニングした後、PE−CVD法を用いて基板温度を
約150℃程度の低温に保持して例えばSiNx からな
るベース膜31を形成し、図5(a)、図7(a)のよ
うにパターニングする。低温成膜されたSiNx は、例
えばフッ酸系のエッチャントに対して非常に大きなエッ
チング速度を持つため、ベース膜31のパターニングに
はフッ酸を希釈したものを用いた。この工程では、Si
Nx からなるベース膜の端面形状をできるだけ垂直に近
づけることが好ましい。このため、ベース膜31のエッ
チングの際に用いたレジストが十分にSiNx からなる
ベース膜31と密着するように、ベーキング温度を15
0℃程度まで上げた。また端面と基板面(ゲート絶縁膜
表面)との角度をできるだけ垂直に形成するため、ベー
ス膜31のエッチング速度が表面から離れるに従って速
くなるように、ベース膜31成膜中の基板温度を変化さ
せるようにしてもよい。また例えば、RIE法(反応性
イオンエッチング法)を用いてエッチングするようにし
てもよい。
【0048】次に、ベース膜31上からITOからなる
導電性膜32を約100nm程度成膜した(図5
(b)、図7(b))。
【0049】そして、導電性膜32を、アレイ基板全面
にわたって、HI(ヨウ化水素)をベースとしたRIE
法によりエッチングした。このとき、ベース膜31の平
坦な頂面31tの導電性膜32がエッチング除去された
時点でエッチングを終了すると、図5(c)、図7
(c)のような形状となる。これは例えばΙTΟをHΙ
をベースとしたRIE法でエッチングすると、エッチン
グの進行が、主にアレイ基板表面に対して垂直な方向に
進むためである。これは、ITOのエッチングがイオン
のアシストによって進行しているためであると考えられ
る。エッチングに用いるガス種としては、HI以外にも
例えばCH4 (メタン)等を用いるようにしてもよい。
【0050】この後、SiNx からなるベース膜31
を、図5(a)の工程で用いたような希フッ酸等で除去
することによって、ベース膜31の端面に沿って、非常
に線幅の微細な配線パターンを形成することができる
(図5(d)、図7(d))。
【0051】次に図6(e)、図8(e)に示したよう
に、必要な部分のみレジスト等で保護し、不要な部分の
導電性パターンをエッチング除去することにより、線幅
約0.1μmの微細な画素電極11およびコモン電極が
同時に完成する(図6(f)、図8(f))。このとき
に、ΙΤOのエッチングはRIEで行ってもよいし、塩
酸等を用いたウェットエッチングで行うようにしてもよ
い。さらに前述したように、画素電極11とバー電極1
3aとの接続、コモン電極14とバー電極13bとの接
続を容易に行うために、それぞれの端部がずれるように
パターニングするようにしてもよい。
【0052】この後、前述したように、パターニングし
た画素電極11、コモン電極14の一部を覆うように信
号線金属を成膜し、さらにパターニングすることによ
り、それぞれバー電極13a、バー電極13bとの接続
を行う(図6(g)、図8(g))。なお子の例では、
信号線S、ソース電極12s、ドレイン電極12d、バ
ー電極13a、バー電極13bの成膜、パターニングと
同時に、上部電極13cも形成した。
【0053】ここで説明した微細配線の形成方法は、S
iNx 等のベース膜31の断面形状とRIE法による異
方性エッチングを利用したものであるが、材料の選択、
組み合わせおよびエッチングの方法等は、必要に応じて
適宜変更して行うようにすればよい。例えば、RIE法
による異方性エッチングを行う場合、画素電極11、コ
モン電極14等の微細配線材料としてはITO以外に、
例えば、Μo、Ta、Cr、Τi等を用いるようにして
もよい。SiNx に代えて用いるベース膜31の材料と
しては、比較的垂直な断面形状が得られ、後工程で容易
に剥離できる材料が望ましい。また、ベース膜31の構
成材料が例えばSiNx のように透明な場合には、画素
電極11やコモン電極814とゲート絶縁膜23との付
着力をサポート、維持するため、除去することなく最終
製品まで残すようにしてもよい。
【0054】また、ベース膜31を除去する工程と、導
電性膜32の余分な部分を除去する工程の順番は、どち
らを先に行ってもよい。
【0055】図9は本発明の液晶表示装置の製造方法の
別の例を説明するための図また、図5、図6、図7、図
8ではベース膜31を島状に形成し、その周囲に導電性
膜32を形成したが、例えば図9に例示したように、コ
ンタクト層26の上側から図9のようにSiNx などの
保護絶縁層34を形成し、この保護絶縁層34にゲート
絶縁膜23表面とほぼ垂直な端面を有する開口部34a
を形成して、この端面34sに画素電極11、コモン電
極14を形成するようにしてもよい。 保護絶縁層34
の開口部32aの端面34sを利用するようにすれば、
導電性膜32成膜時やドライエッチングの際に、薄膜ト
ランジスタに対する悪影響を防止することもできる。
【0056】(実施形態4)つぎに、実施形態3で説明
した画素電極11、コモン電極14等の微細配線の形成
方法の別の例について説明する。ここではベース膜31
として、SiNx の代わりの例としてAl/Μoを利用
した例について説明する。
【0057】まず、ベース膜31bとして、Moを膜厚
300nm、Alを膜厚100nmにわたりスパッタリ
ング法などにより成膜する。そしてこのAl/Mo積層
膜をベース膜31bとし、燐酸、酢酸、硝酸の混合水溶
液でエッチングする。燐酸、酢酸、硝酸の比率を適当に
調整し、さらにエッチング時間を調整することにより、
ベース膜31bの端面に上側のAlが下側のMoに対し
てオーバーハングした形状を形成することができる。図
10はこのときのベース膜31bの断面形状の例を概略
的に示す図である。図10のように、材料の選択とエッ
チング条件を調整することにより、エッチングの結果表
面のAlが下層にΜoに対して約0.1〜約0.5μm
程度のオーバーハングを有するようになっている。
【0058】次に導電性膜32としてITOを約100
nm程度スパッタ法で形成する(図5(b)、図7
(b))。ここで、導電性膜32はAl層からなるオー
バーハング部の下側にも付着させるようにすることが望
ましく、カバレッジのよい成膜方法を採用することが好
ましい。液晶表示装置製造に用いられている一般的なス
パッタ装置はこの条件を十分満たすと思われる。
【0059】次に導電性膜32をHIガスベースのRI
E法により全面エッチングする。このとき、ベース膜3
1bの頂面の導電性膜32がエッチング除去された時点
でエッチングを終了すると、図5(c)、図7(c)に
例示したような形状となる。この例ではΑlのオーバー
ハングの下側の導電性膜32がエッチングされにくいた
め、オーバーエッチングに対するマージンを広くとるこ
とができる。このため生産性を向上することができる。
【0060】この後、Al/Μoからなるベース膜31
bを図5(a)、図7(a)で用いた混酸等で除去する
ことによって、もとにあったベース膜31パターンの端
面31sに対応する領域に微細な画素電極11、コモン
電極14を形成することができる(図5(d)、図7
(d))。後の工程は実施形態3と同様である。
【0061】(実施形態5)上述した各実施形態では、
画素電極やコモン電極等の微細配線を形成するために、
従来構造に対して付加的な要素となる、SiNx やAl
/Μo等のベース膜31、31bを成膜をする必要があ
る。つぎに、このような付加的な成膜をすることなく微
細配線を形成することができ、さらに生産性の高い液晶
表示装置の製造方法について説明する。
【0062】図11、図12は本発明の液晶表示装置の
製造方法の別の例を説明するための図である。
【0063】まずガラスなどの絶縁性基板21上に、図
示しない保護膜を例えばSiNx 、SiOx 、あるいは
これらの積層膜などにより形成する。無アルカリガラス
などの基板を用いる場合には、保護膜の成膜は省略する
ようにしてもよい。この上に、CrやMo−Ta合金の
ような高融点金属を例えばスパッタ法などにより成膜、
パターニングし、ゲート線G、ゲート電極12g及びコ
モン電極幹線22、ゲート線引き出しパッド12pを形
成する(図11(a))。
【0064】これらの電極上にSiOx 膜23oとSi
Nx 膜23nの積層膜からなるゲート絶縁膜23、a−
Siからなる半導体層24、SiNx 等からなるエッチ
ングストッパー層25を例えばPE−CVD法などによ
り積層する。この成膜は連続的に行うようにしてもよ
い。エッチングストッパー層25は、a−Si半導体層
24上のゲー卜電極12g上に対応する領域に残るよう
にパターニングする(図11(b))。
【0065】さらに、半導体膜24とソース・ドレイン
電極とのオーミックコンタクト層としてn+ a−Siか
らなるコンタクト層26を成膜する。この後、コンタク
ト層26と半導体層24とを薄膜トランジスタを構成す
るような所定のパターンにパターニングする(図11
(c))。このとき画素電極11、コモン電極14を形
成する領域に端面31tが形成されるように、上側ゲー
ト絶縁膜であるSiNx 膜23n、a−Si半導体層2
4、コンタクト層26をパターニングして残した。また
この例ではこの工程でa−Si半導体層24と接するS
iNx 膜23nもn+ a−Si半導体層26/a−Si
半導体層24と同時にパターニングされた。さらにSi
Nx 膜23nは上層のa−Si半導体層24に対して約
0〜1μm程度オーバーハングするようにサイドエッチ
ングを生じさせた。
【0066】この後、ベース膜31に代えて、SiNx
膜23n/半導体層24/コンタクト層26の積層膜を
パターニングして用いた他は、実施形態3、実施形態4
と同様に、ITOからなる画素電極11、コモン電極1
4を所定の線幅、間隔で形成した(図12(e))。ま
た画素電極11、コモン電極14の形成後には、ベース
膜31として用いたSiNx 膜23n/半導体層24/
コンタクト層26の積層膜を除去した。この除去の際に
は、薄膜トランジスタ12部のn+ a−Siからなるコ
ンタクト層26、a−Si半導体層23、SiNx 膜2
3nを含む領域をレジスト等の保護絶縁層34で被覆し
て保護した(図9参照)。
【0067】画素電極11、コモン電極14を成膜、パ
ターニングした後、下層のゲート絶縁膜であるSiNx
膜23oをエッチング除去して、開口部23a、23b
を形成した(図11(d))。そしてコンタクト層26
および画素電極11の上側から、例えばMo/Al/M
oなどの金属をスパッタ法などにより積層成膜する。そ
して、この金属膜をパターニングして、信号線S、ソー
ス電極12s、ドレイン電極12d、バー電極13a、
バー電極13b、上部電極13c、引き出しパッド13
pの形状にパターニングする(図3、図2参照)。 こ
の後、ソース電極12sドレイン電極12dをマスクの
一部として、チャネル上のコンタクト層26をエッチン
グ除去して、コンタクト層のソース・ドレインを分離す
ることにより薄膜トランジスタ12が完成する(図12
(f))。
【0068】さらに薄膜トランジスタ等を保護し、信頼
性を向上させるために電極の取り出し部に開口部27p
を有するように、例えばSiNx 等パッシベーション膜
27を形成することで、IPSモードのアクティブマト
リクス型液晶表示装置のアレイ基板10が完成する(図
12(g))。なお画素電極上のパッシベーション膜は
信頼性向上のため取り除くようにしてもよい。またアレ
イ基板10の液晶層挟持面には配向膜を形成するように
してもよい。この後、このアレイ基板と対向基板とをス
ペーサを介して対向配置し、周囲を封止して、基板間隙
に液晶組成物を注入することにより液晶表示装置が完成
する。
【0069】ここで、この例で説明した微細配線の形成
方法と前述の実施形態との違いを簡単に説明する。この
例では、コンタクト層26/半導体層24/SiNx 膜
23nの積層膜をベース膜31として用いているので、
ベース膜31を新たに成膜する必要がない。導電性膜3
2のエッチングの後、コンタクト層26/半導体層24
/SiNx膜23nの積層膜の除去はCF4 等のフッ素
をベースとしたプラズマエッチングを用いた。このとき
前述のように薄膜トランジスタ領域は保護絶縁膜34に
より保護した状態でエッチング除去を行った。以上の工
程以外は同様に行った。
【0070】このように、コンタクト層26/半導体層
24/SiNx 膜23nの積層膜をベース膜31として
用いることにより、微細配線形成のための新たな成膜プ
ロセスの付加をなくすことができる。したがって液晶表
示装置をより高い生産性で製造することができる。
【0071】(実施形態6)つぎに実施形態5で説明し
た本発明の液晶表示装置の製造方法の別の例について説
明する。
【0072】まずCrやMo−Ta合金のような高融点
金属をパターニングしゲート電極121g及びコモン幹
線22を形成する(図11(a))。
【0073】これらの電極上にSiNx 膜23n/Si
Ox 膜23o等のゲート絶縁膜23、a−Siからなる
半導体層24、SiNx 等からなるエッチングストッパ
ー層25を積層し、a−Si半導体層24上のゲート電
極12上に位置するところに、所定の形状のエッチング
ストッパー層25を形成する(図11(b))。
【0074】次に微細配線を形成する部分のn+ a−S
i半導体からなるコンタクト層26/a−Si半導体層
24/SiNx 膜23nを図13の様なパターンにエッ
チング除去する。このとき、SiNx 膜23nは上層の
a−Si半導体層24に対して0〜1μm程度サイドエ
ッチングを生じさせた。
【0075】次にゲート線パッド部等のゲート絶縁膜2
3をエッチング除去する(図11(d))。
【0076】この後、ITOからなる微細配線を所定の
間隔で形成し、画素電極11とコモン電極14とする
(図12(e))。
【0077】この微細配線の形成方法は実施形態5で説
明した方法と基本的に同様であるが、画素電極11、コ
モン電極14を形成した後、余分なコンタクト層26/
a−Si半導体層24/SiNx 膜23nを除去する際
には、薄膜トランジスタ部等のコンタクト層26/a−
Si半導体層24/SiNx 膜23nをレジスト等の保
護絶縁層34で保護した。
【0078】その後、距離をおいてソース電極12s、
ドレイン電極12dを形成し、ソース電極12s、ドレ
イン電極12d間のコンタクト層26をソース電極12
s、ドレイン電極12dをマスクのー部としてエッチン
グ除去して分離することにより薄膜トランジスタ12を
形成した(図12(f))。
【0079】その後、信頼性を向上させるために電極の
取り出し部を除き全面にSiNx 等のパッシベーション
膜27を形成することにより、IPSモードの液晶表示
装置のアレイ基板10が完成するた(図12(g))。
なお画素電極11上のパッシベーション膜27は信頼性
向上のため取り除いてもよい。このような製造方法に変
更することによって、薄膜トランジスタ12部分のa−
Si半導体層23周辺にITOが残ってしまう不良の発
生をなくすことができた。すなわち、実施形態5の方法
が、薄膜トランジスタ形成領域の周囲に島状のパターン
を形成し、このパターンの端面を用いて画素電極11、
コモン電極14を形成したのに対し、この例では配線の
形成領域に端面ができるように選択的に開口部を配設し
ている。このようにすることにより、余分な領域にIT
Oの微細パターンが形成されるのを防止することがで
き、液晶表示装置の信頼性、生産性を向上することがで
きる。
【0080】以上説明した例えばΙPSモードの液晶表
示装置の画素電極11、コモン電極14のような微細配
線形成の手法は、薄膜トランジスタの構造等によらず適
用することができる。例えば、上述したチャネル保護型
の薄膜トランジスタに限らず、バックチャネルエッチン
グ型の薄膜トランジスタやトップゲート型の薄膜トラン
ジスタにも適用することもでき、材料・工程等は必要に
応じて選択するようにすればよい。本発明では、異方性
エッチングを利用して微細配線を形成した後、ΙΡS画
素電極11として有効なパターンに形成することが重要
であり、その実施は適宜変形して行うことができる。
【0081】
【発明の効果】以上説明したように本発明の液晶表示装
置および液晶表示装置の製造方法では従来の製造装置を
用いてもサブミクロン程度まで画素電極、コモン電極の
線幅を微細化することができる。また細線化された画素
電極を−旦バー電極に接続し、このバー電極を介して薄
膜トランジスタのソース・ドレイン接続することによ
り、接続不良をなくし、歩留まりを向上することができ
る。
【0082】このように本発明の液晶表示装置、液晶表
示装置の製造方法によれば、例えば従来のΙPSモード
の液晶表示装置などにおいて開口率を低下させる大きな
要因であった画素電極の線幅の微細化を行うことができ
る。また、新規の製造装置を利用することなく高開口率
化を行うことができ、広視野角、高速応答、低消費電力
を実現する液晶表示装置を高い生産性で提供することが
できる。
【図面の簡単な説明】
【図1】本発明の液晶表示装置の単位画素の平面構成を
概略的に示す図。
【図2】バー電極と画素電極との関係を説明するための
図。
【図3】図1に例示した液晶表示装置の製造方法の例を
説明するための図。
【図4】図1に例示した液晶表示装置の製造方法の例を
説明するための図。
【図5】画素電極とコモン電極の形成方法を説明するた
めの図。
【図6】画素電極とコモン電極の形成方法を説明するた
めの図。。
【図7】画素電極とコモン電極の形成方法を説明するた
めの図。
【図8】画素電極とコモン電極の形成方法を説明するた
めの図。
【図9】本発明の液晶表示装置の製造方法の別の例を説
明するための図。
【図10】ベース膜の断面形状の例を概略的に示す図。
【図11】本発明の液晶表示装置の製造方法の別の例を
説明するための図。
【図12】本発明の液晶表示装置の製造方法の別の例を
説明するための図。
【図13】本発明の液晶表示装置の製造方法の別の例を
説明するための図。
【図14】従来の液晶表示装置の画素の平面構成を概略
的に示す図。
【図15】図14に例示した液晶表示装置の製造方法の
例を説明するための図。
【符号の説明】
10…………アレイ基板 11…………画素電極 12…………薄膜トランジスタ 12g………ゲート電極 12s………ソース電極 12d………ドレイン電極 13a………バー電極 13b………バー電極 13c………上部電極 14…………コモン電極 21…………絶縁性基板 22…………コモン幹線 23…………ゲート絶縁膜 23a………開口部 23b………開口部 23o………酸化シリコン膜(SiOx ) 23n………窒化シリコン膜(SiNx ) 24…………半導体膜 25…………エッチングストッパー層 26…………コンタクト層 27…………パッシベーション膜 31…………ベース膜 31t………頂面 31s………側面 32…………導電性膜 33…………保護絶縁層 34s………側面

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 複数の画素領域を有し、少なくとも表面
    が絶縁性を呈する基板と、 前記基板上の前記画素領域内にストライプ状に配設され
    た、第1の金属からなる複数本の画素電極と、 前記基板上に前記画素領域毎に配設され、前記画素電極
    に表示信号を印加するスイッチング素子と、 第2の金属からなり、前記画素領域内に配設され、前記
    画素電極の上側から前記スイッチング素子と前記複数本
    の画素電極とを共通接続するバー電極とを具備したこと
    を特徴とする液晶表示装置。
  2. 【請求項2】 少なくとも表面が絶縁性を呈する基板上
    に、前記基板の表面とほぼ平行な頂面と、前記基板の表
    面とほぼ垂直な複数の端面とを有する絶縁層を形成する
    工程と、 導体層を少なくとも前記絶縁層の前記頂面と前記端面と
    を覆うように形成する工程と、 前記絶縁層の前記頂面に配設された前記導体層を選択的
    に除去する工程とを具備したことを特徴とする液晶表示
    装置の製造方法。
JP10068970A 1998-03-18 1998-03-18 液晶表示装置および液晶表示装置の製造方法 Withdrawn JPH11264993A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10068970A JPH11264993A (ja) 1998-03-18 1998-03-18 液晶表示装置および液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10068970A JPH11264993A (ja) 1998-03-18 1998-03-18 液晶表示装置および液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11264993A true JPH11264993A (ja) 1999-09-28

Family

ID=13389048

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10068970A Withdrawn JPH11264993A (ja) 1998-03-18 1998-03-18 液晶表示装置および液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11264993A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296557A (ja) * 2000-02-10 2001-10-26 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2006184903A (ja) * 2004-12-24 2006-07-13 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
JP2016085287A (ja) * 2014-10-23 2016-05-19 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム
JP2016139159A (ja) * 2005-10-14 2016-08-04 株式会社半導体エネルギー研究所 液晶表示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001296557A (ja) * 2000-02-10 2001-10-26 Samsung Electronics Co Ltd 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JP2006184903A (ja) * 2004-12-24 2006-07-13 Lg Phillips Lcd Co Ltd 液晶表示装置及びその製造方法
US7859639B2 (en) 2004-12-24 2010-12-28 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof using three mask process
JP4612539B2 (ja) * 2004-12-24 2011-01-12 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置及びその製造方法
US8111363B2 (en) 2004-12-24 2012-02-07 Lg Display Co., Ltd. Liquid crystal display device and fabricating method thereof
JP2016139159A (ja) * 2005-10-14 2016-08-04 株式会社半導体エネルギー研究所 液晶表示装置
US9773818B2 (en) 2005-10-14 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US10847547B2 (en) 2005-10-14 2020-11-24 Semiconductor Energy Laboratory Co., Ltd. Display device having transparent conductive film and metal film
US11296124B2 (en) 2005-10-14 2022-04-05 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US11901370B2 (en) 2005-10-14 2024-02-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2016085287A (ja) * 2014-10-23 2016-05-19 東京エレクトロン株式会社 画素電極のパターン形成方法および形成システム

Similar Documents

Publication Publication Date Title
US7675597B2 (en) Liquid crystal display and thin film transistor panel therefor
US7202498B2 (en) Liquid crystal display, thin film transistor array panel therefor, and manufacturing method thereof
US7110058B2 (en) Method of fabricating liquid crystal display device
KR100682358B1 (ko) 액정 표시 패널 및 제조 방법
US7663711B2 (en) Liquid crystal display and methods of fabricating and repairing the same
US20100208154A1 (en) Liquid crystal display device and fabricating method thereof
US7859623B2 (en) Liquid crystal display device and fabricating method thereof
US6665045B2 (en) Liquid crystal display panel and method of manufacturing the same
KR100731045B1 (ko) 횡전계 방식의 액정표시장치 및 그 제조방법
JPH06250210A (ja) 液晶表示装置およびその製造方法
JP5525773B2 (ja) Tft基板及びその製造方法
JP3234168B2 (ja) Tftアレイ基板の製造方法
JPH11264993A (ja) 液晶表示装置および液晶表示装置の製造方法
JPH028821A (ja) アクティブマトリックス基板
KR101123452B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
JP2007219370A (ja) 液晶表示装置
KR20020054909A (ko) 프린지필드구동 액정표시장치 및 그 제조방법
KR101232547B1 (ko) 횡전계 방식 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20060128564A (ko) 액정 표시 장치, 박막 트랜지스터 기판 및 그 제조 방법
JP2001133804A (ja) 液晶表示装置の製造方法
JP4083379B2 (ja) 液晶表示装置及びその製造方法
JP3270762B2 (ja) 液晶表示装置
KR101130873B1 (ko) 액정표시패널의 제조방법
KR100504572B1 (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
KR101232166B1 (ko) 액정표시장치 및 그의 제조방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607