JP2001133804A

JP2001133804A - 液晶表示装置の製造方法

Info

Publication number: JP2001133804A
Application number: JP31042399A
Authority: JP
Inventors: Kazue Hotta; 和重堀田; Takuya Watabe; 卓哉渡部; Seiji Doi; 誠児土井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-10-29
Filing date: 1999-10-29
Publication date: 2001-05-18

Abstract

(57)【要約】【課題】本発明は、薄膜トランジスタをスイッチング素
子として備えたアクティブマトリクス型の液晶表示装置
の製造方法に関し、製造コストを低減させることができ
る液晶表示装置の製造方法を提供することを目的とす
る。【解決手段】透明絶縁基板１上に金属薄膜を成膜し、第
１のマスクを用いてエッチングによりゲートバスライン
２を形成する工程と、ゲート絶縁膜３と、動作半導体層
４と、ソース／ドレイン電極６、７形成用金属薄膜とを
積層し、第２のマスクを用いてソース／ドレイン電極形
状に動作半導体層４の一部まで一括エッチングする工程
と、第３のマスクを用いてエッチングにより、動作半導
体層４を画素領域毎に分離するのと同時に、ゲートバス
ライン２の外部接続端子２０上部を開口する工程とを有
するように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、液晶表示装置（Ｌ
ｉｑｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）の製造
方法に関し、特に、薄膜トランジスタ（ＴｈｉｎＦｉ
ｌｍＴｒａｎｓｉｓｔｏｒ：以下、ＴＦＴという）を
スイッチング素子として備えたアクティブマトリクス型
の液晶表示装置の製造方法に関する。

【０００２】

【従来の技術】液晶表示装置は、軽量かつ薄型で低消費
電力であること等の特徴を有し、携帯端末やビデオカメ
ラのファインダ、ノートパソコンの表示装置等幅広い分
野に応用されている。その中でもアクティブマトリクス
型の液晶表示装置は、高品質かつ高精細な画像表示がで
きるためコンピュータ等における大型の表示装置として
用いられている。今後、ますますアクティブマトリクス
型の液晶表示装置の需要が高まるなかで、低コストかつ
生産能力の高い液晶表示装置の製造方法の確立が求めら
れている。

【０００３】このアクティブマトリクス型の液晶表示装
置は、縦電界方式と横電界方式の駆動方式に大別され
る。縦電界方式の液晶表示装置は、ＴＦＴ及び画素電極
が形成されたアレイ基板と共通電極が形成された対向基
板との間に液晶を封入してあり、液晶層を挟む電極間に
電圧が印加されると基板面にほぼ垂直な方向に電界が生
じるようになっている。一方、横電界方式の液晶表示装
置は、ＴＦＴおよび画素電極と共に共通電極もアレイ基
板側に形成されており、電極間に電圧が印加されると、
アレイ基板と対向基板との間に封止された液晶層には基
板面にほぼ平行な方向に電界が生じるようになってい
る。

【０００４】従来の縦電界方式のアクティブマトリクス
型の液晶表示装置に用いられるＴＦＴについて図１１を
用いて説明する。図１１はＴＦＴが形成された透明絶縁
性基板の基板面に垂直な面で切断したＴＦＴの断面構造
を示している。

【０００５】ＴＦＴは、透明絶縁基板（透明ガラス基
板）１上に形成されたゲート電極（ゲートバスライン）
２を有している。ゲート電極２及び透明絶縁基板１上に
は例えばＳｉＮｘ（窒化シリコン）からなるゲート絶縁
膜３が形成されている。ゲート絶縁膜３上には例えばア
モルファスシリコン（以下、ａ−Ｓｉと略記する）から
なる動作半導体層４が形成されている。ゲート電極２上
の動作半導体層４の両側には、対向するエッジ部を動作
半導体層５上に乗り上げて不純物半導体層（オーミック
コンタクト層）５及びソース電極６、ドレイン電極７が
形成されている。ソース／ドレイン電極６、７上及びソ
ース／ドレイン電極６、７の対向するエッジ部に露出し
た動作半導体層４上に保護膜（パッシベーション膜）８
が形成されている。ソース電極６上の保護膜８にコンタ
クトホールが形成され、保護膜８上に形成された画素電
極９がコンタクトホールを介してソース電極６に接続さ
れている。

【０００６】図１１に示したＴＦＴは動作半導体層４と
なるａ−Ｓｉ膜上部の一部をエッチングすることから、
チャネルエッチ型ＴＦＴと呼ばれる。次に、この従来の
チャネルエッチ型ＴＦＴを有する液晶表示装置の製造方
法について図１２及び図１３を用いて説明する。図１２
及び図１３において、（Ａ）列はＴＦＴの形成領域を示
し、（Ｂ）列はゲートバスラインの外部接続端子の形成
領域を示している。

【０００７】まず、図１２（ａ）に示すように、透明絶
縁基板１上に金属薄膜５０を成膜する。次にレジストを
全面に塗布してパターニングし、パターニングされたレ
ジスト層をエッチングマスクにして金属薄膜５０をエッ
チングしてゲートバスラインを形成する。この従来例で
はゲートバスラインの一部をＴＦＴのゲート電極２とし
て利用している。また、ゲートバスライン端部には外部
接続端子２０が形成される（図１２（ｂ））。

【０００８】レジスト層を除去した後、図１２（ｃ）に
示すようにゲート絶縁膜３を基板全面に形成する。次
に、ゲート絶縁膜３上に動作半導体層となるａ−Ｓｉ膜
５２及びオーミックコンタクト層となるｎ⁺ａ−Ｓｉ層
５４をこの順に成膜する。次に全面にレジストを塗布し
てからパターニングし、パターニングされたレジスト層
をマスクとしてｎ⁺ａ−Ｓｉ層５４及びａ−Ｓｉ膜５２
をエッチングして各画素領域間のＴＦＴの素子分離を行
うと共に動作半導体層４を形成する（図１２（ｄ））。

【０００９】次にレジスト層を除去してから金属薄膜５
６を全面に成膜する（図１２（ｅ））。次に、レジスト
を全面に塗布してソース／ドレイン電極形状にパターニ
ングする。パターニングされたレジスト層をマスクに金
属薄膜５６及びｎ⁺ａ−Ｓｉ層５４をエッチングして、
さらに動作半導体層４の上部一部をエッチングする（図
１２（ｆ））。次にレジスト層を除去した後、全面に保
護膜８を成膜する（図１３（ａ））。

【００１０】次に、レジストを全面に塗布してからパタ
ーニングし、パターニングされたレジスト層をマスクと
して保護膜８をエッチングし、ソース電極６上の保護膜
８を除去してコンタクトホールを形成する。それと同時
に、ゲートバスラインの外部接続端子２０上の保護膜８
及びゲート絶縁膜３をエッチングして開口部を形成する
（図１３（ｂ））。次にレジスト層を除去してから、透
明電極材料からなる画素電極形成層５８を全面に成膜す
る（図１３（ｃ））。次いで、レジストを全面に塗布し
てからパターニングし、パターニングされたレジスト層
をマスクに画素電極形成層５８をエッチングして、ソー
ス電極６とコンタクトホールを介して接続する画素電極
９を形成する。それと同時にゲートバスラインの外部接
続端子２０上部開口を介して外部接続端子２０と接続す
る透明電極材料からなるパッド１０が形成される（図１
３（ｄ））。

【００１１】

【発明が解決しようとする課題】ところで上記従来の縦
電界方式の液晶表示装置の製造方法では、図１２
（ｂ）、図１２（ｄ）、図１２（ｆ）、図１３（ｂ）、
図１３（ｄ）に示す５つの工程毎にレジスト露光用のマ
スクが必要となる。そして、所定の膜の成膜工程、塗布
したレジストをパターニングするフォトリソグラフィ工
程及びエッチング工程がこの５つの工程毎にそれぞれ必
要になっている。

【００１２】一方、横電界方式の液晶表示装置の製造方
法は、縦電界方式の液晶表示装置の製造方法と殆ど変わ
るところはないが、横電界方式の場合、１枚のレジスト
露光用マスクを用いたパターニングで、データバスライ
ン、ドレイン電極及びソース電極と共に、ソース電極と
直結した画素電極を形成できる点が異なっている。従っ
て、縦電界方式の液晶表示装置におけるアレイ基板の製
造工程では５枚のレジスト露光用マスクを必要とするの
に対して、横電界方式の液晶表示装置におけるアレイ基
板の製造工程では、４枚のレジスト露光用マスクで済む
ようになる。

【００１３】しかしながら、いずれの電界印加方式を用
いるにしても、アクティブマトリクス型の液晶表示装置
の普及に伴い、低価格で安定した液晶表示装置を市場に
供給するには、製造コストのさらなる削減が重要な課題
となってきている。製造コストを低減させるには、第１
に液晶表示装置の製造歩留りを改善することが強く求め
られる。第２には液晶表示装置の製造におけるスループ
ットを向上させることも必要である。そのためには、製
造工程の簡素化を図ると共に、従来に増して高度な成膜
工程やフォトリソグラフィ工程が要求されるが、高性能
の製造設備を導入することにより却ってコスト増になり
かねないという問題を有している。さらに現状の製造方
法では、近年の液晶表示装置の高精細化、大画面化の要
求の前では、製造歩留まりやスループットを飛躍的に向
上させるには限度がある。また、半導体装置の製造と比
較して液晶表示装置の製造においては、フォトリソグラ
フィ工程で使用するマスクの作製費用が高くつくため、
製造コスト上の課題となっているが、液晶表示装置の高
精細化、大画面化の要求の前では、目をつぶらざるを得
ないという問題を有している。

【００１４】本発明の目的は、製造コストを低減させる
ことができる液晶表示装置の製造方法を提供することに
ある。また本発明の目的は、フォトリソグラフィ工程で
使用するマスクの数を低減させることができる液晶表示
装置の製造方法を提供することにある。さらに本発明の
目的は、製造工程を簡素化し且つスループットを向上さ
せることができる液晶表示装置の製造方法を提供するこ
とにある。

【００１５】

【課題を解決するための手段】上記目的は、複数の画素
領域のそれぞれに薄膜トランジスタが形成された液晶表
示装置の製造方法において、前記薄膜トランジスタの動
作半導体層を前記画素領域毎に分離するのと同時に、前
記薄膜トランジスタに接続するバスラインの外部接続端
子の上部を開口することを特徴とする液晶表示装置の製
造方法によって達成される。

【００１６】上記本発明の液晶表示装置の製造方法にお
いて、透明絶縁基板上に金属薄膜を成膜し、第１のマス
クを用いてエッチングによりゲートバスラインを形成す
る工程と、ゲート絶縁膜と、前記動作半導体層と、ソー
ス／ドレイン電極形成用金属薄膜とを積層し、第２のマ
スクを用いてソース／ドレイン電極形状に前記動作半導
体層の一部まで一括エッチングする工程と、第３のマス
クを用いてエッチングにより、前記動作半導体層を前記
画素領域毎に分離するのと同時に、前記バスラインの前
記外部接続端子の上部を開口する工程とを有することを
特徴とする。

【００１７】または、上記本発明の液晶表示装置の製造
方法において、透明絶縁基板上に金属薄膜と、ゲート絶
縁膜と、前記動作半導体層とを成膜し、第１のマスクを
用いてゲートバスライン形状に一括エッチングする工程
と、少なくともゲートバスラインの側壁に絶縁膜を形成
する工程と、ソース／ドレイン電極形成用金属薄膜を成
膜し、第２のマスクを用いてソース／ドレイン電極形状
に前記動作半導体層の一部まで一括エッチングする工程
と、第３のマスクを用いてエッチングにより、前記動作
半導体層を前記画素領域毎に分離するのと同時に、前記
バスラインの前記外部接続端子の上部を開口する工程と
を有することを特徴とする。

【００１８】

【発明の実施の形態】本発明の第１の実施の形態による
液晶表示装置の製造方法を図１乃至図５を用いて説明す
る。本実施の形態では横電界方式の液晶表示装置の製造
方法について説明する。初めに本実施の形態による液晶
表示装置の製造方法により製造された横電界方式の液晶
表示装置の概略の構成を図１を用いて説明する。図１は
横電界方式の液晶表示装置のアレイ基板を液晶層側から
見た基板平面を示している。図１では、画素領域の図示
と共に、ゲートバスラインの外部接続端子領域を途中の
図示を省略して示している。図１に示すように、アレイ
基板上には図中上下方向に延びる複数のデータバスライ
ン１２（図１では１本のみ図示している）が形成されて
いる。またアレイ基板上には、データバスライン１２に
直交して図中左右方向に延びる複数のゲートバスライン
２（図１では１本のみ図示している）が形成されてい
る。これらデータバスライン１２とゲートバスライン２
とで画定される領域が画素領域である。

【００１９】そして、チャネルエッチ型のＴＦＴが各デ
ータバスライン１２とゲートバスライン２との交差位置
近傍に形成されている。ＴＦＴのドレイン電極７は、デ
ータバスライン１２から引き出されて、その端部がゲー
トバスライン２上の動作半導体層４（図１では図示せ
ず）上の一端辺側に位置するように形成されている。ソ
ース電極６は、ドレイン電極７に対向するように動作半
導体層４上の他端辺側に形成されている。このような構
成において動作半導体層４直下のゲートバスライン２領
域が当該ＴＦＴのゲート電極２として機能するようにな
っている。図示は省略しているが、ゲートバスライン２
上にはゲート絶縁膜３が形成され、ゲート絶縁膜３上に
はチャネルを構成する動作半導体層４が形成されてい
る。

【００２０】動作半導体層４はゲートバスライン２上方
でゲートバスライン２に沿って形成されており、隣接す
る他の画素領域のＴＦＴの動作半導体層と電気的に分離
されている。図１に示すＴＦＴ構造は、ゲート電極がゲ
ートバスライン２から引き出されて形成されておらず、
直線形状に形成されたゲートバスライン２の一部をゲー
ト電極として用いる構成になっている。また、ソース電
極６は画素領域内に直接引き回されて、図中上方から下
方に延びる櫛歯状に形成された画素電極１４を構成して
いる。基板上の画素領域内には共通電極１６が形成され
ている。この共通電極１６は、櫛歯状の画素電極１４に
噛み合うように対向して図中下方から上方に延びる櫛歯
状に成形されている。

【００２１】また、データバスライン１２の一端部には
外部の素子と電気的な接続を行うための外部接続端子
（図示せず）が設けられている。同様に、ゲートバスラ
イン２の一端部には外部の素子と電気的な接続を行う外
部接続端子２０が設けられている。

【００２２】次に、図１に示した液晶表示装置の製造方
法について図２乃至図５を用いて説明する。なお、図２
乃至図５において、図１に示した構成要素と同一の構成
要素については同一の符号を付している。ここで、図２
及び図３は、本実施の形態による液晶表示装置の製造工
程を示す部分断面を示している。図２及び図３における
（Ａ）列は図１のＡ−Ａ‘線で切断したＴＦＴの断面を
示し、（Ｂ）列は図１のＢ−Ｂ’線で切断したゲートバ
スライン２の外部接続端子２０の断面を示している。ま
た、図４及び図５は、所定の製造工程時の液晶表示装置
のアレイ基板を液晶層側から見た基板平面を示してい
る。

【００２３】さて、図２に示すように、アレイ基板とし
ての例えば厚さ０．７ｍｍの透明絶縁基板（透明ガラス
基板）１上に、例えばＣｒ（クロム）をスパッタリング
法により全面に成膜して厚さ約１５０ｎｍの金属薄膜５
０を形成する（図２（ａ））。

【００２４】次に全面にレジストを塗布してから第１の
レジスト露光用マスクを用いてレジストをゲートバスラ
イン形状及び共通電極形状にパターニングする。パター
ニングされたレジスト層（図示せず）を第１のエッチン
グマスクとして、例えば硝酸系エッチャントを用いて金
属薄膜５０をエッチングすることにより、図２（ｂ）及
び図４に示すように、ゲートバスライン２の外部接続端
子２０がゲートバスライン２及び共通電極１６と共に形
成される。

【００２５】次にレジスト層を除去した後、図２（ｃ）
に示すように、例えばシリコン窒化膜（ＳｉＮ）をプラ
ズマＣＶＤ法により約４００ｎｍの厚さで基板全面に成
膜してゲート絶縁膜３を形成する。次に、動作半導体層
４を形成するための例えばアモルファスシリコン（ａ−
Ｓｉ）層５２をプラズマＣＶＤ法により約２００ｎｍの
厚さで基板全面に成膜する。さらに、オーミックコンタ
クト層となる低抵抗半導体層５を形成するために、例え
ばリン（Ｐ）を添加したｎ⁺ａ−Ｓｉ層５４をプラズマ
ＣＶＤ法により約３０ｎｍの厚さで基板全面に形成す
る。次いで、ドレイン電極７、ソース電極６及び画素電
極１４、及びデータバスライン１２を形成するための金
属薄膜５６をスパッタリング法により形成する。金属薄
膜５６としては、例えば厚さ２０ｎｍのチタン（Ｔｉ）
と厚さ７５ｎｍのアルミニウム（Ａｌ）、及び厚さ８０
ｎｍのＴｉをこの順に積層したＴｉ／Ａｌ／Ｔｉの複合
膜を用いることができる。あるいは、金属薄膜５６とし
て厚さ約１１０〜１７０ｎｍのＣｒを用いてもよい。ま
たあるいは、モリブデン（Ｍｏ）、タンタル（Ｔａ）、
Ｔｉ、Ａｌ等の単一材料を用いてもよく、またそれらの
複合膜を用いることができる。

【００２６】次に、基板全面にフォトレジストを塗布
し、第２のレジスト露光用マスクを用いてレジストを露
光した後現像して、ソース／ドレイン電極形状及びデー
タバスライン形状にパターニングされたレジスト層を形
成する。パターニングされたレジスト層（図示せず）を
第２のエッチングマスクとして、金属薄膜５６、ｎ⁺ａ
−Ｓｉ層５４、アモルファスシリコン層５２に対してエ
ッチング処理を施して、図３（ａ）及び図１に示すよう
に、データバスライン１２、ドレイン電極７、ソース電
極６を形成する。このエッチング処理において、アモル
ファスシリコン層５２の一部上層もエッチングされる。
このエッチングでは例えば反応性イオンエッチング（Ｒ
ＩＥ）法が用いられ、エッチングガスとしては塩素系ガ
スが用いられる。

【００２７】また、図３（ａ）から明らかなように、こ
の段階において、動作半導体層４を形成するためのアモ
ルファスシリコン層５２は、ゲートバスライン２上部の
全面及び外部接続端子２０上部に残存している。

【００２８】次に、レジスト層を除去した後、図３
（ｂ）及び図５に示すように例えばシリコン窒化膜から
なる保護膜８をプラズマＣＶＤ法により約３３０ｎｍの
厚さに形成する。

【００２９】次いで、基板全面にフォトレジストを塗布
してから第３のレジスト露光用マスクを用いてパターニ
ングし、ＴＦＴ上面にのみ保護膜８が残るようなパター
ンのレジスト層を形成する。パターニングされたレジス
ト層を第３のエッチングマスクとして保護膜８、アモル
ファスシリコン層５２、及びゲート絶縁膜３をエッチン
グする。このエッチングにより、各画素領域のＴＦＴ及
びデータバスライン１２下層のアモルファスシリコン層
５２とゲート絶縁膜３を除き、それ以外の領域の保護膜
８、アモルファスシリコン層５２、及びゲート絶縁膜３
は除去される。従って、図３（ｃ）及び図１に示すよう
に、各画素領域のＴＦＴの素子分離とゲートバスライン
２の外部接続端子２０上部のパッド用窓の開口が同時に
行われる。パッド用窓を介して外部からの信号伝送用端
子を外部接続端子２０に接続することにより液晶表示装
置内に所定の信号が伝送される。

【００３０】このように本実施の形態では、図３（ｃ）
に示すエッチング工程でゲートバスライン２の外部接続
端子２０上部の開口と各画素領域毎のＴＦＴの素子分離
とを同時に行うことができる。ところで、ゲート絶縁膜
３をエッチングしている間、ドレイン電極７及びソース
電極６表面がエッチングガスに曝されるため、ソース／
ドレイン電極６、７の形成材料のＴｉとゲート絶縁膜３
の形成材料のＳｉＮとのエッチング速度の選択比が重要
となる。しかしながら、例えば反応性イオンエッチング
でフッ素系ガスと酸素の混合ガスを用いるようにすれ
ば、Ｔｉ膜とＳｉＮ膜との選択比は１０以上に十分大き
くすることができるので問題ない。このとき、ソース／
ドレイン電極６、７の複数の積層構造の最上層のＴｉ
は、外部接続端子２０上部を開口する際のエッチングス
トッパ層として機能している。

【００３１】なお、図示は省略したが、アレイ基板であ
る透明絶縁基板１と所定のセルギャップで対向する透明
絶縁基板との間に液晶を封入して液晶表示装置が完成す
る。バックライトユニットからの光が入射するアレイ基
板の表示領域には基板背面側から順に偏光板、透明絶縁
基板１、ゲート絶縁膜３、共通電極１６及び対向電極１
４、保護膜８、配向膜等が形成されている。一方、対向
基板側には、光射出側から順に偏光板、透明絶縁基板、
カラーフィルタ、配向膜等が形成されている。

【００３２】このように本実施の形態による液晶表示装
置の製造方法によれば、横電界方式の液晶表示装置の製
造においてアレイ基板の製造に従来４枚必要であったレ
ジスト露光用マスクを１枚少なくして３枚にすることが
できるようになる。製造工程の簡略化に関してまとめる
と、（１）透明絶縁基板上に金属薄膜を成膜後、レジス
ト層を第1のマスクとしてゲートバスライン形状にエッ
チングする工程、（２）ゲート絶縁膜、動作半導体層、
金属薄膜を積層した後、レジスト層を第２のマスクとし
てソース／ドレイン電極形状に動作半導体層の一部まで
一括エッチングする工程、（３）保護膜を成膜後、レジ
スト層を第３のマスクとしてＴＦＴ素子分離とゲートバ
スラインの外部接続端子のパッド用窓の開口を一括エッ
チングで行う工程、の３工程のみでＴＦＴを形成するこ
とができる。

【００３３】つまり、３回の成膜工程・フォト工程・エ
ッチング工程だけでＴＦＴを形成できる。さらに、独立
した工程を持たずに、ＴＦＴの形成と同時にゲートバス
ラインの外部接続端子上部を開口することができる。従
って、レジスト露光用マスク作製に要する費用を軽減す
ることができ、またフォトリソグラフィ工程を１つ減ら
すことができるようになるので、素子素子製造のコスト
を低減させることができるようになると共に、素子製造
のスループットを向上させることもできるようになる。

【００３４】次に、本発明の第２の実施の形態による液
晶表示装置の製造方法を図６乃至図１０を用いて説明す
る。本実施の形態においても横電界方式の液晶表示装置
の製造方法について説明する。なお、第１の実施の形態
に示した構成要素と同一の機能作用を有する構成要素に
は同一の符号を付して詳細な説明は省略するものとす
る。図６及び図７は、本実施の形態による液晶表示装置
の製造工程を示す部分断面を示している。図６及び図７
における（Ａ）列は図８乃至図１０のＡ−Ａ‘線で切断
したＴＦＴの断面を示し、（Ｂ）列は図８乃至図１０の
Ｂ−Ｂ’線で切断したゲートバスライン２の外部接続端
子２０の断面を示している。また、図８乃至図１０は、
所定の製造工程時の液晶表示装置のアレイ基板を液晶層
側から見た基板平面を示している。

【００３５】さて、図６（ａ）に示すように、アレイ基
板としての例えば０．７ｍｍの厚さの透明絶縁基板（透
明ガラス基板）１上に、スパッタリング法を用いて例え
ば厚さ約１００ｎｍのＡｌ膜と厚さ５０ｎｍのＴｉ膜を
この順に成膜した金属薄膜５０を形成する。次いで、例
えばシリコン窒化膜（ＳｉＮ）をプラズマＣＶＤ法によ
り約４００ｎｍの厚さで基板全面に成膜してゲート絶縁
膜３を形成する。次に、動作半導体層４を形成するため
の例えばアモルファスシリコン（ａ−Ｓｉ）層５２をプ
ラズマＣＶＤ法により約２００ｎｍの厚さで基板全面に
成膜する。さらに、オーミックコンタクト層となる低抵
抗半導体層５を形成するために、例えばリン（Ｐ）を添
加したｎ⁺ａ−Ｓｉ層５４をプラズマＣＶＤ法により約
３０ｎｍの厚さで基板全面に形成する。

【００３６】次に全面にレジストを塗布してから第１の
レジスト露光用マスクを用いてレジストをゲートバスラ
イン形状及び共通電極形状にパターニングする。パター
ニングされたレジスト層（図示せず）を第１のエッチン
グマスクとして例えば反応性イオンエッチングで塩素系
ガスを用いて金属薄膜５０まで一括エッチングすること
により、図６（ｂ）及び図８に示すように、共通電極１
６と共にゲートバスライン２及びゲートバスライン２の
外部接続端子２０の領域が形成される。

【００３７】次に、図６（ｃ）に示すように、レジスト
層を除去した後、ゲートバスライン２の側壁絶縁膜９を
形成する。この側壁絶縁膜９は、例えば、ポジ型レジス
トを基板全面に塗布した後、ハーフ露光を行い現像処理
して基板表面（上面）近傍のレジストのみ除去すること
により形成される。

【００３８】次いで、図６（ｄ）に示すように、ドレイ
ン電極７、ソース電極６及び画素電極１４、及びデータ
バスライン１２を形成するための金属薄膜５６をスパッ
タリング法により形成する。金属薄膜５６としては、例
えば厚さ２０ｎｍのチタン（Ｔｉ）と厚さ７５ｎｍのア
ルミニウム（Ａｌ）、及び厚さ８０ｎｍのＴｉをこの順
に積層したＴｉ／Ａｌ／Ｔｉの複合膜を用いることがで
きる。あるいは、金属薄膜５６として厚さ約１１０〜１
７０ｎｍのＣｒを用いてもよい。またあるいは、モリブ
デン（Ｍｏ）、タンタル（Ｔａ）、Ｔｉ、Ａｌ等の単一
材料を用いてもよく、またそれらの複合膜を用いること
ができる。

【００３９】次に、基板全面にフォトレジストを塗布
し、第２のレジスト露光用マスクを用いてレジストを露
光した後現像して、ソース／ドレイン電極形状及びデー
タバスライン形状にパターニングされたレジスト層を形
成する。パターニングされたレジスト層（図示せず）を
第２のエッチングマスクとして、金属薄膜５６、ｎ⁺ａ
−Ｓｉ層５４、アモルファスシリコン層５２、及び側壁
絶縁膜２２に対してエッチング処理を施して、図７
（ａ）及び図９に示すように、データバスライン１２、
ドレイン電極７、ソース電極６及び共通電極１６の櫛歯
状電極と噛み合うように対向する櫛歯状の画素電極１４
を形成する。このエッチング処理において、アモルファ
スシリコン層５２の一部上層もエッチングされる。この
エッチングでは例えば反応性イオンエッチング（ＲＩ
Ｅ）が用いられ、エッチングガスとしては塩素系ガスが
用いられる。

【００４０】また、図７（ａ）から明らかなように、ゲ
ート絶縁膜３と、動作半導体層４を形成するためのアモ
ルファスシリコン層５２とは、この段階においてゲート
バスライン２上部及び外部接続端子２０上部に残存して
いる。

【００４１】次に、レジスト層を除去した後、図７
（ｂ）に示すように例えばシリコン窒化膜からなる保護
膜８をプラズマＣＶＤ法により約３３０ｎｍの厚さに形
成する。次いで、基板全面にフォトレジストを塗布して
から第３のレジスト露光用マスクを用いてパターニング
し、各画素領域のＴＦＴの素子分離とゲートバスライン
２の外部接続端子２０上部に開口を形成するパターンを
有するレジスト層を形成する。パターニングされたレジ
スト層を第３のエッチングマスクとして保護膜８、アモ
ルファスシリコン層５２、及びゲート絶縁膜３をエッチ
ングする。エッチング方法としては、例えばフッ素系ガ
スを用いた反応性イオンエッチングを用いる。

【００４２】このエッチングにより図１０に示すよう
に、ゲートバスライン２表面が露出する深さの２つの素
子分離用溝２４、２６がＴＦＴを挟んでゲートバスライ
ン２上に形成される。この素子分離用溝２４、２６によ
り各画素間の動作半導体層４が電気的に切断されて各画
素領域のＴＦＴが他の画素領域と電気的に分離される。
また同時に、図７（ｃ）及び図１０に示すように、外部
接続端子２０上の保護膜８、アモルファスシリコン層５
２、及びゲート絶縁膜３が除去されてパッド用窓が開口
される。パッド用窓を介して外部からの信号伝送用端子
を外部接続端子２０に接続することにより液晶表示装置
内に所定の信号が伝送される。

【００４３】このように本実施の形態では、図７（ｃ）
に示すエッチング工程でゲートバスライン２の外部接続
端子２０上部の開口と各画素領域毎のＴＦＴの素子分離
とが同時に行われる。

【００４４】以上説明した本実施の形態による液晶表示
装置の製造方法によれば、各画素領域毎のＴＦＴの素子
分離工程と外部接続端子のパッド用窓の開口工程とを同
時に行うようにして、これらの工程においてレジスト層
のエッチングマスクは１枚用いるだけで済むようにした
ので、製造工程を簡略化して生産性、製造歩留りの向上
を図ることができる。製造工程の簡略化に関してまとめ
ると、（１）透明絶縁基板上に金属薄膜と、ゲート絶縁
膜と、動作半導体層とを成膜し、第１のマスクを用いて
ゲートバスライン形状に一括エッチングする工程、
（２）少なくともゲートバスラインの側壁に絶縁膜を形
成する工程、（３）ソース／ドレイン電極形成用金属薄
膜を成膜し、第２のマスクを用いてソース／ドレイン電
極形状に動作半導体層の一部まで一括エッチングする工
程、（４）第３のマスクを用いてエッチングにより、動
作半導体層を画素領域毎に分離するのと同時にバスライ
ンの外部接続端子の上部を開口する工程、の４工程のみ
でＴＦＴを形成することができる。

【００４５】このように本実施の形態による液晶表示装
置の製造方法によれば、横電界方式の液晶表示装置の製
造においてアレイ基板の製造に従来４枚必要であったマ
スクを１枚少なくして３枚にすることができるようにな
る。つまり、３回の成膜工程・フォト工程（但し、ハー
フ露光を除く）・エッチング工程だけでＴＦＴを形成で
きる。さらに、ＴＦＴの動作半導体層４を他の画素領域
のＴＦＴの動作半導体層４と電気的に分離するためのＴ
ＦＴの素子分離工程と同時にゲートバスラインの外部接
続端子上部を開口することができる。従って、独立した
外部接続端子出し工程を必要としないのでマスク作製に
要する費用を軽減することができる。またフォトリソグ
ラフィ工程を１つ減らすことができるようになるので、
素子素子製造のコストを低減させることができるように
なると共に、素子製造のスループットを向上させること
もできるようになる。

【００４６】本発明は、上記実施の形態に限らず種々の
変形が可能である。例えば、上記実施の形態では、逆ス
タガ型のチャネルエッチ型のＴＦＴを有する液晶表示装
置に本発明を適用したが、本発明はこれに限らず、動作
半導体層上にチャネル保護膜が形成されたエッチングス
トッパ型ＴＦＴにももちろん適用可能である。

【００４７】また、上記実施の形態では、横電界方式の
液晶表示装置に本発明を適用したが、本発明はこれに限
らず、縦電界方式の液晶表示装置に適用することももち
ろん可能である。

【００４８】さらに、上記第２の実施の形態では、側壁
絶縁膜２２をポジ型レジストとハーフ露光を用いて形成
したが、本発明はこれに限られず、ネガ型レジストを用
いて背面露光を行う方法や、ＳＯＧ（ＳｐｉｎＯｎ
Ｇｌａｓｓ）膜を塗布してから全面エッチングを行う方
法（この場合は、３回の成膜・フォト工程と、４回のエ
ッチング工程となる）、あるいはプラズマＣＶＤ法によ
り絶縁膜を成膜後全面エッチングを行う方法（この場合
は、３回のフォト工程と４回の成膜・エッチング工程と
なる）等を用いることが可能である。

【００４９】

【発明の効果】以上の通り、本発明によれば、従来別々
のレジストマスクを用いて行われていたＴＦＴの素子分
離（すなわち、動作半導体層のエッチング）とバスライ
ンの外部接続端子上部の開口の形成を、同一のレジスト
マスクを用いて一括エッチングで行うことができるよう
にしたので、液晶表示装置の製造コストを低減させるこ
とができるようになる。

【００５０】また本発明によれば、液晶表示装置の製造
工程において、フォトリソグラフィ工程で使用するマス
クの数を低減させることができる。さらに本発明によれ
ば、製造工程を簡素化し且つスループットを向上させる
ことができる。

【００５１】

【図面の簡単な説明】

【図１】本発明の第１の実施の形態による液晶表示装置
の製造方法により製造された横電界方式の液晶表示装置
の概略の構成を示す図である。

【図２】本発明の第１の実施の形態による液晶表示装置
の製造工程を示す部分断面図である。

【図３】本発明の第１の実施の形態による液晶表示装置
の製造工程を示す部分断面図である。

【図４】本発明の第１の実施の形態による液晶表示装置
の製造工程を説明するためにアレイ基板を液晶層側から
見た基板平面の一部を示す図である。

【図５】本発明の第１の実施の形態による液晶表示装置
の製造工程を説明するためにアレイ基板を液晶層側から
見た基板平面の一部を示す図である。

【図６】本発明の第２の実施の形態による液晶表示装置
の製造工程を示す部分断面図である。

【図７】本発明の第２の実施の形態による液晶表示装置
の製造工程を示す部分断面図である。

【図８】本発明の第２の実施の形態による液晶表示装置
の製造工程を説明するためにアレイ基板を液晶層側から
見た基板平面の一部を示す図である。

【図９】本発明の第２の実施の形態による液晶表示装置
の製造工程を説明するためにアレイ基板を液晶層側から
見た基板平面の一部を示す図である。

【図１０】本発明の第２の実施の形態による液晶表示装
置の製造工程を説明するためにアレイ基板を液晶層側か
ら見た基板平面の一部を示す図である。

【図１１】従来の液晶表示装置のＴＦＴの概略の構成を
示す部分断面図である。

【図１２】従来の液晶表示装置の製造工程を示す部分断
面図である。

【図１３】従来の液晶表示装置の製造工程を示す部分断
面図である。

【符号の説明】

１透明絶縁基板２ゲートバスライン（ゲート電極）３ゲート絶縁膜４動作半導体層５低抵抗半導体層６ソース電極７ドレイン電極８保護膜９、１４画素電極１０パッド１２データバスライン１６共通電極２０外部接続端子２２側壁絶縁膜５０、５６金属薄膜５２アモルファスシリコン層５４ｎ⁺ａ−Ｓｉ層

───────────────────────────────────────────────────── フロントページの続き (72)発明者土井誠児神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 2H092 JA24 JA26 JA28 JA37 JA41 JA46 JB04 JB13 JB22 JB31 JB56 JB57 MA14 MA17 NA27 NA29 PA01 5C094 AA05 AA14 AA42 AA43 AA44 BA03 BA43 CA19 DA13 DB01 DB04 EA04 EB02 FA01 FA02 FB12 FB14 FB15 GB10 5F110 AA16 BB01 CC07 DD02 EE03 EE04 EE14 EE44 FF03 FF30 GG02 GG15 GG24 GG45 HK03 HK04 HK09 HK16 HK21 HK22 HK33 HK35 NN01 NN24 QQ04 QQ05

Claims

【特許請求の範囲】

【請求項１】複数の画素領域のそれぞれに薄膜トランジ
スタが形成された液晶表示装置の製造方法において、前記薄膜トランジスタの動作半導体層を前記画素領域毎
に分離するのと同時に、前記薄膜トランジスタに接続す
るバスラインの外部接続端子の上部を開口することを特
徴とする液晶表示装置の製造方法。
【請求項２】請求項１記載の液晶表示装置の製造方法に
おいて、透明絶縁基板上に金属薄膜を成膜し、第１のマスクを用
いてエッチングによりゲートバスラインを形成する工程
と、ゲート絶縁膜と、前記動作半導体層と、ソース／ドレイ
ン電極形成用金属薄膜とを積層し、第２のマスクを用い
てソース／ドレイン電極形状に前記動作半導体層の一部
まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導
体層を前記画素領域毎に分離するのと同時に、前記バス
ラインの前記外部接続端子の上部を開口する工程とを有
することを特徴とする液晶表示装置の製造方法。
【請求項３】請求項１記載の液晶表示装置の製造方法に
おいて、透明絶縁基板上に金属薄膜と、ゲート絶縁膜と、前記動
作半導体層とを成膜し、第１のマスクを用いてゲートバ
スライン形状に一括エッチングする工程と、少なくともゲートバスラインの側壁に絶縁膜を形成する
工程と、ソース／ドレイン電極形成用金属薄膜を成膜し、第２の
マスクを用いてソース／ドレイン電極形状に前記動作半
導体層の一部まで一括エッチングする工程と、第３のマスクを用いてエッチングにより、前記動作半導
体層を前記画素領域毎に分離するのと同時に、前記バス
ラインの前記外部接続端子の上部を開口する工程とを有
することを特徴とする液晶表示装置の製造方法。