JP2005283690A - 液晶表示装置とその製造方法 - Google Patents
液晶表示装置とその製造方法 Download PDFInfo
- Publication number
- JP2005283690A JP2005283690A JP2004093945A JP2004093945A JP2005283690A JP 2005283690 A JP2005283690 A JP 2005283690A JP 2004093945 A JP2004093945 A JP 2004093945A JP 2004093945 A JP2004093945 A JP 2004093945A JP 2005283690 A JP2005283690 A JP 2005283690A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- layer
- scanning line
- signal line
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
- G02F1/136236—Active matrix addressed cells for reducing the number of lithographic steps using a grey or half tone lithographic process
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 ハーフトーン露光技術を用いて1回の写真食刻工程でチャネルエッチ型の絶縁ゲート型トランジスタの半導体層とソース・ドレイン配線を形成して製造工程数を削減した従来の製造方法では製造裕度(マージン)が小さくソース・ドレイン配線間の距離が短くなると歩留が低下する。
【解決手段】 透明導電層と金属層との積層よりなる走査線と擬似絵素電極を同時に形成し、パシベーション絶縁層への開口部形成時に擬似絵素電極上の金属層を除去して透明導電性の絵素電極を形成する合理化に加えてチャネルエッチ型の絶縁ゲート型トランジスタの半導体層領域の形成に当たりゲート絶縁層も除去してコンタクト形成工程を削減することでハーフトーン露光技術が不要な4枚マスク・プロセス案を構築する。
【選択図】 図4
【解決手段】 透明導電層と金属層との積層よりなる走査線と擬似絵素電極を同時に形成し、パシベーション絶縁層への開口部形成時に擬似絵素電極上の金属層を除去して透明導電性の絵素電極を形成する合理化に加えてチャネルエッチ型の絶縁ゲート型トランジスタの半導体層領域の形成に当たりゲート絶縁層も除去してコンタクト形成工程を削減することでハーフトーン露光技術が不要な4枚マスク・プロセス案を構築する。
【選択図】 図4
Description
本発明はカラー画像表示機能を有する液晶表示装置、とりわけアクティブ型の液晶表示装置に関するものである。
近年の微細加工技術、液晶材料技術および高密度実装技術等の進歩により、5〜50cm対角の液晶表示装置でテレビジョン画像や各種の画像表示機器が商用ベースで大量に提供されている。また、液晶パネルを構成する2枚のガラス基板の一方にRGBの着色層を形成しておくことによりカラー表示も容易に実現している。特にスイッチング素子を絵素毎に内蔵させた、いわゆるアクティブ型の液晶パネルではクロストークも少なく、応答速度も早く高いコントラスト比を有する画像が保証されている。
これらの液晶表示装置(液晶パネル)は走査線としては200〜1200本、信号線としては300〜1600本程度のマトリクス編成が一般的であるが、最近は表示容量の増大に対応すべく大画面化と高精細化とが同時に進行している。
図9は液晶パネルへの実装状態を示し、液晶パネル1を構成する一方の透明性絶縁基板、例えばガラス基板2上に形成された走査線の電極端子群5に駆動信号を供給する半導体集積回路チップ3を導電性の接着剤を用いて接続するCOG(Chip−On−Glass)方式や、例えばポリイミド系樹脂薄膜をベースとし、金または半田メッキされた銅箔の端子を有するTCPフィルム4を信号線の電極端子群6に導電性媒体を含む適当な接着剤で圧接して固定するTCP(Tape−Carrier−Package)方式などの実装手段によって電気信号が画像表示部に供給される。ここでは便宜上二つの実装方式を同時に図示しているが実際には何れかの方式が適宜選択される。
液晶パネル1のほぼ中央部に位置する画像表示部内の画素と走査線及び信号線の電極端子5,6との間を接続する配線路が7、8で、必ずしも電極端子5,6と同一の導電材で構成される必要はない。9は全ての液晶セルに共通する透明導電性の対向電極を対向面上に有するもう1枚の透明性絶縁基板である対向ガラス基板またはカラーフィルタである。
図10はスイッチング素子として絶縁ゲート型トランジスタ10を絵素毎に配置したアクティブ型液晶表示装置の等価回路図を示し、11(図9では7)は走査線、12(図9では8)は信号線、13は液晶セルであって、液晶セル13は電気的には容量素子として扱われる。実線で描かれた素子類は液晶パネルを構成する一方のガラス基板2上に形成され、点線で描かれた全ての液晶セル13に共通な対向電極14はもう一方のガラス基板9の対向する主面上に形成されている。絶縁ゲート型トランジスタ10のOFF抵抗あるいは液晶セル13の抵抗が低い場合や表示画像の階調性を重視する場合には負荷としての液晶セル13の時定数を大きくするための補助の蓄積容量15を液晶セル13に並列に加える等の回路的工夫が加味される。なお16は蓄積容量15の共通母線となる蓄積容量線である。
図11は液晶表示装置の画像表示部の要部断面図を示し、液晶パネル1を構成する2枚のガラス基板2,9は樹脂性のファイバ、ビーズあるいはカラーフィルタ9上に形成された柱状スペーサ等のスペーサ材(図示せず)によって数μm程度の所定の距離を隔てて形成され、その間隙(ギャップ)はガラス基板9の周縁部において有機性樹脂よりなるシール材と封口材(何れも図示せず)とで封止された閉空間になっており、この閉空間に液晶17が充填されている。
カラー表示を実現する場合には、ガラス基板9の閉空間側に着色層18と称する染料または顔料のいずれか一方もしくは両方を含む厚さ1〜2μm程度の有機薄膜が被着されて色表示機能が与えられるので、その場合にはガラス基板9は別名カラーフィルタ(Color Filter 略語はCF)と呼称される。そして液晶材料17の性質によってはガラス基板9の上面またはガラス基板2の下面の何れかもしくは両面上に偏光板19が貼付され、液晶パネル1は電気光学素子として機能する。現在、市販されている大部分の液晶パネルでは液晶材料にTN(ツイスト・ネマチック)系の物を用いており、偏光板19は通常2枚必要である。図示はしないが、透過型液晶パネルでは光源として裏面光源が配置され、下方より白色光が照射される。
液晶17に接して2枚のガラス基板2,9上に形成された例えば厚さ0.1μm程度のポリイミド系樹脂薄膜20は液晶分子を決められた方向に配向させるための配向膜である。21は絶縁ゲート型トランジスタ10のドレインと透明導電性の絵素電極22とを接続するドレイン電極(配線)であり、信号線(ソース線)12と同時に形成されることが多い。信号線12とドレイン電極21との間に位置するのは半導体層23であり詳細は後述する。カラーフィルタ9上で隣り合った着色層18の境界に形成された厚さ0.1μm程度のCr薄膜層24は半導体層23と走査線11及び信号線12に外部光が入射するのを防止するための光遮蔽部材で、いわゆるブラックマトリクス(Black Matrix 略語はBM)として定着化した技術である。
ここでスイッチング素子として絶縁ゲート型トランジスタの構造と製造方法に関して説明する。現在絶縁ゲート型トランジスタには2種類のものが多用されており、そのうちの一つのエッチストップ型と呼称されるものを従来例として紹介する。図12は従来の液晶パネルを構成するアクティブ基板(表示装置用半導体装置)の単位絵素の平面図であり、図12(e)のA−A’、B−B’およびC−C’線上の断面図を図13に示し、その製造工程を以下に簡単に説明する。
先ず耐熱性と耐薬品性と透明性が高い絶縁性基板として厚さ0.5〜1.1mm程度のガラス基板2、例えばコーニング社製の商品名1737の一主面上にSPT(スパッタ)等の真空製膜装置を用いて膜厚0.1〜0.3μm程度の第1の金属層を被着し、図12(a)と図13(a)に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極11Aも兼ねる走査線11と蓄積容量線16を選択的に形成する。走査線の材質は耐熱性と耐薬品性と耐弗酸性と導電性とを総合的に勘案して選択するが一般的にはCr,Ta,MoW合金等の耐熱性の高い金属または合金が使用される。
液晶パネルの大画面化や高精細化に対応して走査線の抵抗値を下げるためには走査線の材料としてAL(アルミニウム)を用いるのが合理的であるが、ALは単体では耐熱性が低いので上記した耐熱金属であるCr,Ta,Moまたはそれらのシリサイドと積層化する、あるいはALの表面に陽極酸化で酸化層(Al2O3)を付加することも現在では一般的な技術である。すなわち走査線11は1層以上の金属層で構成される。
次にガラス基板2の全面にPCVD(プラズマ・シーブイディ)装置を用いてゲート絶縁層となる第1のSiNx(シリコン窒化)層30、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第1の非晶質シリコン(a−Si)層31、及びチャネルを保護する絶縁層となる第2のSiNx層32と3種類の薄膜層を例えば、0.3−0.05−0.1μm程度の膜厚で順次被着し、図12(b)と図13(b)に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極11A上の第2のSiNx層をゲート電極11Aよりも幅細く選択的に残して保護絶縁層32Dとし、第1の非晶質シリコン層31を露出する。
続いて同じくPCVD装置を用いて全面に不純物として例えば燐を含む第2の非晶質シリコン層33を例えば0.05μm程度の膜厚で被着した後、SPT等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属層として例えばTi,Cr,Mo等の薄膜層34と、低抵抗配線層として膜厚0.3μm程度のAL薄膜層35と、さらに膜厚0.1μm程度の中間導電層として例えばTi薄膜層36を順次被着し、図12(c)と図13(c)に示したように微細加工技術により感光性樹脂パターンを用いてソース・ドレイン配線材であるこれら3種の薄膜層34A,35A及び36Aの積層よりなる絶縁ゲート型トランジスタのドレイン電極21とソース電極も兼ねる信号線12を選択的に形成する。この選択的パターン形成はソース・ドレイン配線の形成に用いられる感光性樹脂パターンをマスクとしてTi薄膜層36、AL薄膜層35、Ti薄膜層34を順次食刻した後、ソース・ドレイン電極12,21間の第2の非晶質シリコン層33を除去して保護絶縁層32Dを露出するとともにその他の領域では第1の非晶質シリコン層31をも除去してゲート絶縁層30を露出することによってなされる。このようにチャネルの保護層である第2のSiNx層32D(保護絶縁層、エッチストップ層またはチャネル保護層)が存在して第2の非晶質シリコン層33の食刻が自動的に終了することからこの製法はエッチストップと呼称される。
絶縁ゲート型トランジスタがオフセット構造とならぬようソース・ドレイン電極12,21は保護絶縁層32Dと一部(数μm)平面的に重なって形成される。この重なりは寄生容量として電気的に作用するので小さいほど良いが、露光機の合わせ精度とフォトマスクの精度とガラス基板の膨張係数及び露光時のガラス基板温度で決定され、実用的な数値は精々2μm程度である。
さらに上記感光性樹脂パターンを除去した後、ガラス基板2の全面に透明性の絶縁層としてゲート絶縁層と同様にPCVD装置を用いて0.3μm程度の膜厚のSiNx層を被着してパシベーション絶縁層37とし、図12(d)と図13(d)に示したように微細加工技術により感光性樹脂パターンを用いてパシベーション絶縁層37を選択的に除去してドレイン電極21上に開口部62と、画像表示部外の領域で走査線11の電極端子5が形成される領域上に開口部63と、信号線12の電極端子6が形成される領域上に開口部64を形成してドレイン電極21と走査線11の一部5と信号線12の一部6を露出する。同様に蓄積容量線16(を平行に束ねた電極パターン)上には開口部65を形成して蓄積容量線16の一部を露出する。
最後にSPT等の真空製膜装置を用いて膜厚0.1〜0.2μm程度の透明導電層として例えばITO(Indium−Tin−Oxide)あるいはIZO(Indium−Zinc−Oxide)を被着し、図12(e)と図13(e)に示したように微細加工技術により感光性樹脂パターンを用いて開口部62を含んでパシベーション絶縁層37上に絵素電極22を選択的に形成してアクティブ基板2として完成する。開口部63内の露出している走査線11の一部を電極端子5とし、開口部64内の露出している信号線12の一部を電極端子6としても良く、図示したように開口部63,64を含んでパシベーション絶縁層37上にITOよりなる電極端子5A,6Aを選択的に形成しても良いが、通常は電極端子5A,6A間を接続する透明導電性の短絡線40も同時に形成される。その理由は、図示はしないが電極端子5A,6Aと短絡線40との間を細長いストライプ状に形成することにより高抵抗化して静電気対策用の高抵抗とすることが出来るからである。同様に番号は付与しないが開口部65を含んで蓄積容量線16への電極端子が形成される。
信号線12の配線抵抗が問題とならない場合にはALよりなる低抵抗配線層35は必ずしも必要ではなく、その場合にはCr,Ta,MoW等の耐熱金属材料を選択すればソース・ドレイン配線12,21を単層化して簡素化することが可能である。このようにソース・ドレイン配線は耐熱金属層を用いて第2の非晶質シリコン層と電気的な接続を確保することが重要であり、絶縁ゲート型トランジスタの耐熱性については先行例である特開平7−74368号公報に詳細が記載されている。なお、図12(c)において蓄積容量線16とドレイン電極21とがゲート絶縁層30を介して平面的に重なっている領域50(右下がり斜線部)が蓄積容量15を形成しているがここではその詳細な説明は省略する。
特開平7−74368号公報
以上述べた5枚マスク・プロセスは詳細な経緯は省略するが、半導体層の島化工程の合理化とコンタクト形成工程が削減された結果得られたもので、当初は7〜8枚程度必要であったフォトマスクもドライエッチ技術の導入により、現時点では5枚に減少してプロセスコストの削減に大きく寄与している。液晶表示装置の生産コストを下げるためにはアクティブ基板の作製工程ではプロセスコストを、またパネル組立工程とモジュール実装工程では部材コストを下げることが有効であることは周知の開発目標である。プロセスコストを下げるためにはプロセスを短くする工程削減と、安価なプロセス開発またはプロセスへの置き換えとがあるが、ここでは4枚のフォトマスクでアクティブ基板が得られる4枚マスク・プロセスを工程削減の一例として説明する。4枚マスク・プロセスはハーフトーン露光技術の導入により写真食刻工程を削減するもので、図14は4枚マスク・プロセスに対応したアクティブ基板の単位絵素の平面図で、図14(e)のA−A’、B−B’およびC−C’線上の断面図を図15に示す。既に述べたように絶縁ゲート型トランジスタには2種類のものが多用されているが、ここではチャネルエッチ型の絶縁ゲート型トランジスタを採用している。
先ず5枚マスク・プロセスと同様にガラス基板2の一主面上にSPT等の真空製膜装置を用いて膜厚0.1〜0.3μm程度の第1の金属層を被着し、図14(a)と図15(a)に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極11Aも兼ねる走査線11と蓄積容量線16を選択的に形成する。
次にガラス基板2の全面にPCVD装置を用いてゲート絶縁層となるSiNx層30、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第1の非晶質シリコン層31、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第2の非晶質シリコン層33と3種類の薄膜層を、例えば0.3−0.2−0.05μm程度の膜厚で順次被着する。引き続き、SPT等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属層として例えばTi薄膜層34と、膜厚0.3μm程度の低抵抗配線層としてAL薄膜層35と、さらに膜厚0.1μm程度の中間導電層として例えばTi薄膜層36を、すなわちソース・ドレイン配線材を順次被着し、絶縁ゲート型トランジスタのドレイン電極21とソース電極も兼ねる信号線12を選択的に形成するのであるが、この選択的パターン形成に当たりハーフトーン露光技術により、図14(b)と図15(b)に示したようにソース・ドレイン間のチャネル形成領域80B(斜線部)の膜厚が例えば1.5μmで、ソース・ドレイン配線形成領域80A(12),80A(21)の膜厚3μmよりも薄い感光性樹脂パターン80A,80Bを形成する点が合理化された4枚マスク・プロセスの大きな特徴である。
このような感光性樹脂パターン80A,80Bは、液晶表示装置用基板の作製には通常ポジ型の感光性樹脂を用いるので、ソース・ドレイン配線形成領域80Aが黒、すなわちCr薄膜が形成されており、チャネル領域80Bは灰色、たとえば幅0.5〜1μm程度のラインアンドスペースのCrパターンが形成されており、その他の領域は白、すなわちCr薄膜が除去されているようなフォトマスクを用いれば良い。灰色領域は露光機の解像力が不足しているためにラインアンドスペースが解像されることはなく、ランプ光源からのフオトマスク照射光を半分程度透過させることが可能であるので、ポジ型感光性樹脂の残膜特性に応じて図15(b)に示したような断面形状を有する感光性樹脂パターン80A,80Bを得ることができる。
上記感光性樹脂パターン80A,80Bをマスクとして図15(b)に示したようにTi薄膜層36、AL薄膜層35、Ti薄膜層34、第2の非晶質シリコン層33及び第1の非晶質シリコン層31を順次食刻してゲート絶縁層30を露出した後、図14(c)と図15(c)に示したように酸素プラズマ等の灰化手段により感光性樹脂パターン80A,80Bを1.5μm以上膜減りさせると感光性樹脂パターン80Bが消失してチャネル領域が露出するとともに、ソース・ドレイン配線形成領域上にのみ80C(12),80C(21)をそのまま残すことができる。そこで膜減りした感光性樹脂パターン80C(12),80C(21)をマスクとして、再びソース・ドレイン配線間(チャネル形成領域)のTi薄膜層,AL薄膜層,Ti薄膜層,第2の非晶質シリコン層33A及び第1の非晶質シリコン層31Aを順次食刻し、第1の非晶質シリコン層31Aは0.05〜0.1μm程度残して食刻する。ソース・ドレイン配線12,21が金属層をエッチングした後に第1の非晶質シリコン層31Aを0.05〜0.1μm程度残して食刻することによりなされるので、このような製法で得られる絶縁ゲート型トランジスタはチャネルエッチと呼称されている。なお上記酸素プラズマ処理においてレジストパターン80Aは80Cに変換されるのでパターン寸法の変化を抑制するため異方性を強めることが望ましく、具体的にはRIE(Reactive Ion Etching)方式、さらに高密度のプラズマ源を有するICP(Inductive Coupled Plasama)方式やTCP(Transfer Coupled Plasama)方式の酸素プラズマ処理がより望ましい。
さらに上記感光性樹脂パターン80C(12),80C(21)を除去した後は、5枚マスク・プロセスと同じくガラス基板2の全面に透明性の絶縁層として0.3μm程度の膜厚の第2のSiNx層を被着してパシベーション絶縁層37とし、図14(d)と図15(d)に示したように微細加工技術により感光性樹脂パターンを用いてドレイン電極21上と、走査線11と信号線12の電極端子が形成される領域にそれぞれ開口部62,63,64を形成し、開口部63内のパシベーション絶縁層37とゲート絶縁層30を除去して開口部63内に走査線の一部5を露出するとともに、開口部62,64内のパシベーション絶縁層37を除去してドレイン電極21の一部と信号線の一部6を露出する。同様に蓄積容量線16上には開口部65を形成して蓄積容量線16の一部を露出する。
最後にSPT等の真空製膜装置を用いて膜厚0.1〜0.2μm程度の透明導電層として例えばITOあるいはIZOを被着し、図14(e)と図15(e)に示したように微細加工技術により感光性樹脂パターンを用いてパシベーション絶縁層37上に開口部62を含んで透明導電性の絵素電極22を選択的に形成してアクティブ基板2として完成する。電極端子に関してはここでは開口部63,64を含んでパシベーション絶縁層37上にITOよりなる透明導電性の電極端子5A,6Aを選択的に形成している。
このように5枚マスク・プロセスと4枚マスク・プロセスにおいてはドレイン電極21と走査線11へのコンタクト形成工程が同時になされるため、それらに対応した開口部62,63内の絶縁層の厚さと種類が異なっている。パシベーション絶縁層37はゲート絶縁層30に比べると製膜温度が低く膜質が劣悪で、弗酸系のエッチング液による食刻では食刻速度が夫々数1000Å/分、数100Å/分と1桁も異なり、ドレイン電極21上の開口部62の断面形状は上部に余りにも過食刻が生じて穴径が制御できない理由から弗素系のガスを用いた乾式食刻(ドライエッチ)を採用している。
ドライエッチを採用してもドレイン電極21上の開口部62はパシベーション絶縁層37のみであるので、走査線11上の開口部63と比較して過食刻になるのは避けられず、材質によっては中間導電層36Aが食刻ガスによって膜減りすることがある。また、食刻終了後の感光性樹脂パターンの除去に当たり、まずは弗素化された表面のポリマー除去のために酸素プラズマ灰化で感光性樹脂パターンの表面を0.1〜0.3μm程度削り、その後に有機剥離液、例えば東京応化製の剥離液106等を用いた薬液処理がなされるのが一般的であるが、中間導電層36Aが膜減りして下地のアルミニウム層35Aが露出した状態になっていると、酸素プラズマ灰化処理でアルミニウム層35Aの表面に絶縁体であるAL2O3が形成されて、絵素電極22との間でオーミック接触が得られなくなる。そこで中間導電層36Aが膜減りしてもいいように、その膜厚を例えば0.2μmと厚く設定することでこの問題から逃れようとしている。あるいは開口部62〜65の形成時、アルミニウム層35Aを除去して下地の耐熱金属層である薄膜層34Aを露出してから絵素電極22を形成する回避策も可能であり、この場合には当初から中間導電層36Aは不要となるメリットもある。
しかしながら、前者の対策ではこれら薄膜の膜厚の面内均一性が良好でないとこの取組みも必ずしも有効に作用するわけではなく、また食刻速度の面内均一性が良好でない場合にも全く同様である。後者の対策では中間導電層36Aは不要となるが、アルミニウム層35Aの除去工程が増加し、また開口部62の断面制御が不十分であると絵素電極22が段切れを起こす恐れがあった。
加えてチャネルエッチ型の絶縁ゲート型トランジスタではチャネル領域の不純物を含まない第1の非晶質シリコン層31はどうしても厚めに(チャネルエッチ型では通常0.2μm以上)被着しておかないと、ガラス基板の面内均一性に大きく影響されてトランジスタ特性、とりわけOFF電流が不揃いになりがちである。このことはPCVDの稼働率とパーティクル発生状況とに大きく影響し生産コストの観点からも非常に重要な事項である。
また4枚マスク・プロセスにおいて適用されているチャネル形成工程はソース・ドレイン配線12,21間のソース・ドレイン配線材と半導体層を選択的に除去するので、絶縁ゲート型トランジスタのON特性を大きく左右するチャネル長(現在の量産品で4〜6μm)を決定する工程である。このチャネル長の変動は絶縁ゲート型トランジスタのON電流値を大きく変化させるので、通常は厳しい製造管理を要求されるが、チャネル長、すなわちハーフトーン露光領域のパターン寸法は露光量(光源強度とフォマスクのパターン精度、特にライン&スペース寸法)、感光性樹脂の塗布厚、感光性樹脂の現象処理、および当該のエッチング工程における感光性樹脂の膜減り量等多くのパラメータに左右され、加えてこれら諸量の面内均一性もあいまって必ずしも歩留高く安定して生産できるわけではなく、従来の製造管理よりも一段と厳しい製造管理が必要となり、決して高度に完成したレベルにあるとは言えないのが現状である。特にチャネル長が6μm以下ではその傾向が顕著となる。なぜならば感光性樹脂パターン80A,80Bの膜厚を1.5μm膜減りさせるに際して感光性樹脂パターン80A,80Bが等方的に膜減りすると、当然感光性樹脂パターン80A,80B間の寸法は3μmも大きくなるのでチャネル長も設定値よりも3μm長く形成されてしまうからである。
本発明はかかる現状に鑑みなされたもので、従来の5枚マスク・プロセスや4枚マスク・プロセスに共通するコンタクト形成時の不具合を回避するだけでなく、プロセスマージンの狭いハーフトーン露光技術を必要としない4枚マスク・プロセスを実現するものである。
本発明においてはまず先行技術である特開平7−175088号公報に開示されている絵素電極の形成工程を合理化したものを本発明に適合させることで製造工程の削減を図っている。次にチャネルエッチ型の絶縁ゲート型トランジスタの半導体層形成にあたり、ゲート絶縁層をも除去して走査線へのコンタクト形成工程を合理化することで更なる製造工程の削減を実現している。そして特開平2−216129号公報に開示されているアルミニウムよりなるソース・ドレイン配線の表面に絶縁層を形成する陽極酸化技術を融合させてプロセスの合理化と低温化を実現せんとするものである。そして更なる工程削減のためにソース・ドレイン配線の陽極酸化層形成にもハーフトーン露光技術を適用して電極端子の保護層形成工程を合理化している。
請求項1に記載の液晶表示装置は、一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、透明導電性の絵素電極(と透明導電性の信号線の電極端子)が形成され、
プラズマ保護層とゲート絶縁層を介してゲート電極上にゲート電極よりも幅太く不純物を含まない第1の半導体層が島状に形成され、
前記第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層が形成され、
前記絵素電極上と走査線の一部上(と信号線の電極端子上)のプラズマ保護層とゲート絶縁層に開口部が形成され前記絵素電極と走査線の一部である透明導電層(または透明導電性の走査線の電極端子と信号線の電極端子)が露出し、
前記第2の半導体層上とゲート絶縁層上に耐熱金属層を含む1層以上の陽極酸化可能な第2の金属層よりなるソース配線(信号線)と、前記第2の半導体層上とゲート絶縁層上と前記絵素電極の一部上に同じくドレイン配線と、画像表示部外の領域で信号線の一部よりなる電極端子が形成され(または透明導電性の信号線の電極端子の一部上と前記第2の半導体層上とゲート絶縁層上に第2の金属層よりなる信号線と、前記第2の半導体層上とゲート絶縁層上と前記絵素電極の一部上に同じくドレイン配線が形成され)、
前記信号線の電極端子を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第1の半導体層上に酸化シリコン層が形成されていることを特徴とする。
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、透明導電性の絵素電極(と透明導電性の信号線の電極端子)が形成され、
プラズマ保護層とゲート絶縁層を介してゲート電極上にゲート電極よりも幅太く不純物を含まない第1の半導体層が島状に形成され、
前記第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層が形成され、
前記絵素電極上と走査線の一部上(と信号線の電極端子上)のプラズマ保護層とゲート絶縁層に開口部が形成され前記絵素電極と走査線の一部である透明導電層(または透明導電性の走査線の電極端子と信号線の電極端子)が露出し、
前記第2の半導体層上とゲート絶縁層上に耐熱金属層を含む1層以上の陽極酸化可能な第2の金属層よりなるソース配線(信号線)と、前記第2の半導体層上とゲート絶縁層上と前記絵素電極の一部上に同じくドレイン配線と、画像表示部外の領域で信号線の一部よりなる電極端子が形成され(または透明導電性の信号線の電極端子の一部上と前記第2の半導体層上とゲート絶縁層上に第2の金属層よりなる信号線と、前記第2の半導体層上とゲート絶縁層上と前記絵素電極の一部上に同じくドレイン配線が形成され)、
前記信号線の電極端子を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第1の半導体層上に酸化シリコン層が形成されていることを特徴とする。
この構成により透明導電性の絵素電極は走査線と同時に形成されるのでガラス基板上に形成される。また絶縁ゲート型トランジスタはチャネルエッチ型であり、ソース・ドレイン間のチャネル上には酸化シリコン層が形成されて絶縁ゲート型トランジスタのチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層である例えば酸化アルミニウム層(Al2O3)が形成されてパシベーション機能が付与されたTN型の液晶表示装置が得られる。電極端子は透明導電性または金属性の何れでも採用可能であるが、金属性の方がプロセスへの制約は少ない。
請求項2に記載の液晶表示装置は、同じく、
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、走査線の一部である透明導電性の走査線の電極端子と、第1の金属層を周辺部に積層された透明導電性の絵素電極と、第1の金属層を周辺部に積層された透明導電性の信号線の電極端子が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍の走査線上に夫々ゲート電極と走査線よりも幅太くプラズマ保護層とゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上と前記信号線の電極端子の第1の金属層上に耐熱金属層を含む1層以上の第2の金属層よりなるソース配線(信号線)と、前記第2の半導体層上と第1の透明性絶縁基板上と前記絵素電極の周辺部の第1の金属層の一部上に同じくドレイン配線が形成され、
前記透明導電性の絵素電極と走査線の電極端子と信号線の電極端子上に開口部を有するパシベーション絶縁層が前記第1の透明性絶縁基板上に形成されていることを特徴とする。
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、走査線の一部である透明導電性の走査線の電極端子と、第1の金属層を周辺部に積層された透明導電性の絵素電極と、第1の金属層を周辺部に積層された透明導電性の信号線の電極端子が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍の走査線上に夫々ゲート電極と走査線よりも幅太くプラズマ保護層とゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上と前記信号線の電極端子の第1の金属層上に耐熱金属層を含む1層以上の第2の金属層よりなるソース配線(信号線)と、前記第2の半導体層上と第1の透明性絶縁基板上と前記絵素電極の周辺部の第1の金属層の一部上に同じくドレイン配線が形成され、
前記透明導電性の絵素電極と走査線の電極端子と信号線の電極端子上に開口部を有するパシベーション絶縁層が前記第1の透明性絶縁基板上に形成されていることを特徴とする。
この構成により透明導電性の絵素電極は走査線と同時に形成されるのでガラス基板上に形成される。また絶縁ゲート型トランジスタはチャネルエッチ型であり、アクティブ基板上には従来通りのパシベーション絶縁層が形成されて絶縁ゲート型トランジスタのチャネルとソース・ドレイン配線に加えて走査線も保護されており、電極端子は透明導電層に限定されたTN型の液晶表示装置が得られる。
請求項3に記載の液晶表示装置は、一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に1層以上の第1の金属層よりなる走査線と対向電極が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極との交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太くゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記ゲート電極上の第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域近傍の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上に耐熱金属層を含む1層以上の第2の金属層よりなるソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で走査線上に同じく走査線の電極端子と、信号線の一部よりなる信号線の電極端子が形成され、
前記走査線の電極端子と信号線の電極端子上に開口部を有するパシベーション絶縁層が前記第1の透明性絶縁基板上に形成されていることを特徴とする。
第1の透明性絶縁基板の一主面上に1層以上の第1の金属層よりなる走査線と対向電極が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極との交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太くゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記ゲート電極上の第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域近傍の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上に耐熱金属層を含む1層以上の第2の金属層よりなるソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で走査線上に同じく走査線の電極端子と、信号線の一部よりなる信号線の電極端子が形成され、
前記走査線の電極端子と信号線の電極端子上に開口部を有するパシベーション絶縁層が前記第1の透明性絶縁基板上に形成されていることを特徴とする。
この構成により絵素電極と対向電極はガラス基板上に形成される。また絶縁ゲート型トランジスタはチャネルエッチ型であり、アクティブ基板上には従来通りのパシベーション絶縁層が形成されて絶縁ゲート型トランジスタのチャネルとソース・ドレイン配線に加えて走査線と対向電極も保護されたIPS型の液晶表示装置が得られる。
請求項4に記載の液晶表示装置は、同じく、
第1の透明性絶縁基板の一主面上に一層以上の陽極酸化可能な第1の金属層よりなる走査線と対向電極が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極の交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太くゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記ゲート電極上の第1の半導体層上にゲート電極と一部重なり絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域近傍の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上に耐熱金属層を含む1層以上の陽極酸化可能な第2の金属層よりなるソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で走査線の一部上に同じく走査線の電極端子と、信号線の一部よりなる信号線の電極端子が形成され、
前記電極端子上を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間と、前記交差領域近傍の第1の半導体層上に酸化シリコン層が形成され、
前記ゲート電極上と前記交差領域近傍を除いて走査線上と対向電極上に陽極酸化層が形成されていることを特徴とする。
第1の透明性絶縁基板の一主面上に一層以上の陽極酸化可能な第1の金属層よりなる走査線と対向電極が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極の交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太くゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記ゲート電極上の第1の半導体層上にゲート電極と一部重なり絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域近傍の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上に耐熱金属層を含む1層以上の陽極酸化可能な第2の金属層よりなるソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で走査線の一部上に同じく走査線の電極端子と、信号線の一部よりなる信号線の電極端子が形成され、
前記電極端子上を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間と、前記交差領域近傍の第1の半導体層上に酸化シリコン層が形成され、
前記ゲート電極上と前記交差領域近傍を除いて走査線上と対向電極上に陽極酸化層が形成されていることを特徴とする。
この構成により絵素電極と対向電極はガラス基板上に形成される。また絶縁ゲート型トランジスタはチャネルエッチ型であり、ソース・ドレイン間のチャネル上には酸化シリコン層が形成されて絶縁ゲート型トランジスタのチャネルを保護するとともに信号線とドレイン配線の表面には絶縁性の陽極酸化層である例えば酸化アルミニウム層(Al2O3)が形成され、走査線と対向電極上にも絶縁性の陽極酸化層が形成されてパシベーション機能が付与されたIPS型の液晶表示装置が得られる。
請求項5は請求項1に記載の液晶表示装置の製造方法であって、透明導電層と第1の金属層との積層よりなる走査線と擬似絵素電極を選択的に形成する工程と、ゲート電極上に半導体層を島状に形成する工程と、擬似絵素電極上のゲート絶縁層とプラズマ保護層に開口部を形成し、開口部内の第1の金属層を除去して透明導電性の絵素電極を露出する工程と、(ハーフトーン露光技術により)ソース・ドレイン配線を選択的に形成し、ソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層を陽極酸化する工程を有することを特徴とする。
この構成により走査線の形成工程と絵素電極の形成工程を1枚のフォトマスクを用いて処理する写真食刻工程数の削減が実現する。そしてソース・ドレイン配線の形成後にソース・ドレイン配線を陽極酸化することでソース・ドレイン間のチャネル上には酸化シリコン層が形成されてチャネルを保護するのでパシベーション絶縁層の形成を不要とする製造工程の削減もなされる結果、4枚のフォトマスクを用いてTN型の液晶表示装置を作製する事ができる。
請求項6は請求項2に記載の液晶表示装置の製造方法であって、透明導電層と第1の金属層との積層よりなる走査線と擬似絵素電極を選択的に形成する工程と、ゲート電極上に半導体層とゲート絶縁層を島状に形成して走査線と擬似絵素電極を露出する工程と、ソース・ドレイン配線を形成する工程と、パシベーション絶縁層を被着後に擬似絵素電極上に開口部を形成し、擬似絵素電極上の第1の金属層を除去して透明導電性の絵素電極を得る工程を有することを特徴とする。
この構成により走査線の形成工程と絵素電極の形成工程を1枚のフォトマスクを用いて処理する写真食刻工程数の削減が実現する。そしてチャネルエッチ型の絶縁ゲート型トランジスタの半導体層形成にあたりゲート絶縁層をも除去することでコンタクト形成工程を不要とする合理化もあいまって、ハーフトーン露光技術を併用することなく4枚のフォトマスクを用いてTN型の液晶表示装置を作製する事ができる。
請求項7は請求項3に記載の液晶表示装置の製造方法であって、走査線と対向電極を形成する工程と、ゲート電極上に加えて走査線と信号線、対向電極と信号線及び対向電極と絵素電極とが交差する領域近傍に半導体層とゲート絶縁層を島状に形成して走査線と対向電極を露出する工程と、ソース配線(信号線)とドレイン配線(絵素電極)を形成する工程と、電極端子上に開口部を有するパシベーション絶縁層を形成する工程を有することを特徴とする。
この構成によりチャネルエッチ型の絶縁ゲート型トランジスタの半導体層形成にあたりゲート絶縁層をも除去することでコンタクト形成工程を不要とする製造工程の削減が実現しハーフトーン露光技術を併用することなく4枚のフォトマスクを用いてIPS型の液晶表示装置を作製する事ができる。
請求項8は請求項4に記載の液晶表示装置の製造方法であって、走査線と対向電極を形成する工程と、ゲート電極上に加えて走査線と信号線、対向電極と信号線及び対向電極と絵素電極とが交差する領域近傍に半導体層とゲート絶縁層を島状に形成して走査線と対向電極を露出する工程と、ソース・ドレイン配線を形成するとともにソース・ドレイン配線とチャネルに加えて走査線と対向電極をも陽極酸化する工程を有することを特徴とする。
この構成によりチャネルエッチ型の絶縁ゲート型トランジスタの半導体層形成にあたりゲート絶縁層をも除去することでコンタクト形成工程を不要とする製造工程の削減と、ソース・ドレイン配線の形成時にハーフトーン露光技術を用いてソース・ドレイン配線の形成後にソース・ドレイン配線を陽極酸化することでソース・ドレイン間のチャネル上には酸化シリコン層が形成されてチャネルを保護するのでパシベーション絶縁層の形成を不要とする製造工程の削減もあいまって3枚のフォトマスクを用いてIPS型の液晶表示装置を作製する事ができる。
以上述べたように本発明はチャネルエッチ型の絶縁ゲート型トランジスタの半導体層形成にあたりゲート絶縁層をも除去することでコンタクト形成工程を不要とする合理化技術を核とし、この構成に基づいて様々なアクティブ基板を提案している。例えばTN型の液晶表示装置では透明導電層と第1の金属層との積層よりなる走査線と擬似絵素電極と擬似電極端子を形成し、パシベーション絶縁層への開口部形成時に擬似絵素電極上の第1の金属層を除去して透明導電性の絵素電極を得ることにより絵素電極の形成工程を合理化している。そして基本的にはハーフトーン露光技術を併用すること無く従来の4枚マスク・プロセスとは異なった4枚マスク・プロセスを可能としている。この結果、プロセス管理が厳しくなる不具合は回避されるという格別な効果が得られた。還元すれば歩留と品質が安定した生産が容易となっている。
本発明の要件は上記の説明からも明らかなようにチャネルエッチ型の絶縁ゲート型トランジスタの半導体層形成にあたりゲート絶縁層をも除去することでコンタクト形成工程を不要とした点にあり、それ以外の構成に関しては走査線、信号線、絵素電極、ゲート絶縁層等の材質や膜厚等が異なった液晶表示装置あるいはその製造方法の差異も本発明の範疇に属することは自明であり、また絶縁ゲート型トランジスタの半導体層も非晶質シリコンに限定されるものでないことも明らかである。
本発明の実施例を図1〜図8に基づいて説明する。図1に本発明の実施例1に係る表示装置用半導体装置(アクティブ基板)の平面図を示し、図2に図1(e)のA−A’線上とB−B’線上及びC−C’線上の製造工程の断面図を示す。同様に実施例2は図3と図4、実施例3は図5と図6、実施例4は図7と図8とで夫々アクティブ基板の平面図と製造工程の断面図を示す。なお従来例と同一の部位については同一の符号を付して詳細な説明は省略する。
実施例1では先ずガラス基板2の一主面上にSPT等の真空製膜装置を用いて膜厚0.1〜0.2μm程度の透明導電層91として例えばITOまたはIZOと、膜厚0.1〜0.3μm程度の第1の金属層92として例えばCr,Ta,MoW合金等を被着する。走査線の低抵抗化のためにはITOとアルカリ性の現像液やレジスト剥離液で電池反応を起こさないように耐熱金属層でサンドイッチされたアルミニウムAL、あるいはNdを含むアルミニウム合金AL(Nd)の採用も可能である。
次に図1(a)と図2(a)に示したように微細加工技術により感光性樹脂パターンを用いて第1の金属層92と透明導電層91を順次食刻してガラス基板2を露出し、透明導電層91Aと第1の金属層92Aとの積層よりなりゲート電極11Aも兼ねる走査線11及び走査線の擬似電極端子94と、透明導電層91Bと第1の金属層92Bとの積層よりなる擬似絵素電極93と、透明導電層91Cと第1の金属層92Cとの積層よりなる信号線の擬似電極端子95を選択的に形成する。ゲート絶縁層を介して走査線と信号線との絶縁耐圧を向上させ、歩留を高めるためにはこれらの電極は乾式食刻(ドライエッチ)による断面形状のテーパ制御を行うことが望ましい。
引き続きガラス基板2の全面にプラズマ保護層となる例えばTaOxやSiO2等の透明絶縁層を0.1μm程度の膜厚で被着して71とする。このプラズマ保護層71は後続のPCVD装置によるゲート絶縁層であるSiNxの製膜時に走査線11のエッジ部に露出している透明導電層91Aが還元されてSiNxの膜質が変動し、ゲート絶縁層を介して走査線と信号線との間の絶縁耐圧が低下するのを防止するために必要で、詳細は先行例特開昭59−9962号公報を参照されたい。
プラズマ保護層71の被着後は従来例と同様にPCVD装置を用いてゲート絶縁層となる第1のSiNx層30、不純物を殆ど含まず絶縁ゲート型トランジスタのチャネルとなる第1の非晶質シリコン層31、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第2の非晶質シリコン層33と3種類の薄膜層を、例えば0.2−0.1−0.05μm程度の膜厚で順次被着する。ここではゲート絶縁層がプラズマ保護層と第1のSiNx層との積層になるため第1のSiNx層30は従来例よりも薄く形成して良い副次的な効果もある。
そして図1(b)と図2(b)に示したように微細加工技術により感光性樹脂パターンを用いて第2の非晶質シリコン層33と第1の非晶質シリコン層31をゲート11電極Aよりも幅広く選択的に残して島状33A,31Aとし、ゲート絶縁層30を露出する。
さらに図1(c)と図2(c)に示したように微細加工技術により感光性樹脂パターンを用いて擬似絵素電極93上と擬似電極端子94,95上に開口部74,63A及び64Aを形成して各開口部内のゲート絶縁層30とプラズマ保護層71に加えて第1の金属層92A9〜92Cも除去して透明導電性の絵素電極22と同じく透明導電性の電極端子5A,6Aを露出する。なお画像表部外の領域で静電気対策線上には開口部63Bを形成して静電気対策用の短絡線40とすることが可能である。
ソース・ドレイン配線の形成工程ではSPT等の真空製膜装置を用いて膜厚0.1μm程度の陽極酸化可能な耐熱金属層として例えばTi,Ta等の薄膜層34と膜厚0.3μm程度の同じく陽極酸化可能な低抵抗配線層としてAL薄膜層35を順次被着する。そして図1(d)と図2(d)に示したように微細加工技術により感光性樹脂パターン87A,87Bを用いてこれらの薄膜層よりなるソース・ドレイン配線材を順次食刻し、開口部74内の絵素電極22の一部を含んで34Aと35Aとの積層よりなる絶縁ゲート型トランジスタのドレイン電極21と同じくソース電極も兼ねる信号線12を形成する。不純物を含む第2の非晶質シリコン層33Aと不純物を含まない第1の非晶質シリコン層31Aの食刻は不要である。ソース・ドレイン配線12,21の形成と同時に透明導電層よりなる走査線の一部5Aを含んで走査線の電極端子5と信号線の一部よりなる電極端子6も同時に形成するが、この時電極端子5,6に対応した領域87Aの膜厚(黒領域)が例えば3μmとソース・ドレイン配線12,21と蓄積電極72に対応した領域87B(中間調領域)の膜厚1.5μmよりも厚い感光性樹脂パターン87A,87Bをハーフトーン露光技術により形成しておくことが実施例1の重要な特徴である。
ソース・ドレイン配線12,21の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン87A,87Bを1.5μm以上膜減りさせると感光性樹脂パターン87Bが消失してソース・ドレイン配線12,21と蓄積電極72が露出するとともに電極端子5,6上にのみ感光性樹脂パターン87Cをそのまま残すことができる。そこで図1(e)と図2(e)に示したように感光性樹脂パターン87Cをマスクとして光を照射しながらソース・ドレイン配線12,21を陽極酸化して酸化層68,69を形成するとともにソース・ドレイン配線12,21間に露出している第2の非晶質シリコン層33Aと隣接する第1の非晶質シリコン層31Aの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層66と不純物を含まない酸化シリコン層(図示せず)を形成する。
ソース・ドレイン配線12,21の上面にはALが、また側面にはAL,Tiの積層が露出しており、陽極酸化によってTiは半導体である酸化チタン(TiO2)68に、ALは絶縁層であるアルミナ(AL2O3)69に夫々変質する。酸化チタン層68は絶縁層ではないが膜厚が極めて薄く露出面積も小さいのでパシベーション上はまず問題とならないが、耐熱金属薄膜層34AもTaを選択しておくことが望ましい。しかしながらTaはTiと異なり下地の表面酸化層を吸収してオーミック接触を容易にする機能に欠ける特性に注意する必要がある。
チャネル間の不純物を含む第2の非晶質シリコン層33Aは厚み方向に全て完全に絶縁層化しないと絶縁ゲート型トランジスタのリーク電流の増大をもたらす。そこで光を照射しながら陽極酸化を実施することが陽極酸化工程の重要なポイントとなることは先行例にも開示されている。具体的には1万ルックス程度の十分強力な光を照射して絶縁ゲート型トランジスタのリーク電流がμAを越えれば、ソース・ドレイン配線12,21間のチャネル部とドレイン電極21の面積から計算して10mA/cm2程度の陽極酸化で良好な膜質を得るための電流密度が得られる。
また不純物を含む第2の非晶質シリコン層33Aを陽極酸化して絶縁層である酸化シリコン層66に変質させるに足る化成電圧100V超より10V程度、化成電圧を高く設定することで形成された不純物を含む酸化シリコン層66に接する不純物を含まない第1の非晶質シリコン層31Aの一部(100Å程度)まで不純物を含まない酸化シリコン層(図示せず)に変質させることで、チャネルの電気的な純度が高まりソース・ドレイン配線12,21間の電気的な分離は完全なものとすることができる。すなわち絶縁ゲート型トランジスタのOFF電流が十分に減少して高いON/OFF比が得られる。
陽極酸化で形成されるアルミナ69、酸化チタン68の各酸化層の膜厚は配線のパシベーションとしては0.1〜0.2μm程度で十分であり、エチレングリコール等の化成液を用いて印可電圧は同じく100V超で実現する。ソース・ドレイン配線12,21の陽極酸化に当たって留意すべき事項は、図示はしないが全ての信号線12は電気的に並列または直列に形成されている必要があり、後に続く製造工程の何処かでこの直並列を解除しないとアクティブ基板2の電気検査のみならず、液晶表示装置としての実動作に支障があることは言うまでもないだろう。解除手段としてはレーザ光の照射による蒸散、またはスクライブによる機械的切除が簡易的であるが詳細な説明は省略する。
陽極酸化終了後、感光性樹脂パターン87Cを除去すると図1(f)と図2(f)に示したようにその側面に陽極酸化層を有し低抵抗金属層35Aよりなる電極端子5,6が露出する。ただし静電気対策のために走査線の一部5Aが例えば短絡線40に接続され、かつ図示したように信号線12または電極端子6が短絡線40を含んで形成されていなければ電極端子5の側面には陽極酸化層は形成されない。なおソース・ドレイン配線12,21の構成としては抵抗値の制約が緩いのであれば簡素化して陽極酸化可能なTa単層とすることも可能である。
このようにして得られたアクティブ基板2とカラーフィルタ9を貼り合わせて液晶パネル化し、本発明の実施例1が完了する。蓄積容量15の構成に関しては図1(f)に示したようにソース・ドレイン配線12,21と同時に絵素電極22の一部を含んで形成された蓄積電極72と前段の走査線11に形成された突起領域とがプラズマ保護層71Aとゲート絶縁層30Aを介して平面的に重なることで構成している例(右下がり斜線部52)を例示しているが、蓄積容量15の構成はこれに限られるものではなく、従来例と同じように絵素電極22と走査線11と同時に形成される蓄積容量線16との間にゲート絶縁層30Aを含む絶縁層を介して構成しても良い。またその他の構成も可能であるが詳細な説明は省略する。
静電気対策は図1(f)にも示したようにアクティブ基板2の外周に静電気対策用の短絡線40を配置し、短絡線40とソース・ドレイン配線材よりなる金属性の電極端子5,6との間を細いパターンで接続して構成する従来例の静電気対策を採用する事が可能である。またゲート絶縁層30への開口部形成工程が付与されているのでその他の静電気対策も容易であるが詳細な説明は省略する。
実施例1ではこのようにソース・ドレイン配線12,21と第2の非晶質シリコン層33Aの陽極酸化時にドレイン電極21と電気的に繋がっている絵素電極22も同時に陽極酸化される。このため絵素電極22を構成する透明導電層の膜質によっては陽極酸化によって抵抗値の増大することもあり、その場合には透明導電層の製膜条件を適宜変更して酸素不足の膜質としておく必要があるが陽極酸化で透明導電層の透明度が低下することはない。また、ドレイン電極21と絵素電極22を陽極酸化するための電流も絶縁ゲート型トランジスタのチャネルを通って供給されるが、絵素電極22の面積が大きいために大きな化成電流または長時間の化成が必要となり、いくら強い外光を照射してもチャネル部の抵抗が障害となり、ドレイン電極21上に信号線12上と同等の膜質と膜厚の陽極酸化層を形成することは化成時間の延長だけでは対応困難である。しかしながらドレイン電極21上に形成される陽極酸化層69(21)が多少不完全であっても実用上は支障の無い信頼性が得られることが多い。なぜならば液晶セルに印可される駆動信号は基本的に交流であり、カラーフィルタ9上の対向電極14と絵素電極22との間には直流電圧成分が少なくなるように対向電極14の電圧は画像検査時に調整されるので(フリッカ低減調整)、従って信号線12上にのみ直流成分が流れないように絶縁層を形成しておけば良いからである。
このようにソース・ドレイン配線12,21の形成にあたりハーフトーン露光技術を用いることにより、ソース・ドレイン配線材よりなる金属性の電極端子を得ることが可能である。しかしながらハーフトーン露光に用いるフォトマスクは現時点では必ずしも合理的な製造方法で供与されているわけではなく価格的に極めて高価である。そこで図1(g)と図2(g)に示したように透明導電性の走査線の電極端子5A上に金属性の電極端子5を形成せず、かつ透明導電性の信号線12の電極端子6Aの一部を含んでソース・ドレイン配線12,21を形成するパターン設計の変更により、ソース・ドレイン配線材よりなる電極端子5,6に変えて透明導電層よりなる電極端子5A,6Aを得る事が可能となる。これによってソース・ドレイン配線12,21の形成にあたりハーフトーン露光技術も不要となるが、透明導電層よりなる電極端子5A,6Aの抵抗値の増大には十分な注意が必要となる。電極端子の構成が変わっても画像表示部内のデバイス構成は不変である。
実施例1ではこのようにソース・ドレイン配線とチャネルのパシベーションに陽極酸化技術を用いて工程削減を実現しているが、最新の生産ラインではガラス基板の大きさが一辺あたり1メートルを超え、従来のバッチ処理型の陽極酸化装置では装置の巨大化が課題となっている。そこで陽極酸化技術に代えて従来のパシベーション絶縁層を用いた4枚マスク・プロセスを実施例2として説明する。
実施例2では図3(a)と図4(a)に示したように微細加工技術により感光性樹脂パターンを用いて走査線11と擬似絵素電極93と擬似電極端子94,95を形成する工程は実施例1と同一である。そして0.1μm程度の膜厚のプラズマ保護層71を被着し、さらにゲート絶縁層となる第1のSiNx層30、不純物を殆ど含まず絶縁ゲート型トランジスタのチャネルとなる第1の非晶質シリコン層31、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第2の非晶質シリコン層33と3種類の薄膜層を、例えば0.2−0.1−0.05μm程度の膜厚で順次被着する。
続いて図3(b)と図4(b)に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極11A上と、走査線と信号線の交差領域近傍と、走査線上の蓄積容量形成領域に第2の非晶質シリコン層33と第1の非晶質シリコン層31及びゲート絶縁層30に加えてプラズマ保護層71を島状に形成して走査線11の大部分と擬似絵素電極93と擬似電極端子94,95を露出する。
引き続きソース・ドレイン配線の形成工程ではSPT等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属層として例えばTi,Ta等の薄膜層34と膜厚0.3μm程度の低抵抗配線層としてAL薄膜層35を順次被着する。そして図3(c)と図4(c)に示したように微細加工技術により感光性樹脂パターンを用いてこれらの薄膜層を順次食刻し、擬似絵素電極93の一部を含んで34Aと35Aとの積層よりなる絶縁ゲート型トランジスタのドレイン電極21と、擬似電極端子95の一部を含んでソース配線も兼ねる信号線12を選択的に形成するが、ここでは従来例と同様に第2の非晶質シリコン層33A及び第1の非晶質シリコン層31Aを順次食刻し、第1の非晶質シリコン層31Aは0.05〜0.1μm程度残して食刻する。なおソース・ドレイン配線12,21の構成としては抵抗値の制約が緩いのであれば簡素化してTa,Cr,MoW等の単層とすることも可能である。
ソース・ドレイン配線12,21の形成後は従来の5枚マスク・プロセスと同様にガラス基板2の全面に透明性の絶縁層として0.3μm程度の膜厚のSiNx層を被着してパシベーション絶縁層37とし、図1(g)と図2(g)に示したように微細加工技術により感光性樹脂パターンを用いて擬似絵素電極93上と擬似電極端子94,95上にそれぞれ開口部38,63,64を選択的に形成し、各開口部内のパシベーション絶縁層37と擬似絵素電極93上と擬似電極端子94,95上の第1の金属層92A〜92Cを除去して透明導電性の絵素電極22と透明導電性の電極端子5A,6Aを得る。
このようにして得られたアクティブ基板2とカラーフィルタ9を貼り合わせて液晶パネル化し、本発明の実施例2が完了する。蓄積容量15の構成に関しては図2(d)に示したように、ソース・ドレイン配線12,21と同時に擬似絵素電極93の一部を含んで形成された蓄積電極72と前段の走査線11に形成された突起領域とがプラズマ保護層71A2とゲート絶縁層30Aと第1の非晶質シリコン層31B2(図示せず)と第2の非晶質シリコン層33B2を介して平面的に重なることで構成している例(右下がり斜線部52)を例示しているが、蓄積容量15の構成はこれに限られるものではなく、従来例と同じように絵素電極22と走査線11と同時に形成される蓄積容量線16との間にゲート絶縁層30Aを含む絶縁層を介して構成しても良い。
静電気対策は図3(d)にも示したようにアクティブ基板2の外周に静電気対策用の短絡線40を配置し、短絡線40と透明導電性の電極端子5A,6Aとの間を細いパターンで接続して構成する従来例の静電気対策を採用することが可能である。
以上説明した液晶表示装置はTN型の液晶セルを用いたものであったが、絵素電極とは所定の距離を隔てて形成された一対の対向電極と絵素電極とで横方向の電界を制御するIPS(In−Plain−Swticing)方式の液晶表示装置においても本発明で提案する工程削減は有用であるので、それを以降の実施例で説明する。
実施例3では先ずガラス基板2の一主面上にSPT等の真空製膜装置を用いて膜厚0.1〜0.3μm程度の第1の金属層として例えばCr,Ta,Mo等あるいはそれらの合金やシリサイドを被着して図5(a)と図6(a)に示したように微細加工技術により感光性樹脂パターンを用いてゲート電極11Aも兼ねる走査線11と対向電極も兼ねる蓄積容量線16を選択的に形成する。
次にガラス基板2の全面にPCVD装置を用いてゲート絶縁層となる第1のSiNx層30、不純物をほとんど含まず絶縁ゲート型トランジスタのチャネルとなる第1の非晶質シリコン層31、及び不純物を含み絶縁ゲート型トランジスタのソース・ドレインとなる第2の非晶質シリコン層33と3種類の薄膜層を、例えば0.3−0.1−0.05μm程度の膜厚で順次被着する。
続いて図5(b)と図6(b)に示したように微細加工技術により感光性樹脂パターンを用いて半導体層形成領域すなわちゲート電極11A上と、走査線11と信号線12との交差領域近傍、蓄積容量線16と信号線12との交差領域近傍、蓄積容量形成領域すなわち蓄積容量線16の一部上、蓄積容量線16と絵素電極21との交差領域近傍に夫々第2の非晶質シリコン層33、第1の非晶質シリコン層31及びゲート絶縁層層30よりなる積層を島状に形成して走査線11と蓄積容量線16の大部分を露出する。
ソース・ドレイン配線の形成工程ではSPT等の真空製膜装置を用いて膜厚0.1μm程度の耐熱金属層として例えばTi,Ta等の薄膜層34と膜厚0.3μm程度の低抵抗配線層としてAL薄膜層35を順次被着する。そして図5(c)と図6(c)に示したように微細加工技術により感光性樹脂パターンを用いてこれらの薄膜層よりなるソース・ドレイン配線材を順次食刻し、34Aと35Aの積層よりなり絵素電極となる絶縁ゲート型トランジスタのドレイン電極21とソース配線も兼ねる信号線12を選択的に形成するが、第2の非晶質シリコン層33A及び第1の非晶質シリコン層31Aも順次食刻し、第1の非晶質シリコン層31Aは0.05〜0.1μm程度残して食刻する。なおソース・ドレイン配線12,21の形成と同時に画像表示部外の領域で走査線11の一部を含んで走査線の電極端子5と信号線12の一部よりなる電極端子6も同時に形成する。ただし、この工程で必ずしも走査線の電極端子5を形成する必要はない。またソース・ドレイン配線12,21の構成としては抵抗値の制約が緩いのであれば簡素化してTa,Cr,MoW等の単層とすることも何の支障も無い。
ソース・ドレイン配線12,21の形成後は、実施例2と同様にガラス基板2の全面に透明性の絶縁層として0.3μm程度の膜厚の第2のSiNx層を被着してパシベーション絶縁層37とする。そして図5(d)と図6(d)に示したように微細加工技術により感光性樹脂パターンを用いて走査線と信号線の電極端子5,6上と図番は付与しないが蓄積容量線16の電極端子上にそれぞれ開口部63,64,65を形成し、前記開口部内のパシベーション絶縁層37を選択的に除去して電極端子5,6と蓄積容量線16の電極端子の大部分を露出し、アクティブ基板2として完成する。ソース・ドレイン配線12,21の形成時にソース・ドレイン配線材よりなる走査線の電極端子5と蓄積容量線16の電極端子を形成せず、開口部63,6A内に露出した走査線の一部と蓄積容量線16の一部を夫々走査線11と蓄積容量線16の電極端子としても良い。
このようにして得られたアクティブ基板2とカラーフィルタ9を貼り合わせて液晶パネル化し、実施例3が完了する。IPS型の液晶表示装置では以上の説明からも明らかなようにアクティ基板2上に透明導電性の絵素電極22は不要であり、したがってソース・ドレイン配線上の中間導電層36も不要となる。積容量15の構成に関しては、対向電極(蓄積容量線)16と絵素電極(ドレイン電極)21とがゲート絶縁層30Aと第1の非晶質シリコン層31D(図示せず)及び第2の非晶質シリコン層33Dを介して構成している例(右下がり斜線部50)を図5(d)に例示しているが、蓄積容量15の構成はこれに限られるものではなく、絵素電極21と前段の走査線11との間にゲート絶縁層30Aを含む絶縁層を介して構成しても良い。なお図5(d)において走査線の電極端子5と信号線の電極端子6との間を高抵抗性部材、例えばOFF状態の絶縁ゲート型トランジスタや細長い導電性線路で接続する静電気対策は特に図示しなかったが、走査線11を露出する工程が付与されているので静電気対策は容易である。
実施例3ではアクティブ基板2のパシベーションに従来例と同様にPCVD装置を用いて作製したシリコン窒化層(SiNx)が採用されているので現存する量産工場においてプロセスの変更点が少なく導入が容易となるメリットが大きいが、ここでも実施例1と同様にソース・ドレイン配線の陽極酸化によるパシベーション技術を付与することによって更なる工程削減と低コスト化が可能で、それを実施例4として説明する。
実施例4では図7(b)と図8(b)に示したように微細加工技術により感光性樹脂パターンを用いて半導体層形成領域すなわちゲート電極11A上と、走査線11と信号線12との交差領域近傍、蓄積容量線16と信号線12との交差領域近傍、蓄積容量形成領域すなわち蓄積容量線16の一部上、蓄積容量線16と絵素電極21との交差領域近傍に第2の非晶質シリコン層33、第1の非晶質シリコン層31及びゲート絶縁層層30よりなる積層を島状に形成して走査線11と対向電極16の大部分を露出するまでは実施例3と同一の製造工程を進行する。ただし後述するように走査線11上と対向電極16上に陽極酸化で絶縁層を形成するためには走査線11と対向電極16には耐熱性を有し陽極酸化可能な金属としてTa単層、AL(Zr,Ta,Nd)合金等の単層構成あるいはAL/Ta,Ta/AL/Ta,AL/AL(Ta,Zr,Nd)合金等の積層構成が選択される。なおAL(Zr,Ta,Nd)合金は耐熱性を高めるためにALに添加された数%以下の添加金属を示している。
ソース・ドレイン配線の形成工程ではSPT等の真空製膜装置を用いて膜厚0.1μm程度の陽極酸化可能な耐熱金属層として例えばTi,Ta等の薄膜層34と膜厚0.3μm程度の同じく陽極酸化可能な低抵抗配線層としてAL薄膜層35を順次被着する。そして実施例1と同様に図7(c)と図8(d)に示したように微細加工技術により感光性樹脂パターン87A,87Bを用いてこれらの薄膜層よりなるソース・ドレイン配線材を順次食刻し、34Aと35Aとの積層よりなる絶縁ゲート型トランジスタのドレイン電極も兼ねる絵素電極21と同じくソース電極も兼ねる信号線12を選択的に形成する。不純物を含む第2の非晶質シリコン層33Aと不純物を含まない第1の非晶質シリコン層31Aの食刻は不要である。
ソース・ドレイン配線12,21の形成後、酸素プラズマ等の灰化手段により上記感光性樹脂パターン87A,87Bを1.5μm以上膜減りさせると感光性樹脂パターン87Bが消失してソース・ドレイン配線12,21と蓄積電極72が露出するとともに電極端子5,6上にのみ感光性樹脂パターン87Cをそのまま残すことができる。そこで図7(d)と図8(d)に示したように感光性樹脂パターン87Cをマスクとして光を照射しながらソース・ドレイン配線12,21を陽極酸化して酸化層68,69を形成するとともにソース・ドレイン配線12,21間に露出している第2の非晶質シリコン層33Aと隣接する第1の非晶質シリコン層31Aの一部を陽極酸化して絶縁層である不純物を含む酸化シリコン層66と不純物を含まない酸化シリコン層(図示せず)を形成する。
この時、露出している走査線11と対向電極16も同時に陽極酸化してその表面に酸化層75を形成する。図8(d)にも示したように図番は付与しないが走査線11と対向電極16をアクティブ基板2の外周部にまで延長するパターンが形成されているので、ソース・ドレイン配線12,21の陽極酸化と同時に走査線11と対向電極16の陽極酸化も容易に実施できる。陽極酸化によって走査線11と信号線12との交差近傍領域上と、対向電極16と信号線12との交差近傍領域上と、蓄積容量形成領域上と、絵素電極21と対向電極16との交差近傍領域上の第2の非晶質シリコン層33B〜33Eも陽極酸化されて不純物を含む酸化シリコン層66と不純物を含まない酸化シリコン層(図示せず)に変質する。
陽極酸化終了後、感光性樹脂パターン87Cを除去すると図7(e)と図8(e)に示したようにその側面に陽極酸化層を有し低抵抗金属層35Aよりなる電極端子5,6が露出する。なおソース・ドレイン配線12,21の構成としては抵抗値の制約が緩いのであれば簡素化して陽極酸化可能なTa単層とすることも可能である。
このようにして得られたアクティブ基板2とカラーフィルタとを貼り合わせて液晶パネル化し、実施例4が完了する。積容量15の構成に関しては実施例3と同一である。なお、図7(e)において図示はしなかったが、ソース・ドレイン配線12,21の形成前に走査線11を露出する工程が存在するので電極端子5,6間を半導体層やOFF状態の絶縁ゲート型トランジスタ等の抵抗性部材を介在させてソース・ドレイン配線材で接続することが可能となり、有効な静電気対策を付与することができる。
以上述べたように本発明は絶縁ゲート型トランジスタにチャネルエッチ型を採用し、ハーフトーン露光技術を併用することなく従来とは異なった4枚マスク・プロセスを開示しているが、パターン精度の低いレイヤにハーフトーン露光技術を採用することよりさらに工程削減が進化し、3枚マスク・プロセスが実現する。
1:液晶パネル
2:アクティブ基板(ガラス基板)
3:半導体集積回路チップ
4:TCPフィルム
5:金属性の走査線の電極端子
5A:透明導電性の走査線の一部または電極端子
6:金属性の信号線の電極端子
6A:透明導電性の信号線の一部または電極端子
9:カラーフィルタ(対向するガラス基板)
10:絶縁ゲート型トランジスタ
11:走査線
11A:ゲート配線、ゲート電極
12:信号線(ソース配線、ソース電極)
16:蓄積容量線(IPS型の液晶表示装置においては対向電極)
17:液晶
19:偏光板
20:配向膜
21:ドレイン電極(ドレイン配線、ドレイン電極)
:IPS型の液晶表示装置においては金属層よりなる絵素電極
22:透明導電性の絵素電極
30:ゲート絶縁層
31:不純物を含まない(第1の)非晶質シリコン層
32D:保護絶縁層(エッチストップ層、チャネル保護絶縁層)
33:不純物を含む(第2の)非晶質シリコン層
34:(陽極酸化可能な)耐熱金属層
35:(陽極酸化可能な)低抵抗金属層(AL)
36:中間導電層
37:パシベーション絶縁層
50,52:蓄積容量形成領域
62:(ドレイン電極上の)開口部
63,63A:(走査線の一部上または走査線の電極端子上の)開口部
64,64A:(信号線の一部上または信号線の電極端子上の)開口部
65:(対向電極上の)開口部
68:陽極酸化層(酸化チタン,TiO2)
69:陽極酸化層(アルミナ,Al2O3)
71:プラズマ保護層
72:蓄積電極
74:(絵素電極上の)開口部
75:(走査線と対向電極上の絶縁層である)陽極酸化層
87A,87B:(ハーフトーン露光で形成された)感光性樹脂パターン
91:透明導電層
92:第1の金属層
2:アクティブ基板(ガラス基板)
3:半導体集積回路チップ
4:TCPフィルム
5:金属性の走査線の電極端子
5A:透明導電性の走査線の一部または電極端子
6:金属性の信号線の電極端子
6A:透明導電性の信号線の一部または電極端子
9:カラーフィルタ(対向するガラス基板)
10:絶縁ゲート型トランジスタ
11:走査線
11A:ゲート配線、ゲート電極
12:信号線(ソース配線、ソース電極)
16:蓄積容量線(IPS型の液晶表示装置においては対向電極)
17:液晶
19:偏光板
20:配向膜
21:ドレイン電極(ドレイン配線、ドレイン電極)
:IPS型の液晶表示装置においては金属層よりなる絵素電極
22:透明導電性の絵素電極
30:ゲート絶縁層
31:不純物を含まない(第1の)非晶質シリコン層
32D:保護絶縁層(エッチストップ層、チャネル保護絶縁層)
33:不純物を含む(第2の)非晶質シリコン層
34:(陽極酸化可能な)耐熱金属層
35:(陽極酸化可能な)低抵抗金属層(AL)
36:中間導電層
37:パシベーション絶縁層
50,52:蓄積容量形成領域
62:(ドレイン電極上の)開口部
63,63A:(走査線の一部上または走査線の電極端子上の)開口部
64,64A:(信号線の一部上または信号線の電極端子上の)開口部
65:(対向電極上の)開口部
68:陽極酸化層(酸化チタン,TiO2)
69:陽極酸化層(アルミナ,Al2O3)
71:プラズマ保護層
72:蓄積電極
74:(絵素電極上の)開口部
75:(走査線と対向電極上の絶縁層である)陽極酸化層
87A,87B:(ハーフトーン露光で形成された)感光性樹脂パターン
91:透明導電層
92:第1の金属層
Claims (8)
- 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、透明導電性の絵素電極(と透明導電性の信号線の電極端子)が形成され、
プラズマ保護層とゲート絶縁層を介してゲート電極上にゲート電極よりも幅太く不純物を含まない第1の半導体層が島状に形成され、
前記第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層が形成され、
前記絵素電極上と走査線の一部上(と信号線の電極端子上)のプラズマ保護層とゲート絶縁層に開口部が形成され前記絵素電極と走査線の一部である透明導電層(または透明導電性の走査線の電極端子と信号線の電極端子)が露出し、
前記第2の半導体層上とゲート絶縁層上に耐熱金属層を含む1層以上の陽極酸化可能な第2の金属層よりなるソース配線(信号線)と、前記第2の半導体層上とゲート絶縁層上と前記絵素電極の一部上に同じくドレイン配線と、画像表示部外の領域で信号線の一部よりなる電極端子が形成され(または透明導電性の信号線の電極端子の一部上と前記第2の半導体層上とゲート絶縁層上に第2の金属層よりなる信号線と、前記第2の半導体層上とゲート絶縁層上と前記絵素電極の一部上に同じくドレイン配線が形成され)、
前記信号線の電極端子を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間の第1の半導体層上に酸化シリコン層が形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、走査線の一部である透明導電性の走査線の電極端子と、第1の金属層を周辺部に積層された透明導電性の絵素電極と、第1の金属層を周辺部に積層された透明導電性の信号線の電極端子が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍の走査線上に夫々ゲート電極と走査線よりも幅太くプラズマ保護層とゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上と前記信号線の電極端子の第1の金属層上に耐熱金属層を含む1層以上の第2の金属層よりなるソース配線(信号線)と、前記第2の半導体層上と第1の透明性絶縁基板上と前記絵素電極の周辺部の第1の金属層の一部上に同じくドレイン配線が形成され、
前記透明導電性の絵素電極と走査線の電極端子と信号線の電極端子上に開口部を有するパシベーション絶縁層が前記第1の透明性絶縁基板上に形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に1層以上の第1の金属層よりなる走査線と対向電極が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極との交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太くゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記ゲート電極上の第1の半導体層上にゲート電極と一部重なり合って絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域近傍の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上に耐熱金属層を含む1層以上の第2の金属層よりなるソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で走査線上に同じく走査線の電極端子と、信号線の一部よりなる信号線の電極端子が形成され、
前記走査線の電極端子と信号線の電極端子上に開口部を有するパシベーション絶縁層が前記第1の透明性絶縁基板上に形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に一層以上の陽極酸化可能な第1の金属層よりなる走査線と対向電極が形成され、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極の交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太くゲート絶縁層と不純物を含まない第1の半導体層が島状に形成され、
前記ゲート電極上の第1の半導体層上にゲート電極と一部重なり絶縁ゲート型トランジスタのソース・ドレインとなる1対の不純物を含む第2の半導体層と、前記交差領域近傍の第1の半導体層上に不純物を含む第2の半導体層が形成され、
前記第2の半導体層上と第1の透明性絶縁基板上に耐熱金属層を含む1層以上の陽極酸化可能な第2の金属層よりなるソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で走査線の一部上に同じく走査線の電極端子と、信号線の一部よりなる信号線の電極端子が形成され、
前記電極端子上を除いてソース・ドレイン配線の表面に陽極酸化層が形成され、
前記ソース・ドレイン配線間と、前記交差領域近傍の第1の半導体層上に酸化シリコン層が形成され、
前記ゲート電極上と前記交差領域近傍を除いて走査線上と対向電極上に陽極酸化層が形成されていることを特徴とする液晶表示装置。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、走査線の一部である走査線の擬似電極端子と、(信号線の擬似電極端子と)擬似絵素電極を形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第1の非晶質シリコン層と不純物を含む第2の非晶質シリコン層を順次被着する工程と、
ゲート電極上にゲート電極よりも幅太く第2の非晶質シリコン層と第1の非晶質シリコン層よりなる積層を島状に形成して前記ゲート絶縁層を露出する工程と、
走査線(または走査線の擬似電極端子)上と、(信号線の擬似電極端子上と)擬似絵素電極上のゲート絶縁層とプラズマ保護層に開口部を形成し、前記開口部内の第1の金属層を除去して透明導電性の走査線の一部(または走査線の電極端子)と(透明導電性の信号線の電極端子と)同じく透明導電性の絵素電極を露出する工程と、
耐熱金属層を含む1層以上の第2の金属層を被着後、ゲート電極と一部重なりゲート絶縁層上と第2の非晶質シリコン層上にソース(信号線)配線と、同じくゲート絶縁層上と第2の非晶質シリコン層上と前記開口部内の絵素電極の一部上にドレイン配線と、前記走査線の一部を含んで走査線の電極端子と、信号線の一部よりなる信号線の電極端子を形成する工程と、(またはゲート電極と一部重なりゲート絶縁層上と第2の非晶質シリコン層上と透明導電性の信号線の電極端子の一部上にソース配線と、同じくゲート絶縁層上と第2の非晶質シリコン層上と前記開口部内の絵素電極の一部上にドレイン配線を形成する工程と)、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層を陽極酸化する工程(または前記ソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層を陽極酸化する工程)を有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、ドレイン配線に接続された絵素電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に透明導電層と第1の金属層との積層よりなる走査線と、走査線の一部である走査線の擬似電極端子と、信号線の擬似電極端子と、擬似絵素電極を形成する工程と、
プラズマ保護層とゲート絶縁層と不純物を含まない第1の非晶質シリコン層と不純物を含む第2の非晶質シリコン層を順次被着する工程と、
ゲート電極上と、走査線と信号線の交差領域近傍に夫々ゲート電極と走査線よりも幅太く第2の非晶質シリコン層と第1の非晶質シリコン層とゲート絶縁層とプラズマ保護層よりなる積層を島状に形成して走査線と走査線の擬似電極端子と信号線の擬似電極端子と擬似絵素電極を露出する工程と、
耐熱金属層を含む1層以上の第2の金属層を被着後、ゲート電極と一部重なり第1の透明性絶縁基板上と第2の非晶質シリコン層上と前記信号線の擬似電極端子上の一部上にソース(信号線)配線と、同じく前記第1の透明性絶縁基板上と第2の非晶質シリコン層上と擬似絵素電極の一部上にドレイン配線を形成する工程と、
前記ソース・ドレイン配線間と前記交差領域近傍の第2の非晶質シリコン層を除去する工程と、
前記第1の透明性絶縁基板上にパシベーション絶縁層を形成する工程と、
前記走査線と信号線の擬似電極端子上と擬似絵素電極上のパシベーション絶縁層に開口部を形成して開口部内の第1の金属層を除去して各開口部内に透明導電性の走査線と信号線の電極端子上と絵素電極を露出する工程を有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に1層以上の第1の金属層よりなる走査線と対向電極を形成する工程と、
1層以上のゲート絶縁層と不純物を含まない第1の非晶質シリコン層と不純物を含む第2の非晶質シリコン層を順次被着する工程と、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極の交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太く第2の非晶質シリコン層と第1の非晶質シリコン層とゲート絶縁層よりなる積層を島状に形成して走査線と対向電極を露出する工程と、
耐熱金属層を含む1層以上の第2の金属層を被着後、ゲート電極上と前記交差点近傍の第2の非晶質シリコン層上と第1の透明性絶縁基板上にソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で前記走査線の一部上に走査線の電極端子と、信号線の一部よりなる信号線の電極端子を形成する工程と、
前記ソース・ドレイン配線間と、ソース・ドレイン配線と重なった領域を除いて前記交差領域近傍の第2の非晶質シリコン層を除去する工程と、
前記走査線と信号線の電極端子上に開口部を有するパシベーション層を前記第1の透明性絶縁基板上に形成する工程を有する液晶表示装置の製造方法。 - 一主面上に少なくとも絶縁ゲート型トランジスタと、前記絶縁ゲート型トランジスタのゲート電極も兼ねる走査線とソース配線も兼ねる信号線と、前記絶縁ゲート型トランジスタのドレインに接続された絵素電極と、前記絵素電極とは所定の距離を隔てて形成された対向電極を有する単位絵素が二次元のマトリクスに配列された第1の透明性絶縁基板と、前記第1の透明性絶縁基板と対向する第2の透明性絶縁基板またはカラーフィルタとの間に液晶を充填してなる液晶表示装置において、少なくとも、
第1の透明性絶縁基板の一主面上に1層以上の陽極酸化可能な第1の金属層よりなる走査線と対向電極を形成する工程と、
1層以上のゲート絶縁層と不純物を含まない第1の非晶質シリコン層と不純物を含む第2の非晶質シリコン層を順次被着する工程と、
ゲート電極上と、走査線と信号線の交差領域近傍と、対向電極と信号線の交差領域近傍と、対向電極と絵素電極の交差領域近傍に夫々ゲート電極と走査線と対向電極よりも幅太く第2の非晶質シリコン層と第1の非晶質シリコン層とゲート絶縁層よりなる積層を島状に形成して走査線と対向電極を露出する工程と、
耐熱金属を含む1層以上の陽極酸化可能な第2の金属層を被着後、ゲート電極上と前記交差領域近傍の第2の非晶質シリコン層上と第1の透明性絶縁基板上にソース配線(信号線)・ドレイン配線(絵素電極)と、画像表示部外の領域で前記走査線の一部上に走査線の電極端子と、信号線の一部よりなる信号線の電極端子に対応し前記電極端子上の膜厚が他の領域よりも厚い感光性樹脂パターンを形成する工程と、
前記感光性樹脂パターンをマスクとして第2の金属層を選択的に除去して走査線と信号線の電極端子とソース・ドレイン配線を形成する工程と、
前記感光性樹脂パターンの膜厚を減少してソース・ドレイン配線を露出する工程と、
前記電極端子上を保護しながらソース・ドレイン配線とソース・ドレイン配線間の非晶質シリコン層を陽極酸化する工程と、
前記対向電極を陽極酸化する工程を有する液晶表示装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004093945A JP2005283690A (ja) | 2004-03-29 | 2004-03-29 | 液晶表示装置とその製造方法 |
US11/090,288 US7417693B2 (en) | 2004-03-29 | 2005-03-28 | Liquid crystal display device and its manufacturing method |
CNB2005100595802A CN100353247C (zh) | 2004-03-29 | 2005-03-29 | 液晶显示装置及其制造方法 |
TW094109774A TWI258862B (en) | 2004-03-29 | 2005-03-29 | Liquid crystal display and fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004093945A JP2005283690A (ja) | 2004-03-29 | 2004-03-29 | 液晶表示装置とその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005283690A true JP2005283690A (ja) | 2005-10-13 |
Family
ID=34989358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004093945A Pending JP2005283690A (ja) | 2004-03-29 | 2004-03-29 | 液晶表示装置とその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7417693B2 (ja) |
JP (1) | JP2005283690A (ja) |
CN (1) | CN100353247C (ja) |
TW (1) | TWI258862B (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060054889A1 (en) * | 2004-09-16 | 2006-03-16 | Jang-Soo Kim | Thin film transistor array panel |
TWI319911B (en) * | 2005-08-11 | 2010-01-21 | Liquid crystal display device and manufacturing method thereof | |
CN100380629C (zh) * | 2006-02-24 | 2008-04-09 | 友达光电股份有限公司 | 像素结构的制作方法 |
CN100412632C (zh) * | 2006-06-30 | 2008-08-20 | 友达光电股份有限公司 | 半反射半穿透液晶显示器的阵列基板的制造方法 |
KR101480004B1 (ko) | 2008-02-21 | 2015-01-08 | 삼성디스플레이 주식회사 | 표시판 및 그 제조 방법 |
JP2009282473A (ja) * | 2008-05-26 | 2009-12-03 | Hitachi Displays Ltd | 表示装置 |
JP5306784B2 (ja) | 2008-11-18 | 2013-10-02 | 株式会社ジャパンディスプレイ | 表示装置 |
TWI406075B (zh) | 2010-07-29 | 2013-08-21 | Au Optronics Corp | 液晶顯示面板、畫素陣列基板及其畫素結構 |
US8558960B2 (en) | 2010-09-13 | 2013-10-15 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method for manufacturing the same |
CN102881697B (zh) * | 2012-09-06 | 2015-01-21 | 广州新视界光电科技有限公司 | 一种可提高tft背板良率的布线结构 |
JP2018005004A (ja) * | 2016-07-04 | 2018-01-11 | 株式会社ジャパンディスプレイ | 表示装置 |
JP6799123B2 (ja) * | 2018-09-19 | 2020-12-09 | シャープ株式会社 | アクティブマトリクス基板およびその製造方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0816758B2 (ja) * | 1989-02-17 | 1996-02-21 | 松下電器産業株式会社 | 液晶画像表示装置およびその製造方法 |
JP3067938B2 (ja) * | 1993-10-27 | 2000-07-24 | 松下電器産業株式会社 | 液晶パネル用基板とその製造方法 |
US6215541B1 (en) * | 1997-11-20 | 2001-04-10 | Samsung Electronics Co., Ltd. | Liquid crystal displays and manufacturing methods thereof |
JPH11311806A (ja) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | 液晶パネル及びその製造方法 |
JP4403329B2 (ja) * | 1999-08-30 | 2010-01-27 | ソニー株式会社 | 液晶表示装置の製造方法 |
TW526380B (en) * | 2000-02-04 | 2003-04-01 | Matsushita Electric Ind Co Ltd | Liquid crystal display device and producing method |
CN1170196C (zh) * | 2001-06-04 | 2004-10-06 | 友达光电股份有限公司 | 薄膜晶体管液晶显示器的制作方法 |
-
2004
- 2004-03-29 JP JP2004093945A patent/JP2005283690A/ja active Pending
-
2005
- 2005-03-28 US US11/090,288 patent/US7417693B2/en active Active
- 2005-03-29 TW TW094109774A patent/TWI258862B/zh not_active IP Right Cessation
- 2005-03-29 CN CNB2005100595802A patent/CN100353247C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI258862B (en) | 2006-07-21 |
US20050212985A1 (en) | 2005-09-29 |
TW200601571A (en) | 2006-01-01 |
US7417693B2 (en) | 2008-08-26 |
CN100353247C (zh) | 2007-12-05 |
CN1677208A (zh) | 2005-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100710532B1 (ko) | 액정표시장치와 그 제조방법 | |
US8334939B2 (en) | Liquid crystal display device and a manufacturing method of the same | |
US7417693B2 (en) | Liquid crystal display device and its manufacturing method | |
JP2005108912A (ja) | 液晶表示装置とその製造方法 | |
JP2004317685A (ja) | 液晶表示装置とその製造方法 | |
US20110025939A1 (en) | Liquid crystal display device and its manufacturing method | |
TWI281999B (en) | LCD device and manufacturing method thereof | |
JP2005049667A (ja) | 液晶表示装置とその製造方法 | |
JP2005019664A (ja) | 液晶表示装置とその製造方法 | |
JP2005017669A (ja) | 液晶表示装置とその製造方法 | |
JP2005106881A (ja) | 液晶表示装置とその製造方法 | |
JP4538218B2 (ja) | 液晶表示装置とその製造方法 | |
JP4538219B2 (ja) | 液晶表示装置とその製造方法 | |
JP2005215278A (ja) | 液晶表示装置とその製造方法 | |
JP2005215276A (ja) | 液晶表示装置とその製造方法 | |
JP4871507B2 (ja) | 液晶表示装置とその製造方法 | |
JP2010231233A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
JP2005215279A (ja) | 液晶表示装置とその製造方法 | |
JP2007193373A (ja) | 液晶表示装置用基板及びそれを用いた液晶表示装置 | |
JP4846227B2 (ja) | 液晶表示装置とその製造方法 | |
JP4863667B2 (ja) | 液晶表示装置とその製造方法 | |
JP2006267877A (ja) | 液晶表示装置とその製造方法 | |
JP2002076363A (ja) | 液晶表示装置 | |
JP2002184992A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 | |
JP2002184991A (ja) | 液晶画像表示装置と画像表示装置用半導体装置の製造方法 |