JPH0992838A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0992838A JPH0992838A JP24800495A JP24800495A JPH0992838A JP H0992838 A JPH0992838 A JP H0992838A JP 24800495 A JP24800495 A JP 24800495A JP 24800495 A JP24800495 A JP 24800495A JP H0992838 A JPH0992838 A JP H0992838A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- layer
- source
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】薄膜トランジスタの製造工程を簡略化し、かつ
表示状態における特性劣化の少ない薄膜トランジスタを
低コストで効率よく得る。 【解決手段】ガラス基板１の上にゲート電極膜２２、ゲ
ート絶縁体膜２３、半導体膜２４、低抵抗膜２５とを成
膜し、エッチングし、コンタクト層５、半導体層４、ゲ
ート絶縁体層３、ゲート電極２を形成する。黒色有機膜
からなる遮光絶縁性膜２６をフォトリソグラフィー製法
により全面に形成し、酸素プラズマを用いた反応性イオ
ンエッチング法により遮光絶縁性膜２６を異方性エッチ
ングし、コンタクト層５を露呈するとともに、コンタク
ト層５、半導体層４、ゲート絶縁体層３、ゲート電極２
の側面に遮光絶縁性側壁膜２６ａを形成する。ソース・
ドレイン電極配線２７、保護膜２８を形成後、前記ソー
ス・ドレイン電極配線２７と接続した画素電極８を形成
する。
表示状態における特性劣化の少ない薄膜トランジスタを
低コストで効率よく得る。 【解決手段】ガラス基板１の上にゲート電極膜２２、ゲ
ート絶縁体膜２３、半導体膜２４、低抵抗膜２５とを成
膜し、エッチングし、コンタクト層５、半導体層４、ゲ
ート絶縁体層３、ゲート電極２を形成する。黒色有機膜
からなる遮光絶縁性膜２６をフォトリソグラフィー製法
により全面に形成し、酸素プラズマを用いた反応性イオ
ンエッチング法により遮光絶縁性膜２６を異方性エッチ
ングし、コンタクト層５を露呈するとともに、コンタク
ト層５、半導体層４、ゲート絶縁体層３、ゲート電極２
の側面に遮光絶縁性側壁膜２６ａを形成する。ソース・
ドレイン電極配線２７、保護膜２８を形成後、前記ソー
ス・ドレイン電極配線２７と接続した画素電極８を形成
する。
Description
【０００１】
【発明の属する技術分野】本発明は、情報処理端末や映
像機器に用いられる表示装置に利用できる薄膜トランジ
スタおよびその製造方法に関するものである。
像機器に用いられる表示装置に利用できる薄膜トランジ
スタおよびその製造方法に関するものである。
【０００２】
【従来の技術】近年、高度情報化社会の発達によりマン
-マシンインターフェイスである表示装置の小型化、軽
量化、低消費電力化、高解像度化等の性能向上のための
研究開発がさかんに行われている。特に液晶を用いた表
示装置は、コンピューター機器や情報機器端末のダウン
サイジングに合致した表示装置として、また、携帯用、
車載用さらには壁掛けテレビ用表示装置として、コスト
低減を含めさかんに開発が行われている。
-マシンインターフェイスである表示装置の小型化、軽
量化、低消費電力化、高解像度化等の性能向上のための
研究開発がさかんに行われている。特に液晶を用いた表
示装置は、コンピューター機器や情報機器端末のダウン
サイジングに合致した表示装置として、また、携帯用、
車載用さらには壁掛けテレビ用表示装置として、コスト
低減を含めさかんに開発が行われている。
【０００３】以下図面を参照しながら従来の薄膜トラン
ジスタの製造方法について説明する。図７は、第１の従
来例としての薄膜トランジスタの構造断面図である。そ
の製造方法を説明する。まず、ガラスからなる基板７１
上にゲート電極７２となるタンタル膜、ゲート絶縁体層
７３となる窒化シリコン膜、半導体層７４となる非晶質
シリコン膜、コンタクト層７５となる低抵抗非晶質シリ
コン膜、およびソース・ドレイン電極７６となるモリブ
デン膜を順に成膜する。次に、モリブデン膜上にゲート
配線パターンを有するレジストを形成し、レジストをマ
スクとして前記モリブデン膜、低抵抗非晶質シリコン
膜、非晶質シリコン膜、窒化シリコン膜、タンタル膜を
エッチング除去する。次に、前記レジストを除去後、前
記タンタル膜を陽極酸化処理し前記タンタル膜の側壁に
酸化タンタルからなる側壁絶縁膜７７を形成する。次
に、透明導電膜による画素電極７８を形成後、画素電極
７８との配線を含むソース・ドレイン配線７９を形成
し、ソース・ドレイン配線７９間の露呈したモリブデン
膜ならびに露呈したモリブデン膜直下の低抵抗非晶質シ
リコン膜を除去し、ソース・ドレイン配線７９からなる
配線構造を有する薄膜トランジスタが完成する（例え
ば、特開昭６３―１８２８６２号公報）。
ジスタの製造方法について説明する。図７は、第１の従
来例としての薄膜トランジスタの構造断面図である。そ
の製造方法を説明する。まず、ガラスからなる基板７１
上にゲート電極７２となるタンタル膜、ゲート絶縁体層
７３となる窒化シリコン膜、半導体層７４となる非晶質
シリコン膜、コンタクト層７５となる低抵抗非晶質シリ
コン膜、およびソース・ドレイン電極７６となるモリブ
デン膜を順に成膜する。次に、モリブデン膜上にゲート
配線パターンを有するレジストを形成し、レジストをマ
スクとして前記モリブデン膜、低抵抗非晶質シリコン
膜、非晶質シリコン膜、窒化シリコン膜、タンタル膜を
エッチング除去する。次に、前記レジストを除去後、前
記タンタル膜を陽極酸化処理し前記タンタル膜の側壁に
酸化タンタルからなる側壁絶縁膜７７を形成する。次
に、透明導電膜による画素電極７８を形成後、画素電極
７８との配線を含むソース・ドレイン配線７９を形成
し、ソース・ドレイン配線７９間の露呈したモリブデン
膜ならびに露呈したモリブデン膜直下の低抵抗非晶質シ
リコン膜を除去し、ソース・ドレイン配線７９からなる
配線構造を有する薄膜トランジスタが完成する（例え
ば、特開昭６３―１８２８６２号公報）。
【０００４】図８は、第２の従来例としての薄膜トラン
ジスタを示した構造断面図である。その製造方法を説明
する。第１の従来例と同様にして、ガラスからなる基板
８１上にゲート電極８２となるタンタル膜、ゲート絶縁
体層８３となる窒化シリコン膜、半導体層８４となる非
晶質シリコン膜、コンタクト層８５となる低抵抗非晶質
シリコン膜、およびソース・ドレイン電極８６となるモ
リブデン膜を順に成膜後、ゲート配線パターンにエッチ
ング加工する。次に、ポリイミドをスピンナで塗布し全
面平坦化した後、酸素プラズマによるエッチバックを行
いモリブデン膜を露呈させ、タンタル膜の側壁の絶縁性
と素子の平坦化を兼ねた平坦化絶縁膜８１０を形成す
る。次に、透明導電膜による画素電極８８を形成後、ソ
ース・ドレイン配線８９を形成し、さらに第１の従来例
と同様にソース・ドレイン配線８９間の露呈したモリブ
デン膜ならびに露呈したモリブデン膜直下の低抵抗非晶
質シリコン膜を除去し、配線構造を有する薄膜トランジ
スタが完成する（特開昭６３―１８２８６２号公報）。
図９は、第２の従来例としての薄膜トランジスタを示し
た平面図である。図９において８４ａは、図８の半導体
層８４であってソース・ドレイン配線８９間に形成され
た薄膜トランジスタのチャネル幅方向におけるチャネル
端部である。図８および図９においてＡ、Ｂ、Ｃ、Ｄは
それぞれの図において対応する部位を示している。
ジスタを示した構造断面図である。その製造方法を説明
する。第１の従来例と同様にして、ガラスからなる基板
８１上にゲート電極８２となるタンタル膜、ゲート絶縁
体層８３となる窒化シリコン膜、半導体層８４となる非
晶質シリコン膜、コンタクト層８５となる低抵抗非晶質
シリコン膜、およびソース・ドレイン電極８６となるモ
リブデン膜を順に成膜後、ゲート配線パターンにエッチ
ング加工する。次に、ポリイミドをスピンナで塗布し全
面平坦化した後、酸素プラズマによるエッチバックを行
いモリブデン膜を露呈させ、タンタル膜の側壁の絶縁性
と素子の平坦化を兼ねた平坦化絶縁膜８１０を形成す
る。次に、透明導電膜による画素電極８８を形成後、ソ
ース・ドレイン配線８９を形成し、さらに第１の従来例
と同様にソース・ドレイン配線８９間の露呈したモリブ
デン膜ならびに露呈したモリブデン膜直下の低抵抗非晶
質シリコン膜を除去し、配線構造を有する薄膜トランジ
スタが完成する（特開昭６３―１８２８６２号公報）。
図９は、第２の従来例としての薄膜トランジスタを示し
た平面図である。図９において８４ａは、図８の半導体
層８４であってソース・ドレイン配線８９間に形成され
た薄膜トランジスタのチャネル幅方向におけるチャネル
端部である。図８および図９においてＡ、Ｂ、Ｃ、Ｄは
それぞれの図において対応する部位を示している。
【０００５】以上のように第１および第２の従来例で
は、いずれにおいても、通常別々のフォト・エッチング
工程により行われる、ゲート電極のパターニングとトラ
ンジスタ領域を決定する半導体層等のパターニングと
を、１回のフォト・エッチング工程で形成することが可
能であった。
は、いずれにおいても、通常別々のフォト・エッチング
工程により行われる、ゲート電極のパターニングとトラ
ンジスタ領域を決定する半導体層等のパターニングと
を、１回のフォト・エッチング工程で形成することが可
能であった。
【０００６】
【発明が解決しようとする課題】しかしながら第２の従
来例のような構造および製造方法では、半導体層８４が
ゲート電極８２とほぼ同じパターンであるため、表示素
子として、基板８１の裏面からの照明に対するゲート電
極８２の半導体層８４への光遮蔽が不十分となる。この
ため、図９に示す半導体層８４のチャネル端部８４ａに
おいて光電導が発生しトランジスタ特性を劣化させ、特
にオフ電流が増加することにより表示特性の欠陥が生じ
やすくなるという課題を有していた。また、第１の従来
例では、図７における側壁絶縁膜７７がＴａ金属の陽極
酸化膜であることから、光に対して透明であり、明らか
に半導体層７４がゲート電極７２よりも大きいパターン
となるため、半導体層７４が基板７１の裏面からの照明
に対して影響されやすくなる。第１の従来例に対する平
面図は示していないが、ほぼ図９と同様であり、図９に
おけるチャネル端部８４ａと同一部位において光電導が
発生し、第２の従来例と同様、またはそれ以上に表示特
性の欠陥が生じやすくなるという課題を有していた。
来例のような構造および製造方法では、半導体層８４が
ゲート電極８２とほぼ同じパターンであるため、表示素
子として、基板８１の裏面からの照明に対するゲート電
極８２の半導体層８４への光遮蔽が不十分となる。この
ため、図９に示す半導体層８４のチャネル端部８４ａに
おいて光電導が発生しトランジスタ特性を劣化させ、特
にオフ電流が増加することにより表示特性の欠陥が生じ
やすくなるという課題を有していた。また、第１の従来
例では、図７における側壁絶縁膜７７がＴａ金属の陽極
酸化膜であることから、光に対して透明であり、明らか
に半導体層７４がゲート電極７２よりも大きいパターン
となるため、半導体層７４が基板７１の裏面からの照明
に対して影響されやすくなる。第１の従来例に対する平
面図は示していないが、ほぼ図９と同様であり、図９に
おけるチャネル端部８４ａと同一部位において光電導が
発生し、第２の従来例と同様、またはそれ以上に表示特
性の欠陥が生じやすくなるという課題を有していた。
【０００７】本発明は上記課題に鑑み、基板の裏面から
の照明に対する半導体層の光遮蔽を充分に行い、オフ電
流の増加による輝点欠陥等の発生のない薄膜トランジス
タおよびその製造方法を提供することを目的とする。
の照明に対する半導体層の光遮蔽を充分に行い、オフ電
流の増加による輝点欠陥等の発生のない薄膜トランジス
タおよびその製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】前記目的を達成するた
め、本発明の第一の薄膜トランジスタは、透明な基板上
に積層されたゲート電極、ゲート絶縁体層、半導体層、
およびソース・ドレイン配線を備えた薄膜トランジスタ
において、ゲート電極とゲート絶縁体層と半導体層が略
同一パターンで積層され、前記ゲート電極の側壁と前記
半導体層の側壁を覆う遮光絶縁性側壁膜と、少なくとも
前記遮光絶縁性側壁膜により前記ゲート電極から絶縁隔
離されたソース・ドレイン電極配線とを有することを特
徴とする。ここで遮光性の程度は、液晶表示素子として
用いたとき、バックライトによる薄膜トランジスタの特
性劣化が表示品位に影響を及ぼさない程度であることが
必要であり、具体的数値で表現すると例えば光透過率
０．１％程度となる。またパターンが略同一としたの
は、あらかじめ積層した多層膜を一つのマスクでエッチ
ング加工するため、積層した膜それぞれのエッチング速
度が完全には一致しないことによるパターン寸法のがた
つきが生じることを考慮したためである。具体的にはパ
ターンの片側０．５μｍ以内の範囲内である。前記構成
においては、ゲート電極の側壁に前記ゲート電極の陽極
酸化膜が存在することが好ましい。この陽極酸化膜は透
明であってもよいし、遮光性のものであってもよい。ま
た前記構成においては、遮光絶縁性側壁膜が黒色有機膜
であることが好ましい。ここで黒色有機膜とは、一般に
ブラックレジストと呼ばれるもので、カラーフィルター
と同じく有機顔料とアクリル系樹脂から構成される。通
常のフォトレジスト工程とほぼ同じ方法で使用するもの
である。
め、本発明の第一の薄膜トランジスタは、透明な基板上
に積層されたゲート電極、ゲート絶縁体層、半導体層、
およびソース・ドレイン配線を備えた薄膜トランジスタ
において、ゲート電極とゲート絶縁体層と半導体層が略
同一パターンで積層され、前記ゲート電極の側壁と前記
半導体層の側壁を覆う遮光絶縁性側壁膜と、少なくとも
前記遮光絶縁性側壁膜により前記ゲート電極から絶縁隔
離されたソース・ドレイン電極配線とを有することを特
徴とする。ここで遮光性の程度は、液晶表示素子として
用いたとき、バックライトによる薄膜トランジスタの特
性劣化が表示品位に影響を及ぼさない程度であることが
必要であり、具体的数値で表現すると例えば光透過率
０．１％程度となる。またパターンが略同一としたの
は、あらかじめ積層した多層膜を一つのマスクでエッチ
ング加工するため、積層した膜それぞれのエッチング速
度が完全には一致しないことによるパターン寸法のがた
つきが生じることを考慮したためである。具体的にはパ
ターンの片側０．５μｍ以内の範囲内である。前記構成
においては、ゲート電極の側壁に前記ゲート電極の陽極
酸化膜が存在することが好ましい。この陽極酸化膜は透
明であってもよいし、遮光性のものであってもよい。ま
た前記構成においては、遮光絶縁性側壁膜が黒色有機膜
であることが好ましい。ここで黒色有機膜とは、一般に
ブラックレジストと呼ばれるもので、カラーフィルター
と同じく有機顔料とアクリル系樹脂から構成される。通
常のフォトレジスト工程とほぼ同じ方法で使用するもの
である。
【０００９】次に本発明の第二の薄膜トランジスタは、
透明な基板上に積層されたゲート電極、ゲート絶縁体
層、半導体層、およびソース・ドレイン配線を備えた薄
膜トランジスタにおいて、ゲート電極とゲート絶縁体層
が略同一パターンで積層され、前記半導体層が前記ゲー
ト電極より小さいパターンであり、前記ゲート電極の側
壁を覆う絶縁性側壁膜と、前記絶縁性側壁膜により前記
ゲート電極から絶縁隔離されたソース・ドレイン電極配
線とを有することを特徴とする。前記構成においては、
絶縁性側壁膜がゲート電極の陽極酸化膜であってもよ
い。また前記構成においては、ゲート電極の側壁に前記
ゲート電極の陽極酸化膜が存在することが好ましい。す
なわちゲート電極の側壁に前記ゲート電極の陽極酸化膜
が存在し、さらに陽極酸化膜を覆う絶縁性側壁膜が存在
する場合である。また前記構成においては、絶縁性側壁
膜が、窒化シリコン膜、酸化シリコン膜および有機膜か
ら選ばれる少なくとも１つの膜であることが好ましい。
ここで有機膜とはカラーフィルターそのものや、ブラッ
クレジストの顔料をぬいて透明であるものをいう。また
前記構成においては、絶縁性側壁膜が遮光性膜であって
もよい。また前記構成においては、ゲート電極がＡｌま
たはＡｌ合金からなるものであってもよい。また前記構
成においては、ゲート電極がＴａまたはＴａ合金からな
るものであってもよい。また前記構成においては、ソー
ス・ドレイン配線と半導体層との間にコンタクト層を存
在させてもよい。また前記構成においては、ソース・ド
レイン配線の表面に保護層が存在していてもよい。
透明な基板上に積層されたゲート電極、ゲート絶縁体
層、半導体層、およびソース・ドレイン配線を備えた薄
膜トランジスタにおいて、ゲート電極とゲート絶縁体層
が略同一パターンで積層され、前記半導体層が前記ゲー
ト電極より小さいパターンであり、前記ゲート電極の側
壁を覆う絶縁性側壁膜と、前記絶縁性側壁膜により前記
ゲート電極から絶縁隔離されたソース・ドレイン電極配
線とを有することを特徴とする。前記構成においては、
絶縁性側壁膜がゲート電極の陽極酸化膜であってもよ
い。また前記構成においては、ゲート電極の側壁に前記
ゲート電極の陽極酸化膜が存在することが好ましい。す
なわちゲート電極の側壁に前記ゲート電極の陽極酸化膜
が存在し、さらに陽極酸化膜を覆う絶縁性側壁膜が存在
する場合である。また前記構成においては、絶縁性側壁
膜が、窒化シリコン膜、酸化シリコン膜および有機膜か
ら選ばれる少なくとも１つの膜であることが好ましい。
ここで有機膜とはカラーフィルターそのものや、ブラッ
クレジストの顔料をぬいて透明であるものをいう。また
前記構成においては、絶縁性側壁膜が遮光性膜であって
もよい。また前記構成においては、ゲート電極がＡｌま
たはＡｌ合金からなるものであってもよい。また前記構
成においては、ゲート電極がＴａまたはＴａ合金からな
るものであってもよい。また前記構成においては、ソー
ス・ドレイン配線と半導体層との間にコンタクト層を存
在させてもよい。また前記構成においては、ソース・ド
レイン配線の表面に保護層が存在していてもよい。
【００１０】次に本発明の薄膜トランジスタの製造方法
は、基板上に積層されたゲート電極、ゲート絶縁体層、
半導体層、およびソース・ドレイン配線を備えた薄膜ト
ランジスタの製造方法において、基板上にゲート電極膜
とゲート絶縁体膜と半導体膜とを成膜し、前記ゲート電
極膜と前記ゲート絶縁体膜と前記半導体膜とを同一マス
クを用いてパターニングしゲート電極とゲート絶縁体層
と半導体層とが積層されたパターンを形成し、前記基板
およびパターンの表面に遮光絶縁性膜を形成し、異方性
ドライエッチングにより前記ゲート電極と前記半導体層
の側壁とを覆う遮光絶縁性側壁膜を形成し、前記遮光絶
縁性側壁膜により前記ゲート電極から絶縁隔離したソー
ス・ドレイン金属膜を前記基板と遮光膜およびパターン
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することを特徴とする。
は、基板上に積層されたゲート電極、ゲート絶縁体層、
半導体層、およびソース・ドレイン配線を備えた薄膜ト
ランジスタの製造方法において、基板上にゲート電極膜
とゲート絶縁体膜と半導体膜とを成膜し、前記ゲート電
極膜と前記ゲート絶縁体膜と前記半導体膜とを同一マス
クを用いてパターニングしゲート電極とゲート絶縁体層
と半導体層とが積層されたパターンを形成し、前記基板
およびパターンの表面に遮光絶縁性膜を形成し、異方性
ドライエッチングにより前記ゲート電極と前記半導体層
の側壁とを覆う遮光絶縁性側壁膜を形成し、前記遮光絶
縁性側壁膜により前記ゲート電極から絶縁隔離したソー
ス・ドレイン金属膜を前記基板と遮光膜およびパターン
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することを特徴とする。
【００１１】前記構成においては、半導体膜の上に低抵
抗膜とコンタクト金属膜とを成膜し、ゲート電極膜とゲ
ート絶縁体膜と半導体膜と低抵抗膜とコンタクト金属膜
とを第１のマスクを用いてパターニングしゲート電極と
ゲート絶縁体層と半導体層とコンタクト層とコンタクト
金属層とを形成し、前記ゲート電極とゲート絶縁体層と
半導体層を前記コンタクト金属層よりも小さくし、前記
基板およびコンタクト金属層の表面を覆う遮光絶縁性膜
を形成後、前記コンタクト金属層を第２のマスクとした
異方性ドライエッチングにより、前記ゲート電極と半導
体層との側壁を覆う遮光絶縁性側壁膜を形成し、前記遮
光絶縁性側壁膜により前記ゲート電極から絶縁隔離した
ソース・ドレイン金属膜を前記基板および遮光性絶縁性
側壁膜の表面に成膜後パターニングしソース・ドレイン
電極配線を形成することが好ましい。
抗膜とコンタクト金属膜とを成膜し、ゲート電極膜とゲ
ート絶縁体膜と半導体膜と低抵抗膜とコンタクト金属膜
とを第１のマスクを用いてパターニングしゲート電極と
ゲート絶縁体層と半導体層とコンタクト層とコンタクト
金属層とを形成し、前記ゲート電極とゲート絶縁体層と
半導体層を前記コンタクト金属層よりも小さくし、前記
基板およびコンタクト金属層の表面を覆う遮光絶縁性膜
を形成後、前記コンタクト金属層を第２のマスクとした
異方性ドライエッチングにより、前記ゲート電極と半導
体層との側壁を覆う遮光絶縁性側壁膜を形成し、前記遮
光絶縁性側壁膜により前記ゲート電極から絶縁隔離した
ソース・ドレイン金属膜を前記基板および遮光性絶縁性
側壁膜の表面に成膜後パターニングしソース・ドレイン
電極配線を形成することが好ましい。
【００１２】また前記構成においては、基板上にゲート
電極とゲート絶縁体層と半導体層とを形成した後に、前
記ゲート電極を陽極酸化し前記ゲート絶縁体層により被
覆されていない前記ゲート電極の側壁部に陽極酸化膜を
形成し、前記基板および前記ゲート電極とゲート絶縁体
層と半導体層とが形成するパターンの表面に遮光絶縁性
膜を形成し、異方性ドライエッチングにより前記陽極酸
化膜と前記ゲート絶縁体層と前記半導体層の側壁とを覆
う遮光絶縁性側壁膜を形成し、前記陽極酸化膜と遮光絶
縁性側壁膜により前記ゲート電極から絶縁隔離したソー
ス・ドレイン金属膜を前記基板と遮光膜およびパターン
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することが好ましい。
電極とゲート絶縁体層と半導体層とを形成した後に、前
記ゲート電極を陽極酸化し前記ゲート絶縁体層により被
覆されていない前記ゲート電極の側壁部に陽極酸化膜を
形成し、前記基板および前記ゲート電極とゲート絶縁体
層と半導体層とが形成するパターンの表面に遮光絶縁性
膜を形成し、異方性ドライエッチングにより前記陽極酸
化膜と前記ゲート絶縁体層と前記半導体層の側壁とを覆
う遮光絶縁性側壁膜を形成し、前記陽極酸化膜と遮光絶
縁性側壁膜により前記ゲート電極から絶縁隔離したソー
ス・ドレイン金属膜を前記基板と遮光膜およびパターン
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することが好ましい。
【００１３】また前記構成においては、ゲート電極膜と
ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ
ーニングしゲート電極とゲート絶縁体層とを形成し、オ
ーバーエッチングにより前記ゲート電極よりも小さいパ
ターンを有する半導体層を形成し、前記基板およびパタ
ーンの表面を覆うように絶縁性膜を形成後、異方性ドラ
イエッチングにより前記ゲート電極の側壁を覆う絶縁性
側壁膜を形成し、前記絶縁性側壁膜により前記ゲート電
極から絶縁隔離したソース・ドレイン金属膜を前記基板
および絶縁性側壁膜の表面に成膜後パターニングしソー
ス・ドレイン電極配線を形成することが好ましい。ここ
でオーバーエッチングとは、エッチングの終点時間以上
にエッチング操作をすることをいう。マスクを用いたエ
ッチングにおいて、通常マスクの非被覆部でエッチング
目的物が除去された時点でエッチング終了とするのに対
し、オーバーエッチングではエッチング操作を続行し、
マスクの下部（裏側）までエッチング目的物をエッチン
グし、マスクサイズより小さいエッチング目的物のパタ
ーンを得る。また、ゲート電極の側壁を覆う絶縁性側壁
膜はゲート電極のみでなくゲート絶縁体膜と半導体膜の
側壁を覆っていてもよい。
ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ
ーニングしゲート電極とゲート絶縁体層とを形成し、オ
ーバーエッチングにより前記ゲート電極よりも小さいパ
ターンを有する半導体層を形成し、前記基板およびパタ
ーンの表面を覆うように絶縁性膜を形成後、異方性ドラ
イエッチングにより前記ゲート電極の側壁を覆う絶縁性
側壁膜を形成し、前記絶縁性側壁膜により前記ゲート電
極から絶縁隔離したソース・ドレイン金属膜を前記基板
および絶縁性側壁膜の表面に成膜後パターニングしソー
ス・ドレイン電極配線を形成することが好ましい。ここ
でオーバーエッチングとは、エッチングの終点時間以上
にエッチング操作をすることをいう。マスクを用いたエ
ッチングにおいて、通常マスクの非被覆部でエッチング
目的物が除去された時点でエッチング終了とするのに対
し、オーバーエッチングではエッチング操作を続行し、
マスクの下部（裏側）までエッチング目的物をエッチン
グし、マスクサイズより小さいエッチング目的物のパタ
ーンを得る。また、ゲート電極の側壁を覆う絶縁性側壁
膜はゲート電極のみでなくゲート絶縁体膜と半導体膜の
側壁を覆っていてもよい。
【００１４】また前記構成においては、ゲート電極膜と
ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ
ーニングしゲート電極とゲート絶縁体層とを形成し、オ
ーバーエッチングにより前記ゲート電極よりも小さいパ
ターンを有する半導体層を形成し、前記ゲート電極を陽
極酸化し前記ゲート絶縁体層により被覆されていない前
記ゲート電極の側壁部に陽極酸化膜を形成し、前記陽極
酸化膜により前記ゲート電極から絶縁隔離したソース・
ドレイン金属膜を前記基板、前記ゲート電極の側壁、前
記絶縁体層の側壁、および前記半導体層の側壁の表面に
成膜後パターニングしソース・ドレイン電極配線を形成
することが好ましい。
ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ
ーニングしゲート電極とゲート絶縁体層とを形成し、オ
ーバーエッチングにより前記ゲート電極よりも小さいパ
ターンを有する半導体層を形成し、前記ゲート電極を陽
極酸化し前記ゲート絶縁体層により被覆されていない前
記ゲート電極の側壁部に陽極酸化膜を形成し、前記陽極
酸化膜により前記ゲート電極から絶縁隔離したソース・
ドレイン金属膜を前記基板、前記ゲート電極の側壁、前
記絶縁体層の側壁、および前記半導体層の側壁の表面に
成膜後パターニングしソース・ドレイン電極配線を形成
することが好ましい。
【００１５】また前記構成においては、ゲート電極膜と
ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ
ーニングしゲート電極とゲート絶縁体層とを形成し、オ
ーバーエッチングにより前記ゲート電極よりも小さいパ
ターンを有する半導体層を形成し、前記ゲート電極を陽
極酸化し前記ゲート絶縁体層により被覆されていない前
記ゲート電極の側壁部に陽極酸化膜を形成し、前記基板
およびパターンの表面に絶縁性膜を形成後、異方性ドラ
イエッチングにより前記陽極酸化膜を覆う絶縁性側壁膜
を形成し、前記陽極酸化膜と前記絶縁性側壁膜とにより
前記ゲート電極の側壁から絶縁隔離したソース・ドレイ
ン金属膜を前記基板および絶縁性側壁膜の表面に成膜後
パターニングしソース・ドレイン電極配線を形成するこ
とが好ましい。また前記構成においては、異方性ドライ
エッチングが酸素を含むプラズマによる反応性イオンエ
ッチングであることが好ましい。また前記構成において
は、半導体層の上に低抵抗層を形成してもよい。また前
記構成においては、ソース・ドレイン配線の表面に保護
層を形成してもよい。
ゲート絶縁体膜と半導体膜とを同一マスクを用いてパタ
ーニングしゲート電極とゲート絶縁体層とを形成し、オ
ーバーエッチングにより前記ゲート電極よりも小さいパ
ターンを有する半導体層を形成し、前記ゲート電極を陽
極酸化し前記ゲート絶縁体層により被覆されていない前
記ゲート電極の側壁部に陽極酸化膜を形成し、前記基板
およびパターンの表面に絶縁性膜を形成後、異方性ドラ
イエッチングにより前記陽極酸化膜を覆う絶縁性側壁膜
を形成し、前記陽極酸化膜と前記絶縁性側壁膜とにより
前記ゲート電極の側壁から絶縁隔離したソース・ドレイ
ン金属膜を前記基板および絶縁性側壁膜の表面に成膜後
パターニングしソース・ドレイン電極配線を形成するこ
とが好ましい。また前記構成においては、異方性ドライ
エッチングが酸素を含むプラズマによる反応性イオンエ
ッチングであることが好ましい。また前記構成において
は、半導体層の上に低抵抗層を形成してもよい。また前
記構成においては、ソース・ドレイン配線の表面に保護
層を形成してもよい。
【００１６】
【発明の実施の形態】前記本発明の第一の薄膜トランジ
スタによれば、透明な基板上に積層されたゲート電極、
ゲート絶縁体層、半導体層、およびソース・ドレイン配
線を備えた薄膜トランジスタにおいて、ゲート電極とゲ
ート絶縁体層と半導体層が略同一パターンで積層され、
前記ゲート電極の側壁と前記半導体層の側壁を覆う遮光
絶縁性側壁膜と、前記遮光絶縁性側壁膜により前記ゲー
ト電極から絶縁隔離されたソース・ドレイン電極配線と
を有することにより、基板の裏面からの照明に対する半
導体層の光遮蔽を充分に行い、オフ電流の増加による輝
点欠陥等の発生のない薄膜トランジスタを達成できる。
ゲート電極の側壁に前記ゲート電極の陽極酸化膜が存在
する場合、例えばシュウ酸、マロン酸、ジグリコール
酸、マレイン酸、アセチレンジカルボン酸、リンゴ酸、
酒石酸、クエン酸、グリオキシル酸、またはこれらの混
酸を電解液として用いることにより、黄褐色ないしは濃
い灰色の遮光性の陽極酸化膜が形成される。
スタによれば、透明な基板上に積層されたゲート電極、
ゲート絶縁体層、半導体層、およびソース・ドレイン配
線を備えた薄膜トランジスタにおいて、ゲート電極とゲ
ート絶縁体層と半導体層が略同一パターンで積層され、
前記ゲート電極の側壁と前記半導体層の側壁を覆う遮光
絶縁性側壁膜と、前記遮光絶縁性側壁膜により前記ゲー
ト電極から絶縁隔離されたソース・ドレイン電極配線と
を有することにより、基板の裏面からの照明に対する半
導体層の光遮蔽を充分に行い、オフ電流の増加による輝
点欠陥等の発生のない薄膜トランジスタを達成できる。
ゲート電極の側壁に前記ゲート電極の陽極酸化膜が存在
する場合、例えばシュウ酸、マロン酸、ジグリコール
酸、マレイン酸、アセチレンジカルボン酸、リンゴ酸、
酒石酸、クエン酸、グリオキシル酸、またはこれらの混
酸を電解液として用いることにより、黄褐色ないしは濃
い灰色の遮光性の陽極酸化膜が形成される。
【００１７】次に前記本発明の第二の薄膜トランジスタ
によれば、透明な基板上に積層されたゲート電極、ゲー
ト絶縁体層、半導体層、およびソース・ドレイン配線を
備えた薄膜トランジスタにおいて、ゲート電極とゲート
絶縁体層が略同一パターンで積層され、前記半導体層が
前記ゲート電極より小さいパターンであり、前記ゲート
電極の側壁を覆う絶縁性側壁膜と、前記絶縁性側壁膜に
より前記ゲート電極から絶縁隔離されたソース・ドレイ
ン電極配線とを有することにより、基板の裏面からの照
明に対する半導体層の光遮蔽を充分に行い、オフ電流の
増加による輝点欠陥等の発生のない薄膜トランジスタを
達成できる。
によれば、透明な基板上に積層されたゲート電極、ゲー
ト絶縁体層、半導体層、およびソース・ドレイン配線を
備えた薄膜トランジスタにおいて、ゲート電極とゲート
絶縁体層が略同一パターンで積層され、前記半導体層が
前記ゲート電極より小さいパターンであり、前記ゲート
電極の側壁を覆う絶縁性側壁膜と、前記絶縁性側壁膜に
より前記ゲート電極から絶縁隔離されたソース・ドレイ
ン電極配線とを有することにより、基板の裏面からの照
明に対する半導体層の光遮蔽を充分に行い、オフ電流の
増加による輝点欠陥等の発生のない薄膜トランジスタを
達成できる。
【００１８】次に前記本発明の薄膜トランジスタの製造
方法によれば、基板上に積層されたゲート電極、ゲート
絶縁体層、半導体層、およびソース・ドレイン配線を備
えた薄膜トランジスタの製造方法において、基板上にゲ
ート電極膜とゲート絶縁体膜と半導体膜とを成膜し、前
記ゲート電極膜と前記ゲート絶縁体膜と前記半導体膜と
を同一マスクを用いてパターニングしゲート電極とゲー
ト絶縁体層と半導体層とが積層されたパターンを形成
し、前記基板およびパターンの表面に遮光絶縁性膜を形
成し、異方性ドライエッチングにより前記ゲート電極と
前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成
し、前記遮光絶縁性側壁膜により前記ゲート電極から絶
縁隔離したソース・ドレイン金属膜を前記基板と遮光膜
およびパターンの表面に成膜後パターニングしソース・
ドレイン電極配線を形成することにより、本発明の第一
の薄膜トランジスタを効率よく合理的に製造することが
できる。前記構成において、半導体膜の上に低抵抗膜と
コンタクト金属膜とを成膜し、ゲート電極膜とゲート絶
縁体膜と半導体膜と低抵抗膜とコンタクト金属膜とを第
１のマスクを用いてパターニングしゲート電極とゲート
絶縁体層と半導体層とコンタクト層とコンタクト金属層
とを形成し、前記ゲート電極とゲート絶縁体層と半導体
層を前記コンタクト金属層よりも小さくし、前記基板お
よびコンタクト金属層の表面を覆う遮光絶縁性膜を形成
後、前記コンタクト金属層を第２のマスクとした異方性
ドライエッチングにより、前記ゲート電極と半導体層と
の側壁を覆う遮光絶縁性側壁膜を形成し、前記遮光絶縁
性側壁膜により前記ゲート電極から絶縁隔離したソース
・ドレイン金属膜を前記基板および遮光性絶縁性側壁膜
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することにより、遮光絶縁性側壁膜をより効率
的に形成できる。また、基板上にゲート電極とゲート絶
縁体層と半導体層とを形成した後に、前記ゲート電極を
陽極酸化し前記ゲート絶縁体層により被覆されていない
前記ゲート電極の側壁部に陽極酸化膜を形成し、前記基
板およびパターンの表面に遮光絶縁性膜を形成し、異方
性ドライエッチングにより前記陽極酸化膜と前記ゲート
絶縁体層と前記半導体層の側壁とを覆う遮光絶縁性側壁
膜を形成し、前記陽極酸化膜と遮光絶縁性側壁膜により
前記ゲート電極から絶縁隔離したソース・ドレイン金属
膜を前記基板と遮光膜およびパターンの表面に成膜後パ
ターニングしソース・ドレイン電極配線を形成すること
により、ゲート電極の側壁部に陽極酸化膜を備え、かつ
半導体層が遮光絶縁性側壁膜で覆われた薄膜トランジス
タを製造することができる。
方法によれば、基板上に積層されたゲート電極、ゲート
絶縁体層、半導体層、およびソース・ドレイン配線を備
えた薄膜トランジスタの製造方法において、基板上にゲ
ート電極膜とゲート絶縁体膜と半導体膜とを成膜し、前
記ゲート電極膜と前記ゲート絶縁体膜と前記半導体膜と
を同一マスクを用いてパターニングしゲート電極とゲー
ト絶縁体層と半導体層とが積層されたパターンを形成
し、前記基板およびパターンの表面に遮光絶縁性膜を形
成し、異方性ドライエッチングにより前記ゲート電極と
前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成
し、前記遮光絶縁性側壁膜により前記ゲート電極から絶
縁隔離したソース・ドレイン金属膜を前記基板と遮光膜
およびパターンの表面に成膜後パターニングしソース・
ドレイン電極配線を形成することにより、本発明の第一
の薄膜トランジスタを効率よく合理的に製造することが
できる。前記構成において、半導体膜の上に低抵抗膜と
コンタクト金属膜とを成膜し、ゲート電極膜とゲート絶
縁体膜と半導体膜と低抵抗膜とコンタクト金属膜とを第
１のマスクを用いてパターニングしゲート電極とゲート
絶縁体層と半導体層とコンタクト層とコンタクト金属層
とを形成し、前記ゲート電極とゲート絶縁体層と半導体
層を前記コンタクト金属層よりも小さくし、前記基板お
よびコンタクト金属層の表面を覆う遮光絶縁性膜を形成
後、前記コンタクト金属層を第２のマスクとした異方性
ドライエッチングにより、前記ゲート電極と半導体層と
の側壁を覆う遮光絶縁性側壁膜を形成し、前記遮光絶縁
性側壁膜により前記ゲート電極から絶縁隔離したソース
・ドレイン金属膜を前記基板および遮光性絶縁性側壁膜
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することにより、遮光絶縁性側壁膜をより効率
的に形成できる。また、基板上にゲート電極とゲート絶
縁体層と半導体層とを形成した後に、前記ゲート電極を
陽極酸化し前記ゲート絶縁体層により被覆されていない
前記ゲート電極の側壁部に陽極酸化膜を形成し、前記基
板およびパターンの表面に遮光絶縁性膜を形成し、異方
性ドライエッチングにより前記陽極酸化膜と前記ゲート
絶縁体層と前記半導体層の側壁とを覆う遮光絶縁性側壁
膜を形成し、前記陽極酸化膜と遮光絶縁性側壁膜により
前記ゲート電極から絶縁隔離したソース・ドレイン金属
膜を前記基板と遮光膜およびパターンの表面に成膜後パ
ターニングしソース・ドレイン電極配線を形成すること
により、ゲート電極の側壁部に陽極酸化膜を備え、かつ
半導体層が遮光絶縁性側壁膜で覆われた薄膜トランジス
タを製造することができる。
【００１９】また、ゲート電極膜とゲート絶縁体膜と半
導体膜とを同一マスクを用いてパターニングしゲート電
極とゲート絶縁体層とを形成し、オーバーエッチングに
より前記ゲート電極よりも小さいパターンを有する半導
体層を形成し、前記基板およびパターンの表面に絶縁性
膜を形成後、異方性ドライエッチングにより前記ゲート
電極の側壁を覆う絶縁性側壁膜を形成し、前記絶縁性側
壁膜により前記ゲート電極から絶縁隔離したソース・ド
レイン金属膜を前記基板および絶縁性側壁膜の表面に成
膜後パターニングしソース・ドレイン電極配線を形成す
ることにより、前記本発明の第二の薄膜トランジスタを
製造できる。また、ゲート電極膜とゲート絶縁体膜と半
導体膜とを同一マスクを用いてパターニングしゲート電
極とゲート絶縁体層とを形成し、オーバーエッチングに
より前記ゲート電極よりも小さいパターンを有する半導
体層を形成し、前記ゲート電極を陽極酸化し前記ゲート
絶縁体層により被覆されていない前記ゲート電極の側壁
部に陽極酸化膜を形成し、前記陽極酸化膜により前記ゲ
ート電極から絶縁隔離したソース・ドレイン金属膜を前
記基板、前記ゲート電極の側壁、前記絶縁体層の側壁、
および前記半導体層の側壁の表面に成膜後パターニング
しソース・ドレイン電極配線を形成することにより、ゲ
ート電極の陽極酸化膜が絶縁性側壁膜を兼ねた前記本発
明の第二の薄膜トランジスタを製造できる。また、ゲー
ト電極膜とゲート絶縁体膜と半導体膜とを同一マスクを
用いてパターニングしゲート電極とゲート絶縁体層とを
形成し、オーバーエッチングにより前記ゲート電極より
も小さいパターンを有する半導体層を形成し、前記ゲー
ト電極を陽極酸化し前記ゲート絶縁体層により被覆され
ていない前記ゲート電極の側壁部に陽極酸化膜を形成
し、前記基板およびパターンの表面に絶縁性膜を形成
後、異方性ドライエッチングにより前記陽極酸化膜を覆
う絶縁性側壁膜を形成し、前記陽極酸化膜と前記絶縁性
側壁膜とにより前記ゲート電極の側壁から絶縁隔離した
ソース・ドレイン金属膜を前記基板および絶縁性側壁膜
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することにより、ゲート電極の側壁部に陽極酸
化膜を備え、かつ半導体層が遮光絶縁性側壁膜で覆われ
た薄膜トランジスタを製造することができる。。また、
異方性ドライエッチングが酸素を含むプラズマによる反
応性イオンエッチングであるという本発明の好ましい例
によれば、特に黒色有機膜または有機膜で絶縁性膜を形
成する場合に効率的に形成することができる。
導体膜とを同一マスクを用いてパターニングしゲート電
極とゲート絶縁体層とを形成し、オーバーエッチングに
より前記ゲート電極よりも小さいパターンを有する半導
体層を形成し、前記基板およびパターンの表面に絶縁性
膜を形成後、異方性ドライエッチングにより前記ゲート
電極の側壁を覆う絶縁性側壁膜を形成し、前記絶縁性側
壁膜により前記ゲート電極から絶縁隔離したソース・ド
レイン金属膜を前記基板および絶縁性側壁膜の表面に成
膜後パターニングしソース・ドレイン電極配線を形成す
ることにより、前記本発明の第二の薄膜トランジスタを
製造できる。また、ゲート電極膜とゲート絶縁体膜と半
導体膜とを同一マスクを用いてパターニングしゲート電
極とゲート絶縁体層とを形成し、オーバーエッチングに
より前記ゲート電極よりも小さいパターンを有する半導
体層を形成し、前記ゲート電極を陽極酸化し前記ゲート
絶縁体層により被覆されていない前記ゲート電極の側壁
部に陽極酸化膜を形成し、前記陽極酸化膜により前記ゲ
ート電極から絶縁隔離したソース・ドレイン金属膜を前
記基板、前記ゲート電極の側壁、前記絶縁体層の側壁、
および前記半導体層の側壁の表面に成膜後パターニング
しソース・ドレイン電極配線を形成することにより、ゲ
ート電極の陽極酸化膜が絶縁性側壁膜を兼ねた前記本発
明の第二の薄膜トランジスタを製造できる。また、ゲー
ト電極膜とゲート絶縁体膜と半導体膜とを同一マスクを
用いてパターニングしゲート電極とゲート絶縁体層とを
形成し、オーバーエッチングにより前記ゲート電極より
も小さいパターンを有する半導体層を形成し、前記ゲー
ト電極を陽極酸化し前記ゲート絶縁体層により被覆され
ていない前記ゲート電極の側壁部に陽極酸化膜を形成
し、前記基板およびパターンの表面に絶縁性膜を形成
後、異方性ドライエッチングにより前記陽極酸化膜を覆
う絶縁性側壁膜を形成し、前記陽極酸化膜と前記絶縁性
側壁膜とにより前記ゲート電極の側壁から絶縁隔離した
ソース・ドレイン金属膜を前記基板および絶縁性側壁膜
の表面に成膜後パターニングしソース・ドレイン電極配
線を形成することにより、ゲート電極の側壁部に陽極酸
化膜を備え、かつ半導体層が遮光絶縁性側壁膜で覆われ
た薄膜トランジスタを製造することができる。。また、
異方性ドライエッチングが酸素を含むプラズマによる反
応性イオンエッチングであるという本発明の好ましい例
によれば、特に黒色有機膜または有機膜で絶縁性膜を形
成する場合に効率的に形成することができる。
【００２０】本発明では、上記した構造および方法によ
って、ゲート電極のパターニングとトランジスタ領域を
決定する半導体層等のパターニングとを、一回のフォト
・エッチング工程で形成することが可能であるととも
に、半導体層のチャネル端部が基板裏面からの照明に対
し充分に光遮蔽される。
って、ゲート電極のパターニングとトランジスタ領域を
決定する半導体層等のパターニングとを、一回のフォト
・エッチング工程で形成することが可能であるととも
に、半導体層のチャネル端部が基板裏面からの照明に対
し充分に光遮蔽される。
【００２１】
【実施例】以下本発明を実施例を用いてさらに具体的に
説明する。 （実施例１）図１(ａ)、(ｂ)、(ｃ)、(ｄ)、(ｅ)は本実
施例の薄膜トランジスタの製造工程の断面図である。
説明する。 （実施例１）図１(ａ)、(ｂ)、(ｃ)、(ｄ)、(ｅ)は本実
施例の薄膜トランジスタの製造工程の断面図である。
【００２２】まず、縦３００ｍｍ×横４００ｍｍ×厚さ
１．１ｍｍのガラスからなる透明な基板１の上にＡｌＺ
ｒ合金からなるゲート電極膜２２をスパッタ蒸着法で厚
さ３００ｎｍに成膜し、次にプラズマ促進化学気相蒸着
（Plasma enhanced ChemicalVaper Deposition；以下Ｐ
−ＣＶＤ と略す）法により窒化シリコンからなるゲー
ト絶縁体膜２３（厚さ２００ｎｍ）と非晶質シリコンか
らなる半導体膜２４（厚さ２００ｎｍ）とリン添加非晶
質シリコンからなる低抵抗膜２５（厚さ５０ｎｍ）とを
成膜する（図１(ａ)）。次に、低抵抗膜２５上にゲート
配線パターンを有するレジスト（図示せず）を形成し、
前記レジストをマスクとし塩素系ガスを含むプラズマを
用いた反応性イオンエッチング法により、低抵抗膜２
５、半導体膜２４、ゲート絶縁体膜２３ならびにゲート
電極膜２２をエッチングし、それぞれコンタクト層５、
半導体層４、ゲート絶縁体層３ならびにゲート電極２を
形成する。次に、前記レジストを除去後、黒色有機膜
（富士ハントエレクトロニクステクノロジー社の商標名
カラーモザイク、ＣＫ−２０００）からなる遮光絶縁性
膜２６を公知のフォトレジスト工程（露光：４５０ｍＷ
／ｃｍ2、ベーク：２００℃、３０分）により全面ほぼ
等しい膜厚（２μｍ）に形成する（図１(ｂ)）。なお、
遮光絶縁性膜の光透過率は約０．１％であった。次に、
酸素プラズマを用いた反応性イオンエッチング法により
遮光絶縁性膜２６を異方性エッチングし、コンタクト層
５を露呈するとともに、コンタクト層５、半導体層４、
ゲート絶縁体層３ならびにゲート電極２の側面に遮光絶
縁性側壁膜２６ａを形成する（図１(ｃ)）。次に、Ｔｉ
とＡｌＺｒ合金との２層構造からなるソース・ドレイン
金属膜を全面に成膜後、ソース・ドレイン配線パターン
に加工し、さらに前記ソース・ドレイン配線パターン間
の露呈した前記コンタクト層５を除去し薄膜トランジス
タのソース・ドレイン領域を形成するとともに、前記ゲ
ート電極２に対し前記遮光絶縁性側壁膜２６ａにより絶
縁隔離したソース・ドレイン電極配線２７を形成し、配
線を有した薄膜トランジスタが得られる（図１(ｄ)）。
さらに、全面に窒化シリコンからなる保護膜２８を形成
後、前記ソース・ドレイン電極配線２７と接続した酸化
インジュウム錫からなる画素電極８を形成し、液晶表示
装置において画素電極を配線した薄膜トランジスタのア
レイ構造が完成する（図１(ｅ)）。
１．１ｍｍのガラスからなる透明な基板１の上にＡｌＺ
ｒ合金からなるゲート電極膜２２をスパッタ蒸着法で厚
さ３００ｎｍに成膜し、次にプラズマ促進化学気相蒸着
（Plasma enhanced ChemicalVaper Deposition；以下Ｐ
−ＣＶＤ と略す）法により窒化シリコンからなるゲー
ト絶縁体膜２３（厚さ２００ｎｍ）と非晶質シリコンか
らなる半導体膜２４（厚さ２００ｎｍ）とリン添加非晶
質シリコンからなる低抵抗膜２５（厚さ５０ｎｍ）とを
成膜する（図１(ａ)）。次に、低抵抗膜２５上にゲート
配線パターンを有するレジスト（図示せず）を形成し、
前記レジストをマスクとし塩素系ガスを含むプラズマを
用いた反応性イオンエッチング法により、低抵抗膜２
５、半導体膜２４、ゲート絶縁体膜２３ならびにゲート
電極膜２２をエッチングし、それぞれコンタクト層５、
半導体層４、ゲート絶縁体層３ならびにゲート電極２を
形成する。次に、前記レジストを除去後、黒色有機膜
（富士ハントエレクトロニクステクノロジー社の商標名
カラーモザイク、ＣＫ−２０００）からなる遮光絶縁性
膜２６を公知のフォトレジスト工程（露光：４５０ｍＷ
／ｃｍ2、ベーク：２００℃、３０分）により全面ほぼ
等しい膜厚（２μｍ）に形成する（図１(ｂ)）。なお、
遮光絶縁性膜の光透過率は約０．１％であった。次に、
酸素プラズマを用いた反応性イオンエッチング法により
遮光絶縁性膜２６を異方性エッチングし、コンタクト層
５を露呈するとともに、コンタクト層５、半導体層４、
ゲート絶縁体層３ならびにゲート電極２の側面に遮光絶
縁性側壁膜２６ａを形成する（図１(ｃ)）。次に、Ｔｉ
とＡｌＺｒ合金との２層構造からなるソース・ドレイン
金属膜を全面に成膜後、ソース・ドレイン配線パターン
に加工し、さらに前記ソース・ドレイン配線パターン間
の露呈した前記コンタクト層５を除去し薄膜トランジス
タのソース・ドレイン領域を形成するとともに、前記ゲ
ート電極２に対し前記遮光絶縁性側壁膜２６ａにより絶
縁隔離したソース・ドレイン電極配線２７を形成し、配
線を有した薄膜トランジスタが得られる（図１(ｄ)）。
さらに、全面に窒化シリコンからなる保護膜２８を形成
後、前記ソース・ドレイン電極配線２７と接続した酸化
インジュウム錫からなる画素電極８を形成し、液晶表示
装置において画素電極を配線した薄膜トランジスタのア
レイ構造が完成する（図１(ｅ)）。
【００２３】以上のように本実施例によれば、コンタク
ト層５、半導体層４、ゲート絶縁体層３ならびにゲート
電極２の側面に黒色有機膜からなる遮光絶縁性側壁膜２
６ａを有するため、基板裏面からの照明に対し半導体層
４を充分光遮蔽することが可能となる。
ト層５、半導体層４、ゲート絶縁体層３ならびにゲート
電極２の側面に黒色有機膜からなる遮光絶縁性側壁膜２
６ａを有するため、基板裏面からの照明に対し半導体層
４を充分光遮蔽することが可能となる。
【００２４】（実施例２）図２(ａ)、(ｂ)、(ｃ)、
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。
【００２５】実施例１と同様にして、ガラスからなる基
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜後、Ｔｉからなるコンタクト金
属膜３１をスパッタ蒸着法で成膜する（図２(ａ)）。次
に、コンタクト金属膜３１上にゲート配線パターンを有
するレジストを形成し、レジストを第１のマスクとし塩
素とフッ素の混合系ガスを含むプラズマを用いた反応性
イオンエッチング法により、コンタクト金属膜３１、低
抵抗膜２５、半導体膜２４、ゲート絶縁体膜２３ならび
にゲート電極膜２２をエッチングし、それぞれコンタク
ト金属層３１ａ、コンタクト層５、半導体層４、ゲート
絶縁体層３ならびにゲート電極２を形成する。ここで、
コンタクト金属膜３１に比べ、低抵抗膜２５、半導体膜
２４、ゲート絶縁体膜２３ならびにゲート電極膜２２を
オーバーエッチングし、コンタクト金属層３１ａのパタ
ーンが、それより下層のコンタクト層５、半導体層４、
ゲート絶縁体層３ならびにゲート電極２のパターンに比
べて大きく、いわゆる庇構造（またはオーバーハング）
となるように形成する。次に、レジストを除去後、実施
例１で用いたのと同様の黒色有機膜からなる遮光絶縁性
膜２６を回転または印刷で塗布する（図２(ｂ)）。次
に、酸素プラズマを用いた反応性イオンエッチング法に
よりコンタクト金属層３１ａを第２のマスクとして遮光
絶縁性膜２６をエッチバックし、コンタクト層５、半導
体層４、ゲート絶縁体層３ならびにゲート電極２の側壁
を覆う遮光絶縁性側壁膜２６ａを形成する（図２
(ｃ)）。次に、ＡｌＺｒ合金からなるソース・ドレイン
金属膜を全面に成膜後ソース・ドレイン配線パターンに
加工し、さらに前記ソース・ドレイン配線パターン間の
露呈したコンタクト金属層３１ａおよびその直下のコン
タクト層５を除去し、薄膜トランジスタのソース・ドレ
イン領域を形成するとともに、ゲート電極２に対し遮光
絶縁性側壁膜２６ａにより絶縁隔離したソース・ドレイ
ン電極配線２７を形成し、配線を有した薄膜トランジス
タが得られる（図２(ｄ)）。さらに、全面に窒化シリコ
ンからなる保護膜２８を形成後、ソース・ドレイン電極
配線２７と接続した酸化インジュウム錫からなる画素電
極８を形成し、液晶表示装置において画素電極を配線し
た薄膜トランジスタのアレイ構造が完成する（図２
(ｅ)）。
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜後、Ｔｉからなるコンタクト金
属膜３１をスパッタ蒸着法で成膜する（図２(ａ)）。次
に、コンタクト金属膜３１上にゲート配線パターンを有
するレジストを形成し、レジストを第１のマスクとし塩
素とフッ素の混合系ガスを含むプラズマを用いた反応性
イオンエッチング法により、コンタクト金属膜３１、低
抵抗膜２５、半導体膜２４、ゲート絶縁体膜２３ならび
にゲート電極膜２２をエッチングし、それぞれコンタク
ト金属層３１ａ、コンタクト層５、半導体層４、ゲート
絶縁体層３ならびにゲート電極２を形成する。ここで、
コンタクト金属膜３１に比べ、低抵抗膜２５、半導体膜
２４、ゲート絶縁体膜２３ならびにゲート電極膜２２を
オーバーエッチングし、コンタクト金属層３１ａのパタ
ーンが、それより下層のコンタクト層５、半導体層４、
ゲート絶縁体層３ならびにゲート電極２のパターンに比
べて大きく、いわゆる庇構造（またはオーバーハング）
となるように形成する。次に、レジストを除去後、実施
例１で用いたのと同様の黒色有機膜からなる遮光絶縁性
膜２６を回転または印刷で塗布する（図２(ｂ)）。次
に、酸素プラズマを用いた反応性イオンエッチング法に
よりコンタクト金属層３１ａを第２のマスクとして遮光
絶縁性膜２６をエッチバックし、コンタクト層５、半導
体層４、ゲート絶縁体層３ならびにゲート電極２の側壁
を覆う遮光絶縁性側壁膜２６ａを形成する（図２
(ｃ)）。次に、ＡｌＺｒ合金からなるソース・ドレイン
金属膜を全面に成膜後ソース・ドレイン配線パターンに
加工し、さらに前記ソース・ドレイン配線パターン間の
露呈したコンタクト金属層３１ａおよびその直下のコン
タクト層５を除去し、薄膜トランジスタのソース・ドレ
イン領域を形成するとともに、ゲート電極２に対し遮光
絶縁性側壁膜２６ａにより絶縁隔離したソース・ドレイ
ン電極配線２７を形成し、配線を有した薄膜トランジス
タが得られる（図２(ｄ)）。さらに、全面に窒化シリコ
ンからなる保護膜２８を形成後、ソース・ドレイン電極
配線２７と接続した酸化インジュウム錫からなる画素電
極８を形成し、液晶表示装置において画素電極を配線し
た薄膜トランジスタのアレイ構造が完成する（図２
(ｅ)）。
【００２６】以上のように本実施例によれば、コンタク
ト層５、半導体層４、ゲート絶縁体層３ならびにゲート
電極２の側面に黒色有機膜からなる遮光絶縁性側壁膜２
６ａを有するため、基板裏面からの照明に対し半導体層
４を充分光遮蔽することが可能となるとともに、コンタ
クト金属膜３１の成膜を低抵抗層２５の成膜に続いて行
うことにより低抵抗層２５の表面劣化に伴うコンタクト
金属膜３１と低抵抗層２５との接触抵抗の増加を低く押
さえ、薄膜トランジスタの電気的特性を改善することが
可能となる。
ト層５、半導体層４、ゲート絶縁体層３ならびにゲート
電極２の側面に黒色有機膜からなる遮光絶縁性側壁膜２
６ａを有するため、基板裏面からの照明に対し半導体層
４を充分光遮蔽することが可能となるとともに、コンタ
クト金属膜３１の成膜を低抵抗層２５の成膜に続いて行
うことにより低抵抗層２５の表面劣化に伴うコンタクト
金属膜３１と低抵抗層２５との接触抵抗の増加を低く押
さえ、薄膜トランジスタの電気的特性を改善することが
可能となる。
【００２７】なお、以上の実施例ではコンタクト金属膜
３１をＴｉからなるものを用いたが、コンタクト金属膜
３１は、低抵抗層２５を介して薄膜トランジスタの良好
なソース・ドレイン電極を形成でき、遮光絶縁性側壁膜
２６ａ形成時のマスクとなるものであればよく、Ｍｏや
ＭｏＳｉ合金などでもよい。
３１をＴｉからなるものを用いたが、コンタクト金属膜
３１は、低抵抗層２５を介して薄膜トランジスタの良好
なソース・ドレイン電極を形成でき、遮光絶縁性側壁膜
２６ａ形成時のマスクとなるものであればよく、Ｍｏや
ＭｏＳｉ合金などでもよい。
【００２８】（実施例３）図３(ａ)、(ｂ)、(ｃ)、
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程断
面図である。
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程断
面図である。
【００２９】実施例１と同様にして、ガラスからなる基
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜する（図３(ａ)）。次に、低抵
抗膜２５上にゲート配線パターンを有するレジストを形
成し、前記レジストをマスクとし塩素系ガスを含むプラ
ズマを用いた反応性イオンエッチング法により、低抵抗
膜２５、半導体膜２４、ゲート絶縁体膜２３ならびにゲ
ート電極膜２２をエッチングし、それぞれコンタクト層
５、半導体層４、ゲート絶縁体層３ならびにゲート電極
２を形成する。次にゲート電極２の露呈している側面に
対し、シュウ酸を電解液として陽極酸化を行い遮光性陽
極酸化膜４１を形成する。次に、前記レジストを除去
後、実施例１で用いたのと同様の黒色有機膜からなる遮
光絶縁性膜２６を実施例１と同様の方法で全面ほぼ等し
い膜厚（２μｍ）に形成する（図３(ｂ)）。次に、酸素
プラズマを用いた反応性イオンエッチング法により遮光
絶縁性膜２６を異方性エッチングし、コンタクト層５を
露呈するとともに、コンタクト層５、半導体層４、ゲー
ト絶縁体層３ならびに遮光性陽極酸化膜４１の側面に遮
光絶縁性側壁膜２６ａを形成する（図３(ｃ)）。次に、
ＴｉとＡｌＺｒ合金との２層構造からなるソース・ドレ
イン金属膜を全面に成膜後ソース・ドレイン配線パター
ンに加工し、さらに前記ソース・ドレイン配線パターン
間の露呈したコンタクト層５を除去し薄膜トランジスタ
のソース・ドレイン領域を形成するとともに、ゲート電
極２に対し遮光性陽極酸化膜４１および遮光絶縁性側壁
膜２６ａにより絶縁隔離したソース・ドレイン電極配線
２７を形成し、配線を有した薄膜トランジスタが得られ
る（図３(ｄ)）。さらに、全面に窒化シリコンからなる
保護膜２８を形成後、前記ソース・ドレイン電極配線２
７と接続した酸化インジュウム錫からなる画素電極８を
形成し、液晶表示装置において画素電極を配線した薄膜
トランジスタのアレイ構造が完成する（図３(ｅ)）。
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜する（図３(ａ)）。次に、低抵
抗膜２５上にゲート配線パターンを有するレジストを形
成し、前記レジストをマスクとし塩素系ガスを含むプラ
ズマを用いた反応性イオンエッチング法により、低抵抗
膜２５、半導体膜２４、ゲート絶縁体膜２３ならびにゲ
ート電極膜２２をエッチングし、それぞれコンタクト層
５、半導体層４、ゲート絶縁体層３ならびにゲート電極
２を形成する。次にゲート電極２の露呈している側面に
対し、シュウ酸を電解液として陽極酸化を行い遮光性陽
極酸化膜４１を形成する。次に、前記レジストを除去
後、実施例１で用いたのと同様の黒色有機膜からなる遮
光絶縁性膜２６を実施例１と同様の方法で全面ほぼ等し
い膜厚（２μｍ）に形成する（図３(ｂ)）。次に、酸素
プラズマを用いた反応性イオンエッチング法により遮光
絶縁性膜２６を異方性エッチングし、コンタクト層５を
露呈するとともに、コンタクト層５、半導体層４、ゲー
ト絶縁体層３ならびに遮光性陽極酸化膜４１の側面に遮
光絶縁性側壁膜２６ａを形成する（図３(ｃ)）。次に、
ＴｉとＡｌＺｒ合金との２層構造からなるソース・ドレ
イン金属膜を全面に成膜後ソース・ドレイン配線パター
ンに加工し、さらに前記ソース・ドレイン配線パターン
間の露呈したコンタクト層５を除去し薄膜トランジスタ
のソース・ドレイン領域を形成するとともに、ゲート電
極２に対し遮光性陽極酸化膜４１および遮光絶縁性側壁
膜２６ａにより絶縁隔離したソース・ドレイン電極配線
２７を形成し、配線を有した薄膜トランジスタが得られ
る（図３(ｄ)）。さらに、全面に窒化シリコンからなる
保護膜２８を形成後、前記ソース・ドレイン電極配線２
７と接続した酸化インジュウム錫からなる画素電極８を
形成し、液晶表示装置において画素電極を配線した薄膜
トランジスタのアレイ構造が完成する（図３(ｅ)）。
【００３０】以上のように本実施例によれば、ゲート電
極２の側面に遮光性陽極酸化膜４１を有し、かつコンタ
クト層５、半導体層４、ゲート絶縁体層３ならびに遮光
性陽極酸化膜４１の側面にさらに黒色有機膜からなる遮
光絶縁性側壁膜２６ａを有するため、基板裏面からの照
明に対し半導体層４を充分に光遮蔽することが可能とな
るとともに、ゲート電極２とソース・ドレイン電極配線
２７とが、遮光性陽極酸化膜４１および遮光絶縁性側壁
膜２６ａにより絶縁隔離されるため、ゲート電極２とソ
ース・ドレイン電極配線２７とのショート発生率を大幅
に低減することが可能となる。
極２の側面に遮光性陽極酸化膜４１を有し、かつコンタ
クト層５、半導体層４、ゲート絶縁体層３ならびに遮光
性陽極酸化膜４１の側面にさらに黒色有機膜からなる遮
光絶縁性側壁膜２６ａを有するため、基板裏面からの照
明に対し半導体層４を充分に光遮蔽することが可能とな
るとともに、ゲート電極２とソース・ドレイン電極配線
２７とが、遮光性陽極酸化膜４１および遮光絶縁性側壁
膜２６ａにより絶縁隔離されるため、ゲート電極２とソ
ース・ドレイン電極配線２７とのショート発生率を大幅
に低減することが可能となる。
【００３１】なお、以上の実施例ではゲート電極膜２２
をＡｌＺｒ合金からなるものとし、遮光性陽極酸化膜４
１をシュウ酸を電解液として前記ゲート電極膜２２を陽
極酸化したものとしたが、ゲート電極膜２２は、薄膜ト
ランジスタのゲート電極を形成でき、遮光性の陽極酸化
膜が形成できるものであればよく、Ｚｒ以外の高融点金
属とＡｌとの合金、またはＡｌに代えてＴａなどでもよ
い。
をＡｌＺｒ合金からなるものとし、遮光性陽極酸化膜４
１をシュウ酸を電解液として前記ゲート電極膜２２を陽
極酸化したものとしたが、ゲート電極膜２２は、薄膜ト
ランジスタのゲート電極を形成でき、遮光性の陽極酸化
膜が形成できるものであればよく、Ｚｒ以外の高融点金
属とＡｌとの合金、またはＡｌに代えてＴａなどでもよ
い。
【００３２】（実施例４）図４(ａ)、(ｂ)、(ｃ)、
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。実施例１と同様にして、ガラスからなる
基板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒
化シリコンからなるゲート絶縁体膜２３と非晶質シリコ
ンからなる半導体膜２４とリン添加非晶質シリコンから
なる低抵抗膜２５とを成膜する（図４(ａ)）。次に、低
抵抗膜２５上にゲート配線パターンを有するレジストを
形成し、前記レジストをマスクとし塩素とフッ素の混合
系ガスを含むプラズマを用いた反応性イオンエッチング
法により、低抵抗膜２５、半導体膜２４、ゲート絶縁体
膜２３ならびにゲート電極膜２２をエッチングし、それ
ぞれコンタクト層５、半導体層４、ゲート絶縁体層３な
らびにゲート電極２を形成する。ここでゲート絶縁体膜
２３ならびにゲート電極膜２２に比べ、低抵抗膜２５、
半導体膜２４をオーバーエッチングし、半導体層４およ
びコンタクト層５のパターンがゲート絶縁体層３ならび
に後工程での陽極酸化膜５１形成後のゲート電極２のパ
ターンに比べて、小さく形成する（図４(ｂ)）。具体的
には半導体層４およびコンタクト層５のパターンが幅１
２μｍであるのに対し、ゲート絶縁体層３およびゲート
電極２のパターンの幅は約１６μｍである。
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。実施例１と同様にして、ガラスからなる
基板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒
化シリコンからなるゲート絶縁体膜２３と非晶質シリコ
ンからなる半導体膜２４とリン添加非晶質シリコンから
なる低抵抗膜２５とを成膜する（図４(ａ)）。次に、低
抵抗膜２５上にゲート配線パターンを有するレジストを
形成し、前記レジストをマスクとし塩素とフッ素の混合
系ガスを含むプラズマを用いた反応性イオンエッチング
法により、低抵抗膜２５、半導体膜２４、ゲート絶縁体
膜２３ならびにゲート電極膜２２をエッチングし、それ
ぞれコンタクト層５、半導体層４、ゲート絶縁体層３な
らびにゲート電極２を形成する。ここでゲート絶縁体膜
２３ならびにゲート電極膜２２に比べ、低抵抗膜２５、
半導体膜２４をオーバーエッチングし、半導体層４およ
びコンタクト層５のパターンがゲート絶縁体層３ならび
に後工程での陽極酸化膜５１形成後のゲート電極２のパ
ターンに比べて、小さく形成する（図４(ｂ)）。具体的
には半導体層４およびコンタクト層５のパターンが幅１
２μｍであるのに対し、ゲート絶縁体層３およびゲート
電極２のパターンの幅は約１６μｍである。
【００３３】次に、ゲート電極２の露呈している側面に
対し酒石酸アンモニウムを電解液として陽極酸化を行
い、陽極酸化膜５１を形成する（図４(ｃ)）。次に、前
記レジストを除去後、ＴｉとＡｌ合金との２層構造から
なるソース・ドレイン金属膜を全面に成膜後、ソース・
ドレイン配線パターンに加工し、さらにソース・ドレイ
ン配線パターン間の露呈したコンタクト層５を除去し薄
膜トランジスタのソース・ドレイン領域を形成するとと
もに、ゲート電極２に対し陽極酸化膜５１により絶縁隔
離したソース・ドレイン電極配線２７を形成し、配線を
有した薄膜トランジスタが得られる（図４(ｄ)）。さら
に、全面に窒化シリコンからなる保護膜２８を形成後、
ソース・ドレイン電極配線２７と接続した酸化インジュ
ウム錫からなる画素電極８を形成し、液晶表示装置にお
いて画素電極を配線した薄膜トランジスタのアレイ構造
が完成する（図４(ｅ)）。
対し酒石酸アンモニウムを電解液として陽極酸化を行
い、陽極酸化膜５１を形成する（図４(ｃ)）。次に、前
記レジストを除去後、ＴｉとＡｌ合金との２層構造から
なるソース・ドレイン金属膜を全面に成膜後、ソース・
ドレイン配線パターンに加工し、さらにソース・ドレイ
ン配線パターン間の露呈したコンタクト層５を除去し薄
膜トランジスタのソース・ドレイン領域を形成するとと
もに、ゲート電極２に対し陽極酸化膜５１により絶縁隔
離したソース・ドレイン電極配線２７を形成し、配線を
有した薄膜トランジスタが得られる（図４(ｄ)）。さら
に、全面に窒化シリコンからなる保護膜２８を形成後、
ソース・ドレイン電極配線２７と接続した酸化インジュ
ウム錫からなる画素電極８を形成し、液晶表示装置にお
いて画素電極を配線した薄膜トランジスタのアレイ構造
が完成する（図４(ｅ)）。
【００３４】以上のように本実施例によれば、半導体層
４のパターンがゲート電極２のパターンより小さく内側
に形成されるため、基板裏面からの照明に対し半導体層
４を充分に光遮蔽することが可能となる。
４のパターンがゲート電極２のパターンより小さく内側
に形成されるため、基板裏面からの照明に対し半導体層
４を充分に光遮蔽することが可能となる。
【００３５】なお、以上の実施例ではゲート電極膜２２
をＡｌＺｒ合金からなるものとしたが、ゲート電極膜２
２は、薄膜トランジスタのゲート電極を形成でき、陽極
酸化膜が形成できるものであればよく、Ｚｒ以外の高融
点金属とＡｌとの合金、またはＡｌに代えてＴａなどで
もよい。また、半導体層４およびコンタクト層５の両パ
ターンを、ゲート絶縁体層３ならびに後工程での陽極酸
化膜５１形成後のゲート電極２のパターンよりも小さく
形成したが、少なくとも前記半導体層４のパターンが前
記ゲート電極２のパターンよりも小さく形成すればよ
い。
をＡｌＺｒ合金からなるものとしたが、ゲート電極膜２
２は、薄膜トランジスタのゲート電極を形成でき、陽極
酸化膜が形成できるものであればよく、Ｚｒ以外の高融
点金属とＡｌとの合金、またはＡｌに代えてＴａなどで
もよい。また、半導体層４およびコンタクト層５の両パ
ターンを、ゲート絶縁体層３ならびに後工程での陽極酸
化膜５１形成後のゲート電極２のパターンよりも小さく
形成したが、少なくとも前記半導体層４のパターンが前
記ゲート電極２のパターンよりも小さく形成すればよ
い。
【００３６】（実施例５）図５(ａ)、(ｂ)、(ｃ)、
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。
【００３７】実施例１と同様にして、ガラスからなる基
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜する（図５(ａ)）。次に、低抵
抗膜２５上にゲート配線パターンを有するレジストを形
成し、前記レジストをマスクとし塩素とフッ素の混合系
ガスを含むプラズマを用いた反応性イオンエッチング法
により、低抵抗膜２５、半導体膜２４、ゲート絶縁体膜
２３ならびにゲート電極膜２２をエッチングし、それぞ
れコンタクト層５、半導体層４、ゲート絶縁体層３なら
びにゲート電極２を形成する。ここでゲート絶縁体膜２
３ならびにゲート電極膜２２に比べ、低抵抗膜２５、半
導体膜２４をオーバーエッチングし、半導体層４および
コンタクト層５のパターンがゲート絶縁体層３ならびに
ゲート電極２のパターンに比べて、小さく形成する。具
体的には半導体層４およびコンタクト層５のパターンが
幅１２μｍであるのに対して、ゲート絶縁体層３および
ゲート電極２のパターンの幅は約１６μｍである。
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜する（図５(ａ)）。次に、低抵
抗膜２５上にゲート配線パターンを有するレジストを形
成し、前記レジストをマスクとし塩素とフッ素の混合系
ガスを含むプラズマを用いた反応性イオンエッチング法
により、低抵抗膜２５、半導体膜２４、ゲート絶縁体膜
２３ならびにゲート電極膜２２をエッチングし、それぞ
れコンタクト層５、半導体層４、ゲート絶縁体層３なら
びにゲート電極２を形成する。ここでゲート絶縁体膜２
３ならびにゲート電極膜２２に比べ、低抵抗膜２５、半
導体膜２４をオーバーエッチングし、半導体層４および
コンタクト層５のパターンがゲート絶縁体層３ならびに
ゲート電極２のパターンに比べて、小さく形成する。具
体的には半導体層４およびコンタクト層５のパターンが
幅１２μｍであるのに対して、ゲート絶縁体層３および
ゲート電極２のパターンの幅は約１６μｍである。
【００３８】次に、前記レジストを除去後、窒化シリコ
ンからなる絶縁性膜６１をＰ−ＣＶＤ 法により形成す
る（図５(ｂ)）。次に、フッ素系ガスを含むプラズマを
用いた反応性イオンエッチング法により、コンタクト層
５を露呈し、かつコンタクト層５、半導体層４、ゲート
絶縁体層３ならびにゲート電極２の側壁を覆う絶縁性側
壁膜６１ａを形成する（図５(ｃ)）。次に、ＴｉとＡｌ
Ｚｒ合金との２層構造からなるソース・ドレイン金属膜
を全面に成膜後ソース・ドレイン配線パターンに加工
し、さらにソース・ドレイン配線パターン間の露呈した
コンタクト層５を除去し薄膜トランジスタのソース・ド
レイン領域を形成するとともに、ゲート電極２に対し絶
縁性側壁膜６１ａにより絶縁隔離したソース・ドレイン
電極配線２７を形成し、配線を有した薄膜トランジスタ
が得られる（図５(ｄ)）。さらに、全面に窒化シリコン
からなる保護膜２８を形成後、前記ソース・ドレイン電
極配線２７と接続した酸化インジュウム錫からなる画素
電極８を形成し、液晶表示装置において画素電極を配線
した薄膜トランジスタのアレイ構造が完成する（図５
(ｅ)）。
ンからなる絶縁性膜６１をＰ−ＣＶＤ 法により形成す
る（図５(ｂ)）。次に、フッ素系ガスを含むプラズマを
用いた反応性イオンエッチング法により、コンタクト層
５を露呈し、かつコンタクト層５、半導体層４、ゲート
絶縁体層３ならびにゲート電極２の側壁を覆う絶縁性側
壁膜６１ａを形成する（図５(ｃ)）。次に、ＴｉとＡｌ
Ｚｒ合金との２層構造からなるソース・ドレイン金属膜
を全面に成膜後ソース・ドレイン配線パターンに加工
し、さらにソース・ドレイン配線パターン間の露呈した
コンタクト層５を除去し薄膜トランジスタのソース・ド
レイン領域を形成するとともに、ゲート電極２に対し絶
縁性側壁膜６１ａにより絶縁隔離したソース・ドレイン
電極配線２７を形成し、配線を有した薄膜トランジスタ
が得られる（図５(ｄ)）。さらに、全面に窒化シリコン
からなる保護膜２８を形成後、前記ソース・ドレイン電
極配線２７と接続した酸化インジュウム錫からなる画素
電極８を形成し、液晶表示装置において画素電極を配線
した薄膜トランジスタのアレイ構造が完成する（図５
(ｅ)）。
【００３９】以上のように本実施例によれば、実施例４
と同様に、半導体層４のパターンがゲート電極２のパタ
ーンより小さく内側に存在するため、基板裏面からの照
明に対し半導体層４を充分に光遮蔽することが可能とな
る。さらに、本実施例では絶縁性膜６１を窒化シリコン
からなるものを用いたが、絶縁性膜６１として黒色有機
膜を用い、酸素プラズマを用いた反応性イオンエッチン
グ法により絶縁性側壁膜６１ａを形成することにより、
ソース・ドレイン電極配線２７とゲート電極２との絶縁
隔離を行うとともに、基板裏面からの直接的な照明に対
してのみならず半導体層４の側壁方向に対しても光遮蔽
をより確実に行うことが可能となる。
と同様に、半導体層４のパターンがゲート電極２のパタ
ーンより小さく内側に存在するため、基板裏面からの照
明に対し半導体層４を充分に光遮蔽することが可能とな
る。さらに、本実施例では絶縁性膜６１を窒化シリコン
からなるものを用いたが、絶縁性膜６１として黒色有機
膜を用い、酸素プラズマを用いた反応性イオンエッチン
グ法により絶縁性側壁膜６１ａを形成することにより、
ソース・ドレイン電極配線２７とゲート電極２との絶縁
隔離を行うとともに、基板裏面からの直接的な照明に対
してのみならず半導体層４の側壁方向に対しても光遮蔽
をより確実に行うことが可能となる。
【００４０】なお、半導体層４およびコンタクト層５の
両パターンを、ゲート絶縁体層３ならびにゲート電極２
のパターンよりも小さく形成したが、少なくとも前記半
導体層４のパターンが前記ゲート電極２のパターンより
も小さく形成すればよい。
両パターンを、ゲート絶縁体層３ならびにゲート電極２
のパターンよりも小さく形成したが、少なくとも前記半
導体層４のパターンが前記ゲート電極２のパターンより
も小さく形成すればよい。
【００４１】（実施例６）図６(ａ)、(ｂ)、(ｃ)、
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。
(ｄ)、(ｅ)は本実施例の薄膜トランジスタの製造工程の
断面図である。
【００４２】実施例１と同様にして、ガラスからなる基
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜する（図６(ａ)）。次に、低抵
抗膜２５上にゲート配線パターンを有するレジストを形
成し、前記レジストをマスクとし塩素とフッ素の混合系
ガスを含むプラズマを用いた反応性イオンエッチング法
により、低抵抗膜２５、半導体膜２４、ゲート絶縁体膜
２３ならびにゲート電極膜２２をエッチングし、それぞ
れコンタクト層５、半導体層４、ゲート絶縁体層３なら
びにゲート電極２を形成する。ここでゲート絶縁体膜２
３ならびにゲート電極膜２２に比べ、低抵抗膜２５、半
導体膜２４をオーバーエッチングし、半導体層４および
コンタクト層５のパターンがゲート絶縁体層３ならびに
後工程での陽極酸化膜５１形成後のゲート電極２のパタ
ーンに比べて、小さく形成する。具体的には半導体層４
およびコンタクト層５のパターンが幅１３μｍであるの
に対して、ゲート絶縁体層３およびゲート電極２のパタ
ーンの幅が約１６μｍである。
板１上にＡｌＺｒ合金からなるゲート電極膜２２と窒化
シリコンからなるゲート絶縁体膜２３と非晶質シリコン
からなる半導体膜２４とリン添加非晶質シリコンからな
る低抵抗膜２５とを成膜する（図６(ａ)）。次に、低抵
抗膜２５上にゲート配線パターンを有するレジストを形
成し、前記レジストをマスクとし塩素とフッ素の混合系
ガスを含むプラズマを用いた反応性イオンエッチング法
により、低抵抗膜２５、半導体膜２４、ゲート絶縁体膜
２３ならびにゲート電極膜２２をエッチングし、それぞ
れコンタクト層５、半導体層４、ゲート絶縁体層３なら
びにゲート電極２を形成する。ここでゲート絶縁体膜２
３ならびにゲート電極膜２２に比べ、低抵抗膜２５、半
導体膜２４をオーバーエッチングし、半導体層４および
コンタクト層５のパターンがゲート絶縁体層３ならびに
後工程での陽極酸化膜５１形成後のゲート電極２のパタ
ーンに比べて、小さく形成する。具体的には半導体層４
およびコンタクト層５のパターンが幅１３μｍであるの
に対して、ゲート絶縁体層３およびゲート電極２のパタ
ーンの幅が約１６μｍである。
【００４３】次に、前記レジストを除去後、窒化シリコ
ンからなる絶縁性膜６１をＰ−ＣＶＤ 法により形成す
る（図６(ｂ)）。次に、フッ素系ガスを含むプラズマを
用いた反応性イオンエッチング法によりコンタクト層５
を露呈し、かつコンタクト層５、半導体層４、ゲート絶
縁体層３ならびに陽極酸化膜５１の側壁を覆う絶縁性側
壁膜６１ａを形成する（図６(ｃ)）。次に、ＴｉとＡｌ
合金との２層構造からなるソース・ドレイン金属膜を全
面に成膜後ソース・ドレイン配線パターンに加工し、さ
らに前記ソース・ドレイン配線パターン間の露呈したコ
ンタクト層５を除去し薄膜トランジスタのソース・ドレ
イン領域を形成するとともに、ゲート電極２に対し陽極
酸化膜５１と絶縁性側壁膜６１ａとにより絶縁隔離した
ソース・ドレイン電極配線２７を形成し、配線を有した
薄膜トランジスタが得られる（図６(ｄ)）。さらに、全
面に窒化シリコンからなる保護膜２８を形成後、ソース
・ドレイン電極配線２７と接続した酸化インジュウム錫
からなる画素電極８を形成し、液晶表示装置において画
素電極を配線した薄膜トランジスタのアレイ構造が完成
する（図６(ｅ)）。
ンからなる絶縁性膜６１をＰ−ＣＶＤ 法により形成す
る（図６(ｂ)）。次に、フッ素系ガスを含むプラズマを
用いた反応性イオンエッチング法によりコンタクト層５
を露呈し、かつコンタクト層５、半導体層４、ゲート絶
縁体層３ならびに陽極酸化膜５１の側壁を覆う絶縁性側
壁膜６１ａを形成する（図６(ｃ)）。次に、ＴｉとＡｌ
合金との２層構造からなるソース・ドレイン金属膜を全
面に成膜後ソース・ドレイン配線パターンに加工し、さ
らに前記ソース・ドレイン配線パターン間の露呈したコ
ンタクト層５を除去し薄膜トランジスタのソース・ドレ
イン領域を形成するとともに、ゲート電極２に対し陽極
酸化膜５１と絶縁性側壁膜６１ａとにより絶縁隔離した
ソース・ドレイン電極配線２７を形成し、配線を有した
薄膜トランジスタが得られる（図６(ｄ)）。さらに、全
面に窒化シリコンからなる保護膜２８を形成後、ソース
・ドレイン電極配線２７と接続した酸化インジュウム錫
からなる画素電極８を形成し、液晶表示装置において画
素電極を配線した薄膜トランジスタのアレイ構造が完成
する（図６(ｅ)）。
【００４４】以上のように本実施例によれば、半導体層
４のパターンがゲート電極２のパターンより小さく内側
に存在するため、基板裏面からの照明に対し半導体層４
を充分に光遮蔽することが可能となるとともに、ゲート
電極２とソース・ドレイン電極配線２７とが、陽極酸化
膜５１および絶縁性側壁膜６１ａにより絶縁隔離される
ため、ゲート電極２とソース・ドレイン電極配線２７と
のショート発生率を大幅に低減することが可能となる。
実施例６では絶縁性膜６１を窒化シリコンからなるもの
を用いたが、絶縁性膜６１として黒色有機膜を用い、酸
素プラズマを用いた反応性イオンエッチング法により絶
縁性側壁膜６１ａを形成することにより、ソース・ドレ
イン電極配線２７とゲート電極２との絶縁隔離を陽極酸
化膜５１との２重の膜で行うとともに、基板裏面からの
直接的な照明に対してのみならず半導体層４の側壁方向
に対しても光遮蔽をより確実に行うことが可能となる。
４のパターンがゲート電極２のパターンより小さく内側
に存在するため、基板裏面からの照明に対し半導体層４
を充分に光遮蔽することが可能となるとともに、ゲート
電極２とソース・ドレイン電極配線２７とが、陽極酸化
膜５１および絶縁性側壁膜６１ａにより絶縁隔離される
ため、ゲート電極２とソース・ドレイン電極配線２７と
のショート発生率を大幅に低減することが可能となる。
実施例６では絶縁性膜６１を窒化シリコンからなるもの
を用いたが、絶縁性膜６１として黒色有機膜を用い、酸
素プラズマを用いた反応性イオンエッチング法により絶
縁性側壁膜６１ａを形成することにより、ソース・ドレ
イン電極配線２７とゲート電極２との絶縁隔離を陽極酸
化膜５１との２重の膜で行うとともに、基板裏面からの
直接的な照明に対してのみならず半導体層４の側壁方向
に対しても光遮蔽をより確実に行うことが可能となる。
【００４５】なお、以上の実施例ではゲート電極膜２２
をＡｌＺｒ合金からなるものとしたが、ゲート電極膜２
２は、薄膜トランジスタのゲート電極を形成でき、陽極
酸化膜が形成できるものであればよく、Ｚｒ以外の高融
点金属とＡｌとの合金またはＴａなどでもよい。また、
半導体層４およびコンタクト層５の両パターンを、ゲー
ト絶縁体層３ならびに後工程での陽極酸化膜５１形成後
のゲート電極２のパターンよりも小さく形成したが、少
なくとも前記半導体層４のパターンが前記ゲート電極２
のパターンよりも小さく形成すればよい。
をＡｌＺｒ合金からなるものとしたが、ゲート電極膜２
２は、薄膜トランジスタのゲート電極を形成でき、陽極
酸化膜が形成できるものであればよく、Ｚｒ以外の高融
点金属とＡｌとの合金またはＴａなどでもよい。また、
半導体層４およびコンタクト層５の両パターンを、ゲー
ト絶縁体層３ならびに後工程での陽極酸化膜５１形成後
のゲート電極２のパターンよりも小さく形成したが、少
なくとも前記半導体層４のパターンが前記ゲート電極２
のパターンよりも小さく形成すればよい。
【００４６】さらに、以上に示した各実施例において、
ゲート絶縁体膜２３、半導体膜２４、低抵抗膜２５なら
びにソース・ドレイン電極配線２７を、それぞれ窒化シ
リコン、非晶質シリコン、リン添加非晶質シリコンおよ
びＡｌＺｒ合金、またはＴｉとＡｌＺｒ合金との２層構
造からなるものとしたが、ゲート絶縁体膜２３、半導体
膜２４、低抵抗膜２５ならびにソース・ドレイン電極配
線２７は薄膜トランジスタのそれぞれゲート絶縁層、チ
ャネル層、コンタクト層ならびにソース・ドレイン電極
配線となるものであればよく、例えば、ゲート絶縁体膜
２３として酸化シリコンまたは酸化窒化シリコン等、半
導体膜２４として微結晶シリコンまたは多結晶シリコン
等、低抵抗膜２５としてリン添加微結晶シリコンまたは
リン添加多結晶シリコン等、ソース・ドレイン電極配線
２７としてＴｉ、Ｍｏ等でもよい。また、遮光絶縁性膜
２６を黒色有機膜からなるものとしたが、遮光性絶縁性
膜２６は、薄膜トランジスタの裏面からの照明に対する
遮光性ならびにゲート電極２とソース・ドレイン電極配
線２７との絶縁性において、前記薄膜トランジスタの特
性に起因する表示特性を劣化させないものであればよ
く、遮光性の無機質膜でもよい。例えば窒化シリコン等
に(1)カラーセンターとなる金属イオンを混入させ黒化
させたもの、または(2)カーボン（黒鉛）粒子を分散さ
せたもの等である。また、遮光絶縁性側壁膜２６ａをコ
ンタクト層５、半導体層４、ゲート絶縁体層３ならびに
ゲート電極２の側面に形成したが、遮光絶縁性側壁膜２
６ａは少なくとも前記半導体層４と前記ゲート電極２と
の側面に形成すればよい。
ゲート絶縁体膜２３、半導体膜２４、低抵抗膜２５なら
びにソース・ドレイン電極配線２７を、それぞれ窒化シ
リコン、非晶質シリコン、リン添加非晶質シリコンおよ
びＡｌＺｒ合金、またはＴｉとＡｌＺｒ合金との２層構
造からなるものとしたが、ゲート絶縁体膜２３、半導体
膜２４、低抵抗膜２５ならびにソース・ドレイン電極配
線２７は薄膜トランジスタのそれぞれゲート絶縁層、チ
ャネル層、コンタクト層ならびにソース・ドレイン電極
配線となるものであればよく、例えば、ゲート絶縁体膜
２３として酸化シリコンまたは酸化窒化シリコン等、半
導体膜２４として微結晶シリコンまたは多結晶シリコン
等、低抵抗膜２５としてリン添加微結晶シリコンまたは
リン添加多結晶シリコン等、ソース・ドレイン電極配線
２７としてＴｉ、Ｍｏ等でもよい。また、遮光絶縁性膜
２６を黒色有機膜からなるものとしたが、遮光性絶縁性
膜２６は、薄膜トランジスタの裏面からの照明に対する
遮光性ならびにゲート電極２とソース・ドレイン電極配
線２７との絶縁性において、前記薄膜トランジスタの特
性に起因する表示特性を劣化させないものであればよ
く、遮光性の無機質膜でもよい。例えば窒化シリコン等
に(1)カラーセンターとなる金属イオンを混入させ黒化
させたもの、または(2)カーボン（黒鉛）粒子を分散さ
せたもの等である。また、遮光絶縁性側壁膜２６ａをコ
ンタクト層５、半導体層４、ゲート絶縁体層３ならびに
ゲート電極２の側面に形成したが、遮光絶縁性側壁膜２
６ａは少なくとも前記半導体層４と前記ゲート電極２と
の側面に形成すればよい。
【００４７】
【発明の効果】以上のように本発明によれば、遮光絶縁
性側壁膜や遮光性陽極酸化膜、または少なくともゲート
電極よりも小さいパターンの半導体層を有することによ
り、ゲート電極のパターニングとトランジスタ領域を決
定する半導体層等のパターニングとを、１回のフォト・
エッチング工程で形成しても、基板の裏面からの照明に
対する半導体層の光遮蔽が充分に行われる。従ってフォ
ト・エッチング工程の簡略化による歩留まり向上ならび
に低コスト化とともに、裏面からの照明による薄膜トラ
ンジスタの特性劣化とそれに起因する輝点欠陥等の表示
特性の劣化のない薄膜トランジスタを得ることができ
る。
性側壁膜や遮光性陽極酸化膜、または少なくともゲート
電極よりも小さいパターンの半導体層を有することによ
り、ゲート電極のパターニングとトランジスタ領域を決
定する半導体層等のパターニングとを、１回のフォト・
エッチング工程で形成しても、基板の裏面からの照明に
対する半導体層の光遮蔽が充分に行われる。従ってフォ
ト・エッチング工程の簡略化による歩留まり向上ならび
に低コスト化とともに、裏面からの照明による薄膜トラ
ンジスタの特性劣化とそれに起因する輝点欠陥等の表示
特性の劣化のない薄膜トランジスタを得ることができ
る。
【図１】 本発明の実施例１の薄膜トランジスタおよび
その製造方法を示した断面図
その製造方法を示した断面図
【図２】 本発明の実施例２の薄膜トランジスタおよび
その製造方法を示した断面図
その製造方法を示した断面図
【図３】 本発明の実施例３の薄膜トランジスタおよび
その製造方法を示した断面図
その製造方法を示した断面図
【図４】 本発明の実施例４の薄膜トランジスタおよび
その製造方法を示した断面図
その製造方法を示した断面図
【図５】 本発明の実施例５の薄膜トランジスタおよび
その製造方法を示した断面図
その製造方法を示した断面図
【図６】 本発明の実施例６の薄膜トランジスタおよび
その製造方法を示した断面図
その製造方法を示した断面図
【図７】 従来の薄膜トランジスタの構造断面図
【図８】 従来の薄膜トランジスタの構造断面図
【図９】 図８で示した従来の薄膜トランジスタの構成
を模式的に示す平面図
を模式的に示す平面図
１、７１、８１ 基板 ２、７２、８２ ゲート電極 ３、７３、８３ ゲート絶縁体層 ４、７４、８４ 半導体層 ５、７５、８５ コンタクト層 ７６、８６ ソース・ドレイン電極 ７７ 側壁絶縁膜 ８、７８、８８ 画素電極 ７９、８９ ソース・ドレイン配線 ２２ ゲート電極膜 ２３ ゲート絶縁体膜 ２４ 半導体膜 ２５ 低抵抗膜 ２６ 遮光絶縁性膜 ２６ａ 遮光絶縁性側壁膜 ２７ ソース・ドレイン電極配線 ２８ 保護膜 ３１ コンタクト金属膜 ３１ａ コンタクト金属層 ４１ 遮光性陽極酸化膜 ５１ 陽極酸化膜 ６１ 絶縁性膜 ６１ａ 絶縁性側壁膜 ８４ａ チャネル端部 ８１０ 平坦化絶縁膜
Claims (20)
- 【請求項１】 透明な基板上に積層されたゲート電極、
ゲート絶縁体層、半導体層、およびソース・ドレイン配
線を備えた薄膜トランジスタにおいて、ゲート電極とゲ
ート絶縁体層と半導体層が略同一パターンで積層され、
前記ゲート電極の側壁と前記半導体層の側壁を覆う遮光
絶縁性側壁膜と、前記遮光絶縁性側壁膜により前記ゲー
ト電極から絶縁隔離されたソース・ドレイン電極配線と
を有することを特徴とする薄膜トランジスタ。 - 【請求項２】 遮光絶縁性側壁膜が黒色有機膜である請
求項１に記載の薄膜トランジスタ。 - 【請求項３】 透明な基板上に積層されたゲート電極、
ゲート絶縁体層、半導体層、およびソース・ドレイン配
線を備えた薄膜トランジスタにおいて、ゲート電極とゲ
ート絶縁体層が略同一パターンで積層され、前記半導体
層が前記ゲート電極より小さいパターンであり、前記ゲ
ート電極の側壁を覆う絶縁性側壁膜と、前記絶縁性側壁
膜により前記ゲート電極から絶縁隔離されたソース・ド
レイン電極配線とを有することを特徴とする薄膜トラン
ジスタ。 - 【請求項４】 絶縁性側壁膜がゲート電極の陽極酸化膜
である請求項３に記載の薄膜トランジスタ。 - 【請求項５】 ゲート電極の側壁に前記ゲート電極の陽
極酸化膜が存在する請求項１または３に記載の薄膜トラ
ンジスタ。 - 【請求項６】 絶縁性側壁膜が、窒化シリコン膜、酸化
シリコン膜および有機膜から選ばれる少なくとも１つの
膜である請求項３に記載の薄膜トランジスタ。 - 【請求項７】 絶縁性側壁膜が遮光性膜である請求項３
に記載の薄膜トランジスタ。 - 【請求項８】 ゲート電極がＡｌまたはＡｌ合金からな
る請求項１または３に記載の薄膜トランジスタ。 - 【請求項９】 ゲート電極がＴａまたはＴａ合金からな
る請求項１または３に記載の薄膜トランジスタ。 - 【請求項１０】ソース・ドレイン配線と半導体層との間
にコンタクト層を存在させた請求項１〜９のいずれか１
項に記載の薄膜トランジスタ。 - 【請求項１１】ソース・ドレイン配線の表面に保護層が
存在する１〜１０のいずれか１項に記載の薄膜トランジ
スタ。 - 【請求項１２】基板上に積層されたゲート電極、ゲート
絶縁体層、半導体層、およびソース・ドレイン配線を備
えた薄膜トランジスタの製造方法において、基板上にゲ
ート電極膜とゲート絶縁体膜と半導体膜とを成膜し、前
記ゲート電極膜と前記ゲート絶縁体膜と前記半導体膜と
を同一マスクを用いてパターニングしゲート電極とゲー
ト絶縁体層と半導体層とが積層されたパターンを形成
し、前記基板およびパターンの表面に遮光絶縁性膜を形
成し、異方性ドライエッチングにより前記ゲート電極と
前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形成
し、前記遮光絶縁性側壁膜により前記ゲート電極から絶
縁隔離したソース・ドレイン金属膜を前記基板と遮光膜
およびパターンの表面に成膜後パターニングしソース・
ドレイン電極配線を形成することを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項１３】半導体膜の上に低抵抗膜とコンタクト金
属膜とを成膜し、ゲート電極膜とゲート絶縁体膜と半導
体膜と低抵抗膜とコンタクト金属膜とを第１のマスクを
用いてパターニングしゲート電極とゲート絶縁体層と半
導体層とコンタクト層とコンタクト金属層とを形成し、
前記ゲート電極とゲート絶縁体層と半導体層を前記コン
タクト金属層よりも小さくし、前記基板およびコンタク
ト金属層の表面を覆う遮光絶縁性膜を形成後、前記コン
タクト金属層を第２のマスクとした異方性ドライエッチ
ングにより、前記ゲート電極と半導体層との側壁を覆う
遮光絶縁性側壁膜を形成し、前記遮光絶縁性側壁膜によ
り前記ゲート電極から絶縁隔離したソース・ドレイン金
属膜を前記基板および遮光性絶縁性側壁膜の表面に成膜
後パターニングしソース・ドレイン電極配線を形成する
請求項１２に記載の薄膜トランジスタの製造方法。 - 【請求項１４】基板上にゲート電極とゲート絶縁体層と
半導体層とを形成した後に、前記ゲート電極を陽極酸化
し前記ゲート絶縁体層により被覆されていない前記ゲー
ト電極の側壁部に陽極酸化膜を形成し、前記基板および
前記ゲート電極とゲート絶縁体層と半導体層とが構成す
るパターンの表面に遮光絶縁性膜を形成し、異方性ドラ
イエッチングにより前記陽極酸化膜と前記ゲート絶縁体
層と前記半導体層の側壁とを覆う遮光絶縁性側壁膜を形
成し、前記陽極酸化膜と遮光絶縁性側壁膜により前記ゲ
ート電極から絶縁隔離したソース・ドレイン金属膜を前
記基板と遮光膜およびパターンの表面に成膜後パターニ
ングしソース・ドレイン電極配線を形成する請求項１２
に記載の薄膜トランジスタの製造方法。 - 【請求項１５】ゲート電極膜とゲート絶縁体膜と半導体
膜とを同一マスクを用いてパターニングしゲート電極と
ゲート絶縁体層とを形成し、オーバーエッチングにより
前記ゲート電極よりも小さいパターンを有する半導体層
を形成し、前記基板およびパターンの表面を覆うように
絶縁性膜を形成後、異方性ドライエッチングにより前記
ゲート電極の側壁を覆う絶縁性側壁膜を形成し、前記絶
縁性側壁膜により前記ゲート電極から絶縁隔離したソー
ス・ドレイン金属膜を前記基板および絶縁性側壁膜の表
面に成膜後パターニングしソース・ドレイン電極配線を
形成する請求項１２に記載の薄膜トランジスタの製造方
法。 - 【請求項１６】ゲート電極膜とゲート絶縁体膜と半導体
膜とを同一マスクを用いてパターニングしゲート電極と
ゲート絶縁体層とを形成し、オーバーエッチングにより
前記ゲート電極よりも小さいパターンを有する半導体層
を形成し、前記ゲート電極を陽極酸化し前記ゲート絶縁
体層により被覆されていない前記ゲート電極の側壁部に
陽極酸化膜を形成し、前記陽極酸化膜により前記ゲート
電極から絶縁隔離したソース・ドレイン金属膜を前記基
板、前記ゲート電極の側壁、前記絶縁体層の側壁、およ
び前記半導体層の側壁の表面に成膜後パターニングしソ
ース・ドレイン電極配線を形成する請求項１２に記載の
薄膜トランジスタの製造方法。 - 【請求項１７】ゲート電極膜とゲート絶縁体膜と半導体
膜とを同一マスクを用いてパターニングしゲート電極と
ゲート絶縁体層とを形成し、オーバーエッチングにより
前記ゲート電極よりも小さいパターンを有する半導体層
を形成し、前記ゲート電極を陽極酸化し前記ゲート絶縁
体層により被覆されていない前記ゲート電極の側壁部に
陽極酸化膜を形成し、前記基板およびパターンの表面に
絶縁性膜を形成後、異方性ドライエッチングにより前記
陽極酸化膜を覆う絶縁性側壁膜を形成し、前記陽極酸化
膜と前記絶縁性側壁膜とにより前記ゲート電極の側壁か
ら絶縁隔離したソース・ドレイン金属膜を前記基板およ
び絶縁性側壁膜の表面に成膜後パターニングしソース・
ドレイン電極配線を形成する請求項１５に記載の薄膜ト
ランジスタの製造方法。 - 【請求項１８】異方性ドライエッチングが酸素を含むプ
ラズマによる反応性イオンエッチングである請求項１
２、１３、１４、１５、および１７のいずれか１項に記
載の薄膜トランジスタの製造方法。 - 【請求項１９】半導体層の上に低抵抗層を形成する請求
項１２〜１８のいずれか１項に記載の薄膜トランジスタ
の製造方法。 - 【請求項２０】ソース・ドレイン配線の表面に保護層を
形成する請求項１２〜１８のいずれか１項に記載の薄膜
トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24800495A JPH0992838A (ja) | 1995-09-26 | 1995-09-26 | 薄膜トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24800495A JPH0992838A (ja) | 1995-09-26 | 1995-09-26 | 薄膜トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0992838A true JPH0992838A (ja) | 1997-04-04 |
Family
ID=17171766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24800495A Pending JPH0992838A (ja) | 1995-09-26 | 1995-09-26 | 薄膜トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0992838A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001133804A (ja) * | 1999-10-29 | 2001-05-18 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| US6788355B1 (en) | 1999-10-26 | 2004-09-07 | Nec Lcd Technologies, Ltd. | Active matrix LCD panel |
| JP2005181984A (ja) * | 2003-11-27 | 2005-07-07 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP2006011100A (ja) * | 2004-06-28 | 2006-01-12 | Rohm Co Ltd | 液晶表示装置およびその製造方法 |
| JP2008070876A (ja) * | 2006-09-11 | 2008-03-27 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法 |
| JP2008122968A (ja) * | 2006-11-10 | 2008-05-29 | Beijing Boe Optoelectronics Technology Co Ltd | 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 |
| KR100865258B1 (ko) * | 2002-09-19 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
| JP2009124121A (ja) * | 2007-10-23 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2009246348A (ja) * | 2008-03-10 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 |
| JP2010181785A (ja) * | 2009-02-09 | 2010-08-19 | Hitachi Displays Ltd | 液晶表示装置 |
| US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| JP2011102990A (ja) * | 2010-12-16 | 2011-05-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JP2011228560A (ja) * | 2010-04-22 | 2011-11-10 | Hitachi Displays Ltd | 画像表示装置及びその製造方法 |
| JP2013038349A (ja) * | 2011-08-10 | 2013-02-21 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
| JP2015005757A (ja) * | 2009-02-13 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
-
1995
- 1995-09-26 JP JP24800495A patent/JPH0992838A/ja active Pending
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6788355B1 (en) | 1999-10-26 | 2004-09-07 | Nec Lcd Technologies, Ltd. | Active matrix LCD panel |
| JP2001133804A (ja) * | 1999-10-29 | 2001-05-18 | Fujitsu Ltd | 液晶表示装置の製造方法 |
| JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| US7932963B2 (en) | 2002-03-28 | 2011-04-26 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| US7782410B2 (en) | 2002-03-28 | 2010-08-24 | Sharp Kabushiki Kaisha | Substrate for liquid crystal display device, liquid crystal display device provided with the same, and manufacturing method of the same |
| KR100865258B1 (ko) * | 2002-09-19 | 2008-10-24 | 엘지디스플레이 주식회사 | 액정표시장치용 어레이 기판 제조방법 |
| JP2005181984A (ja) * | 2003-11-27 | 2005-07-07 | Quanta Display Japan Inc | 液晶表示装置とその製造方法 |
| JP4567385B2 (ja) * | 2004-06-28 | 2010-10-20 | ローム株式会社 | 液晶表示装置の製造方法 |
| JP2006011100A (ja) * | 2004-06-28 | 2006-01-12 | Rohm Co Ltd | 液晶表示装置およびその製造方法 |
| JP2008070876A (ja) * | 2006-09-11 | 2008-03-27 | Beijing Boe Optoelectronics Technology Co Ltd | Ｔｆｔ―ｌｃｄアレイ基板及びその製造方法 |
| JP2008122968A (ja) * | 2006-11-10 | 2008-05-29 | Beijing Boe Optoelectronics Technology Co Ltd | 薄膜トランジスタ液晶ディスプレイ画素構造及びその製造方法 |
| US8134158B2 (en) | 2006-11-10 | 2012-03-13 | Beijing Boe Optoelectronics Technology Co., Ltd. | TFT-LCD pixel unit and method for manufacturing the same |
| JP2009124121A (ja) * | 2007-10-23 | 2009-06-04 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US9006050B2 (en) | 2007-10-23 | 2015-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| KR101448903B1 (ko) * | 2007-10-23 | 2014-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치 및 그의 제작방법 |
| JP2009246348A (ja) * | 2008-03-10 | 2009-10-22 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ及びその作製方法、並びに表示装置及びその作製方法 |
| JP2010181785A (ja) * | 2009-02-09 | 2010-08-19 | Hitachi Displays Ltd | 液晶表示装置 |
| JP2015005757A (ja) * | 2009-02-13 | 2015-01-08 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2011228560A (ja) * | 2010-04-22 | 2011-11-10 | Hitachi Displays Ltd | 画像表示装置及びその製造方法 |
| JP2011102990A (ja) * | 2010-12-16 | 2011-05-26 | Sharp Corp | 液晶表示装置の製造方法 |
| JP2013038349A (ja) * | 2011-08-10 | 2013-02-21 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6887744B2 (en) | Method of forming a thin film transistor substrate with a interconnection electrode | |
| US7696088B2 (en) | Manufacturing methods of metal wire, electrode and TFT array substrate | |
| US6362028B1 (en) | Method for fabricating TFT array and devices formed | |
| US7649581B2 (en) | Array substrate of an LCD comprising first and second gate insulating layers and method of fabricating the same | |
| US6395586B1 (en) | Method for fabricating high aperture ratio TFT's and devices formed | |
| US7755708B2 (en) | Pixel structure for flat panel display | |
| JPH0992838A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US7799619B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
| JP4272272B2 (ja) | 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法 | |
| US5326712A (en) | Method for manufacturing a thin film transistor | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| JP2001127307A (ja) | 単一のフォトリソグラフィ・ステップでドレインとソースを画定するための自動整合薄膜トランジスタを製造する方法 | |
| JP2008109102A (ja) | 薄膜トランジスタ基板の製造方法 | |
| KR20000005982A (ko) | 표시패널및그제조방법 | |
| KR100832511B1 (ko) | 박막 트랜지스터 어레이 기판 및 그 제조방법과, 반투과형액정 표시장치 | |
| KR100640211B1 (ko) | 액정표시장치의 제조방법 | |
| CN111584509A (zh) | 显示面板及其制备方法、显示装置 | |
| JP2639356B2 (ja) | 薄膜トランジスタの製造方法 | |
| TWI383502B (zh) | 畫素結構及其製造方法 | |
| US20050142704A1 (en) | Method for fabricating liquid crystal display device | |
| US6184069B1 (en) | Fabrication of thin film transistor-liquid crystal display with self-aligned transparent conducting layers | |
| JP2002050638A (ja) | プロセス・ウィンドウが改良された完全自己整合ｔｆｔの形成方法 | |
| JPH10173191A (ja) | 薄膜トランジスタおよびその製造方法並びにこれを搭載した液晶表示装置 | |
| US20060079036A1 (en) | Method of manufacturing gate, thin film transistor and pixel | |
| JPH07134312A (ja) | 液晶表示装置およびその製造方法 |