TWI383502B - 畫素結構及其製造方法 - Google Patents
畫素結構及其製造方法 Download PDFInfo
- Publication number
- TWI383502B TWI383502B TW096136901A TW96136901A TWI383502B TW I383502 B TWI383502 B TW I383502B TW 096136901 A TW096136901 A TW 096136901A TW 96136901 A TW96136901 A TW 96136901A TW I383502 B TWI383502 B TW I383502B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- patterned photoresist
- pixel structure
- drain
- patterned
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 37
- 229920002120 photoresistant polymer Polymers 0.000 claims description 98
- 239000000463 material Substances 0.000 claims description 77
- 239000004020 conductor Substances 0.000 claims description 75
- 239000004065 semiconductor Substances 0.000 claims description 66
- 239000000758 substrate Substances 0.000 claims description 31
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 239000003989 dielectric material Substances 0.000 claims description 19
- 238000005530 etching Methods 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000011347 resin Substances 0.000 claims description 5
- 229920005989 resin Polymers 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 230000009191 jumping Effects 0.000 claims 1
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 238000002834 transmittance Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本發明是有關於一種畫素結構及其製造方法，且特別是有關於一種薄膜電晶體(Thin Film Transistor,TFT)陣列基板之畫素結構及其製造方法。
在現今的科技中，液晶顯示器(Liquid Crystal Display,LCD)因為具有體積小以及重量輕的優點，所以漸漸取代傳統體積較為龐大的陰極射線顯示器(Cathode Ray Tube,CRT)。因此，液晶顯示器已應用在一般常見的電子產品之顯示螢幕中，例如：液晶電視、個人電腦以及手機的螢幕。
現在的液晶顯示器主要以薄膜電晶體液晶顯示器(TFT LCD)為主流，而薄膜電晶體液晶顯示器是由其畫素結構中的薄膜電晶體驅動而得以運作。目前製造薄膜電晶體液晶顯示器的畫素結構之方法需要四道或四道以上的光罩製程，但是進行光罩製程的次數越多將會增加薄膜電晶體液晶顯示器的成本以及製造時間，進而造成薄膜電晶體液晶顯示器的售價偏高與產能降低。
本發明提供一種畫素結構的製造方法，以減少進行光罩製程的次數。
本發明提供一種畫素結構，其具有較低的製造成本。
本發明提出一種畫素結構的製造方法，包括以下步驟。首先，提供一基板，並基板上依序形成一半導體材料層以及一第一導體層。接著，利用一第一光罩在第一導體層上形成具有一凹槽之一第一圖案化光阻層，其中第一光罩具有一第一完全透光區、一第一部分透光區以及一第一不透光區。以第一圖案化光阻層為遮罩，移除部分半導體材料層與第一導體層，以形成一半導體層與一圖案化第一導體層。之後，移除第一圖案化光阻層之部分厚度，以暴露出部分圖案化第一導體層。以第一圖案化光阻層為遮罩，移除部分圖案化第一導體層，以形成一汲極與一源極。接著，移除第一圖案化光阻層。在基板上形成一介電材料層，以覆蓋源極、汲極以及半導體層。在介電材料層上形成一第二導體層，其中第一導體層的材質與第二導體層的材質不同。利用一第二光罩在第二導體層上形成一第二圖案化光阻層，其中第二光罩具有一第二完全透光區、一第二部分透光區以及一第二不透光區。第二圖案化光阻層具有位於源極與汲極之間的上方之一突出部，並局部暴露第二導體層。以第二圖案化光阻層為遮罩，移除部分第二導體層與部分介電材料層，以暴露部分汲極並形成一圖案化第二導體層及一介電層。移除第二圖案化光阻層之部分厚度，以覆蓋位於源極與汲極之間上方的圖案化第二導體層。以第二圖案化光阻層為遮罩，移除部分圖案化第二導體層，以形成一閘極。然後，移除第二圖案化光阻層。之後，形成一畫素電極於基板上方，其中畫素電極電性連接汲極。
在本發明之一實施例中，其中在形成半導體材料層之前，更包括在基板上形成一遮光材料層，且在移除部分半導體材料層的步驟中，移除部分遮光材料層，以形成一遮光層。
在本發明之一實施例中，上述之遮光層的材質為一不透光樹脂。
在本發明之一實施例中，上述之遮光層的材質為一金屬。
在本發明之一實施例中，上述之第一光罩為一半調式光罩。
在本發明之一實施例中，上述之第二光罩為一半調式光罩。
在本發明之一實施例中，其中在移除部分第二導體層與介電材料層的步驟中，介電層暴露出部分汲極與部分半導體層。
在本發明之一實施例中，其中在移除部分第二導體層與介電材料層的步驟中，介電層具有一接觸窗，以暴露部分汲極。
在本發明之一實施例中，其中在形成第一導體層之前，更包括在半導體材料層上形成一歐姆接觸材料層，且在移除部分半導體材料層之前，移除部分歐姆接觸材料層，以形成一歐姆接觸層。
在本發明之一實施例中，其中在移除部分歐姆接觸材料層之後，更包括移除位於源極與汲極之間的半導體層之部分厚度，以形成一元件通道。
在本發明之一實施例中，其中移除位於源極與汲極之間的半導體層之部分厚度的步驟包括對半導體層進行一背通道蝕刻製程(Back Channel Etching,BCE)。
在本發明之一實施例中，其中移除第一圖案化光阻層之部分厚度的步驟包括對第一圖案化光阻層進行電漿灰化(Ashing)製程。
在本發明之一實施例中，其中移除第二圖案化光阻層之部分厚度的步驟包括對第二圖案化光阻層進行電漿灰化製程。
本發明又提出一種畫素結構，包括一基板、一半導體層、一汲極、一源極、一介電層、一閘極以及一畫素電極。半導體層配置於基板上。汲極與源極皆疊置於半導體層上且源極與汲極的部份邊緣分別切齊於半導體層的邊緣。介電層配置於基板上，並覆蓋於半導體層與源極，其中介電層暴露部分汲極。閘極配置於介電層上，且位於源極與汲極之間。畫素電極配置於基板之上，並電性連接汲極。
在本發明之一實施例中，上述之畫素結構更包括一遮光層，其中遮光層配置於半導體層與基板之間。
在本發明之一實施例中，上述之遮光層的圖案與半導體層的圖案相同。
在本發明之一實施例中，上述之遮光層的材質為一金屬。
在本發明之一實施例中，上述之遮光層的材質為一不透光樹脂。
在本發明之一實施例中，上述之介電層暴露出部分汲極與部分半導體層。
在本發明之一實施例中，上述之介電層具有一接觸窗，且接觸窗暴露出部分汲極。
在本發明之一實施例中，上述之畫素結構更包括一歐姆接觸層，其配置於半導體層與源極之間以及半導體層與汲極之間。
基於上述，本發明因利用第一光罩與第二光罩來製造畫素結構，因此相較於習知技術而言，本發明能減少進行光罩製程的次數，進而降低製造畫素結構的成本。
為讓本發明之上述特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1A至圖1N為本發明第一實施例之畫素結構的製造方法的示意圖。請先參閱圖1A，本實施例之畫素結構的製造方法包括以下步驟：首先，提供一基板110，並在基板110上依序形成一半導體材料層120以及一第一導體層130，其中半導體材料層120的材質可以是非晶矽(Amorphous－silicon,a－Si)、多晶矽(Polysilicon)或其他適當的半導體材料。
在本實施例中，為了降低半導體材料層120與第一導體層130之間的阻抗，在形成第一導體層130之前，可以在半導體材料層120上形成一歐姆接觸材料層140。歐姆接觸材料層140可以是摻雜五價元素的n型摻雜非晶矽層(n＋a－Si)或是摻雜三價元素的p型摻雜非晶矽層。
請參閱圖1B，接著，利用一第一光罩200在第一導體層130上形成具有一凹槽H之一第一圖案化光阻層P1。第一圖案化光阻層P1的材質可以是正型光阻(Positive photoresist)或是負型光阻(Negative photoresist)，而圖1B所示的第一圖案化光阻層P1則是以正型光阻為例。第一光罩200具有一第一完全透光區210a、一第一部分透光區210b以及一第一不透光區210c，而第一部分透光區210b的透光率介於第一不透光區210c與第一完全透光區210a之透光率之間。因此，第一圖案化光阻層P1的厚度才會不相同，並於第一圖案化光阻層P1在對應第一部分透光區210b的部分形成凹槽H。另外，第一光罩200可以是半調式光罩或是其他與第一光罩200相似的光罩。
雖然圖1B所揭露的第一圖案化光阻層P1的材質為正型光阻，然而本實施例的第一圖案化光阻層P1的材質也可以是負型光阻，且本發明所屬技術領域中具有通常知識者也知曉在第一圖案化光阻層P1為負型光阻的材質之情況下，圖1B所示的第一光罩200之第一不透光區210c與第一完全透光區210a二者的所在位置需互相對調。因此，圖1B所示的第一圖案化光阻層P1之材質以及第一光罩200的結構並不限定本發明。
請同時參閱圖1B與圖1C，接下來，以第一圖案化光阻層P1為遮罩，移除部分第一導體層130、部分半導體材料層120以及部分歐姆接觸材料層140，以形成一圖案化第一導體層130a、一半導體層120a與一歐姆接觸層140a，其中半導體層120a配置於基板110上。詳細來說，移除部分第一導體層130、部分半導體材料層120以及部分歐姆接觸材料層140的步驟例如是對第一導體層130、半導體材料層120與歐姆接觸材料層140進行蝕刻(Etching)製程。
請同時參閱圖1C與圖1D，接著，移除第一圖案化光阻層P1之部分厚度，使第一圖案化光阻層P1形成第一圖案化光阻層P1’(如圖1D所示)，而第一圖案化光阻層P1’暴露出部分圖案化第一導體層130a。在本實施例中，移除第一圖案化光阻層P1之部分厚度的步驟可以利用電漿灰化製程S10(如圖1C所示)來進行。
由於第一圖案化光阻層P1具有凹槽H，因此當進行電漿灰化製程S10時，原本凹槽H底部會暴露出部分圖案化第一導體層130a。此外，電漿灰化製程S10的步驟可以採用氧電漿(O2
plasma)或其他適當的離子化氣體(Ionized gas)來移除第一圖案化光阻層P1之部分厚度。
請同時參閱圖1D與圖1E，在形成第一圖案化光阻層P1’之後，接著，以第一圖案化光阻層P1’為遮罩，移除部分圖案化第一導體層130a以及歐姆接觸層140a，以形成一汲極132a、一源極132b以及歐姆接觸層140a’。汲極132a與源極132b配置於半導體層120a上，而歐姆接觸層140a’則配置在半導體層120a與源極132b之間以及半導體層120a與汲極132a之間，其中源極132b與汲極132a的邊緣可切齊於半導體層120a的邊緣與歐姆接觸層140a’的邊緣。
上述移除部分圖案化第一導體層130a與部分歐姆接觸層140a的步驟可以是對圖案化第一導體層130a與歐姆接觸層140a進行蝕刻製程，而在移除歐姆接觸層140a之後，可移除位於源極132b與汲極132a之間的半導體層120a之部分厚度，以形成一元件通道122。這樣可確保源極132b不會直接與汲極132a電性連接，而移除半導體層120a之部分厚度的步驟可以是對半導體層120a進行一背通道蝕刻製程。接下來，移除第一圖案化光阻層P1’，如圖1F所示。
請參閱圖1G，接下來，在基板110上形成一層介電材料層150，以覆蓋源極132b、汲極132a以及半導體層120a。介電材料層150可以是氮化矽層(Silicon nitride layer)、二氧化矽層(SiO2
layer)或其他適當的絕緣材料層。請參閱圖1H，在介電材料層150上形成一第二導體層160，其中第二導體層160的材質與第一導體層130(請參照圖1B)的材質不同。也就是說，第二導體層160的材質不同於汲極132a。
請參閱圖1I，接下來，利用一第二光罩300在第二導體層160上形成一第二圖案化光阻層P2a，其中第二圖案化光阻層P2a具有一突出部S1，且突出部S1位於源極132b與汲極132a之間的上方。此外，第二圖案化光阻層P2a局部暴露第二導體層160。
第二圖案化光阻層P2a可以是正型光阻的材質或是負型光阻的材質，而圖1I中的第二光罩300是以正型光阻的材質為例。第二光罩300具有一第二完全透光區310a、一第二部分透光區310b以及一第二不透光區310c，而第二部分透光區310b的透光率介於第二不透光區310c與第二完全透光區310a之透光率之間，因而使得第二圖案化光阻層P2a的厚度不相同。如此，第二圖案化光阻層P2a對應第二完全透光區310a的部分之厚度比對應第二部分透光區310b的部分較厚，進而形成厚度較厚且對應第二完全透光區310a的突出部S1。此外，第二光罩300可以是半調式光罩或是其他與第二光罩300相似的光罩。
請同時參閱圖1I與圖1J，之後，以第二圖案化光阻層P2a為遮罩，移除部分第二導體層160與部分介電材料層150，以暴露部分汲極132a，並形成一圖案化第二導體層160a以及一介電層150a。介電層150a配置於基板110上，並覆蓋於半導體層120a與源極132b。值得注意的是，第二導體層160的材質與第一導體層130的材質不同，且採用對於第二導體層160與第一導體層130具有高蝕刻選擇率的蝕刻方式。
在移除部分第二導體層160與介電材料層150的步驟中，介電層150a暴露出部分汲極132a與部分半導體層120a。舉例來說，圖1J所示的介電層150a暴露出汲極132a的側面與半導體層120a的側面。然而，圖1J中的介電層150a所暴露的部分汲極132a與部分半導體層120a只是用來舉例說明，並非限定本發明。
請同時參閱圖1J與圖1K，接著，移除第二圖案化光阻層P2a之部分厚度，以形成第二圖案化光阻層P2a’，其中第二圖案化光阻層P2a’覆蓋位於源極132b與汲極132a之間上方的圖案化第二導體層160a。在本實施例中，移除第二圖案化光阻層P2a之部分厚度的步驟可以是對第二圖案化光阻層P2a進行電漿灰化製程S12。由於第二圖案化光阻層P2a具有突出部S1，因此當進行電漿灰化製程S12時，第二圖案化光阻層P2a在突出部S1以外的區域會被移除，而留下在突出部S1以下的部分第二圖案化光阻層P2a。如此，第二圖案化光阻層P2a’得以形成。
請同時參閱圖1K與圖1L，之後，以第二圖案化光阻層P2a’為遮罩，移除部分圖案化第二導體層160a，以形成一配置於介電層150a上與位於源極132b與汲極132a之間的閘極162。在本實施例中，移除部分圖案化第二導體層160a的步驟可以是對第二圖案化光阻層P2a’進行蝕刻製程。
舉例而言，可以利用蝕刻液來進行溼式蝕刻製程，以移除部分圖案化第二導體層160a。由於第一導體層130的材質與第二導體層160的材質不同，即圖案化第二導體層160a與汲極132a的材質不同，因此可利用合適的蝕刻液以在不蝕刻汲極132a的情況下，移除部分圖案化第二導體層160a。另外，上述的溼式蝕刻製程具有等向性蝕刻的特性，因此位在第二圖案化光阻層P2a’邊緣處的部分圖案化第二導體層160a(如圖1K所示之X處)會被移除。如此，所形成的閘極162之表面會較為平坦，如圖1L所示。之後，移除第二圖案化光阻層P2a’，以暴露出閘極162，如圖1M所示。
請參閱圖1N，接著，形成一畫素電極170於基板110上方，其中畫素電極170電性連接汲極132a。至此，一種畫素結構100a基本上已製作完成。
在本實施例中，畫素電極170可直接覆蓋部分汲極132a，以電性連接汲極132a，如圖1N所示。此外，畫素電極170可以採用銦錫氧化物(ITO)、銦鋅氧化物(IZO)或其他適當的透明導體材料製作而成。另外，製作畫素電極170的步驟例如是先形成一層畫素電極材料層(未繪示)，其覆蓋介電層150a、汲極132a、閘極162以及基板110。接著，利用一光罩(未繪示)對此畫素電極材料層進行微影與蝕刻製程，以移除部分畫素電極材料層。如此，畫素電極170得以形成。
圖2是本發明第二實施例之畫素結構的剖面示意圖。請參閱圖2，本實施例的畫素結構100b與第一實施例的畫素結構100a(請參照圖1N)相似，惟差異之處在於畫素結構100b更包括一層遮光層180a。具體而言，遮光層180a配置於畫素結構100a的半導體層120a與基板110之間，且遮光層180a的材質可以是不透光樹脂或是金屬。由此可知，遮光層180a具有不透光的特性，故能遮住部分從基板110下方入射至畫素結構100b的光線L，以避免發生漏光的情形。
由於畫素結構100b與第一實施例的差異之處僅在於遮光層180a，加上畫素結構100b的製造方法也與第一實施例相似。因此，以下僅介紹本實施例之遮光層180a的製造方法，並搭配圖3A至圖3C進行說明。請先參閱圖3A，首先，提供一基板110，並在基板110上依序形成遮光材料層180、半導體材料層120、歐姆接觸材料層140以及第一導體層130，即在形成半導體材料層120之前，於基板110上形成遮光材料層18，而遮光層180a的材質可以是不透光樹脂或是金屬。
請先參閱圖3B，接著，利用第一光罩200在第一導體層130上形成第一圖案化光阻層P1，其中第一圖案化光阻層P1具有凹槽H。請同時參閱圖3B與圖3C，之後，以第一圖案化光阻層P1為遮罩，移除部分半導體材料層120與部分第一導體層130，以形成半導體層120a與圖案化第一導體層130a。
在前述移除部分半導體材料層120的步驟中，亦移除部分遮光材料層180。由於部分遮光材料層180與部分半導體材料層120都是在以第一圖案化光阻層P1作為遮罩的情況下進行移除，因此遮光層180a的圖案會與半導體層120a的圖案相同。在形成遮光層180a之後，接下來製造畫素結構100b的步驟因為與第一實施例相同(請參照圖1C至圖1N)，所以不再重複敘述。
圖4A至圖4F是本發明第三實施例之畫素結構的製造方法的示意圖，而本實施例與第二實施例的差異僅在於介電層具有一接觸窗，因此以下僅介紹此接觸窗的結構及製作接觸窗的步驟。請先參閱圖4A，在形成第二導電層160(可參考圖1H)之後，利用一第二光罩300’在第二導體層160上形成一第二圖案化光阻層P2b，其中第二圖案化光阻層P2b具有一突出部S1以及一開口O，且第二圖案化光阻層P2b的材質與前述實施例相同。
第二光罩300’具有一第二完全透光區310a’、一第二部分透光區310b’以及一第二不透光區310c’。藉由第二完全透光區310a’、第二部分透光區310b’以及第二不透光區310c’三者不同的透光率，形成對應第二完全透光區310a’的突出部S1與對應第二不透光區310c’的開口O。另外，第二光罩300’可以是半調式光罩或是其他與第二光罩300’相似的光罩。
請同時參閱圖4A與圖4B，接著，以第二圖案化光阻層P2b為遮罩，移除部分第二導體層160與部分介電材料層150，以暴露部分汲極132a，並形成一圖案化第二導體層160a’以及一介電層150a’。介電層150a’具有一接觸窗T，以暴露部分汲極132a。詳細而言，在移除部分第二導體層160與部分介電材料層150的步驟中，位在開口O底部的部分第二導體層160與介電材料層150會被移除，進而形成暴露部分汲極132a的接觸窗T。
請同時參閱圖4B與圖4C，接下來，移除第二圖案化光阻層P2b之部分厚度P2b，以形成第二圖案化光阻層P2b’，其覆蓋位於源極132b與汲極132a之間上方的圖案化第二導體層160a’。在本實施例中，移除第二圖案化光阻層P2b之部分厚度的步驟可以是對第二圖案化光阻層P2b’進行電漿灰化製程S12。如此，第二圖案化光阻層P2b在突出部S1以外的區域會被移除，並留下在突出部S1以下的部分第二圖案化光阻層P2b，進而形成第二圖案化光阻層P2b’。
接著，以第二圖案化光阻層P2b’為遮罩，移除部分圖案化第二導體層160a’以形成閘極162(如圖4D所示)，並且在形成閘極162之後，移除第二圖案化光阻層P2b’(如圖4E所示)。之後，形成一畫素電極170’於基板110上方，且畫素電極170’配置於介電層150a’上，並電性連接汲極132a。至此，一種畫素結構100c基本上已製作完成。在本實施例中，畫素電極170’的一部分會延伸至接觸窗T內，進而與汲極132a電性連接。如此，畫素電極170’與汲極132a電性連接。
此外，介電層150a’會覆蓋部分遮光層180a，以隔開畫素電極170’與遮光層180a(如圖4F所示之Y處)。當遮光層180a的材質為金屬時，介電層150a’可以使畫素電極170’與遮光層180a電性絕緣，以避免影響畫素結構100c的正常運作。
圖5是本發明第四實施例之畫素結構的剖面示意圖。請參閱圖5，本實施例的畫素結構100d與第四實施例的100c相似，惟差異之處在於畫素結構100d並非如第四實施例一樣包括遮光層，如圖5所示。另外，由於圖5所示的畫素結構100d，其製造方法與前述實施例相似，因此不再重複贅述。
綜上所述，本發明因利用第一光罩與第二光罩來製造畫素結構，相較於習知技術而言，本發明能減少使用光罩的使用次數，進而減少進行光罩製程的次數。如此，本發明不但可以減少畫素結構的製造成本，同時簡化製造畫素結構的過程，進而縮短製造畫素結構的所需時間。此外，本發明的畫素結構可包括一層遮光層，而此遮光層可以改善發生漏光的情形。
雖然本發明已以這些實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100a、100b、100c、100d．．．畫素結構
110．．．基板
120．．．半導體材料層
120a．．．半導體層
122．．．元件通道
130．．．第一導體層
130a．．．圖案化第一導體層
132a．．．汲極
132b．．．源極
140．．．歐姆接觸材料層
140a、140a’．．．歐姆接觸層
150．．．介電材料層
150a、150a’．．．介電層
160．．．第二導體層
160a、160a’．．．圖案化第二導體層
162．．．閘極
170、170’．．．畫素電極
180．．．遮光材料層
180a．．．遮光層
200．．．第一光罩
210a．．．第一完全透光區
210b．．．第一部分透光區
210c．．．第一不透光區
300、300’．．．第二光罩
310a、310a’．．．第二完全透光區
310b、310b’．．．第二部分透光區
310c、310c’．．．第二不透光區
L．．．光線
O．．．開口
P1、P1’．．．第一圖案化光阻層
P2a、P2a’、P2b、P2b’．．．第二圖案化光阻層
H．．．凹槽
S1．．．突出部
T．．．接觸窗
S10、S12．．．電漿灰化製程
圖1A至圖1N為本發明第一實施例之畫素結構的製造方法的示意圖。
圖2是本發明第二實施例之畫素結構的剖面示意圖。
圖3A至圖3C是圖2之畫素結構的的製造方法的示意圖。
圖4A至圖4F是本發明第三實施例之畫素結構的製造方法的示意圖。
圖5是本發明第四實施例之畫素結構的剖面示意圖。
100a．．．畫素結構
110．．．基板
132a．．．汲極
132b．．．源極
150a．．．介電層
162．．．閘極
170．．．畫素電極
Claims (13)
- 一種畫素結構的製造方法，包括：提供一基板，並該基板上依序形成一半導體材料層以及一第一導體層；利用一第一光罩在該第一導體層上形成具有一凹槽之一第一圖案化光阻層，其中該第一光罩具有一第一完全透光區、一第一部分透光區以及一第一不透光區；以該第一圖案化光阻層為遮罩，移除部分該半導體材料層與部分該第一導體層，以形成一半導體層與一圖案化第一導體層；移除該第一圖案化光阻層之部分厚度，以暴露出部分該圖案化第一導體層；以該第一圖案化光阻層為遮罩，移除部分該圖案化第一導體層及部分該半導體層，以形成一汲極與一源極；移除該第一圖案化光阻層；在該基板上形成一介電材料層，以覆蓋該源極、該汲極以及該半導體層；在該介電材料層上形成一第二導體層；利用一第二光罩在該第二導體層上形成一第二圖案化光阻層，其中該第二光罩具有一第二完全透光區、一第二部分透光區以及一第二不透光區，而該第二圖案化光阻層具有位於該源極與該汲極之間的上方之一突出部，並局部暴露該第二導體層；以該第二圖案化光阻層為遮罩，移除部分該第二導體 層與部分該介電材料層，以暴露部分該汲極並形成一圖案化第二導體層及一介電層；移除該第二圖案化光阻層之部分厚度，以覆蓋位於該源極與該汲極之間上方的該圖案化第二導體層；以該第二圖案化光阻層為遮罩，移除部分該圖案化第二導體層，以形成一閘極；移除該第二圖案化光阻層；以及形成一畫素電極於該基板上方，其中該畫素電極電性連接該汲極。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中在形成該半導體材料層之前，更包括在該基板上形成一遮光材料層，且在移除部分該半導體材料層的步驟中，移除部分該遮光材料層，以形成一遮光層。
- 如申請專利範圍第2項所述之畫素結構的製造方法，其中該遮光層的材質為一不透光樹脂。
- 如申請專利範圍第2項所述之畫素結構的製造方法，其中該遮光層的材質為一金屬。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中該第一光罩為一半調式光罩。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中該第二光罩為一半調式光罩。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中在移除部分該第二導體層與該介電材料層的步驟中，該介電層暴露出部分該汲極與部分該半導體層。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中在移除部分該第二導體層與該介電材料層的步驟中，該介電層具有一接觸窗，以暴露部分該汲極。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中在形成該第一導體層之前，更包括在該半導體材料層上形成一歐姆接觸材料層，且在移除部分該半導體材料層之前，移除部分該歐姆接觸材料層，以形成一歐姆接觸層。
- 如申請專利範圍第9項所述之畫素結構的製造方法，其中在移除部分該歐姆接觸材料層之後，更包括移除位於該源極與該汲極之間的該半導體層之部分厚度，以形成一元件通道。
- 如申請專利範圍第10項所述之畫素結構的製造方法，其中移除位於該源極與該汲極之間的該半導體層之部分厚度的步驟包括對該半導體層進行一背通道蝕刻製程。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中移除該第一圖案化光阻層之部分厚度的步驟包括對該第一圖案化光阻層進行電漿灰化製程。
- 如申請專利範圍第1項所述之畫素結構的製造方法，其中移除該第二圖案化光阻層之部分厚度的步驟包括對該第二圖案化光阻層進行電漿灰化製程。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096136901A TWI383502B (zh) | 2007-10-02 | 2007-10-02 | 畫素結構及其製造方法 |
| US12/014,098 US20090085032A1 (en) | 2007-10-02 | 2008-01-15 | Pixel structure and fabricating method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW096136901A TWI383502B (zh) | 2007-10-02 | 2007-10-02 | 畫素結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200917486A TW200917486A (en) | 2009-04-16 |
| TWI383502B true TWI383502B (zh) | 2013-01-21 |
Family
ID=40507141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW096136901A TWI383502B (zh) | 2007-10-02 | 2007-10-02 | 畫素結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090085032A1 (zh) |
| TW (1) | TWI383502B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW201044088A (en) | 2009-06-15 | 2010-12-16 | Chunghwa Picture Tubes Ltd | Pixel structure and manufacturing method thereof and display panel |
| TWI396916B (zh) * | 2009-07-17 | 2013-05-21 | Chunghwa Picture Tubes Ltd | 薄膜電晶體陣列基板之製作方法 |
| KR101770969B1 (ko) * | 2011-01-21 | 2017-08-25 | 삼성디스플레이 주식회사 | 터치 센싱 기판 및 이의 제조 방법 |
| CN105470367B (zh) * | 2014-09-04 | 2019-03-01 | 江西省晶瑞光电有限公司 | 一种led用荧光薄片的制备方法 |
| TW201622158A (zh) * | 2014-12-10 | 2016-06-16 | 中華映管股份有限公司 | 薄膜電晶體以及其製作方法 |
| CN108666218A (zh) * | 2017-03-29 | 2018-10-16 | 京东方科技集团股份有限公司 | 薄膜晶体管和显示基板及其制作方法、显示装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984033A (en) * | 1986-04-02 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Thin film semiconductor device with oxide film on insulating layer |
| US5793457A (en) * | 1995-11-06 | 1998-08-11 | Sharp Kabushiki Kaisha | Fabrication process of liquid crystal display element |
| TW200422748A (en) * | 2002-12-20 | 2004-11-01 | Seiko Epson Corp | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2236901A (en) * | 1989-09-20 | 1991-04-17 | Philips Nv | A method of manufacturing a semiconductor device |
| TWI220029B (en) * | 2000-10-12 | 2004-08-01 | Au Optronics Corp | Thin film transistor liquid crystal display and its manufacturing method |
| CN1267780C (zh) * | 2002-11-11 | 2006-08-02 | Lg.飞利浦Lcd有限公司 | 用于液晶显示器的阵列基板及其制造方法 |
| KR100500779B1 (ko) * | 2003-10-10 | 2005-07-12 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 |
| TWI261927B (en) * | 2003-12-03 | 2006-09-11 | Quanta Display Inc | Method of manufacturing a thin film transistor array |
-
2007
- 2007-10-02 TW TW096136901A patent/TWI383502B/zh not_active IP Right Cessation
-
2008
- 2008-01-15 US US12/014,098 patent/US20090085032A1/en not_active Abandoned
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4984033A (en) * | 1986-04-02 | 1991-01-08 | Mitsubishi Denki Kabushiki Kaisha | Thin film semiconductor device with oxide film on insulating layer |
| US5793457A (en) * | 1995-11-06 | 1998-08-11 | Sharp Kabushiki Kaisha | Fabrication process of liquid crystal display element |
| TW200422748A (en) * | 2002-12-20 | 2004-11-01 | Seiko Epson Corp | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090085032A1 (en) | 2009-04-02 |
| TW200917486A (en) | 2009-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI567800B (zh) | 平面顯示設備及製造其之方法 | |
| US8339559B2 (en) | Liquid crystal display unit structure including a patterned etch stop layer above a first data line segment | |
| US8198149B2 (en) | Method for fabricating active device array substrate | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| TWI464808B (zh) | 薄膜電晶體陣列基板及其製作方法 | |
| KR20180098621A (ko) | 저온 폴리실리콘 어레이 기판의 제조방법 | |
| WO2014187113A1 (zh) | 阵列基板及制备方法、显示装置 | |
| TW201622158A (zh) | 薄膜電晶體以及其製作方法 | |
| TWI383502B (zh) | 畫素結構及其製造方法 | |
| US20210183912A1 (en) | Manufacturing method of tft array substrate | |
| KR20170096007A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| US7785992B2 (en) | Array substrate for flat display device and method for fabricating the same | |
| CN109494257B (zh) | 一种薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US11018165B2 (en) | Manufacturing method of array substrate and array substrate | |
| US7768012B2 (en) | LCD pixel array structure | |
| CN111129033B (zh) | 阵列基板及其制备方法 | |
| TWI412856B (zh) | 液晶顯示面板之薄膜電晶體基板與其製作方法 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| WO2023272503A1 (zh) | 薄膜晶体管及其制备方法、显示基板、显示装置 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| CN101409262B (zh) | 像素结构的制造方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| TWI540645B (zh) | 畫素結構與其製造方法 | |
| TW202013732A (zh) | 電子裝置及其製造方法 | |
| KR100837884B1 (ko) | 액정표시장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |