JP3548711B2 - 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 - Google Patents
液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 Download PDFInfo
- Publication number
- JP3548711B2 JP3548711B2 JP2000290730A JP2000290730A JP3548711B2 JP 3548711 B2 JP3548711 B2 JP 3548711B2 JP 2000290730 A JP2000290730 A JP 2000290730A JP 2000290730 A JP2000290730 A JP 2000290730A JP 3548711 B2 JP3548711 B2 JP 3548711B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- contact hole
- insulating film
- pixel electrode
- transparent resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法と、電子回路形成用の配線基板でコンタクトホールを形成する方法とに関する。
【０００２】
【従来の技術】
従来から、液晶表示装置では、Thin Film TransistorからＴＦＴと略称される薄膜トランジスタをスイッチング素子に用いるアクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に、ＴＦＴアクティブマトリクス回路を形成したＴＦＴアレイ基板を使用する。ＴＦＴアレイ基板は、何枚ものフォトマスクを用い、フォトリソグラフィのプロセスによる微細パターニングを繰返すことによって、製造されている。液晶表示装置の生産性および製造歩留まりの向上や、コストダウンを図る観点からは、フォトマスクの使用数の削減、つまりはフォトリソグラフィプロセスの削減が検討されてきている。
【０００３】
ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る上では、液晶セルの光透過率を大きく改善するために、ＴＦＴアレイ基板の開口率を向上させることが必要である。開口率の向上の手法としては、液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成し、ゲート電極と画素電極とを立体的にオーバーラップさせる方法が知られている。この方法では、８０％を超える高開口率が実現されている。このような高開口率アクティブマトリクス基板の製造プロセスは、走査用のゲート電極配線とデータ用のソース電極配線とが交差するＧ−Ｓ交差部、スイッチング素子であるＴＦＴ素子部、画素部および周辺回路に設けられる端子部を並べた模式的な断面構成部分に対して、図１０（ａ）〜図１５（ｐ）に示すように行われる。
【０００４】
先ず、図１０（ａ）は、ガラス基板２１の表面全体にゲート電極膜２２を成膜している状態を示す。ゲート電極膜２２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）等の金属膜として形成する。次にゲート電極膜２２の上に、フォトレジストを均一に塗布し、１枚目のフォトマスクを用いて図１０（ｂ）に示すようなレジストパターン２３を形成する。次にレジストパターン２３を利用してエッチングを行い、図１０（ｃ）に示すようにゲート電極膜２２をパターニングする。
【０００５】
次に図１１（ｄ）に示すように、ゲート絶縁膜２４、第１半導体層２５、第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法などで、連続積層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成される。第１半導体層２５は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成される。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ＋−Ｓｉ）膜で形成される。
【０００６】
次にフォトレジストを全体に塗布し、２枚目のフォトマスクを用いて図１１（ｅ）に示すレジストパターン２７を形成する。レジストパターン２７が形成されるのは、Ｇ−Ｓ交差部とＴＦＴ素子部とであり、画素部や端子部には形成されない。レジストパターン２７を用いてエッチングを行うと、図１１（ｆ）に示すように、第１半導体層２５および第２半導体層２６の２層が島状にパターニングされる。
【０００７】
次にレジストパターン２７を除去し、図１２（ｇ）に示すように、全面にソース・ドレイン電極膜２８を成膜する。ソース・ドレイン電極膜２８は、スパッタリング法等によって、クロム、アルミニウム、タンタルなどの金属膜を形成する。その後、一旦全面にフォトレジストを塗布し、３枚目のフォトマスクを用いて、図１２（ｈ）に示すようなレジストパターン２９を形成する。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成されるけれども、ＴＦＴ素子部ではチャネル部分には形成されない。次にエッチングを行い、図１２（ｉ）に示すように、チャネル部分にはレジストパターン２９が形成されていないので、ソース・ドレイン電極膜２８および第２半導体層２６が除去され、ソース・ドレイン電極分離パターニングが行われる。さらに第１半導体層２５も部分的にエッチングされ、チャネル部の厚みを調整するチャネルエッチング加工が行われる。
【０００８】
図１３（ｊ）は、図１２（ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、レジストパターン２９を除去した状態を示す。次に、図１３（ｋ）に示すように、パッシベーション膜３０をスパッタリング法などによって全面に形成する。パッシベーション膜３０は、たとえば窒化シリコン（ＳｉＮｘ）などの保護膜である。さらに図１３（ｌ）に示すように、感光性アクリル系樹脂膜３１を平坦化のために塗布する。
【０００９】
次に、４枚目のフォトマスクを用いて、図１４（ｍ）に示すように、感光性アクリル系樹脂膜３１をパターニングする。このパターニングでは、感光性アクリル系樹脂膜３１に部分的にパッシベーション膜３０に達する貫通孔を形成する。パターニングした感光性アクリル系樹脂膜３１をマスクとしてパッシベーション膜３０を図１４（ｎ）に示すようにエッチングすると、感光性アクリル系樹脂膜３１の表面から、ソース・ドレイン電極膜２８のうちでソース電極と分離したドレイン電極に達するコンタクトホールが形成される。次に全面に透明導電膜３２をスパッタリング法などによって形成すると、図１４（ｏ）に示すようになる。透明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ２）を用いる。
【００１０】
図１５（ｐ）は、図１４（ｏ）で感光性アクリル系樹脂膜３１の表面全体に形成した透明導電膜３２を、５枚目のフォトマスクを用いてパターニングし、画素電極３３を形成している状態を示す。画素電極３３は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で立体的にオーバーラップして形成させることができるので、高開口率アクティブマトリクス基板３４が形成される。
【００１１】
以上述べた高開口率アクティブマトリクス基板３４の製造工程では、（ｂ），（ｅ），（ｈ），（ｍ）および（ｐ）の各工程で合計５枚のフォトマスクを使用する。このため、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。アクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開平５−３０３１１１号公報を挙げることができる。この先行技術では、基板上に先ず透明導電膜を形成する。透明導電膜は、画素電極としてばかりではなく、ゲート電極の下地層としても利用する。ゲート電極は、透明導電膜の上に電解メッキを施して形成する。特開２０００−２０６５７１号公報には、厚さが異なるレジストパターンを形成して、図１１（ｅ）から図１２（ｉ）に示す工程を、１枚のフォトマスクを利用して行う考え方が示されている。厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、露光量を変えて形成する。特開昭６１−１８１１３０号公報では、段差がある部分でも高精度なパターンを形成するために、露光量を変えてレジスト膜パターンを形成している。特開２０００−２０６５７１号公報では、厚みが異なる部分を利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の考え方は、C.W.Kim et al.によってSid 2000 Digest第１００６〜１００９頁に「A Novel Four-Mask-Count Process Architecture for TFT−LCDs」や、月刊FPD intelligenceの１９９５年５月号の第３１頁〜３５頁に記載されている「三国電子 ＩＰＳ ＴＦＴ−ＬＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００１２】
【発明が解決しようとする課題】
前述のように、従来の高開口率アクティブマトリクス基板３４の製造プロセスでは、合計５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。特開平５−３０３１１１号公報に開示されている先行技術では、ゲート電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜を下地とする電界メッキで形成し、フォトプロセスを用いることなくゲート電極膜のパターニングを行って、ＴＦＴアレイ製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。さらに、ＴＦＴアレイ基板上への電解メッキによるゲート電極形成の下地膜としてＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができず、開口率が低下してしまう。また、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００１３】
特開２０００−２０６５７１号公報に示されているような厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードのＴＦＴアクティブマトリクス型液晶表示装置について主として説明されているだけである。ゲート電極と画素電極とを立体的にオーバーラップさせ、開口率を高めたＴＦＴ基板でフォトマスクの使用数をさらに低減する可能性については示されていない。
【００１４】
本発明の目的は、ＴＦＴアクティブマトリクス基板などで製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。
【００１５】
また本発明の目的は、一般に電子回路を形成する配線基板で、フォトマスクの使用数を低減することができるコンタクトホール形成方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明は、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成し、
電気絶縁膜の表面に、撥水性透明樹脂層を形成し、
撥水性透明樹脂層を通して、電気絶縁膜を、予め定められる画素電極形成領域を除いて硬化し、該画素電極領域の予め定めるコンタクトホール位置で未硬化となり、該コンタクトホール位置を除く該画素電極領域で部分的に硬化するように、露光量を調整したマスクでハーフトーン露光し、
電気絶縁膜を現像して、画素電極領域で撥水性透明樹脂層が除去され、コンタクトホール位置の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、コンタクトホール位置を除く画素電極領域で該貫通孔に連なる凹所が形成されるようにパターニングし、
パターニングされた撥水性透明樹脂層および電気絶縁膜上に、塗布型導電材を塗布して画素電極を形成することを特徴とする液晶用マトリクス基板の製造方法である。
【００１９】
本発明に従えば、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板は、電気絶縁膜の形成、撥水性透明樹脂層の形成、電気絶縁膜のハーフトーン露光によるパターニングおよび画素電極の形成を経て製造される。電気絶縁膜の形成は、マトリクス回路が形成されている電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦となるように行う。電気絶縁膜の表面には、撥水性透明樹脂層が形成される。電気絶縁膜のハーフトーン露光は、予め定められる画素電極形成領域を除いて硬化し、画素電極領域の定めるコンタクトホール位置で未硬化となり、コンタクトホール位置を除く画素電極領域で部分的に硬化するように、露光量を調整したマスクを用いて行う。電気絶縁膜を現像すると、コンタクトホール位置の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、コンタクトホール位置を除く画素電極領域で凹所が形成されるようにパターニングされる。撥水性透明樹脂層は薄いので、下地となる電気絶縁膜の厚さが減少する凹所および貫通孔が形成される部分で消失し、画素電極領域を除く部分で残存する。塗布型導電材料を塗布すると、残存している撥水性透明樹脂層の部分は撥水性によって塗布型導電材料を弾く性質を有するので、塗布型導電材料は電気絶縁膜上の凹所およびコンタクトホール位置に充填され、画素電極とコンタクトホールの導電部分とを形成することができる。凹所と貫通孔とを電気絶縁膜に形成するために１枚のフォトマスクを用いればよいので、フォトマスクの使用枚数を削減することができる。
【００２０】
また本発明で前記マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、
該ＴＦＴアクティブマトリクス回路の製造工程は、
前記電気絶縁性基板上にゲート電極材料で成膜し、パターニングするゲート電極膜パターニング工程と、
ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する積層工程と、
露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う分離エッチング工程と、
分離エッチング工程後に、パッシベーション膜を成膜して覆うパッシベーション工程とを含むことを特徴とする。
【００２１】
本発明に従えば、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路を形成する際に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜パターニング工程、分離エッチング工程およびパッシベーション工程を含む製造工程で製造する。ゲート電極膜パターニング工程では、電気絶縁性基板上にゲート電極材料で成膜しパターニングする。積層工程では、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する。分離エッチング工程では、露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う。パッシベーション工程では、分離エッチング工程後に、パッシベーション膜を成膜して覆う。ＴＦＴアクティブマトリクス回路の製造の際には、ゲート電極膜パターニング工程と、分離エッチング工程とでそれぞれフォトマスクを使用し、さらにゲート電極とオーバーラップさせる画素電極の形成の際に１枚のフォトマスクを使用するので、全部で３枚のフォトマスクを使用するだけで画素電極とゲート電極とを立体的にオーバーラップさせて高開口率を得ることができるＴＦＴアクティブマトリクス基板を製造することができる。
【００２２】
また本発明は、前記画素電極の形成後に、前記撥水性透明樹脂層の残存部分を除去することを特徴とする。
【００２３】
本発明に従えば、画素電極の形成後に、撥水性透明樹脂層の残存部分を除去するので、マトリクス基板の表面の平坦化を高め、配向処理時の信頼性を高めることができる。
【００２４】
また本発明は、前記電気絶縁性合成樹脂材料として、感光性アクリル系樹脂を使用し、
前記撥水性透明樹脂層は撥水性フッ素系樹脂によって形成し、
前記画素電極は、塗布型透明導電材料で形成することを特徴とする。
【００２５】
本発明に従えば、感光性アクリル系樹脂を用いてマトリクス基板の表面を平坦化し、撥水性フッ素系樹脂を用いて感光性アクリル系樹脂の表面の凹所とコンタクトホールとに塗布型透明導電材料を閉じ込めて、フォトマスクを用いないでも精度のよい画素電極およびコンタクトホールを形成させることができる。
【００２６】
さらに本発明は、電気絶縁膜で覆われる導電部分に、該電気絶縁膜を貫通して表面と導通させるためのコンタクトホールを、塗布型導電材を塗布して形成する方法であって、
感光性を有する電気絶縁膜の表面に、該塗布型導電剤を弾く性質を有する透明樹脂膜を形成し、
透明樹脂膜を通して、電気絶縁膜を、予め定められるコンタクトホール位置では未硬化となり、コンタクトホール位置の周囲の予め定める領域を除いて硬化し、該領域では部分的に硬化するように、露光量を調整して露光させ、
電気絶縁膜を現像して、コンタクトホール位置の電気絶縁膜に導電部分に達する貫通孔が形成され、コンタクトホール位置の周囲の予め定める領域に凹所が形成され、該コンタクトホール位置および該凹所で透明樹脂膜が消失するようにパターニングし、
パターニングされた透明樹脂膜および電気絶縁膜上に、塗布型導電材を塗布して、コンタクトホール位置の貫通孔に該塗布型導電材を充填し、凹所に導電膜を形成することを特徴とするコンタクトホール形成方法である。
【００２７】
本発明に従えば、感光性を有する電気絶縁膜で覆われる導電部分に電気絶縁膜を貫通して表面と導通させるためのコンタクトホールを形成する際に、電気絶縁膜の表面に透明樹脂層を形成し、電気絶縁膜を露光量の調整によって多段階に硬化させる。電気絶縁膜の現像によるパターニング後に塗布型導電材料を塗布する。透明樹脂層は塗布型導電材料を弾く性質を有する。露光量の調整は、電気絶縁膜が、予め定められるコンタクトホール位置では未硬化となり、コンタクトホール位置の周辺の予め定める領域で部分的に硬化し、該領域以外で硬化するように行う。パターニングは、電気絶縁膜を、コンタクトホール位置で導電部分に達する貫通孔を形成し、その周辺領域で凹所を形成するように行う。貫通孔および凹所が形成される際に、その部分の透明樹脂層は消失する。電気絶縁膜上に塗布型導電材を塗布すると、コンタクトホール位置の貫通孔内と凹所内とに充填され、コンタクトホールの導電膜を形成することができる。コンタクトホールの導電部分の外形を形成するために新たなフォトマスクプロセスは不要であり、コンタクトホール形成用のフォトマスクを用いて電気絶縁膜上の導電部分もパターニングすることができるので、フォトマスクの使用枚数を低減することができる。
【００２８】
【発明の実施の形態】
図１〜図６の（ａ）から（ｏ）で本発明の実施の第１形態としての高開口率アクティブマトリクス基板の概略的な構成とその製造方法の概要を示す。本実施形態についても、図１０〜図１５と同様に、ゲート電極とソース電極とが交差するＧ−Ｓ交差部分、ＴＦＴ素子部分、画素部分および端子部を並べた模式的な断面構成について示す。
【００２９】
図１（ａ）は、ガラス基板１上にゲート電極膜２を成膜した状態を示す。ゲート電極膜２は、スパッタリング法等でクロム、アルミニウム、タンタル等の金属膜を形成する。ゲート電極膜２上には、レジスト層を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）に示すようなレジストパターン３を形成する。さらにレジストパターン３を用いたエッチングにより、図１（ｃ）に示すようにゲート電極膜２をパターニングする。
【００３０】
図２（ｄ）は、ゲート絶縁膜４、第１半導体層５および第２半導体層６を３層連続積層成膜し、さらにソース・ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜する。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成する。第１半導体層５は、アモルファス−シリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたｎ+−Ｓｉ膜で形成する。ソース・ドレイン電極膜７は、クロム、アルミニウム、タンタル等の金属で形成する。さらに、全体にレジストを塗布した後、スリットマスク等を用いて露光量を調整し、１回のレジスト塗布で複数段階の厚さのレジストパターン８を、図２（ｅ）に示すように形成する。レジストパターン８は、画素部および端子部には形成しないで、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄肉部８ａとして形成する。その他の部分は厚く形成する。すなわち、その他の部分は第１の厚み以上であり、薄肉部８ａは第１の厚みより薄い第２の厚みとして形成する。次に、図２（ｆ）に示すように、レジストパターン８に覆われていない部分の第１半導体層５および第２半導体層６の２つの層と、ソース・ドレイン電極膜７とを全てエッチングで除去する。
【００３１】
図３（ｇ）は、図２（ｆ）に示す残存しているレジストパターン８の全体をアッシングで厚みを減少させ、薄肉部８ａに対応するチャネル部５２ａの位置でソース・ドレイン電極膜７の表面が露出するようになった状態を示す。次に残存するレジストパターン８を利用して、図３（ｈ）に示すようにソース・ドレイン電極分離およびチャネルエッチングを行う。チャネル部５ａでは、第１半導体層５の厚みが調整され、第２半導体層６およびソース・ドレイン電極膜７は消失する。ここでレジストパターン８を除去すると、図３（ｉ）に示す状態になる。
【００３２】
次に図４（ｊ）に示すように、基板の全面にパッシベーション膜９を形成する。パッシベーション膜９は、窒化シリコンなどによる保護膜であり、スパッタリング法等によって形成する。パッシベーション膜９の上に感光性アクリル系樹脂を塗布すると、図４（ｋ）に示すように、表面が平坦化した電気絶縁膜である感光性アクリル系樹脂膜１０が得られる。感光性アクリル系樹脂膜１０を、８０〜１００℃の温度でプリベークし、さらにその上に撥水性透明樹脂である撥水性フッ素系樹脂１１を塗布した状態を図４（ｌ）に示す。撥水性フッ素系樹脂１１も、８０〜１００℃のプリベークする。
【００３３】
次に、３枚目のフォトマスクとして、スリットマスク等を用いて露光量を調整し、撥水性フッ素系樹脂１１の層を透過させて感光性アクリル系樹脂膜１０のハーフトーン露光を行い、多段階のパターン形状にパターニングした状態を図５（ｍ）に示す。撥水性フッ素系樹脂１１の層は、透明で、紫外線透過率が９０％以上であり、紫外線を照射すると撥水性フッ素系樹脂１１の層を透過して感光性アクリル系樹脂膜１０が露光する。感光性アクリル系樹脂膜１０は、多段階の露光によって、画素電極が形成される領域に対応する凹所１０ａで部分的に硬化し、コンタクトホール１０ｂで未硬化となり、残余の部分で硬化する。感光性アクリル系樹脂１１に対してウェットエッチングなどの現像処理を行うと、浅い凹所１０ａの部分と、ゲート電極部分までの貫通孔であるコンタクトホール１０ｂとが形成される。撥水性フッ素系樹脂１１の膜厚は薄いので、感光性アクリル系樹脂膜１０のエッチングの過程で、リフトオフと同様のプロセスによって、画素電極が形成さる凹所１０ａ部分とコンタクトホール１０ｂの部分とから、撥水性フッ素系樹脂１１が除去される。感光性アクリル系樹脂１０のエッチングでは、コンタクトホール１０ｂの位置で、さらにパッシベーション膜９も除去されて、ソース・ドレイン電極膜７が露出する。凹所１０ａを除く部分では、感光性アクリル系樹脂膜１０がエッチングされないので、撥水性フッ素系樹脂１１も残存する。
【００３４】
次に塗布型透明導電材をスピンコート等によって塗布すると、図５（ｎ）に示すように、塗布型透明導電膜１２が感光性アクリル系樹脂膜１０の凹所１０ａの部分とコンタクトホール１０ｂの部分とに充填される。撥水性フッ素系樹脂１１は、撥水性によって塗布型透明導電材を弾くので、塗布型透明導電膜１２は撥水性フッ素系樹脂１１が残存している部分には形成されない。その後、２００〜２５０℃で焼成することによって、塗布型透明導電膜１２から画素電極が形成される。
【００３５】
図６（ｏ）は、画素電極が形成された後、撥水性フッ素系樹脂１１をアッシング等によって除去した状態を示す。これによって、高開口率アクティブマトリクス基板１４が形成される。なお、画素電極を形成する塗布型透明導電膜１２は、酸化インジウム錫（ＩＴＯ）などによって形成することができる。
【００３６】
以上のように本実施形態の高開口率アクティブマトリクス基板１４の製造では、（ｂ），（ｅ）および（ｍ）の３つの工程でフォトマスクを使用しているので、合計３枚のフォトマスクでＴＦＴアレイを製造することが可能となる。すなわち、ゲート電極膜２と画素電極となる塗布型透明導電膜１２とを立体的にオーバーラップさせる構造を有し、高開口率で高輝度を実現することができるＴＦＴアレイを、従来の製造プロセスに比べて非常に少ないマスク枚数である３枚のフォトマスクで製造することが可能となる。
【００３７】
図７は、本発明の実施の第２形態として、図３（ｌ）で感光性アクリル系樹脂膜１０の表面に撥水性フッ素系樹脂１１を塗布することに代えて、電気絶縁性樹脂膜１０の表面に、塗布型透明導電膜１２を形成する塗布型透明導電材料を弾く性質と感光性とを有する撥水性フッ素系樹脂１１の膜をレジスト層として形成し、ハーフトーン露光で多段階の厚みとして、凹所１１ａとコンタクトホール位置１１ｂとを形成した状態を示す。この状態から、図２（ｅ）から図３（ｉ）までと同様な工程で、電気絶縁性樹脂膜１０に図５（ｍ）と同様な凹所１０ａとホールコンタクトホール１０ｂとを形成する。
【００３８】
図８は、各実施形態で高開口率アクティブマトリクス基板１４を製造する際に２枚目および３枚目のフォトマスクとして用いるハーフトーン露光が可能なマスク１５の基本的な断面構成を示す。マスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように、光の透過量が０％を目標に形成する部分とを備える。本実施形態に用いるマスク１５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃは、たとえば間隔が使用する光の分解能よりも小さいメッシュパターンやスリットパターンで形成する。マスク１５の透過光量の変化によって、たとえばポジ型のレジストを使用すると、透過部１５Ａに対応する部分ではレジスト厚みが零で、遮光部１５Ｂに対応する部分でレジスト厚みが最大となり、メッシュ部１５Ｃに対応する部分では透過光量が多くなるとレジスト厚が減少するようなレジストパターン１６が得られる。ネガ型のレジストを使用することもでき、その場合は透過光量が多くなるとレジスト厚が増加する。
【００３９】
実施の第２形態の高開口率アクティブマトリクス基板１４の製造では、図８に示すようなレジストパターン１６を、図７に示すように、撥水性フッ素系樹脂１１の膜のパターニングにも適用している。液晶表示装置の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。実施の第１形態では、画素電極の形成に、図８に示すようなハーフトーン露光用のマスク１５とともに撥水性フッ素系樹脂１１を利用する。このような画素電極の形成の考え方は、単純マトリクス型液晶表示装置用のマトリクス基板の形成にも適用することができる。
【００４０】
図９は、図１０〜図１５で示した従来の５枚のフォトマスクを利用する高開口率アクティブマトリクス基板３４の製造工程と、本発明の高開口率アクティブマトリクス基板１４の製造工程での３枚のフォトマスクの使用とを対比して示す。本実施形態でも、１枚目のゲート膜パターニングの際には、従来と同様のフォトマスクを使用する。２枚目のフォトマスクは、従来では２枚目のＴＦＴ素子部分の島状のパターニングと３枚目のソース・ドレイン分離およびチャネルエッチングとを、ハーフトーン露光を利用して１枚のフォトマスクで行う。また、本実施形態の３枚目のフォトマスクでは、従来の４枚目のコンタクトホール形成のための感光性アクリル系樹脂膜３１のパターニングと、５枚目のＩＴＯ画素電極膜パターニングとを、ハーフトーン露光を利用して３枚目のフォトマスクでまとめて行う。また、本実施形態の高開口率アクティブマトリクス基板１４では、画素電極をＩＴＯ膜を塗布して形成するので、プラズマＣＶＤやスパッタリングなどの真空成膜法を用いないでも、画素電極を形成することができ、製造コストの低減を図ることができる。なお、図５（ｎ）に示すように、撥水性フッ素系樹脂１１が感光性アクリル系樹脂膜１０の表面に残存している状態でも、液晶表示装置を形成することは可能である。ただし、図６（ｏ）に示すように、撥水性フッ素系樹脂１１を除去すれば、表面の平坦性は向上し、段差が小さくなるので、液晶表示装置として形成する際に行う配向処理の点では有利となる。
【００４１】
実施の第１形態では、図５（ｎ）から図６（ｏ）に示すように、撥水性フッ素系樹脂１１を透過しての感光性アクリル系樹脂のハーフトーン露光を利用して、端子部でもコンタクトホールを形成することができる。実施の第２形態では、レジスト層のハーフトーン露光で、コンタクトホールを形成することができる。このような画素部や端子部と同様のコンタクトホール形成は、液晶表示用のマトリクス基板ばかりではなく、電子回路形成用の配線基板に広く適用することができる。また、塗布型透明導電材に代えて、油性の塗布型導電材を用いる場合は、撥水性の樹脂に代えて親水性の樹脂を用いればよい。塗布型導電材料を弾く性質を有するレジスト用いれば、本発明と同様にフォトマスクを省略することができる。
【００４３】
【発明の効果】
以上のように本発明によれば、撥水性透明樹脂層が表面に形成される電気絶縁膜を１枚のフォトマスクを用いてハーフトーン露光を行い、コンタクトホールの形成とコンタクトホールを通じてマトリクスと導通する画素電極の形成とを行わせることができる。
【００４４】
また本発明によれば、画素電極のオーバーラップも許容する高開口率アクティブマトリクス基板を３枚のフォトマスクを利用するだけで形成することができる。
【００４５】
また本発明によれば、画素電極形成後に撥水性透明樹脂層を確実に除去して表面を平坦化することができる。
【００４６】
また本発明によれば、電気絶縁性合成樹脂材料として感光性アクリル系樹脂を使用する。撥水性透明樹脂層を撥水性フッ素系樹脂によって形成するので、塗布型透明導電材料を、撥水性フッ素系樹脂層で囲まれる領域の内部に閉じ込めて、フォトマスクを用いないでも画素電極を形成することができる。
【００４７】
さらに本発明によれば、電子回路などの配線基板で、１枚のマスクを部分的に露光量を変えるように用いて、コンタクトホールを生産性よく形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図２】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図３】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図４】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図５】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図６】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図７】本発明の実施の第２形態としての高開口率アクティブマトリクス基板１４の製造過程の一部を示す簡略化した断面図である。
【図８】実施の第１形態および第２形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。
【図９】実施の各形態の高開口率アクティブマトリクス基板１４の製造工程で用いるフォトマスクを、従来の高開口率アクティブマトリクス基板３４の製造工程で用いるフォトマスクと対比して示す図である。
【図１０】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１３】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１４】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１５】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【符号の説明】
１ ガラス基板
２ ゲート電極膜
３，８，１６ レジストパターン
４ ゲート絶縁膜
５ 第１半導体層
５ａ チャネル部
６ 第２半導体層
７ ソース・ドレイン電極膜
８ａ 薄肉部
９ パッシベーション膜
１０ 感光性アクリル系樹脂膜
１０ａ，１０ｂ 凹所
１０ｂ コンタクトホール
１１ 撥水性フッ素系樹脂
１１ｂ コンタクトホール位置
１２ 塗布型透明導電膜
１４ 高開口率アクティブマトリクス基板
１５ マスク
１５Ａ 透過部
１５Ｂ 遮光部
１５Ｃ メッシュ部
【発明の属する技術分野】
本発明は、液晶表示装置を形成するための液晶用マトリクス基板の製造方法と、電子回路形成用の配線基板でコンタクトホールを形成する方法とに関する。
【０００２】
【従来の技術】
従来から、液晶表示装置では、Thin Film TransistorからＴＦＴと略称される薄膜トランジスタをスイッチング素子に用いるアクティブマトリクス型液晶表示装置が広く用いられている。ＴＦＴをスイッチング素子とするアクティブマトリクス型液晶表示装置では、透明なガラス基板の表面に、ＴＦＴアクティブマトリクス回路を形成したＴＦＴアレイ基板を使用する。ＴＦＴアレイ基板は、何枚ものフォトマスクを用い、フォトリソグラフィのプロセスによる微細パターニングを繰返すことによって、製造されている。液晶表示装置の生産性および製造歩留まりの向上や、コストダウンを図る観点からは、フォトマスクの使用数の削減、つまりはフォトリソグラフィプロセスの削減が検討されてきている。
【０００３】
ＴＦＴアクティブマトリクス型液晶表示装置の低消費電力化および高輝度化を図る上では、液晶セルの光透過率を大きく改善するために、ＴＦＴアレイ基板の開口率を向上させることが必要である。開口率の向上の手法としては、液晶セルに電界を与えるための画素電極を平坦な保護膜上に形成し、ゲート電極と画素電極とを立体的にオーバーラップさせる方法が知られている。この方法では、８０％を超える高開口率が実現されている。このような高開口率アクティブマトリクス基板の製造プロセスは、走査用のゲート電極配線とデータ用のソース電極配線とが交差するＧ−Ｓ交差部、スイッチング素子であるＴＦＴ素子部、画素部および周辺回路に設けられる端子部を並べた模式的な断面構成部分に対して、図１０（ａ）〜図１５（ｐ）に示すように行われる。
【０００４】
先ず、図１０（ａ）は、ガラス基板２１の表面全体にゲート電極膜２２を成膜している状態を示す。ゲート電極膜２２は、スパッタリング法などによって、クロム（Ｃｒ）、アルミニウム（Ａｌ）、タンタル（Ｔａ）等の金属膜として形成する。次にゲート電極膜２２の上に、フォトレジストを均一に塗布し、１枚目のフォトマスクを用いて図１０（ｂ）に示すようなレジストパターン２３を形成する。次にレジストパターン２３を利用してエッチングを行い、図１０（ｃ）に示すようにゲート電極膜２２をパターニングする。
【０００５】
次に図１１（ｄ）に示すように、ゲート絶縁膜２４、第１半導体層２５、第２半導体層２６の３層をプラズマＣＶＤ法やスパッタリング法などで、連続積層成膜する。ゲート絶縁膜２４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成される。第１半導体層２５は、アモルファス−シリコン（Ａ−Ｓｉ）膜で形成される。第２半導体層２６は、ｎ型不純物を高濃度にドープしたシリコン（ｎ＋−Ｓｉ）膜で形成される。
【０００６】
次にフォトレジストを全体に塗布し、２枚目のフォトマスクを用いて図１１（ｅ）に示すレジストパターン２７を形成する。レジストパターン２７が形成されるのは、Ｇ−Ｓ交差部とＴＦＴ素子部とであり、画素部や端子部には形成されない。レジストパターン２７を用いてエッチングを行うと、図１１（ｆ）に示すように、第１半導体層２５および第２半導体層２６の２層が島状にパターニングされる。
【０００７】
次にレジストパターン２７を除去し、図１２（ｇ）に示すように、全面にソース・ドレイン電極膜２８を成膜する。ソース・ドレイン電極膜２８は、スパッタリング法等によって、クロム、アルミニウム、タンタルなどの金属膜を形成する。その後、一旦全面にフォトレジストを塗布し、３枚目のフォトマスクを用いて、図１２（ｈ）に示すようなレジストパターン２９を形成する。レジストパターン２９は、Ｇ−Ｓ交差部とＴＦＴ素子部とに形成されるけれども、ＴＦＴ素子部ではチャネル部分には形成されない。次にエッチングを行い、図１２（ｉ）に示すように、チャネル部分にはレジストパターン２９が形成されていないので、ソース・ドレイン電極膜２８および第２半導体層２６が除去され、ソース・ドレイン電極分離パターニングが行われる。さらに第１半導体層２５も部分的にエッチングされ、チャネル部の厚みを調整するチャネルエッチング加工が行われる。
【０００８】
図１３（ｊ）は、図１２（ｉ）でソース・ドレイン電極分離パターニングおよびチャネルエッチング加工が行われた後、レジストパターン２９を除去した状態を示す。次に、図１３（ｋ）に示すように、パッシベーション膜３０をスパッタリング法などによって全面に形成する。パッシベーション膜３０は、たとえば窒化シリコン（ＳｉＮｘ）などの保護膜である。さらに図１３（ｌ）に示すように、感光性アクリル系樹脂膜３１を平坦化のために塗布する。
【０００９】
次に、４枚目のフォトマスクを用いて、図１４（ｍ）に示すように、感光性アクリル系樹脂膜３１をパターニングする。このパターニングでは、感光性アクリル系樹脂膜３１に部分的にパッシベーション膜３０に達する貫通孔を形成する。パターニングした感光性アクリル系樹脂膜３１をマスクとしてパッシベーション膜３０を図１４（ｎ）に示すようにエッチングすると、感光性アクリル系樹脂膜３１の表面から、ソース・ドレイン電極膜２８のうちでソース電極と分離したドレイン電極に達するコンタクトホールが形成される。次に全面に透明導電膜３２をスパッタリング法などによって形成すると、図１４（ｏ）に示すようになる。透明導電膜３２は、酸化インジウム錫（ＩＴＯ）や酸化錫（ＳｎＯ２）を用いる。
【００１０】
図１５（ｐ）は、図１４（ｏ）で感光性アクリル系樹脂膜３１の表面全体に形成した透明導電膜３２を、５枚目のフォトマスクを用いてパターニングし、画素電極３３を形成している状態を示す。画素電極３３は、ＴＦＴ素子部では感光性アクリル系樹脂膜３１で立体的にオーバーラップして形成させることができるので、高開口率アクティブマトリクス基板３４が形成される。
【００１１】
以上述べた高開口率アクティブマトリクス基板３４の製造工程では、（ｂ），（ｅ），（ｈ），（ｍ）および（ｐ）の各工程で合計５枚のフォトマスクを使用する。このため、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。アクティブマトリクス基板の製造工程で、フォトマスクの使用数を減少させることに関する先行技術としては、たとえば特開平５−３０３１１１号公報を挙げることができる。この先行技術では、基板上に先ず透明導電膜を形成する。透明導電膜は、画素電極としてばかりではなく、ゲート電極の下地層としても利用する。ゲート電極は、透明導電膜の上に電解メッキを施して形成する。特開２０００−２０６５７１号公報には、厚さが異なるレジストパターンを形成して、図１１（ｅ）から図１２（ｉ）に示す工程を、１枚のフォトマスクを利用して行う考え方が示されている。厚さが異なるレジストパターンは、特開昭６１−１８１１３０号公報に示されているように、露光量を変えて形成する。特開昭６１−１８１１３０号公報では、段差がある部分でも高精度なパターンを形成するために、露光量を変えてレジスト膜パターンを形成している。特開２０００−２０６５７１号公報では、厚みが異なる部分を利用して２段階のエッチングを行い、フォトマスクの使用数を１枚減少させることを可能にしている。同様の考え方は、C.W.Kim et al.によってSid 2000 Digest第１００６〜１００９頁に「A Novel Four-Mask-Count Process Architecture for TFT−LCDs」や、月刊FPD intelligenceの１９９５年５月号の第３１頁〜３５頁に記載されている「三国電子 ＩＰＳ ＴＦＴ−ＬＣＤを２ＰＥＰで製造するプロセスを考案−ＴＦＴチャネル部分をハーフトーン露光」という技術報告にも示されている。
【００１２】
【発明が解決しようとする課題】
前述のように、従来の高開口率アクティブマトリクス基板３４の製造プロセスでは、合計５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。特開平５−３０３１１１号公報に開示されている先行技術では、ゲート電極を、画素電極用と同時に成膜するＩＴＯ透明電極膜を下地とする電界メッキで形成し、フォトプロセスを用いることなくゲート電極膜のパターニングを行って、ＴＦＴアレイ製造工程に用いられるフォトマスクの数を低減している。しかしながら、それでも５枚のフォトマスクが必要であり、プロセス時間の長時間化や製造歩留まりの低下の要因となっている。さらに、ＴＦＴアレイ基板上への電解メッキによるゲート電極形成の下地膜としてＩＴＯ透明電極膜を用いているので、ゲート電極と画素電極とをオーバーラップさせることができず、開口率が低下してしまう。また、電解メッキによるゲート電極の作製時には、電位降下による膜厚の不均一性が非常に大きくなりやすく、特に大型基板では膜厚の均一性を保つことが難しくなる。
【００１３】
特開２０００−２０６５７１号公報に示されているような厚さを変えたレジストパターンを用いる方法では、ＴＦＴ素子部を形成する際に１枚のフォトマスクを低減することが可能となるだけであり、しかもＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モードのＴＦＴアクティブマトリクス型液晶表示装置について主として説明されているだけである。ゲート電極と画素電極とを立体的にオーバーラップさせ、開口率を高めたＴＦＴ基板でフォトマスクの使用数をさらに低減する可能性については示されていない。
【００１４】
本発明の目的は、ＴＦＴアクティブマトリクス基板などで製造工程で用いるフォトマスクの使用数を低減することができる液晶用マトリクス基板の製造方法を提供することである。
【００１５】
また本発明の目的は、一般に電子回路を形成する配線基板で、フォトマスクの使用数を低減することができるコンタクトホール形成方法を提供することである。
【００１８】
【課題を解決するための手段】
本発明は、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成し、
電気絶縁膜の表面に、撥水性透明樹脂層を形成し、
撥水性透明樹脂層を通して、電気絶縁膜を、予め定められる画素電極形成領域を除いて硬化し、該画素電極領域の予め定めるコンタクトホール位置で未硬化となり、該コンタクトホール位置を除く該画素電極領域で部分的に硬化するように、露光量を調整したマスクでハーフトーン露光し、
電気絶縁膜を現像して、画素電極領域で撥水性透明樹脂層が除去され、コンタクトホール位置の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、コンタクトホール位置を除く画素電極領域で該貫通孔に連なる凹所が形成されるようにパターニングし、
パターニングされた撥水性透明樹脂層および電気絶縁膜上に、塗布型導電材を塗布して画素電極を形成することを特徴とする液晶用マトリクス基板の製造方法である。
【００１９】
本発明に従えば、複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板は、電気絶縁膜の形成、撥水性透明樹脂層の形成、電気絶縁膜のハーフトーン露光によるパターニングおよび画素電極の形成を経て製造される。電気絶縁膜の形成は、マトリクス回路が形成されている電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦となるように行う。電気絶縁膜の表面には、撥水性透明樹脂層が形成される。電気絶縁膜のハーフトーン露光は、予め定められる画素電極形成領域を除いて硬化し、画素電極領域の定めるコンタクトホール位置で未硬化となり、コンタクトホール位置を除く画素電極領域で部分的に硬化するように、露光量を調整したマスクを用いて行う。電気絶縁膜を現像すると、コンタクトホール位置の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、コンタクトホール位置を除く画素電極領域で凹所が形成されるようにパターニングされる。撥水性透明樹脂層は薄いので、下地となる電気絶縁膜の厚さが減少する凹所および貫通孔が形成される部分で消失し、画素電極領域を除く部分で残存する。塗布型導電材料を塗布すると、残存している撥水性透明樹脂層の部分は撥水性によって塗布型導電材料を弾く性質を有するので、塗布型導電材料は電気絶縁膜上の凹所およびコンタクトホール位置に充填され、画素電極とコンタクトホールの導電部分とを形成することができる。凹所と貫通孔とを電気絶縁膜に形成するために１枚のフォトマスクを用いればよいので、フォトマスクの使用枚数を削減することができる。
【００２０】
また本発明で前記マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、
該ＴＦＴアクティブマトリクス回路の製造工程は、
前記電気絶縁性基板上にゲート電極材料で成膜し、パターニングするゲート電極膜パターニング工程と、
ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する積層工程と、
露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う分離エッチング工程と、
分離エッチング工程後に、パッシベーション膜を成膜して覆うパッシベーション工程とを含むことを特徴とする。
【００２１】
本発明に従えば、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路を形成する際に、ＴＦＴアクティブマトリクス回路を、ゲート電極膜パターニング工程、分離エッチング工程およびパッシベーション工程を含む製造工程で製造する。ゲート電極膜パターニング工程では、電気絶縁性基板上にゲート電極材料で成膜しパターニングする。積層工程では、ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する。分離エッチング工程では、露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う。パッシベーション工程では、分離エッチング工程後に、パッシベーション膜を成膜して覆う。ＴＦＴアクティブマトリクス回路の製造の際には、ゲート電極膜パターニング工程と、分離エッチング工程とでそれぞれフォトマスクを使用し、さらにゲート電極とオーバーラップさせる画素電極の形成の際に１枚のフォトマスクを使用するので、全部で３枚のフォトマスクを使用するだけで画素電極とゲート電極とを立体的にオーバーラップさせて高開口率を得ることができるＴＦＴアクティブマトリクス基板を製造することができる。
【００２２】
また本発明は、前記画素電極の形成後に、前記撥水性透明樹脂層の残存部分を除去することを特徴とする。
【００２３】
本発明に従えば、画素電極の形成後に、撥水性透明樹脂層の残存部分を除去するので、マトリクス基板の表面の平坦化を高め、配向処理時の信頼性を高めることができる。
【００２４】
また本発明は、前記電気絶縁性合成樹脂材料として、感光性アクリル系樹脂を使用し、
前記撥水性透明樹脂層は撥水性フッ素系樹脂によって形成し、
前記画素電極は、塗布型透明導電材料で形成することを特徴とする。
【００２５】
本発明に従えば、感光性アクリル系樹脂を用いてマトリクス基板の表面を平坦化し、撥水性フッ素系樹脂を用いて感光性アクリル系樹脂の表面の凹所とコンタクトホールとに塗布型透明導電材料を閉じ込めて、フォトマスクを用いないでも精度のよい画素電極およびコンタクトホールを形成させることができる。
【００２６】
さらに本発明は、電気絶縁膜で覆われる導電部分に、該電気絶縁膜を貫通して表面と導通させるためのコンタクトホールを、塗布型導電材を塗布して形成する方法であって、
感光性を有する電気絶縁膜の表面に、該塗布型導電剤を弾く性質を有する透明樹脂膜を形成し、
透明樹脂膜を通して、電気絶縁膜を、予め定められるコンタクトホール位置では未硬化となり、コンタクトホール位置の周囲の予め定める領域を除いて硬化し、該領域では部分的に硬化するように、露光量を調整して露光させ、
電気絶縁膜を現像して、コンタクトホール位置の電気絶縁膜に導電部分に達する貫通孔が形成され、コンタクトホール位置の周囲の予め定める領域に凹所が形成され、該コンタクトホール位置および該凹所で透明樹脂膜が消失するようにパターニングし、
パターニングされた透明樹脂膜および電気絶縁膜上に、塗布型導電材を塗布して、コンタクトホール位置の貫通孔に該塗布型導電材を充填し、凹所に導電膜を形成することを特徴とするコンタクトホール形成方法である。
【００２７】
本発明に従えば、感光性を有する電気絶縁膜で覆われる導電部分に電気絶縁膜を貫通して表面と導通させるためのコンタクトホールを形成する際に、電気絶縁膜の表面に透明樹脂層を形成し、電気絶縁膜を露光量の調整によって多段階に硬化させる。電気絶縁膜の現像によるパターニング後に塗布型導電材料を塗布する。透明樹脂層は塗布型導電材料を弾く性質を有する。露光量の調整は、電気絶縁膜が、予め定められるコンタクトホール位置では未硬化となり、コンタクトホール位置の周辺の予め定める領域で部分的に硬化し、該領域以外で硬化するように行う。パターニングは、電気絶縁膜を、コンタクトホール位置で導電部分に達する貫通孔を形成し、その周辺領域で凹所を形成するように行う。貫通孔および凹所が形成される際に、その部分の透明樹脂層は消失する。電気絶縁膜上に塗布型導電材を塗布すると、コンタクトホール位置の貫通孔内と凹所内とに充填され、コンタクトホールの導電膜を形成することができる。コンタクトホールの導電部分の外形を形成するために新たなフォトマスクプロセスは不要であり、コンタクトホール形成用のフォトマスクを用いて電気絶縁膜上の導電部分もパターニングすることができるので、フォトマスクの使用枚数を低減することができる。
【００２８】
【発明の実施の形態】
図１〜図６の（ａ）から（ｏ）で本発明の実施の第１形態としての高開口率アクティブマトリクス基板の概略的な構成とその製造方法の概要を示す。本実施形態についても、図１０〜図１５と同様に、ゲート電極とソース電極とが交差するＧ−Ｓ交差部分、ＴＦＴ素子部分、画素部分および端子部を並べた模式的な断面構成について示す。
【００２９】
図１（ａ）は、ガラス基板１上にゲート電極膜２を成膜した状態を示す。ゲート電極膜２は、スパッタリング法等でクロム、アルミニウム、タンタル等の金属膜を形成する。ゲート電極膜２上には、レジスト層を塗布し、１枚目のフォトマスクを用いて、図１（ｂ）に示すようなレジストパターン３を形成する。さらにレジストパターン３を用いたエッチングにより、図１（ｃ）に示すようにゲート電極膜２をパターニングする。
【００３０】
図２（ｄ）は、ゲート絶縁膜４、第１半導体層５および第２半導体層６を３層連続積層成膜し、さらにソース・ドレイン電極膜７をプラズマＣＶＤ法やスパッタリング法などで連続して積層成膜する。ゲート絶縁膜４は、たとえば窒化シリコン（ＳｉＮｘ）膜などで形成する。第１半導体層５は、アモルファス−シリコン（ａ−Ｓｉ）膜で形成する。第２半導体層６は、ｎ型不純物を高濃度にドープしたｎ+−Ｓｉ膜で形成する。ソース・ドレイン電極膜７は、クロム、アルミニウム、タンタル等の金属で形成する。さらに、全体にレジストを塗布した後、スリットマスク等を用いて露光量を調整し、１回のレジスト塗布で複数段階の厚さのレジストパターン８を、図２（ｅ）に示すように形成する。レジストパターン８は、画素部および端子部には形成しないで、ＴＦＴ素子部のチャネル部５ａに相当する部分は薄肉部８ａとして形成する。その他の部分は厚く形成する。すなわち、その他の部分は第１の厚み以上であり、薄肉部８ａは第１の厚みより薄い第２の厚みとして形成する。次に、図２（ｆ）に示すように、レジストパターン８に覆われていない部分の第１半導体層５および第２半導体層６の２つの層と、ソース・ドレイン電極膜７とを全てエッチングで除去する。
【００３１】
図３（ｇ）は、図２（ｆ）に示す残存しているレジストパターン８の全体をアッシングで厚みを減少させ、薄肉部８ａに対応するチャネル部５２ａの位置でソース・ドレイン電極膜７の表面が露出するようになった状態を示す。次に残存するレジストパターン８を利用して、図３（ｈ）に示すようにソース・ドレイン電極分離およびチャネルエッチングを行う。チャネル部５ａでは、第１半導体層５の厚みが調整され、第２半導体層６およびソース・ドレイン電極膜７は消失する。ここでレジストパターン８を除去すると、図３（ｉ）に示す状態になる。
【００３２】
次に図４（ｊ）に示すように、基板の全面にパッシベーション膜９を形成する。パッシベーション膜９は、窒化シリコンなどによる保護膜であり、スパッタリング法等によって形成する。パッシベーション膜９の上に感光性アクリル系樹脂を塗布すると、図４（ｋ）に示すように、表面が平坦化した電気絶縁膜である感光性アクリル系樹脂膜１０が得られる。感光性アクリル系樹脂膜１０を、８０〜１００℃の温度でプリベークし、さらにその上に撥水性透明樹脂である撥水性フッ素系樹脂１１を塗布した状態を図４（ｌ）に示す。撥水性フッ素系樹脂１１も、８０〜１００℃のプリベークする。
【００３３】
次に、３枚目のフォトマスクとして、スリットマスク等を用いて露光量を調整し、撥水性フッ素系樹脂１１の層を透過させて感光性アクリル系樹脂膜１０のハーフトーン露光を行い、多段階のパターン形状にパターニングした状態を図５（ｍ）に示す。撥水性フッ素系樹脂１１の層は、透明で、紫外線透過率が９０％以上であり、紫外線を照射すると撥水性フッ素系樹脂１１の層を透過して感光性アクリル系樹脂膜１０が露光する。感光性アクリル系樹脂膜１０は、多段階の露光によって、画素電極が形成される領域に対応する凹所１０ａで部分的に硬化し、コンタクトホール１０ｂで未硬化となり、残余の部分で硬化する。感光性アクリル系樹脂１１に対してウェットエッチングなどの現像処理を行うと、浅い凹所１０ａの部分と、ゲート電極部分までの貫通孔であるコンタクトホール１０ｂとが形成される。撥水性フッ素系樹脂１１の膜厚は薄いので、感光性アクリル系樹脂膜１０のエッチングの過程で、リフトオフと同様のプロセスによって、画素電極が形成さる凹所１０ａ部分とコンタクトホール１０ｂの部分とから、撥水性フッ素系樹脂１１が除去される。感光性アクリル系樹脂１０のエッチングでは、コンタクトホール１０ｂの位置で、さらにパッシベーション膜９も除去されて、ソース・ドレイン電極膜７が露出する。凹所１０ａを除く部分では、感光性アクリル系樹脂膜１０がエッチングされないので、撥水性フッ素系樹脂１１も残存する。
【００３４】
次に塗布型透明導電材をスピンコート等によって塗布すると、図５（ｎ）に示すように、塗布型透明導電膜１２が感光性アクリル系樹脂膜１０の凹所１０ａの部分とコンタクトホール１０ｂの部分とに充填される。撥水性フッ素系樹脂１１は、撥水性によって塗布型透明導電材を弾くので、塗布型透明導電膜１２は撥水性フッ素系樹脂１１が残存している部分には形成されない。その後、２００〜２５０℃で焼成することによって、塗布型透明導電膜１２から画素電極が形成される。
【００３５】
図６（ｏ）は、画素電極が形成された後、撥水性フッ素系樹脂１１をアッシング等によって除去した状態を示す。これによって、高開口率アクティブマトリクス基板１４が形成される。なお、画素電極を形成する塗布型透明導電膜１２は、酸化インジウム錫（ＩＴＯ）などによって形成することができる。
【００３６】
以上のように本実施形態の高開口率アクティブマトリクス基板１４の製造では、（ｂ），（ｅ）および（ｍ）の３つの工程でフォトマスクを使用しているので、合計３枚のフォトマスクでＴＦＴアレイを製造することが可能となる。すなわち、ゲート電極膜２と画素電極となる塗布型透明導電膜１２とを立体的にオーバーラップさせる構造を有し、高開口率で高輝度を実現することができるＴＦＴアレイを、従来の製造プロセスに比べて非常に少ないマスク枚数である３枚のフォトマスクで製造することが可能となる。
【００３７】
図７は、本発明の実施の第２形態として、図３（ｌ）で感光性アクリル系樹脂膜１０の表面に撥水性フッ素系樹脂１１を塗布することに代えて、電気絶縁性樹脂膜１０の表面に、塗布型透明導電膜１２を形成する塗布型透明導電材料を弾く性質と感光性とを有する撥水性フッ素系樹脂１１の膜をレジスト層として形成し、ハーフトーン露光で多段階の厚みとして、凹所１１ａとコンタクトホール位置１１ｂとを形成した状態を示す。この状態から、図２（ｅ）から図３（ｉ）までと同様な工程で、電気絶縁性樹脂膜１０に図５（ｍ）と同様な凹所１０ａとホールコンタクトホール１０ｂとを形成する。
【００３８】
図８は、各実施形態で高開口率アクティブマトリクス基板１４を製造する際に２枚目および３枚目のフォトマスクとして用いるハーフトーン露光が可能なマスク１５の基本的な断面構成を示す。マスク１５は、透過部１５Ａ、遮光部１５Ｂおよびメッシュ部１５Ｃを備える。一般のフォトマスクでは、透過部１５Ａのように光の透過量が１００％を目標に形成する部分と、遮光部１５Ｂのように、光の透過量が０％を目標に形成する部分とを備える。本実施形態に用いるマスク１５では、さらに透過光量が透過部１５Ａと遮光部１５Ｂとの中間となるメッシュ部１５Ｃを形成する。メッシュ部１５Ｃは、たとえば間隔が使用する光の分解能よりも小さいメッシュパターンやスリットパターンで形成する。マスク１５の透過光量の変化によって、たとえばポジ型のレジストを使用すると、透過部１５Ａに対応する部分ではレジスト厚みが零で、遮光部１５Ｂに対応する部分でレジスト厚みが最大となり、メッシュ部１５Ｃに対応する部分では透過光量が多くなるとレジスト厚が減少するようなレジストパターン１６が得られる。ネガ型のレジストを使用することもでき、その場合は透過光量が多くなるとレジスト厚が増加する。
【００３９】
実施の第２形態の高開口率アクティブマトリクス基板１４の製造では、図８に示すようなレジストパターン１６を、図７に示すように、撥水性フッ素系樹脂１１の膜のパターニングにも適用している。液晶表示装置の製造に関連して撥水性の樹脂を用いる考え方は、たとえばカラーフィルタの製造に関連して、特開平８−１７９１１３号公報や特開平８−２９２３１３号公報に開示されている。実施の第１形態では、画素電極の形成に、図８に示すようなハーフトーン露光用のマスク１５とともに撥水性フッ素系樹脂１１を利用する。このような画素電極の形成の考え方は、単純マトリクス型液晶表示装置用のマトリクス基板の形成にも適用することができる。
【００４０】
図９は、図１０〜図１５で示した従来の５枚のフォトマスクを利用する高開口率アクティブマトリクス基板３４の製造工程と、本発明の高開口率アクティブマトリクス基板１４の製造工程での３枚のフォトマスクの使用とを対比して示す。本実施形態でも、１枚目のゲート膜パターニングの際には、従来と同様のフォトマスクを使用する。２枚目のフォトマスクは、従来では２枚目のＴＦＴ素子部分の島状のパターニングと３枚目のソース・ドレイン分離およびチャネルエッチングとを、ハーフトーン露光を利用して１枚のフォトマスクで行う。また、本実施形態の３枚目のフォトマスクでは、従来の４枚目のコンタクトホール形成のための感光性アクリル系樹脂膜３１のパターニングと、５枚目のＩＴＯ画素電極膜パターニングとを、ハーフトーン露光を利用して３枚目のフォトマスクでまとめて行う。また、本実施形態の高開口率アクティブマトリクス基板１４では、画素電極をＩＴＯ膜を塗布して形成するので、プラズマＣＶＤやスパッタリングなどの真空成膜法を用いないでも、画素電極を形成することができ、製造コストの低減を図ることができる。なお、図５（ｎ）に示すように、撥水性フッ素系樹脂１１が感光性アクリル系樹脂膜１０の表面に残存している状態でも、液晶表示装置を形成することは可能である。ただし、図６（ｏ）に示すように、撥水性フッ素系樹脂１１を除去すれば、表面の平坦性は向上し、段差が小さくなるので、液晶表示装置として形成する際に行う配向処理の点では有利となる。
【００４１】
実施の第１形態では、図５（ｎ）から図６（ｏ）に示すように、撥水性フッ素系樹脂１１を透過しての感光性アクリル系樹脂のハーフトーン露光を利用して、端子部でもコンタクトホールを形成することができる。実施の第２形態では、レジスト層のハーフトーン露光で、コンタクトホールを形成することができる。このような画素部や端子部と同様のコンタクトホール形成は、液晶表示用のマトリクス基板ばかりではなく、電子回路形成用の配線基板に広く適用することができる。また、塗布型透明導電材に代えて、油性の塗布型導電材を用いる場合は、撥水性の樹脂に代えて親水性の樹脂を用いればよい。塗布型導電材料を弾く性質を有するレジスト用いれば、本発明と同様にフォトマスクを省略することができる。
【００４３】
【発明の効果】
以上のように本発明によれば、撥水性透明樹脂層が表面に形成される電気絶縁膜を１枚のフォトマスクを用いてハーフトーン露光を行い、コンタクトホールの形成とコンタクトホールを通じてマトリクスと導通する画素電極の形成とを行わせることができる。
【００４４】
また本発明によれば、画素電極のオーバーラップも許容する高開口率アクティブマトリクス基板を３枚のフォトマスクを利用するだけで形成することができる。
【００４５】
また本発明によれば、画素電極形成後に撥水性透明樹脂層を確実に除去して表面を平坦化することができる。
【００４６】
また本発明によれば、電気絶縁性合成樹脂材料として感光性アクリル系樹脂を使用する。撥水性透明樹脂層を撥水性フッ素系樹脂によって形成するので、塗布型透明導電材料を、撥水性フッ素系樹脂層で囲まれる領域の内部に閉じ込めて、フォトマスクを用いないでも画素電極を形成することができる。
【００４７】
さらに本発明によれば、電子回路などの配線基板で、１枚のマスクを部分的に露光量を変えるように用いて、コンタクトホールを生産性よく形成することができる。
【図面の簡単な説明】
【図１】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図２】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図３】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図４】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図５】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図６】本発明の実施の第１形態としての高開口率アクティブマトリクス基板１４の製造過程を示す簡略化した断面図である。
【図７】本発明の実施の第２形態としての高開口率アクティブマトリクス基板１４の製造過程の一部を示す簡略化した断面図である。
【図８】実施の第１形態および第２形態で用いるハーフトーン露光用のマスク１５の簡略化した断面形状と、対応する透過光量および生成されるレジストパターン形状を示す図である。
【図９】実施の各形態の高開口率アクティブマトリクス基板１４の製造工程で用いるフォトマスクを、従来の高開口率アクティブマトリクス基板３４の製造工程で用いるフォトマスクと対比して示す図である。
【図１０】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１１】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１２】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１３】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１４】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【図１５】従来の高開口率アクティブマトリクス基板の製造工程の概要を示す簡略化した断面図である。
【符号の説明】
１ ガラス基板
２ ゲート電極膜
３，８，１６ レジストパターン
４ ゲート絶縁膜
５ 第１半導体層
５ａ チャネル部
６ 第２半導体層
７ ソース・ドレイン電極膜
８ａ 薄肉部
９ パッシベーション膜
１０ 感光性アクリル系樹脂膜
１０ａ，１０ｂ 凹所
１０ｂ コンタクトホール
１１ 撥水性フッ素系樹脂
１１ｂ コンタクトホール位置
１２ 塗布型透明導電膜
１４ 高開口率アクティブマトリクス基板
１５ マスク
１５Ａ 透過部
１５Ｂ 遮光部
１５Ｃ メッシュ部
Claims (5)
- 複数の液晶セルを形成するためのマトリクス回路が電気絶縁性基板上に形成される液晶用マトリクス基板の製造方法において、
電気絶縁性基板上に、感光性を有する電気絶縁性合成樹脂材料を塗布して、表面が平坦な電気絶縁膜を形成し、
電気絶縁膜の表面に、撥水性透明樹脂層を形成し、
撥水性透明樹脂層を通して、電気絶縁膜を、予め定められる画素電極形成領域を除いて硬化し、該画素電極領域の予め定めるコンタクトホール位置で未硬化となり、該コンタクトホール位置を除く該画素電極領域で部分的に硬化するように、露光量を調整したマスクでハーフトーン露光し、
電気絶縁膜を現像して、画素電極領域で撥水性透明樹脂層が除去され、コンタクトホール位置の電気絶縁膜にマトリクス回路に達する貫通孔が形成され、コンタクトホール位置を除く画素電極領域で該貫通孔に連なる凹所が形成されるようにパターニングし、
パターニングされた撥水性透明樹脂層および電気絶縁膜上に、塗布型導電材を塗布して画素電極を形成することを特徴とする液晶用マトリクス基板の製造方法。 - 前記マトリクス回路は、複数の薄膜トランジスタを含むＴＦＴアクティブマトリクス回路であり、
該ＴＦＴアクティブマトリクス回路の製造工程は、
前記電気絶縁性基板上にゲート電極材料で成膜し、パターニングするゲート電極膜パターニング工程と、
ゲート絶縁膜、チャネル領域となる第１の半導体層、オーミックコンタクト層となる第２の半導体層、さらにはソース・ドレイン電極となる金属層を順次積層する積層工程と、
露光量を調整したハーフトーン露光によって、第１の半導体層および第２の半導体層を島状に形成し、ソース・ドレイン電極のパターニングおよびチャネルエッチングを行う分離エッチング工程と、
分離エッチング工程後に、パッシベーション膜を成膜して覆うパッシベーション工程とを含むことを特徴とする請求項１記載の液晶用マトリクス基板の製造方法。 - 前記画素電極の形成後に、前記撥水性透明樹脂層の残存部分を除去することを特徴とする請求項１または２記載の液晶用マトリクス基板の製造方法。
- 前記電気絶縁性合成樹脂材料として、感光性アクリル系樹脂を使用し、
前記撥水性透明樹脂層は撥水性フッ素系樹脂によって形成し、
前記画素電極は、塗布型透明導電材料で形成することを特徴とする請求項１〜３のいずれかに記載の液晶用マトリクス基板の製造方法。 - 電気絶縁膜で覆われる導電部分に、該電気絶縁膜を貫通して表面と導通させるためのコンタクトホールを、塗布型導電材を塗布して形成する方法であって、
感光性を有する電気絶縁膜の表面に、該塗布型導電剤を弾く性質を有する透明樹脂膜を形成し、
透明樹脂膜を通して、電気絶縁膜を、予め定められるコンタクトホール位置では未硬化となり、コンタクトホール位置の周囲の予め定める領域を除いて硬化し、該領域では部分的に硬化するように、露光量を調整して露光させ、
電気絶縁膜を現像して、コンタクトホール位置の電気絶縁膜に導電部分に達する貫通孔が形成され、コンタクトホール位置の周囲の予め定める領域に凹所が形成され、該コンタクトホール位置および該凹所で透明樹脂膜が消失するようにパターニングし、
パターニングされた透明樹脂膜および電気絶縁膜上に、塗布型導電材を塗布して、コンタクトホール位置の貫通孔に該塗布型導電材を充填し、凹所に導電膜を形成することを特徴とするコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290730A JP3548711B2 (ja) | 2000-09-25 | 2000-09-25 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000290730A JP3548711B2 (ja) | 2000-09-25 | 2000-09-25 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002098994A JP2002098994A (ja) | 2002-04-05 |
| JP3548711B2 true JP3548711B2 (ja) | 2004-07-28 |
Family
ID=18773915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000290730A Expired - Fee Related JP3548711B2 (ja) | 2000-09-25 | 2000-09-25 | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3548711B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6973710B2 (en) | 2001-08-03 | 2005-12-13 | Seiko Epson Corporation | Method and apparatus for making devices |
| JP3857140B2 (ja) * | 2002-01-07 | 2006-12-13 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| JP3857142B2 (ja) * | 2002-01-11 | 2006-12-13 | シャープ株式会社 | 液晶用マトリクス基板の製造方法 |
| KR100497096B1 (ko) * | 2002-12-26 | 2005-06-28 | 엘지.필립스 엘시디 주식회사 | 듀얼패널타입 유기전계발광 소자용 어레이 기판 및 그 제조방법 |
| EP1691340A4 (en) | 2003-11-28 | 2012-06-27 | Tadahiro Ohmi | INTEGRATED THIN FILM TRANSISTOR SWITCHING DEVICE, ACTIVE MATRIX DISPLAY EQUIPMENT AND MANUFACTURING METHOD THEREFOR |
| KR101107262B1 (ko) | 2004-12-31 | 2012-01-19 | 엘지디스플레이 주식회사 | 반투과형 박막 트랜지스터 기판 및 그 제조 방법 |
| TWI273712B (en) * | 2005-12-30 | 2007-02-11 | Au Optronics Corp | A method for manufacturing a bottom substrate of a liquid crystal display device with three mask processes |
| JP2007286469A (ja) | 2006-04-19 | 2007-11-01 | Seiko Epson Corp | 膜パターンの形成方法、アクティブマトリクス基板の製造方法、デバイス、電気光学装置、及び電子機器 |
| WO2012144401A1 (ja) * | 2011-04-19 | 2012-10-26 | シャープ株式会社 | 表示素子、表示装置、及びテレビ受信装置 |
| US9799687B2 (en) | 2014-06-19 | 2017-10-24 | Joled Inc. | Method for manufacturing active-matrix display panel, and active-matrix display panel |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08179307A (ja) * | 1994-12-22 | 1996-07-12 | Sharp Corp | 画像表示パネルの製造方法 |
| JP3268723B2 (ja) * | 1996-03-25 | 2002-03-25 | シャープ株式会社 | アクティブマトリクス基板および液晶表示装置 |
| JP3721682B2 (ja) * | 1996-12-26 | 2005-11-30 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法 |
| JP4217308B2 (ja) * | 1998-09-24 | 2009-01-28 | 三菱電機株式会社 | 液晶表示装置およびその製造方法 |
| US6287899B1 (en) * | 1998-12-31 | 2001-09-11 | Samsung Electronics Co., Ltd. | Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same |
-
2000
- 2000-09-25 JP JP2000290730A patent/JP3548711B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002098994A (ja) | 2002-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8563980B2 (en) | Array substrate and manufacturing method | |
| USRE41632E1 (en) | Liquid crystal display device and method of manufacturing the same | |
| WO2017166341A1 (zh) | Tft基板的制作方法及制得的tft基板 | |
| JP4522660B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US8045077B2 (en) | Liquid crystal display device and fabrication method thereof | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| KR20010091119A (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| JP2002107762A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP6293905B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板の製造方法、液晶パネル、液晶表示装置。 | |
| WO2013026375A1 (zh) | 薄膜晶体管阵列基板及其制造方法和电子器件 | |
| JP4808654B2 (ja) | アレイ回路基板の製造方法 | |
| JP2002098995A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| JP3706043B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3696127B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2002250934A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2010002899A (ja) | グレイトーン露光用マスク、それを用いたｔｆｔ基板の製造方法及び該ｔｆｔ基板を有する液晶表示装置 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP3857142B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2002098996A (ja) | 液晶用マトリクス基板の製造方法 | |
| JP2004157151A (ja) | 表示装置用マトリクス基板およびその製造方法 | |
| KR20050003496A (ko) | 구동회로 일체형 액정표시장치용 어레이기판 제조방법 | |
| KR20040012208A (ko) | 액정 표시 장치의 제조 방법 | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| JP3857140B2 (ja) | 液晶用マトリクス基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040120 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040419 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080423 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090423 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100423 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110423 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |