JP4522660B2 - 薄膜トランジスタ基板の製造方法 - Google Patents
薄膜トランジスタ基板の製造方法 Download PDFInfo
- Publication number
- JP4522660B2 JP4522660B2 JP2003070504A JP2003070504A JP4522660B2 JP 4522660 B2 JP4522660 B2 JP 4522660B2 JP 2003070504 A JP2003070504 A JP 2003070504A JP 2003070504 A JP2003070504 A JP 2003070504A JP 4522660 B2 JP4522660 B2 JP 4522660B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- bus line
- tft substrate
- formation region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 135
- 238000000034 method Methods 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 62
- 239000010409 thin film Substances 0.000 title claims description 21
- 239000010408 film Substances 0.000 claims description 157
- 230000015572 biosynthetic process Effects 0.000 claims description 82
- 238000005530 etching Methods 0.000 claims description 52
- 238000004380 ashing Methods 0.000 claims description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 4
- 239000011521 glass Substances 0.000 description 11
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 239000002585 base Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000009751 slip forming Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）基板の製造方法に関し、特に複数種のマスクを用いた複数回の露光工程を経て製造されるスタガー型のＴＦＴ基板の製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置には、高精彩、高輝度、高品位などの表示性能の向上が強く求められており、特に搭載される液晶パネルのＴＦＴ基板について、その研究開発が進められている。さらに、今日では企業収益の点から、液晶表示装置の製造を、効率的に、かつ、より簡略化した製造プロセスで行なうことも求められる。また、製造に要する電力や原料についても環境に配慮した製造プロセスが地球規模で求められている。
【０００３】
現在、ＴＦＴ基板の製造は、主に逆スタガー型と呼ばれる方式で行なわれており、複数枚のマスクを用いて複数回の露光工程を経て形成される。その場合、ＴＦＴ基板に形成すべきゲートバスライン層、動作アイランド層、ドレインバスライン層、保護膜層、画素電極層といった少なくとも５枚のマスクを用いてＴＦＴ基板の製造が行なわれている。すなわち、逆スタガー型のＴＦＴ基板製造には、露光工程だけでも５工程必要であった。そのため、このような逆スタガー型のＴＦＴ基板製造においては、その生産性向上のため、ハーフトーンマスクを用いて露光プロセスを３回に削減する方法などが提案されている（例えば特許文献１参照）。
【０００４】
ところで、ＴＦＴ基板製造には、もうひとつスタガー型と呼ばれる方式があり、逆スタガー型とは異なる構造のＴＦＴ基板を形成することができる。スタガー型のＴＦＴ基板製造は、逆スタガー型の場合に比べ、例えばその構成層の連続成膜が可能である、製造過程での界面処理工程が不要である、といった利点を有している。
【０００５】
【特許文献１】
特開２００１−３１１９６５号公報
【０００６】
【発明が解決しようとする課題】
しかし、このようなスタガー型のＴＦＴ基板製造においても、従来は５枚ないし８枚程度のマスクを用いた複数回の露光工程が必要であったため、その生産効率が悪く、ＴＦＴ基板の完成までには多くの日数を要していた。また、マスク枚数（種類）が多く複数回の露光工程を経るため、ゴミなどによる表示欠陥が発生する確率が高くなってしまうという問題点があった。このように、スタガー型のＴＦＴ基板製造においては、その生産効率、歩留り、生産コストといった点で未だ課題が残されている。
【０００７】
本発明はこのような点に鑑みてなされたものであり、ＴＦＴ基板製造に要する露光工程数を削減し、生産性の良い高品質のスタガー型のＴＦＴ基板の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に例示するフローによって実現可能なＴＦＴ基板の製造方法が提供される。本発明のＴＦＴ基板の製造方法は、スタガー型のＴＦＴ基板の製造方法において、ハーフトーンマスクを用いて、レジストに対する１回の露光により、異なる領域に異なる膜厚のレジストパターンを形成する工程を有することを特徴とする。
【０００９】
このようなＴＦＴ基板の製造方法によれば、例えばＴＦＴ基板のドレインバスライン（ＤＢ）を形成する領域およびＴＦＴ基板のＴＦＴを形成する領域にレジストパターンを形成する際に、ハーフトーンマスクを用いた１回の露光でそれらの領域に目的のレジストパターンが形成される（ステップＳ１）。あるいは、ＴＦＴ基板のゲートバスライン（ＧＢ）を形成する領域およびＴＦＴ基板の画素電極を形成する領域にレジストパターンを形成する際に、ハーフトーンマスクを用いた１回の露光でそれらの領域に目的のレジストパターンが形成される（ステップＳ４）。そのため、１枚のマスクでＤＢとＴＦＴのチャネルを形成したりＧＢと画素電極を形成したりすることができるので（ステップＳ２，Ｓ５）、スタガー型ＴＦＴ基板製造に要する露光工程数が削減されるようになる。
【００１０】
特に本発明では、上記課題を解決するために、薄膜トランジスタ基板の製造方法において、基板上にアモルファスシリコンを用いて動作層を形成した後、Ｎ ＋ 層からなる活性層を形成し、さらにその上にドレインバスライン層を形成する工程と、前記ドレインバスライン層上のドレインバスライン形成領域と薄膜トランジスタ形成領域とをマスクするレジストパターンを形成した後に、エッチングにより、前記ドレインバスライン層と前記活性層と前記動作層の一部を削除して、薄膜トランジスタ基板のドレインバスラインを形成するとともに、前記薄膜トランジスタ形成領域のうちチャネル形成領域に残った前記動作層に前記薄膜トランジスタ基板の薄膜トランジスタのチャネルとなる部分を形成する工程と、前記薄膜トランジスタ基板上の全面に絶縁膜を形成した後、前記絶縁膜に前記ドレインバスライン層に達するコンタクトホールを形成する工程と、前記コンタクトホールが形成された前記絶縁膜上に透明導電膜層とゲートバスライン層とを積層形成し、前記ゲートバスライン層上の一部に、ハーフトーンマスクを用いて、レジストに対する１回の露光により、前記薄膜トランジスタ基板のゲートバスラインを形成するゲートバスライン形成領域と前記薄膜トランジスタ基板の画素電極を形成する画素電極形成領域とに、前記画素電極形成領域のレジストの膜厚が前記ゲートバスライン形成領域のレジストの膜厚より薄いレジストパターンを形成する工程と、前記レジストパターンを用いて前記ゲートバスライン層と前記透明導電膜層とをエッチングする工程と、前記画素電極形成領域の薄く形成されたレジストが除去されるまで前記レジストパターンをアッシングする工程と、アッシング後に残る前記レジストパターンを用いて前記画素電極形成領域の前記ゲートバスライン層をエッチングする工程と、を有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず第１の実施の形態について説明する。
【００１２】
図１は第１の実施の形態のスタガー型のＴＦＴ基板の製造方法のフローを示す図、図２から図２１は各製造工程の説明図である。第１の実施の形態のスタガー型ＴＦＴ基板製造は、大きく、図１のステップＳ１〜Ｓ５に示すフローで行なわれる。以下、各ステップについて、図２から図２１を参照して説明する。
【００１３】
まずステップＳ１について説明する。図２は連続成膜工程の要部断面図、図３は第１露光工程の要部断面図である。
【００１４】
スタガー型ＴＦＴ基板製造では、まず、図２に示すように、透明無アルカリガラスなどのガラス基板１上に、下地絶縁膜層２、動作層３、活性層４およびドレインバスライン（ＤＢ）層５を連続成膜する。これら下地絶縁膜層２、動作層３、活性層４およびＤＢ層５は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて１つのチャンバ内で連続成膜される。下地絶縁膜層２は、Ｓｉ３Ｎ４，ＳｉＯ，ＳｉＯＮなどを用いて、５０ｎｍ〜２００ｎｍ程度の膜厚になるよう形成し、動作層３および活性層４は、アモルファスシリコン（ａ−Ｓｉ）を用いて、それぞれ１０ｎｍ〜３００ｎｍ程度の膜厚になるよう形成する。活性層４は、その後、ホスフィンなどで処理してｎ＋層とする。また、ＤＢ層５は、後にＴＦＴ基板に形成されるＴＦＴのゲート絶縁膜が、動作層３の成膜などに比べて、プラズマＣＶＤ（Ｐ−ＣＶＤ）装置などを用いた高温工程で形成されることを考慮して、Ｃｒ，Ｍｏ，Ｔｉなどの高融点金属（合金を含む）を用いて形成する。ＤＢ層５は、１００ｎｍ〜３００ｎｍ程度の膜厚で形成する。なお、ＤＢ層５の形成にはスパッタ法を用いることも可能である。
【００１５】
続いて、図３に示すように、ＤＢ層５上に形成した感光性レジスト６ａに対してハーフトーンマスクを用いた第１露光を行ない、レジストパターンを形成する。ここで形成するレジストパターンは、ＴＦＴ基板のＤＢを形成する領域（ＤＢ形成領域）とＴＦＴ基板のＴＦＴを形成する領域（ＴＦＴ形成領域）をマスクするように形成される。さらに、この第１露光工程では、ハーフトーンマスクを用いた露光により、ＴＦＴ形成領域のうち、ＴＦＴのチャネルを形成する領域（チャネル形成領域）の感光性レジスト６ａの膜厚が、チャネル形成領域以外の領域の感光性レジスト６ａの膜厚よりも薄くなるようにして形成される。ハーフトーンマスクには、半透過膜を使用したタイプや多孔タイプのものを用いることができる。
【００１６】
ここで、ハーフトーンマスクについて説明する。図４は半透過膜を用いたハーフトーンマスクの説明図、図５は多孔タイプのハーフトーンマスクの説明図である。ただし、図５では、図４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１７】
図４に示す半透過膜を用いたハーフトーンマスク１００は、マスク基板となる石英板１０１上に、入射光がある程度透過する半透過膜１０２が形成され、さらに、その半透過膜１０２上に部分的に、入射光の通過を遮断する遮光膜１０３が形成された構造を有している。半透過膜１０２には、クロム系（ＣｒＯＮ），モリブデン系（ＭｏＳｉＯＮ），タングステン系（ＷＳｉＯＮ），シリコン系（ＳｉＮ）などの材料が用いられる。また、遮光膜１０３には、例えばＣｒなどの金属材料が用いられる。半透過膜１０２および遮光膜１０３は、石英板１０１上にそれぞれ適当なパターンと膜厚で形成される。石英板１０１上に半透過膜１０２のみが形成されている領域は、入射光の半透過領域となり、半透過膜１０２と遮光膜１０３が積層形成されている領域は、入射光の遮光領域となる。このようなハーフトーンマスク１００を用いて、ガラス基板１０４上に被エッチング膜１０５を介して形成された感光性レジスト１０６を露光すると、半透過領域の感光性レジスト１０６ａの膜厚が、遮光領域の感光性レジスト１０６ｂの膜厚よりも薄く形成されるようになる。
【００１８】
また、図５に示す多孔タイプのハーフトーンマスク１００ａは、石英板１０１上にスリットを設けた遮光膜１０３ａが１層形成されていて、そのスリットが形成された領域が入射光の半透過領域になる。感光性レジスト１０６に対して異なる膜厚のレジストパターンを形成することができる点は、図４の半透過膜を用いたハーフトーンマスク１００と同じである。
【００１９】
図４および図５に示したようなハーフトーンマスクを用いることにより、１回の露光で異なる領域に異なる膜厚のレジストパターンを形成することができる。また、半透過膜の膜厚や材質を変更するなどして、２種以上の異なる膜厚のレジストパターンを形成することもできる。
【００２０】
このようなハーフトーンマスクを用いて、図３に示したように、感光性レジスト６ａに対する第１露光により、ＤＢ形成領域およびＴＦＴ形成領域に、それぞれの領域に応じた膜厚のレジストパターンを形成する。図６は第１露光工程後のエッチング工程の要部断面図である。第１露光工程でのレジストパターン形成後は、図６に示すように、そのレジストパターンをマスクにして、ＤＢ層５、活性層４および動作層３を、ウェットエッチングまたはドライエッチングする。
【００２１】
次にステップＳ２について説明する。ステップＳ２では、第１露光工程後に行なわれるエッチング工程に続き、レジストパターンのアッシング、チャネルエッチング、レジスト剥離が行なわれる。図７は第１アッシング工程の要部断面図、図８はチャネルエッチング工程の要部断面図、図９はチャネルエッチング工程後のレジスト剥離工程の要部断面図、図１０はチャネルエッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。なお、図９は図１０のＡ−Ａ断面図である。また、図１０には、便宜上、ＤＢ層下層の動作層も図示している。
【００２２】
図６に示したＤＢ層５、活性層４および動作層３のエッチング後は、感光性レジスト６ａのレジストパターンに対してＯ２を用いてアッシングを行ない、図７に示すように、チャネル形成領域のＤＢ層５上の感光性レジスト６ａを除去し、ＤＢ層５を露出させる。そして、図８に示すように、残った感光性レジスト６ａをマスクにしてチャネル形成領域のＤＢ層５および活性層４をウェットエッチングまたはドライエッチングする。チャネル形成領域の動作層３のエッチング（チャネルエッチング）は、動作層３をエッチオフせずにウェットエッチングまたはドライエッチングする。これにより、ＴＦＴのチャネルとなる部分が形成され、このチャネルエッチングは、そのチャネルとなる部分の動作層３の膜厚が、ＴＦＴ基板に形成すべきＴＦＴに要求される最適な膜厚となるように行なう。チャネルエッチング後は感光性レジスト６ａを剥離し、これにより、図９および図１０に示すようなＴＦＴ基板の基本構造が形成される。
【００２３】
次にステップＳ３について説明する。図１１は絶縁膜形成工程の要部断面図、図１２は第２露光工程の要部断面図、図１３は絶縁膜エッチング工程の要部断面図、図１４は絶縁膜エッチング工程におけるＴＦＴ基板の基本構造の要部平面図、図１５は透明導電膜層およびＧＢ層の成膜工程の要部断面図である。なお、図１３は図１４のＢ−Ｂ断面図である。また、図１４には、便宜上、ＤＢ層下層の動作層も図示している。
【００２４】
図９および図１０に示したＴＦＴ基板の基本構造形成後、図１１に示すように、全面に、Ｐ−ＣＶＤ装置を用いて絶縁膜７を形成する。ここで、絶縁膜７には、Ｓｉ３Ｎ４，ＳｉＯ，ＳｉＯＮなどを用いることができる。この絶縁膜７のうちチャネル形成領域に形成された部分は、後に完成するＴＦＴのゲート絶縁膜として機能するようになるため、Ｐ−ＣＶＤ装置を用いて２５０℃〜３００℃程度の高温条件で緻密な膜として形成される。また、絶縁膜７の膜厚は、その材質および形成するＴＦＴの要求特性に応じて、１００ｎｍ〜５００ｎｍ程度の範囲で適当に設定する。
【００２５】
絶縁膜７の形成後、図１２に示すように、絶縁膜７上に感光性レジスト６ｂを形成して第２露光を行ない、絶縁膜７にコンタクトホールを形成する領域（コンタクトホール形成領域）を断面テーパ状に開口したレジストパターンを形成する。この第２露光工程後、そのレジストパターンをマスクにして絶縁膜７をウェットエッチングまたはドライエッチングし、その後、感光性レジスト６ｂを剥離する。これにより、図１３および図１４に示すように、最上層が絶縁膜７に覆われ、その絶縁膜７の一部にＤＢ層５が露出するコンタクトホール７ａが形成されたＴＦＴ基板の基本構造が形成される。
【００２６】
感光性レジスト６ｂの剥離後は、図１５に示すように、全面に、透明導電膜層８およびＧＢ層９を、この順に成膜する。ここで、透明導電膜層８は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などをＣＶＤ法やスパッタ法により３０ｎｍ〜１００ｎｍ程度の膜厚で形成する。また、ＧＢ層９には、膜の安定性、低抵抗性を考慮し、Ｃｒ，Ｍｏ，Ｔｉ，Ａｌなどを用いることができ、ＧＢ層９は、ＣＶＤ法やスパッタ法により１００ｎｍ〜３００ｎｍ程度の膜厚で形成する。この工程により、透明導電膜層８は、コンタクトホール７ａ内で露出していたＤＢ層５と直接コンタクトされるようになる。
【００２７】
次にステップＳ４について説明する。図１６は第３露光工程の要部断面図、図１７は透明導電膜層およびＧＢ層のエッチング工程の要部断面図、図１８は第２アッシング工程の要部断面図である。
【００２８】
図１５に示した透明導電膜層８およびＧＢ層９の成膜後は、図１６に示すように、感光性レジスト６ｃを形成し、再びハーフトーンマスクを用いて第３露光を行なう。この第３露光工程で、ＴＦＴ基板のＧＢを形成する領域（ＧＢ形成領域）とＴＦＴ基板の画素電極を形成する領域（画素電極形成領域）をマスクするレジストパターンが形成される。その際、そのレジストパターンを形成している感光性レジスト６ｃは、画素電極形成領域の膜厚が、ＧＢ形成領域の膜厚よりも薄くなるようにして形成される。次いで、図１７に示すように、そのレジストパターンをマスクにして、ＧＢ層９および透明導電膜層８をウェットエッチングまたはドライエッチングする。その後、図１８に示すように、画素電極形成領域の感光性レジスト６ｃがなくなるまでＯ２でアッシングを行ない、ＧＢ形成領域にのみ感光性レジスト６ｃを残す。
【００２９】
次にステップＳ５について説明する。図１９はＧＢ層エッチング工程の要部断面図、図２０はＧＢ層エッチング工程後のレジスト剥離工程の要部断面図、図２１はＴＦＴ基板の要部平面図である。なお、図２０は図２１のＣ−Ｃ断面図である。また、図２１には、便宜上、ＤＢ層下層の動作層も図示している。
【００３０】
図１８のアッシング後には、図１９に示すように、ＧＢ形成領域に残った感光性レジスト６ｃをマスクにして画素電極形成領域にあるＧＢ層９をウェットエッチングまたはドライエッチングし、その後、感光性レジスト６ｃを剥離する。これにより、図２０および図２１に示すように、ＤＢおよびＧＢとなる配線とともに、ガラス基板１上に下地絶縁膜層２を介してチャネル３ａが形成された動作層３、動作層３上に活性層４を介して形成されたＤＢ層５、およびチャネル３ａ上に絶縁膜７並びに透明導電膜層８を介して形成されたＧＢ層９を有するＴＦＴ基板１０が形成される。
【００３１】
このＴＦＴ基板１０において、露出する透明導電膜層８は画素電極として機能し、その透明導電膜層８の下側にコンタクトされたＤＢ層５はＴＦＴのソース電極として機能する。チャネル３ａを挟んだもう一方のＤＢ層５はＴＦＴのドレイン電極として機能し、最上層にあるＧＢ層９はＴＦＴのゲート電極として機能する。ゲート電極とチャネル３ａとの間にある絶縁膜７はＴＦＴのゲート絶縁膜となる。
【００３２】
以上説明したように、第１の実施の形態のスタガー型のＴＦＴ基板の製造方法では、第１露光工程におけるＤＢ形成領域、ＴＦＴ形成領域並びにチャネル形成領域の露光、および第３露光工程におけるＧＢ形成領域並びに画素電極形成領域の露光を、それぞれ１枚のハーフトーンマスクを用いて行なう。すなわち、従来はＤＢ形成領域とＴＦＴ形成領域の２つの領域、チャネル形成領域、ＧＢ形成領域および画素電極形成領域の各露光をそれぞれ別個の４枚のマスクを用いて行なう必要があったのに対し、この第１の実施の形態では、２枚のハーフトーンマスクを用いて行なう。これにより、従来４回必要であった露光工程を２回に削減することができ、ＴＦＴ基板製造全体では、上記第２露光工程と合わせて、合計３回の露光工程で済むようになり、製造工程を簡略化して、その生産性を向上させることができる。また、このように露光工程を削減することにより、ＴＦＴ基板製造の歩留りを向上させ、さらに、その生産コストも削減できるようになる。表示欠陥のない高品質のスタガー型のＴＦＴ基板が製造可能になる
なお、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法においては、１回の露光工程にのみハーフトーンマスクを用いるようにしてもよい。すなわち、ＤＢ形成領域、ＴＦＴ形成領域およびチャネル形成領域の１回の露光にのみハーフトーンマスクを用い、ＧＢ形成領域および画素電極形成領域については通常のマスクを用いてそれぞれ露光を行なうようにすることができる。また、ＧＢ形成領域および画素電極形成領域の１回の露光にのみハーフトーンマスクを用い、ＤＢ形成領域、ＴＦＴ形成領域およびチャネル形成領域については通常のマスクを用いてそれぞれ露光を行なうようにすることもできる。
【００３３】
また、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法において、ガラス基板１はもともと絶縁性であるため、下地絶縁膜層２は必ずしも成膜する必要はない。下地絶縁膜層２を成膜しない場合には、ガラス基板１上に動作層３を成膜した後、以降上記手順に従い、ＴＦＴ基板を製造すればよい。
【００３４】
また、図８に示した上記チャネルエッチング工程においては、ＤＢ層５をエッチングした後、アッシングなどにより全ての感光性レジスト６ａを除去し、露出したＤＢ層５をマスクにして、活性層４および動作層３をエッチングするようにしてもよい。これにより、先の図７に示した上記第１アッシング工程でのアッシングによって感光性レジスト６ａが収縮することによるエッチング後のチャネル幅の設計寸法からのずれの発生を抑制することができるようになり、より精度の良いチャネルエッチングが可能になる。
【００３５】
また、図１２および図１３に示した上記第２露光工程および上記絶縁膜エッチング工程では、コンタクトホール７ａの形成と同時に、ＤＢ層５の端子となる部分および蓄積容量バスライン（ＣＢ）層の端子となる部分（共に図１２および図１３には図示せず）についても、絶縁膜７にコンタクトホールを形成するようにしてもよい。
【００３６】
ここで、ＴＦＴ基板の端子構造について説明する。図２２は第１の実施の形態のＴＦＴ基板の要部平面図、図２３は図２２のＤ−Ｄ断面図である。ただし、図２２には、便宜上、ＤＢ層下層の動作層も図示している。第１の実施の形態のＴＦＴ基板製造においては、ＤＢ層５端部に形成されるドレイン端子は、図２２および図２３に示すように、透明導電膜層８が、ＤＢ層５上に絶縁膜７に一部オーバーラップして形成された構造を有している。このドレイン端子は、ＤＢ層５上の絶縁膜７にコンタクトホールを形成して、以下の図２４から図２９に示すような構造とすることも可能である。
【００３７】
図２４はドレイン端子構造を説明するＴＦＴ基板の要部平面図、図２５は図２４のＥ−Ｅ断面図である。ただし、図２４には、便宜上、ＤＢ層下層の動作層も図示している。図２４および図２５に示すドレイン端子は、ＤＢ層５上の絶縁膜７に形成されたコンタクトホール７ｂを介して、ＤＢ層５、透明導電膜層８およびＧＢ層９が接続されている。このような構造のドレイン端子は、まず、上記の図１２および図１３における絶縁膜７のエッチング工程の際、コンタクトホール７ａの形成と同時に、ドレイン端子を形成する部分（ドレイン端子形成部分）にもコンタクトホール７ｂを形成する。そして、図１５の透明導電膜層８およびＧＢ層９の成膜工程を経て、図１６の第３露光工程でドレイン端子形成部分をＧＢ形成領域とみなして、ＧＢ形成領域と共にドレイン端子形成部分にも膜厚の厚い感光性レジスト６ｃを形成するようにする。以降は図１７から図２１に示した上記各工程と同様である。このように、ドレイン端子形成部分にもコンタクトホール７ｂを形成し、ドレイン端子のＤＢ層５を透明導電膜層８からＧＢ層９につなぎ替えた構成とすることもできる。
【００３８】
図２６は別のドレイン端子構造を説明するＴＦＴ基板の要部平面図、図２７は図２６のＦ−Ｆ断面図である。ただし、図２６には、便宜上、ＤＢ層下層の動作層も図示している。図２６および図２７に示すドレイン端子は、ＤＢ層５上の絶縁膜７に形成されたコンタクトホール７ｃを介して、ＤＢ層５と透明導電膜層８が接続されている。このような構造のドレイン端子は、まず、上記の図１２および図１３における絶縁膜７のエッチング工程の際、コンタクトホール７ａの形成と同時に、ドレイン端子形成部分にもコンタクトホール７ｃを形成する。そして、図１５の透明導電膜層８およびＧＢ層９の成膜工程を経て、図１６の第３露光工程でドレイン端子形成部分を画素電極形成領域とみなして、画素電極形成領域と共にドレイン端子形成部分にも膜厚の薄い感光性レジスト６ｃを形成するようにする。以降は図１７から図２１に示した上記各工程と同様である。このように、ドレイン端子のＤＢ層５をコンタクトホール７ｃを介して透明導電膜層８に接続するようにつなぎ替えた構成とすることもできる。
【００３９】
図２８はＣＢの端子構造を説明するＴＦＴ基板の要部平面図、図２９は図２８のＧ−Ｇ断面図である。ただし、図２８には、便宜上、ＤＢ層下層の動作層も図示している。ＴＦＴ基板にＣＢを形成する場合には、上記の図１２および図１３における絶縁膜７のエッチングの際、コンタクトホール７ａの形成と同時に、ＣＢを形成する部分（ＣＢ形成部分）にコンタクトホール７ｄを形成する。そして、図１５の透明導電膜層８およびＧＢ層９の成膜工程を経て、図１６の第３露光工程で、ＣＢの画素電極形成領域（透明導電膜層８を残す領域）は薄い膜厚で、ＣＢのＧＢ形成領域（ＧＢ層９を残す領域）は厚い膜厚で、感光性レジスト６ｃを形成するようにする。以降は図１７から図２１に示した上記各工程と同様にしてＣＢが形成される。これにより、透明導電膜層８は、コンタクトホール７ｄを介してＤＢ層５にコンタクトされるようになる。
【００４０】
このように、第１の実施の形態のＴＦＴ基板製造においては、ＴＦＴ形成と同時にドレイン端子およびＣＢの端子を形成することができ、工程数を増加させることなく、端子構造を変更することも可能である。
【００４１】
次に第２の実施の形態について説明する。
スタガー型のＴＦＴ基板の製造においては、ガラス基板と下地絶縁膜層との間に遮光膜を設けるようにすることもできる。図３０は第２の実施の形態における第１露光工程の要部断面図、図３１は第２の実施の形態における第１露光工程後のエッチング工程の要部断面図である。ただし、図３０および図３１では、図３および図６に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４２】
第２の実施の形態のＴＦＴ基板製造では、ガラス基板１上に各層を連続成膜する際、図３０に示すように、まず、ガラス基板１上に遮光膜２０が形成され、その上に下地絶縁膜層２、動作層３、活性層４およびＤＢ層５が連続成膜される。遮光膜２０には、例えば絶縁性樹脂材料を用いることができる。そして、第１の実施の形態と同様にして、感光性レジスト６ａを形成してハーフトーンマスクを用いた第１露光を行ない、ＤＢ形成領域およびＴＦＴ形成領域に所定の膜厚のレジストパターンを形成する。この第１露光工程後のエッチング工程では、図３１に示すように、感光性レジスト６ａのレジストパターンをマスクにして、ＤＢ層５、活性層４、動作層３、下地絶縁膜層２および遮光膜２０を、ウェットエッチングまたはドライエッチングする。以降、第１の実施の形態で述べた第１アッシング工程以降の工程と同様の工程を経て、ＴＦＴ基板を形成する。
【００４３】
これにより、形成されるＴＦＴ基板の動作層３の下には、遮光膜２０が形成されるため、ガラス基板１側から光が入射したときにその光によって動作層３に電流が流れてしまうのを防止することができるようになる。このように、遮光膜２０を有するスタガー型のＴＦＴ基板の製造においても、露光にハーフトーンマスクを用いることにより、ＴＦＴ基板製造全体の露光工程数を従来よりも削減することができる。
【００４４】
なお、この第２の実施の形態のＴＦＴ基板製造においても、その端子構造は、第１の実施の形態と同様に変更することが可能である。
次に第３の実施の形態について説明する。
【００４５】
第３の実施の形態のスタガー型のＴＦＴ基板の製造方法においては、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法において図２，図３，図６から図９に示した工程は同じである。それ以降の工程について、以下、図３２から図４３を参照して説明する。ただし、図３２から図４３では、第１の実施の形態で述べた要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４６】
図３２は絶縁膜および透明導電膜層の成膜工程の要部断面図、図３３は第３の実施の形態における第２露光工程の要部断面図、図３４は透明導電膜層および絶縁膜のエッチング工程の要部断面図、図３５はアッシング工程の要部断面図である。
【００４７】
図９に示したレジスト剥離工程後、図３２に示すように、全面に、絶縁膜７および透明導電膜層８を成膜する。続いて、図３３に示すように、透明導電膜層８上に感光性レジスト６ｂを形成し、ハーフトーンマスクを用いて第２露光を行なう。この第２露光工程では、画素電極形成領域の感光性レジスト６ｂの膜厚がその他の領域の感光性レジスト６ｂに比べて厚くなるようにする。さらに、第２露光工程では、コンタクトホール形成領域を断面テーパ状に開口したレジストパターンを形成する。次いで、図３４に示すように、感光性レジスト６ｂのレジストパターンをマスクにして、透明導電膜層８および絶縁膜７をエッチングしてコンタクトホール７ｅを形成し、図３５に示すように、感光性レジスト６ｂをアッシングする。このアッシングにより、画素電極形成領域にのみ感光性レジスト６ｂが残るようにする。
【００４８】
図３６は透明導電膜層エッチング工程の要部断面図、図３７は透明導電膜層エッチング工程後のレジスト剥離工程の要部断面図、図３８は透明導電膜層エッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。ただし、図３７は図３８のＨ−Ｈ断面図である。また、図３８には、便宜上、ＤＢ層下層の動作層も図示している。
【００４９】
図３５に示した感光性レジスト６ｂのアッシング後は、図３６に示すように、残っている感光性レジスト６ｂのレジストパターンをマスクにして、透明導電膜層８をエッチングし、その後、感光性レジスト６ｂを剥離する。これにより、図３７および図３８に示すように、画素電極形成領域に透明導電膜層８が形成されたＴＦＴ基板の基本構造が形成される。なお、この段階では、ＤＢ層５はコンタクトホール７ｅ内に露出し、まだＤＢ層５と透明導電膜層８とはコンタクトされていない。
【００５０】
図３９はＧＢ層成膜工程の要部断面図、図４０は第３の実施の形態における第３露光工程の要部断面図、図４１はＧＢ層およびソースパッドの形成工程の要部断面図、図４２はＧＢ層およびソースパッドの形成工程後のレジスト剥離工程の要部断面図、図４３は第３の実施の形態のＴＦＴ基板の要部平面図である。ただし、図４２は図４３のＩ−Ｉ断面図である。また、図４３には、便宜上、ＤＢ層下層の動作層も図示している。
【００５１】
画素電極形成領域に透明導電膜層８を形成した後は、図３９に示すように、全面にＧＢ層９を成膜し、その後、図４０に示すように、感光性レジスト６ｃを形成して、ＧＢ形成領域および画素電極形成領域からコンタクトホール７ｅの領域をマスクするレジストパターンを形成する。この感光性レジスト６ｃのレジストパターンをマスクにして、図４１に示すように、ＧＢ層９をエッチングする。その後、感光性レジスト６ｃを剥離して、図４２および図４３に示すＴＦＴ基板３０を形成する。これにより、チャネル３ａ上には絶縁膜７を介して形成されたＧＢ層９がＴＦＴのゲート電極として形成され、かつ、ＤＢ層５と透明導電膜層８とをコンタクトするＧＢ層９がソースパッド３１として形成される。
【００５２】
このように、第３の実施の形態のスタガー型のＴＦＴ基板の製造方法では、第１露光工程は第１の実施の形態と同じにし、第２の露光工程でハーフトーンマスクを用いて、コンタクトホール７ｅ形成用の開口と画素電極形成領域の露光を行なう。この第３の実施の形態によっても、ハーフトーンマスクを第１，第２露光工程において２回用いることで、スタガー型ＴＦＴ基板製造に要する露光工程数を削減でき、生産性向上、歩留り向上、生産コスト削減が可能になる。
【００５３】
なお、上記第３の実施の形態のスタガー型のＴＦＴ基板の製造方法においても、第１の実施の形態で述べたのと同様、ハーフトーンマスクを用いる露光工程を１回のみにすることもできる。また、この第３の実施の形態のＴＦＴ基板製造においても、その端子構造は、第１の実施の形態と同様に変更することが可能である。
【００５４】
次に第４の実施の形態について説明する。
第４の実施の形態のスタガー型のＴＦＴ基板の製造方法においては、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法において図２，図３，図６から図１３に示した工程は同じである。それ以降の工程について、以下、図４４から図４８を参照して説明する。ただし、図４４から図４８では、第１の実施の形態で述べた要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５５】
この第４の実施の形態のＴＦＴ基板は、液晶表示装置においてバックライトなどによる光の照射を要しない反射型ＴＦＴ基板であり、ＴＦＴ形成面側に、入射した光を乱反射させるための凹凸層が形成される。
【００５６】
図４４は凹凸層形成工程の要部断面図、図４５はＧＢ層成膜工程の要部断面図、図４６は第４の実施の形態における第３露光工程の要部断面図である。
図１３に示した絶縁膜７のエッチング工程後、図４４に示すように、ＧＢ形成領域およびコンタクトホール７ａ部分を除く画素電極形成領域上に、表面を凹凸状にした凹凸層４１を形成する。この凹凸層４１は、アクリル樹脂などの樹脂材料を用いて形成することができる。次いで、図４５に示すように、全面にＧＢ層９を成膜し、その後、図４６に示すように、感光性レジスト６ｃを形成して第３露光を行ない、ＧＢ形成領域および画素電極形成領域をマスクするレジストパターンを形成する。
【００５７】
図４７はＧＢ層エッチング工程の要部断面図、図４８はＧＢ層エッチング工程後のレジスト剥離工程の要部断面図である。
レジストパターンの形成後、感光性レジスト６ｃをマスクにして、図４７に示すように、ＧＢ層９をエッチングし、図４８に示すように、感光性レジスト６ｃを剥離して、反射型ＴＦＴ基板４０を形成する。このＴＦＴ基板４０において、ＧＢ形成領域にはＧＢ層９がゲート電極として形成され、画素電極形成領域にはＧＢ層９が反射膜としても機能する画素電極として形成される。
【００５８】
このように、反射型ＴＦＴ基板４０の製造においては、ハーフトーンマスクを第１露光工程で１回用いることで、スタガー型ＴＦＴ基板製造に要する露光工程数を削減することができるので、生産性向上、歩留り向上、生産コスト削減が可能になる。
【００５９】
なお、この第４の実施の形態のＴＦＴ基板製造においても、その端子構造は、第１の実施の形態と同様に変更することが可能である。
図４９は液晶表示装置の要部断面図である。
【００６０】
上記第１〜第４の実施の形態に例示した製造方法により得られるＴＦＴ基板５１は、そのＴＦＴ形成面側に配向膜が形成され、カラーフィルタ（ＣＦ）層、コモン電極および配向膜が形成されたＣＦ基板５２と貼り合わせられる。貼り合せたＴＦＴ基板５１とＣＦ基板５２との間には液晶が封入され、それらの間に挟まれた液晶層５３が形成される。そして、ＴＦＴ基板５１およびＣＦ基板５２の外面側にそれぞれ偏光フィルムが貼り付けられ、液晶表示装置５０が形成される。
【００６１】
ＴＦＴ基板５１は上記の例に従って露光工程数を削減して生産性良く製造することができ、それにより、このような構成の液晶表示装置５０を効率的に低コストで製造することができる。
【００６２】
【発明の効果】
以上説明したように本発明では、スタガー型のＴＦＴ基板の製造に、レジストに対する１回の露光によってゲートバスライン形成領域と前記画素電極形成領域とに異なる膜厚のレジストパターンを形成することのできるハーフトーンマスクを用いるようにした。これにより、スタガー型のＴＦＴ基板製造に要する露光工程数を削減し、生産性、歩留りを向上させ、生産コストを削減することが可能になる。表示欠陥のない高品質のスタガー型のＴＦＴ基板が製造可能になる。
【図面の簡単な説明】
【図１】第１の実施の形態のスタガー型のＴＦＴ基板の製造方法のフローを示す図である。
【図２】連続成膜工程の要部断面図である。
【図３】第１露光工程の要部断面図である。
【図４】半透過膜を用いたハーフトーンマスクの説明図である。
【図５】多孔タイプのハーフトーンマスクの説明図である。
【図６】第１露光工程後のエッチング工程の要部断面図である。
【図７】第１アッシング工程の要部断面図である。
【図８】チャネルエッチング工程の要部断面図である。
【図９】チャネルエッチング工程後のレジスト剥離工程の要部断面図である。
【図１０】チャネルエッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。
【図１１】絶縁膜形成工程の要部断面図である。
【図１２】第２露光工程の要部断面図である。
【図１３】絶縁膜エッチング工程の要部断面図である。
【図１４】絶縁膜エッチング工程におけるＴＦＴ基板の基本構造の要部平面図である。
【図１５】透明導電膜層およびＧＢ層の成膜工程の要部断面図である。
【図１６】第３露光工程の要部断面図である。
【図１７】透明導電膜層およびＧＢ層のエッチング工程の要部断面図である。
【図１８】第２アッシング工程の要部断面図である。
【図１９】ＧＢ層エッチング工程の要部断面図である。
【図２０】ＧＢ層エッチング工程後のレジスト剥離工程の要部断面図である。
【図２１】ＴＦＴ基板の要部平面図である。
【図２２】第１の実施の形態のＴＦＴ基板の要部平面図である。
【図２３】図２２のＤ−Ｄ断面図である。
【図２４】ドレイン端子構造を説明するＴＦＴ基板の要部平面図である。
【図２５】図２４のＥ−Ｅ断面図である。
【図２６】別のドレイン端子構造を説明するＴＦＴ基板の要部平面図である。
【図２７】図２６のＦ−Ｆ断面図である。
【図２８】ＣＢの端子構造を説明するＴＦＴ基板の要部平面図である。
【図２９】図２８のＧ−Ｇ断面図である。
【図３０】第２の実施の形態における第１露光工程の要部断面図である。
【図３１】第２の実施の形態における第１露光工程後のエッチング工程の要部断面図である。
【図３２】絶縁膜および透明導電膜層の成膜工程の要部断面図である。
【図３３】第３の実施の形態における第２露光工程の要部断面図である。
【図３４】透明導電膜層および絶縁膜のエッチング工程の要部断面図である。
【図３５】アッシング工程の要部断面図である。
【図３６】透明導電膜層エッチング工程の要部断面図である。
【図３７】透明導電膜層エッチング工程後のレジスト剥離工程の要部断面図である。
【図３８】透明導電膜層エッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。
【図３９】ＧＢ層成膜工程の要部断面図である。
【図４０】第３の実施の形態における第３露光工程の要部断面図である。
【図４１】ＧＢ層およびソースパッドの形成工程の要部断面図である。
【図４２】ＧＢ層およびソースパッドの形成工程後のレジスト剥離工程の要部断面図である。
【図４３】第３の実施の形態のＴＦＴ基板の要部平面図である。
【図４４】凹凸層形成工程の要部断面図である。
【図４５】ＧＢ層成膜工程の要部断面図である。
【図４６】第４の実施の形態における第３露光工程の要部断面図である。
【図４７】ＧＢ層エッチング工程の要部断面図である。
【図４８】ＧＢ層エッチング工程後のレジスト剥離工程の要部断面図である。
【図４９】液晶表示装置の要部断面図である。
【符号の説明】
１，１０４ ガラス基板
２ 下地絶縁膜層
３ 動作層
３ａ チャネル
４ 活性層
５ ＤＢ層
６ａ，６ｂ，６ｃ，１０６，１０６ａ，１０６ｂ 感光性レジスト
７ 絶縁膜
７ａ，７ｂ，７ｃ，７ｄ，７ｅ コンタクトホール
８ 透明導電膜層
９ ＧＢ層
１０，３０，４０ ＴＦＴ基板
２０，１０３，１０３ａ 遮光膜
３１ ソースパッド
４１ 凹凸層
１００，１００ａ ハーフトーンマスク
１０１ 石英板
１０２ 半透過膜
１０５ 被エッチング膜
【発明の属する技術分野】
本発明は薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ，ＴＦＴ）基板の製造方法に関し、特に複数種のマスクを用いた複数回の露光工程を経て製造されるスタガー型のＴＦＴ基板の製造方法に関する。
【０００２】
【従来の技術】
近年、液晶表示装置には、高精彩、高輝度、高品位などの表示性能の向上が強く求められており、特に搭載される液晶パネルのＴＦＴ基板について、その研究開発が進められている。さらに、今日では企業収益の点から、液晶表示装置の製造を、効率的に、かつ、より簡略化した製造プロセスで行なうことも求められる。また、製造に要する電力や原料についても環境に配慮した製造プロセスが地球規模で求められている。
【０００３】
現在、ＴＦＴ基板の製造は、主に逆スタガー型と呼ばれる方式で行なわれており、複数枚のマスクを用いて複数回の露光工程を経て形成される。その場合、ＴＦＴ基板に形成すべきゲートバスライン層、動作アイランド層、ドレインバスライン層、保護膜層、画素電極層といった少なくとも５枚のマスクを用いてＴＦＴ基板の製造が行なわれている。すなわち、逆スタガー型のＴＦＴ基板製造には、露光工程だけでも５工程必要であった。そのため、このような逆スタガー型のＴＦＴ基板製造においては、その生産性向上のため、ハーフトーンマスクを用いて露光プロセスを３回に削減する方法などが提案されている（例えば特許文献１参照）。
【０００４】
ところで、ＴＦＴ基板製造には、もうひとつスタガー型と呼ばれる方式があり、逆スタガー型とは異なる構造のＴＦＴ基板を形成することができる。スタガー型のＴＦＴ基板製造は、逆スタガー型の場合に比べ、例えばその構成層の連続成膜が可能である、製造過程での界面処理工程が不要である、といった利点を有している。
【０００５】
【特許文献１】
特開２００１−３１１９６５号公報
【０００６】
【発明が解決しようとする課題】
しかし、このようなスタガー型のＴＦＴ基板製造においても、従来は５枚ないし８枚程度のマスクを用いた複数回の露光工程が必要であったため、その生産効率が悪く、ＴＦＴ基板の完成までには多くの日数を要していた。また、マスク枚数（種類）が多く複数回の露光工程を経るため、ゴミなどによる表示欠陥が発生する確率が高くなってしまうという問題点があった。このように、スタガー型のＴＦＴ基板製造においては、その生産効率、歩留り、生産コストといった点で未だ課題が残されている。
【０００７】
本発明はこのような点に鑑みてなされたものであり、ＴＦＴ基板製造に要する露光工程数を削減し、生産性の良い高品質のスタガー型のＴＦＴ基板の製造方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明では上記課題を解決するために、図１に例示するフローによって実現可能なＴＦＴ基板の製造方法が提供される。本発明のＴＦＴ基板の製造方法は、スタガー型のＴＦＴ基板の製造方法において、ハーフトーンマスクを用いて、レジストに対する１回の露光により、異なる領域に異なる膜厚のレジストパターンを形成する工程を有することを特徴とする。
【０００９】
このようなＴＦＴ基板の製造方法によれば、例えばＴＦＴ基板のドレインバスライン（ＤＢ）を形成する領域およびＴＦＴ基板のＴＦＴを形成する領域にレジストパターンを形成する際に、ハーフトーンマスクを用いた１回の露光でそれらの領域に目的のレジストパターンが形成される（ステップＳ１）。あるいは、ＴＦＴ基板のゲートバスライン（ＧＢ）を形成する領域およびＴＦＴ基板の画素電極を形成する領域にレジストパターンを形成する際に、ハーフトーンマスクを用いた１回の露光でそれらの領域に目的のレジストパターンが形成される（ステップＳ４）。そのため、１枚のマスクでＤＢとＴＦＴのチャネルを形成したりＧＢと画素電極を形成したりすることができるので（ステップＳ２，Ｓ５）、スタガー型ＴＦＴ基板製造に要する露光工程数が削減されるようになる。
【００１０】
特に本発明では、上記課題を解決するために、薄膜トランジスタ基板の製造方法において、基板上にアモルファスシリコンを用いて動作層を形成した後、Ｎ ＋ 層からなる活性層を形成し、さらにその上にドレインバスライン層を形成する工程と、前記ドレインバスライン層上のドレインバスライン形成領域と薄膜トランジスタ形成領域とをマスクするレジストパターンを形成した後に、エッチングにより、前記ドレインバスライン層と前記活性層と前記動作層の一部を削除して、薄膜トランジスタ基板のドレインバスラインを形成するとともに、前記薄膜トランジスタ形成領域のうちチャネル形成領域に残った前記動作層に前記薄膜トランジスタ基板の薄膜トランジスタのチャネルとなる部分を形成する工程と、前記薄膜トランジスタ基板上の全面に絶縁膜を形成した後、前記絶縁膜に前記ドレインバスライン層に達するコンタクトホールを形成する工程と、前記コンタクトホールが形成された前記絶縁膜上に透明導電膜層とゲートバスライン層とを積層形成し、前記ゲートバスライン層上の一部に、ハーフトーンマスクを用いて、レジストに対する１回の露光により、前記薄膜トランジスタ基板のゲートバスラインを形成するゲートバスライン形成領域と前記薄膜トランジスタ基板の画素電極を形成する画素電極形成領域とに、前記画素電極形成領域のレジストの膜厚が前記ゲートバスライン形成領域のレジストの膜厚より薄いレジストパターンを形成する工程と、前記レジストパターンを用いて前記ゲートバスライン層と前記透明導電膜層とをエッチングする工程と、前記画素電極形成領域の薄く形成されたレジストが除去されるまで前記レジストパターンをアッシングする工程と、アッシング後に残る前記レジストパターンを用いて前記画素電極形成領域の前記ゲートバスライン層をエッチングする工程と、を有することを特徴とする。
【００１１】
【発明の実施の形態】
以下、本発明の実施の形態を、図面を参照して詳細に説明する。
まず第１の実施の形態について説明する。
【００１２】
図１は第１の実施の形態のスタガー型のＴＦＴ基板の製造方法のフローを示す図、図２から図２１は各製造工程の説明図である。第１の実施の形態のスタガー型ＴＦＴ基板製造は、大きく、図１のステップＳ１〜Ｓ５に示すフローで行なわれる。以下、各ステップについて、図２から図２１を参照して説明する。
【００１３】
まずステップＳ１について説明する。図２は連続成膜工程の要部断面図、図３は第１露光工程の要部断面図である。
【００１４】
スタガー型ＴＦＴ基板製造では、まず、図２に示すように、透明無アルカリガラスなどのガラス基板１上に、下地絶縁膜層２、動作層３、活性層４およびドレインバスライン（ＤＢ）層５を連続成膜する。これら下地絶縁膜層２、動作層３、活性層４およびＤＢ層５は、例えばＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置を用いて１つのチャンバ内で連続成膜される。下地絶縁膜層２は、Ｓｉ３Ｎ４，ＳｉＯ，ＳｉＯＮなどを用いて、５０ｎｍ〜２００ｎｍ程度の膜厚になるよう形成し、動作層３および活性層４は、アモルファスシリコン（ａ−Ｓｉ）を用いて、それぞれ１０ｎｍ〜３００ｎｍ程度の膜厚になるよう形成する。活性層４は、その後、ホスフィンなどで処理してｎ＋層とする。また、ＤＢ層５は、後にＴＦＴ基板に形成されるＴＦＴのゲート絶縁膜が、動作層３の成膜などに比べて、プラズマＣＶＤ（Ｐ−ＣＶＤ）装置などを用いた高温工程で形成されることを考慮して、Ｃｒ，Ｍｏ，Ｔｉなどの高融点金属（合金を含む）を用いて形成する。ＤＢ層５は、１００ｎｍ〜３００ｎｍ程度の膜厚で形成する。なお、ＤＢ層５の形成にはスパッタ法を用いることも可能である。
【００１５】
続いて、図３に示すように、ＤＢ層５上に形成した感光性レジスト６ａに対してハーフトーンマスクを用いた第１露光を行ない、レジストパターンを形成する。ここで形成するレジストパターンは、ＴＦＴ基板のＤＢを形成する領域（ＤＢ形成領域）とＴＦＴ基板のＴＦＴを形成する領域（ＴＦＴ形成領域）をマスクするように形成される。さらに、この第１露光工程では、ハーフトーンマスクを用いた露光により、ＴＦＴ形成領域のうち、ＴＦＴのチャネルを形成する領域（チャネル形成領域）の感光性レジスト６ａの膜厚が、チャネル形成領域以外の領域の感光性レジスト６ａの膜厚よりも薄くなるようにして形成される。ハーフトーンマスクには、半透過膜を使用したタイプや多孔タイプのものを用いることができる。
【００１６】
ここで、ハーフトーンマスクについて説明する。図４は半透過膜を用いたハーフトーンマスクの説明図、図５は多孔タイプのハーフトーンマスクの説明図である。ただし、図５では、図４に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００１７】
図４に示す半透過膜を用いたハーフトーンマスク１００は、マスク基板となる石英板１０１上に、入射光がある程度透過する半透過膜１０２が形成され、さらに、その半透過膜１０２上に部分的に、入射光の通過を遮断する遮光膜１０３が形成された構造を有している。半透過膜１０２には、クロム系（ＣｒＯＮ），モリブデン系（ＭｏＳｉＯＮ），タングステン系（ＷＳｉＯＮ），シリコン系（ＳｉＮ）などの材料が用いられる。また、遮光膜１０３には、例えばＣｒなどの金属材料が用いられる。半透過膜１０２および遮光膜１０３は、石英板１０１上にそれぞれ適当なパターンと膜厚で形成される。石英板１０１上に半透過膜１０２のみが形成されている領域は、入射光の半透過領域となり、半透過膜１０２と遮光膜１０３が積層形成されている領域は、入射光の遮光領域となる。このようなハーフトーンマスク１００を用いて、ガラス基板１０４上に被エッチング膜１０５を介して形成された感光性レジスト１０６を露光すると、半透過領域の感光性レジスト１０６ａの膜厚が、遮光領域の感光性レジスト１０６ｂの膜厚よりも薄く形成されるようになる。
【００１８】
また、図５に示す多孔タイプのハーフトーンマスク１００ａは、石英板１０１上にスリットを設けた遮光膜１０３ａが１層形成されていて、そのスリットが形成された領域が入射光の半透過領域になる。感光性レジスト１０６に対して異なる膜厚のレジストパターンを形成することができる点は、図４の半透過膜を用いたハーフトーンマスク１００と同じである。
【００１９】
図４および図５に示したようなハーフトーンマスクを用いることにより、１回の露光で異なる領域に異なる膜厚のレジストパターンを形成することができる。また、半透過膜の膜厚や材質を変更するなどして、２種以上の異なる膜厚のレジストパターンを形成することもできる。
【００２０】
このようなハーフトーンマスクを用いて、図３に示したように、感光性レジスト６ａに対する第１露光により、ＤＢ形成領域およびＴＦＴ形成領域に、それぞれの領域に応じた膜厚のレジストパターンを形成する。図６は第１露光工程後のエッチング工程の要部断面図である。第１露光工程でのレジストパターン形成後は、図６に示すように、そのレジストパターンをマスクにして、ＤＢ層５、活性層４および動作層３を、ウェットエッチングまたはドライエッチングする。
【００２１】
次にステップＳ２について説明する。ステップＳ２では、第１露光工程後に行なわれるエッチング工程に続き、レジストパターンのアッシング、チャネルエッチング、レジスト剥離が行なわれる。図７は第１アッシング工程の要部断面図、図８はチャネルエッチング工程の要部断面図、図９はチャネルエッチング工程後のレジスト剥離工程の要部断面図、図１０はチャネルエッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。なお、図９は図１０のＡ−Ａ断面図である。また、図１０には、便宜上、ＤＢ層下層の動作層も図示している。
【００２２】
図６に示したＤＢ層５、活性層４および動作層３のエッチング後は、感光性レジスト６ａのレジストパターンに対してＯ２を用いてアッシングを行ない、図７に示すように、チャネル形成領域のＤＢ層５上の感光性レジスト６ａを除去し、ＤＢ層５を露出させる。そして、図８に示すように、残った感光性レジスト６ａをマスクにしてチャネル形成領域のＤＢ層５および活性層４をウェットエッチングまたはドライエッチングする。チャネル形成領域の動作層３のエッチング（チャネルエッチング）は、動作層３をエッチオフせずにウェットエッチングまたはドライエッチングする。これにより、ＴＦＴのチャネルとなる部分が形成され、このチャネルエッチングは、そのチャネルとなる部分の動作層３の膜厚が、ＴＦＴ基板に形成すべきＴＦＴに要求される最適な膜厚となるように行なう。チャネルエッチング後は感光性レジスト６ａを剥離し、これにより、図９および図１０に示すようなＴＦＴ基板の基本構造が形成される。
【００２３】
次にステップＳ３について説明する。図１１は絶縁膜形成工程の要部断面図、図１２は第２露光工程の要部断面図、図１３は絶縁膜エッチング工程の要部断面図、図１４は絶縁膜エッチング工程におけるＴＦＴ基板の基本構造の要部平面図、図１５は透明導電膜層およびＧＢ層の成膜工程の要部断面図である。なお、図１３は図１４のＢ−Ｂ断面図である。また、図１４には、便宜上、ＤＢ層下層の動作層も図示している。
【００２４】
図９および図１０に示したＴＦＴ基板の基本構造形成後、図１１に示すように、全面に、Ｐ−ＣＶＤ装置を用いて絶縁膜７を形成する。ここで、絶縁膜７には、Ｓｉ３Ｎ４，ＳｉＯ，ＳｉＯＮなどを用いることができる。この絶縁膜７のうちチャネル形成領域に形成された部分は、後に完成するＴＦＴのゲート絶縁膜として機能するようになるため、Ｐ−ＣＶＤ装置を用いて２５０℃〜３００℃程度の高温条件で緻密な膜として形成される。また、絶縁膜７の膜厚は、その材質および形成するＴＦＴの要求特性に応じて、１００ｎｍ〜５００ｎｍ程度の範囲で適当に設定する。
【００２５】
絶縁膜７の形成後、図１２に示すように、絶縁膜７上に感光性レジスト６ｂを形成して第２露光を行ない、絶縁膜７にコンタクトホールを形成する領域（コンタクトホール形成領域）を断面テーパ状に開口したレジストパターンを形成する。この第２露光工程後、そのレジストパターンをマスクにして絶縁膜７をウェットエッチングまたはドライエッチングし、その後、感光性レジスト６ｂを剥離する。これにより、図１３および図１４に示すように、最上層が絶縁膜７に覆われ、その絶縁膜７の一部にＤＢ層５が露出するコンタクトホール７ａが形成されたＴＦＴ基板の基本構造が形成される。
【００２６】
感光性レジスト６ｂの剥離後は、図１５に示すように、全面に、透明導電膜層８およびＧＢ層９を、この順に成膜する。ここで、透明導電膜層８は、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）などをＣＶＤ法やスパッタ法により３０ｎｍ〜１００ｎｍ程度の膜厚で形成する。また、ＧＢ層９には、膜の安定性、低抵抗性を考慮し、Ｃｒ，Ｍｏ，Ｔｉ，Ａｌなどを用いることができ、ＧＢ層９は、ＣＶＤ法やスパッタ法により１００ｎｍ〜３００ｎｍ程度の膜厚で形成する。この工程により、透明導電膜層８は、コンタクトホール７ａ内で露出していたＤＢ層５と直接コンタクトされるようになる。
【００２７】
次にステップＳ４について説明する。図１６は第３露光工程の要部断面図、図１７は透明導電膜層およびＧＢ層のエッチング工程の要部断面図、図１８は第２アッシング工程の要部断面図である。
【００２８】
図１５に示した透明導電膜層８およびＧＢ層９の成膜後は、図１６に示すように、感光性レジスト６ｃを形成し、再びハーフトーンマスクを用いて第３露光を行なう。この第３露光工程で、ＴＦＴ基板のＧＢを形成する領域（ＧＢ形成領域）とＴＦＴ基板の画素電極を形成する領域（画素電極形成領域）をマスクするレジストパターンが形成される。その際、そのレジストパターンを形成している感光性レジスト６ｃは、画素電極形成領域の膜厚が、ＧＢ形成領域の膜厚よりも薄くなるようにして形成される。次いで、図１７に示すように、そのレジストパターンをマスクにして、ＧＢ層９および透明導電膜層８をウェットエッチングまたはドライエッチングする。その後、図１８に示すように、画素電極形成領域の感光性レジスト６ｃがなくなるまでＯ２でアッシングを行ない、ＧＢ形成領域にのみ感光性レジスト６ｃを残す。
【００２９】
次にステップＳ５について説明する。図１９はＧＢ層エッチング工程の要部断面図、図２０はＧＢ層エッチング工程後のレジスト剥離工程の要部断面図、図２１はＴＦＴ基板の要部平面図である。なお、図２０は図２１のＣ−Ｃ断面図である。また、図２１には、便宜上、ＤＢ層下層の動作層も図示している。
【００３０】
図１８のアッシング後には、図１９に示すように、ＧＢ形成領域に残った感光性レジスト６ｃをマスクにして画素電極形成領域にあるＧＢ層９をウェットエッチングまたはドライエッチングし、その後、感光性レジスト６ｃを剥離する。これにより、図２０および図２１に示すように、ＤＢおよびＧＢとなる配線とともに、ガラス基板１上に下地絶縁膜層２を介してチャネル３ａが形成された動作層３、動作層３上に活性層４を介して形成されたＤＢ層５、およびチャネル３ａ上に絶縁膜７並びに透明導電膜層８を介して形成されたＧＢ層９を有するＴＦＴ基板１０が形成される。
【００３１】
このＴＦＴ基板１０において、露出する透明導電膜層８は画素電極として機能し、その透明導電膜層８の下側にコンタクトされたＤＢ層５はＴＦＴのソース電極として機能する。チャネル３ａを挟んだもう一方のＤＢ層５はＴＦＴのドレイン電極として機能し、最上層にあるＧＢ層９はＴＦＴのゲート電極として機能する。ゲート電極とチャネル３ａとの間にある絶縁膜７はＴＦＴのゲート絶縁膜となる。
【００３２】
以上説明したように、第１の実施の形態のスタガー型のＴＦＴ基板の製造方法では、第１露光工程におけるＤＢ形成領域、ＴＦＴ形成領域並びにチャネル形成領域の露光、および第３露光工程におけるＧＢ形成領域並びに画素電極形成領域の露光を、それぞれ１枚のハーフトーンマスクを用いて行なう。すなわち、従来はＤＢ形成領域とＴＦＴ形成領域の２つの領域、チャネル形成領域、ＧＢ形成領域および画素電極形成領域の各露光をそれぞれ別個の４枚のマスクを用いて行なう必要があったのに対し、この第１の実施の形態では、２枚のハーフトーンマスクを用いて行なう。これにより、従来４回必要であった露光工程を２回に削減することができ、ＴＦＴ基板製造全体では、上記第２露光工程と合わせて、合計３回の露光工程で済むようになり、製造工程を簡略化して、その生産性を向上させることができる。また、このように露光工程を削減することにより、ＴＦＴ基板製造の歩留りを向上させ、さらに、その生産コストも削減できるようになる。表示欠陥のない高品質のスタガー型のＴＦＴ基板が製造可能になる
なお、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法においては、１回の露光工程にのみハーフトーンマスクを用いるようにしてもよい。すなわち、ＤＢ形成領域、ＴＦＴ形成領域およびチャネル形成領域の１回の露光にのみハーフトーンマスクを用い、ＧＢ形成領域および画素電極形成領域については通常のマスクを用いてそれぞれ露光を行なうようにすることができる。また、ＧＢ形成領域および画素電極形成領域の１回の露光にのみハーフトーンマスクを用い、ＤＢ形成領域、ＴＦＴ形成領域およびチャネル形成領域については通常のマスクを用いてそれぞれ露光を行なうようにすることもできる。
【００３３】
また、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法において、ガラス基板１はもともと絶縁性であるため、下地絶縁膜層２は必ずしも成膜する必要はない。下地絶縁膜層２を成膜しない場合には、ガラス基板１上に動作層３を成膜した後、以降上記手順に従い、ＴＦＴ基板を製造すればよい。
【００３４】
また、図８に示した上記チャネルエッチング工程においては、ＤＢ層５をエッチングした後、アッシングなどにより全ての感光性レジスト６ａを除去し、露出したＤＢ層５をマスクにして、活性層４および動作層３をエッチングするようにしてもよい。これにより、先の図７に示した上記第１アッシング工程でのアッシングによって感光性レジスト６ａが収縮することによるエッチング後のチャネル幅の設計寸法からのずれの発生を抑制することができるようになり、より精度の良いチャネルエッチングが可能になる。
【００３５】
また、図１２および図１３に示した上記第２露光工程および上記絶縁膜エッチング工程では、コンタクトホール７ａの形成と同時に、ＤＢ層５の端子となる部分および蓄積容量バスライン（ＣＢ）層の端子となる部分（共に図１２および図１３には図示せず）についても、絶縁膜７にコンタクトホールを形成するようにしてもよい。
【００３６】
ここで、ＴＦＴ基板の端子構造について説明する。図２２は第１の実施の形態のＴＦＴ基板の要部平面図、図２３は図２２のＤ−Ｄ断面図である。ただし、図２２には、便宜上、ＤＢ層下層の動作層も図示している。第１の実施の形態のＴＦＴ基板製造においては、ＤＢ層５端部に形成されるドレイン端子は、図２２および図２３に示すように、透明導電膜層８が、ＤＢ層５上に絶縁膜７に一部オーバーラップして形成された構造を有している。このドレイン端子は、ＤＢ層５上の絶縁膜７にコンタクトホールを形成して、以下の図２４から図２９に示すような構造とすることも可能である。
【００３７】
図２４はドレイン端子構造を説明するＴＦＴ基板の要部平面図、図２５は図２４のＥ−Ｅ断面図である。ただし、図２４には、便宜上、ＤＢ層下層の動作層も図示している。図２４および図２５に示すドレイン端子は、ＤＢ層５上の絶縁膜７に形成されたコンタクトホール７ｂを介して、ＤＢ層５、透明導電膜層８およびＧＢ層９が接続されている。このような構造のドレイン端子は、まず、上記の図１２および図１３における絶縁膜７のエッチング工程の際、コンタクトホール７ａの形成と同時に、ドレイン端子を形成する部分（ドレイン端子形成部分）にもコンタクトホール７ｂを形成する。そして、図１５の透明導電膜層８およびＧＢ層９の成膜工程を経て、図１６の第３露光工程でドレイン端子形成部分をＧＢ形成領域とみなして、ＧＢ形成領域と共にドレイン端子形成部分にも膜厚の厚い感光性レジスト６ｃを形成するようにする。以降は図１７から図２１に示した上記各工程と同様である。このように、ドレイン端子形成部分にもコンタクトホール７ｂを形成し、ドレイン端子のＤＢ層５を透明導電膜層８からＧＢ層９につなぎ替えた構成とすることもできる。
【００３８】
図２６は別のドレイン端子構造を説明するＴＦＴ基板の要部平面図、図２７は図２６のＦ−Ｆ断面図である。ただし、図２６には、便宜上、ＤＢ層下層の動作層も図示している。図２６および図２７に示すドレイン端子は、ＤＢ層５上の絶縁膜７に形成されたコンタクトホール７ｃを介して、ＤＢ層５と透明導電膜層８が接続されている。このような構造のドレイン端子は、まず、上記の図１２および図１３における絶縁膜７のエッチング工程の際、コンタクトホール７ａの形成と同時に、ドレイン端子形成部分にもコンタクトホール７ｃを形成する。そして、図１５の透明導電膜層８およびＧＢ層９の成膜工程を経て、図１６の第３露光工程でドレイン端子形成部分を画素電極形成領域とみなして、画素電極形成領域と共にドレイン端子形成部分にも膜厚の薄い感光性レジスト６ｃを形成するようにする。以降は図１７から図２１に示した上記各工程と同様である。このように、ドレイン端子のＤＢ層５をコンタクトホール７ｃを介して透明導電膜層８に接続するようにつなぎ替えた構成とすることもできる。
【００３９】
図２８はＣＢの端子構造を説明するＴＦＴ基板の要部平面図、図２９は図２８のＧ−Ｇ断面図である。ただし、図２８には、便宜上、ＤＢ層下層の動作層も図示している。ＴＦＴ基板にＣＢを形成する場合には、上記の図１２および図１３における絶縁膜７のエッチングの際、コンタクトホール７ａの形成と同時に、ＣＢを形成する部分（ＣＢ形成部分）にコンタクトホール７ｄを形成する。そして、図１５の透明導電膜層８およびＧＢ層９の成膜工程を経て、図１６の第３露光工程で、ＣＢの画素電極形成領域（透明導電膜層８を残す領域）は薄い膜厚で、ＣＢのＧＢ形成領域（ＧＢ層９を残す領域）は厚い膜厚で、感光性レジスト６ｃを形成するようにする。以降は図１７から図２１に示した上記各工程と同様にしてＣＢが形成される。これにより、透明導電膜層８は、コンタクトホール７ｄを介してＤＢ層５にコンタクトされるようになる。
【００４０】
このように、第１の実施の形態のＴＦＴ基板製造においては、ＴＦＴ形成と同時にドレイン端子およびＣＢの端子を形成することができ、工程数を増加させることなく、端子構造を変更することも可能である。
【００４１】
次に第２の実施の形態について説明する。
スタガー型のＴＦＴ基板の製造においては、ガラス基板と下地絶縁膜層との間に遮光膜を設けるようにすることもできる。図３０は第２の実施の形態における第１露光工程の要部断面図、図３１は第２の実施の形態における第１露光工程後のエッチング工程の要部断面図である。ただし、図３０および図３１では、図３および図６に示した要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４２】
第２の実施の形態のＴＦＴ基板製造では、ガラス基板１上に各層を連続成膜する際、図３０に示すように、まず、ガラス基板１上に遮光膜２０が形成され、その上に下地絶縁膜層２、動作層３、活性層４およびＤＢ層５が連続成膜される。遮光膜２０には、例えば絶縁性樹脂材料を用いることができる。そして、第１の実施の形態と同様にして、感光性レジスト６ａを形成してハーフトーンマスクを用いた第１露光を行ない、ＤＢ形成領域およびＴＦＴ形成領域に所定の膜厚のレジストパターンを形成する。この第１露光工程後のエッチング工程では、図３１に示すように、感光性レジスト６ａのレジストパターンをマスクにして、ＤＢ層５、活性層４、動作層３、下地絶縁膜層２および遮光膜２０を、ウェットエッチングまたはドライエッチングする。以降、第１の実施の形態で述べた第１アッシング工程以降の工程と同様の工程を経て、ＴＦＴ基板を形成する。
【００４３】
これにより、形成されるＴＦＴ基板の動作層３の下には、遮光膜２０が形成されるため、ガラス基板１側から光が入射したときにその光によって動作層３に電流が流れてしまうのを防止することができるようになる。このように、遮光膜２０を有するスタガー型のＴＦＴ基板の製造においても、露光にハーフトーンマスクを用いることにより、ＴＦＴ基板製造全体の露光工程数を従来よりも削減することができる。
【００４４】
なお、この第２の実施の形態のＴＦＴ基板製造においても、その端子構造は、第１の実施の形態と同様に変更することが可能である。
次に第３の実施の形態について説明する。
【００４５】
第３の実施の形態のスタガー型のＴＦＴ基板の製造方法においては、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法において図２，図３，図６から図９に示した工程は同じである。それ以降の工程について、以下、図３２から図４３を参照して説明する。ただし、図３２から図４３では、第１の実施の形態で述べた要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００４６】
図３２は絶縁膜および透明導電膜層の成膜工程の要部断面図、図３３は第３の実施の形態における第２露光工程の要部断面図、図３４は透明導電膜層および絶縁膜のエッチング工程の要部断面図、図３５はアッシング工程の要部断面図である。
【００４７】
図９に示したレジスト剥離工程後、図３２に示すように、全面に、絶縁膜７および透明導電膜層８を成膜する。続いて、図３３に示すように、透明導電膜層８上に感光性レジスト６ｂを形成し、ハーフトーンマスクを用いて第２露光を行なう。この第２露光工程では、画素電極形成領域の感光性レジスト６ｂの膜厚がその他の領域の感光性レジスト６ｂに比べて厚くなるようにする。さらに、第２露光工程では、コンタクトホール形成領域を断面テーパ状に開口したレジストパターンを形成する。次いで、図３４に示すように、感光性レジスト６ｂのレジストパターンをマスクにして、透明導電膜層８および絶縁膜７をエッチングしてコンタクトホール７ｅを形成し、図３５に示すように、感光性レジスト６ｂをアッシングする。このアッシングにより、画素電極形成領域にのみ感光性レジスト６ｂが残るようにする。
【００４８】
図３６は透明導電膜層エッチング工程の要部断面図、図３７は透明導電膜層エッチング工程後のレジスト剥離工程の要部断面図、図３８は透明導電膜層エッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。ただし、図３７は図３８のＨ−Ｈ断面図である。また、図３８には、便宜上、ＤＢ層下層の動作層も図示している。
【００４９】
図３５に示した感光性レジスト６ｂのアッシング後は、図３６に示すように、残っている感光性レジスト６ｂのレジストパターンをマスクにして、透明導電膜層８をエッチングし、その後、感光性レジスト６ｂを剥離する。これにより、図３７および図３８に示すように、画素電極形成領域に透明導電膜層８が形成されたＴＦＴ基板の基本構造が形成される。なお、この段階では、ＤＢ層５はコンタクトホール７ｅ内に露出し、まだＤＢ層５と透明導電膜層８とはコンタクトされていない。
【００５０】
図３９はＧＢ層成膜工程の要部断面図、図４０は第３の実施の形態における第３露光工程の要部断面図、図４１はＧＢ層およびソースパッドの形成工程の要部断面図、図４２はＧＢ層およびソースパッドの形成工程後のレジスト剥離工程の要部断面図、図４３は第３の実施の形態のＴＦＴ基板の要部平面図である。ただし、図４２は図４３のＩ−Ｉ断面図である。また、図４３には、便宜上、ＤＢ層下層の動作層も図示している。
【００５１】
画素電極形成領域に透明導電膜層８を形成した後は、図３９に示すように、全面にＧＢ層９を成膜し、その後、図４０に示すように、感光性レジスト６ｃを形成して、ＧＢ形成領域および画素電極形成領域からコンタクトホール７ｅの領域をマスクするレジストパターンを形成する。この感光性レジスト６ｃのレジストパターンをマスクにして、図４１に示すように、ＧＢ層９をエッチングする。その後、感光性レジスト６ｃを剥離して、図４２および図４３に示すＴＦＴ基板３０を形成する。これにより、チャネル３ａ上には絶縁膜７を介して形成されたＧＢ層９がＴＦＴのゲート電極として形成され、かつ、ＤＢ層５と透明導電膜層８とをコンタクトするＧＢ層９がソースパッド３１として形成される。
【００５２】
このように、第３の実施の形態のスタガー型のＴＦＴ基板の製造方法では、第１露光工程は第１の実施の形態と同じにし、第２の露光工程でハーフトーンマスクを用いて、コンタクトホール７ｅ形成用の開口と画素電極形成領域の露光を行なう。この第３の実施の形態によっても、ハーフトーンマスクを第１，第２露光工程において２回用いることで、スタガー型ＴＦＴ基板製造に要する露光工程数を削減でき、生産性向上、歩留り向上、生産コスト削減が可能になる。
【００５３】
なお、上記第３の実施の形態のスタガー型のＴＦＴ基板の製造方法においても、第１の実施の形態で述べたのと同様、ハーフトーンマスクを用いる露光工程を１回のみにすることもできる。また、この第３の実施の形態のＴＦＴ基板製造においても、その端子構造は、第１の実施の形態と同様に変更することが可能である。
【００５４】
次に第４の実施の形態について説明する。
第４の実施の形態のスタガー型のＴＦＴ基板の製造方法においては、上記第１の実施の形態のスタガー型のＴＦＴ基板の製造方法において図２，図３，図６から図１３に示した工程は同じである。それ以降の工程について、以下、図４４から図４８を参照して説明する。ただし、図４４から図４８では、第１の実施の形態で述べた要素と同一の要素については同一の符号を付し、その説明の詳細は省略する。
【００５５】
この第４の実施の形態のＴＦＴ基板は、液晶表示装置においてバックライトなどによる光の照射を要しない反射型ＴＦＴ基板であり、ＴＦＴ形成面側に、入射した光を乱反射させるための凹凸層が形成される。
【００５６】
図４４は凹凸層形成工程の要部断面図、図４５はＧＢ層成膜工程の要部断面図、図４６は第４の実施の形態における第３露光工程の要部断面図である。
図１３に示した絶縁膜７のエッチング工程後、図４４に示すように、ＧＢ形成領域およびコンタクトホール７ａ部分を除く画素電極形成領域上に、表面を凹凸状にした凹凸層４１を形成する。この凹凸層４１は、アクリル樹脂などの樹脂材料を用いて形成することができる。次いで、図４５に示すように、全面にＧＢ層９を成膜し、その後、図４６に示すように、感光性レジスト６ｃを形成して第３露光を行ない、ＧＢ形成領域および画素電極形成領域をマスクするレジストパターンを形成する。
【００５７】
図４７はＧＢ層エッチング工程の要部断面図、図４８はＧＢ層エッチング工程後のレジスト剥離工程の要部断面図である。
レジストパターンの形成後、感光性レジスト６ｃをマスクにして、図４７に示すように、ＧＢ層９をエッチングし、図４８に示すように、感光性レジスト６ｃを剥離して、反射型ＴＦＴ基板４０を形成する。このＴＦＴ基板４０において、ＧＢ形成領域にはＧＢ層９がゲート電極として形成され、画素電極形成領域にはＧＢ層９が反射膜としても機能する画素電極として形成される。
【００５８】
このように、反射型ＴＦＴ基板４０の製造においては、ハーフトーンマスクを第１露光工程で１回用いることで、スタガー型ＴＦＴ基板製造に要する露光工程数を削減することができるので、生産性向上、歩留り向上、生産コスト削減が可能になる。
【００５９】
なお、この第４の実施の形態のＴＦＴ基板製造においても、その端子構造は、第１の実施の形態と同様に変更することが可能である。
図４９は液晶表示装置の要部断面図である。
【００６０】
上記第１〜第４の実施の形態に例示した製造方法により得られるＴＦＴ基板５１は、そのＴＦＴ形成面側に配向膜が形成され、カラーフィルタ（ＣＦ）層、コモン電極および配向膜が形成されたＣＦ基板５２と貼り合わせられる。貼り合せたＴＦＴ基板５１とＣＦ基板５２との間には液晶が封入され、それらの間に挟まれた液晶層５３が形成される。そして、ＴＦＴ基板５１およびＣＦ基板５２の外面側にそれぞれ偏光フィルムが貼り付けられ、液晶表示装置５０が形成される。
【００６１】
ＴＦＴ基板５１は上記の例に従って露光工程数を削減して生産性良く製造することができ、それにより、このような構成の液晶表示装置５０を効率的に低コストで製造することができる。
【００６２】
【発明の効果】
以上説明したように本発明では、スタガー型のＴＦＴ基板の製造に、レジストに対する１回の露光によってゲートバスライン形成領域と前記画素電極形成領域とに異なる膜厚のレジストパターンを形成することのできるハーフトーンマスクを用いるようにした。これにより、スタガー型のＴＦＴ基板製造に要する露光工程数を削減し、生産性、歩留りを向上させ、生産コストを削減することが可能になる。表示欠陥のない高品質のスタガー型のＴＦＴ基板が製造可能になる。
【図面の簡単な説明】
【図１】第１の実施の形態のスタガー型のＴＦＴ基板の製造方法のフローを示す図である。
【図２】連続成膜工程の要部断面図である。
【図３】第１露光工程の要部断面図である。
【図４】半透過膜を用いたハーフトーンマスクの説明図である。
【図５】多孔タイプのハーフトーンマスクの説明図である。
【図６】第１露光工程後のエッチング工程の要部断面図である。
【図７】第１アッシング工程の要部断面図である。
【図８】チャネルエッチング工程の要部断面図である。
【図９】チャネルエッチング工程後のレジスト剥離工程の要部断面図である。
【図１０】チャネルエッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。
【図１１】絶縁膜形成工程の要部断面図である。
【図１２】第２露光工程の要部断面図である。
【図１３】絶縁膜エッチング工程の要部断面図である。
【図１４】絶縁膜エッチング工程におけるＴＦＴ基板の基本構造の要部平面図である。
【図１５】透明導電膜層およびＧＢ層の成膜工程の要部断面図である。
【図１６】第３露光工程の要部断面図である。
【図１７】透明導電膜層およびＧＢ層のエッチング工程の要部断面図である。
【図１８】第２アッシング工程の要部断面図である。
【図１９】ＧＢ層エッチング工程の要部断面図である。
【図２０】ＧＢ層エッチング工程後のレジスト剥離工程の要部断面図である。
【図２１】ＴＦＴ基板の要部平面図である。
【図２２】第１の実施の形態のＴＦＴ基板の要部平面図である。
【図２３】図２２のＤ−Ｄ断面図である。
【図２４】ドレイン端子構造を説明するＴＦＴ基板の要部平面図である。
【図２５】図２４のＥ−Ｅ断面図である。
【図２６】別のドレイン端子構造を説明するＴＦＴ基板の要部平面図である。
【図２７】図２６のＦ−Ｆ断面図である。
【図２８】ＣＢの端子構造を説明するＴＦＴ基板の要部平面図である。
【図２９】図２８のＧ−Ｇ断面図である。
【図３０】第２の実施の形態における第１露光工程の要部断面図である。
【図３１】第２の実施の形態における第１露光工程後のエッチング工程の要部断面図である。
【図３２】絶縁膜および透明導電膜層の成膜工程の要部断面図である。
【図３３】第３の実施の形態における第２露光工程の要部断面図である。
【図３４】透明導電膜層および絶縁膜のエッチング工程の要部断面図である。
【図３５】アッシング工程の要部断面図である。
【図３６】透明導電膜層エッチング工程の要部断面図である。
【図３７】透明導電膜層エッチング工程後のレジスト剥離工程の要部断面図である。
【図３８】透明導電膜層エッチング工程後のレジスト剥離工程におけるＴＦＴ基板の基本構造の要部平面図である。
【図３９】ＧＢ層成膜工程の要部断面図である。
【図４０】第３の実施の形態における第３露光工程の要部断面図である。
【図４１】ＧＢ層およびソースパッドの形成工程の要部断面図である。
【図４２】ＧＢ層およびソースパッドの形成工程後のレジスト剥離工程の要部断面図である。
【図４３】第３の実施の形態のＴＦＴ基板の要部平面図である。
【図４４】凹凸層形成工程の要部断面図である。
【図４５】ＧＢ層成膜工程の要部断面図である。
【図４６】第４の実施の形態における第３露光工程の要部断面図である。
【図４７】ＧＢ層エッチング工程の要部断面図である。
【図４８】ＧＢ層エッチング工程後のレジスト剥離工程の要部断面図である。
【図４９】液晶表示装置の要部断面図である。
【符号の説明】
１，１０４ ガラス基板
２ 下地絶縁膜層
３ 動作層
３ａ チャネル
４ 活性層
５ ＤＢ層
６ａ，６ｂ，６ｃ，１０６，１０６ａ，１０６ｂ 感光性レジスト
７ 絶縁膜
７ａ，７ｂ，７ｃ，７ｄ，７ｅ コンタクトホール
８ 透明導電膜層
９ ＧＢ層
１０，３０，４０ ＴＦＴ基板
２０，１０３，１０３ａ 遮光膜
３１ ソースパッド
４１ 凹凸層
１００，１００ａ ハーフトーンマスク
１０１ 石英板
１０２ 半透過膜
１０５ 被エッチング膜
Claims (3)
- 薄膜トランジスタ基板の製造方法において、
基板上にアモルファスシリコンを用いて動作層を形成した後、Ｎ ＋ 層からなる活性層を形成し、さらにその上にドレインバスライン層を形成する工程と、
前記ドレインバスライン層上のドレインバスライン形成領域と薄膜トランジスタ形成領域とをマスクするレジストパターンを形成した後に、エッチングにより、前記ドレインバスライン層と前記活性層と前記動作層の一部を削除して、薄膜トランジスタ基板のドレインバスラインを形成するとともに、前記薄膜トランジスタ形成領域のうちチャネル形成領域に残った前記動作層に前記薄膜トランジスタ基板の薄膜トランジスタのチャネルとなる部分を形成する工程と、
前記薄膜トランジスタ基板上の全面に絶縁膜を形成した後、前記絶縁膜に前記ドレインバスライン層に達するコンタクトホールを形成する工程と、
前記コンタクトホールが形成された前記絶縁膜上に透明導電膜層とゲートバスライン層とを積層形成し、前記ゲートバスライン層上の一部に、ハーフトーンマスクを用いて、レジストに対する１回の露光により、前記薄膜トランジスタ基板のゲートバスラインを形成するゲートバスライン形成領域と前記薄膜トランジスタ基板の画素電極を形成する画素電極形成領域とに、前記画素電極形成領域のレジストの膜厚が前記ゲートバスライン形成領域のレジストの膜厚より薄いレジストパターンを形成する工程と、
前記レジストパターンを用いて前記ゲートバスライン層と前記透明導電膜層とをエッチングする工程と、
前記画素電極形成領域の薄く形成されたレジストが除去されるまで前記レジストパターンをアッシングする工程と、
アッシング後に残る前記レジストパターンを用いて前記画素電極形成領域の前記ゲートバスライン層をエッチングする工程と、
を有することを特徴とする薄膜トランジスタ基板の製造方法。 - 前記基板上にアモルファスシリコンを用いて動作層を形成した後、Ｎ ＋ 層からなる活性層を形成し、さらにその上にドレインバスライン層を形成する工程においては、事前に前記基板と前記動作層との間に遮光膜を設けておくことを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
- 前記薄膜トランジスタ基板上の全面に絶縁膜を形成した後、前記絶縁膜に前記ドレインバスライン層に達するコンタクトホールを形成する工程においては、前記ドレインバスライン層と前記透明導電膜層とをコンタクトするためのコンタクトホールと前記薄膜トランジスタ基板の端子のコンタクトホールとを形成することを特徴とする請求項１記載の薄膜トランジスタ基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070504A JP4522660B2 (ja) | 2003-03-14 | 2003-03-14 | 薄膜トランジスタ基板の製造方法 |
| US10/795,787 US7259045B2 (en) | 2003-03-14 | 2004-03-08 | Method for fabricating a thin film transistor using a half-tone mask |
| US11/825,973 US7763490B2 (en) | 2003-03-14 | 2007-07-10 | Thin film transistor substrate and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003070504A JP4522660B2 (ja) | 2003-03-14 | 2003-03-14 | 薄膜トランジスタ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004281687A JP2004281687A (ja) | 2004-10-07 |
| JP4522660B2 true JP4522660B2 (ja) | 2010-08-11 |
Family
ID=32959413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003070504A Expired - Fee Related JP4522660B2 (ja) | 2003-03-14 | 2003-03-14 | 薄膜トランジスタ基板の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7259045B2 (ja) |
| JP (1) | JP4522660B2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101086487B1 (ko) | 2004-12-24 | 2011-11-25 | 엘지디스플레이 주식회사 | 폴리 박막 트랜지스터 기판 및 그 제조 방법 |
| KR101298940B1 (ko) * | 2005-08-23 | 2013-08-22 | 주식회사 동진쎄미켐 | 포토레지스트 조성물 및 이를 이용한 박막 트랜지스터기판의 제조방법 |
| US8149346B2 (en) | 2005-10-14 | 2012-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| WO2007063966A1 (ja) * | 2005-12-02 | 2007-06-07 | Idemitsu Kosan Co., Ltd. | Ｔｆｔ基板及びｔｆｔ基板の製造方法 |
| KR20070075808A (ko) * | 2006-01-16 | 2007-07-24 | 삼성전자주식회사 | 표시 기판의 제조 방법 및 이를 이용하여 제조한 표시 기판 |
| JP2007310334A (ja) | 2006-05-19 | 2007-11-29 | Mikuni Denshi Kk | ハーフトーン露光法を用いた液晶表示装置の製造法 |
| JP2008147516A (ja) * | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
| JP2008252068A (ja) * | 2007-03-08 | 2008-10-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
| KR101376073B1 (ko) * | 2007-06-14 | 2014-03-21 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 포함하는 어레이 기판 및 이의 제조방법 |
| JP5371144B2 (ja) | 2007-06-29 | 2013-12-18 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法、並びに電子機器 |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5244364B2 (ja) | 2007-10-16 | 2013-07-24 | 株式会社半導体エネルギー研究所 | 半導体装置及びその作製方法 |
| TWI617029B (zh) | 2009-03-27 | 2018-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| US8201319B2 (en) * | 2009-09-17 | 2012-06-19 | Seagate Technology Llc | Method for forming slider pad for contact mitigation |
| JP5717546B2 (ja) | 2011-06-01 | 2015-05-13 | 三菱電機株式会社 | 薄膜トランジスタ基板およびその製造方法 |
| CN102315167B (zh) * | 2011-09-07 | 2013-09-25 | 信利半导体有限公司 | 广视角液晶显示器阵列基板制作方法 |
| US20160048045A1 (en) * | 2012-12-27 | 2016-02-18 | Sharp Kabushiki Kaisha | Display component, display device, and method of producing display component |
| JP6230253B2 (ja) * | 2013-04-03 | 2017-11-15 | 三菱電機株式会社 | Ｔｆｔアレイ基板およびその製造方法 |
| CN103226286B (zh) * | 2013-04-24 | 2015-05-13 | 京东方科技集团股份有限公司 | 一种光屏障玻璃的制备方法 |
| JP2015012048A (ja) | 2013-06-27 | 2015-01-19 | 三菱電機株式会社 | アクティブマトリクス基板およびその製造方法 |
| CN103545378B (zh) * | 2013-11-05 | 2016-09-07 | 京东方科技集团股份有限公司 | 氧化物薄膜晶体管及其制作方法、阵列基板、显示装置 |
| JP6435651B2 (ja) * | 2014-06-12 | 2018-12-12 | 大日本印刷株式会社 | 有機半導体素子 |
| CN104022079A (zh) * | 2014-06-19 | 2014-09-03 | 深圳市华星光电技术有限公司 | 薄膜晶体管基板的制造方法 |
| WO2017026741A1 (ko) * | 2015-08-10 | 2017-02-16 | 에이피시스템 주식회사 | 복합 가공 방법을 이용한 섀도우 마스크의 제조방법 및 이에 의해 제조된 섀도우 마스크 |
| CN105140181A (zh) * | 2015-09-21 | 2015-12-09 | 京东方科技集团股份有限公司 | Tft阵列基板的制造方法、tft阵列基板及显示装置 |
| CN106952823A (zh) * | 2016-01-07 | 2017-07-14 | 中华映管股份有限公司 | 金属氧化物半导体薄膜晶体管的制作方法 |
| KR102510394B1 (ko) * | 2016-01-27 | 2023-03-16 | 삼성디스플레이 주식회사 | 도전 패턴의 형성 방법 및 유기 발광 표시 장치의 제조 방법 |
| CN105892221B (zh) * | 2016-06-07 | 2019-10-01 | 深圳市华星光电技术有限公司 | 半色调掩模板及tft基板的制作方法 |
| CN106384714B (zh) * | 2016-10-13 | 2018-07-10 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板 |
| CN107086219B (zh) * | 2017-04-20 | 2019-11-26 | 深圳市华星光电技术有限公司 | 一种tft基板的制作方法、tft基板及光罩 |
| CN108735664A (zh) * | 2018-05-21 | 2018-11-02 | 武汉华星光电技术有限公司 | 非晶硅tft基板的制作方法 |
| CN109256397B (zh) * | 2018-09-20 | 2021-09-21 | 合肥鑫晟光电科技有限公司 | 显示基板及其制备方法、显示装置 |
| CN109524419A (zh) * | 2018-10-11 | 2019-03-26 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055363A (ja) * | 2000-05-31 | 2002-02-20 | Nec Corp | カラー液晶表示装置及びその製造方法 |
| JP2002328396A (ja) * | 2001-04-26 | 2002-11-15 | Nec Corp | 液晶表示装置及びその製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6410222A (en) * | 1987-07-03 | 1989-01-13 | Asahi Glass Co Ltd | Substrate for thin film passive element |
| JPS6410222U (ja) | 1987-07-07 | 1989-01-19 | ||
| JP2000012541A (ja) * | 1998-06-19 | 2000-01-14 | Toshiba Corp | 半導体装置の製造方法 |
| JP2001311965A (ja) * | 2000-04-28 | 2001-11-09 | Nec Corp | アクティブマトリクス基板及びその製造方法 |
| JP2002184999A (ja) * | 2000-12-14 | 2002-06-28 | Toshiba Corp | 表示装置用アレイ基板の製造方法 |
| KR100755645B1 (ko) * | 2000-12-29 | 2007-09-04 | 엘지.필립스 엘시디 주식회사 | 액정표시소자 및 그의 제조방법 |
| JP2003114514A (ja) * | 2001-10-02 | 2003-04-18 | Sharp Corp | マスクを用いたパターンの転写方法、ハーフトーンマスク、及びその製造方法、並びに回路基板の製造方法 |
-
2003
- 2003-03-14 JP JP2003070504A patent/JP4522660B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-08 US US10/795,787 patent/US7259045B2/en not_active Expired - Fee Related
-
2007
- 2007-07-10 US US11/825,973 patent/US7763490B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002055363A (ja) * | 2000-05-31 | 2002-02-20 | Nec Corp | カラー液晶表示装置及びその製造方法 |
| JP2002328396A (ja) * | 2001-04-26 | 2002-11-15 | Nec Corp | 液晶表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040180480A1 (en) | 2004-09-16 |
| JP2004281687A (ja) | 2004-10-07 |
| US7763490B2 (en) | 2010-07-27 |
| US7259045B2 (en) | 2007-08-21 |
| US20070257262A1 (en) | 2007-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4522660B2 (ja) | 薄膜トランジスタ基板の製造方法 | |
| US8236628B2 (en) | Array substrate and manufacturing method | |
| JP4994014B2 (ja) | フラットパネルディスプレイに使用される薄膜トランジスタの製造方法 | |
| US8289463B2 (en) | Manufacturing method for a thin film transistor-liquid crystal display having an insulating layer exposing portions of a gate island | |
| US8692258B2 (en) | Array substrate of TFT-LCD including a black matrix and method for manufacturing the same | |
| US7718994B2 (en) | Array substrates for use in liquid crystal displays and fabrication methods thereof | |
| KR101322885B1 (ko) | 어레이 기판과 액정 디스플레이 | |
| JP4567589B2 (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| JP2006018295A (ja) | 液晶表示装置の製造方法及び液晶表示装置 | |
| KR101212554B1 (ko) | Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조 방법 | |
| US10663820B2 (en) | Display substrate, its manufacturing method, and display device | |
| JP2007171951A (ja) | フォトマスク及びこれを利用した液晶表示装置用アレイ基板の製造方法 | |
| KR20080000751A (ko) | 액정표시장치용 어레이 기판 및 그 제조방법 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| US8003451B2 (en) | Method of manufacturing array substrate of liquid crystal display device | |
| JP3548711B2 (ja) | 液晶用マトリクス基板の製造方法ならびにコンタクトホール形成方法 | |
| JP3706033B2 (ja) | 液晶用マトリクス基板の製造方法 | |
| US20080024702A1 (en) | Pixel structure and fabrication method thereof | |
| JPH11119251A (ja) | アクティブマトリックス基板の製造方法 | |
| WO2014015622A1 (zh) | Tft阵列基板、制造方法及液晶显示装置 | |
| KR20020028014A (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH06118445A (ja) | 液晶表示装置の製造方法 | |
| KR100891070B1 (ko) | 액정표시장치 제조방법 | |
| KR20070081900A (ko) | 박막 트랜지스터 표시판의 제조 방법 및 그에 의해 제조된박막 트랜지스터 표시판 | |
| JPH0391248A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040122 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100113 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100428 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100525 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100526 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4522660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130604 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |