CN108735664A - 非晶硅tft基板的制作方法 - Google Patents
非晶硅tft基板的制作方法 Download PDFInfo
- Publication number
- CN108735664A CN108735664A CN201810488941.2A CN201810488941A CN108735664A CN 108735664 A CN108735664 A CN 108735664A CN 201810488941 A CN201810488941 A CN 201810488941A CN 108735664 A CN108735664 A CN 108735664A
- Authority
- CN
- China
- Prior art keywords
- layer
- photoresist
- amorphous
- photoresist pattern
- drain electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 title claims abstract description 87
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 239000000758 substrate Substances 0.000 title claims abstract description 50
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 161
- 238000000034 method Methods 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 230000003287 optical effect Effects 0.000 claims abstract description 22
- 238000004380 ashing Methods 0.000 claims abstract description 18
- 238000002161 passivation Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 230000007423 decrease Effects 0.000 claims description 10
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 5
- 238000005137 deposition process Methods 0.000 claims description 5
- MRNHPUHPBOKKQT-UHFFFAOYSA-N indium;tin;hydrate Chemical compound O.[In].[Sn] MRNHPUHPBOKKQT-UHFFFAOYSA-N 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910000073 phosphorus hydride Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 abstract description 10
- 238000010586 diagram Methods 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 239000010409 thin film Substances 0.000 description 5
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000009738 saturating Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种非晶硅TFT基板的制作方法，首先经第一道曝光制程形成具有三个厚度的光阻图案的第一光阻层，并通过三次蚀刻制程和两次灰化制程，利用第一光阻层完成非晶硅层、N型掺杂非晶硅层、第一透明导电层及源漏极金属层这四层的图案化，然后经第二道曝光制程进行钝化层的图案化，最后经第三道曝光制程形成具有两个厚度的光阻图案的第二光阻层，通过两次蚀刻制程和一次灰化制程，利用第二光阻层完成第二透明导电层及栅极金属层这两层的图案化，本发明通过优化工艺，相对于现有4mask工艺进一步节省了一道光罩制程，实现非晶硅TFT基板的3mask制作工艺，从而可以提升工厂的整体产能，降低成本。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种非晶硅TFT基板的制作方法。
背景技术
在显示技术领域，液晶显示器(Liquid Crystal Display，LCD)和有源矩阵驱动式有机电致发光(Active Matrix Organic Light-Emitting Diode，AMOLED)显示器等平板显示装置因具有机身薄、高画质、省电、无辐射等众多优点，得到了广泛的应用，如：移动电话、个人数字助理(PDA)、数字相机、计算机屏幕或笔记本屏幕等。
薄膜晶体管(Thin Film Transistor，TFT)阵列(Array)基板是目前LCD装置和AMOLED装置中的主要组成部件，直接关系到高性能平板显示装置的发展方向，用于向显示器提供驱动电路，通常设置有数条栅极扫描线和数条数据线，该数条栅极扫描线和数条数据线限定出多个像素单元，每个像素单元内设置有薄膜晶体管和像素电极，薄膜晶体管的栅极与相应的栅极扫描线相连，当栅极扫描线上的电压达到开启电压时，薄膜晶体管的源极和漏极导通，从而将数据线上的数据电压输入至像素电极，进而控制相应像素区域的显示。
按照TFT内半导体材料的不同，目前TFT主要分成非晶硅(A-Si)TFT及低温多晶硅(Low Temperature Poly-Silicon，LTPS)TFT。非晶硅TFT相对于LTPS TFT技术分辨率低、功耗高，但其制作周期较短、成本低、易于进行大面积制程，因此是市场中备受青睐的产品，在目前的半导体行业中应用也最为广泛。
在半导体生产的量产线中，曝光(Photo)设备是最核心、最昂贵的设备，因此量产产线的生产产能都是依据曝光设备而定，所以在半导体行业发展的过程中，节省使用光罩(Mask)进行的曝光工艺，提升产能，降低成本成为主要推进技术发展的需求。在非晶硅TFT的制作工艺中，通常使用的是6mask工艺，近期通过优化设计，逐渐过渡到5mask甚至是4mask工艺，但是这还是不能满足对TFT阵列基板日益增加的产能需求。
发明内容
本发明的目的在于提供一种非晶硅TFT基板的制作方法，通过3mask工艺制作非晶硅TFT基板，可以提升工厂的整体产能，降低成本。
为实现上述目的，本发明提供一种非晶硅TFT基板的制作方法，包括如下步骤：
步骤S1、提供一衬底基板，在所述衬底基板上依次沉积形成非晶硅层、N型掺杂非晶硅层、第一透明导电层及源漏极金属层；
步骤S2、在所述源漏极金属层上涂布光阻材料并进行第一道光罩制程，形成第一光阻层，所述第一光阻层具有厚度依次增加的第一光阻图案、第二光阻图案及第三光阻图案；
步骤S3、以所述第一光阻层为遮蔽层进行第一次蚀刻制程，去除所述非晶硅层、N型掺杂非晶硅层、第一透明导电层及源漏极金属层上未被第一光阻层覆盖的部分，对应于所述第一光阻图案和第二光阻图案下方由非晶硅层得到的非晶硅有源层，对应于所述第三光阻图案下方由第一透明导电层得到的像素电极；
步骤S4、对所述第一光阻层进行第一次灰化处理，薄化第二光阻图案及第三光阻图案并去除第一光阻图案；
步骤S5、以所述第一光阻层为遮蔽层进行第二次蚀刻制程，去除N型掺杂非晶硅层、第一透明导电层及源漏极金属层上未被第一光阻层覆盖的部分，对应于所述第二光阻图案下方由源漏极金属层得到对应位于非晶硅有源层两端上方的源极和漏极，由N型掺杂非晶硅层得到对应于源极和漏极下方的源漏极接触区；
步骤S6、对所述第一光阻层进行第二次灰化处理，薄化第三光阻图案并去除第二光阻图案；
步骤S7、以所述第一光阻层为遮蔽层进行第三次蚀刻制程，去除对应于所述像素电极上方的源漏极金属层而露出像素电极；剥离去除剩余的第一光阻层；
步骤S8、在衬底基板上沉积形成覆盖非晶硅有源层、源极、漏极及像素电极的钝化层，通过第二道光罩制程在所述钝化层上形成分别对应于漏极和像素电极上方的第一过孔和第二过孔；
步骤S9、在所述钝化层上依次沉积形成第二透明导电层及栅极金属层；在所述源漏极金属层上涂布光阻材料并进行第三道光罩制程，形成第二光阻层，所述第二光阻层具有厚度依次增加的第四光阻图案及第五光阻图案；
步骤S10、以所述第二光阻层为遮蔽层进行第一次蚀刻制程，去除所述第二透明导电层及栅极金属层上未被第二光阻层覆盖的部分，对应于所述第四光阻图案下方由栅极金属层得到对应位于所述非晶硅有源层上方的栅极与所述栅极相间隔的金属公共电极线，对应于所述五光阻图案下方由第二透明导电层得到的导电连接块及与导电连接块相间隔的透明公共电极线，其中导电连接块分别通过第一过孔和第二过孔与漏极和像素电极相接触，进而将漏极和像素电极电导通；
步骤S11、对所述第二光阻层进行第一次灰化处理，薄化五光阻图案并去除第四光阻图案；
步骤S12、以所述第二光阻层为遮蔽层进行第二次蚀刻制程，去除对应于所述导电连接块和透明公共电极线上方的栅极金属层；剥离去除剩余的第二光阻层。
所述步骤S2中通过灰阶光罩进行第一道光罩制程。
所述步骤S9中通过灰阶光罩或半色调进行第三道光罩制程。
所述步骤S2中，所涂布的光阻材料为正型光阻材料，在所述第一道光罩制程中，该光阻材料分为分别在曝光程度由完全曝光逐渐降低至不曝光的四种曝光程度下曝光的四个部分，然后该曝光程度逐渐降低的四个部分在显影后分别被去掉、形成为所述第一光阻图案、形成为所述第二光阻图案、形成为所述第三光阻图案。
所述步骤S9中，所涂布的光阻材料为正型光阻材料，在所述第三道光罩制程中，该光阻材料分为分别在曝光程度由完全曝光逐渐降低至不曝光的三种曝光程度下曝光的三个部分，然后该曝光程度逐渐降低的三个部分在显影后分别被去掉、形成为所述第四光阻图案、形成为所述第五光阻图案。
所述第一透明导电层和第二透明导电层的材料为氧化铟锡。
所述步骤S1中，通过化学气相沉积法沉积形成所述非晶硅层、N型掺杂非晶硅层、第一透明导电层，通过溅射法沉积形成所述源漏极金属层。
所述步骤S8中，通过化学气相沉积法沉积形成所述钝化层。
所述步骤S9中，通过化学气相沉积法沉积形成第二透明导电层，通过溅射法沉积形成所述栅极金属层。
所述步骤S1中在沉积过程中通过加入磷烷形成所述N型掺杂非晶硅层。
本发明的有益效果：本发明的非晶硅TFT基板的制作方法，首先经第一道曝光制程形成具有三个厚度的光阻图案的第一光阻层，并通过三次蚀刻制程和两次灰化制程，利用第一光阻层完成非晶硅层、N型掺杂非晶硅层、第一透明导电层及源漏极金属层这四层的图案化，然后经第二道曝光制程进行钝化层的图案化，最后经第三道曝光制程形成具有两个厚度的光阻图案的第二光阻层，通过两次蚀刻制程和一次灰化制程，利用第二光阻层完成第二透明导电层及栅极金属层这两层的图案化，本发明通过优化工艺，相对于现有4mask工艺进一步节省了一道光罩制程，实现非晶硅TFT基板的3mask制作工艺，从而可以提升工厂的整体产能，降低成本。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为本发明的非晶硅TFT基板的制作方法的流程示意图；
图2为本发明的非晶硅TFT基板的制作方法的步骤S1的示意图；
图3为本发明的非晶硅TFT基板的制作方法的步骤S2的示意图；
图4为本发明的非晶硅TFT基板的制作方法的步骤S3的示意图；
图5为本发明的非晶硅TFT基板的制作方法的步骤S4的示意图；
图6为本发明的非晶硅TFT基板的制作方法的步骤S5的示意图；
图7为本发明的非晶硅TFT基板的制作方法的步骤S6的示意图；
图8-9为本发明的非晶硅TFT基板的制作方法的步骤S7的示意图；
图10为本发明的非晶硅TFT基板的制作方法的步骤S8的示意图；
图11为本发明的非晶硅TFT基板的制作方法的步骤S9的示意图；
图12为本发明的非晶硅TFT基板的制作方法的步骤S10的示意图；
图13为本发明的非晶硅TFT基板的制作方法的步骤S11的示意图；
图14-15为本发明的非晶硅TFT基板的制作方法的步骤S12的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种非晶硅TFT基板的制作方法，包括如下步骤：
步骤S1、如图2所示，提供一衬底基板10，在所述衬底基板10上依次沉积形成非晶硅层20、N型掺杂非晶硅层30、第一透明导电层40及源漏极金属层50。
具体地，所述第一透明导电层40的材料为氧化铟锡(ITO)。
具体地，所述步骤S1中，通过化学气相沉积法(CVD)沉积形成所述非晶硅层20、N型掺杂非晶硅层30、第一透明导电层40，通过溅射法(Sputter)沉积形成所述源漏极金属层50，除此之外，也可以采用其他制作方式形成所述非晶硅层20、N型掺杂非晶硅层30、第一透明导电层40及源漏极金属层50。
具体地，所述步骤S1中在沉积过程中通过加入磷烷形成所述N型掺杂非晶硅层30。
步骤S2、如图3所示，在所述源漏极金属层50上涂布光阻材料并进行第一道光罩制程，形成第一光阻层90，所述第一光阻层90具有厚度依次增加的第一光阻图案91、第二光阻图案92及第三光阻图案93。
具体地，所述步骤S2中通过灰阶光罩(Gray Tone Mask，GTM)进行第一道光罩制程。
进一步地，所述步骤S2中，所涂布的光阻材料为正型光阻材料，在所述第一道光罩制程中，该光阻材料分为分别在曝光程度由完全曝光逐渐降低至不曝光的四种曝光程度下曝光的四个部分，然后该曝光程度逐渐降低的四个部分在被显影后分别被去掉、形成为所述第一光阻图案91、形成为所述第二光阻图案92、形成为所述第三光阻图案93。
步骤S3、如图4所示，以所述第一光阻层90为遮蔽层进行第一次蚀刻制程，去除所述非晶硅层20、N型掺杂非晶硅层30、第一透明导电层40及源漏极金属层50上未被第一光阻层90覆盖的部分，对应于所述第一光阻图案91和第二光阻图案92下方由非晶硅层20得到的非晶硅有源层21，对应于所述第三光阻图案93下方由第一透明导电层40得到的像素电极41。
步骤S4、如图5所示，对所述第一光阻层90进行第一次灰化处理(Ashing)，薄化第二光阻图案92及第三光阻图案93并去除第一光阻图案91。
步骤S5、如图6所示，以所述第一光阻层90为遮蔽层进行第二次蚀刻制程，去除N型掺杂非晶硅层30、第一透明导电层40及源漏极金属层50上未被第一光阻层90覆盖的部分，对应于所述第二光阻图案92下方由源漏极金属层50得到对应位于非晶硅有源层21两端上方的源极51和漏极52，由N型掺杂非晶硅层30得到对应于源极51和漏极52下方的源漏极接触区31。
步骤S6、如图7所示，对所述第一光阻层90进行第二次灰化处理，薄化第三光阻图案93并去除第二光阻图案92。
步骤S7、如图8-9所示，以所述第一光阻层90为遮蔽层进行第三次蚀刻制程，去除对应于所述像素电极41上方的源漏极金属层50而露出像素电极41；剥离去除剩余的第一光阻层90。
步骤S8、如图10所示，在衬底基板10上沉积形成覆盖非晶硅有源层21、源极51、漏极52及像素电极41的钝化层60，通过第二道光罩制程在所述钝化层60上形成分别对应于漏极52和像素电极41上方的第一过孔61和第二过孔62。
具体地，所述步骤S8中，通过化学气相沉积法沉积形成所述钝化层60。
步骤S9、如图11所示，在所述钝化层60上依次沉积形成第二透明导电层70及栅极金属层80；在所述源漏极金属层50上涂布光阻材料并进行第三道光罩制程，形成第二光阻层95，所述第二光阻层95具有厚度依次增加的第四光阻图案96及第五光阻图案97。
具体地，所述步骤S9中通过灰阶光罩或半色调光罩(Half Tone Mask，HTM)进行第三道光罩制程。
进一步地，所述步骤S9中，所涂布的光阻材料为正型光阻材料，在所述第三道光罩制程中，该光阻材料分为分别在曝光程度由完全曝光逐渐降低至不曝光的三种曝光程度下曝光的三个部分，然后该曝光程度逐渐降低的三个部分在被显影后分别被去掉、形成为所述第四光阻图案96、形成为所述第五光阻图案97。
具体地，所述第二透明导电层70的材料为氧化铟锡。
所述步骤S9中，通过化学气相沉积法沉积形成第二透明导电层70，通过溅射法沉积形成所述栅极金属层80，除此之外，也可以采用其他制作方式形成所述第二透明导电层70和栅极金属层80。
步骤S10、如图12所示，以所述第二光阻层95为遮蔽层进行第一次蚀刻制程，去除所述第二透明导电层70及栅极金属层80上未被第二光阻层95覆盖的部分，对应于所述第四光阻图案96下方由栅极金属层80得到对应位于所述非晶硅有源层21上方的栅极81与所述栅极81相间隔的金属公共电极线82，对应于所述五光阻图案97下方由第二透明导电层70得到的导电连接块71及与导电连接块71相间隔的透明公共电极线72，其中导电连接块71分别通过第一过孔61和第二过孔62与漏极52和像素电极41相接触，进而将漏极52和像素电极41电导通。
步骤S11、如图13所示，对所述第二光阻层95进行第一次灰化处理，薄化五光阻图案97并去除第四光阻图案96；
步骤S12、如图14-15所示，以所述第二光阻层95为遮蔽层进行第二次蚀刻制程，去除对应于所述导电连接块71和透明公共电极线72上方的栅极金属层80；剥离去除剩余的第二光阻层95。
本发明的非晶硅TFT基板的制作方法，首先经第一道曝光制程形成具有三个厚度的光阻图案的第一光阻层90，并通过三次蚀刻制程和两次灰化制程，利用第一光阻层90完成非晶硅层20、N型掺杂非晶硅层30、第一透明导电层40及源漏极金属层50这四层的图案化，然后经第二道曝光制程进行钝化层60的图案化，最后经第三道曝光制程形成具有两个厚度的光阻图案的第二光阻层95，通过两次蚀刻制程和一次灰化制程，利用第二光阻层95完成第二透明导电层70及栅极金属层80这两层的图案化，本发明通过优化工艺，相对于现有4mask工艺进一步节省了一道光罩制程，实现非晶硅TFT基板的3mask制作工艺，通过三道光罩制程完成非晶硅TFT基板的制作，从而可以提升工厂的整体产能，降低成本。
综上所述，本发明的非晶硅TFT基板的制作方法，首先经第一道曝光制程形成具有三个厚度的光阻图案的第一光阻层，并通过三次蚀刻制程和两次灰化制程，利用第一光阻层完成非晶硅层、N型掺杂非晶硅层、第一透明导电层及源漏极金属层这四层的图案化，然后经第二道曝光制程进行钝化层的图案化，最后经第三道曝光制程形成具有两个厚度的光阻图案的第二光阻层，通过两次蚀刻制程和一次灰化制程，利用第二光阻层完成第二透明导电层及栅极金属层这两层的图案化，本发明通过优化工艺，相对于现有4mask工艺进一步节省了一道光罩制程，实现非晶硅TFT基板的3mask制作工艺，从而可以提升工厂的整体产能，降低成本。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (10)
1.一种非晶硅TFT基板的制作方法，其特征在于，包括如下步骤：
步骤S1、提供一衬底基板(10)，在所述衬底基板(10)上依次沉积形成非晶硅层(20)、N型掺杂非晶硅层(30)、第一透明导电层(40)及源漏极金属层(50)；
步骤S2、在所述源漏极金属层(50)上涂布光阻材料并进行第一道光罩制程，形成第一光阻层(90)，所述第一光阻层(90)具有厚度依次增加的第一光阻图案(91)、第二光阻图案(92)及第三光阻图案(93)；
步骤S3、以所述第一光阻层(90)为遮蔽层进行第一次蚀刻制程，去除所述非晶硅层(20)、N型掺杂非晶硅层(30)、第一透明导电层(40)及源漏极金属层(50)上未被第一光阻层(90)覆盖的部分，对应于所述第一光阻图案(91)和第二光阻图案(92)下方由非晶硅层(20)得到的非晶硅有源层(21)，对应于所述第三光阻图案(93)下方由第一透明导电层(40)得到的像素电极(41)；
步骤S4、对所述第一光阻层(90)进行第一次灰化处理，薄化第二光阻图案(92)及第三光阻图案(93)并去除第一光阻图案(91)；
步骤S5、以所述第一光阻层(90)为遮蔽层进行第二次蚀刻制程，去除N型掺杂非晶硅层(30)、第一透明导电层(40)及源漏极金属层(50)上未被第一光阻层(90)覆盖的部分，对应于所述第二光阻图案(92)下方由源漏极金属层(50)得到对应位于非晶硅有源层(21)两端上方的源极(51)和漏极(52)，由N型掺杂非晶硅层(30)得到对应于源极(51)和漏极(52)下方的源漏极接触区(31)；
步骤S6、对所述第一光阻层(90)进行第二次灰化处理，薄化第三光阻图案(93)并去除第二光阻图案(92)；
步骤S7、以所述第一光阻层(90)为遮蔽层进行第三次蚀刻制程，去除对应于所述像素电极(41)上方的源漏极金属层(50)而露出像素电极(41)；剥离去除剩余的第一光阻层(90)；
步骤S8、在衬底基板(10)上沉积形成覆盖非晶硅有源层(21)、源极(51)、漏极(52)及像素电极(41)的钝化层(60)，通过第二道光罩制程在所述钝化层(60)上形成分别对应于漏极(52)和像素电极(41)上方的第一过孔(61)和第二过孔(62)；
步骤S9、在所述钝化层(60)上依次沉积形成第二透明导电层(70)及栅极金属层(80)；在所述源漏极金属层(50)上涂布光阻材料并进行第三道光罩制程，形成第二光阻层(95)，所述第二光阻层(95)具有厚度依次增加的第四光阻图案(96)及第五光阻图案(97)；
步骤S10、以所述第二光阻层(95)为遮蔽层进行第一次蚀刻制程，去除所述第二透明导电层(70)及栅极金属层(80)上未被第二光阻层(95)覆盖的部分，对应于所述第四光阻图案(96)下方由栅极金属层(80)得到对应位于所述非晶硅有源层(21)上方的栅极(81)与所述栅极(81)相间隔的金属公共电极线(82)，对应于所述五光阻图案(97)下方由第二透明导电层(70)得到的导电连接块(71)及与导电连接块(71)相间隔的透明公共电极线(72)，其中导电连接块(71)分别通过第一过孔(61)和第二过孔(62)与漏极(52)和像素电极(41)相接触，进而将漏极(52)和像素电极(41)电导通；
步骤S11、对所述第二光阻层(95)进行第一次灰化处理，薄化五光阻图案(97)并去除第四光阻图案(96)；
步骤S12、以所述第二光阻层(95)为遮蔽层进行第二次蚀刻制程，去除对应于所述导电连接块(71)和透明公共电极线(72)上方的栅极金属层(80)；剥离去除剩余的第二光阻层(95)。
2.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S2中通过灰阶光罩进行第一道光罩制程。
3.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S9中通过灰阶光罩或半色调进行第三道光罩制程。
4.如权利要求2所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S2中，所涂布的光阻材料为正型光阻材料，在所述第一道光罩制程中，该光阻材料分为分别在曝光程度由完全曝光逐渐降低至不曝光的四种曝光程度下曝光的四个部分，然后该曝光程度逐渐降低的四个部分在显影后分别被去掉、形成为所述第一光阻图案(91)、形成为所述第二光阻图案(92)、形成为所述第三光阻图案(93)。
5.如权利要求3所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S9中，所涂布的光阻材料为正型光阻材料，在所述第三道光罩制程中，该光阻材料分为分别在曝光程度由完全曝光逐渐降低至不曝光的三种曝光程度下曝光的三个部分，然后该曝光程度逐渐降低的三个部分在显影后分别被去掉、形成为所述第四光阻图案(96)、形成为所述第五光阻图案(97)。
6.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述第一透明导电层(40)和第二透明导电层(70)的材料为氧化铟锡。
7.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S1中，通过化学气相沉积法沉积形成所述非晶硅层(20)、N型掺杂非晶硅层(30)、第一透明导电层(40)，通过溅射法沉积形成所述源漏极金属层(50)。
8.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S8中，通过化学气相沉积法沉积形成所述钝化层(60)。
9.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S9中，通过化学气相沉积法沉积形成第二透明导电层(70)，通过溅射法沉积形成所述栅极金属层(80)。
10.如权利要求1所述的非晶硅TFT基板的制作方法，其特征在于，所述步骤S1中在沉积过程中通过加入磷烷形成所述N型掺杂非晶硅层(30)。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810488941.2A CN108735664A (zh) | 2018-05-21 | 2018-05-21 | 非晶硅tft基板的制作方法 |
| US16/313,045 US20190355836A1 (en) | 2018-05-21 | 2018-09-27 | Manufacturing method for amorphous silicon tft substrate |
| PCT/CN2018/108074 WO2019223208A1 (zh) | 2018-05-21 | 2018-09-27 | 非晶硅tft基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810488941.2A CN108735664A (zh) | 2018-05-21 | 2018-05-21 | 非晶硅tft基板的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN108735664A true CN108735664A (zh) | 2018-11-02 |
Family
ID=63938675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810488941.2A Pending CN108735664A (zh) | 2018-05-21 | 2018-05-21 | 非晶硅tft基板的制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN108735664A (zh) |
| WO (1) | WO2019223208A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113990806A (zh) * | 2021-10-27 | 2022-01-28 | 福建华佳彩有限公司 | 一种改善Source Line暗线的方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040180480A1 (en) * | 2003-03-14 | 2004-09-16 | Fujitsu Display Technologies Corporation | Thin film transistor substrate and method for fabricating the same |
| KR100904268B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
| CN102931138B (zh) * | 2012-11-05 | 2015-04-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20170069665A1 (en) * | 2013-06-27 | 2017-03-09 | Mitsubishi Electric Corporation | Active matrix substrate and manufacturing method of the same |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103149760B (zh) * | 2013-02-19 | 2015-03-11 | 合肥京东方光电科技有限公司 | 薄膜晶体管阵列基板、制造方法及显示装置 |
-
2018
- 2018-05-21 CN CN201810488941.2A patent/CN108735664A/zh active Pending
- 2018-09-27 WO PCT/CN2018/108074 patent/WO2019223208A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100904268B1 (ko) * | 2002-12-31 | 2009-06-25 | 엘지디스플레이 주식회사 | 액정표시소자 및 그의 제조방법 |
| US20040180480A1 (en) * | 2003-03-14 | 2004-09-16 | Fujitsu Display Technologies Corporation | Thin film transistor substrate and method for fabricating the same |
| CN102931138B (zh) * | 2012-11-05 | 2015-04-01 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| US20170069665A1 (en) * | 2013-06-27 | 2017-03-09 | Mitsubishi Electric Corporation | Active matrix substrate and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113990806A (zh) * | 2021-10-27 | 2022-01-28 | 福建华佳彩有限公司 | 一种改善Source Line暗线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019223208A1 (zh) | 2019-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| CN202473925U (zh) | 一种顶栅型tft阵列基板及显示装置 | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN105895581A (zh) | Tft基板的制作方法 | |
| CN103383945B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| CN102723269A (zh) | 阵列基板及其制作方法、显示装置 | |
| US11087985B2 (en) | Manufacturing method of TFT array substrate | |
| CN108538860A (zh) | 顶栅型非晶硅tft基板的制作方法 | |
| US20210210528A1 (en) | Thin film transistor, manufacturing method thereof, array substrate, and display panel | |
| CN105470197A (zh) | 低温多晶硅阵列基板的制作方法 | |
| CN103107133B (zh) | 阵列基板及其制造方法和显示装置 | |
| CN105702623A (zh) | Tft阵列基板的制作方法 | |
| CN102629584B (zh) | 一种阵列基板及其制造方法和显示器件 | |
| CN102270604A (zh) | 阵列基板的结构及其制造方法 | |
| CN106024633A (zh) | 薄膜晶体管及阵列基板的制备方法、阵列基板及显示装置 | |
| CN103928475A (zh) | Tft阵列基板、显示面板及其制作方法 | |
| CN102629592A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN106449655A (zh) | 薄膜晶体管阵列基板及其制作方法 | |
| CN103227148A (zh) | 一种阵列基板制备方法及阵列基板和显示装置 | |
| CN100499082C (zh) | 薄膜晶体管基板及其制造方法 | |
| CN107799466A (zh) | Tft基板及其制作方法 | |
| CN102683341B (zh) | 一种tft阵列基板及其制造方法和液晶显示器 | |
| CN104157608B (zh) | Tft基板的制作方法及其结构 | |
| CN101692439B (zh) | 薄膜晶体管数组基板的制作方法 | |
| CN106024705B (zh) | Tft基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20181102 |