CN202473925U

CN202473925U - 一种顶栅型tft阵列基板及显示装置

Info

Publication number: CN202473925U
Application number: CN2012201306453U
Authority: CN
Inventors: 孙双
Original assignee: BOE Technology Group Co Ltd
Current assignee: BOE Technology Group Co Ltd
Priority date: 2012-03-30
Filing date: 2012-03-30
Publication date: 2012-10-03
Anticipated expiration: 2022-03-30

Abstract

本实用新型实施例提供一种顶栅型TFT阵列基板及显示装置，涉及显示面板制造领域，以解决背光对半导体有源层产生破坏，导致漏电流增大、残像增加的问题。顶栅型TFT阵列基板包括：在TFT沟道处具有遮光层，所述遮光层位于半导体有源层和衬底基板之间，且所述遮光层与所述TFT的源极和漏极无缝接触。本实用新型实施例用于制造显示装置。

Description

一种顶栅型TFT阵列基板及显示装置

技术领域

本实用新型涉及显示面板制造领域，尤其涉及一种顶栅型TFT阵列基板及显示装置。

背景技术

TFT-LCD(薄膜晶体管液晶显示器)由于具有体积小、功耗低、无辐射等优点而备受业界关注。目前，TFT-LCD已在平板显示领域中占据了主导地位，并已在各行各业中得到了广泛的应用。

根据栅极与源漏极的位置可分为顶栅结构和底栅结构。对于顶栅结构的TFT(薄膜晶体管)阵列基板，如图1所示，TFT阵列基板包括：位于衬底基板10上的像素电极层11，源极12和漏极13，漏极13位于像素电极层11上。源漏极上依次形成有掺杂半导体层14、半导体有源层15、栅绝缘层16和栅极17。由于半导体有源层15在TFT沟道处直接与衬底基板10的上表面相接触，背光源发出的光将直接照射到半导体有源层。当光照射到半导体有源层上时，会产生光生载流子破坏半导体有源层的电学特性，这将产生较大的漏电流，加剧了残像的产生，造成良率下降。

对于底栅结构的TFT阵列基板，栅极位于源漏极与衬底基板之间，尽管在半导体有源层的下方的栅极图形可以作为半导体有源层的光学保护层，以防止因背光源发出的光照射到半导体有源层产生光生载流子而破坏半导体有源层的电学特性，但是由于工艺手段的限制，产品生产过程中难免存在误差，这样，仍会有一定面积的半导体有源层将直接暴露在背光源的光线下。

可见，现有技术难以解决背光对半导体有源层产生破坏，导致漏电流增大、残像增加的问题。

实用新型内容

本实用新型的实施例提供一种顶栅型TFT阵列基板及显示装置，以解决背光对半导体有源层产生破坏，导致漏电流增大、残像增加的问题。

为达到上述目的，本实用新型的实施例采用如下技术方案：

一方面，提供一种顶栅型TFT阵列基板，包括：在TFT沟道处具有遮光层，所述遮光层位于半导体有源层和衬底基板之间，且所述遮光层与所述TFT的源极和漏极无缝接触。

另一方面，提供一种显示装置，包括如上所述的TFT阵列基板。

本实用新型实施例提供的TFT阵列基板及显示装置，在源漏极之间的TFT沟道处具有遮光层，该遮光层与TFT的源极和漏极无缝接触，且该遮光层位于半导体有源层和衬底基板之间。这样可以完全避免背光对半导体有源层的直接照射，从而解决了背光对半导体有源层产生光照载流子而导致的漏电流增大问题，从而改善了残像问题。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中TFT阵列基板的结构示意图；

图2为本实用新型实施例提供的一种TFT阵列基板的结构示意图；

图3为本实用新型实施例提供的一种TFT阵列基板在第一次构图工艺中沉积像素电极层、源漏金属层和掺杂半导体层后的结构示意图；

图4为本实用新型实施例提供的一种TFT阵列基板在第一次构图工艺中，曝光显影后的结构示意图；

图5为本实用新型实施例提供的一种TFT阵列基板在第一次构图工艺中，第一次刻蚀后的结构示意图；

图6为本实用新型实施例提供的一种TFT阵列基板在第一次构图工艺中，灰化后的结构示意图；

图7为本实用新型实施例提供的一种TFT阵列基板在第一次构图工艺中，第二次刻蚀后的结构示意图；

图8为本实用新型实施例提供的一种TFT阵列基板在第一次构图工艺处理后的结构示意图；

图9为本实用新型实施例提供的一种TFT阵列基板在第二次构图工艺中，涂覆遮光层薄膜后的结构示意图；

图10为本实用新型实施例提供的一种TFT阵列基板在第二次构图工艺处理后的结构示意图；

图11为本实用新型实施例提供的一种TFT阵列基板在第三次构图工艺中，沉积半导体有源层薄膜后的结构示意图；

图12为本实用新型实施例提供的一种TFT阵列基板在第三次构图工艺处理后的结构示意图；

图13为本实用新型实施例提供的一种TFT阵列基板在第四次构图工艺中，沉积栅绝缘层薄膜和栅极金属薄膜后的结构示意图；

图14为本实用新型实施例提供的一种TFT阵列基板在第四次构图工艺中，曝光显影后的结构示意图；

图15为本实用新型实施例提供的一种TFT阵列基板在第四次构图工艺中，刻蚀后的结构示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型实施例提供一种顶栅型TFT阵列基板，包括：在所述TFT沟道处具有遮光层，所述遮光层位于所述半导体有源层和所述衬底基板之间，且所述遮光层与所述TFT的源极和漏极无缝接触。

下面将通过具体实例来进一步介绍本实用新型所提供的顶栅型TFT阵列基板。

本实用新型实施例提供的一种顶栅型TFT阵列基板，如图2所示，包括：

位于衬底基板20上的像素电极层21，像素电极层21上依次形成有源漏金属层22，TFT沟道(图2中A区域)将源漏金属层22分割为源极221和漏极222，掺杂半导体层23上依次形成有半导体有源层24、栅绝缘层25和栅极26。

在TFT沟道处具有遮光层27，遮光层27位于半导体有源层24和衬底基板20之间，且遮光层27与TFT的源极221和漏极222无缝接触，此时遮光层的厚度等于所述TFT的源漏电极和所述像素电极层的厚度之和。

在本实施例的阵列基板中，上述衬底基板20可以是但不限于是玻璃基板、石英基板或由有机材料制成的基板。

本实用新型实施例提供的TFT阵列基板，在源漏极之间的TFT沟道处具有遮光层，该遮光层与TFT的源极和漏极无缝接触，且该遮光层位于半导体有源层和衬底基板之间。这样可以完全避免背光对半导体有源层的直接照射，从而解决了背光对半导体有源层产生光照载流子而导致的漏电流增大问题，从而改善了残像问题。

另外，为了提高TFT特性，减小源漏电极与半导体有源层的接触电阻，还可以在源漏电极与有源层之前形成掺杂半导体层23，如图2所示，掺杂半导体层23可以位于源电极221、漏电极222和半导体有源层24之间。

进一步地，如图2所示，源极221与衬底基板20之间为导电层211，导电层211与像素电极层21位于同一层且厚度相同。

具体的，导电层与像素电极层可以是同一种材料，通过一次沉积过程形成。例如，在未形成TFT沟道前，导电层可以是像素电极层的一部分，TFT沟道在将源漏金属层分割为源极和漏极的同时也会将像素电极层分割，与源极接触的部分像素电极层已不具备像素电极的作用，因此可以将这部分像素电极层作为导电层。这样一来可以使得源极和漏极的上表面相平。

进一步的，遮光层27的上表面与掺杂半导体层23的上表面相平，如图2所示。

遮光层27可以为黑色树脂材料，由于采用黑色树脂材料制作的遮光层能够完全遮挡住照射半导体有源层的背光。此外，由于源极与衬底基板之间具有导电层，导电层与像素电极层位于同一层且厚度相同，这样源极和漏极的上表面相平，遮光层的上表面又与掺杂半导体层的上表面相平则可以使TFT的表面平坦化，从而减小了在遮光层与掺杂半导体层的上表面上沉积其它层薄膜时所产生的段差，从而克服了在沉积膜层时，由于存在段差所导致的膜层沉积后的接触不良，进一步提高了TFT阵列基板的良品率。

本实用新型实施例提供的另一种顶栅型TFT阵列基板，其基本结构与图2所示的TFT阵列基板类似；其不同之处在于，像素电极层可以置于漏极上方，即像素电极层与源漏电极的相对位置不受限制，可以交换。例如，顶栅结构中，在衬底基板上形成有源漏电极，像素电极层位于漏极上方并延伸至衬底基板上，TFT沟道处设置遮光层，且与源漏电极无缝接触。

所述遮光层的厚度等于TFT源漏电极和像素电极层的厚度之和，这样一来，遮光层和源漏电极上方的像素电极层处于同一水平面上，使TFT的表面平坦化，在后续膜层的制备过程中，避免了因段差引起的层间接触不良或断线等问题，保证了TFT阵列基板的良品率。

进一步的，为了提高TFT特性，源漏电极和半导体有源层之间还形成有掺杂半导体层，降低源漏电极与半导体有源层的接触电阻。

具体的，本实用新型实施例提供的TFT阵列基板可以采用构图工艺逐层制作得到；以图2所示结构为例，本实用新型实施例中提供的TFT阵列基板的具体制造流程如下。

步骤一，利用第一次光刻工艺形成像素电极层、源漏电极和掺杂半导体层，采用第一次构图工艺在玻璃衬底基板20上得到像素电极层21，源漏金属层22和掺杂半导体层23。具体的，如图3所示，可以采用磁控溅射或热蒸发的方法，在玻璃衬底基板20上连续沉积形成像素电极层21、源漏金属层22和掺杂半导体层23，其中，像素电极层21可以是一层透明的导电薄膜，该透明导电薄膜可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料；源漏金属层22可以是采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属形成的薄膜，也可以是使用上述几种材料薄膜的组合结构。

如图4所示，在掺杂半导体层层23上涂覆一层光刻胶，采用半色调或灰色调掩模板曝光、显影之后，使光刻胶形成光刻胶完全保留区域401，光刻胶完全去除区域402和光刻胶半保留区域403，如图4所示。光刻胶完全保留区域401对应源极221、漏极222和数据线所在区域，光刻胶完全去除区域402对应薄膜晶体管(TFT)的沟道区域，光刻胶半保留区域403对应像素电极层21所在区域，光刻胶完全去除区域402对应上述图形以外的区域。

如图5所示，通过刻蚀工艺去除掉光刻胶完全去除区域402的掺杂半导体层23、源漏金属层22和像素电极层21，形成TFT沟道，TFT沟道将源漏金属层分割为源极221和漏极222，与源极221接触的部分像素电极层可以作为导电层211。

如图6所示，对图5所示的TFT阵列基板上的光刻胶进行灰化处理，将光刻胶半保留区域403的光刻胶完全去除，暴露出该区域的掺杂半导体层23，同时，光刻胶完全保留区域401的光刻胶厚度变薄。将灰化后的TFT阵列基板通过刻蚀工艺去除掉光刻胶半保留区域403的掺杂半导体层23和源漏金属层22，得到如图7所示的TFT阵列基板。

剥离剩余光刻胶401，得到如图8所示的形成像素电极层21、源极221、漏极222和掺杂半导体层23的图形，如图8所示，第一次构图工艺完成。

步骤二，采用第二次构图工艺得到遮光层27。图9为本实用新型实施例提供的TFT阵列基板在第二次构图工艺中，涂覆遮光层薄膜后的结构示意图，遮光层27可以采用黑色树脂材料。具体的，可以通过采用普通掩模板在进行曝光、显影、刻蚀之后，得到如图10所示的遮光层27。

进一步的，遮光层薄膜经过曝光后形成完全保留区域和完全去除区域，完全保留区域对应遮光层图形所在区域，完全去除区域对应上述图形之外的区域；显影后，完全去除区域的遮光层27被完全去除，完全保留区域的遮光层27没有变化，烘烤处理后，形成遮光层27的图形，并且遮光层27的表面与掺杂半导体层23的表面呈平坦化，如图10所示，有利于后续图形的形成。

步骤三，利用第三次构图工艺，形成半导体有源层。图11为本实用新型实施例提供的TFT阵列基板在第三次构图工艺中，沉积半导体有源层薄膜后的结构示意图。可以采用等离子体增强化学气相沉积(PECVD)方法，在形成图10图形的TFT阵列基板上沉积半导体有源层24薄膜，半导体有源层24薄膜的厚度为

在半导体有源层24薄膜上涂覆一层光刻胶，采用普通掩模板曝光、显影、刻蚀后形成半导体有源层硅岛，剥离光刻胶后得到如图12所示的TFT图案及其阵列基板。

步骤四，利用第四次构图工艺形成栅极和栅线。图13为本实用新型实施例提供的TFT阵列基板在第四次构图工艺中，沉积栅绝缘层薄膜和栅极金属薄膜后的结构示意图。先采用PECVD成膜方法，在完成图12图形的TFT阵列基板上沉积栅绝缘层25薄膜，再采用磁控溅射或热蒸发方法，在栅绝缘层25薄膜上沉积一层栅极26金属薄膜。其中，栅绝缘层25薄膜可以采用氧化物、氮化物或氧氮化物，栅极26金属薄膜可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。

在栅极金属薄膜26上涂覆光刻胶，利用普通掩膜版进行曝光、显影后，得到如图14所示的结构示意图。然后进行刻蚀，去除掉图14中401区域以外的栅极金属薄膜，如图15所示

最后，剥离剩余光刻胶，完成TFT阵列基板第四次构图工艺，形成栅绝缘层25和栅极26的图形，最终得到如图2所示的TFT阵列基板。

本实用新型实施例提供的显示装置，包括如上所述的顶栅型TFT阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。

本实用新型实施例提供的显示装置，在源漏极之间的TFT沟道处具有遮光层，该遮光层与TFT的源极和漏极无缝接触，且该遮光层位于半导体有源层和衬底基板之间。这样可以完全避免了背光对半导体有源层的直接照射，从而解决了背光对半导体有源层产生光照载流子而导致的漏电流增大问题，从而改善了残像问题。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims

1.一种顶栅型TFT阵列基板，其特征在于，

在TFT沟道处具有遮光层，所述遮光层位于半导体有源层和衬底基板之间，且所述遮光层与所述TFT的源极和漏极无缝接触。

2.根据权利要求1所述的TFT阵列基板，其特征在于，

在所述衬底基板上形成有像素电极层；

在所述像素电极层上依次形成有源漏电极；

所述源极和所述漏极位于所述TFT沟道两侧。

3.根据权利要求1所述的TFT阵列基板，其特征在于，

所述衬底基板上形成有源漏电极；

所述像素电极层位于所述漏电极上方并延伸至所述衬底基板上。

4.根据权利要求2或3所述的TFT阵列基板，其特征在于，

所述源漏电极和所述半导体有源层之间还形成有掺杂半导体层。

5.根据权利要求4所述的TFT阵列基板，其特征在于，所述遮光层的上表面与所述掺杂半导体层的上表面相平。

6.根据权利要求2或3所述的TFT阵列基板，其特征在于，所述遮光层的厚度等于所述TFT的源漏电极和所述像素电极层的厚度之和。

7.根据权利要求2所述的TFT阵列基板，其特征在于，所述源极与所述衬底基板之间为导电层，所述导电层与所述像素电极层位于同一层且厚度相同。

8.根据权利要求1、2、3或7所述的TFT阵列基板，其特征在于，所述遮光层为黑色树脂材料。

9.一种显示装置，其特征在于，包括如权利要求1至8任一所述的顶栅型TFT阵列基板。