CN102931138A - 阵列基板及其制造方法、显示装置 - Google Patents
阵列基板及其制造方法、显示装置 Download PDFInfo
- Publication number
- CN102931138A CN102931138A CN2012104360952A CN201210436095A CN102931138A CN 102931138 A CN102931138 A CN 102931138A CN 2012104360952 A CN2012104360952 A CN 2012104360952A CN 201210436095 A CN201210436095 A CN 201210436095A CN 102931138 A CN102931138 A CN 102931138A
- Authority
- CN
- China
- Prior art keywords
- electrode
- photoresist
- film
- area
- transparent conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 82
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 138
- 238000000034 method Methods 0.000 claims abstract description 79
- 239000004065 semiconductor Substances 0.000 claims abstract description 67
- 238000005530 etching Methods 0.000 claims abstract description 53
- 229910052751 metal Inorganic materials 0.000 claims abstract description 53
- 239000002184 metal Substances 0.000 claims abstract description 53
- 239000010409 thin film Substances 0.000 claims abstract description 23
- 239000000203 mixture Substances 0.000 claims abstract description 10
- 239000010408 film Substances 0.000 claims description 208
- 239000011248 coating agent Substances 0.000 claims description 17
- 238000000576 coating method Methods 0.000 claims description 17
- 238000004380 ashing Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 4
- 239000011651 chromium Substances 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 claims description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 238000000059 patterning Methods 0.000 description 28
- 230000005684 electric field Effects 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000001039 wet etching Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 238000001755 magnetron sputter deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 230000000717 retained effect Effects 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- NPXOKRUENSOPAO-UHFFFAOYSA-N Raney nickel Chemical class [Al].[Ni] NPXOKRUENSOPAO-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000006467 substitution reaction Methods 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
本发明公开了一种阵列基板及其制造方法、显示装置，涉及显示领域，能够减少掩模板的使用数量，从而提高效率，降低成本。所述阵列基板制造方法，包括：在基板上依次形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，涂敷光刻胶并曝光形成四个光刻胶厚度不一的区域，再分区域刻蚀形成第一电极、TFT沟道、数据线、源极和漏极；形成绝缘层薄膜，采用构图工艺分别在第三区域的漏极上，第一区域的第一电极上形成过孔；依次形成第二透明导电薄膜和栅极金属薄膜，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，再分区域刻蚀形成栅线、栅极、公共电极线、第二电极和连接漏极及像素电极的连接线。
Description
技术领域
本发明涉及显示领域，尤其涉及一种阵列基板及其制造方法、显示装置。
背景技术
薄膜晶体管液晶显示器(TFT-LCD)由于具有体积小、功耗低、无辐射等特点而备受关注，在平板显示领域中占据了主导地位，被广泛的应用到各行各业中。
TFT-LCD根据驱动液晶的电场方向可分为垂直电场型与水平电场型。水平电场型又分为高级超维场转换(Advanced Super Dimension Switch，ADS)模式和共平面切换(IPS)模式。其中，水平电场模式TFT-LCD，尤其是ADS模式TFT-LCD具有宽视角，开口率高等优点而被广泛的应用。高级超维场转换技术(ADvanced Super Dimension Switch，AD-SDS，简称ADS)，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹(push Mura)等优点。
然而ADS模式阵列基板制造时构图次数比较多，量产中一般需采用五次构图工艺。如图1所示的一种现有ADS模式的阵列基板，具体制备过程如下：通过第一次构图工艺在基板1上形成公共电极8的图形；通过第二次构图工艺形成栅极10及栅线图形；形成栅极绝缘层12，再通过第三次构图工艺形成有源层(半导体层3和掺杂半导体层4)、源极5、漏极6、数据线和TFT沟道的图形；通过第四次构图工艺形成钝化层7图形；通过第五次构图工艺形成像素电极2的图形。因此，完成此ADS模式阵列基板的制备需要使用五次掩模工艺，而掩模板造价昂贵，在液晶面板成本中占据很大比例，使得成本上升。
发明内容
本发明所要解决的技术问题在于提供一种阵列基板及其制造方法、显示装置，相对现有技术，能够减少掩模板的使用数量，从而提高效率，降低成本。
为达到上述目的，本发明的实施例采用如下技术方案：
一种阵列基板的制造方法，包括：
a、在基板上依次形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，涂敷光刻胶并曝光形成四个光刻胶厚度不一的区域，再分区域刻蚀形成第一电极、TFT沟道、数据线、源极和漏极，其中，
对应第一电极所在的第一区域刻蚀至露出第一透明导电薄膜，对应TFT沟道所在的第二区域刻蚀至露出所述半导体薄膜，对应数据线、源极和漏极所在的第三区域不进行刻蚀，除上述图形之外的第四区域刻蚀掉全部膜层，露出所述基板；
b、形成绝缘层薄膜，采用构图工艺分别在所述第三区域的所述漏极上和所述第一区域的所述第一电极上形成过孔；
c、依次形成第二透明导电薄膜和栅极金属薄膜，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，再分区域刻蚀形成栅线、栅极、公共电极线、第二电极和连接所述漏极及像素电极的连接线，其中，
对应所述栅线、栅极和公共电极线所在的E区域不进行刻蚀，其中所述栅极位于TFT沟道所在的第三区域之上，对应所述第二电极、连接线所在的F区域刻蚀掉所述栅极金属薄膜，露出所述第二透明导电薄膜，除所述E、F区域之外的G区域，刻蚀掉所述第二透明导电薄膜和所述栅极金属薄膜，露出所述绝缘层薄膜。
进一步地，步骤a具体包括：
a1、形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，涂敷光刻胶并曝光形成四个区域，其中，第四区域光刻胶完全去除，第一区域光刻胶的厚度保留1/3，第二区域光刻胶的厚度保留2/3，第三区域光刻胶完全保留；
a2、刻蚀掉所述第四区域的全部膜层，露出所述基板；
a3、对光刻胶进行灰化处理，使所述第二区域和所述第三区域的光刻胶变薄，所述第一区域的光刻胶完全去除；
a4、刻蚀所述第一区域直至露出所述第一透明导电薄膜，所述第一区域形成所述第一电极；
a5、再次对光刻胶进行灰化处理，使所述第三区域光刻胶变薄，所述第二区域的光刻胶完全去除；
a6、刻蚀所述第二区域直至露出所述半导体薄膜，然后去除所述第三区域的光刻胶，所述第三区域形成所述数据线、源极和漏极。
进一步地，步骤c具体包括：
c1、依次形成第二透明导电薄膜和栅极金属薄膜，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，其中，所述E区域光刻胶完全保留，所述F区域光刻胶部分保留，所述G区域光刻胶完全去除；
c2、刻蚀掉所述G区域的所述第二透明导电薄膜和所述栅极金属薄膜，露出所述绝缘层薄膜；
c3、对光刻胶进行灰化处理，使所述E区域的光刻胶变薄，所述F区域的光刻胶完全去除；
c4、刻蚀掉所述F区域的所述栅极金属薄膜，露出所述第二透明导电薄膜，所述F区域形成所述第二电极和所述连接线，去除所述E区域的光刻胶，所述E区域形成所述栅线、所述栅极和所述公共电极线。
优选地，步骤a中，所述第二区域的部分所述半导体薄膜被刻蚀掉，以保证所述掺杂半导体薄膜被完全刻蚀。
可选地，制备所述第一透明导电薄膜和/或所述第二透明导电薄膜的材料，选自氧化铟锡、氧化铟锌、氧化铝锌中的一种或多种。
可选地，制备所述漏源金属薄膜和/或所述栅极金属薄膜的材料，选自钼、铝、铬、铜中的一种或多种。
可选地，所述第一电极为像素电极，所述第二电极为公共电极，所述连接线通过位于漏极之上所述绝缘层薄膜中的过孔，以及位于第一电极之上所述绝缘层薄膜中的过孔，将所述漏极和所述第一电极连接在一起；或者，
所述第一电极为公共电极，所述第二电极为像素电极，所述连接线通过位于漏极之上所述绝缘层薄膜中的过孔将所述漏极和所述第二电极连接在一起，所述公共电极线通过位于所述第一电极之上的所述绝缘层薄膜中的过孔与所述公共电极相连接。
本发明还提供一种阵列基板，包括：
形成在基板上的第一透明导电薄膜；
有源层，设置在所述第一透明导电薄膜之上，所述有源层包括：半导体层和设置在所述半导体层上的掺杂半导体层，所述掺杂半导体层包括相互分离的第一部分和第二部分；
源极和漏极，分别设置在所述第一部分和第二部分之上；
绝缘层，覆盖在所述源极、所述漏极及所述半导体层上；
第二透明导电薄膜，覆盖在所述绝缘层之上；
栅极，隔着所述第二透明导电薄膜和所述绝缘层，设置在所述第一部分和所述第二部分之间的所述半导体层上。
进一步地，所述阵列基板还包括：像素电极和隔着绝缘层设置在所述像素电极之上的公共电极；
所述薄膜晶体管的所述绝缘层在对应所述漏极所在位置处设置有过孔，所述漏极通过连接线经所述过孔与所述像素电极相连接，所述连接线、所述公共电极与所述第二透明导电膜位于同一层。
可选地，所述阵列基板，还包括：公共电极和隔着绝缘层设置在所述公共电极之上的像素电极；
所述薄膜晶体管的所述绝缘层在对应所述漏极所在位置处设置有过孔，所述漏极通过连接线经所述过孔与所述像素电极相连接，所述连接线、所述像素电极与所述第二透明导电膜位于同一层。
进一步地，所述阵列基板，还包括：
与所述公共电极相连的，且与所述公共电极位于同一层的所述公共电极线。
进一步地，所述阵列基板，还包括：
与所述源极相连，且与所述源极位于同一层的数据线。
本发明还提供一种显示装置，包括上面所述的任一阵列基板。
本发明提供的阵列基板及其制造方法、显示装置，阵列基板上的薄膜晶体管的栅极隔着绝缘层设置在顶部，制备时：第一步，在基板上依次形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，分区刻蚀形成数据线、源极、漏极、TFT沟道和像素电极(或公共电极)；第二步，形成绝缘层薄膜；第三步，形成第二透明导电薄膜和栅极金属薄膜，再经分区刻蚀形成栅线、栅极、公共电极线、连接线和公共电极(或像素电极)。可见，本发明提供的阵列基板及其制造方法、显示装置，采用三次光刻工艺(3Mask)工艺，使用三次掩模工艺即可完成，与现有技术中的5Mask工艺相比，能够减少掩模板的使用数量，简化工艺步骤，从而提高生产效率，降低生产成本。
附图说明
图1为现有ADS模式阵列基板的结构示意图；
图2为本发明实施例一阵列基板的制造方法流程图；
图3为本发明实施例一中第一次构图工艺后阵列基板的平面结构图；
图4为图3中A-A向的剖面结构图；
图5本发明实施例一中第二次构图工艺后阵列基板的平面结构图；
图6为图5中A-A向的剖面结构图；
图7为本发明实施例一中阵列基板的平面结构图；
图8为图7中A-A向的剖面结构图；
图9为本发明实施例一中另一实施方式提供的阵列基板的剖面结构图；
图10为本发明实施例一中第一次构图工艺中镀膜、涂胶、曝光显影后的示意图；
图11为本发明实施例一中第一次构图工艺中第一次刻蚀后的示意图；
图12为本发明实施例一中第一次构图工艺中第一次灰化后的示意图；
图13为本发明实施例一中第一次构图工艺中第二次刻蚀后的示意图；
图14为本发明实施例一中第一次构图工艺中第二次灰化后的示意图；
图15为本发明实施例一中第一次构图工艺中第三次刻蚀后的示意图。
附图标记说明
1-基板， 2-像素电极， 3-半导体层， 4-掺杂半导体层， 5-源极，
6-漏极， 7-绝缘层， 8-公共电极， 9-连接线， 10-栅极，
11-公共电极线， 12-栅绝缘层， 50-数据线，
200-第一透明导电薄膜， 300-半导体薄膜， 400-掺杂半导体薄膜，
500-漏源金属薄膜， 600-绝缘层薄膜， 700-光刻胶，
800-第二透明导电薄膜， 900-栅极金属薄膜。
具体实施方式
本发明实施例提供一种阵列基板及其制造方法、显示装置，可通过三次构图工艺完成了阵列基板的制备，能够减少掩模板的使用数量，节约成本，提高生产效率。
本发明实施例提供一种阵列基板的制造方法，包括：
a、在基板上依次形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，涂敷光刻胶并曝光形成四个光刻胶厚度不一的区域，再分区域刻蚀形成第一电极、TFT沟道、数据线、源极和漏极，其中，
对应第一电极所在的第一区域刻蚀至露出第一透明导电薄膜，对应TFT沟道所在的第二区域刻蚀至露出半导体薄膜，对应数据线、源极和漏极所在的第三区域不进行刻蚀，除上述图形之外的第四区域刻蚀掉全部膜层，露出基板；
b、形成绝缘层薄膜，采用构图工艺分别在第三区域的漏极上和第一区域的第一电极上形成过孔；
c、依次形成第二透明导电薄膜和栅极金属薄膜，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，再分区域刻蚀形成栅线、栅极、公共电极线、公共第二电极和连接漏极及像素电极的连接线，其中，
对应栅线、栅极和公共电极线所在的E区域不进行刻蚀，其中栅极位于TFT沟道所在的第三区域之上，对应第二电极、连接线所在的F区域刻蚀掉栅极金属薄膜，露出第二透明导电薄膜，除E、F区域之外的G区域，刻蚀掉第二透明导电薄膜和栅极金属薄膜，露出绝缘层薄膜。
其中，上述的第一电极和第二电极形成驱动液晶分子的电场，其一为像素电极时，另一为公共电极。上述步骤可看出，本实施例所述阵列基板制造方法，采用三次构图(3Mask)工艺，只需使用三块掩模板即可完成基板制造，与现有技术中的5Mask工艺相比，能够减少掩模板的使用数量，简化工艺步骤，从而提高生产效率，降低生产成本。
下面结合附图对本发明实施例进行详细描述。此处所描述的具体实施方式仅仅用以解释本发明，并不用于限定本发明。
实施例一
本发明实施例提供一种阵列基板的制造方法，该阵列基板适用于ADS模式，如图2所示，该方法包括：
步骤101、如图3和图4所示，在基板上依次形成第一透明导电薄膜200、半导体薄膜300、掺杂半导体薄膜400和漏源金属薄膜500，涂敷光刻胶并曝光形成四个光刻胶厚度不一的区域，再分区域刻蚀形成像素电极2、TFT沟道(包括：半导体层3和掺杂半导体层4)、数据线50、源极5和漏极6，其中，对应像素电极2所在的第一区域刻蚀至露出第一透明导电薄膜200，对应TFT沟道所在第二区域的刻蚀至露出半导体薄膜300，对应数据线50、源极5和漏极6所在的第三区域不进行刻蚀，除上述图形之外的第四区域刻蚀掉全部膜层，露出基板1；
本步骤中所述的像素电极为上述方法中的第一电极，公共电极为上述方法中的第二电极。具体地，在基板上镀膜，并进行第一次构图工艺，根据具体需要分别对不同区域进行单独刻蚀，以形成像素电极2、TFT沟道、数据线50、源极5和漏极6。一种可选的具体实施方式为涂敷光刻胶，采用灰度曝光技术(在掩模板的不同位置提供可变的透过率)，形成四个光刻胶厚度不一的区域，交替对这些区域进行刻蚀和灰化处理，形成像素电极2、TFT沟道、数据线50、源极5和漏极6。
需注意，上述四个区域需要保留的膜层不同，因此曝光显影后在这四个区域形成的光刻胶的厚度不同：不进行刻蚀的第三区域的光刻胶最厚；需刻蚀至露出半导体薄膜300的第二区域，其光刻胶稍薄些；需刻蚀至露出第一透明导电薄膜200的第一区域，其光刻胶更薄；需刻蚀掉全部膜层的第四区域的光刻胶则完全被显影掉。
步骤102、形成绝缘层薄膜600，采用构图工艺分别在第三区域的漏极6上，第一区域的像素电极2上形成过孔，如图5和图6所示；
本步骤在剥离步骤101中剩余的光刻胶后，在图4所示待加工基板上继续制备绝缘层薄膜600，并进行第二次构图工艺，具体实现过程与现有技术一致，在此不再详述。绝缘层薄膜600为透明绝缘材质，可以采用氧化物、氮化物、或者氧氮化物。
步骤103、依次形成第二透明导电薄膜800和栅极金属薄膜900，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，再分区域刻蚀形成栅线、栅极10、公共电极线11、连接线9和公共电极8，具体如图7和图8所示。其中，对应所述栅线、栅极10和公共电极线11所在的E区域不进行刻蚀，其中栅极10位于源极5和漏极6之间TFT沟道所在的第三区域，对应在公共电极8、连接线9所在的F区域刻蚀掉栅极金属薄膜900，露出第二透明导电薄膜800，除E、F区域之外的G区域，刻蚀掉第二透明导电薄膜800和栅极金属薄膜800，露出绝缘层薄膜600。
其中，连接线9用以通过绝缘层薄膜600中的过孔，将漏极6和像素电极2相连接。
本步骤中在绝缘层薄膜600上依次形成第二透明导电薄膜800和栅极金属薄膜900，再通过第三次构图工艺形成栅线、栅极10、公共电极线11、连接线9和公共电极8，其具体实施过程与步骤101大致类似：首先涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，其中，E区域光刻胶完全保留，其图形为栅线、栅极10和公共电极线11，F区域光刻胶部分保留，其图形为公共电极8和连接线9，除此之外的G区域光刻胶完全去除；进行第一次刻蚀，去除G区域的第二透明导电薄膜800和栅极金属薄膜900，露出绝缘层薄膜600；然后进行灰化处理，F区域的光刻胶被完全去除；再进行第二次刻蚀，去除F区域的栅极金属薄膜900，露出第二透明导电薄膜800，以形成公共电极8和连接线9；最后剥离E区域的光刻胶，E区域形成栅线、栅极10和公共电极线11。
需注意，图8所示公共电极8可以为镂空图案，镂空部分为G区域，去除镂空部分的第二透明导电薄膜800和栅极金属薄膜900，露出绝缘层薄膜600。
本实施例所述的阵列基板制造方法，采用三次构图(3Mask)工艺，只需使用三块掩模板即可完成基板制造，与现有技术中的5Mask工艺相比，能够减少掩模板的使用数量，简化工艺步骤，从而提高生产效率，降低生产成本。
另外，可选地，如图9所示，本实施例还提供另一阵列基板制造方法，不同之处在于，在步骤101中形成公共电极8，而在步骤103中形成像素电极2(本发明所述的第一电极为公共电极，所述第二电极为像素电极)，像素电极2可隔着绝缘层600设置在公共电极8之上，对应地，步骤102中则采用构图工艺分别在第三区域的漏极6上，第一区域的公共电极8上且与公共电极线11相对应的位置处形成过孔，公共电极线11通过位于公共电极8之上的绝缘层薄膜600中的过孔，与公共电极8相连接，连接线9通过位于漏极6之上的绝缘层薄膜中600的过孔，将漏极6和像素电极2相连接。除此之外，其具体步骤与上面所述101～103大致类似，在此不再赘述。
本实施例中的第二种阵列基板制造方法，制造时同样只需三块掩模板，采用三次构图(3Mask)工艺，即可完成基板制造，能够减少掩模板的使用数量，简化工艺步骤，从而提高生产效率，降低生产成本。
本实施例中的阵列基板制造方法，采用了三次构图工艺，下面对结合附图对其制造流程进行详细叙述。
步骤101(第一次构图工艺)具体包括：
a1、如图10所示，在基板1上形成第一透明导电薄膜200、半导体薄膜300、掺杂半导体薄膜400和漏源金属薄膜500，涂敷光刻胶700并曝光形成四个区域，其中，第四区域光刻胶完全去除，第一区域光刻胶的厚度保留1/3，第二区域光刻胶的厚度保留2/3，第三区域光刻胶完全保留；
可选地，本步骤中首先采用磁控溅射或热蒸发的成膜方法，在玻璃基板1上沉积厚度为
的第一透明导电薄膜200，再采用等离子体增强化学气相沉积(PECVD)方法连续沉积一层半导体薄膜300和掺杂半导体薄膜400，最后再采用磁控溅射或热蒸发的成膜方法，继续沉积一层厚度为
的漏源金属薄膜500。其中，第一透明导电薄膜200可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料，漏源金属薄膜500可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。
然后，在漏源金属薄膜500上涂敷一层光刻胶700，曝光形成四个区域，其中，第一区域对应像素电极所在区域，第二区域对应TFT沟道区域，第三区域对应源极、漏极和数据线所在区域，第四区域对应上述图形外的区域，显影后，第三区域光刻胶完全保留(设光刻胶厚度为d)，第二区域光刻胶厚度保留2/3，第一区域光刻胶厚度保留1/3，第四区域光刻胶被完全去除，如图10所示。最后，再进行分区域刻蚀，具体如步骤a2～a6所示。
a2、刻蚀掉第四区域的全部膜层，露出基板1，如图11所示；
可选地，本步骤中首先采用湿刻工艺刻蚀掉第四区域的漏源金属薄膜500；其次，采用干法刻蚀工艺刻蚀掉第四区域的掺杂半导体薄膜400和半导体薄膜300；最后，采用湿法刻蚀工艺刻蚀掉的透明导电薄膜200。
a3、对光刻胶700进行灰化处理，使第二区域和第三区域的光刻胶变薄，第一区域的光刻胶完全去除，如图12所示；
a4、刻蚀第一区域直至露出第一透明导电薄膜200，第二区域形成像素电极2，如图13所示；
可选地，本步骤中首先采用湿刻工艺刻蚀掉第一区域的漏源金属薄膜500；其次，采用干法刻蚀工艺刻蚀掉第一区域的掺杂半导体薄膜400和半导体层薄膜300，形成像素电极2。
a5、再次对光刻胶700进行灰化处理，使第三区域光刻胶变薄，第二区域的光刻胶完全去除；
本步骤对光刻胶进行第二次灰化处理，其中，第三区域光刻胶变薄，第二区域光刻胶被完全去除，如图14所示。
a6、刻蚀第二区域直至露出半导体薄膜300，然后去除第三区域的光刻胶，第三区域形成数据线、源极5和漏极6。
可选地，本步骤中首先采用湿刻工艺刻蚀掉第二区域的漏源金属薄膜500；其次，采用干法刻蚀工艺刻蚀掉第二区域掺杂半导体层薄膜400。优选地，本步骤中第二区域的部分半导体薄膜300也被刻蚀掉，以保证所述掺杂半导体薄膜400被完全刻蚀，如图15所示。然后，剥离剩余(第三区域的)光刻胶，在第三区域形成源极5、漏极6、数据线和TFT沟道，完成第一次构图工艺，最终如图3和图4所示。
步骤102(第二次构图工艺)具体如下：可选地，本步骤在图3和图4所示的基板上继续采用PECVD方法沉积一层绝缘层薄膜600，绝缘层薄膜600可以采用氧化物、氮化物或氧氮化物等。然后，在绝缘层薄膜上涂敷一层光刻胶，曝光后，形成光刻胶完全保留区域和光刻胶完全去除区域，光刻胶完全去除区域对应过孔区域，光刻胶完全保留区域对应过孔之外的图形区域；显影后，光刻胶完全去除区域的光刻胶被完全去除，光刻胶完全保留区域的光刻胶没有变化。最后，采用干法刻蚀工艺刻蚀掉光刻胶完全去除区域的绝缘层薄膜600，形成过孔；剥离剩余光刻胶，完成第二次构图工艺，结果如图5和图6所示。
步骤103(第三次构图工艺)具体包括：
c1、依次形成第二透明导电薄膜800和栅极金属薄膜900，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，其中，E区域光刻胶完全保留，F区域光刻胶部分保留，G区域光刻胶完全去除；
可选地，本步骤在图5和图6所示的完成第二次构图工艺后的基板上，采用磁控溅射或热蒸发的成膜方法，继续连续沉积厚度分别为
的第二透明导电薄膜800和厚度为
的栅极金属薄膜900。第二透明导电薄膜800可以采用氧化铟锡(ITO)、氧化铟锌(IZO)或氧化铝锌等材料或上述几种材料薄膜的组合结构；栅极金属薄膜900可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。
然后，在栅极金属薄膜900上涂敷一层光刻胶，曝光后，形成光刻胶完全保留区域，光刻胶部分保留区域和光刻胶完全去除区域，其中，光刻胶完全保留区域(E区域)对应栅极10、栅线和公共电极线11，光刻胶部分保留区域(F区域)对应公共电极8和连接线9，光刻胶完全去除区域(G区域)对应上述图形之外的区域；显影后，E区域的光刻胶没有变化，F区域的光刻胶被部分去除，G区域的光刻胶被完全去除。
c2、刻蚀掉所述G区域的第二透明导电薄膜800和栅极金属薄膜900，露出绝缘层薄膜600；形成栅极10和栅线，及公共电极线11。
可选地，本步骤采用湿法刻蚀工艺刻蚀掉光刻胶完全去除区域(G区域)的透明导电层薄膜800和栅极金属薄膜900后。
c3、对光刻胶进行灰化处理，使E区域的光刻胶变薄，F区域的光刻胶完全去除；
本步骤对光刻胶进行灰化处理，使光刻胶完全保留区域(E区域)的光刻胶变薄，光刻胶部分保留区域(F区域)的光刻胶被完全去除。
c4、刻蚀掉F区域的栅极金属薄膜900，露出第二透明导电薄膜800，形成公共电极8和连接线9，然后去除E区域的光刻胶，E区域形成栅线、栅极和公共电极线，最后完成的阵列基板如图7和图8所示。
如上所述，本实施例提供的阵列基板制造方法，采用三次构图(3Mask)工艺，只需使用三块掩模板即可完成阵列基板制的造，与现有技术中的5Mask工艺相比，能够减少掩模板的使用数量，简化工艺步骤，从而提高生产效率，降低生产成本。
在本发明实施例中，所述各步骤的序号并不能用于限定各步骤的先后顺序，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，对各步骤的先后变化也在本发明的保护范围之内。
实施例二
本发明实施例提供一种阵列基板，该阵列基板适用于ADS模式，该阵列基板包括：薄膜晶体管，如图8所示，所述薄膜晶体管包括：
第一透明导电薄膜200；
有源层，设置在所述第一透明导电薄膜200之上，所述有源层包括：半导体层3和设置在半导体层3上的掺杂半导体层4，掺杂半导体层4包括相互分离的第一部分和第二部分；
源极5和漏极6，分别设置在第一部分和第二部分之上；
绝缘层7，覆盖在源极5、漏极6及半导体层3上；
第二透明导电薄膜800，覆盖在绝缘层7之上；
栅极10，隔着绝缘层7和第二透明导电薄膜800，设置在第一部分和第二部分之间的半导体层3之上。
本实施例提供的阵列基板，薄膜晶体管的结构包括：有源层(半导体层3和掺杂半导体层4)、源极5、漏极6、绝缘层7和栅极10，这种结构设计，能够使像素电极2、有源层5、数据线、源极5和漏极6的图案做在同一张掩模板上，而公共电极8、公共电极线11和栅极10的图案做在同一张掩模板上，从而减少掩模板的使用数量，降低成本。
进一步，阵列基板，还包括：像素电极2和隔着绝缘层设置在像素电极2之上的公共电极8；薄膜晶体管的绝缘层600在对应漏极6所在位置处设置有过孔，漏极6通过连接线9经所述过孔与像素电极2相连接。
本实施例中的公共电极8、连接线9与薄膜晶体管中的第二透明导电膜800位于同一层，像素电极2与薄膜晶体管中的第一透明导电薄膜200同层设置，因此可减少光刻次数，从而减少掩模板的使用数量，简化工艺步骤，从而提高生产效率。
另外，所述阵列基板，还包括：与公共电极8相连的，且与公共电极8位于同一层的公共电极线11；与源极6相连，且与源极6位于同一层的数据线50。
本实施例所述的公共电极线11、数据线50均包括相同图形的第二透明导电薄膜900和栅极金属薄膜800，可以在形成栅极的第三次构图过程中制作。因此，本发明实施例提供的阵列基板，可采用三次构图(3Mask)工艺，能够减少掩模板的使用数量，简化工艺步骤，从而提高生产效率，降低生产成本，具体制造过程参见方法实施例中的说明，在此不再赘述。
另外，可选地，如图9所示，公共电极8也可与第一透明导电薄膜200同层设置，而像素电极2隔着绝缘层600设置在公共电极8之上；薄膜晶体管的绝缘层600在对应漏极6所在位置处设置有过孔，漏极6通过连接线9经过孔与像素电极2相连接，所述连接线9、像素电极2与第二透明导电膜800位于同一层，同样可减少光刻次数，从而减少掩模板的使用数量，简化工艺步骤，从而提高生产效率。
本发明实施例还提供一种显示装置，其包括上述任意一种阵列基板。所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本实施例提供的显示装置，因其阵列基板制造时掩模板的使用数量少，工艺步骤进一步简化，因而成本更低廉，可靠性更高。
本发明实施例所述的技术特征，在不冲突的情况下，可任意相互组合使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (13)
1.一种阵列基板的制造方法，其特征在于，包括：
a、在基板上依次形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，涂敷光刻胶并曝光形成四个光刻胶厚度不一的区域，再分区域刻蚀形成第一电极、TFT沟道、数据线、源极和漏极，其中，
对应第一电极所在的第一区域刻蚀至露出第一透明导电薄膜，对应TFT沟道所在的第二区域刻蚀至露出所述半导体薄膜，对应数据线、源极和漏极所在的第三区域不进行刻蚀，除上述图形之外的第四区域刻蚀掉全部膜层，露出所述基板；
b、形成绝缘层薄膜，采用构图工艺分别在所述第三区域的所述漏极上和所述第一区域的所述第一电极上形成过孔；
c、依次形成第二透明导电薄膜和栅极金属薄膜，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，再分区域刻蚀形成栅线、栅极、公共电极线、第二电极和连接所述漏极及像素电极的连接线，其中，
对应所述栅线、栅极和公共电极线所在的E区域不进行刻蚀，其中所述栅极位于TFT沟道所在的第三区域之上，对应所述第二电极、连接线所在的F区域刻蚀掉所述栅极金属薄膜，露出所述第二透明导电薄膜，除所述E、F区域之外的G区域，刻蚀掉所述第二透明导电薄膜和所述栅极金属薄膜，露出所述绝缘层薄膜。
2.根据权利要求1所述的方法，其特征在于，
步骤a具体包括：
a1、形成第一透明导电薄膜、半导体薄膜、掺杂半导体薄膜和漏源金属薄膜，涂敷光刻胶并曝光形成四个区域，其中，第四区域光刻胶完全去除，第一区域光刻胶的厚度保留1/3，第二区域光刻胶的厚度保留2/3，第三区域光刻胶完全保留；
a2、刻蚀掉所述第四区域的全部膜层，露出所述基板；
a3、对光刻胶进行灰化处理，使所述第二区域和所述第三区域的光刻胶变薄，所述第一区域的光刻胶完全去除；
a4、刻蚀所述第一区域直至露出所述第一透明导电薄膜，所述第一区域形成所述第一电极；
a5、再次对光刻胶进行灰化处理，使所述第三区域光刻胶变薄，所述第二区域的光刻胶完全去除；
a6、刻蚀所述第二区域直至露出所述半导体薄膜，然后去除所述第三区域的光刻胶，所述第三区域形成所述数据线、源极和漏极。
3.根据权利要求1或2所述的方法，其特征在于，步骤c具体包括：
c1、依次形成第二透明导电薄膜和栅极金属薄膜，涂敷光刻胶并曝光形成光刻胶厚度不一的E、F和G区域，其中，所述E区域光刻胶完全保留，所述F区域光刻胶部分保留，所述G区域光刻胶完全去除；
c2、刻蚀掉所述G区域的所述第二透明导电薄膜和所述栅极金属薄膜，露出所述绝缘层薄膜；
c3、对光刻胶进行灰化处理，使所述E区域的光刻胶变薄，所述F区域的光刻胶完全去除；
c4、刻蚀掉所述F区域的所述栅极金属薄膜，露出所述第二透明导电薄膜，所述F区域形成所述第二电极和所述连接线，去除所述E区域的光刻胶，所述E区域形成所述栅线、所述栅极和所述公共电极线。
4.根据权利要求1-3任一项所述的方法，其特征在于，步骤a中，所述第二区域的部分所述半导体薄膜被刻蚀掉，以保证所述掺杂半导体薄膜被完全刻蚀。
5.根据权利要求1所述的方法，其特征在于，
制备所述第一透明导电薄膜和/或所述第二透明导电薄膜的材料，选自氧化铟锡、氧化铟锌、氧化铝锌中的一种或多种。
6.根据权利要求1所述的方法，其特征在于，
制备所述漏源金属薄膜和/或所述栅极金属薄膜的材料，选自钼、铝、铬、铜中的一种或多种。
7.根据权利要求1-6任一项所述的方法，其特征在于，
所述第一电极为像素电极，所述第二电极为公共电极，所述连接线通过位于漏极之上所述绝缘层薄膜中的过孔，以及位于第一电极之上所述绝缘层薄膜中的过孔，将所述漏极和所述第一电极连接在一起；或者，
所述第一电极为公共电极，所述第二电极为像素电极，所述连接线通过位于漏极之上所述绝缘层薄膜中的过孔将所述漏极和所述第二电极连接在一起，所述公共电极线通过位于所述第一电极之上的所述绝缘层薄膜中的过孔与所述公共电极相连接。
8.一种阵列基板，其特征在于，包括：
形成在基板上的第一透明导电薄膜；
有源层，设置在所述第一透明导电薄膜之上，所述有源层包括：半导体层和设置在所述半导体层上的掺杂半导体层，所述掺杂半导体层包括相互分离的第一部分和第二部分；
源极和漏极，分别设置在所述第一部分和第二部分之上；
绝缘层，覆盖在所述源极、所述漏极及所述半导体层上；
第二透明导电薄膜，覆盖在所述绝缘层之上；
栅极，隔着所述第二透明导电薄膜和所述绝缘层，设置在所述第一部分和所述第二部分之间的所述半导体层上。
9.根据权利要求8所述的阵列基板，其特征在于，还包括：像素电极和隔着绝缘层设置在所述像素电极之上的公共电极；
所述薄膜晶体管的所述绝缘层在对应所述漏极所在位置处设置有过孔，所述漏极通过连接线经所述过孔与所述像素电极相连接，所述连接线、所述公共电极与所述第二透明导电膜位于同一层。
10.根据权利要求8所述的阵列基板，其特征在于，还包括：公共电极和隔着绝缘层设置在所述公共电极之上的像素电极；
所述薄膜晶体管的所述绝缘层在对应所述漏极所在位置处设置有过孔，所述漏极通过连接线经所述过孔与所述像素电极相连接，所述连接线、所述像素电极与所述第二透明导电膜位于同一层。
11.根据权利要求9或10所述的阵列基板，其特征在于，还包括：
与所述公共电极相连的，且与所述公共电极位于同一层的所述公共电极线。
12.根据权利要求8-10任一项所述的阵列基板，其特征在于，还包括：
与所述源极相连，且与所述源极位于同一层的数据线。
13.一种显示装置，其特征在于，包括权利要求8-12任一项所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210436095.2A CN102931138B (zh) | 2012-11-05 | 2012-11-05 | 阵列基板及其制造方法、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210436095.2A CN102931138B (zh) | 2012-11-05 | 2012-11-05 | 阵列基板及其制造方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102931138A true CN102931138A (zh) | 2013-02-13 |
| CN102931138B CN102931138B (zh) | 2015-04-01 |
Family
ID=47645909
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210436095.2A Expired - Fee Related CN102931138B (zh) | 2012-11-05 | 2012-11-05 | 阵列基板及其制造方法、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102931138B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103728797A (zh) * | 2013-12-25 | 2014-04-16 | 合肥京东方光电科技有限公司 | 显示面板及其制作方法和显示装置 |
| CN108573928A (zh) * | 2018-04-13 | 2018-09-25 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| WO2018170973A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 |
| CN109037200A (zh) * | 2018-07-18 | 2018-12-18 | 易美芯光（北京）科技有限公司 | Led阵列结构及其制备方法 |
| WO2019223208A1 (zh) * | 2018-05-21 | 2019-11-28 | 武汉华星光电技术有限公司 | 非晶硅tft基板的制作方法 |
| CN113419384A (zh) * | 2021-06-17 | 2021-09-21 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法和显示面板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101105615A (zh) * | 2006-06-29 | 2008-01-16 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101350330A (zh) * | 2008-09-05 | 2009-01-21 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN101957530A (zh) * | 2009-07-17 | 2011-01-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102655117A (zh) * | 2011-11-09 | 2012-09-05 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、显示装置 |
| CN102683341A (zh) * | 2012-04-24 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和液晶显示器 |
| CN202473925U (zh) * | 2012-03-30 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种顶栅型tft阵列基板及显示装置 |
-
2012
- 2012-11-05 CN CN201210436095.2A patent/CN102931138B/zh not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101105615A (zh) * | 2006-06-29 | 2008-01-16 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其制造方法 |
| CN101350330A (zh) * | 2008-09-05 | 2009-01-21 | 上海广电光电子有限公司 | 薄膜晶体管阵列基板及其制造方法 |
| CN101957530A (zh) * | 2009-07-17 | 2011-01-26 | 北京京东方光电科技有限公司 | Tft-lcd阵列基板及其制造方法 |
| CN102655117A (zh) * | 2011-11-09 | 2012-09-05 | 京东方科技集团股份有限公司 | 阵列基板及制造方法、显示装置 |
| CN202473925U (zh) * | 2012-03-30 | 2012-10-03 | 京东方科技集团股份有限公司 | 一种顶栅型tft阵列基板及显示装置 |
| CN102683341A (zh) * | 2012-04-24 | 2012-09-19 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法和液晶显示器 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103728797A (zh) * | 2013-12-25 | 2014-04-16 | 合肥京东方光电科技有限公司 | 显示面板及其制作方法和显示装置 |
| CN103728797B (zh) * | 2013-12-25 | 2016-05-11 | 合肥京东方光电科技有限公司 | 显示面板及其制作方法和显示装置 |
| WO2018170973A1 (zh) * | 2017-03-22 | 2018-09-27 | 深圳市华星光电半导体显示技术有限公司 | 用于4m制程制备tft的光罩及4m制程tft阵列制备方法 |
| US10403654B2 (en) | 2017-03-22 | 2019-09-03 | Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Mask for manufacturing TFT in 4M production process and TFT array manufacturing method of 4M production process |
| CN108573928A (zh) * | 2018-04-13 | 2018-09-25 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| CN108573928B (zh) * | 2018-04-13 | 2020-12-29 | Tcl华星光电技术有限公司 | 一种tft阵列基板的制备方法及tft阵列基板、显示面板 |
| WO2019223208A1 (zh) * | 2018-05-21 | 2019-11-28 | 武汉华星光电技术有限公司 | 非晶硅tft基板的制作方法 |
| CN109037200A (zh) * | 2018-07-18 | 2018-12-18 | 易美芯光（北京）科技有限公司 | Led阵列结构及其制备方法 |
| CN113419384A (zh) * | 2021-06-17 | 2021-09-21 | 福州京东方光电科技有限公司 | 阵列基板及其制备方法和显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102931138B (zh) | 2015-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9799679B2 (en) | Thin film transistor array substrate, its manufacturing method and display device | |
| CN103928406B (zh) | 阵列基板的制备方法、阵列基板、显示装置 | |
| US10651204B2 (en) | Array substrate, its manufacturing method and display device | |
| US8895334B2 (en) | Thin film transistor array substrate and method for manufacturing the same and electronic device | |
| CN102931138B (zh) | 阵列基板及其制造方法、显示装置 | |
| EP3054483A1 (en) | Array substrate, manufacturing method therefor, and display apparatus | |
| EP3091568B1 (en) | Array substrate, manufacturing method therefor, display device and electronic product | |
| CN105070727B (zh) | 一种薄膜晶体管阵列基板、其制作方法及显示装置 | |
| JP6818554B2 (ja) | アレイ基板の製造方法、アレイ基板および表示装置 | |
| US9305945B2 (en) | TFT array substrate, manufacturing method of the same and display device | |
| US20160329361A1 (en) | Pixel structure, manufacturing method thereof and display panel | |
| WO2015027632A1 (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
| US9379147B2 (en) | Thin-film transistor array substrate and manufacturing method thereof | |
| WO2014166181A1 (zh) | 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置 | |
| JP5741992B2 (ja) | Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法 | |
| WO2016177213A1 (zh) | 阵列基板及其制造方法、显示装置 | |
| US9268182B2 (en) | Color filter substrate, TFT array substrate, manufacturing method of the same, and liquid crystal display panel | |
| CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
| CN102254861B (zh) | 薄膜晶体管矩阵基板及显示面板的制造方法 | |
| CN102637631B (zh) | 一种薄膜晶体管液晶显示器阵列基板的制造方法 | |
| WO2014117444A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| CN103219341A (zh) | 一种阵列基板及制备方法、显示装置 | |
| WO2015090007A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| JP2013073043A (ja) | 液晶表示装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20150401 Termination date: 20211105 |