CN103227148A - 一种阵列基板制备方法及阵列基板和显示装置 - Google Patents

一种阵列基板制备方法及阵列基板和显示装置 Download PDF

Info

Publication number
CN103227148A
CN103227148A CN2013101131458A CN201310113145A CN103227148A CN 103227148 A CN103227148 A CN 103227148A CN 2013101131458 A CN2013101131458 A CN 2013101131458A CN 201310113145 A CN201310113145 A CN 201310113145A CN 103227148 A CN103227148 A CN 103227148A
Authority
CN
China
Prior art keywords
photoresist
source
layer
drain electrode
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101131458A
Other languages
English (en)
Other versions
CN103227148B (zh
Inventor
秦纬
赵家阳
张元波
邹祥祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310113145.8A priority Critical patent/CN103227148B/zh
Priority to PCT/CN2013/078341 priority patent/WO2014161238A1/zh
Priority to US14/355,352 priority patent/US9502437B2/en
Publication of CN103227148A publication Critical patent/CN103227148A/zh
Application granted granted Critical
Publication of CN103227148B publication Critical patent/CN103227148B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种阵列基板制备方法及阵列基板和显示装置，涉及液晶显示技术领域，用于减少阵列基板制备过程中的构图工艺次数。该阵列基板的制备方法包括：形成包括栅线和栅电极的栅极金属层的图形，并在所述栅极金属层的图形上与栅极引线孔对应的位置处保留光刻胶；依次形成栅绝缘薄膜、半导体薄膜和源漏极金属薄膜；去除所述保留在所述栅极金属层的图形上与栅极引线孔对应的位置处的光刻胶，形成栅极引线孔；形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形；形成包括像素电极层和沟道的图形。

Description

一种阵列基板制备方法及阵列基板和显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种阵列基板制备方法及阵列基板和显示装置。
背景技术
现有技术中，TFT-LCD由TFT阵列基板和彩膜基板对盒而形成，阵列基板和彩膜基板之间滴注有液晶。一般地，TFT阵列基板包括基板，基板上设置有栅极金属层、栅极绝缘层、非晶半导体层、掺杂半导体层、源漏极金属层和像素电极层，源漏极金属层和像素电极层之间还间隔有绝缘层。栅极金属层中包括TFT的栅极和栅线，源漏极金属层中包括TFT的源极、漏极以及数据线，像素电极层中包括像素电极。
通常情况下，TFT的漏极通过穿过源漏极金属层和像素电极层之间的绝缘层的过孔而与像素电极电连接。此外，TFT阵列基板上还设置有栅极引线孔和源漏极引线端，栅极引线孔穿过栅极金属层之上的各层而延伸至栅级金属层，用于栅线与外部信号输入设备的连接从而为栅线提供电信号，而源漏极引线端延伸至源漏极金属层，用于数据线与外部信号输入设备的连接从而为数据线提供电信号。
目前，通常情况下，在这种TFT-LCD的阵列基板的制备过程中，至少需要四次构图工艺，第一次构图工艺形成栅极金属层，第二次构图工艺形成非晶半导体层、掺杂半导体层和源漏极金属层，第三次构图工艺形成包括用于漏极与像素电极电连接的过孔、栅极引线孔、源漏极引线端的保护层，第四次构图工艺形成像素电极层。
但是，由于构图工艺的次数直接影响着制作成本与良品率，因此，构图工艺次数越多，则生产周期越长，制作成本越高，良品率越低。因此，如何减少TFT-LCD的阵列基板的制备过程中所采用的构图工艺次数，是本领域技术人员亟需解决的技术问题。
发明内容
本发明实施例的主要目的在于，提供一种阵列基板制备方法及阵列基板和显示装置，用于减少TFT-LCD的阵列基板的制备过程中所采用的构图工艺的次数，从而有效降低制作成本，提高良品率。
为达到上述目的，本发明采用如下技术方案：
一方面，本发明提供一种阵列基板的制备方法，包括：
形成包括栅线和栅电极的栅极金属层的图形，并在所述栅极金属层的图形上与栅极引线孔对应的位置处保留光刻胶；
依次形成栅绝缘薄膜、半导体薄膜和源漏极金属薄膜；
去除所述保留在所述栅极金属层的图形上与栅极引线孔对应的位置处的光刻胶，形成栅极引线孔；
形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形；
形成包括像素电极层和沟道的图形。
一方面，本发明提供一种阵列基板，包括：
基板，所述基板上设置有包括栅线和栅电极的栅极金属层，所述栅极金属层上设置有栅极绝缘层、半导体层、包括源极、漏极和数据线的源漏极金属层、像素电极层，所述基板上设置有栅极引线孔和源漏极引线端；
所述栅极引线孔通过所述像素电极层与所述栅极金属层相连接。
一方面，本发明提供一种显示装置，所述显示装置包括本发明实施例提供的阵列基板。
本发明实施例提供的一种阵列基板制备方法及阵列基板和显示装置，在TFT阵列基板的制备过程中，在形成源漏极金属层和半导体层的图形后直接形成包括像素电极层和沟道的图形，即，栅极引线孔通过像素电极层与栅极金属层相连接。本发明实施例所述的TFT阵列基板的制备方法及阵列基板和显示装置采用较少的构图工艺，有效降低成本。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的TFT阵列基板的一个平面示意图；
图2为图1中F-F向、G-G向和H-H向的第七状态剖视图；
图3为本发明实施例提供的TFT阵列基板制备方法的一种流程示意图；
图4为本发明实施例提供的TFT阵列基板的第一次构图工艺后的平面示意图；
图5为图4所示A-A向和B-B向的第一状态剖视图；
图6为图4所示A-A向和B-B向的第二状态剖视图；
图7为图4所示A-A向和B-B向的第三状态剖视图；
图8为图4所示A-A向和B-B向的第四状态剖视图；
图9为图4所示A-A向和B-B向的第五状态剖视图；
图10为图4所示A-A向和B-B向的第六状态剖视图；
图11为本发明实施例提供的TFT阵列基板的第二次构图工艺后的平面示意图；
图12为图11所示C-C向、D-D向和E-E向的第一状态剖视图；
图13为图11所示C-C向、D-D向和E-E向的第二状态剖视图；
图14为图11所示C-C向、D-D向和E-E向的第三状态剖视图；
图15图1所示F-F向、G-G向和H-H向的第一状态剖视图；
图16为图1所示F-F向、G-G向和H-H向的第二状态剖视图；
图17为图1所示F-F向、G-G向和H-H向的第三状态剖视图；
图18为图1所示F-F向、G-G向和H-H向的第四状态剖视图；
图19为图1所示F-F向、G-G向和H-H向的第五状态剖视图；
图20为图1所示F-F向、G-G向和H-H向的第六状态剖视图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供的阵列基板的制备方法，具体可以包括：
形成包括栅线和栅电极的栅极金属层的图形，并在栅极金属层的图形上与栅极引线孔对应的位置处保留光刻胶；
依次形成栅绝缘薄膜、半导体薄膜和源漏极金属薄膜；
去除保留在所述栅极金属层的图形上与栅极引线孔对应的位置处的光刻胶，形成栅极引线孔；
形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形；
形成包括像素电极层和沟道的图形。
本发明实施例提供的阵列基板的制备方法，由于在形成源漏极金属层和半导体层的图形后直接形成包括像素电极层和沟道的图形，即像素电极层直接设置在源漏极金属层上，像素电极层直接与源漏极金属层电连接而不需要通过过孔相连接，而且，栅极引线孔通过像素电极层与栅极金属层相连接，源漏极引线端通过像素电极层与源漏极金属层相连接。本发明实施例所述的TFT阵列基板的制备方法采用三次构图工艺，有效降低成本。
进一步的，在本发明的一个实施例中，形成包括像素电极层和沟道的图形的步骤包括：
形成包括像素电极层和沟道的图形，并保留像素电极层的图形上的光刻胶；
在形成包括像素电极层和沟道的图形的步骤后，该方法还包括：
形成绝缘保护薄膜；
去除保留在像素电极层的图形上的光刻胶，一并将形成在光刻胶上的绝缘保护薄膜一起剥离，以在所述沟道上方形成绝缘保护结构。
进一步的，在本发明的一个实施例中，所述形成包括栅线和栅电极的栅极金属层的图形，并在所述栅极金属层的图形上与栅极引线孔对应的位置处保留光刻胶的步骤包括：
在基板上形成栅极金属薄膜；
涂覆光刻胶；
在所述栅极金属薄膜的与栅极引线孔对应的位置处形成第一子光刻胶，在所述栅极金属薄膜除与所述栅极引线孔对应的位置之外的位置形成第二子光刻胶，且所述第一子光刻胶的厚度大于第二子光刻胶的厚度；
形成包括栅线和栅电极的栅极金属层的图形；
去除部分厚度的第一子光刻胶，去除全部的第二子光刻胶。
可选的，所述第一子光刻胶的厚度为1-4微米，所述第二子光刻胶的厚度为0.5-2微米。
可选的，在本发明的一个实施例中，所述形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形的步骤包括：
涂覆光刻胶；
在所述栅极引线孔中的栅极金属层的图形上保留第二光刻胶；
形成所述半导体层图形和所述源漏极金属层图形；
去除所述第二光刻胶。
可选的，在本发明的一个实施例中，所述形成包括像素电极层和沟道的图形的步骤包括：
形成透明导电薄膜；
在所述透明导电薄膜上涂覆光刻胶，形成所述像素电极层和沟道的图形对应的第三光刻胶，所述第三光刻胶包括保留在所述透明导电薄膜上与所述栅极引线孔对应的位置处的光刻胶和保留在所述透明导电薄膜上与源漏极引线端对应的位置处的光刻胶；
形成所述像素电极层和沟道的图形，并在形成所述像素电极层和沟道后保留所述第三光刻胶。
进一步的，在本发明的一个实施例中，所述形成所述像素电极层和沟道的图形，并在形成所述像素电极层和沟道后保留所述第三光刻胶的步骤包括：
对所述第三光刻胶暴露的透明导电薄膜进行刻蚀，形成所述像素电极层的图形；
继续对所述第三光刻胶图样暴露的透明导电薄膜之下的源漏极金属层图形、半导体层图形进行刻蚀，形成所述沟道的图形。
相应的，本发明实施例提供的阵列基板，具体可以包括：
基板，所述基板上设置有包括栅线和栅电极的栅极金属层，所述栅极金属层上设置有栅极绝缘层、半导体层、包括源极、漏极和数据线的源漏极金属层、像素电极层，所述基板上设置有栅极引线孔和源漏极引线端；
所述栅极引线孔通过所述像素电极层与所述栅极金属层相连接。
本发明实施例提供的阵列基板，像素电极层直接与源漏极金属层连接而不需要通过过孔相连接，而且，栅极引线孔通过像素电极层与栅极金属层相连接，这样一来，在这种TN型TFT阵列基板的制备方法中，通过剥离的方式获得栅极引线孔，不需要通过构图工艺形成源漏极引线端，构图工艺的次数减少，从而能够有效降低成本，提高良品率。
具体的，本发明实施例所述像素电极层可以直接设置在源漏极金属层上。
具体的，本发明实施例源漏极引线端可以通过像素电极层与源漏极金属层相连接。
具体的，在本发明的一个实施例中，在阵列基板中，源极、漏极的沟道区域设置有绝缘保护结构。
根据前文背景技术的描述可知，源漏极引线端用于将数据线与外部信号输入设备的连接，因此，可选的，在本发明的一个实施例中：
源漏极引线端设置在数据线上；
所述像素电极层包括设置在所述的数据线上的透明导电层，即透明导电层和像素电极是同层制作的，从而是源漏极引线端通过透明导电层与数据线相连接。
需要说明的是，本发明实施例提供的阵列基板，可以为TN(TwistedNematic，扭曲向列)型TFT(Thin Film Transistor，薄膜晶体管)阵列基板。
以下通过具体的实施例对本发明实施例提供的阵列基板以及阵列基板的制作方法进行详细说明。
结合图1和图2所示，图1为本发明实施例提供的一种TFT阵列基板的平面示意图，图2为图1中F-F向、G-G向和H-H向的剖视图，结合后文将述的该阵列基板的制作方法，该剖视图为制作方法中的图1中F-F向、G-G向和H-H向的第七状态剖视图。
本实施例的TFT阵列基板，具体可以包括：
基板1，举例而言，基板1可采用玻璃基板或石英基板；
基板1上设置有栅极金属层2，其中，栅极金属层2包括TFT的栅电极21和栅线22；
栅极金属层2上设置有栅极绝缘层3、包括非晶硅半导体层4和掺杂层5的半导体层、源漏极金属层6、像素电极层7；
源漏极金属层6包括TFT的源极61、漏极62以及数据线63；
像素电极层7由透明导电薄膜形成，其中，像素电极层7包括像素电极71；
基板上还设置有栅极引线孔11和源漏极引线端12，图1中G-G向所截位置为栅极引线孔11所在的位置，而H-H向所截位置为源漏极引线端12所在的位置，栅极引线孔11用于栅线22与外部信号输入设备(未示出)的连接从而为栅线22提供电信号，而源漏极引线端12用于数据线63与外部信号输入设备(未示出)的连接从而为数据线63提供电信号；
进一步的，源极61、漏极62的沟道区域具有绝缘保护结构8。
特别的，本实施例中，像素电极层7是直接设置在源漏极金属层6之上的，数据线63实质上为金属和透明导电薄膜组成的双层结构，而像素电极71直接贴接于漏极62从而与漏极62电连接，亦即两者之间未间隔绝缘层，两者之间不需要通过过孔电连接；而源极61之上也贴接有像素电极层7中的透明导电薄膜，而且，栅极引线孔11通过像素电极层7中的透明导电薄膜连接到栅极金属层2即栅线22上，而源漏极引线端12通过像素电极层7中的透明导电薄膜与源漏极金属层6即数据线63相连接。
具体的，数据线63上的透明导电薄膜与像素电极71同层制作。
本发明实施例中的阵列基板，一方面，像素电极层7直接设置在源漏极金属层6上，即像素电极层7直接与源漏极金属层6电连接而不需要通过过孔相连接，而且，栅极引线孔11通过像素电极层7与栅极金属层2相连接，源漏极引线端12通过像素电极层7与源漏极金属层6相连接，这样一来，在这种阵列基板的制备方法中，不需要通过构图工艺形成用于像素电极层7与源漏极金属层6电连接的过孔，而且不需要通过构图工艺形成栅极引线孔11和源漏极引线端12，因此，能够减少构图工艺的次数，从而能够有效降低成本，提高良品率。
另一方面，由于像素电极层7直接与源漏极金属层6电连接使得数据线63实质上为金属和透明导电薄膜组成的双层结构，可以有效减少数据线63的电阻。同理，像素电极71直接贴接于漏极62从而与漏极62电连接，能够有效减少接触电阻，而栅极引线孔11通过像素电极层7中的透明导电薄膜连接到栅极金属层2即栅线22上，这样，在外部信号输入设备通过栅极引线孔11与栅线22连接时，同样可以有效减少外部信号输入设备与栅线22之间的接触电阻，同理，源漏极引线端12通过像素电极层7中的透明导电薄膜与源漏极金属层6即数据线63相连接，在外部信号输入设备通过源漏极引线段22与数据线63连接时，同样可以有效减少外部信号输入设备与数据线63之间的接触电阻。
需要说明的是，本发明实施例中所谓的构图工艺，可以包括光刻胶涂覆、曝光、显影、刻蚀、光刻胶剥离等步骤中的至少一个步骤。
相应的，本发明实施例还提供了上述本发明实施例提供的TFT阵列基板的制备方法。需要说明的是，为了方便描述，将形成TFT阵列基板中的各层结构的薄膜标记为与该薄膜所形成的层的图形结构相同的附图标记，例如，栅极金属层的附图标记为2，而形成栅极金属层图形的栅极金属薄膜也标记为2。
如图3所示，本发明实施例提供的制备方法包括以下步骤：
S11，在基板上形成栅极金属薄膜，通过第一构图工艺形成包括栅线和栅电极的栅极金属层图形，并在所述栅极金属层图形的与栅极引线孔对应的位置处保留光刻胶。
结合图4至图8所示，可选的，本步骤具体可按照以下方式执行，其中，图4为本步骤后所形成的阵列基板的结构示意图，图5至图8为图4中A-A向和B-B向对应的横截面经过先后的工艺步骤后的不同状态视图，其中，B-B向所截位置对应栅极引线孔所在位置。
本步骤中，首先，在基板上1上形成栅极金属薄膜2，基板1可以是透明玻璃基板也可以是石英基板。形成栅极金属薄膜2后，图4中的A-A向和B-B向对应的横截面的状态参见图5的第一状态剖视图。具体的，可以采用溅射或热蒸发的方法在基板1上沉积一层厚度为500～4000埃的金属薄膜。其中，栅极金属薄膜2可以使用Cr、W、Ti、Ta、Mo、Al、Cu等金属及其合金，当然，栅极金属薄膜2也可以由多层金属薄膜组成，本发明在此不做限定。
然后，在栅极金属薄膜2上，涂覆光刻胶，具体而言，可涂覆厚度约为1～4微米的光刻胶，接下来，通过半透曝光工艺并显影形成第一光刻胶图样10。形成第一光刻胶图样10后，图4中的A-A向和B-B向对应的横截面的状态参见图6第二状态剖视图。第一光刻胶图样10包括在在栅极金属薄膜2的与栅极引线孔11对应的位置处的第一子光刻胶(见图6的左侧视图)和在栅极金属薄膜2的除与栅极引线孔11对应的位置之外的其他位置处的第二子光刻胶(见图6的右侧视图)，且第一子光刻胶的厚度大于第二子光刻胶。具体的，第一子光刻胶的厚度约为1～4微米，而第二子光刻胶的厚度约为0.5～2微米。
然后，对第一光刻胶图样10暴露的栅极金属薄膜进行刻蚀，从而形成成包括栅线和栅电极的栅极金属层2的图形，刻蚀后，图4中的A-A向和B-B向对应的横截面的状态参见图7的第三状态剖视图。
具体的，可以采用化学方法进行酸刻蚀，所用的酸可以是一定浓度的硫酸，硝酸，醋酸及混合酸，用于刻蚀出栅极线及栅极引线的图形，以形成栅极金属层2的图形。
接下来，可通过干法灰化工艺，减薄第一光刻胶图样10，具体可在含氧气氛下进行光刻胶的减薄，从而去除部分厚度的第一子光刻胶，即使栅极金属层2的图形与栅极引线孔11对应的位置处保留有光刻胶，而去除全部的第二子光刻胶，即去除其他位置处的光刻胶。具体的，可将第一子光刻胶灰化成厚度约为0.5～2微米，而其他位置的第二子光刻胶完全灰化掉。经过干法灰化处理后，图4中的A-A向和B-B向对应的横截面的状态参见图8的第四状态剖视图。
经过上述处理后，形成了如图4所示的阵列基板的早期结构。
可以理解的是，本发明实施例中，为了方便理解，各附图均是阵列基板的一部分，实际上阵列基板包括若干个附图所示的部分。
S12，在完成前述步骤的基板上，依次形成栅绝缘薄膜、半导体薄膜和源漏极金属薄膜。
本步骤中，在形成了栅极金属层2图形的基板1上进行多层膜的沉积，连续沉积栅极绝缘薄膜3、半导体薄膜和源漏极金属薄膜6，其中，半导体薄膜可具体包括非晶半导体薄膜和掺杂半导体薄膜，例如可以是非晶硅薄膜4和掺杂半导体薄膜5，掺杂半导体薄膜5例如可以是n型硅薄膜。经过本步骤后，图4中A-A向和B-B向对应的横截面状态参见如图9所示的第五状态剖视图，由于在S11步骤中，栅极引线孔11处的栅极金属层2的图形上保留有一定厚度的第一子光刻胶，因此，所沉积的多层膜均沉积在所保留的第一子光刻胶上。
具体的，可以利用化学汽相沉积法在基板1上连续淀积1000～6000埃的栅极绝缘层薄膜3、1000～6000埃的非晶硅薄膜4、200～1000埃的n型硅薄膜5，以及1000～7000埃的源漏极金属薄膜6。当然，而基板1上沉积该多层膜的方法也可以是其他方法，在此不作限定。
需要说明的是，用于栅极绝缘薄膜3的材料通常是氮化硅，也可以是氧化硅和氮氧化硅。
S13，在完成前述步骤的基板上，通过剥离工艺去除保留在栅极金属层图形的与栅极引线孔对应的位置处的光刻胶，使得在该栅极引线孔对应的位置处形成的栅绝缘薄膜、半导体薄膜和源漏极金属薄膜一起剥离，以形成栅极引线孔。
本步骤中，具体的，通过剥离工艺，去除掉保留在栅极引线孔22位置处的栅极金属层2图形上的光刻胶10，使得该位置之上的栅极金属层2的图形、栅极引线位置的栅极绝缘层3的图形、半导体薄膜(非晶半导体薄膜4和掺杂半导体薄膜5)、和源漏极金属薄膜6一起剥离掉，从而形成了栅极引线孔11的初始结构。
经过本步骤后，图4中A-A向和B-B向对应的横截面状态参见如图10所示的第六状态剖视图。
S14，在完成前述步骤的基板上，通过第二构图工艺形成包括源极、漏极和数据线的源漏极金属层图形和半导体层图形。
其中，源漏极金属层6的图形包括与源漏极引线端12对应的金属薄膜部分。
结合图11至图14所示，可选的，本步骤具体可按照以下方式执行，其中，图11为本步骤后所形成的阵列基板的结构示意图，图12至图14为图12中C-C向、D-D向和E-E向对应的横截面经过先后的工艺步骤后的不同状态的剖视图，其中，D-D向所截位置对应栅极引线孔所在位置，E-E线所截位置对应源漏极引线端所在位置。
首先，在形成有栅极金属层2的图形、栅绝缘薄膜3、半导体薄膜(非晶半导体薄膜4和掺杂半导体薄膜5)和源漏极金属薄膜6的基板上，涂覆光刻胶，通过曝光工艺并显影形成半导体层(非晶半导体层4和掺杂半导体层5)和源漏极金属层6对应的第二光刻胶图样20，并且在栅极引线孔11中的栅极金属层部分上保留光刻胶，以保护栅极引线孔11中的栅极金属层2的图形部分。
具体的，采用掩模版、通过曝光工艺并显影，在玻璃基板上形成第二光刻胶图样20，第二光刻胶图样20中包括源漏极金属层6图形上与源漏极引线端12对应的金属薄膜部分上保留的光刻胶、在栅极引线孔11对应的位置处的栅极金属层2的图形上保留的光刻胶20’以保护栅极引线孔中的栅极金属层2的图形部分。显影后，图11中C-C向、D-D向和E-E向对应的横截面状态参见图12所示的第一状态剖视图。
然后，对第二光刻胶图样20暴露的源漏极金属薄膜3，以及第二光刻胶图样20暴露的源漏极薄膜3之下的半导体薄膜(非晶半导体薄膜4和掺杂半导体薄膜5)进行刻蚀，以形成半导体层图形(非晶半导体层4和掺杂半导体层5)和源漏极金属层6的图形。可选的，首先，对第二光刻胶图样20暴露的漏极金属薄膜6进行干法或湿法刻蚀，以形成源漏极金属层6的图形；然后，继续对第二光刻胶图样20暴露的漏极金属薄膜6之下的半导体薄膜(非晶半导体薄膜4和掺杂半导体薄膜5)进行干法或湿法刻蚀，以形成半导体层图形(非晶半导体层4图形和掺杂半导体层5图形)。
刻蚀后，图11中C-C向、D-D向和E-E向对应的横截面状态参见图13所示的第二状态剖视图。由于在栅极引线孔11中的栅极金属层2图形部分上保留光刻胶20’，因此，在光刻胶20’的保护下，半导体层图形和源漏极金属层6图形的刻蚀不会影响到栅极引线孔11中的栅极金属层2的图形。
然后，去除第二光刻胶图样20，即通过剥离工艺，去除源漏极金属层6的图形、半导体层图形(非晶半导体层4和掺杂半导体层5)之上的光刻胶20以及栅极引线孔中的光刻胶20’。去除第二光刻胶图样20后，图12中C-C向、D-D向和E-E向对应的横截面状态参见图14所示的第三状态剖视图。
本步骤中，经过上述处理后，形成了如图11所示的阵列基板的结构。
S15，在完成前述步骤的基板上，形成透明导电薄膜，通过第三构图工艺形成像素电极层图形和沟道图形，并保留像素电极层图形上的光刻胶，该像素电极层图形中包括形成在栅极引线孔中的栅极金属层图形上的图形以及形成在与源漏极引线端对应的位置处的源极金属层图形上的图形。
结合图1、图15至图19所示，可选的，本步骤具体可按照以下方式执行，图15至图19为图1中F-F向、G-G向和H-H向对应的横截面经过先后的工艺步骤后的不同状态的剖视图，其中，G-G向所截位置对应栅极引线孔所在位置，H-H向所截位置对应源漏极引线端所在位置。
首先，在形成有栅极金属层2的图形、栅极绝缘层3图形、半导体层图形(非晶半导体层4的图形和掺杂半导体层5的图形)和源漏极金属层6的图形的基板上，沉积透明导电薄膜。
具体的，在整个基板1上沉积一层厚度在100～1000埃之间的透明导电薄膜7，沉积透明导电薄膜后，图1中F-F向、G-G向和H-H向的横截面状态参见图15所示的第一状态剖视图。栅极引线孔11中的栅极金属层图形上以及源漏极引线端12所对应的源漏极金属层6的图形的部分上均沉积了透明导电薄膜7。其中，常用的透明导电薄膜的材料可以为ITO或IZO，本发明在此不作限定。
然后，在形成有栅极金属层2的图形、栅绝缘层3的图形、半导体层图形(非晶半导体层4的图形和掺杂半导体层5的图形)、源漏极金属层6的图形并沉积有透明导电薄膜7的基板上，涂覆光刻胶。通过曝光工艺并显影形成像素电极层7的图形和沟道9图形对应的第三光刻胶图样30。显影后，图1中F-F向、G-G向和H-H向的横截面状态参见图16所示的第二状态剖视图，第三光刻胶图样30包括保留在所述透明导电薄膜上与所述栅极引线孔对应的位置处的光刻胶和保留在所述透明导电薄膜上与源漏极引线端对应的位置处的光刻胶。
接下来，对第三光刻胶图样30暴露的透明导电薄膜7，以及第三光刻胶图样30暴露的透明导电薄膜7之下的源漏极金属层6的图形、半导体层图形(非晶半导体层4图形和掺杂半导体层5图形)进行刻蚀，从而形成像素电极层7图形和初始的沟道9图形。需要说明的是，在形成像素电极层7图形和沟道9图形后要保留第三光刻胶图样30。
具体的，首先，对第三光刻胶图样30暴露的透明导电薄膜7进行化学刻蚀，以形成像素电极层7图形，刻蚀后，图1中F-F向、G-G向和H-H向的横截面状态参见图17所示的第三状态剖视图。
然后，继续对第三光刻胶图样30暴露的透明导电薄膜7之下的源漏极金属层2图形、部分半导体层图形(非晶硅半导体层4图形和部分的掺杂层5图形)进行干法刻蚀，以彻底形成沟道9图形。对源漏极金属层2图形进行刻蚀后，图1中F-F向、G-G向和H-H向的横截面状态参见图18所示的第四状态剖视图，接下来对半导体层图形进行刻蚀后，图1中F-F向、G-G向和H-H向的横截面状态参见图19所示的第五状态剖视图。
S16，在完成前述步骤的基板上，形成绝缘薄膜以形成绝缘保护结构。
具体的，可利用化学汽相沉积法在基板1上淀积厚度为1000～6000埃的绝缘薄膜8，从而在沟道9图形中沉积了绝缘保护结构8。本步骤后，图1中F-F向、G-G向和H-H向的横截面状态参见图20所示的第六状态剖视图。
S17，在完成前述步骤的基板上，通过剥离工艺去除保留在像素电极层图形上的光刻胶，使得形成在光刻胶上的绝缘薄膜一起剥离。
具体的，可参见图2所示，通过剥离工艺，去除掉像素电极层7图形上的光刻胶图样30，使得沉积在光刻胶图样30上的绝缘薄膜一起剥离。
综上，结合图1和图2所示，经过上述处理后，形成了本发明实施例提供的TN型TFT阵列基板，包括：基板1，基板1上设置有栅极金属层2；栅极金属层2上设置有栅极绝缘层3、包括非晶硅半导体层4和掺杂层5的半导体层、源漏极金属层6、像素电极层7和绝缘保护层8；基板上还设置有栅极引线孔11和源漏极引线端12，像素电极层7是直接设置在源漏极金属层6之上的，两者之间不需要通过过孔连接；栅极引线孔11通过像素电极层7中的透明导电薄膜连接到栅极金属层2上，而源漏极引线端12通过像素电极层7中的透明导电薄膜与源漏极金属层6相连接。
通过上述方法实施例的描述可知，本发明实施例提供的TN型TFT阵列基板及其制备方法，在其制备方法中仅需要采用三次构图工艺，因此，和现有技术相比，减少了构图工艺的次数，从而能够有效降低成本，提高良品率。
相应的，本发明实施例还提供了一种显示器件，该显示器件包括前述任意一个实施例的阵列基板，在此不作赘述。该显示器件的其他部分可参照现有技术。
所述显示器件包括液晶面板、电子纸、OLED(Organic Light-EmittingDiode，有机发光二极管)面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件，在本发明中不做限定。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种阵列基板的制备方法，其特征在于，包括：
形成包括栅线和栅电极的栅极金属层的图形，并在所述栅极金属层的图形上与栅极引线孔对应的位置处保留光刻胶；
依次形成栅绝缘薄膜、半导体薄膜和源漏极金属薄膜；
去除所述保留在所述栅极金属层的图形上与栅极引线孔对应的位置处的光刻胶，形成栅极引线孔；
形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形；
形成包括像素电极层和沟道的图形。
2.根据权利要求1所述的制备方法，其特征在于，所述形成包括像素电极层和沟道的图形包括：
形成包括像素电极层和沟道的图形，并保留所述像素电极层的图形上的光刻胶；
在所述形成包括像素电极层和沟道的图形后，所述方法还包括：
形成绝缘保护薄膜；
去除保留在所述像素电极层的图形上的光刻胶，一并将形成在所述光刻胶上的绝缘保护薄膜一起剥离，以在所述沟道上方形成绝缘保护结构。
3.根据权利要求1所述的制备方法，其特征在于，所述形成包括栅线和栅电极的栅极金属层的图形，并在所述栅极金属层的图形上与栅极引线孔对应的位置处保留光刻胶的步骤包括：
在基板上形成栅极金属薄膜；
涂覆光刻胶；
在所述栅极金属薄膜的与栅极引线孔对应的位置处形成第一子光刻胶，在所述栅极金属薄膜除与所述栅极引线孔对应的位置之外的位置形成第二子光刻胶，且所述第一子光刻胶的厚度大于所述第二子光刻胶的厚度；
形成包括栅线和栅电极的栅极金属层的图形；
去除部分厚度的所述第一子光刻胶，去除全部的所述第二子光刻胶。
4.根据权利要求3所述的制备方法，其特征在于，
所述第一子光刻胶的厚度为1-4微米，所述第二子光刻胶的厚度为0.5-2微米。
5.根据权利要求1至4任一项所述的制备方法，其特征在于，所述形成包括源极、漏极和数据线的源漏极金属层和半导体层的图形的步骤包括：
涂覆光刻胶；
在所述栅极引线孔中的栅极金属层的图形上保留第二光刻胶；
形成所述半导体层图形和所述源漏极金属层图形；
去除所述第二光刻胶。
6.根据权利要求1至5任一项所述的制备方法，其特征在于，所述形成包括像素电极层和沟道的图形的步骤包括：
形成透明导电薄膜；
在所述透明导电薄膜上涂覆光刻胶，形成所述像素电极层和沟道的图形对应的第三光刻胶，所述第三光刻胶包括保留在所述透明导电薄膜上与所述栅极引线孔对应的位置处的光刻胶和保留在所述透明导电薄膜上与源漏极引线端对应的位置处的光刻胶；
形成所述像素电极层和沟道的图形，并在形成所述像素电极层和沟道后保留所述第三光刻胶。
7.根据权利要求6所述的制备方法，其特征在于，所述形成所述像素电极层和沟道的图形，并在形成所述像素电极层和沟道后保留所述第三光刻胶的步骤包括：
对所述第三光刻胶暴露的透明导电薄膜进行刻蚀，形成所述像素电极层的图形；
继续对所述第三光刻胶图样暴露的透明导电薄膜之下的源漏极金属层图形、半导体层图形进行刻蚀，形成所述沟道的图形。
8.一种阵列基板，包括基板，所述基板上设置有包括栅线和栅电极的栅极金属层，所述栅极金属层上设置有栅极绝缘层、半导体层、包括源极、漏极和数据线的源漏极金属层、像素电极层，所述基板上设置有栅极引线孔和源漏极引线端，其特征在于，
所述栅极引线孔通过所述像素电极层与所述栅极金属层相连接。
9.根据权利要求8所述的阵列基板，其特征在于，所述像素电极层直接设置在所述源漏极金属层上。
10.根据权利要求9所述的阵列基板，其特征在于，所述源漏极引线端通过所述像素电极层与所述源漏极金属层相连接。
11.根据权利要求8至10任一项所述的阵列基板，其特征在于，所述源极、漏极的沟道区域具有绝缘保护结构。
12.根据权利要求8至10任一项所述的阵列基板，其特征在于，
所述源漏极引线端设置在所述数据线上；
所述像素电极层包括设置在所述的数据线上的透明导电层。
13.一种显示装置，其特征在于，包括权利要求8至12任一项所述的阵列基板。
CN201310113145.8A 2013-04-02 2013-04-02 一种阵列基板制备方法及阵列基板和显示装置 Expired - Fee Related CN103227148B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310113145.8A CN103227148B (zh) 2013-04-02 2013-04-02 一种阵列基板制备方法及阵列基板和显示装置
PCT/CN2013/078341 WO2014161238A1 (zh) 2013-04-02 2013-06-28 阵列基板制备方法及阵列基板和显示装置
US14/355,352 US9502437B2 (en) 2013-04-02 2013-06-28 Method of manufacturing array substrate, array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310113145.8A CN103227148B (zh) 2013-04-02 2013-04-02 一种阵列基板制备方法及阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN103227148A true CN103227148A (zh) 2013-07-31
CN103227148B CN103227148B (zh) 2015-12-23

Family

ID=48837537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310113145.8A Expired - Fee Related CN103227148B (zh) 2013-04-02 2013-04-02 一种阵列基板制备方法及阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9502437B2 (zh)
CN (1) CN103227148B (zh)
WO (1) WO2014161238A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865758A (zh) * 2015-06-09 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板及液晶显示装置
CN104966720A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN106328587A (zh) * 2016-08-26 2017-01-11 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示面板
CN106932986A (zh) * 2017-04-17 2017-07-07 深圳市华星光电技术有限公司 阵列基板结构及阵列基板的制备方法
WO2018103599A1 (zh) * 2016-12-08 2018-06-14 惠科股份有限公司 主动开关阵列基板及其制备方法
US10192909B2 (en) 2017-04-17 2019-01-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate structure and manufacturing method of array substrate
WO2023221782A1 (zh) * 2022-05-18 2023-11-23 京东方科技集团股份有限公司 显示面板、显示面板的制作方法及显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107464836B (zh) * 2017-07-19 2020-04-10 深圳市华星光电半导体显示技术有限公司 一种顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101556935A (zh) * 2009-05-14 2009-10-14 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法
CN101577255A (zh) * 2009-03-30 2009-11-11 上海广电光电子有限公司 Tft阵列基板制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
CN102456620B (zh) * 2010-10-22 2015-04-15 北京京东方光电科技有限公司 阵列基板及其制造方法
CN103515375B (zh) * 2012-06-18 2016-01-20 京东方科技集团股份有限公司 阵列基板及其制造方法、以及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577255A (zh) * 2009-03-30 2009-11-11 上海广电光电子有限公司 Tft阵列基板制造方法
CN101556935A (zh) * 2009-05-14 2009-10-14 上海广电光电子有限公司 薄膜晶体管阵列基板制造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104865758A (zh) * 2015-06-09 2015-08-26 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板及液晶显示装置
US10042216B2 (en) 2015-06-09 2018-08-07 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, liquid crystal panel and liquid crystal display device
CN104966720A (zh) * 2015-07-14 2015-10-07 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
WO2017008331A1 (zh) * 2015-07-14 2017-01-19 深圳市华星光电技术有限公司 Tft基板结构及其制作方法
CN106328587A (zh) * 2016-08-26 2017-01-11 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、液晶显示面板
WO2018103599A1 (zh) * 2016-12-08 2018-06-14 惠科股份有限公司 主动开关阵列基板及其制备方法
US10770488B2 (en) 2016-12-08 2020-09-08 HKC Corporation Limited Active switch array substrate and method for manufacturing the same
CN106932986A (zh) * 2017-04-17 2017-07-07 深圳市华星光电技术有限公司 阵列基板结构及阵列基板的制备方法
WO2018192052A1 (zh) * 2017-04-17 2018-10-25 深圳市华星光电半导体显示技术有限公司 阵列基板结构及阵列基板的制备方法
US10192909B2 (en) 2017-04-17 2019-01-29 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate structure and manufacturing method of array substrate
WO2023221782A1 (zh) * 2022-05-18 2023-11-23 京东方科技集团股份有限公司 显示面板、显示面板的制作方法及显示装置

Also Published As

Publication number Publication date
WO2014161238A1 (zh) 2014-10-09
US20150179669A1 (en) 2015-06-25
US9502437B2 (en) 2016-11-22
CN103227148B (zh) 2015-12-23

Similar Documents

Publication Publication Date Title
CN103227148B (zh) 一种阵列基板制备方法及阵列基板和显示装置
CN101814455B (zh) 制造阵列基板的方法
CN102646632B (zh) 阵列基板及其制作方法和显示装置
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
US10340354B2 (en) Manufacturing method of thin-film transistor (TFT) array substrate
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US10566458B2 (en) Array substrate and method for manufacturing the same
US9761616B2 (en) Manufacturing method of array substrate with reduced number of patterning processes array substrate and display device
CN110164873B (zh) 阵列基板的制作方法、阵列基板、显示面板及显示装置
US10651204B2 (en) Array substrate, its manufacturing method and display device
US9263480B2 (en) Method for fabricating array substrate of display using multiple photoresists
US20190051679A1 (en) Array Substrate and Display Device
CN104681567A (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN102496625A (zh) 薄膜晶体管、画素结构及其制造方法
US20140080254A1 (en) Fabricating Method Of Thin Film Transistor, Fabricating Method Of Array Substrate And Display Device
CN109524419A (zh) Tft阵列基板的制作方法
WO2020164438A1 (zh) 触控显示面板和显示装置
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
CN102902111A (zh) 形成透明电极以及制造液晶显示装置的阵列基板的方法
US11114476B2 (en) Manufacturing method of TFT array substrate, TFT array substrate and display panel
CN104576526A (zh) 一种阵列基板及其制备方法和显示装置
CN107275343B (zh) 底栅型tft基板的制作方法
CN103094204A (zh) 制造液晶显示装置的阵列基板的方法
CN104617049A (zh) 一种阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151223

CF01 Termination of patent right due to non-payment of annual fee