CN101908537B - 用于显示设备的阵列基板及其制造方法 - Google Patents

用于显示设备的阵列基板及其制造方法 Download PDF

Info

Publication number
CN101908537B
CN101908537B CN2009101794568A CN200910179456A CN101908537B CN 101908537 B CN101908537 B CN 101908537B CN 2009101794568 A CN2009101794568 A CN 2009101794568A CN 200910179456 A CN200910179456 A CN 200910179456A CN 101908537 B CN101908537 B CN 101908537B
Authority
CN
China
Prior art keywords
layer
oxide semiconductor
auxiliary patterns
semiconductor layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101794568A
Other languages
English (en)
Other versions
CN101908537A (zh
Inventor
金勇烨
柳昌逸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101908537A publication Critical patent/CN101908537A/zh
Application granted granted Critical
Publication of CN101908537B publication Critical patent/CN101908537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Abstract

用于显示设备的阵列基板及其制造方法。一种用于显示设备的阵列基板包括：具有像素区域的基板；基板上的选通线和栅极，栅极连接到选通线；选通线和栅极上的栅绝缘层；栅极上方且位于栅绝缘层上的氧化物半导体层；氧化物半导体层上的辅助图案，辅助图案具有包括钛和钛合金之一的第一部分以及包括钛氧化物的第二部分；辅助图案上的源极和漏极，源极和漏极设置在辅助图案的第一部分上方并且彼此隔开，以露出辅助图案的第二部分；栅绝缘层上方的数据线，数据线与选通线交叉以限定像素区域，并且数据线连接到源极；源极、漏极和数据线上的钝化层，钝化层具有露出漏极的漏接触孔；钝化层上的像素电极，像素电极通过漏接触孔连接到漏极。

Description

用于显示设备的阵列基板及其制造方法
技术领域
本申请涉及用于显示设备的阵列基板，更具体地，涉及包括具有阳极半导体层的薄膜晶体管的阵列基板，以及该阵列基板的制造方法。
背景技术
本申请要求2009年6月3日提交的韩国专利申请No.2009-0049214的优先权，此处以引证的方式并入其全部内容。
随着信息时代的发展，已经开发出处理和显示大量信息的显示设备。在各种类型的显示设备中，重量轻、外形薄、功率低的液晶显示(LCD)设备或电致发光显示(ELD)设备代替了阴极射线管(CRT)设备。
在LCD设备中，因为其高分辨率和对显示运动图像的优良适应性，采用以矩阵结构设置的开关元件和像素电极的有源矩阵LCD(AM-LCD)设备是研究和开发的重点。
另外，由于被称为有机发光二极管(OLED)设备的有机电致发光显示(OELD)设备是具有高亮度和低驱动电压的发光型，所以OLED设备具有例如高对比度、超薄外形、约数微秒的短响应时间、宽视角和低温时的稳定性这样的优点。例如，OLED设备可用约5V DC到约15V DC的驱动电压来驱动。因此，OLED设备的驱动电路的设计和制造被简化。
LCD设备和OLED设备中的每一种均包括具有作为像素区域的开关元件的薄膜晶体管的阵列基板。
图1是示出根据相关技术的显示设备的阵列基板的截面图。
在图1中，选通线(未示出)和栅极15形成在基板11上的像素区域P中，栅绝缘层18形成在选通线和栅极15上。包括本征非晶硅的有源层22和掺杂非晶硅的欧姆接触层26的半导体层28形成在栅极15上方的栅绝缘层18上。彼此隔开的源极36和漏极38形成在欧姆接触层26上。栅极15、栅绝缘层18、半导体层28、源极36和漏极38构成薄膜晶体管(TFT)Tr。
另外，钝化层42形成在TFT Tr上。钝化层42具有露出漏极38的漏接触孔45。像素电极50形成在像素区域P中的钝化层42上。像素电极50通过漏接触孔45连接到漏极38。
包括第一图案27和第二图案23的数据线33形成在基板11上。数据线33与选通线交叉以限定像素区域P。第一图案27和第二图案23分别具有与欧姆接触层26和有源层22相同的层。
半导体层28的有源层22具有通过欧姆接触层26露出的第一部分和位于欧姆接触层26下方的第二部分。有源层22的第一部分和第二部分分别具有彼此不同的第一厚度t1和第二厚度t2(t1≠t2)。由制造方法造成的有源层22的厚度差导致TFT Tr的特性劣化。
图2A到2E是示出形成根据相关技术的用于显示设备的阵列基板的半导体层、源极、以及漏极的工序的截面图。为了简便说明，在图2A到2E中省略了阵列基板和半导体层之间的栅极和栅绝缘层。
在图2A中，在基板11上顺序地形成本征非晶硅层20、掺杂非晶硅层24和金属层30。在金属层30上形成光刻胶(PR)层(未示出)之后，利用光掩模在PR层上照射光以形成对应于源极和漏极的第一PR图案91以及对应于通过(图1的)源极36和漏极38露出的第一部分的第二PR图案92。第一PR图案91和第二PR图案92分别具有第三厚度t3和第四厚度t4。第四厚度小于第三厚度(t4＜t3)。
在图2B中，利用第一PR图案91和第二PR图案92作为蚀刻掩模对(图2A的)金属层30、(图2A的)掺杂硅层24、以及(图2A的)本征非晶硅层20进行蚀刻，使得能够形成源-漏图案31、掺杂非晶硅图案25、以及有源层22。
在图2C中，通过灰化工序，具有(图2C的)第四厚度t4的(图2C的)第二PR图案92被去除，具有(图2C的)第三厚度t3的(图2C的)第一PR图案91被部分去除，使得能够在源-漏图案31上形成具有减小的厚度的第三PR图案93。
在图2D中，利用第三PR图案93作为蚀刻掩模对(图2C的)源-漏图案31进行蚀刻，使得能够形成源极36和漏极38，并且在源极36和漏极38之间露出掺杂非晶硅图案25。
在图2E中，通过干刻步骤来蚀刻源极36和漏极38之间露出的(图2D的)掺杂非晶硅图案25，使得能够在源极36和漏极38下方形成欧姆接触层26。当在不充足的时间内执行干刻步骤时，掺杂非晶硅图案25可能保留在源极36和漏极38之间的有源层22上。保留的掺杂非晶硅图案可能将源极36和漏极38连接，以至于使(图1的)TFT Tr恶化。为了完全去除源极36和漏极38之间露出的掺杂非晶硅图案25，在充足时间中执行干刻步骤。因此，源极36和漏极38之间露出的掺杂非晶硅图案25下方的有源层22被部分蚀刻。
结果，通过欧姆接触层26露出的有源层22的第一部分具有第一厚度t1，欧姆接触层26下方的有源层的第二部分具有不同于第一厚度t1的第二厚度t2(t1≠t2)。有源层22的厚度差造成(图1的)TFT Tr的特性劣化。另外，由于在欧姆接触层26的干刻步骤中，有源层22被部分地去除，所以(图2A的)本征非晶硅层20被形成为具有充足的厚度，例如在约1500到约1800
Figure G2009101794568D00032
的范围内。因此，(图2A的)本征非晶硅层20的沉积时间增加，而生产率降低。
最近，提出了氧化物半导体材料用于TFT的半导体层。然而，在具有氧化物半导体材料的半导体层的TFT中，半导体层和例如二氧化硅(SiO2)和硅氮化物(SiNx)的无机绝缘材料的绝缘层具有较差的界面属性，氧化物半导体材料的半导体层的表面容易被化学溶液污染。结果，由于半导体层的表面的劣化，具有半导体层的TFT也被恶化。
发明内容
因此，本发明涉及一种用于显示设备的阵列基板，其能够基本上克服因相关技术的局限和缺点带来的一个或更多个问题。
本发明的目的是提供一种用于显示设备的阵列基板以及该阵列基板的制造方法，其中因为有源层的表面不暴露于蚀刻气体中因而不劣化，所以薄膜晶体管的特性得到改善。
本发明的另一目的是提供一种用于显示设备的阵列基板以及该阵列基板的制造方法，其中所述阵列基板包括具有氧化物半导体层的薄膜晶体管。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的目的和其他优点。
为了实现这些和其他优点，按照本发明的目的，作为具体和广义的描述，一种用于显示设备的阵列基板包括：具有像素区域的基板；位于所述基板上的选通线和栅极，所述栅极连接到所述选通线；位于所述选通线和栅极上的栅绝缘层；位于所述栅极上方且位于栅绝缘层上的氧化物半导体层；位于所述氧化物半导体层上的辅助图案，所述辅助图案具有包括钛和钛合金之一的第一部分以及包括钛氧化物的第二部分；位于所述辅助图案上的源极和漏极，所述源极和漏极设置在所述辅助图案的第一部分上方并且彼此隔开，以露出所述辅助图案的第二部分；位于所述栅绝缘层上方的数据线，所述数据线与所述选通线交叉以限定所述像素区域，并且所述数据线连接到源极；位于所述源极、漏极和数据线上的钝化层，所述钝化层具有露出所述漏极的漏接触孔；位于所述钝化层上的像素电极，所述像素电极通过所述漏接触孔连接到所述漏极。
在另一方面，一种制造阵列基板的方法包括以下步骤：在具有像素区域的基板上形成选通线和栅极，所述栅极连接到所述选通线；在所述选通线和栅极上形成栅绝缘层；在所述栅绝缘层上顺序地形成氧化物半导体层和辅助图案，所述辅助图案包括钛和钛合金之一；在所述辅助图案上形成源极和漏极并且在所述栅绝缘层上方形成数据线，所述源极和漏极设置在所述辅助图案的第一部分上方并且彼此隔开，以露出所述辅助图案的第二部分，所述数据线与所述选通线交叉以限定所述像素区域；将所述辅助图案的第二部分氧化，以形成包括钛氧化物的氧化物层；在所述源极、漏极和数据线上形成钝化层，所述钝化层具有露出所述漏极的漏接触孔；以及在所述钝化层上形成像素电极，所述像素电极通过所述漏接触孔连接到所述漏极。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。在附图中：
图1是示出根据相关技术的用于显示设备的阵列基板的截面图；
图2A到2E是示出形成根据相关技术的用于显示设备的阵列基板的半导体层、源极、以及漏极的工序的截面图；
图3A到3J是示出根据本发明的实施方式的阵列基板的制造方法的截面图；以及
图4A到4E是示出根据本发明的第二实施方式的用于显示设备的阵列基板的制造方法的截面图。
具体实施方式
现在将详细描述本发明的实施方式，在附图中示例出了其示例。在可能的情况下，类似的标号用于指代相同或类似部件。
图3A到3J是示出根据本发明的实施方式的阵列基板的制造方法的截面图。
在图3A中，通过沉积铝(Al)、诸如钕化铝(AlNd)的铝合金、铜(Cu)、以及铜合金的至少之一，在具有像素区域P的基板101上形成第一金属层(未示出)。基板101可由玻璃或塑料形成，第一金属层可具有单层结构或双层结构。然后，可通过包括光刻胶(PR)的涂敷步骤、利用光掩模的曝光步骤、曝光的PR图案的显影步骤以及蚀刻步骤的掩模工序，来对第一金属层构图以使其变为选通线(未示出)和栅极108。选通线沿着像素区域P的侧边设置，栅极108连接到选通线。接着，通过沉积诸如二氧化硅(SiO2)和硅氮化物(SiNx)的无机绝缘材料，在选通线和栅极108上形成栅绝缘层112。栅绝缘层112可通过化学气相沉积(CVD)法来形成。
在图3B中，通过沉积诸如非晶铟-镓-氧化锌(a-IGZO)和锌锡氧化物(ZTO)的氧化物半导体材料，在栅绝缘层112上形成氧化物半导体材料层118。氧化物半导体材料层118可通过溅射法来形成，并可具有约500
Figure G2009101794568D00061
到约1000
Figure G2009101794568D00062
的厚度。接着，通过沉积钛(Ti)或钛合金，在氧化物半导体材料层118上形成辅助材料层122。辅助材料层122可通过溅射法来形成，并可具有约50
Figure G2009101794568D00063
到约500的厚度。辅助材料层122接触具有欧姆接触属性的氧化物半导体材料层118。另外，通过氧气(O2)等离子体处理的后续步骤，辅助材料层122可变为(图3H的)辅助绝缘层126。
在图3C中，通过溅射法沉积铝(Al)、诸如钕化铝(AlNd)的铝合金、铜(Cu)、铜合金、钼(Mo)以及铬(Cr)之一，在辅助材料层122上形成第二金属层128。
在图3D中，在通过涂敷光刻胶在第二金属层128上形成光刻胶(PR)层(未示出)之后，通过光掩模(未示出)在PR层上照射光。光掩模包括透射部分、阻挡部分和半透射部分，使得半透射部分的透射率大于阻挡部分的透射率而小于透射部分的透射率。透射部分可包括狭缝图案或多涂敷层。利用具有半透射部分的光掩模的曝光可被称为衍射曝光或半色调曝光。
接着，曝光的PR层被显影，使得能够在像素区域P中的第二金属层128上形成具有第一厚度t1的第一PR图案191a和具有第二厚度t2的第二PR图案191b，该第二厚度t2小于第一厚度t1。第一PR图案191a形成在第二金属层128的对应于(图3E的)数据线132、(图3E的)源极135、以及(图3E的)漏极138的部分上，第二PR图案191b形成在第二金属层128的对应于源极135和漏极138之间的间隔的部分上。第二金属层128的其它部分通过第一PR图案191a和第二PR图案191b露出。
在图3E中，利用第一PR图案191a和第二PR图案191b作为蚀刻掩模顺序地蚀刻和去除(图3D的)第二金属层128、(图3D的)辅助材料层122以及(图3D的)氧化物半导体材料层118，使得能够在栅绝缘层112上形成源-漏图案129、辅助图案123和氧化物半导体层119的第一层叠图案，以及数据线132、第二虚拟图案124和第一虚拟图案120的第二层叠图案。可利用不同的蚀刻溶液通过湿刻法对第二金属层128、辅助材料层122、以及氧化物半导体材料层118进行构图。或者，可通过干刻法对辅助材料层122进行构图。
源-漏图案129连接到数据线132，数据线132与选通线交叉以限定像素区域P。氧化物半导体层119、辅助图案123、以及源-漏图案129具有彼此相同的形状，第一虚拟图案120、第二虚拟图案124、以及数据线132具有彼此相同的形状。此外，第一虚拟图案120具有与氧化物半导体层119相同的材料和相同的层，第二虚拟图案124具有与辅助图案123相同的材料和相同的层。
在图3F中，去除具有第二厚度t2的(图3E的)的第二PR图案191b，使得能够露出源-漏图案129的中部。可通过灰化法去除第二PR图案191b。尽管第一PR图案191a被部分地去除以具有减小的厚度，第一PR图案191a仍保留在源-漏图案129和数据线132上。
在图3G中，利用第一PR图案191a作为蚀刻掩模蚀刻并去除(图3F的)源-漏图案129，使得能够在辅助图案123上形成源极135和漏极138。可利用蚀刻溶液通过湿刻法对源-漏图案129构图。源极135连接到数据线132，漏极138与源极135隔开。另外，辅助图案123的中部在源极135和漏极138之间露出，使得辅助图案123能够被划分为位于源极135和漏极138下方的第一部分123a以及对应于在源极135和漏极138之间露出的中部的第二部分123b。
第二部分123b用作用于当源-漏图案129被蚀刻时保护氧化物半导体层119的蚀刻阻挡件。由于氧化物半导体层119由辅助图案123的第二部分123b来覆盖，当源-漏图案129被蚀刻时氧化物半导体层119不暴露于湿刻法的蚀刻溶液中。结果，避免了诸如污染和损坏的氧化物半导体层119的表面的恶化。
在3H中，通过剥离法去除(图3G的)具有减小的厚度的第一PR图案191a，使得能够露出源极135、漏极138、以及数据线132。接着，对基板101执行将(图3G的)辅助图案123的第二部分123b的导电属性改变为绝缘属性的步骤。例如，可在包括氧气的真空腔(未示出)中用氧气(O2)等离子体来对具有包括钛(Ti)或钛合金的第二部分123b的基板101进行处理。或者，可在约数十秒到约数十分钟的时间段内，在温度为约300℃到约400℃的诸如炉和窑的加热装置中，对具有包括钛(Ti)或钛合金的辅助图案123的第二部分123b的基板101进行热处理。
将钛(Ti)或钛合金的第二部分123b(即源极135和漏极138之间的辅助图案123的露出部分)氧化以使其变为具有绝缘属性的钛氧化物(TiOx)的氧化物层126。氧化物层126直接接触和保护源极135和漏极138之间的氧化物半导体层119。另外，由于氧化物层126通过第二部分123b的氧化而形成，所以氧化物层126和氧化物半导体层119之间的界面属性优于通过沉积而形成的绝缘层和氧化物半导体层119之间的界面属性。
由于在等离子体处理步骤中位于源极135和漏极138下方的(图3G的)第一部分123a未暴露于氧气(O2)等离子体中，所以第一部分123a不被氧化，因而第一部分123a的导电属性不改变。或者，由于在热处理步骤中第一部分123a不接触环境气体中的氧气(O2)，所以第一部分123a不被氧化，因而第一部分123a的导电属性不改变。结果，第一部分123a用作氧化物半导体层119和源极135之间、以及氧化物半导体层119和漏极138之间的欧姆接触层125。
当辅助图案123相对较厚时，在等离子体处理步骤或热处理步骤中第二部分123b不被完全氧化，以至于第二部分123b的下部保留作为钛(Ti)层，或者用于完全氧化第二部分123b的处理时间增加。当辅助图案123相对较薄时，第二部分123b未完全保护氧化物半导体层119。另外，由于第一部分123a用作将氧化物半导体层119与源极135和漏极138进行连接的欧姆接触层125，所以辅助图案123需要最优厚度以用于欧姆接触。因此，辅助图案123可具有约50
Figure G2009101794568D00091
到约500
Figure G2009101794568D00092
的厚度。
栅极108、栅绝缘层112、氧化物半导体层119、欧姆接触层125、源极135、漏极138、以及氧化物层126构成薄膜晶体管(TFT)Tr。
源极135和漏极138之间露出的氧化物半导体层119的中部被辅助图案123覆盖，并被其保护以防止接触用于对源极135和漏极138构图的蚀刻溶液。另外，通过氧化而不是蚀刻辅助图案123的中部而形成欧姆接触层125。结果，氧化物半导体层119的顶表面不被蚀刻，因而氧化物半导体层119具有均匀厚度。因此，TFT Tr的特性得到改善。
此外，恰好在形成(图3C的)氧化物半导体材料层118之后，通过溅射法在氧化物半导体材料层118上形成(图3C的)辅助材料层122而不使其暴露于化学溶液，接着通过氧等离子体处理或热处理使其氧化以变为氧化物层126。由于在相对短的时间段内顺序地形成氧化物半导体层119和氧化物层126，所以能够减少由于暴露于环境气体而造成对氧化物半导体层119的表面污染。
另外，由于通过溅射法形成氧化物半导体层119和氧化物层126，所以氧化物半导体层119和氧化物层126之间的界面属性优于通过化学气相沉积(CVD)法而形成的氧化物半导体层与包括二氧化硅(SiO2)和硅氮化物(SiNx)的无机绝缘层之间的界面属性。结果，TFT Tr的特性得到改善。
另外，由于氧化物半导体层119的顶表面不被蚀刻，所以氧化物半导体层119被形成为具有用于TFT Tr的有源层的最优厚度，例如约500到约1000
Figure G2009101794568D00094
而不是基于部分去除的厚度，例如约1500
Figure G2009101794568D00095
到约1800
Figure G2009101794568D00096
结果，材料成本和制造时间减少。
尽管未示出，当基板101用于有机电致发光显示设备时，可在栅绝缘层112上形成电源线，在像素区域P中形成连接到电源线的驱动TFT。TFT Tr用作开关TFT，并被连接到驱动TFT。
在图3I中，通过对诸如二氧化硅(SiO2)和硅氮化物(SiNx)的无机绝缘材料进行沉积和构图、或对诸如苯并环丁烯(BCB)或丙烯酸树脂的有机绝缘材料进行涂敷和构图，在源极135、漏极138、数据线132、以及氧化物层126上形成钝化层140。钝化层140具有露出漏极138的漏接触孔143。
在图3J中，通过对诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料进行沉积和构图，在钝化层140上形成像素电极150。像素电极150通过漏接触孔143连接到漏极138。
尽管未示出，在用于有机电致发光显示设备的阵列基板中，在由选通线、数据线以及电源线限定的像素区域中形成开关TFT和驱动TFT。开关TFT的栅极连接到选通线，开关TFT的源极连接到数据线。开关TFT的漏极连接到驱动TFT的栅极。驱动TFT的源极连接到电源线，驱动TFT的漏极连接到有机电致发光二极管。
图3A到3J的阵列基板通过4道掩模工序来制造。在另一实施方式中，阵列基板可通过5道掩模工序来制造。
图4A到4E是示出根据本发明的第二实施方式的用于显示设备的阵列基板的制造方法的截面图。
在图4A中，在具有像素区域P的基板201上形成第一金属层(未示出)之后，通过对第一金属层构图来形成栅极208和选通线(未示出)。接着，通过溅射法在栅极208和选通线上顺序地形成栅绝缘层212、氧化物半导体材料层218、以及辅助材料层222。氧化物半导体材料层218包括诸如非晶铟-镓-氧化锌(a-IGZO)和锌锡氧化物(ZTO)的氧化物半导体材料，并且具有约500到约1000
Figure G2009101794568D00102
的厚度。辅助材料层222包括钛(Ti)或钛合金，并且具有约50
Figure G2009101794568D00103
到约500
Figure G2009101794568D00104
的厚度。
在图4B中，通过对辅助材料层222和氧化物半导体材料层218进行构图，在像素区域P中形成辅助图案223和氧化物半导体层219。辅助图案223和氧化物半导体层219具有彼此相同的形状。
在图4C中，在辅助图案223上形成第二金属层(未示出)之后，通过对第二金属层进行构图来形成数据线232、源极235和漏极238。数据线232与选通线交叉以限定像素区域P，源极235和漏极238彼此隔开。在第二实施方式中，不在数据线232下方形成第一虚拟图案和第二虚拟图案。
辅助图案223可被划分为位于源极235和漏极238下方的第一部分223a以及与源极235和漏极238之间露出的中部相对应的第二部分223b。
在图4D中，通过氧气(O2)等离子体处理或热处理，将辅助图案223的(图4C的)第二部分223b的导电属性变为绝缘属性。例如，可在包括氧气的真空腔(未示出)中用氧气(O2)等离子体来对具有包括钛(Ti)或钛合金的第二部分223b的基板201进行处理。或者，可在约数十秒到约数十分钟的时间段内，在温度为约300℃到约400℃的诸如炉和窑的加热装置中，对具有包括钛(Ti)或钛合金的辅助图案223的第二部分223b的基板201进行热处理。
将钛(Ti)或钛合金的第二部分223b(即源极235和漏极238之间的辅助图案223的露出部分)氧化以变为具有绝缘属性的钛氧化物(TiOx)的氧化物层226。氧化物层226直接接触并保护源极235和漏极238之间的氧化物半导体层219。另外，由于氧化物层226通过第二部分223b的氧化而形成，所以氧化物层226和氧化物半导体层219之间的界面属性优于通过沉积而形成的绝缘层和氧化物半导体层219之间的界面属性。
由于在等离子体处理步骤中源极235和漏极238下方的(图4C的)第一部分223a不暴露于氧气(O2)等离子体，所以第一部分223a不被氧化，因而第一部分223a的导电属性不改变。或者，由于在热处理步骤中第一部分223a不接触环境气体中的氧气(O2)，所以第一部分223a不被氧化，因而第一部分223a的导电属性不改变。结果，第一部分223a用作氧化物半导体层219和源极235之间、以及氧化物半导体层219和漏极238之间的欧姆接触层225。
在图4E中，通过对诸如二氧化硅(SiO2)和硅氮化物(SiNx)的无机绝缘材料进行沉积和构图、或对诸如苯并环丁烯(BCB)和丙烯酸树脂的有机绝缘材料进行涂敷和构图，在源极235、漏极238、数据线232、以及氧化物层226上形成钝化层240。钝化层240具有露出漏极238的漏接触孔243。接着，通过对诸如铟锡氧化物(ITO)和铟锌氧化物(IZO)的透明导电材料进行沉积和构图，在钝化层240上形成像素电极250。像素电极250通过漏接触孔243连接到漏极238。
源极235和漏极238之间露出的氧化物半导体层219的中部被辅助图案223覆盖，并被其保护以防止接触用于对源极235和漏极238构图的蚀刻溶液。另外，通过氧化而不是蚀刻辅助图案223的中部而形成欧姆接触层225。结果，氧化物半导体层219的顶表面不被蚀刻，因而氧化物半导体层219具有均匀厚度。因此，TFT Tr的特性得到改善。
结果，在根据本发明的用于显示设备的阵列基板中，由于氧化物半导体层被辅助图案覆盖，并被其保护以防止接触用于对源极和漏极构图的蚀刻溶液。因此，避免了氧化物半导体层的表面损坏，并且改善了TFT的特性。另外，由于氧化物半导体层的顶表面不被蚀刻，所以氧化物半导体层被形成为具有用于TFT的有源层的最优厚度，因而材料成本和制造时间减少，生产率提高。另外，由于氧化物半导体层和氧化物层通过溅射法来形成，所以氧化物半导体层和氧化物层之间的界面属性得到改善，TFT的特性进一步得到改善。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明的用于显示设备的阵列基板以及该阵列基板的制造方法中做出各种修改和变型。因而，本发明在落入所附权利要求及其等同物的范围内的条件下旨在涵盖本发明的修改和变型。

Claims (14)

1.一种用于显示设备的阵列基板，该阵列基板包括：
具有像素区域的基板；
位于所述基板上的选通线和栅极，所述栅极连接到所述选通线；
位于所述选通线和栅极上的栅绝缘层；
位于所述栅极上方且位于栅绝缘层上的氧化物半导体层；
位于所述氧化物半导体层上的辅助图案，所述辅助图案具有包括钛和钛合金之一的第一部分以及包括钛氧化物的第二部分，其中所述辅助图案具有50到500
Figure FDA0000132834050000012
的厚度；
位于所述辅助图案上的源极和漏极，所述源极和漏极设置在所述辅助图案的第一部分上方并且彼此隔开，以露出所述辅助图案的第二部分；
位于所述栅绝缘层上方的数据线，所述数据线与所述选通线交叉以限定所述像素区域，并且所述数据线连接到源极；
位于所述源极、漏极和数据线上的钝化层，所述钝化层具有露出所述漏极的漏接触孔；
位于所述钝化层上的像素电极，所述像素电极通过所述漏接触孔连接到所述漏极。
2.根据权利要求1所述的阵列基板，其中所述氧化物半导体层包括非晶铟-镓-氧化锌(a-IGZO)和锌锡氧化物(ZTO)之一。
3.根据权利要求1所述的阵列基板，其中所述氧化物半导体层具有500
Figure FDA0000132834050000013
到1000的厚度。
4.根据权利要求1所述的阵列基板，该阵列基板还包括位于所述数据线和所述栅绝缘层之间的第一虚拟图案和第二虚拟图案。
5.根据权利要求4所述的阵列基板，其中所述第一虚拟图案具有与所述氧化物半导体层相同的材料并且位于与所述氧化物半导体层相同的层，所述第二虚拟图案具有与所述辅助图案的第一部分相同的材料并且位于与所述辅助图案的第一部分相同的层。
6.一种制造阵列基板的方法，该方法包括以下步骤：
在具有像素区域的基板上形成选通线和栅极，所述栅极连接到所述选通线；
在所述选通线和栅极上形成栅绝缘层；
在所述栅绝缘层上顺序地形成氧化物半导体层和辅助图案，所述辅助图案包括钛和钛合金之一，其中所述辅助图案具有50
Figure FDA0000132834050000021
到500
Figure FDA0000132834050000022
的厚度；
在所述辅助图案上形成源极和漏极并且在所述栅绝缘层上方形成数据线，所述源极和漏极设置在所述辅助图案的第一部分上方并且彼此隔开，以露出所述辅助图案的第二部分，所述数据线与所述选通线交叉以限定所述像素区域；
将所述辅助图案的第二部分氧化，以形成包括钛氧化物的氧化物层；
在所述源极、漏极和数据线上形成钝化层，所述钝化层具有露出所述漏极的漏接触孔；以及
在所述钝化层上形成像素电极，所述像素电极通过所述漏接触孔连接到所述漏极。
7.根据权利要求6所述的方法，其中顺序地形成氧化物半导体层和辅助图案以及形成源极、漏极和数据线的步骤包括以下步骤：
通过溅射法在所述栅绝缘层上顺序地形成氧化物半导体材料层、包括钛和钛合金之一的辅助材料层、以及金属层；
在所述金属层上形成第一光刻胶图案和第二光刻胶图案，所述第一光刻胶图案的厚度大于所述第二光刻胶图案的厚度；
利用第一光刻胶图案和第二光刻胶图案作为蚀刻掩模，对所述金属层、辅助材料层、以及氧化物半导体材料层顺序地进行构图，以在所述栅绝缘层上形成氧化物半导体层、在所述氧化物半导体层上形成辅助图案、在所述辅助图案上形成源-漏图案、以及在所述栅绝缘层上方形成数据线；
通过灰化法去除所述第二光刻胶图案，所述源-漏图案通过所述第一光刻胶图案而露出；
利用所述第一光刻胶图案作为蚀刻掩模对所述源-漏图案进行构图，以在所述辅助图案上形成源极和漏极；以及
去除所述第一光刻胶图案。
8.根据权利要求6所述的方法，其中顺序地形成氧化物半导体层和辅助图案以及形成源极、漏极和数据线的步骤包括以下步骤：
通过溅射法在栅绝缘层上顺序地形成氧化物半导体材料层以及包括钛和钛合金之一的辅助材料层；
对所述辅助材料层和氧化物半导体材料层顺序地进行构图，以在所述栅绝缘层上形成氧化物半导体层并且在所述氧化物半导体层上形成辅助图案；
在所述辅助图案上形成金属层；以及
对所述金属层进行构图，以在所述辅助图案上形成所述源极和漏极并且在所述栅绝缘层上形成数据线。
9.根据权利要求6所述的方法，其中将所述辅助图案的第二部分氧化的步骤包括在真空腔中用氧等离子体来对具有所述辅助图案的第二部分的基板进行处理。
10.根据权利要求6所述的方法，其中将所述辅助图案的第二部分氧化的步骤包括在数十秒到数十分钟的时间段内，在温度为300℃到400℃的炉和窑之一中，对具有所述辅助图案的第二部分的基板进行热处理。
11.根据权利要求6所述的方法，其中所述氧化物半导体层包括非晶铟-镓-氧化锌(a-IGZO)和锌锡氧化物(ZTO)之一。
12.根据权利要求6所述的方法，其中所述氧化物半导体层具有500
Figure FDA0000132834050000031
到1000
Figure FDA0000132834050000032
的厚度。
13.根据权利要求6所述的方法，该方法还包括在所述数据线和所述栅绝缘层之间形成第一虚拟图案和第二虚拟图案。
14.根据权利要求13所述的方法，其中所述第一虚拟图案与所述氧化物半导体层同时形成，所述第二虚拟图案与所述辅助图案的第一部分同时形成。
CN2009101794568A 2009-06-03 2009-10-13 用于显示设备的阵列基板及其制造方法 Active CN101908537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0049214 2009-06-03
KR1020090049214A KR101213708B1 (ko) 2009-06-03 2009-06-03 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
CN101908537A CN101908537A (zh) 2010-12-08
CN101908537B true CN101908537B (zh) 2012-08-22

Family

ID=43049408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101794568A Active CN101908537B (zh) 2009-06-03 2009-10-13 用于显示设备的阵列基板及其制造方法

Country Status (5)

Country Link
US (2) US8158466B2 (zh)
JP (1) JP5129228B2 (zh)
KR (1) KR101213708B1 (zh)
CN (1) CN101908537B (zh)
DE (1) DE102009044337B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795448A (zh) * 2014-01-20 2015-07-22 三星显示有限公司 薄膜晶体管、其制造方法和具有薄膜晶体管的平板显示器

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR101147414B1 (ko) * 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101117730B1 (ko) * 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
KR101280649B1 (ko) * 2010-03-11 2013-07-01 샤프 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2011125454A1 (en) 2010-04-09 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20130208207A1 (en) * 2010-06-25 2013-08-15 Sharp Kabushiki Kaisha Display device substrate, method for producing the same, and display device
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120059855A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN102654698B (zh) * 2011-06-15 2015-03-25 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
JP6019370B2 (ja) * 2012-01-11 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、表示装置
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247532B (zh) * 2012-02-14 2016-07-06 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN102651322A (zh) 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
KR101324240B1 (ko) 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102343715B1 (ko) 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
KR102089314B1 (ko) 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102120171B1 (ko) * 2013-07-08 2020-06-08 엘지디스플레이 주식회사 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR102080482B1 (ko) * 2013-07-23 2020-02-24 엘지디스플레이 주식회사 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN103500738A (zh) * 2013-10-14 2014-01-08 南京中电熊猫液晶显示科技有限公司 含刻蚀阻挡层的半导体器件及其制造方法和应用
KR102080484B1 (ko) * 2013-10-31 2020-02-24 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR102142477B1 (ko) * 2013-11-14 2020-08-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
EP2874187B1 (en) 2013-11-15 2020-01-01 Evonik Operations GmbH Low contact resistance thin film transistor
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
CN103779232B (zh) * 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
JP6216668B2 (ja) 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN103928400A (zh) * 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104091782B (zh) * 2014-06-23 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
KR102646658B1 (ko) * 2015-06-30 2024-03-12 엘지디스플레이 주식회사 유기발광표시장치와 그 제조방법
TWI650817B (zh) 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
TWI572020B (zh) * 2016-01-19 2017-02-21 友達光電股份有限公司 陣列基板以及其製作方法
CN106449521B (zh) * 2016-10-31 2018-06-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN106935598B (zh) * 2017-04-05 2019-08-27 上海中航光电子有限公司 阵列基板及其制造方法、触控面板和触控装置
KR102263122B1 (ko) * 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
WO2019104484A1 (zh) * 2017-11-28 2019-06-06 深圳市柔宇科技有限公司 薄膜晶体管及其制备方法、显示基板和显示装置
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN109638077A (zh) * 2018-10-29 2019-04-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管制备方法及薄膜晶体管
CN111081782A (zh) * 2019-12-03 2020-04-28 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法、显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237161A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100421480B1 (ko) 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP4737386B2 (ja) * 2005-03-31 2011-07-27 日本ゼオン株式会社 電子機器用回路基板の製造方法、電子機器用回路基板、および表示装置
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008147516A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814529A (zh) * 2009-02-20 2010-08-25 株式会社半导体能源研究所 薄膜晶体管及其制造方法,以及半导体装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP特开2000-150900A 2000.05.30
JP特开2007-96055A 2007.04.12

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104795448A (zh) * 2014-01-20 2015-07-22 三星显示有限公司 薄膜晶体管、其制造方法和具有薄膜晶体管的平板显示器
CN104795448B (zh) * 2014-01-20 2020-04-07 三星显示有限公司 薄膜晶体管、其制造方法和具有薄膜晶体管的平板显示器

Also Published As

Publication number Publication date
DE102009044337A1 (de) 2010-12-09
KR101213708B1 (ko) 2012-12-18
US20120211746A1 (en) 2012-08-23
DE102009044337B4 (de) 2016-02-04
KR20100130490A (ko) 2010-12-13
JP2010283326A (ja) 2010-12-16
US20100308324A1 (en) 2010-12-09
JP5129228B2 (ja) 2013-01-30
US8502229B2 (en) 2013-08-06
US8158466B2 (en) 2012-04-17
CN101908537A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
CN101908537B (zh) 用于显示设备的阵列基板及其制造方法
CN108288621B (zh) 阵列基板的制造方法、阵列基板及显示面板
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9991295B2 (en) Array substrate manufactured by reduced times of patterning processes manufacturing method thereof and display apparatus
CN101814455B (zh) 制造阵列基板的方法
CN102263111B (zh) 阵列基板及制造该阵列基板的方法
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
CN103383945B (zh) 一种阵列基板、显示装置及阵列基板的制造方法
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
CN104078424A (zh) 低温多晶硅tft阵列基板及其制备方法、显示装置
CN104253159A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN104465788A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
EP3168865A1 (en) Array substrate manufacturing method
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN107799466B (zh) Tft基板及其制作方法
CN104091810A (zh) 阵列基板及其制作方法、显示装置
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
WO2017028493A1 (zh) 薄膜晶体管及其制作方法、显示器件
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN102637648A (zh) 薄膜晶体管液晶显示器、阵列基板及其制造方法
US9508828B2 (en) Array substrate and method of fabricating the same
KR20100094275A (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
US11728416B2 (en) Display substrate and manufacturing method thereof, display device
CN111129083A (zh) 显示面板的制造方法及显示面板
CN113690180B (zh) 阵列基板及制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant