KR20100094275A - 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 - Google Patents

산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 Download PDF

Info

Publication number
KR20100094275A
KR20100094275A KR1020090013615A KR20090013615A KR20100094275A KR 20100094275 A KR20100094275 A KR 20100094275A KR 1020090013615 A KR1020090013615 A KR 1020090013615A KR 20090013615 A KR20090013615 A KR 20090013615A KR 20100094275 A KR20100094275 A KR 20100094275A
Authority
KR
South Korea
Prior art keywords
channel
oxide semiconductor
layer
forming
thin film
Prior art date
Application number
KR1020090013615A
Other languages
English (en)
Other versions
KR101604480B1 (ko
Inventor
서현식
배종욱
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090013615A priority Critical patent/KR101604480B1/ko
Publication of KR20100094275A publication Critical patent/KR20100094275A/ko
Application granted granted Critical
Publication of KR101604480B1 publication Critical patent/KR101604480B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

본 발명은 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법에 관한 것으로, 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 채널 보호막 및 말단부가 노출된 산화물 반도체 패턴을 형성하는 단계와, 상기 산화물 반도체패턴 및 채널 보호막이 형성된 기판상에 금속층 및 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 상기 금속층을 식각하여 소스/드레인 전극을 형성하고, 상기 제1 포토레지스트 패턴 및 상기 채널 보호막을 식각 마스크로 상기 노출된 산화물 반도체 패턴의 말단부를 식각하여 채널층을 형성하는 단계와, 상기 소스/드레인전극 및 채널층이 형성된 기판상에 콘택홀이 형성된 보호막을 형성하는 단계와, 상기 콘택홀이 형성된 기판상에 화소전극을 형성하는 단계를 포함한다.
산화물 반도체, 박막트랜지스터

Description

산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법{Method of fabricating the thin film transistor array substrate using a oxidized semiconductor}
본 발명은 박막트랜지스터 어레이기판의 제조방법에 관한 것으로, 더욱 상세하게는 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법에 관한 것이다.
최근, 평판표시장치(FPD: Flat Panel Display)는 멀티미디어의 발달과 함께 그 중요성이 증대되고 있다. 이에 부응하여 액정표시장치(Liquid Crystal display: LCD), 플라즈마 디스플레이 패널(Plasma Display Panel: PDP), 전계방출표시장치(Field Emission Display: FED), 전계발광표시장치(Light Emitting Device) 등과 같은 여러 가지의 평면형 디스플레이가 실용화되고 있다.
이들 중, 액정표시장치는 음극선관에 비하여 시인성이 우수하고, 평균소비전력 및 발열량이 작으며, 또한, 전계 발광표시장치는 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 평판 표시 장치로 주목받고 있다.
액정표시장치를 구동하는 방식에는 수동 매트릭스(passive matrix) 방식과 박막 트랜지스터(thin film transistor)를 이용한 능동 매트릭스(active matrix) 방식이 있다. 수동 매트릭스 방식은 양극과 음극을 직교하도록 형성하고 라인을 선택하여 구동하는데 비해, 능동 매트릭스 방식은 박막 트랜지스터를 각 화소 전극에 연결하고 박막 트랜지스터의 게이트 전극에 연결된 커패시터 용량에 의해 유지된 전압에 따라 구동하는 방식이다.
액정표시장치를 구동하기 위한 박막 트랜지스터는 이동도, 누설전류 등과 같은 기본적인 박막 트랜지스터의 특성뿐만 아니라, 오랜 수명을 유지할 수 있는 내구성 및 전기적 신뢰성이 매우 중요하다. 여기서, 박막 트랜지스터의 반도체층은 주로 비정질 실리콘 또는 다결정 실리콘으로 형성되는데, 비정질 실리콘은 성막 공정이 간단하고 생산 비용이 적게 드는 장점이 있지만 전기적 신뢰성이 확보되지 못하는 문제가 있다. 또한 다결정 실리콘은 높은 공정 온도로 인하여 대면적 응용이 매우 곤란하며, 결정화 방식에 따른 균일도가 확보되지 못하는 문제점이 있다.
한편, 산화물로 반도체층을 형성할 경우, 낮은 온도에서 성막하여도 높은 이동도를 얻을 수 있으며 산소의 함량에 따라 저항의 변화가 커서 원하는 물성을 얻기가 매우 용이하기 때문에 최근 박막 트랜지스터로의 응용에 있어 큰 관심을 끌고 있다. 특히, 아연 산화물(ZnO), 인듐 아연 산화물(InZnO) 또는 인듐 갈륨 아연 산화물(InGaZnO4: IGZO) 등을 그 예로 들 수 있다.
이와 같이 산화물을 이용한 박막트랜지스터의 채널층으로 사용되는 아연 산화물(ZnO), 인듐 아연 산화물(InZnO), 인듐 갈륨 아연 산화물(InGaZnO4)등은 비정 질상태이므로, 저온 공정이 가능하고 특히 대면적화가 용이한 장점을 가진다.
그러나, 산화물 반도체의 채널층 캐리어 농도는 산소 함량 변화에 민감하여 제조공정중 발생되는 여러가지 환경에 물리적, 전기적 성질이 크게 변화되고, 이때 채널층은 손상을 입게 되어 캐리어의 농도가 원하지 않게 증가한다.
특히, 소스/드레인 전극 형성공정 중 하부에 위치한 채널층이 손상을 입게 되면, 캐리어의 농도가 필요이상으로 증가하게 되어 박막트랜지스터의 특성불량 및 불균일을 유발하는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 채널층의 손상을 효과적으로 억제할 수 있는 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법은 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막이 형성된 기판 상에 채널 보호막 및 말단부가 노출된 산화물 반도체 패턴을 형성하는 단계와, 상기 산화물 반도체패턴 및 채널 보호막이 형성된 기판상에 금속층 및 제1 포토레지스트 패턴을 형성하는 단계와, 상기 제1 포토레지스트 패턴을 식각 마스크로 상기 금속층을 식각하여 소스/드레인 전극을 형성하고, 상기 제1 포토레지스트 패턴 및 상기 채널 보호막을 식각 마스크로 상기 노출된 산화물 반도체 패턴의 말단부를 식각하여 채널층을 형성하는 단계와, 상기 소스/드레인전극 및 채널층이 형성된 기판상에 콘택홀이 형성된 보호막을 형성하는 단계와, 상기 콘택홀이 형성된 기판상에 화소전극을 형성하는 단계를 포함한다.
상기 소스/드레인전극 및 채널층을 형성하는 단계 후의 채널 보호막은 상기 채널층과 소스/드레인전극이 오버랩되는 영역에서 상기 채널층의 말단부를 노출하도록 형성하고, 상기 박막트랜지스터의 채널영역에서 채널보호막의 측벽 경계면이 상기 채널층의 측벽 경계면과 일치하도록 형성한다.
상기 채널 보호막 및 말단부가 노출된 산화물 반도체 패턴을 형성하는 단계는 상기 게이트 절연막이 형성된 기판 상에 산화물 반도체층, 채널보호막용 절연막 및 제2 포토레지스트 패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 이용하여 산화물 반도체층, 채널보호막용 절연막을 패터닝하여 산화물 반도체 패턴 및 채널 보호막용 절연패턴을 형성하는 단계와, 상기 제2 포토레지스트 패턴을 에싱하여 제3 포토레지스트 패턴을 형성하고, 상기 산화물 반도체패턴의 말단부에 상응하는 상기 채널 보호막용 절연패턴을 노출시키는 단계와, 상기 제3 포토레지스트 패턴을 이용하여 상기 노출된 채널 보호막용 절연패턴을 제거하여 채널 보호막을 형성하고, 상기 산화물 반도체 패턴의 말단부가 노출되는 단계를 포함한다.
상기 채널층은 산화물 반도체로 형성되고, 상기 산화물 반도체는 Zn, In, Ga, Sn, IGZO, ZnO, ZTO, ZIO, InO, TiO 중 어느 하나로 형성된다.
상기 채널 보호막은 SiNx 또는 SiOx 중 어느 하나로 형성된다.
상술한 바와 같이 본 발명에 따라 채널 보호막을 형성함으로써, 소스/드레인 전극 형성공정 중 하부에 위치한 채널층의 손상을 방지하게 되어, 산화물 반도체를 이용한 박막트랜지스터의 특성불량 및 불균일을 유발하는 것을 방지한다.
또한, 상술한 바와 같이 본 발명에 따라 채널 보호막을 형성함으로써, 채널층과 소스/드레인전극이 오버랩되지 않는 영역 즉, 박막트랜지스터의 채널이 형성되는 영역에서 채널 보호막의 측벽 경계면이 채널층의 측벽 경계면과 일치하도록 형성하여 채널층의 말단부를 노출되지 않도록 함으로써, 산화물 반도체를 이용한 박막트랜지스터의 채널이 형성되는 영역에서 채널층의 노출로 인해 발생되는 누설전류를 방지하여 박막트랜지스터의 열화를 방지한다.
이하는 첨부된 도면을 참조하여 본 발명에 대해 보다 상세히 설명하면 다음과 같다.
도 1a는 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 평면도이고, 도 1b는 도 1a의 Ⅰ-Ⅰ'선상의 단면도 및 Ⅱ-Ⅱ'선상의 단면도를 도시한 도면이다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 박막 트랜지스터 기판은 일방향으로 다수의 게이트 배선(14)이 형성되어 있으며, 또한 상기 게이트 배선(14)과 교차하여 화소 영역을 정의하며 다수의 데이터 배선(24)이 형성된다.
상기 게이트 배선(14)와 데이터 배선(24) 사이를 절연하는 게이트 절연막(16)이 형성된다.
또한, 상기 게이트 배선(14)과 데이터 배선(24)의 교차지점에는 각 화소영역별로 스위칭 소자인 박막 트랜지스터(TFT)가 형성되어 있다. 이때 상기 박막 트랜지스터(TFT)는 상기 게이트 배선(14)에서 분기한 게이트 전극(15)과, 그 상부로 게이트 절연막(16)이 구성되며, 상기 게이트 절연막(16) 위로 산화물 반도체로 형성된 채널층(18)과, 상기 채널층(18)에 상응하도록 형성되어 채널층(18)을 보호하는 채널 보호막(20)과, 상기 채널층(18) 및 채널 보호막(20) 위로 서로 이격하여 소스 및 드레인 전극(22, 23)으로 구성되고 있다. 이때, 상기 소스 전극(22)은 상기 데이터 배선(24)과 연결되어 있다.
그리고, 상기 박막 트랜지스터(T)를 포함하여 상기 데이터 배선(24) 위로 전면에 보호막(26)가 형성되고, 상기 보호막(26) 위로 각 화소영역 별로 상기 박막 트랜지스터(T)의 드레인 전극(23)과 콘택홀(25)을 통해 상기 드레인 전극(24)과 접촉하는 화소전극(28)이 형성되어 있다.
기판(10)은 투명한 유리 또는 플라스틱 등의 절연기판을 사용하여 형성된다.
게이트 라인(14)은 외부로부터 공급받은 스캔 신호를 박막 트랜지스터(TFT)의 게이트 전극(15)에 공급하고, 알루미늄, 크롬, 구리 및 몰리브덴 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.
데이터 라인(24)은 후술될 게이트 절연막(16) 상부에 게이트 라인(14)과 교차되게 형성되고, 크롬(Cr), 알루미늄(Al), 몰리브덴(Mo), 은(Ag), 티타늄(Ti) 등과 같은 금속 또는 그들의 합금이 단일층으로 형성되거나, 그들의 조합으로 이루어진 다층 구조로 형성된다.
박막 트랜지스터(TFT)는 게이트 전극(15), 게이트 절연막(16), 채널층(18), 소스 전극(22) 및 드레인 전극(23)으로 형성된다.
게이트 전극(15)은 게이트 라인(14)에서 돌출되게 형성되고, 게이트 라인(14)으로부터 게이트 온/오프 전압을 사용하여 박막 트랜지스터(TFT)를 턴온/턴오프시킨다.
게이트 절연막(16)은 게이트 라인(14) 및 게이트 전극(15)의 상부에 SiNx 또는 SiOx등의 물질을 증착하여 형성되며, 게이트 라인(14) 및 게이트 전극(15)을 타 도전층과 절연시킨다.
채널층(18)은 산화물 반도체로 형성되어 박막 트랜지스터(TFT)의 채널을 형성하고, 산화물 반도체는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn) 등과 같은 산화물 또는 이들의 조합 즉, IGZO, ZnO, ZTO, ZIO, InO, TiO등으로 이루어진 물질로 형성된다.
채널 보호막(20)은 소스/드레인전극 형성공정 중 하부에 위치한 채널층(18)의 손상을 방지하기 위해 형성되는 막으로써, 채널층(18) 상부에 SiNx 또는 SiOx등의 물질을 증착하여 형성된다.
소스 전극(22)은 데이터 라인(24)과 동일 재질로 데이터 라인(24)의 일측에서 돌출되어 형성되고, 박막 트랜지스터(TFT)가 턴온될 때 데이터 라인(24)으로부터의 데이타 전압을 박막 트랜지스터(TFT)의 채널을 경유하여 드레인 전극(23)에 공급한다.
드레인 전극(23)은 데이터 라인(24)과 동일 재질로 소스 전극(22)과 대향되게 형성되고, 소스 전극(22)으로부터 전달되는 데이타 전압을 화소 전극(28)에 공급한다.
화소 전극(28)은 콘택홀(25)을 통해 박막 트랜지스터(TFT)의 드레인 전극(23)과 접속되며, 후술될 보호막(26)의 상부에 형성되고, ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)와 같은 투명한 금속으로 형성된다. 이러한, 화소 전 극(28)은 박막 트랜지스터(TFT)를 통해 데이터 신호가 공급되면 공통 전압이 공급되는 공통 전극과 전계를 형성하여 박막 트랜지스터 기판의 상측에 배열된 액정 분자들을 구동시킨다. 그리고, 화소 전극(28)은 액정 분자들의 구동에 의해 화소 영역을 투과하는 광의 투과율을 조절함으로써 계조를 구현하게 된다.
보호막(26)은 박막 트랜지스터(TFT)와 화소 전극(28) 사이에 위치하고, 박막 트랜지스터(TFT)를 덮으며 형성된다. 그리고, 보호막(26)은 박막 트랜지스터(TFT)를 보호하고, 박막 트랜지스터(TFT)와 화소 전극(28)을 절연시킨다.
한편, 상기 채널 보호막(20)은 채널층(18)과 소스/드레인전극(22, 23)이 오버랩되는 영역(도 1b의 Ⅰ-Ⅰ'의 도면에 개시됨)에서 채널층(18)의 말단부를 노출하도록 형성되어 채널층(18)의 말단부와 소스/드레인 전극(22, 23)이 접촉하고, 채널층(18)과 소스/드레인전극(22, 23)이 오버랩되지 않는 영역 즉, 박막트랜지스터의 채널영역(도 1b의 Ⅱ-Ⅱ'의 도면에 개시됨)에서 측벽의 경계면이 채널층(18)의 측벽의 경계면과 일치하도록 형성되어 채널층(18)의 말단부를 노출하지 않도록 형성한다.
이와 같은 채널 보호막(20)은 소스/드레인 전극 형성공정 중 하부에 위치한 채널층의 손상을 방지하게 되어, 산화물 반도체를 이용한 박막트랜지스터의 특성불량 및 불균일을 유발하는 것을 방지한다.
그리고, 채널 보호막(20)은 채널층(18)과 소스/드레인전극(22, 23)이 오버랩되지 않는 영역 즉, 박막트랜지스터의 채널영역에서 채널 보호막(20)의 측벽 경계면이 채널층(18)의 측벽 경계면과 일치하도록 형성하여 채널층(18)의 말단부를 노 출되지 않도록 함으로써, 산화물 반도체를 이용한 박막트랜지스터의 채널이 형성되는 영역에서 채널층(18)의 노출로 인해 발생되는 누설전류를 방지하여 박막트랜지스터의 열화를 방지한다.
다음은 상술한 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법을 도면을 참조하여 상세히 설명하고자 한다.
도 2a 내지 도 2e는 본 발명에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 제조방법을 도시한 공정 순서도들이고, 도 2a 내지 도 2e는 도 1a의 Ⅰ-Ⅰ'선상의 단면도 및 Ⅱ-Ⅱ'선상의 단면도를 도시한 도면들이다.
도 2a에 도시된 바와 같이, 기판(10)상에 게이트 전극(15) 및 게이트 라인(도 1a의 14)을 형성한다.
상기 게이트 전극(15) 및 게이트 라인(도 1a의 14)은 기판(10) 상에 제1 금속층 및 포토 레지스트를 순차적으로 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 금속막을 식각함으로써 형성된다.
이어, 게이트 전극(15) 및 게이트 라인(도 1a의 14)이 형성된 기판(10) 상에 게이트 절연막(16)이 형성된다.
다음으로, 도 2b에 도시된 바와 같이, 게이트 절연막(16)이 형성된 기판(10)상에 산화물 반도체패턴(18a) 및 채널 보호막(20)을 형성한다.
산화물 반도체패턴(18a) 및 채널 보호막(20)의 형성은 도 3a 내지 도 3c를 참조하여 보다 상세히 설명하도록 한다.
먼저, 도 3a에 도시된 바와 같이, 게이트 절연막(16)이 형성된 기판(10)상에 산화물 반도체층, 채널 보호막용 절연막 및 제1 포토레지스트 패턴(105a)을 순차적으로 형성한다.
이때, 제1 포토레지스트 패턴(105a)은 이중 단차를 갖는 포토레지스트 패턴으로써, 채널 보호막용 절연막 상에 포토레지스트를 형성한 후 마스크(미도시)를 배치하여 사진공정을 수행함으로써 형성된다. 여기서 상기 마스크(미도시)는 광을 모두 투과시키는 투과영역과, 광의 일부분은 투과시키고 일부분은 차단시키는 회절 노광영역과, 광을 모두 차단시키는 차단영역을 포함하는 회절 노광마스크를 사용한다. 이때, 회절 노광영역은 상기 산화물 반도체패턴의 말단부가 형성될 영역에 배치되고, 차단영역은 채널 보호막이 형성될 영역에 배치된다. 따라서, 마스크의 회절노광영역에 상응하는 제1 포토레지스트 패턴의 두께는 차단영역에 상응하는 제1 포토레지스트 패턴의 두께보다 낮은 두께로 형성된다.
이어, 상기 제1 포토레지스트 패턴(105a)을 이용하여 산화물 반도체층, 채널 보호막용 절연막을 패터닝하여 산화물 반도체패턴(18a) 및 채널 보호막용 절연패턴(20a)을 형성한다.
이어, 도 3b에 도시된 바와 같이, 제1 포토레지스트 패턴(100a)을 에싱하여 제2 포토레지스트 패턴(105b)을 형성한다.
이때, 제2 포토레지스트 패턴(105b)은 산화물 반도체패턴(18a)의 말단부에 상응하는 채널 보호막용 절연패턴(20a)이 노출되도록 형성한다.
이어, 제2 포토레지스트 패턴(105b)을 이용하여 노출된 채널 보호막용 절연 패턴(20a)을 패터닝하여 채널 보호막(20)을 형성한다. 이와 같이, 채널 보호막(20)을 형성함으로써, 산화물 반도체패턴(18a)의 말단부가 노출된다.
다음으로, 도 3c에 도시된 바와 같이, 채널 보호막(20)이 형성된 기판(10)상에 스트립공정을 수행하여 제2 포토레지스트 패턴(105b)을 제거한다. 이로써, 게이트 절연막(16)이 형성된 기판(10)상에 산화물 반도체패턴(18a) 및 채널 보호막(20)을 형성하는 공정을 완료한다.
이어, 도 2c에 도시된 바와 같이, 산화물 반도체패턴(18a) 및 채널 보호막(20)이 형성된 기판(10)상에 제2 금속층(109) 및 제3 포토레지스트 패턴(110)을 형성한다.
다음으로, 도 2d에 도시된 바와 같이, 제3 포토레지스트 패턴(110)을 마스크로 제2 금속층(109)을 식각하여 소스/드레인전극(22, 23)을 형성한다(이와 관련된 도면은 도 2d의 Ⅰ-Ⅰ'의 도면에 개시됨). 그리고, 제3 포토레지스트 패턴(110) 및 채널 보호막(20)을 마스크로 산화물 반도체패턴(18a) 중에서 노출된 영역(18b)을 제거하여 채널층(18)을 형성한다(이와 관련된 도면은 도 2d의 Ⅱ-Ⅱ'의 도면에 개시됨).
따라서, 소스/드레인전극을 형성하는 제3 포토레지스트 패턴(110) 및 채널 보호막(20)을 마스크로 제2 금속층(109)의 식각공정 후 산화물 반도체패턴(18a)의 노출된 영역(18b)을 제거하여 채널층(18)을 형성함과 동시에 채널 보호막(20)의 측벽 경계면과 채널층의 측벽 경계면이 일치하도록 형성하여 채널층(18)의 말단부가 노출되지 않도록 함으로써, 산화물 반도체를 이용한 박막트랜지스터의 채널이 형성 되는 영역에서 채널층(18)의 노출로 인해 발생되는 누설전류를 방지하여 박막트랜지스터의 열화를 방지할 수 있다.
이어, 도 2e에 도시된 바와 같이, 소스/드레인전극(22, 23) 및 채널층(18)이 형성된 기판(10)상에 보호막(26)을 형성하고, 상기 보호막(26)을 패터닝하여 드레인 전극(23)의 일부를 노출시키는 콘택홀(25)을 형성한다.
콘택홀(25)은 보호막(26)상에 포토레지스트를 형성하고, 상기 포토 레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 보호막(25)을 식각함으로써 형성된다.
이어, 콘택홀(25)가 형성된 기판(10)상에 화소전극(28)을 형성함으로써, 본 공정을 완료한다.
상기 화소전극(28)은 콘택홀(25)이 형성된 기판(10) 전면에 투명 금속막 및 포토레지스트를 형성하고, 상기 포토레지스트에 마스크를 이용한 사진공정을 수행하여 포토 레지스트 패턴(미도시)를 형성하고, 이를 식각 마스크로 투명금속막을 식각함으로써 형성된다.
상술한 바와 같은 채널 보호막(20)은 소스/드레인 전극 형성공정 중 하부에 위치한 채널층의 손상을 방지하게 되어, 산화물 반도체를 이용한 박막트랜지스터의 특성불량 및 불균일을 유발하는 것을 방지한다.
그리고, 채널 보호막(20)은 채널층(18)과 소스/드레인전극(22, 23)이 오버랩되지 않는 영역 즉, 박막트랜지스터의 채널이 형성되는 영역에서 채널 보호막(20)의 측벽 경계면이 채널층(18)의 측벽 경계면과 일치하도록 형성하여 채널층(18)의 말단부를 노출되지 않도록 함으로써, 산화물 반도체를 이용한 박막트랜지스터의 채널이 형성되는 영역에서 채널층(18)의 노출로 인해 발생되는 누설전류를 방지하여 박막트랜지스터의 열화를 방지한다.
도 1a는 본 발명에 따른 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 평면도
도 1b는 도 1a의 Ⅰ-Ⅰ'선상의 단면도 및 Ⅱ-Ⅱ'선상의 단면도를 도시한 도면
도 2a 내지 도 2e는 본 발명에 따른 산화물 반도체를 이용한 박막 트랜지스터 기판의 제조방법을 도시한 공정 순서도들
도 3a 내지 도 3b는 본 발명에 따른 산화물 반도체 패턴 및 채널보호막을 형성하는 단계를 도시한 공정순서도

Claims (6)

  1. 기판 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극이 형성된 기판 상에 게이트 절연막을 형성하는 단계와,
    상기 게이트 절연막이 형성된 기판 상에 채널 보호막 및 말단부가 노출된 산화물 반도체 패턴을 형성하는 단계와,
    상기 산화물 반도체패턴 및 채널 보호막이 형성된 기판상에 금속층 및 제1 포토레지스트 패턴을 형성하는 단계와,
    상기 제1 포토레지스트 패턴을 식각 마스크로 상기 금속층을 식각하여 소스/드레인 전극을 형성하고, 상기 제1 포토레지스트 패턴 및 상기 채널 보호막을 식각 마스크로 상기 노출된 산화물 반도체 패턴의 말단부를 식각하여 채널층을 형성하는 단계와,
    상기 소스/드레인전극 및 채널층이 형성된 기판상에 콘택홀이 형성된 보호막을 형성하는 단계와,
    상기 콘택홀이 형성된 기판상에 화소전극을 형성하는 단계를 포함하는 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법.
  2. 제1 항에 있어서, 상기 소스/드레인전극 및 채널층을 형성하는 단계 후의 채널 보호막은
    상기 채널층과 소스/드레인전극이 오버랩되는 영역에서 상기 채널층의 말단부를 노 출하도록 형성하고, 상기 박막트랜지스터의 채널영역에서 채널보호막의 측벽 경계면이 상기 채널층의 측벽 경계면과 일치하도록 형성하는 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법.
  3. 제1 항에 있어서, 상기 채널 보호막 및 말단부가 노출된 산화물 반도체 패턴을 형성하는 단계는
    상기 게이트 절연막이 형성된 기판 상에 산화물 반도체층, 채널보호막용 절연막 및 제2 포토레지스트 패턴을 형성하는 단계와,
    상기 제2 포토레지스트 패턴을 이용하여 산화물 반도체층, 채널보호막용 절연막을 패터닝하여 산화물 반도체 패턴 및 채널 보호막용 절연패턴을 형성하는 단계와,
    상기 제2 포토레지스트 패턴을 에싱하여 제3 포토레지스트 패턴을 형성하고, 상기 산화물 반도체패턴의 말단부에 상응하는 상기 채널 보호막용 절연패턴을 노출시키는 단계와,
    상기 제3 포토레지스트 패턴을 이용하여 상기 노출된 채널 보호막용 절연패턴을 제거하여 채널 보호막을 형성하고, 상기 산화물 반도체 패턴의 말단부가 노출되는 단계를 포함하는 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법.
  4. 제1 항에 있어서, 상기 채널층은
    산화물 반도체로 형성되는 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법.
  5. 제1 항에 있어서, 상기 산화물 반도체는
    Zn, In, Ga, Sn, IGZO, ZnO, ZTO, ZIO, InO, TiO 중 어느 하나로 형성되는 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법.
  6. 제1 항에 있어서, 상기 채널 보호막은
    SiNx 또는 SiOx 중 어느 하나로 형성되는 것을 특징으로 하는 산화물 반도체를 이용한 박막트랜지스터 어레이기판의 제조방법.
KR1020090013615A 2009-02-18 2009-02-18 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법 KR101604480B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090013615A KR101604480B1 (ko) 2009-02-18 2009-02-18 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090013615A KR101604480B1 (ko) 2009-02-18 2009-02-18 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20100094275A true KR20100094275A (ko) 2010-08-26
KR101604480B1 KR101604480B1 (ko) 2016-03-17

Family

ID=42758457

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090013615A KR101604480B1 (ko) 2009-02-18 2009-02-18 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101604480B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087838A (ko) * 2011-01-28 2012-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20120223301A1 (en) * 2011-03-02 2012-09-06 Kabushiki Kaisha Toshiba Thin film transistor, manufacturing method of same, and display device
US9023685B2 (en) 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
US9190526B2 (en) 2011-04-18 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
US9570624B2 (en) 2014-02-26 2017-02-14 Samsung Display Co., Ltd. Thin film transistor and method for fabricating the same

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4246298B2 (ja) 1998-09-30 2009-04-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶ディスプレイパネルの製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120087838A (ko) * 2011-01-28 2012-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US10134766B2 (en) 2011-01-28 2018-11-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9023685B2 (en) 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
US20120223301A1 (en) * 2011-03-02 2012-09-06 Kabushiki Kaisha Toshiba Thin film transistor, manufacturing method of same, and display device
KR101354883B1 (ko) * 2011-03-02 2014-01-22 가부시끼가이샤 도시바 박막 트랜지스터, 그의 제조 방법 및 표시 장치
US9412765B2 (en) 2011-03-02 2016-08-09 Kabushiki Kaisha Toshiba Thin film transistor, manufacturing method of same, and display device
US9190526B2 (en) 2011-04-18 2015-11-17 Sharp Kabushiki Kaisha Thin film transistor, display panel, and method for fabricating thin film transistor
US9570624B2 (en) 2014-02-26 2017-02-14 Samsung Display Co., Ltd. Thin film transistor and method for fabricating the same

Also Published As

Publication number Publication date
KR101604480B1 (ko) 2016-03-17

Similar Documents

Publication Publication Date Title
US10367073B2 (en) Thin film transistor (TFT) with structured gate insulator
US9515100B2 (en) Array substrate, manufacturing method thereof and display device
KR101593443B1 (ko) 어레이 기판의 제조방법
WO2018227750A1 (zh) 柔性tft基板的制作方法
US9105524B2 (en) Method of fabricating a thin film transistor array substrate
US8829511B2 (en) Hybrid thin film transistor, manufacturing method thereof and display panel having the same
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
US9087751B2 (en) Array substrate for display device and method of fabricating the same
US10120256B2 (en) Preparation method for thin film transistor, preparation method for array substrate, array substrate, and display apparatus
KR20110125105A (ko) 산화물 박막 트랜지스터 및 그 제조방법
US10784287B2 (en) TFT substrate and manufacturing method thereof
US20150349141A1 (en) Thin film transistor and manufacturing method thereof, array substrate, display device
KR102308621B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US11233155B2 (en) Thin film transistor and fabrication method thereof, array substrate and display device
KR20140006670A (ko) 금속 산화물을 포함하는 박막 트랜지스터 기판 및 그 제조방법
KR20130098709A (ko) 박막트랜지스터 기판 및 이의 제조 방법
KR101604480B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 어레이 기판의 제조방법
KR101689886B1 (ko) 산화물 반도체를 이용한 박막트랜지스터 기판의 제조방법
US9508828B2 (en) Array substrate and method of fabricating the same
KR20170080047A (ko) 산화물 박막 트랜지스터와 그를 포함하는 표시 장치 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20120043404A (ko) 표시장치 및 이의 제조방법
KR20110066808A (ko) 산화물 반도체층을 이용한 액정표시장치용 어레이 기판의 제조방법
KR20160049172A (ko) 박막트랜지스터 어레이 기판 및 이를 포함하는 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20200219

Year of fee payment: 5