DE102009044337A1 - Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben - Google Patents

Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben Download PDF

Info

Publication number
DE102009044337A1
DE102009044337A1 DE102009044337A DE102009044337A DE102009044337A1 DE 102009044337 A1 DE102009044337 A1 DE 102009044337A1 DE 102009044337 A DE102009044337 A DE 102009044337A DE 102009044337 A DE102009044337 A DE 102009044337A DE 102009044337 A1 DE102009044337 A1 DE 102009044337A1
Authority
DE
Germany
Prior art keywords
layer
pattern
oxide semiconductor
auxiliary pattern
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009044337A
Other languages
English (en)
Other versions
DE102009044337B4 (de
Inventor
Yong-Yub Paju Kim
Chang-Il Ryoo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of DE102009044337A1 publication Critical patent/DE102009044337A1/de
Application granted granted Critical
Publication of DE102009044337B4 publication Critical patent/DE102009044337B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

Es wird ein mit Folgendem versehenes Arraysubstrat für ein Display angegeben: einem Substrat (101) mit einem Pixelbereich (P); einer Gateleitung und einer mit dieser verbundenen Gateelektrode (108) auf dem Substrat; einer Gateisolierschicht (112) auf der Gateleitung und der Gateelektrode; einer Oxidhalbleiterschicht (119) auf der Gateisolierschicht über der Gateelektrode; einem Hilfsmuster (123) auf der Oxidhalbleiterschicht, das über einen ersten Teil mit Titan oder einer Titanlegierung und einen zweiten Teil mit Titanoxid verfügt, einer Source- und einer Drainelektrode (135, 138) auf dem Hilfsmuster, die auf dem ersten Teil desselben angeordnet sind und voneinander beabstandet sind, um den zweiten Teil des Hilfsmusters freizulegen; einer Datenleitung (132) auf der Gateisolierschicht, wobei diese Datenleitung die Gateleitung schneidet, um den Pixelbereich zu definieren, und die mit der Sourceelektrode verbunden ist; einer Passivierungsschicht (140) auf der Source- und der Drainelektrode sowie der Datenleitung, wobei diese Passivierungsschicht ein die Drainelektrode freilegendes Drainkontaktloch (143) aufweist; und einer Pixelelektrode (150) auf der Passivierungsschicht, wobei diese Pixelelektrode durch das Drainkontaktloch hindurch mit der Drainelektrode verbunden ist.

Description

  • Die Erfindung betrifft ein Arraysubstrat mit einem Dünnschichttransistor für ein Display sowie ein Verfahren zum Herstellen dieses Arraysubstrats.
  • In den letzten Jahren werden zunehmend Flachdisplays zum Ersetzen von Kathodenstrahlröhren verwendet, wobei insbesondere Flüssigkristalldisplays (LCDs) oder Elektrolumineszenzdisplays (ELDs) verwendet werden, da sie leicht und dünn sind und einen niedrigen Energieverbrauch zeigen.
  • Unter den genannten LCDs werden insbesondere Aktivmatrix-LCDs (AM-LCDs) intensiv erforscht und entwickelt, da sie hohe Auflösung zeigen und hervorragend dazu geeignet sind, bewegte Bilder anzuzeigen.
  • Außerdem zeigen organische Elektrolumineszenzdisplays (OELDs), die auch als organische Leuchtdioden (OLED) bezeichnet werden, hohe Emissionshelligkeit und niedrige Ansteuerspannung sowie Vorteile betreffend ein hohes Kontrastverhältnis, ein ultraflaches Profil, eine kurze Ansprechzeit von nur einigen Mikrosekunden, einen großen Betrachtungswinkel sowie Stabilität bei niedriger Temperatur. Beispielsweise können OLEDs mit einer Ansteuergleichspannung von ungefähr 5 V bis 15 V betrieben werden. Demgemäß sind das Design und die Herstellung einer Treiberschaltung für OLEDs vereinfacht.
  • Sowohl LCDs als auch OLEDs verfügen über ein Arraysubstrat mit einem Dünnschichttransistor als Schaltelement für einen Pixelbereich.
  • Die 1 ist eine Schnittansicht, die ein Arraysubstrat für ein Display gemäß dem Stand der Technik zeigt.
  • Gemäß der 1 werden eine Gateleitung (nicht dargestellt) und eine Gateelektrode 15 in einem Pixelbereich P auf einem Substrat 11 hergestellt, und auf ihnen wird eine Gateisolierschicht 18 hergestellt. Auf dieser wird über der Gateelektrode 15 eine Halbleiterschicht 28 mit einer aktiven Schicht 22 aus eigenleitendem amorphem Silicium und einer ohmschen Kontaktschicht 26 aus mit Fremdstoffen dotiertem amorphem Silicium hergestellt. Auf der ohmschen Kontaktschicht 26 werden Source- und Drainelektroden 36 und 38 beabstandet voneinander ausgebildet. Die Gateelektrode 15, die Gateisolierschicht 18, die Halbleiterschicht 28, die Sourceelektrode 36 und die Drainelektrode 38 bilden einen Dünnschichttransistor (TFT) Tr.
  • Außerdem wird auf dem TFT Tr eine Passivierungsschicht 42 hergestellt, in der ein die Drainelektrode 38 freilegendes Drainkontaktloch 45 ausgebildet wird. Auf der Passivierungsschicht 42 wird im Pixelbereich P eine Pixelelektrode 50 hergestellt, die durch das Drainkontaktloch 45 hindurch mit der Drainelektrode 38 verbunden ist.
  • Auf dem Substrat 11 wird eine Datenleitung 33 mit einem ersten und zweiten Muster 27 und 23 ausgebildet. Die Datenleitung 33 schneidet die Gateleitung, um den Pixelbereich P zu definieren. Das erste und das zweite Muster 27 und 33 verfügen jeweils über dieselben Schichten wie die ohmsche Kontaktschicht 26 und die aktive Schicht 22.
  • Die aktive Schicht 22 der Halbleiterschicht 28 verfügt über einen ersten Teil, der durch die ohmsche Kontaktschicht 26 freigelegt ist und einen zweiten Teil unter dieser. Der erste und der zweite Teil der aktiven Schicht 22 verfügen über eine erste bzw. eine zweite Dicke t1 bzw. t2, die voneinander verschieden sind (t1 ≠ t2). Die Dickendifferenz der aktiven Schicht 22, die sich aus dem Herstellverfahren ergibt, führt zu einer Beeinträchtigung der Eigenschaften des TFT Tr.
  • Die 2A bis 2E sind Schnittansichten zum Veranschaulichen eines Prozesses zum Herstellen einer Halbleiterschicht, einer Sourceelektrode und einer Drainelektrode eines Arraysubstrats für ein Display gemäß dem Stand der Technik. Der Einfachheit der Darstellung halber sind in den 2A bis 2E die Gateelektrode und die Gateisolierschicht zwischen dem Arraysubstrat und der Halbleiterschicht weggelassen.
  • Gemäß der 2A werden auf dem Substrat 11 sequenziell eine eigenleitende, amorphe Siliciumschicht 20, eine mit Fremdstoffen dotierte Siliciumschicht 24 und eine Metallschicht 30 hergestellt. Nachdem auf der Metallschicht 30 eine Fotoresist(PR)schicht (nicht dargestellt) hergestellt wurde, wird Licht unter Verwendung einer Fotomaske auf die PR-Schicht gestrahlt, um ein der Source- und der Drainelektrode entsprechendes erstes PR-Muster 91 und ein dem durch die Source- und Drainelektroden 36 und 38 (1) freigelegten ersten Teil entsprechendes zweites PR-Muster 92 auszubilden. Das erste und das zweite PR-Muster 91 und 92 verfügen über eine dritte bzw. vierte Dicke t3 bzw. t4, wobei die vierte Dicke kleiner als die dritte ist (t4 < t3).
  • Gemäß der 2B werden die Metallschicht 30 (2A), die mit Fremdstoff dotierte Siliciumschicht 24 (2A) und die eigenleitende amorphe Siliciumschicht 20 (2A) unter Verwendung des ersten und zweiten PR-Musters 91 und 92 als Ätzmaske geätzt, so dass ein Source-Drain-Muster 31, ein Muster 25 aus mit Fremdstoff dotiertem amorphem Silicium und die aktive Schicht 22 ausgebildet werden können.
  • Gemäß der 2D wird durch einen Veraschungsprozess das zweite PR-Muster 92 (2C) mit der vierten Dicke t4 entfernt, und das erste PR-Muster 91 (2C) mit der dritten Dicke t3 wird teilweise entfernt, so dass auf dem Source-Drain-Muster 31 ein drittes PR-Muster 93 mit verringerter Dicke ausgebildet werden kann.
  • Gemäß der 2D wird das Source-Drain-Muster 31 (2C) unter Verwendung des dritten PR-Musters 93 als Ätzmaske so geätzt, dass die Source- und Drainelektroden 36 und 38 ausgebildet werden können und zwischen ihnen das Muster 25 aus mit Fremdstoff dotiertem amorphem Silicium freigelegt werden kann.
  • Gemäß der 2E wird das zwischen den Source- und Drainelektroden 36 und 38 freigelegte Muster 25 (2D) aus mit Fremdstoff dotiertem amorphem Silicium unter Verwendung eines Trockenätzschritts so geätzt, dass unter den Source- und Drainelektroden 36 und 38 die ohmsche Kontaktschicht 26 ausgebildet werden kann. Wenn dieser Trockenätzschritt für unzureichende Zeit ausgeführt wird, kann das Muster 25 aus dem mit Fremdstoff dotiertem amorphem Silicium auf der aktiven Schicht 22 zwischen den Source- und den Drainelektroden 36 und 38 verbleiben, wodurch es diese verbinden kann, wodurch die Eigenschaften des TFT Tr (1) verschlechtert werden. Um das zwischen den Source- und Drainelektroden 36 und 38 freigelegte Muster 25 aus mit Fremdstoffen dotiertem amorphem Silicium vollständig zu entfernen, wird der Trockenätzschritt für eine ausreichend lange Zeit ausgeführt. Dadurch kann aber die zwischen den Source- und Drainelektroden 36 und 38 unter dem Muster 25 aus mit Fremdstoffen dotiertem amorphem Silicium freigelegte aktive Schicht 22 teilweise geätzt werden.
  • Im Ergebnis weist der durch die ohmsche Kontaktschicht 26 freigelegte erste Teil der aktiven Schicht die erste Dicke t1 auf, während ihr zweiter Teil unter der ohmschen Kontaktschicht 26 die davon verschiedene zweite Dicke t2 (t1 ≠ t2) aufweist. Die Dickendifferenz der aktiven Schicht 22 führt zu einer Beeinträchtigung der Eigenschaften des TFT Tr (1). Außerdem wird, da die aktive Schicht 22 während des Trockenätzschritts für die ohmsche Kontaktschicht 26 teilweise entfernt wird, die Schicht 20 (2A) aus eigenleitendem amorphem Silicium mit ausreichender Dicke, beispielsweise im Bereich von ungefähr 150 nm bis ungefähr 180 nm (1500 Å bis ungefähr 1800 Å) hergestellt. Dadurch ist die Abscheidungszeit für diese Schicht verlängert, was die Produktivität verringert. Demgemäß wurde als Halbleiterschicht eines TFT ein Oxidhalbleitermaterial vorgeschlagen. Bei einem TFT mit einer Halbleiterschicht aus einem Oxidhalbleitermaterial können jedoch die Halbleiterschicht und eine Isolierschicht aus einem anorganischen Isoliermaterial, wie Siliciumoxid (SiO2) und/oder Siliciumnitrid (SiNx), schlechte Grenzflächeneigenschaften aufweisen, und die Oberfläche der Halbleiterschicht aus dem Oxidhalbleitermaterial wird durch chemische Lösungen leicht verunreinigt. Im Ergebnis ist ein TFT mit einer solchen Halbleiterschicht auf Grund einer Beeinträchtigung der Oberfläche derselben beeinträchtigt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Arraysubstrat für ein Display mit verbesserten Eigenschaften eines Dünnschichttransistors sowie ein Verfahren zum Herstellen eines solchen Arraysubstrats zu schaffen.
  • Diese Aufgabe ist durch das Arraysubstrat gemäß dem Anspruch 1 und das Verfahren gemäß dem Anspruch 6 gelöst. Beim Arraysubstrat und beim Verfahren zu dessen Herstellung gemäß der Erfindung wird eine spezielle Oxidhalbleiterschicht dazu genutzt, dafür zu sorgen, dass eine aktive Schicht keinem Ätzgas ausgesetzt wird und dadurch beeinträchtigt wird.
  • Die Erfindung wird nachfolgend anhand von durch Figuren veranschaulichten Ausführungsformen näher erläutert.
  • 1 ist eine Schnittansicht, die ein Arraysubstrat für ein Display gemäß dem Stand der Technik zeigt;
  • 2A bis 2E sind Schnittansichten zum Veranschaulichen eines Prozesses zum Herstellen einer Halbleiterschicht, einer Substrat und einer Drainelektrode eines Arraysubstrats für ein Display gemäß dem Stand der Technik;
  • 3A bis 3J sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen eines Arraysubstrats gemäß einer Ausführungsform der Erfindung; und
  • 4A bis 4E sind Schnittansichten zum Veranschaulichen eines Verfahrens zum Herstellen eines Arraysubstrats für ein Display gemäß einer zweiten Ausführungsform der Erfindung.
  • Gemäß der 3A wird auf einem Substrat 101 mit einem Pixelbereich P durch Abscheiden von Aluminium (Al), einer Aluminiumlegierung wie Aluminiumneodym (AlNd), Kupfer (Cu) oder einer Kupferlegierung eine erste Metallschicht (nicht dargestellt) hergestellt. Das Substrat 101 kann aus Glas oder Kunststoff bestehen, und die erste Metallschicht kann eine Einzel- oder eine Doppelschichtstruktur aufweisen. Als Nächstes wird die erste Metallschicht durch einen Maskenprozess mit einem Beschichtungsschritt für einen Fotoresist (PR), einem Belichtungsschritt unter Verwendung einer Fotomaske, einem Entwicklungsschritt für ein freigelegtes PR-Muster und einem Ätzschritt so strukturiert, dass eine Gateleitung (nicht dargestellt) und eine Gateelektrode 108 ausgebildet werden. Die Gateleitung ist entlang einer Seite des Pixelbereichs P angeordnet, und die Gateelektrode 108 ist mit ihr verbunden. Als Nächstes wird auf der Gateleitung und der Gateelektrode 108 durch Abscheiden eines anorganischen Isoliermaterials wie Siliciumoxid (SiO2) und/oder Siliciumnitrid (SiNx) eine Gateisolierschicht 112 her gestellt, was beispielsweise durch ein Verfahren mit chemischer Dampfabscheidung (CVD) erfolgt.
  • Gemäß der 3B wird auf der Gateisolierschicht 112 durch Abscheiden eines Oxidhalbleitermaterials wie amorphem Indiumgalliumzinkoxid (a-IGZO) oder Zinkzinnoxid (ZTO) eine Oxidhalbleitermaterialschicht 118 hergestellt. Die Oxidhalbleitermaterialschicht 118 kann durch ein Sputterverfahren mit einer Dicke von ungefähr 50 nm bis ungefähr 100 nm (500 Å bis ungefähr 1000 Å) hergestellt werden. Als Nächstes wird auf ihr durch Abscheiden von Titan (Ti) oder einer Titanlegierung eine Hilfsmaterialschicht 122 hergestellt. Die Hilfsmaterialschicht 122 kann durch ein Sputterverfahren mit einer Dicke von ungefähr 5 nm bis ungefähr 50 nm (50 Å bis ungefähr 500 Å) hergestellt werden. Sie kontaktiert die Oxidhalbleitermaterialschicht 118 mittels ohmscher Kontakteigenschaften. Außerdem kann die Hilfsmaterialschicht 122 durch einen anschließenden Schritt einer Behandlung mit Sauerstoff(O2)plasma zu einer Hilfsisolierschicht 126 (3H) werden.
  • Gemäß der 3C wird auf der Hilfsmaterialschicht 122 durch Abscheiden von Aluminium (Al), einer Aluminiumlegierung wie Aluminiumneodym (AlNd), Kupfer (Cu), einer Kupferlegierung, Molybdän (Mo) oder Chrom (Cr) durch ein Sputterverfahren eine zweite Metallschicht 128 hergestellt.
  • Gemäß der 3D wird, nachdem durch Auftragen eines Fotoresists auf der zweiten Metallschicht 128 eine Fotoresist(PR)schicht (nicht dargestellt) hergestellt wurde, Licht durch eine Fotomaske (nicht dargestellt) auf diese gestrahlt. Die Fotomaske verfügt über einen transmissiven Abschnitt, einen Ausblendabschnitt und einen halbdurchlässigen Abschnitt in solcher Weise, dass das Transmissionsvermögen des Letzteren größer als dasjenige des Ausblendabschnitts aber kleiner als dasjenige des transmissiven Abschnitts ist. Der transmissive Abschnitt kann über ein Schlitzmuster oder eine Mehrfachschicht verfügen. Das Belichten unter Verwendung der Fotomaske mit einem halbtransmissiven Abschnitt kann als Beugungsbelichtung oder Halbtonbelichtung bezeichnet werden.
  • Als Nächstes wird die freigelegte PR-Schicht so entwickelt, dass ein erstes PR-Muster 191a mit einer ersten Dicke t1 und ein zweites PR-Muster mit einer zweiten Dicke t2 über der ersten Dicke t1 auf der zweiten Metallschicht 128 im Pixelbereich P ausgebildet wird. Das erste PR-Muster 191a wird auf einem Abschnitt der zweiten Substrat 128 ausgebildet, der einer Datenleitung 132 (3E), einer Sourceelektrode 135 (3E) und einer Drainelektrode 138 (3E) entspricht, und das zweite PR-Muster 191b wird auf einem Abschnitt der zweiten Metallschicht 128 ausgebildet, der einem Zwischenraum zwischen der Source- und der Drainelektrode 135 und 138 entspricht. Die anderen Abschnitte der zweiten Metallschicht 128 werden durch das erste und zweite PR-Muster 191a und 191b hindurch belichtet.
  • Gemäß der 3E werden die zweite Metallschicht 128 (3D), die Hilfsmaterialschicht 122 (3D) und die Oxidhalbleitermaterialschicht 118 (3D) unter Verwendung des ersten und des zweiten PR-Musters 191a und 191b als Ätzmaske so geätzt und entfernt, dass ein erstes Laminatmuster aus einem Source-Drain-Muster 129, einem Hilfsmuster 123 und einer Oxidhalbleiterschicht 119 sowie ein zweites Laminatmuster aus einer Datenleitung 132, einem zweiten Blindmuster 124 und einem ersten Blindmuster 120 auf der Gateisolierschicht 112 ausgebildet werden können. Die zweite Metallschicht 128, die Hilfsmaterialschicht 122 und die Oxidhalbleitermaterialschicht 118 können durch ein Nassätzverfahren unter Verwendung verschiedener Ätzlösungen strukturiert werden. Alternativ kann die Hilfsmaterialschicht 122 durch ein Trockenätzverfahren strukturiert werden.
  • Das Source-Drain-Muster 129 ist mit der Datenleitung 132 verbunden, die die Gateleitung schneidet, um den Pixelbereich P zu definieren. Die Oxidhalbleiterschicht 119, das Hilfsmuster 123 und das Source-Drain-Muster 129 verfügen über dieselbe Form, und das erste Blindmuster 120, das zweite Blindmuster 124 und die Datenleitung 132 verfügen über dieselbe Form. Ferner besteht das erste Blindmuster 120 aus demselben Material und derselben Schicht wie die Oxidhalbleiterschicht 119, und das zweite Blindmuster 124 besteht aus demselben Material und derselben Schicht wie das Hilfsmuster 123.
  • Gemäß der 3F wird das zweite PR-Muster 191b (3E) mit der zweiten Dicke t2 so entfernt, dass der zentrale Teil des Source-Drain-Musters 129 freigelegt werden kann. Dabei kann das zweite PR-Muster 191b durch ein Veraschungsverfahren entfernt werden. Obwohl das erste PR-Muster 191a teilweise entfernt wird, so dass es eine verringerte Dicke zeigt, verbleibt es auf dem Source-Drain-Muster 129 und der Datenleitung 131.
  • Gemäß der 3G wird das Source-Drain-Muster 129 (3F) unter Verwendung des ersten PR-Musters 191a als Ätzmaske so geätzt und entfernt, dass die Source- und die Drainelektrode 135 und 138 auf dem Hilfsmuster 123 ausgebildet werden können. Das Source-Drain-Muster 129 kann durch ein Nassätzverfahren unter Verwendung einer Atzlösung geätzt werden. Die Sourceelektrode 135 ist mit der Datenleitung 132 verbunden, und das Hilfsmuster 123 liegt zwischen der Source- und der Drainelektrode 135 und 138 so frei, dass es in einen ersten Teil 123a unter der Source- und der Drainelektrode 135 und 138 sowie einen zweiten Teil 123b unterteilt werden kann, der dem zwischen der Source- und der Drainelektrode 135 und 138 freigelegten zentralen Teil entspricht.
  • Der zweite Teil 123b fungiert als Ätzstoppschicht zum Schützen der Oxidhalbleiterschicht 119, während das Source-Drain-Muster 129 geätzt wird. Da die Oxidhalbleiterschicht 119 durch den zweiten Teil 123b des Hilfsmusters 123 bedeckt ist, ist sie der Ätzlösung beim Nassätzverfahren für das Source-Drain-Muster 129 nicht ausgesetzt. Im Ergebnis ist eine Beeinträchtigung der Fläche der Oxidhalbleiterschicht 119, wie eine Verunreinigung und Schädigung, verhindert.
  • Gemäß der 3H wird das erste PR-Muster 191a (3G) mit der verringerten Dicke durch ein Abziehverfahren entfernt, damit die Sourceelektrode 135, die Drainelektrode 138 und die Datenleitung 132 freigelegt werden können. Als Nächstes wird ein Schritt zum Ändern der Leitungseigenschaften des zweiten Teils 123b (3G) des Hilfsmusters 123 auf Isoliereigenschaften für das Substrat 101 ausgeführt. Beispielsweise kann das Substrat 101 mit dem zweiten Teil 123b mit Titan (Ti) oder einer Titanlegierung mit einem Sauerstoff(O2)plasma in einer ein Sauerstoffgas enthaltenden Vakuumkammer (nicht dargestellt) behandelt werden. Alternativ kann das Substrat 101 mit dem zweiten Teil 123b des Hilfsmusters 123 mit Titan (Ti) oder einer Titanlegierung durch Wärme in einer Heizvorrichtung wie einem Ofen bei einer Temperatur von ungefähr 300°C bis ungefähr 400°C für eine Zeitperiode für ungefähr einigen zehn Sekunden bis ungefähr einigen zehn Minuten behandelt werden.
  • Der zweite Teil 123b, der der freigelegte Teil des Hilfsmusters 123 zwischen der Source- und der Drainelektrode 135 und 138 aus Titan oder einer Titanlegierung ist, wird oxidiert, um zu einer Oxidschicht 126 aus Titanoxid (TiOx) mit Isoliereigenschaften zu werden. Die Oxidschicht 126 steht in direktem Kontakt mit der Oxidhalbleiterschicht 119 zwischen der Source- und der Drainelektrode 135 und 138 und schützt sie. Außerdem sind, da die Oxidschicht 126 durch Oxidation des zweiten Teils 123b gebildet ist, die Grenzflächeneigenschaften zwischen ihr und der Oxidhalbleiterschicht 119 besser als diejenigen zwischen einer durch Abscheiden aufgebrachten Isolierschicht und der Oxidhalbleiterschicht 119.
  • Da der erste Teil 123a (3G) unter der Source- und der Drainelektrode 135 und 138 keinem Sauerstoffplasma während des Plasmabehandlungsschritts ausgesetzt ist, wird er nicht oxidiert, und seine Leitungseigenschaften ändern sich nicht. Alternativ wird, da der erste Teil 123a während eines Wärmebehandlungsschritts nicht mit Sauerstoff (O2) im Umgebungsgas in Kontakt steht, derselbe nicht oxidiert, und seine Leitungseigenschaften ändern sich nicht. Im Ergebnis fungiert der erste Teil 123a als Kontaktschicht 125 zwischen der Oxidhalbleiterschicht 119 und der Sourceelektrode 135 sowie zwischen der Oxidhalbleiterschicht 119 und der Drainelektrode 138.
  • Wenn das Hilfsmuster 123 relativ dick ist, wird der zweite Teil 123b während des Plasmabehandlungsschritts oder des Wärmebehandlungsschritts nicht vollständig oxidiert, so dass ein unterer Teil des zweiten Teils 123b als Titanschicht verbleibt, oder es ist die Prozesszeit zum vollständigen Oxidieren des zweiten Teils 123b zu erhöhen. Wenn das Hilfsmuster 123 relativ dünn ist, schützt der zweite Teil 123b die Oxidhalbleiterschicht 119 nicht vollständig. Außerdem benötigt das Hilfsmuster 123, da der erste Teil 123a als ohmsche Kontaktschicht 125 fungiert, die die Oxidhalbleiterschicht 119 und die Source- und Drainelektrode 135 und 138 verbindet, eine optimale Dicke, um einen ohmschen Kontakt zu bewerkstelligen. Demgemäß kann das Hilfsmuster 123 eine Dicke von ungefähr 5 nm bis ungefähr 50 nm (ungefähr 50 Å bis ungefähr 500 Å) aufweisen.
  • Die Gateelektrode 108, die Gateisolierschicht 112, die Oxidhalbleiterschicht 119, die ohmsche Kontaktschicht 125, die Sourceelektrode 135, die Drainelektrode 138 und die Oxidschicht 126 bilden einen Dünnschichttransistor (TFT) Tr.
  • Der zentrale Teil der Oxidhalbleiterschicht 119, der zwischen der Source- und der Drainelektrode 135 und 138 freigelegt ist, ist durch das Hilfsmuster 123 bedeckt und gegen die Ätzlösung zum Strukturieren der Source- und der Drainelektrode 135 und 138 geschützt. Außerdem wird die ohmsche Kontaktschicht 125 durch Oxidation des zentralen Teils des Hilfsmusters 123 statt durch Ätzen ausgebildet. Im Ergebnis wird die Oberfläche der Oxidhalbleiterschicht 119 nicht geätzt, und sie zeigt eine gleichmäßige Dicke. Demgemäß sind die Eigenschaften des TFT Tr verbessert.
  • Ferner wird unmittelbar nach dem Herstellen der Oxidhalbleitermaterialschicht 118 (3C) die Hilfsmaterialschicht 122 (3C) durch ein Sputterverfahren auf ihr hergestellt, ohne dass sie einer chemischen Lösung ausgesetzt würde, und sie wird durch eine Sauerstoffplasmabehandlung oder eine Wärmebehandlung oxidiert, um zur Oxidschicht 126 zu werden. Da die Oxidhalbleiterschicht 119 und die Oxidschicht 126 in relativ kurzer Zeit aufeinanderfolgend hergestellt werden, ist eine Oberflächenverunreinigung der Oxidhalbleiterschicht 119 dadurch, dass sie dem Umgebungsgas ausgesetzt ist, minimiert.
  • Darüber hinaus sind, da die Oxidhalbleiterschicht 119 und die Oxidschicht 126 durch ein Sputterverfahren hergestellt werden, die Grenzflächeneigenschaften zwischen den beiden besser als diejenigen zwischen einer Oxidhalbleiterschicht und einer organischen Isolierschicht mit Siliciumoxid (SiO2) und Siliciumnitrid (SiNx), die durch ein Verfahren mit chemischer Dampfabscheidung (CVD) hergestellt wird. Im Ergebnis sind die Eigenschaften des TFT Tr verbessert.
  • Außerdem wird die Oxidhalbleiterschicht 119, da ihre Oberfläche nicht geätzt wird, mit der optimalen Dicke, z. B. ungefähr 50 nm bis ungefähr 100 nm (ungefähr 500 Å bis ungefähr 1000 Å) für die aktive Schicht des TFT Tr anstelle einer Dicke auf Grundla ge eines teilweisen Entfernens, z. B. ungefähr 150 nm bis ungefähr 180 nm (ungefähr 1500 Å bis ungefähr 1800 Å) hergestellt. Im Ergebnis sind die Materialkosten gesenkt und die Herstellzeit verkürzt.
  • Obwohl es nicht dargestellt ist, kann, wenn das Substrat 101 für ein organisches Elektrolumineszenzdisplay verwendet wird, auf der Gateisolierschicht 112 eine Spannungsleitung ausgebildet werden, und im Pixelbereich P kann ein mit dieser verbundener Treiber-TFT hergestellt werden. Der TFT Tr wird Schalt-TFT verwendet, und er ist mit dem Treiber-TFT verbunden.
  • Gemäß der 3I wird auf der Sourceelektrode 135, der Drainelektrode 138, der Datenleitung 132 und der Oxidschicht 126 durch Abscheiden und Strukturieren eines anorganischen Isoliermaterials wie Siliciumoxid (SiO2) oder Siliciumnitrid (SiNx) oder durch Auftragen und Strukturieren eines organischen Isoliermaterials wie Benzocyclobuten (BCB) oder Acrylharz eine Passivierungsschicht 140 hergestellt. In der Passivierungsschicht 140 wird eine die Drainelektrode 138 freilegendes Drainkontaktloch 143 ausgebildet.
  • Gemäß der 3J wird auf der Passivierungsschicht 140 durch Abscheiden und Strukturieren eines transparenten, leitenden Materials wie Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) eine Pixelelektrode 150 hergestellt, die durch das Drainkontaktloch 143 hindurch mit der Drainelektrode 138 verbunden ist.
  • Obwohl es nicht dargestellt ist, werden bei einem Arraysubstrat für ein organisches Elektrolumineszenzdisplay ein Schalt-TFT und ein Treiber-TFT in einem Pixelbereich P ausgebildet, der durch eine Gateleitung, eine Datenleitung und eine Spannungsleitung definiert ist. Eine Gateelektrode des Schalt-TFT ist mit der Gateleitung verbunden, und eine Sourceelektrode desselben ist mit der Datenleitung verbunden. Die Drainelektrode des Schalt-TFT ist mit der Gateelektrode des Treiber-TFT DTr verbunden. Die Sourceelektrode des Treiber-TFT DTr ist mit der Spannungsleitung verbunden, und seine Drainelektrode ist mit einer OLED verbunden.
  • Das Arraysubstrat der 3A bis 3J wird durch einen Prozess mit vier Masken hergestellt. Gemäß einer anderen Ausführungsform kann es durch einen Prozess mit fünf Masken hergestellt werden.
  • Anhand der 4A bis 4E wird nun ein Verfahren zum Herstellen eines Arraysubstrats für ein Display gemäß einer zweiten Ausführungsform der Erfindung beschrieben.
  • Gemäß der 4A werden, nachdem auf einem Substrat 201 mit einem Pixelbereich P eine erste Metallschicht (nicht dargestellt) hergestellt wurde, eine Gateelektrode 208 und eine Gateleitung (nicht dargestellt) durch Strukturieren der ersten Metallschicht ausgebildet. Als Nächstes werden eine Gateisolierschicht 212, eine Oxidhalbleitermaterialschicht 218 und eine Hilfsmaterialschicht 222 durch ein Sputterverfahren sequenziell auf der Gateelektrode 208 und der Gateleitung hergestellt. Die Oxidhalbleitermaterialschicht 218 enthält ein Oxidhalbleitermaterial wie amorphes Indiumgalliumzinkoxid (a-IGZO) oder Zinkzinnoxid (ZTO), und sie verfügt über eine Dicke von ungefähr 50 nm bis ungefähr 100 nm (ungefähr 500 Å bis ungefähr 1000 Å). Die Hilfsmaterialschicht 222 enthält Titan (Ti) oder eine Titanlegierung, und sie weist eine Dicke von ungefähr 5 nm bis ungefähr 50 nm (ungefähr 50 Å bis ungefähr 500 Å) auf.
  • Gemäß der 4B werden ein Hilfsmuster 223 und eine Oxidhalbleiterschicht 219 durch Strukturieren der Hilfsmaterialschicht 222 und der Oxidhalbleitermaterialschicht 218 im Pixelbereich P ausgebildet. Das Hilfsmuster 223 und die Oxidhalbleiterschicht 219 verfügen über dieselbe Form.
  • Gemäß der 4C werden, nachdem auf dem Hilfsmuster 223 eine zweite Metallschicht (nicht dargestellt) hergestellt wurde, durch Strukturieren derselben eine Datenleitung 232, eine Sourceelektrode 235 und eine Drainelektrode 238 ausgebildet. Die Datenleitung 232 schneidet die Gateleitung, um den Pixelbereich P zu definieren, und die Source- und die Drainelektrode 235 und 238 sind voneinander beabstandet. Bei der zweiten Ausführungsform werden kein erstes und zweites Blindmuster unter der Datenleitung 232 ausgebildet.
  • Gemäß der 4D werden die Leitungseigenschaften des zweiten Teils 223b (4C) des Hilfsmusters 223 durch eine Sauerstoffplasmabehandlung oder eine Wärmebehandlung in Isolationseigenschaften geändert. Beispielsweise kann das Substrat 201 mit dem zweiten Teil 223b mit Titan oder einer Titanlegierung mit einem Sauerstoffplasma in einer ein Sauerstoffgas enthaltenden Vakuumkammer (nicht dargestellt) behandelt werden. Alternativ kann das Substrat 201 mit dem zweiten Teil 223b des Hilfsmusters 223 mit Titan oder einer Titanlegierung mit Wärme in einer Heizvorrichtung wie einem Ofen bei einer Temperatur von ungefähr 300°C bis ungefähr 400°C für eine Zeitperiode von ungefähr einigen zehn Sekunden bis ungefähr einigen zehn Minuten behandelt werden.
  • Der zweite Teil 223b, der ein freigelegter Teil des Hilfsmusters 223 zwischen der Source- und die Drainelektrode 235 und 238 ist und aus Titan oder einer Titanlegierung besteht, wird oxidiert, um zu einer Oxidschicht 226 aus Titanoxid (TiOx) mit Isolationseigenschaften zu werden. Die Oxidschicht 226 steht in direktem Kontakt mit der Oxidhalbleiterschicht 219 zwischen der Source- und die Drainelektrode 235 und 238, und sie schützt sie. Außerdem sind, da die Oxidschicht 226 durch Oxidation des zweiten Teils 223b ausgebildet wird, die Grenzflächeneigenschaften zwischen ihr und der Oxidhalbleiterschicht 219 besser als diejenigen zwischen einer durch Abscheiden hergestellten Isolierschicht und der Oxidhalbleiterschicht 219.
  • Da der erste Teil 223a (4C) unter der Source- und die Drainelektrode 235 und 238 im Plasmabehandlungsschritt keinem Sauerstoffplasma ausgesetzt ist, oxidiert er nicht, und seine Leitungseigenschaften ändern sich nicht. Alternativ wird der erste Teil 223a, da er im Wärmebehandlungsschritt nicht mit Sauerstoff in einem Umgebungsgas in Kontakt steht, nicht oxidiert, und seine Leitungseigenschaften ändern sich nicht. Im Ergebnis fungiert der erste Teil 223a als ohmsche Kontaktschicht 225 zwischen der Oxidhalbleiterschicht 219 und der Sourceelektrode 235 sowie zwischen der Oxidhalbleiterschicht 219 und der Drainelektrode 238.
  • Gemäß der 4E wird auf der Sourceelektrode 235, der Drainelektrode 238, der Datenleitung 232 und der Oxidschicht 226 durch Abscheiden und Strukturieren eines anorganischen Isoliermaterials wie Siliciumoxid (SiO2) und/oder Siliciumnitrid (SiNx) oder durch Auftragen und Strukturieren eines organischen Isoliermaterials wie Benzocyclobuten (BOB) oder Acrylharz eine Passivierungsschicht 240 mit einem die Drainelektrode 238 freilegenden Drainkontaktloch 243 ausgebildet. Als Nächstes wird auf der Passivierungsschicht 240 durch Abscheiden und Strukturieren eines transparenten, leitenden Materials wie Indiumzinnoxid (ITO) oder Indiumzinkoxid (IZO) eine Pixelelektrode 250 ausgebildet, die durch das Drainkontaktloch 243 hindurch mit der Drainelektrode 238 verbunden ist.
  • Der zentrale Teil der Oxidhalbleiterschicht 219, der zwischen der Source- und die Drainelektrode 235 und 238 freiliegt, wird durch das Hilfsmuster 223 abgedeckt und gegen die Ätzlösung zum Strukturieren der Source- und die Drainelektrode 235 und 238 geschützt. Außerdem wird die ohmsche Kontaktschicht 225 durch Oxidieren des zentralen Teils des Hilfsmusters 223 statt durch Ätzen ausgebildet. Im Ergebnis wird die Oberfläche der Oxidhalbleiterschicht 219 nicht geätzt, und diese Schicht zeigt eine gleichmäßige Dicke. Demgemäß sind die Eigenschaften des TFT Tr verbessert.
  • Demgemäß ist bei einem Arraysubstrat für ein Display gemäß der Erfindung, da die Oxidhalbleiterschicht durch das Hilfsmuster bedeckt ist und gegen die Ätzlösung zum Strukturieren der Source- und der Drainelektrode geschützt ist, eine Oberflächenschädigung der Oxidhalbleiterschicht verhindert, und die TFT-Eigenschaften sind verbessert. Darüber hinaus wird die Oxidhalbleiterschicht, da ihre Oberfläche nicht geätzt wird, mit der optimalen Dicke für die aktive Schicht eines TFT ausgebildet, die Materialkosten werden gesenkt, die Herstellzeit wird verkürzt und die Produktivität wird erhöht. Außerdem sind, da die Oxidhalbleiterschicht und die Oxidschicht durch ein Sputterverfahren hergestellt werden, die Grenzflächeneigenschaften zwischen diesen beiden Schichten verbessert und die TFT-Eigenschaften sind weiter verbessert.

Claims (14)

  1. Arraysubstrat für ein Display mit: einem Substrat (101) mit einem Pixelbereich (P); einer Gateleitung und einer mit dieser verbundenen Gateelektrode (108) auf dem Substrat; einer Gateisolierschicht (112) auf der Gateleitung und der Gateelektrode; einer Oxidhalbleiterschicht (119) auf der Gateisolierschicht über der Gateelektrode; einem Hilfsmuster (123) auf der Oxidhalbleiterschicht, das über einen ersten Teil mit Titan oder einer Titanlegierung und einen zweiten Teil mit Titanoxid verfügt, einer Source- und einer Drainelektrode (135, 138) auf dem Hilfsmuster, die auf dem ersten Teil desselben angeordnet sind und voneinander beabstandet sind, um den zweiten Teil des Hilfsmusters freizulegen; einer Datenleitung (132) auf der Gateisolierschicht, wobei diese Datenleitung die Gateleitung schneidet, um den Pixelbereich zu definieren, und die mit der Sourceelektrode verbunden ist; einer Passivierungsschicht (140) auf der Source- und der Drainelektrode sowie der Datenleitung, wobei diese Passivierungsschicht ein die Drainelektrode freilegendes Drainkontaktloch (143) aufweist; und einer Pixelelektrode (150) auf der Passivierungsschicht, wobei diese Pixelelektrode durch das Drainkontaktloch hindurch mit der Drainelektrode verbunden ist.
  2. Arraysubstrat nach Anspruch 1, dadurch gekennzeichnet, dass die Oxidhalbleiterschicht (119) amorphes Indiumgalliumzinkoxid (a-IGZO) oder Zinkzinnoxid (ZTO) enthält.
  3. Arraysubstrat nach Anspruch 1, dadurch gekennzeichnet, dass die Oxidhalbleiterschicht (119) eine Dicke von ungefähr 50 nm bis ungefähr 1000 nm (ungefähr 500 Å bis ungefähr 1000 Å) aufweist und das Hilfsmuster (123) eine Dicke von ungefähr 5 nm bis ungefähr 50 nm (ungefähr 50 Å bis ungefähr 500 Å) aufweist.
  4. Arraysubstrat nach Anspruch 1, gekennzeichnet durch ein erstes und ein zweites Blindmuster (120, 124) zwischen der Datenleitung (132) und der Gateisolierschicht (112).
  5. Arraysubstrat nach Anspruch 4, dadurch gekennzeichnet, dass das erste Blindmuster (120) aus demselben Material und derselben Schicht wie die Oxidhalbleiterschicht (119) besteht und das zweite Blindmuster (124) aus demselben Material und derselben Schicht wie der erste Teil des Hilfsmusters (123) besteht.
  6. Verfahren zum Herstellen eines Arraysubstrats, das Folgendes beinhaltet: Herstellen einer Gateleitung und einer mit dieser verbundenen Gateelektrode auf einem Substrat mit einem Pixelbereich; Herstellen einer Gateisolierschicht auf der Gateleitung und der Gateelektrode; sequenzielles Herstellen einer Oxidhalbleiterschicht und eines Hilfsmusters auf der Gateisolierschicht, wobei dieses Hilfsmuster Titan oder eine Titanlegierung enthält; Herstellen einer Source- und einer Drainelektrode auf dem Hilfsmuster sowie einer Datenleitung über der Gateisolierschicht, wobei die Source- und die Drainelektrode über einen ersten Teil des Hilfsmusters angeordnet sind und voneinander beabstandet sind, um einen zweiten Teil des Hilfsmusters freizulegen, wobei die Datenleitung die Gateleitung schneidet, um den Pixelbereich zu definieren; Oxidieren des zweiten Teils des Hilfsmusters, um eine Titanoxid enthaltende Oxidschicht auszubilden; Herstellen einer Passivierungsschicht auf der Source- und der Drainelektrode sowie der Datenleitung, wobei diese Passivierungsschicht ein die Drainelektrode freilegendes Drainkontaktloch aufweist; und Herstellen einer Pixelelektrode auf der Passivierungsschicht, wobei diese Pixelelektrode durch das Drainkontaktloch hindurch mit der Drainelektrode verbunden ist.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zum sequenziellen Herstellen der Oxidhalbleiterschicht und des Hilfsmusters sowie zum Herstellen der Source- und der Drainelektrode sowie der Datenleitung die folgenden Schritte gehören: sequenzielles Herstellen einer Oxidhalbleitermaterialschicht, einer Hilfsmaterialschicht mit Titan oder Titanoxid sowie einer Metallschicht auf der Gateisolierschicht durch ein Sputterverfahren; Herstellen eines ersten und eines zweiten Fotoresistmusters auf der Metallschicht, wobei die Dicke des ersten Fotoresistmusters größer als diejenige des zweiten Fotoresistmusters ist; sequenzielles Strukturieren der Metallschicht, der Hilfsmaterialschicht und der Oxidhalbleiterschicht unter Verwendung des ersten und des zweiten Fotoresistmusters als Ätzmaske, um das Hilfsmuster auf der Oxidhalbleiterschicht, ein Source-Drain-Muster auf dem Hilfsmuster sowie die Datenleitung über der Gateisolierschicht auszubilden; Entfernen des zweiten Fotoresistmusters durch ein Veraschungsverfahren, wobei das Source-Drain-Muster durch das erste Fotoresistmuster freigelegt wird; Strukturieren des Source-Drain-Musters unter Verwendung des ersten Fotoresistmusters als Ätzmaske, um die Source- und die Drainelektrode auf dem Hilfsmuster auszubilden; und Entfernen des ersten Fotoresistmusters.
  8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zum sequenziellen Herstellen der Oxidhalbleiterschicht und des Hilfsmusters sowie zum Herstellen der Source- und der Drainelektrode sowie der Datenleitung die folgenden Schritte gehören: sequenzielles Herstellen einer Oxidhalbleitermaterialschicht, einer Hilfsmaterialschicht mit Titan oder Titanoxid sowie einer Metallschicht auf der Gateisolierschicht durch ein Sputterverfahren; sequenzielles Strukturieren der Hilfsmaterialschicht und der Oxidhalbleitermaterialschicht zum Ausbilden der Oxidhalbleiterschicht auf der Gateisolierschicht und des Hilfsmusters auf der Oxidhalbleiterschicht; Herstellen einer Metallschicht auf dem Hilfsmuster; und Strukturieren der Metallschicht, um die Source- und die Drainelektrode auf dem Hilfsmuster sowie die Datenleitung auf der Gateisolierschicht auszubilden.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zum Oxidieren des zweiten Teils des Hilfsmusters ein Behandeln des Substrats mit dem zweiten Teil des Hilfsmusters mit einem Sauerstoffplasma in einer Vakuumkammer gehört.
  10. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass zum Oxidieren des zweiten Teils des Hilfsmusters ein Behandeln des Substrats mit dem zweiten Teil des Hilfsmusters durch Wärme in einem Ofen bei einer Temperatur von ungefähr 300°C bis ungefähr 400°C für eine Zeitperiode von ungefähr einigen zehn Sekunden bis ungefähr einigen zehn Minuten gehört.
  11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Oxidhalbleiterschicht (119) amorphes Indiumgalliumzinkoxid (a-IGZO) oder Zinkzinnoxid (ZTO) enthält.
  12. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass die Oxidhalbleiterschicht (119) eine Dicke von ungefähr 50 nm bis ungefähr 100 nm (ungefähr 500 Å bis ungefähr 1000 Å) aufweist und das Hilfsmuster (123) eine Dicke von ungefähr 5 nm bis ungefähr 50 nm (ungefähr 50 Å bis ungefähr 500 Å) aufweist.
  13. Verfahren nach Anspruch 6, gekennzeichnet durch das Ausbilden eines ersten und eines zweiten Blindmusters zwischen der Datenleitung und der Gateisolierschicht.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das erste Blindmuster gleichzeitig mit der Oxidhalbleiterschicht ausgebildet wird und das zweite Blindmuster gleichzeitig mit dem ersten Teil des Hilfsmusters ausgebildet wird.
DE102009044337.1A 2009-06-03 2009-10-27 Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben Active DE102009044337B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0049214 2009-06-03
KR1020090049214A KR101213708B1 (ko) 2009-06-03 2009-06-03 어레이 기판 및 이의 제조방법

Publications (2)

Publication Number Publication Date
DE102009044337A1 true DE102009044337A1 (de) 2010-12-09
DE102009044337B4 DE102009044337B4 (de) 2016-02-04

Family

ID=43049408

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009044337.1A Active DE102009044337B4 (de) 2009-06-03 2009-10-27 Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben

Country Status (5)

Country Link
US (2) US8158466B2 (de)
JP (1) JP5129228B2 (de)
KR (1) KR101213708B1 (de)
CN (1) CN101908537B (de)
DE (1) DE102009044337B4 (de)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8278657B2 (en) * 2009-02-13 2012-10-02 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
US8247812B2 (en) 2009-02-13 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device including the transistor, and manufacturing method of the transistor and the semiconductor device
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
KR101578694B1 (ko) * 2009-06-02 2015-12-21 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011027649A1 (en) 2009-09-02 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a transistor, and manufacturing method of semiconductor device
KR101147414B1 (ko) * 2009-09-22 2012-05-22 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
CN102033379B (zh) * 2009-09-30 2012-08-15 群康科技(深圳)有限公司 液晶显示器与其制造方法
KR20170143023A (ko) * 2009-10-21 2017-12-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
KR101117730B1 (ko) * 2009-12-23 2012-03-07 삼성모바일디스플레이주식회사 유기 발광 디스플레이 장치 및 그 제조 방법
JP5209146B2 (ja) * 2010-03-11 2013-06-12 シャープ株式会社 半導体装置およびその製造方法
KR101803730B1 (ko) 2010-04-09 2017-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20120059855A (ko) * 2010-12-01 2012-06-11 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
TWI455322B (zh) * 2011-04-22 2014-10-01 Au Optronics Corp 薄膜電晶體及其製造方法
KR101425064B1 (ko) * 2011-06-09 2014-08-01 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR101529557B1 (ko) * 2011-06-09 2015-06-19 엘지디스플레이 주식회사 프린지 필드형 액정표시장치의 제조방법
CN102654698B (zh) * 2011-06-15 2015-03-25 京东方科技集团股份有限公司 液晶显示器阵列基板及其制造方法、液晶显示器
JP6019370B2 (ja) * 2012-01-11 2016-11-02 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及びその製造方法、表示装置
CN102646699B (zh) * 2012-01-13 2014-12-10 京东方科技集团股份有限公司 一种氧化物薄膜晶体管及其制备方法
CN103247532B (zh) * 2012-02-14 2016-07-06 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN102651322A (zh) 2012-02-27 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN102629591B (zh) * 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
KR101324240B1 (ko) 2012-05-04 2013-11-01 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR102262323B1 (ko) 2012-07-20 2021-06-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
CN103208526B (zh) * 2012-12-28 2016-04-13 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
KR102089314B1 (ko) * 2013-05-14 2020-04-14 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
KR102120171B1 (ko) * 2013-07-08 2020-06-08 엘지디스플레이 주식회사 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR102080482B1 (ko) * 2013-07-23 2020-02-24 엘지디스플레이 주식회사 산화물 박막 트랜지스터 어레이 기판 및 이의 제조 방법
CN103500738A (zh) * 2013-10-14 2014-01-08 南京中电熊猫液晶显示科技有限公司 含刻蚀阻挡层的半导体器件及其制造方法和应用
KR102080484B1 (ko) * 2013-10-31 2020-02-24 엘지디스플레이 주식회사 액정표시장치용 어레이기판 및 그의 제조방법
KR102142477B1 (ko) * 2013-11-14 2020-08-07 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
EP2874187B1 (de) 2013-11-15 2020-01-01 Evonik Operations GmbH Dünnschichttransistor mit niedrigem kontaktwiderstand
US9362413B2 (en) * 2013-11-15 2016-06-07 Cbrite Inc. MOTFT with un-patterned etch-stop
KR102188690B1 (ko) 2014-01-20 2020-12-09 삼성디스플레이 주식회사 박막트랜지스터, 그의 제조방법 및 박막트랜지스터를 구비하는 평판 표시장치
CN103779232B (zh) * 2014-01-28 2016-08-17 北京京东方光电科技有限公司 一种薄膜晶体管的制作方法
JP6216668B2 (ja) * 2014-03-17 2017-10-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN103928400A (zh) 2014-03-31 2014-07-16 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN104091782B (zh) * 2014-06-23 2017-03-15 京东方科技集团股份有限公司 一种阵列基板及其制作方法、以及显示装置
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
CN104617152A (zh) * 2015-01-27 2015-05-13 深圳市华星光电技术有限公司 氧化物薄膜晶体管及其制作方法
US10355061B2 (en) * 2015-06-30 2019-07-16 Lg Display Co., Ltd. Organic light emitting display device
TWI650817B (zh) 2015-08-28 2019-02-11 聯華電子股份有限公司 半導體元件及其製作方法
TWI572020B (zh) * 2016-01-19 2017-02-21 友達光電股份有限公司 陣列基板以及其製作方法
CN106449521B (zh) * 2016-10-31 2018-06-15 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN106935598B (zh) * 2017-04-05 2019-08-27 上海中航光电子有限公司 阵列基板及其制造方法、触控面板和触控装置
KR102263122B1 (ko) * 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판
WO2019104484A1 (zh) * 2017-11-28 2019-06-06 深圳市柔宇科技有限公司 薄膜晶体管及其制备方法、显示基板和显示装置
CN108183132A (zh) * 2017-12-27 2018-06-19 深圳市华星光电半导体显示技术有限公司 一种igzo薄膜晶体管制备方法
CN109638077A (zh) * 2018-10-29 2019-04-16 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管制备方法及薄膜晶体管
CN111081782A (zh) * 2019-12-03 2020-04-28 Tcl华星光电技术有限公司 薄膜晶体管及其制备方法、显示装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02237161A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 薄膜トランジスタ及びその製造方法
KR100421480B1 (ko) 2001-06-01 2004-03-12 엘지.필립스 엘시디 주식회사 유기절연막의 표면처리 방법 및 그를 이용한박막트랜지스터 기판 제조방법
JP4461873B2 (ja) * 2004-03-29 2010-05-12 カシオ計算機株式会社 亜鉛酸化物の加工方法および薄膜トランジスタの製造方法
JP4737386B2 (ja) * 2005-03-31 2011-07-27 日本ゼオン株式会社 電子機器用回路基板の製造方法、電子機器用回路基板、および表示装置
EP1998373A3 (de) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Halbleitervorrichtung mit Halbleiter-Oxidschicht und Herstellungsverfahren dafür
KR20070112954A (ko) * 2006-05-24 2007-11-28 엘지.필립스 엘시디 주식회사 Ｔｆｔ 어레이 기판 및 그 제조방법
KR20080000788A (ko) * 2006-06-28 2008-01-03 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2008147516A (ja) * 2006-12-12 2008-06-26 Mitsubishi Electric Corp 薄膜トランジスタ及びその製造方法
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
US8017422B2 (en) * 2007-06-19 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, method for manufacturing light emitting device, and light emitting device
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
KR20090069806A (ko) * 2007-12-26 2009-07-01 삼성전자주식회사 표시 기판, 이를 포함하는 표시 장치 및 표시 기판의 제조방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
US8247276B2 (en) * 2009-02-20 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, method for manufacturing the same, and semiconductor device
US20110263079A1 (en) * 2010-04-23 2011-10-27 Applies Materials, Inc. Interface protection layaer used in a thin film transistor structure

Also Published As

Publication number Publication date
US20120211746A1 (en) 2012-08-23
US8502229B2 (en) 2013-08-06
US20100308324A1 (en) 2010-12-09
KR20100130490A (ko) 2010-12-13
US8158466B2 (en) 2012-04-17
DE102009044337B4 (de) 2016-02-04
KR101213708B1 (ko) 2012-12-18
JP5129228B2 (ja) 2013-01-30
CN101908537B (zh) 2012-08-22
JP2010283326A (ja) 2010-12-16
CN101908537A (zh) 2010-12-08

Similar Documents

Publication Publication Date Title
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102011053665B4 (de) Anzeigevorrichtung mit organischen lichtemittierenden Dioden und Herstellungsverfahren für dieselbe
DE102011076923B4 (de) Verfahren zur herstellung einer organischen lichtemittierenden diodenanzeige
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102011005528B4 (de) Herstellungsverfahren für eine organische lichtemittierende Anzeigevorrichtung
DE102006061869B4 (de) Arraysubstrat für eine Flüssigkristallanzeigevorrichtung und Herstellungsverfahren desselben
DE69635239T2 (de) Verfahren zur Herstellung einer Flüssigkristall-Anzeige
DE102005027445B4 (de) Dünnschichttransistorarray-Substrat und Herstellungsverfahren für ein solches
DE102008062482B4 (de) Dünnschichttransistor und Verfahren zu dessen Herstellung
DE102007061259B4 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Verfahren zum Herstellen desselben
DE112015005620B4 (de) Dünnschichttransistorarraysubstrat
DE60037707T2 (de) Herstellungsverfahren für dünnfilmtransistoren
DE102012112660B4 (de) Anzeigevorrichtungen und Verfahren zu deren Herstellung
DE102008050200B4 (de) Flüssigkristallanzeige und Verfahren zum Herstellen derselben
DE10354866B4 (de) Verfahren zum Herstellen einer Flüssigkristallanzeigevorrichtung
DE102004051839A1 (de) Verfahren zum Herstellen eines Dünnschichttransistorarray-Substrats
DE102014118443A1 (de) Array-Substrat, Verfahren zu dessen Herstellung und Flüssigkristallanzeigefeld
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE102004021157A1 (de) Dünnschichttransistor-Arraysubstrat und Verfahren zum Herstellen desselben
DE102005030675A1 (de) Herstellungsverfahren eines organischen Dünnschichttransistors und Herstellungsverfahren einer Flüssigkristallanzeigenvorrichtung unter Verwendung desselben
DE102006047433A1 (de) Licht-emittierende Vorrichtung und Verfahren zum Herstellen derselben
DE102004048723B4 (de) Herstellverfahren für ein Dünnschichttransistorarray-Substrat
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final