DE102014205131B4 - Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm - Google Patents

Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm Download PDF

Info

Publication number
DE102014205131B4
DE102014205131B4 DE102014205131.2A DE102014205131A DE102014205131B4 DE 102014205131 B4 DE102014205131 B4 DE 102014205131B4 DE 102014205131 A DE102014205131 A DE 102014205131A DE 102014205131 B4 DE102014205131 B4 DE 102014205131B4
Authority
DE
Germany
Prior art keywords
layer
substrate
electrode layer
electrode
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102014205131.2A
Other languages
English (en)
Other versions
DE102014205131A1 (de
Inventor
Junhui Lou
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102014205131A1 publication Critical patent/DE102014205131A1/de
Application granted granted Critical
Publication of DE102014205131B4 publication Critical patent/DE102014205131B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

Substrat (100, 100') für ein TFT-Array, welches aufweist: eine erste Elektrodenschicht (22, 24, 26), eine zweite Elektrodenschicht (62, 64, 66), eine Isolationsschicht (30, 30', 32', 34'); eine erste Ätzungsstoppschicht (52) und eine zweite Ätzungsstoppschicht (54);wobei das Substrat (100, 100') für ein TFT-Array einen Speicher-Kondensatorbereich (B, B') und einen TFT-Bereich (A) aufweist, wobei in dem Speicher-Kondensatorbereich (B, B') ein Kondensator die erste Elektrodenschicht (24), die zweite Ätzungsstoppschicht (54) und die zweite Elektrodenschicht (64) aufweist, welche der Reihe nach gestapelt sind; wobei eine obere Oberfläche der ersten Elektrodenschicht (24) zwei erste Bereiche (242) und einen zweiten Bereich (244) umfasst, und wobei die ersten Bereiche (242) an zwei Seiten des zweiten Bereichs (244) getrennt ausgebildet sind; zwei Abschnitte der Isolationsschicht (30) sind auf der ersten Elektrodenschicht (24) in den beiden ersten Bereichen (242) der ersten Elektrodenschicht (24) ausgebildet, die zweite Ätzungsstoppschicht (54) ist auf den beiden Abschnitten der Isolationsschicht (30) und auf dem zweiten Bereich (244) der ersten Elektrodenschicht (24) ausgebildet; die zweite Elektrodenschicht (64) ist auf der zweiten Ätzungsstoppschicht (54) ausgebildet;im TFT-Bereich (A) sind die erste Elektrodenschicht (22), die Isolationsschicht (30), eine Halbleiterschicht (40), die erste Ätzungsstoppschicht (52) und die zweite Elektrodenschicht (62) der Reihe nach gestapelt.

Description

  • Gebiet der Erfindung
  • Die vorliegende Erfindung bezieht sich auf das Gebiet von Anzeigeeinrichtungen und noch genauer auf ein Substrat für ein TFT-Array, ein Verfahren zur Herstellung des Substrats für ein TFT-Array und einen Bildschirm, welcher das Substrat für ein TFT-Array einsetzt.
  • Hintergrund der Erfindung
  • Eine Mehrzahl von Dünnfilmtransistoren (TFTs, engl.: Thin Film Transistors) sind in einem Substrat eines TFT-Arrays integriert, um die Pixel in einem Flüssigkristallbildschirm (LCD) oder einem Bildschirm aus organischen, lichtemittierenden Dioden (OLED) anzutreiben für ein Anzeigen eines Bildes auf dem Bildschirm in Kombination mit einem peripheren Antriebsschaltkreis. Dementsprechend sind die TFTs, welche Schalter zum Steuern der Lichtausstrahlung sind, ein kritischer Punkt für das Umsetzen der Bildanzeige und sind direkt bei dem Entwicklungstrend des Bildschirms beteiligt. Bei einem Substrat für ein TFT-Array des Bildschirms im Stand der Technik ist jedoch der Bereich eines Speicherkondensators mit einer Gate-Isolatorschicht überlappt, was zu einer dicken Struktur führt, die durch verschiedene gestapelte dielektrische Schichten gebildet ist, so dass die Kapazität des Speicherkondensators dementsprechend verringert ist und unzureichend ist, und die parasitäre Kapazität ist erhöht, wobei somit die Bildanzeigequalität beeinträchtigt ist.
  • US 2010/0255619 A1 offenbart ein Verfahren zur Herstellung eines Dünnschichttransistor-Substrats und ein Verfahren zur Herstellung einer organischen lichtemittierenden Bildschirmvorrichtung, welche die Kapazität eines Kondensators erhöht, ohne die Wahrscheinlichkeit von Kurzschlüssen zwischen Leitungen zu erhöhen. Das Verfahren zur Herstellung einen TFT-Substrates umfasst das Ausbilden einer Kondensatorelektrode und einer Gate-Elektrode auf einem Substrat, welches einen ersten Bereich und einen zweiten Bereich aufweist, sodass die Kondensatorelektrode so ausgebildet ist, um mit dem ersten Bereich zu korrespondieren, und dass die Gate-Elektrode in einem Teil des zweiten Bereichs gebildet ist; Ausbilden einer isolierenden Zwischenschicht um die Gate-Elektrode und die Kondensatorelektrode zu bedecken; und Ätzen eines Teils der isolierenden Zwischenschicht im ersten Bereich, indem eine Ätzungsmaske mit einer Dicke verwendet wird, die weniger ist als eine Dicke eines Teils der isolierenden Zwischenschicht im zweiten Bereich.
  • US 2009/0027579 A1 offenbart eine Flüssigkristall-Bildschirmvorrichtung umfassend: ein Schaltelement, welches eine Drain-Elektrode umfasst und welche auf einem Substrat angeordnet ist; eine erste Isolationsschicht, welche das Schaltelement bedeckt und welches eine erste Öffnung an der Drain-Elektrode aufweist; eine erste Ätzungsstopp-Elektrode, welche in der ersten Öffnung ausgebildet ist, und welche mit der Drain-Elektrode verbunden ist; eine gemeinsame Elektrode, welche auf der ersten Isolationsschicht angeordnet ist; und eine zweite Isolationsschicht, welche die erste Ätzungsstoppelektrode und die gemeinsame Elektrode bedeckt, und welche eine zweite Öffnung auf der ersten Ätzungsstoppelektrode aufweist; und eine Pixel-Elektrode, welche über die zweite Öffnung mit der ersten Ätzungsstoppelektrode verbunden ist, und welche sich auf die zweite Isolationsschicht erstreckt, um so der gemeinsamen Elektrode zugewandt zu sein.
  • US 2013/0285054 A1 offenbart eine Halbleiter-Vorrichtung, welche eine Gate-Elektrode einen Dünnschichttransistor und eine Sauerstoffversorgungsschicht aufweist, wobei die Gate-Elektrode und die Sauerstoffversorgungsschicht auf einem Substrat ausgebildet sind; eine Gate-Isolationsschicht, welche auf der Gate-Elektrode und der Sauerstoffbereitstellungsschicht angeordnet ist; eine Oxid-Halbleiterschicht des Dünnschichttransistors, wobei die Oxid-Halbleiterschicht auf der Gate-Isolationsschicht ausgebildet ist; und eine Source-Elektrode und eine Drain-Eektrode des Dünnschichttransistors, wobei die Source-Elektrode und die Drain-Elektrode auf der Gate-Isolationsschicht und der Oxid-Halbleiterschicht ausgebildet sind.
  • CN 102651401 A1 offenbart einen Dünnschichttransistor, ein Array-Substrat, ein Herstellungsverfahren und eine Anzeigevorrichtung, die sich auf das technische Gebiet der Anzeigen beziehen und darauf abzielen, eine Beschädigung einer aktiven Schicht eines Halbleiters durch direkte Beleuchtung und Ätzen zu vermeiden, wodurch die Leistung einer Dünnschichttransistor -(TFT)-Vorrichtung verbessert wird. Der Dünnschichttransistor umfasst eine Gitterelektrode, eine Gitterisolationsschicht, eine aktive Halbleiterschicht, eine Ätzblockierschicht, eine Source-Elektrode und eine Drain-Elektrode; die Ätzblockierschicht bedeckt die aktive Halbleiterschicht; und ein erstes Durchgangsloch und ein zweites Durchgangsloch sind auf der Ätzblockierschicht ausgebildet; die Source-Elektrode des Dünnschichttransistors steht mit der aktiven Halbleiterschicht durch das erste Durchgangsloch in Kontakt; und die Drain-Elektrode des Dünnschichttransistors steht mit der aktiven Halbleiterschicht durch das zweite Durchgangsloch in Kontakt. Gemäß einer Ausführungsform der Erfindung wird das Herstellungsverfahren zum Herstellen des Dünnschichttransistors und des Array-Substrats sowie für die Anzeigevorrichtung, die den Dünnschichttransistor und das Array-Substrat verwendet, verwendet.
  • Kurze Zusammenfassung der Erfindung
  • Zu diesem Zweck stellt die vorliegende Erfindung ein Substrat für ein TFT-Array gemäß Anspruch 1, ein Herstellungsverfahren für das Substrat für ein TFT-Array gemäß Anspruch 14 und einen Bildschirm, welcher das Substrat für ein TFT-Array einsetzt, gemäß Anspruch 13 bereit, um wirksam eines oder mehrere Probleme zu vermeiden, welche durch Beschränkungen und Fehler im Stand der Technik verursacht sind. Weitere Verbesserungen und Ausführungsformen sind in den abhängigen Ansprüchen bereitgestellt.
  • Um die obigen technischen Probleme zu lösen, stellt die vorliegende Erfindung ein Substrat für ein TFT-Array bereit, welches eine erste Elektrodenschicht, eine zweite Elektrodenschicht, eine Isolationsschicht und eine Ätzungsstoppschicht umfasst; wobei das Array-Substrat einen Speicher-Kondensatorbereich umfasst, der durch die erste Elektrodenschicht, die Ätzungsstoppschicht und die zweite Elektrodenschicht gebildet wird, welche der Reihe nach gestapelt sind.
  • Um die obigen technischen Probleme zu lösen, stellt die vorliegende Erfindung des Weiteren ein Substrat für ein TFT-Array bereit, welches eine erste Elektrodenschicht, eine zweite Elektrodenschicht, eine Isolationsschicht und eine Ätzungsstoppschicht umfasst; wobei das Array-Substrat einen TFT-Bereich und einen Speicher-Kondensatorbereich umfasst, wobei der Speicher-Kondensatorbereich eine erste Elektrodenschicht, eine Isolationsschicht, eine Ätzungsstoppschicht und eine zweite Elektrodenschicht umfasst, welche der Reihe nach gestapelt sind, und wobei die Dicke von mindestens einem Teil der Isolationsschicht, welcher über der ersten Elektrodenschicht in dem Speicher-Kondensatorbereich angeordnet ist, geringer ist als die Dicke der Isolationsschicht über der ersten Elektrodenschicht in dem TFT-Bereich.
  • Um die obigen technischen Probleme zu lösen, stellt die vorliegende Erfindung des Weiteren ein Verfahren zur Herstellung für das Substrat für ein TFT-Array bereit, und das Verfahren umfasst: Bereitstelleneines Substrats, Bilden einer ersten Elektrodenschicht und einer Isolationsschicht auf dem Substrat; Ätzen der Isolationsschicht in einem Speicher-Kondensatorbereich; Bilden einer Ätzungsstoppschicht an einer Stelle, wo die Isolationsschicht geätzt wird; und Bilden einer zweiten Elektrodenschicht auf der Ätzungsstoppschicht.
  • Bei dem Substrat für ein TFT-Array und dem Verfahren zur Herstellung davon, welche durch die vorliegende Erfindung bereitgestellt werden, wird die Isolationsschicht auf der ersten Elektrodenschicht bereitgestellt, ein Teil der Isolationsschicht wird vollständig durchgeätzt oder teilweise geätzt bei dem Ätzen der Isolationsschicht, dann wird die Ätzungsstoppschicht an der Stelle gebildet, wo die Isolationsschicht geätzt wird. Im Vergleich mit dem Speicherkondensator mit der herkömmlichen Struktur wird ein Teil der Isolationsschicht dünner gemacht oder vollständig entfernt, um die gesamte Dicke des Speicherkondensators zu verringern, so dass die Kapazität des Speicherkondensators dementsprechend erhöht wird und der Einfluss, welcher durch die parasitäre Kapazität verursacht wird, reduziert wird.
  • Figurenliste
  • Um deutlicher die technischen Lösungen der Ausführungsformen der Erfindung darzustellen, werden die Zeichnungen, welche für die Beschreibung der Ausführungsformen verwendet werden, kurz unten vorgestellt. Offensichtlich zeigen die Zeichnungen für die nachfolgende Beschreibung lediglich einige Ausführungsformen der Erfindung, und andere Zeichnungen können ebenso aus den beschriebenen Zeichnungen durch einen Fachmann des Gebiets ohne irgendeine erfinderische Leistung erhalten werden.
    • 1 ist eine schematische Ansicht, welche die Struktur im Querschnitt von einem Substrat für ein TFT-Array gemäß einer ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 2 ist eine schematische Ansicht, welche das Herstellungsverfahren für das Substrat für ein TFT-Array gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 3 ist eine schematische Ansicht, welche das Herstellungsverfahren für das Substrat für ein TFT-Array gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 4 ist eine schematische Ansicht, welche das Herstellungsverfahren für das Substrat für ein TFT-Array gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 5 ist eine schematische Ansicht, welche das Herstellungsverfahren für das Substrat für ein TFT-Array gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 6 ist ein Ablaufdiagramm, welches das Herstellungsverfahren für das Substrat für ein TFT-Array gemäß der ersten Ausführungsform der vorliegenden Erfindung zeigt;
    • 7 ist eine schematische Ansicht, welche die Struktur im Querschnitt von einem Substrat für ein TFT-Array gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt; und
    • 8 ist ein Ablaufdiagramm, welches das Herstellungsverfahren für das Substrat für ein TFT-Array gemäß der zweiten Ausführungsform der vorliegenden Erfindung zeigt.
  • Detaillierte Beschreibung der Erfindung
  • Unter einer Bezugnahme auf die 1 bis 6 werden durch eine erste Ausführungsform der vorliegenden Erfindung ein Substrat 100 für ein TFT-Array und ein Herstellungsverfahren davon bereitgestellt.
  • Die 1 ist eine schematische Ansicht, welche die Struktur im Querschnitt von dem Substrat 100 für ein TFT-Array zeigt. Aus Gründen einer Erläuterung umfasst das Substrat 100 für ein TFT-Array drei Bereiche, d. h. einen TFT-Bereich A, einen Speicher-Kondensatorbereich B und einen Antriebsschaltkreisbereich C, in Bezug auf die Funktion von jedem Bereich. Das Substrat 100 für ein TFT-Array umfasst strukturell ein Substrat 10, erste Elektrodenschichten 22, 24 und 26, eine Isolationsschicht 30, eine Halbleiterschicht 40, Ätzungsstoppschichten 52 und 54 und zweite Elektrodenschichten 62, 64 und 66.
  • Die ersten Elektrodenschichten sind jeweils in dem TFT-Bereich A, dem Speicher-Kondensatorbereich B und dem Antriebsschaltkreisbereich C angeordnetund sind jeweils mit 22, 24 und 26 bezeichnet. Die erste Elektrodenschicht kann aus Molybdän, einer Molybdän-Niobium-Legierung, Aluminium, einer Aluminium-Neodym-Legierung, Kupfer, Titan, Nickel, Chrom oder Verbundschichten, welche durch zwei oder mehr von den obigen hergestellt sind, hergestellt sein. In dem TFT-Bereich A funktioniert die erste Elektrodenschicht 22 als eine Gate-Elektrode. In dem Speicher-Kondensatorbereich B umfasst die obere Oberfläche der ersten Elektrodenschicht 24 zwei erste Bereiche 242 und einen zweiten Bereich 244, und die ersten Bereiche 242 sind jeweils an beiden seitlichen Seiten von der oberen Oberfläche von der ersten Elektrodenschicht 24 angeordnet, wohingegen der zweite Bereich 244 in der Mitte der oberen Oberfläche von der ersten Elektrodenschicht 24 angeordnet ist. In dem Antriebsschaltkreisbereich C umfasst die obere Oberfläche der ersten Elektrodenschicht 26 zwei dritte Bereiche 262 und einen vierten Bereich 264, und die dritten Bereiche 262 sind jeweils an beiden seitlichen Seiten von der oberen Oberfläche von der ersten Elektrodenschicht 26 angeordnet, wohingegen der vierte Bereich 264 in der Mitte der oberen Oberfläche von der ersten Elektrodenschicht 26 angeordnet ist. Die ersten Elektrodenschichten 22, 24 und 26 sind bei der gleichen Schicht in dem TFT-Bereich A, dem Speicher-Kondensatorbereich B und dem Antriebsschaltkreisbereich C.
  • Die Isolationsschicht 30 ist auf den ersten Elektrodenschichten 22, 24 und 26 gebildet. In dem TFT-Bereich A funktioniert die Isolationsschicht 30 als eine Gate-Isolatorschicht und bedeckt vollständig die Oberfläche von dem TFT-Bereich A. In dem Speicher-Kondensatorbereich B und dem Antriebsschaltkreisbereich C sind jeweils ein erstes Durchgangsloch 32 und ein zweites Durchgangsloch 34 in den Isolationsschichten 30 durch ein Ätzen der Isolationsschichten 30 gebildet. Hierbei wird das erste Durchgangsloch 32 für die elektrische Verbindung zwischen der ersten Elektrodenschicht 24 und der zweiten Elektrodenschicht 64 verwendet, und das zweite Durchgangsloch 34 wird für die elektrische Verbindung zwischen der ersten Elektrodenschicht 26 und der zweiten Elektrodenschicht 66 verwendet. Das erste Durchgangsloch 32 ist in dem zweiten Bereich 244 der ersten Elektrodenschicht 24 gebildet. Das zweite Durchgangsloch 34 ist in dem vierten Bereich 264 der ersten Elektrodenschicht 26 gebildet. In dem Speicher-Kondensatorbereich B ist die Isolationsschicht 30 in den ersten Bereichen 242 an beiden seitlichen Seiten von der ersten Elektrodenschicht 24 vorgesehen. In dem Antriebsschaltkreisbereich C ist die Isolationsschicht 30 in den dritten Bereichen 262 an beiden seitlichen Seiten von der ersten Elektrodenschicht 26 vorgesehen und auf dem Substrat 10 bereitgestellt. Die Isolationsschicht 30 kann aus Siliziumoxid, Siliziumnitrid, Aluminiumoxid oder Verbundschichten, welche aus zwei oder mehr von den obigen hergestellt sind, hergestellt sein. Die Isolationsschichten 30 sind bei der gleichen Schicht in dem TFT-Bereich A, dem Speicher-Kondensatorbereich B und dem Antriebsschaltkreisbereich C.
  • Die Halbleiterschicht 40 ist auf der Gate-Isolatorschicht 40 in dem TFT-Bereich A vorgesehen. Bei der vorliegenden Ausführungsform kann die Halbleiterschicht 40 aus einem Oxid, wie zum Beispiel einem Indiumgalliumzinkoxid, einem Zinkoxid, einem Indiumaluminiumzinkoxid, einem Galliumzinkoxid oder einem Siliziumoxid hergestellt sein.
  • Die Ätzungsstoppschichten sind jeweils in dem TFT-Bereich A und dem Speicher-Kondensatorbereich B vorgesehen und sind jeweils mit 52 und 54 bezeichnet. In dem TFT-Bereich A ist die Ätzungsstoppschicht 52 auf der Halbleiterschicht 40 abgelegt. In dem Speicher-Kondensatorbereich B ist die Ätzungsstoppschicht 54 auf einem Teil der ersten Elektrodenschicht 24, welcher nicht durch die Isolationsschicht 30 bedeckt ist, (d. h. über dem ersten Durchgangsloch 32 entsprechend zu dem zweiten Bereich 244 der ersten Elektrodenschicht) und auf einem Teil der Isolationsschicht 30 abgelegt. Die Ätzungsstoppschicht 54 steht direkt in Kontakt mit und ist angeordnet zwischen der ersten Elektrodenschicht 24 und der zweiten Elektrodenschicht 64. In dem Antriebsschaltkreisbereich C gibt es keine Ätzungsstoppschicht. Die Ätzungsstoppschichten 52, 54 können aus einem Siliziumoxid, einem Siliziumnitrid, einem Aluminiumoxid oder aus Verbundschichten, welche aus zwei oder mehr von den obigen hergestellt sind, hergestellt sein, d. h. das Material der Ätzungsstoppschichten 52, 54 kann gleich wie das Material der Isolationsschicht 30 sein. Die Dicke von irgendeiner der Ätzungsstoppschichten liegt zum Beispiel zwischen 300*10-10 m und 3000*10-10 m und ist vorzugsweise 1000*10-10 m. Die Dicke von irgendeiner der Ätzungsstoppschichten 52,54 ist konstruiert, um geringer zu sein als die Dicke der Isolationsschicht 30 in dem TFT-Bereich A, um die Kapazität pro Flächeneinheit zu erhöhen, wobei somit die Kapazität des Speicherkondensators weiter erhöht wird.
  • Die zweiten Elektrodenschichten sind jeweils in dem TFT-Bereich A, dem Speicher-Kondensatorbereich B und dem Antriebsschaltkreisbereich C angeordnet und sind jeweils mit 62, 64 und 66 bezeichnet. Die zweiten Elektrodenschichten 62, 64 und 66 können aus Molybdän, einer Molybdän-Niobium-Legierung, Aluminium, einer Aluminium-Neodym-Legierung, Kupfer, Titan, Nickel, Chrom oder einer Indiumzinnoxid hergestellt sein. In dem TFT-Bereich A funktionieren die zweiten Elektrodenschichten 62, welche obere Schichten sind, als eine Source-Elektrode und als eine Drain-Elektrode, und die Struktur der gestapelten Schichten in dem TFT-Bereich A ist im Stand der Technik bekannt. In dem Speicher-Kondensatorbereich B ist die zweite Elektrodenschicht 64 auf der Ätzungsstoppschicht 54 vorgesehen. Der Speicherkondensator wird durch die erste Elektrodenschicht 24, die Ätzungsstoppschicht 54 und die zweite Elektrodenschicht 64, welche der Reihe nach gestapelt sind, gebildet. In dem Antriebsschaltkreisbereich C ist die zweite Elektrodenschicht 66 auf einem Teil der ersten Elektrodenschicht 26, der nicht durch die Isolationsschicht 30 bedeckt ist, angeordnet (d. h. über dem zweiten Durchgangsloch 34 entsprechend zu dem vierten Bereich 264 der ersten Elektrodenschicht) und einem Teil der Isolationsschicht 30. Die zweiten Elektrodenschichten 62 und 66 sind bei der gleichen Schicht in dem TFT-Bereich A und dem Antriebsschaltkreisbereich C. Mit der TFT-Struktur der vorliegenden Erfindung kann die Isolationsschicht in dem Speicher-Kondensatorbereich gleichzeitig geätzt werden, wenn die Durchgangslöcher durch ein Ätzen der Isolationsschicht von dem Antriebsschaltkreis gebildet werden, ohne irgendeinen zusätzlichen photolithographischen Prozess.
  • Die 2 bis 6 stellen das Verfahren zur Herstellung für das Substrat 100 für ein TFT-Array gemäß einer ersten Ausführungsform der vorliegenden Erfindung dar.
  • Bei Schritt S1 von dem Herstellungsverfahren wird unter Bezugnahme auf die 2 ein Substrat 10 bereitgestellt, und das Substrat 10 kann aus einem festen Material, wie zum Beispiel Glas oder Kunstharz, hergestellt sein. Sodann werden die ersten Elektrodenschichten 22, 24 und 26 durch ein Schichtbilden mittels eines ersten photolithographischen Prozesses gebildet.
  • Bei Schritt S2 von dem Herstellungsverfahren wird unter Bezugnahme auf die 2 eine Isolationsschicht 30 auf dem Substrat 10 gebildet und bedeckt die ersten Elektrodenschichten 22, 24 und 26.
  • Bei Schritt S3 von dem Herstellungsverfahren wird unter Bezugnahme auf die 2 die Halbleiterschicht 40 auf der Isolationsschicht 30 in dem TFT-Bereich A durch einen zweiten photolithographischen Prozess vorgesehen.
  • Bei Schritt S4 von dem Herstellungsverfahren wird unter Bezugnahme auf die 3 ein Teil der Isolationsschicht 30 vollständig geätzt in sowohl dem Speicher-Kondensatorbereich B als auch dem Antriebsschaltkreisbereich C durch einen dritten photolithographischen Prozess, um ein erstes Durchgangsloch 32 und ein zweites Durchgangsloch 34 zu bilden.
  • Bei Schritt S5 von dem Herstellungsverfahren werden unter Bezugnahme auf die 4 die Ätzungsstoppschichten 52 und 54 auf der Halbleiterschicht 40 in dem TFT-Bereich A und dem zweiten Bereich 244 von der ersten Elektrodenschicht 24 in dem Speicher-Kondensatorbereich B durch einen vierten photolithographischen Prozess abgelegt.
  • Bei Schritt S6 von dem Herstellungsverfahren werden unter Bezugnahme auf die 5 die zweiten Elektrodenschichten 62, 64 und 66 in dem TFT-Bereich A, dem Speicher-Kondensatorbereich B und dem Antriebsschaltkreisbereich C jeweils durch einen fünften photolithographischen Prozess vorgesehen.
  • In dem Fall eines verdrillten nematischen (engl.: Twisted Nematic, TN) Bildschirms umfasst zum Beispiel das Herstellungsverfahren weiterhin Schritte S7 und S8, welche in der 6 nicht gezeigt sind. Bei Schritt S7 wird eine Passivierungsschicht auf dem gesamten Substrat 100 für ein TFT-Array durch einen sechsten photolithographischen Prozess vorgesehen, und dann werden Durchgangslöcher in der Passivierungsschicht durch ein Ätzen der Passivierungsschicht gebildet. Bei Schritt S8 wird eine Elektrodenschicht auf der Passivierungsschicht vorgesehen und wird dann gemustert, um eine Pixelelektrode zu bilden. Schließlich wird das Substrat für ein TFT-Array, welches für den TN-Bildschirm verwendet wird, gebildet. Die Schritte S7 und S8 sind beide im Stand der Technik bekannt und werden somit hier nicht wiederholt beschrieben werden, und die entsprechende Struktur ist in den Zeichnungen nicht dargestellt.
  • Das Schichtbilden für die ersten Elektrodenschichten 22, 24 und 26, die Isolationsschicht 30, die Halbleiterschicht 40, die Ätzungsstoppschichten 52 und 54, die zweiten Elektrodenschichten 62, 64 und 66 kann durch ein Verfahren einer physikalischen Dampfphasenabscheidung (PVD, engl.: physical vapor deposition) oder ein Verfahren einer chemischen Dampfphasenabscheidung (CVD, engl.: chemical vapor deposition) ausgeführt werden. Die photolithographischen Prozesse, welche bei dem Herstellungsprozess ausgeführt werden, sind im Stand der Technik bekannt und werden hier nicht auf wiederholte Art und Weise beschrieben werden.
  • Bei dem Substrat 100 für ein TFT-Array und dem Herstellungsverfahren davon, welche durch eine erste Ausführungsform der vorliegenden Erfindung bereitgestellt werden, wird ein Teil der Isolationsschicht 30 in dem Speicher-Kondensatorbereich B von dem Substrat des TFT-Arrays vollständig geätzt, um die erste Elektrodenschicht 24 freizulegen, so dass der Speicherkondensator durch die erste Elektrodenschicht 24, die Ätzungsstoppschicht 54 und die zweite Elektrodenschicht 64 gebildet wird, wobei die Ätzungsstoppschicht 54 als eine dielektrische Schicht des Speicherkondensators funktioniert, so dass die Isolationsschicht 30 von dem Speicherkondensator weggelassen wird, wobei somit die Kapazität des Speicherkondensators erhöht wird und die Interferenz, welche durch die parasitäre Kapazität verursacht wird, reduziert wird, wobei dadurch die Bildanzeigequalität des Bildschirms verbessert wird. Bei dem Herstellungsprozess kann das erste Durchgangsloch 32 in dem Speicher-Kondensatorbereich B durch ein Ätzen gleichzeitig gebildet werden, wenn das zweite Durchgangsloch 34, welches in dem Antriebsschaltkreisbereich C des vorliegenden Substrats 100 für ein TFT-Array vorgesehen ist, durch ein Ätzen gebildet wird, für den Zweck eines Bildens dieser drei Schichten des Speicherkondensators, ohne ein zusätzliches Einführen eines photolithographischen Prozesses, welcher für die Isolationsschicht 30 in dem Speicher-Kondensatorbereich B bestimmt ist, wobei somit der Herstellungsprozess dementsprechend vereinfacht wird.
  • Unter Bezugnahme auf die 7 bis 8 werden ein Substrat 100' für ein TFT-Array und ein Herstellungsverfahren davon durch eine zweite Ausführungsform der vorliegenden Erfindung bereitgestellt.
  • Wie es in der 7 dargestellt ist, ist das Substrat 100' für ein TFT-Array gleich wie das Substrat 100 für ein TFT-Array, welches durch eine erste Ausführungsform bereitgestellt wird, außer dass der Speicher-Kondensatorbereich B' des Substrats 100' für ein TFT-Array vier Schichten umfasst, d. h. eine erste Elektrodenschicht 24, eine Isolationsschicht 30', eine Ätzungsstoppschicht 54 und eine zweite Elektrodenschicht 64, welche der Reihe nach beginnend von dem Substrat 10 her gestapelt sind. Bei dem Speicher-Kondensatorbereich B' umfasst die Isolationsschicht 30' eine Isolationsschicht 32' und eine Isolationsschicht 34' mit einer verschiedenen Dicke von derjenigen der Isolationsschicht 32', und die Dicke der Isolationsschicht 32' ist geringer als diejenige der Isolationsschicht 30, welche auf der ersten Elektrodenschicht 22 in dem TFT-Bereich A angeordnet ist, und ist vorzugsweise 10 % bis 90 % der Dicke der Isolationsschicht 30 in dem TFT-Bereich A. Die Dicke der Isolationsschicht 34' kann konstruiert sein, identisch zu der Dicke der Isolationsschicht 30 zu sein, welche auf der ersten Elektrodenschicht 22 in dem TFT-Bereich A angeordnet ist. Dementsprechend ist die Ätzungsstoppschicht 54 auf der Isolationsschicht 30' angeordnet. Die zweite Elektrodenschicht 64 ist auf der Ätzungsstoppschicht 54 angeordnet.
  • Bei dem Substrat 100' für ein TFT-Array, welches durch eine zweite Ausführungsform der vorliegenden Erfindung bereitgestellt wird, wird, obwohl der Speicher-Kondensatorbereich B' des Substrats 100' für ein TFT-Array vier Schichten umfasst, die Dicke der Isolationsschicht 32' unter den vier Schichten reduziert, was bedeutet, dass die Dicke der dielektrischen Schicht des Speicherkondensators reduziert wird, und die Wirkung, welche durch eine erste Ausführungsform der vorliegenden Erfindung erreicht wird, kann auch durch diese zweite Ausführungsform erreicht werden.
  • Die 8 ist ein Ablaufdiagramm, welches das Herstellungsverfahren für das Substrat 100' für ein TFT-Array gemäß einer zweiten Ausführungsform der vorliegenden Erfindung zeigt, und das Herstellungsverfahren einer zweiten Ausführungsform ist gleich wie dasjenige bei der ersten Ausführungsform, außer hinsichtlich der Schritte S4', S5' und S6'. Bei Schritt S4' wird bei einem Ätzen der Isolationsschicht 30' in dem Speicher-Kondensatorbereich B' die Isolationsschicht 30' nicht durchgeätzt, sondern stattdessen wird die Isolationsschicht 30' teilweise geätzt, um die Dicke davon zu reduzieren, um die Isolationsschicht 32' mit der geringeren Dicke in dem Schritt S4' zu bilden. Bei Schritt S5' wird die Ätzungsstoppschicht 54 auf der Isolationsschicht 30' in dem Speicher-Kondensatorbereich B' abgelegt. Bei Schritt S6' wird die zweite Elektrodenschicht 64 auf der Ätzungsstoppschicht 54 in dem Speicher-Kondensatorbereich B' vorgesehen.
  • Des Weiteren wird ein Bildschirm, welcher das obige Substrat 100, 100' für ein TFT-Array einsetzt, durch die vorliegende Erfindung bereitgestellt, jedoch wird er in den Zeichnungen nicht gezeigt, und der Bildschirm ist nicht auf den LCD-Bildschirm beschränkt, sondern kann ein OLED-Bildschirm sein.
  • Bei den Ausführungsformen der vorliegenden Erfindung ist die vorliegende Erfindung, obwohl lediglich das Substrat für ein TFT-Array mit einem Metalloxidhalbleiter beschrieben worden ist, nicht hierauf beschränkt, und das Substrat für ein TFT-Array kann einen Halbleiter aus nichtkristallinem Silizium oder aus polykristallinem Silizium einsetzen.

Claims (16)

  1. Substrat (100, 100') für ein TFT-Array, welches aufweist: eine erste Elektrodenschicht (22, 24, 26), eine zweite Elektrodenschicht (62, 64, 66), eine Isolationsschicht (30, 30', 32', 34'); eine erste Ätzungsstoppschicht (52) und eine zweite Ätzungsstoppschicht (54); wobei das Substrat (100, 100') für ein TFT-Array einen Speicher-Kondensatorbereich (B, B') und einen TFT-Bereich (A) aufweist, wobei in dem Speicher-Kondensatorbereich (B, B') ein Kondensator die erste Elektrodenschicht (24), die zweite Ätzungsstoppschicht (54) und die zweite Elektrodenschicht (64) aufweist, welche der Reihe nach gestapelt sind; wobei eine obere Oberfläche der ersten Elektrodenschicht (24) zwei erste Bereiche (242) und einen zweiten Bereich (244) umfasst, und wobei die ersten Bereiche (242) an zwei Seiten des zweiten Bereichs (244) getrennt ausgebildet sind; zwei Abschnitte der Isolationsschicht (30) sind auf der ersten Elektrodenschicht (24) in den beiden ersten Bereichen (242) der ersten Elektrodenschicht (24) ausgebildet, die zweite Ätzungsstoppschicht (54) ist auf den beiden Abschnitten der Isolationsschicht (30) und auf dem zweiten Bereich (244) der ersten Elektrodenschicht (24) ausgebildet; die zweite Elektrodenschicht (64) ist auf der zweiten Ätzungsstoppschicht (54) ausgebildet; im TFT-Bereich (A) sind die erste Elektrodenschicht (22), die Isolationsschicht (30), eine Halbleiterschicht (40), die erste Ätzungsstoppschicht (52) und die zweite Elektrodenschicht (62) der Reihe nach gestapelt.
  2. Substrat (100, 100') für ein TFT-Array nach Anspruch 1, wobei die zweite Ätzungsstoppschicht (54) direkt mit der ersten Elektrodenschicht (24) und der zweiten Elektrodenschicht (64) in Kontakt steht.
  3. Substrat (100, 100') für ein TFT-Array nach Anspruch 1, wobei das Substrat (100, 100') für ein TFT-Array einen Antriebsschaltkreisbereich (C) aufweist und der Antriebsschaltkreisbereich (C) umfasst: eine erste Elektrodenschicht (26), eine Isolationsschicht (30) und eine zweite Elektrodenschicht (66), welche in den gleichen Schichten wie der TFT-Bereich (A) vorgesehen sind; und die erste Elektrodenschicht (26) einen dritten Bereich (262) und einen vierten Bereich (264) in dem Antriebsschaltkreisbereich (C) umfasst, die Isolationsschicht (30) in dem dritten Bereich (262) vorgesehen ist und die zweite Elektrodenschicht (66) in dem vierten Bereich (264) und auf einem Teil der Isolationsschicht (30) vorgesehen ist.
  4. Substrat (100, 100') für ein TFT-Array nach Anspruch 3, wobei in dem TFT-Bereich (A) die erste Elektrodenschicht (22) eine Gate-Elektrode umfasst, die zweite Elektrodenschicht (62) eine Source-Elektrode und eine Drain-Elektrode umfasst und die Isolationsschicht (30) auf der ersten Elektrodenschicht (22) vorgesehen ist.
  5. Substrat (100, 100') für ein TFT-Array nach Anspruch 4, wobei die Halbleiterschicht (40) aus einem Metalloxid oder einem amorphen Silizium oder polykristallinen Silizium hergestellt ist.
  6. Substrat (100, 100') für ein TFT-Array nach Anspruch 3, wobei in dem Speicher-Kondensatorbereich (B, B') und dem Antriebsschaltkreisbereich (C) ein Durchgangsloch (32, 34) zwischen der ersten Elektrodenschicht (24, 26) und der zweiten Elektrodenschicht (64, 66) vorgesehen ist und durch die Isolationsschicht (30, 30', 32', 34') in jedem von dem Speicher-Kondensatorbereich (B, B') und dem Antriebsschaltkreisbereich (C) hindurchgeht.
  7. Substrat (100, 100') für ein TFT-Array nach Anspruch 6, wobei die Ätzungsstoppschicht (54) über dem Durchgangsloch (32) in dem Speicher-Kondensatorbereich (B, B') eingesetzt ist.
  8. Substrat (100, 100') für ein TFT-Array nach einem der Ansprüche 1 bis 7, wobei die erste Ätzungsstoppschicht (52) und die zweite Ätzungsstoppschicht (54) dünner als die Isolationsschicht (30) in dem TFT-Bereich (A) sind und die Dicke der Ätzungsstoppschichten (52, 54) zwischen 300*10-10 m bis 3000*10-10 m liegt.
  9. Substrat (100, 100') für ein TFT-Array nach Anspruch 1, wobei die Dicke von mindestens einem Teil der Isolationsschicht (30, 30', 32', 34'), welche über der ersten Elektrodenschicht (24) in dem Speicher-Kondensatorbereich (B, B') angeordnet ist, niedriger ist als die Dicke der Isolationsschicht (30), welche über der ersten Elektrodenschicht (22) in dem TFT-Bereich (A) angeordnet ist.
  10. Substrat (100, 100') für ein TFT-Array nach Anspruch 9, wobei es weiter einen Antriebsschaltkreisbereich (C) aufweist, welcher umfasst: eine erste Elektrodenschicht (26), eine Isolationsschicht (30) und eine zweite Elektrodenschicht (66), welche in den gleichen Schichten wie in dem TFT-Bereich (A) vorgesehen sind; und ein Durchgangsloch (34) in der Isolationsschicht (30) vorgesehen ist, um die erste Elektrodenschicht (26) mit der zweiten Elektrodenschicht (66) elektrisch zu verbinden.
  11. Substrat (100, 100') für ein TFT-Array nach Anspruch 9, wobei die Dicke von mindestens einem Teil der Isolationsschicht (32') in dem Speicher-Kondensatorbereich (B, B') 10 % bis 90 % von der Dicke der Isolationsschicht (30) in dem TFT-Bereich (A) ist.
  12. Substrat (100, 100') für ein TFT-Array nach einem der Ansprüche 9 bis 11, wobei die zweite Ätzungsstoppschicht (54) in dem Speicher-Kondensatorbereich (B, B') dünner ist als die Isolationsschicht (30) in dem TFT-Bereich (A) und die Dicke der zweiten Ätzungsstoppschicht (54) zwischen 300*10-10 m bis 3000*10-10 m liegt.
  13. Bildschirm, welcher ein Substrat (100, 100') für ein TFT-Array gemäß einem der Ansprüche 1 bis 12 aufweist.
  14. Verfahren zur Herstellung des Substrats (100, 100') für ein TFT-Array nach einem der Ansprüche 1 bis 13, aufweisend: Bereitstellen des Substrats (10) und der Reihe nach Bilden der ersten Elektrodenschicht (22, 24, 26) und der Isolationsschicht (30, 30', 32', 34') auf dem Substrat (10); Ätzen der Isolationsschicht (30, 30', 32', 34') im Speicher-Kondensatorbereich (B, B'); Bilden der ersten Ätzungsstoppschicht (52) und der zweiten Ätzungsstoppschicht (54) an einer Stelle, wo die Isolationsschicht (30, 30', 32', 34') geätzt ist; und Bilden der zweiten Elektrodenschicht (62, 64, 66) auf der Ätzungsstoppschicht (52, 54).
  15. Verfahren zur Herstellung des Substrats für ein TFT-Array gemäß Anspruch 14, wobei die Isolationsschicht (30, 30', 32', 34') in dem Speicher-Kondensatorbereich (B, B') geätzt wird, um das Durchgangsloch (32) zu bilden oder die Dicke der Isolationsschicht (30, 30', 32', 34') zu reduzieren.
  16. Verfahren zur Herstellung des Substrats für ein TFT-Array gemäß Anspruch 14, weiterhin aufweisend: Ätzen einer Isolationsschicht (30) im Antriebsschaltkreisbereich (C) zum Bilden des Durchgangslochs (34).
DE102014205131.2A 2013-10-14 2014-03-19 Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm Active DE102014205131B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310476913.6 2013-10-14
CN201310476913.6A CN103943628B (zh) 2013-10-14 2013-10-14 Tft阵列基板、制造方法及其显示面板

Publications (2)

Publication Number Publication Date
DE102014205131A1 DE102014205131A1 (de) 2015-04-16
DE102014205131B4 true DE102014205131B4 (de) 2022-03-03

Family

ID=51191221

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014205131.2A Active DE102014205131B4 (de) 2013-10-14 2014-03-19 Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm

Country Status (3)

Country Link
US (1) US9373650B2 (de)
CN (1) CN103943628B (de)
DE (1) DE102014205131B4 (de)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI553379B (zh) * 2014-06-25 2016-10-11 群創光電股份有限公司 顯示面板和應用其之顯示裝置
CN104752345B (zh) * 2015-04-27 2018-01-30 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN104752344A (zh) * 2015-04-27 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管阵列基板及其制作方法
CN106647059B (zh) * 2017-01-04 2021-01-22 京东方科技集团股份有限公司 阵列基板、显示面板及其制造方法
CN106992147B (zh) * 2017-03-31 2019-11-22 上海天马微电子有限公司 制作显示面板的方法、显示面板及显示装置
US10651257B2 (en) 2017-12-18 2020-05-12 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Array substrate and manufacturing method thereof
CN108039352B (zh) * 2017-12-18 2020-06-05 武汉华星光电半导体显示技术有限公司 阵列基板及其制造方法
CN108538851A (zh) * 2018-03-05 2018-09-14 深圳市华星光电半导体显示技术有限公司 一种薄膜晶体管背板及其制作方法
US10615249B2 (en) * 2018-07-19 2020-04-07 Vanguard International Semiconductor Corporation Capacitor structures and methods for fabricating the same
US10811492B2 (en) * 2018-10-31 2020-10-20 Texas Instruments Incorporated Method and device for patterning thick layers
CN109712992A (zh) * 2018-12-21 2019-05-03 惠科股份有限公司 阵列基板及其制作方法、显示装置
CN110120197B (zh) * 2019-04-11 2024-03-08 深圳天源中芯半导体有限公司 一种省略外围电阻电容减少干扰的级联应用系统及其实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027579A1 (en) 2007-07-26 2009-01-29 Epson Imaging Devices Corporation Liquid crystal display device and method of manufacturing the liquid crystal display device
US20100255619A1 (en) 2009-04-02 2010-10-07 Ae-Kyung Kwon Method of manufacturing thin film transistor substrate and method of manufacturing organic light emitting display apparatus
CN102651401A (zh) 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件
CN103262250A (zh) 2010-12-08 2013-08-21 夏普株式会社 半导体装置和显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100303134B1 (ko) 1995-05-09 2002-11-23 엘지.필립스 엘시디 주식회사 액정표시소자및그제조방법.
EP1020920B1 (de) 1999-01-11 2010-06-02 Sel Semiconductor Energy Laboratory Co., Ltd. Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
CN100498480C (zh) * 2004-05-13 2009-06-10 友达光电股份有限公司 薄膜晶体管阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090027579A1 (en) 2007-07-26 2009-01-29 Epson Imaging Devices Corporation Liquid crystal display device and method of manufacturing the liquid crystal display device
US20100255619A1 (en) 2009-04-02 2010-10-07 Ae-Kyung Kwon Method of manufacturing thin film transistor substrate and method of manufacturing organic light emitting display apparatus
CN103262250A (zh) 2010-12-08 2013-08-21 夏普株式会社 半导体装置和显示装置
US20130285054A1 (en) 2010-12-08 2013-10-31 Sharp Kabushiki Kaisha Semiconductor device and display apparatus
CN102651401A (zh) 2011-12-31 2012-08-29 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制造方法和显示器件

Also Published As

Publication number Publication date
US9373650B2 (en) 2016-06-21
US20150102337A1 (en) 2015-04-16
CN103943628B (zh) 2017-01-11
CN103943628A (zh) 2014-07-23
DE102014205131A1 (de) 2015-04-16

Similar Documents

Publication Publication Date Title
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102009044337B4 (de) Arraysubstrat für ein Display sowie Verfahren zum Herstellen desselben
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE112015005620B4 (de) Dünnschichttransistorarraysubstrat
DE102013114026B4 (de) Organische Leuchtdioden-Anzeigevorrichtung und Anzeigepaneel
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102006057773B4 (de) Matrixsubstrat für eine In-Plane-Switching LCD-Vorrichtung, In-Plane Switching LCD-Vorrichtung und Verfahren zu dessen Herstellung
DE102004053587B4 (de) Flüssigkristalldisplay-Tafel und Verfahren zu deren Herstellung
DE19814676C2 (de) Flüssigkristallanzeige und Herstellungsverfahren dafür
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE102019129838A1 (de) Anzeigevorrichtung
DE102012112660B4 (de) Anzeigevorrichtungen und Verfahren zu deren Herstellung
DE112012006888B4 (de) Verfahren zur Herstellung eines Flüssigkristallanzeige-Panels
DE112016004928B4 (de) Dünnschichttransistor-Substrat
DE102014008239B4 (de) Verfahren zur herstellung eines tft-array-substrats
DE102015114678A1 (de) Array-Substrat und Flüssigkristall-Bildschirmpanel
DE102016225549A1 (de) Flüssigkristall-displayvorrichtung und deren herstellungsverfahren
DE102012108165A1 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102014107983B4 (de) Array-Substrat, dessen Herstellungsverfahren und Flüssigkristalldisplay
DE102011077647A1 (de) Dünnschichttransistorsubstrat mit einer widerstandsarmen Busleitungsstruktur und Herstellungsverfahren für dasselbe
DE102006026226A1 (de) Arraysubstrat für ein Flüssigkristalldisplay sowie Herstellverfahren für dieses
DE102018202462B4 (de) Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung
DE112017004423T5 (de) Aktivmatrixsubstrat und Verfahren zu dessen Herstellung
DE112016000311B4 (de) Dünnschicht-Transistorsubstrat, Verfahren zur Herstellung eines Dünnschicht-Transistorsubstrats und Flüssigkristallanzeige

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final