DE102017118122B4 - Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel - Google Patents

Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel Download PDF

Info

Publication number
DE102017118122B4
DE102017118122B4 DE102017118122.9A DE102017118122A DE102017118122B4 DE 102017118122 B4 DE102017118122 B4 DE 102017118122B4 DE 102017118122 A DE102017118122 A DE 102017118122A DE 102017118122 B4 DE102017118122 B4 DE 102017118122B4
Authority
DE
Germany
Prior art keywords
thin film
insulating layer
film transistor
substrate
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102017118122.9A
Other languages
English (en)
Other versions
DE102017118122A1 (de
Inventor
Tianyi Wu
Jun Ma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma Microelectronics Co Ltd filed Critical Tianma Microelectronics Co Ltd
Publication of DE102017118122A1 publication Critical patent/DE102017118122A1/de
Application granted granted Critical
Publication of DE102017118122B4 publication Critical patent/DE102017118122B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

Anordnungssubstrat (300), aufweisend:einen ersten Dünnfilmtransistor (100), der einen Metalloxid-Dünnfilmtransistor umfasst; undeinen zweiten Dünnfilmtransistor (200), der einen Dünnfilmtransistor aus amorphem Silizium umfasst,wobei der erste Dünnfilmtransistor (100) und der zweite Dünnfilmtransistor (200) über einem Substrat (1) angeordnet sind,der erste Dünnfilmtransistor (100) sich in einem Anzeigebereich des Anordnungssubstrats (300) befindet, undder zweite Dünnfilmtransistor (200) sich in einem Peripherieschaltungsbereich des Anordnungssubstrats (300) befindet, wobei das Anordnungssubstrat (300) weiterhin aufweist:eine Metalloxid-Halbleiterschicht (2), die über dem Substrat (1) angeordnet ist und sich im Anzeigebereich des Anordnungssubstrats (300) befindet;eine erste Isolierschicht (3), die über der Metalloxid-Halbleiterschicht (2) angeordnet ist;eine erste Gate-Elektrode (4) und eine zweite Gate-Elektrode (5), wobei die erste Gate-Elektrode (4) über der ersten Isolierschicht (3) angeordnet ist und sich im Anzeigebereich des Anordnungssubstrats (300) befindet, und die zweite Gate-Elektrode (5) auf dem Substrat (1) angeordnet ist und sich im Peripherieschaltungsbereich des Anordnungssubstrats (300) befindet;eine zweite Isolierschicht (6), die über der ersten Gate-Elektrode (4), der zweiten Gate-Elektrode (5), der Metalloxid-Halbleiterschicht (2) und dem Substrat (1) angeordnet ist;eine Halbleiterschicht (7) aus amorphem Silizium, die über der zweiten Isolierschicht (6) angeordnet ist und sich im Peripherieschaltungsbereich des Anordnungssubstrats (300) befindet;eine erste Source-Elektrode (8), eine erste Drain-Elektrode (9), eine zweite Source-Elektrode (10) und eine zweite Drain-Elektrode (11), die jeweils über der zweiten Isolierschicht (6) angeordnet sind, wobei eine erste Durchgangsöffnung in einem der Metalloxid-Halbleiterschicht (2) entsprechenden Bereich der zweiten Isolierschicht (6) gebildet ist, die erste Source-Elektrode (8) und die erste Drain-Elektrode (9) über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht (2) angeschlossen sind, und die zweite Source-Elektrode und die zweite Drain-Elektrode (11) an die Halbleiterschicht (7) aus amorphem Silizium angeschlossen sind;eine dritte Isolierschicht (12), die über der ersten Source-Elektrode (8), der ersten Drain-Elektrode (9), der zweiten Source-Elektrode (10), der zweiten Drain-Elektrode (11) und der zweiten Isolierschicht (6) angeordnet ist, wobei eine zweite Durchgangsöffnung (17) in einem der ersten Drain-Elektrode (9) entsprechenden Bereich in der dritten Isolierschicht gebildet ist; undeine Pixelelektrode (13), die über der dritten Isolierschicht (12) angeordnet ist, wobei die Pixelelektrode (13) über die zweite Durchgangsöffnung (17) an die erste Drain-Elektrode (9) angeschlossen ist.

Description

  • GEBIET DER OFFENBARUNG
  • Die vorliegende Offenbarung betrifft allgemein das Gebiet der Anzeigetechnologie und im Spezielleren ein Anordnungssubstrat und ein Herstellverfahren hierfür sowie eine Anzeigetafel.
  • HINTERGRUND
  • Ein Metalloxid-Dünnfilmtransistor verwendet eine Metalloxid-Halbleiterschicht als aktive Schicht des Dünnfilmtransistors. Wegen seiner optischen Eigenschaften wie zum Beispiel hohe Ladungsträgermobilität, niedrige Abscheidungstemperatur und hohe Transparenz ist der Metalloxid-Dünnfilmtransistor am meisten in der Anzeigetafel-Ansteuertechnologie anzutreffen.
  • Bei Anzeigetafeln bestehen relativ hohe Anforderungen an die Stabilität der positiven Vorspannung des im Anzeigebereich angeordneten Metalloxid-Dünnfilmtransistors, und wenn die Stabilität des Metalloxid-Dünnfilmtransistors im Anzeigebereich schlecht ist, können Anzeigebilder unter Umständen Probleme wie zum Beispiel Restbilder oder ungleichmäßige Helligkeit der Anzeigevorrichtung an den Tag legen. Dementsprechend muss die Stabilität der positiven Vorspannung des Metalloxid-Dünnfilmtransistors im Anzeigebereich verbessert werden, um die Anzeigequalität der Anzeigetafel zu steigern.
  • Wenn es sich bei dem im anzeigefreien Bereich der Anzeigetafel angeordneten Metalloxid-Dünnfilmtransistor um einen N-Typ-Dünnfilmtransistor handelt, wird darüber hinaus oftmals eine Schwellenspannung von größer oder gleich einem bestimmten Schwellenspannungswert (z. B. 3 V) benötigt, um sicherzustellen, dass sich der Dünnfilmtransistor in einem „gesperrten“ Zustand befindet, wenn die Spannung zwischen der Gate- und Source-Elektrode des Metalloxid-Dünnfilmtransistors gleich null ist.
  • Gemäß der vorliegenden Offenbarung hat man jedoch herausgefunden, dass die Stabilität der positiven Vorspannung umso schlechter ist, je größer die Schwellenspannung des Metalloxid-Dünnfilmtransistors ist. Demzufolge kann ein Metalloxid-Dünnfilmtransistor möglicherweise nicht gleichzeitig die Anforderungen der Anzeigetafel in Bezug auf die Stabilität der positiven Vorspannung und die Schwellenspannung erfüllen.
  • Das offenbarte Anordnungssubstrat und dessen Herstellverfahren sowie die Anzeigetafel sind darauf ausgerichtet, zumindest vorstehend dargelegte Teilprobleme sowie weitere Probleme zu lösen.
  • CN104538352A offenbart ein Anordnungssubstrat, Verfahren zu seiner Herstellung und eine Anzeigevorrichtung.
  • US20070046884A1 offenbart ein Dünnfilmtransistorsubstrat und eine Flüssigkristallanzeigevorrichtung mit diesem Substrat.
  • KURZE ZUSAMMENFASSUNG DER OFFENBARUNG
  • Ein Aspekt der vorliegenden Offenbarung stellt ein Anordnungssubstrat bereit, wie es im Anspruch 1 definiert ist.
  • Ein anderer Aspekt der vorliegenden Offenbarung stellt eine Anzeigetafel mit dem Anordnungssubstrat bereit.
  • Ein weiterer Aspekt der vorliegenden Offenbarung stellt ein Herstellverfahren für ein Anordnungssubstrat bereit, wie es im Anspruch 12 definiert ist.
  • Weitere Aspekte der vorliegenden Offenbarung können von Fachleuten auf der Grundlage der Beschreibung, der Ansprüche und der Zeichnungen der vorliegenden Offenbarung nachvollzogen werden.
  • Figurenliste
  • Weitere Merkmale, Ziele und Vorteile der vorliegenden Offenbarung ergeben sich deutlicher aus der Lektüre detaillierter Beschreibungen von nicht einschränkenden Ausführungsformen unter Bezugnahme auf die begleitenden Zeichnungen.
    • 1 stellt eine quergeschnittene schematische Ansicht eines beispielhaften Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 2 stellt eine quergeschnittene schematische Ansicht eines anderen beispielhaften Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 3 stellt eine quergeschnittene schematische Ansicht eines weiteren beispielhaften Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 4 stellt eine strukturelle schematische Ansicht einer beispielhaften Pixelansteuerschaltung gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 5 stellt eine strukturelle schematische Ansicht einer beispielhaften Anzeigetafel gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 6 stellt einen Ablaufplan eines beispielhaften Herstellverfahrens eines Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 7A - 7J stellen quergeschnittene schematische Ansichten jedes Schrittes in 6 dar;
    • 8 stellt einen Ablaufplan von Schritt 205 bis Schritt 211 in einem anderen beispielhaften Herstellverfahren eines Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar;
    • 9A - 9G stellen Querschnittansichten jedes Schrittes in 8 gemäß Ausführungsformen der vorliegenden Offenbarung dar; und
    • 10 stellt eine Draufsicht eines beispielhaften Anordnungssubstrats dar, in der Positionen eines Anzeigebereichs und eines Peripherieschaltungsbereichs gemäß Ausführungsformen der vorliegenden Offenbarung gezeigt sind.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Es wird nun im Einzelnen Bezug auf Ausführungsformen der vorliegenden Offenbarung genommen, wie sie in den begleitenden Zeichnungen und in den Ausführungsformen dargestellt ist. Es sollte klar sein, dass hier beschriebene spezifische Ausführungsformen nur darstellhaften Zwecken dienen und den Umfang der vorliegenden Offenbarung nicht einschränken sollen. Zusätzlich stellen der leichteren Beschreibung halber die begleitenden Zeichnungen nur einen Teil der sich auf die vorliegende Offenbarung beziehenden Struktur, jedoch nicht die gesamte Struktur dar.
  • Wie vorstehend erörtert, geht eine größere Schwellenspannung eines Metalloxid-Dünnfilmtransistors oftmals mit einer schlechteren Stabilität der positiven Vorspannung einher. Dementsprechend kann ein Metalloxid-Dünnfilmtransistor oftmals nicht gleichzeitig die Anforderungen einer Anzeigetafel in Bezug auf die Stabilität der positiven Vorspannung und die Schwellenspannung erfüllen.
  • Indem sie darauf abzielt, zumindest vorstehend dargelegte Teilprobleme sowie weitere Probleme zu lösen, stellt die vorliegende Offenbarung ein verbessertes Anordnungssubstrat mit einem ersten Dünnfilmtransistor und einem zweiten Dünnfilmtransistor bereit. Der erste Dünnfilmtransistor und zweite Dünnfilmtransistor sind über einem Substrat angeordnet. Der erste Dünnfilmtransistor umfasst einen Metalloxid-Dünnfilmtransistor, und der zweite Dünnfilmtransistor umfasst einen Dünnfilmtransistor aus amorphem Silizium. Der erste Dünnfilmtransistor ist in einem Anzeigebereich des Anordnungssubstrats angeordnet, und der zweite Dünnfilmtransistor befindet sich in einem Peripherieschaltungsbereich des Anordnungssubstrats.
  • Ein Metalloxid-Dünnfilmtransistor hat Vorteile wie zum Beispiel eine relativ hohe Ladungsträgermobilität, einheitliche elektrische Leistungsfähigkeit, Transparenz gegenüber sichtbarem Licht, eine niedrige Bearbeitungstemperatur sowie das Potenzial einer skalierbaren Fertigung, etc. Indem der Metalloxid-Dünnfilmtransistor auf den Anzeigebereich des Anordnungssubstrats aufgebracht wird, können die Pixeldichte, das Aperturverhältnis und die Helligkeit des Anzeigebereichs effektiv verbessert werden. Darüber hinaus kann durch Verbesserung der Stabilität des Metalloxid-Dünnfilmtransistors die Anzeigequalität der Anzeigetafel gesteigert werden, wodurch das Auftreten von Problemen wie zum Beispiel Restbilder oder ungleichmäßige Helligkeit etc. vermieden werden.
  • Ein Dünnfilmtransistor aus amorphem Silizium ist dadurch gekennzeichnet, dass er einen niedrigen Abschaltstrom aufweist. Das heißt, dass nur eine relativ niedrige Schwellenspannung benötigt wird, um sicherzustellen, dass die Spannung zwischen der Gate-Elektrode und der Source-Elektrode des Dünnfilmtransistors aus amorphem Silizium gleich null ist, so dass der Dünnfilmtransistor aus amorphem Silizium in einer Peripherieschaltung des Anordnungssubstrats in einem „gesperrten“ Zustand sein kann, um den Normalbetrieb des Peripherieschaltungsbereichs des Anordnungssubstrats zu gewährleisten.
  • Indem ein Metalloxid-Dünnfilmtransistor im Anzeigebereich des Anordnungssubstrats und ein Dünnfilmtransistor aus amorphem Silizium im Peripherieschaltungsbereich des Anordnungssubstrats verwendet wird, können Ausführungsformen der vorliegenden Offenbarung das Problem lösen, dass der Metalloxid-Dünnfilmtransistor nicht gleichzeitig die Anforderungen der Anzeigetafel bezüglich der Stabilität der positiven Vorspannung und der Schwellenspannung erfüllen kann. Dementsprechend kann der Bildanzeigeeffekt verbessert werden, und die Stabilität sowie die Leistungsmerkmale des Peripherieschaltungsbereichs können gesteigert werden.
  • Der Peripherieschaltungsbereich des Anordnungssubstrats kann optional ein vertikales Schieberegister (VSR) aufweisen, und jeder Pixelzeile im Anzeigebereich kann über das VSR ein Abtastsignal bereitgestellt werden. Indem das VSR im Peripherieschaltungsbereich des Anordnungssubstrats angeordnet wird, kann die Anzahl von peripheren Ansteuerchips sowie die Anzahl entsprechender Verbindungsleitungen reduziert werden, Anordnungsraum der Layout-Verdrahtung kann eingespart werden, und die Herstellkosten der Anzeigetafel können gesenkt werden. Das VSR kann insbesondere eine Vielzahl von zweiten Dünnfilmtransistoren aufweisen. Über die Vielzahl der zweiten Dünnfilmtransistoren im VSR kann eine Vielzahl von Kaskadierungsschieberegistern gebildet werden. Jedes Schieberegister kann an eine entsprechende Abtastleitung angeschlossen sein und das Durchschalten bzw. Sperren der ersten an die Abtastleitung angeschlossenen Dünnfilmtransistoren steuern, wodurch eine zeilenweise Abtastung jedes Pixels in der Anzeigetafel erzielt wird.
  • Nachstehend werden technische Lösungen in Ausführungsformen der vorliegenden Offenbarung mit Bezugnahme auf die begleitenden Zeichnungen beschrieben, wie sie in Ausführungsformen der vorliegenden Offenbarung dargestellt sind. Beruhend auf den Ausführungsformen der vorliegenden Offenbarung sollen weitere Ausführungsformen, zu denen Durchschnittsfachleute auf diesem Gebiet ohne schöpferisches Zutun gelangen können, jeweils in den Schutzumfang der vorliegenden Offenbarung fallen.
  • 1 stellt eine quergeschnittene schematische Ansicht eines beispielhaften Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar. Wie in 1 gezeigt ist, kann das Anordnungssubstrat einen ersten Dünnfilmtransistor 100 aufweisen, der in einem Anzeigebereich A des Anordnungssubstrats angeordnet ist, und einen zweiten Dünnfilmtransistor 200, der in einem Peripherieschaltungsbereich B des Anordnungssubstrats angeordnet ist. Der erste Dünnfilmtransistor 100 kann ein Metalloxid-Dünnfilmtransistor sein, und der zweite Dünnfilmtransistor 200 kann ein Dünnfilmtransistor aus amorphem Silizium sein.
  • Konkret kann das Anordnungssubstrat ein Substrat 1, eine Metalloxid-Halbleiterschicht 2, eine Isolierschicht 3, eine erste Gate-Elektrode 4, eine zweite Gate-Elektrode 5, eine zweite Isolierschicht 6, eine Halbleiterschicht 7 aus amorphem Silizium, eine erste Source-Elektrode 8, eine erste Drain-Elektrode 9, eine zweite Source-Elektrode 10, eine zweite Drain-Elektrode 11, eine dritte Isolierschicht 12 und eine Pixelelektrode 13 aufweisen.
  • Die Metalloxid-Halbleiterschicht 2 kann zum Beispiel über dem Substrat 1 angeordnet sein und sich in einem Anzeigebereich A des Anordnungssubstrats befinden. Die erste Isolierschicht 3 kann über der Metalloxid-Halbleiterschicht 2 angeordnet sein. Die erste Gate-Elektrode 4 kann über der ersten Isolierschicht 3 angeordnet sein und sich im Anzeigebereich A des Anordnungssubstrats befinden.
  • Des Weiteren kann die zweite Gate-Elektrode 5 über dem Substrat 1 angeordnet sein und sich in einem Peripherieschaltungsbereich B des Anordnungssubstrats befinden. Die zweite Isolierschicht 6 kann über der ersten Gate-Elektrode 4, der zweiten Gate-Elektrode 5, der Metalloxid-Halbleiterschicht 2 und dem Substrat 1 angeordnet sein. Die Halbleiterschicht 7 aus amorphem Silizium kann über der zweiten Isolierschicht 6 angeordnet sein und sich im Peripherieschaltungsbereich B des Anordnungssubstrats befinden.
  • Darüber hinaus können die erste Source-Elektrode 8, die erste Drain-Elektrode 9, die zweite Source-Elektrode 10 und die zweite Drain-Elektrode 11 über der zweiten Isolierschicht 6 angeordnet sein. Eine erste Durchgangsöffnung kann in einem Bereich der zweiten Isolierschicht 6 ausgebildet sein, der der Metalloxid-Halbleiterschicht entspricht. Die erste Source-Elektrode 8 und die erste Drain-Elektrode 9 können an die Metalloxid-Halbleiterschicht 2 über die erste Durchgangsöffnung angeschlossen sein, und die zweite Source-Elektrode 10 und die zweite Drain-Elektrode 11 können an die Halbleiterschicht 7 aus amorphem Silizium angeschlossen sein.
  • Des Weiteren kann die dritte Isolierschicht 12 über der ersten Source-Elektrode 8, der ersten Drain-Elektrode 9, der zweiten Source-Elektrode 10, der zweiten Drain-Elektrode 11 und der zweiten Isolierschicht 6 angeordnet sein. Eine zweite Durchgangsöffnung kann in einem Bereich der dritten Isolierschicht 12 gebildet sein, der der ersten Drain-Elektrode 9 entspricht. Die Pixelelektrode 13 kann über der dritten Isolierschicht 12 angeordnet sein, und die Pixelelektrode 13 kann über die zweite Durchgangsöffnung an die erste Drain-Elektrode 9 angeschlossen sein.
  • Dementsprechend kann es sich bei dem ersten Dünnfilmtransistor 100 (z. B. dem Metalloxid-Dünnfilmtransistor) im Anzeigebereich A des Anordnungssubstrats um einen Aufbau mit oben liegendem Gate handeln. Das heißt, dass die erste Gate-Elektrode 4 über der Metalloxid-Halbleiterschicht 2 angeordnet sein kann. Des Weiteren kann es sich bei dem zweiten Dünnfilmtransistor 200 (z. B. dem Dünnfilmtransistor aus amorphem Silizium), der im Peripherieschaltungsbereich B des Anordnungssubstrats angeordnet ist, um einen Aufbau mit unten liegendem Gate handeln. Das heißt, dass die zweite Gate-Elektrode 5 unterhalb der Halbleiterschicht 7 aus amorphem Silizium angeordnet sein kann.
  • Darüber hinaus kann die erste Gate-Elektrode 4 des ersten Dünnfilmtransistors 100 (z. B. des Metalloxid-Dünnfilmtransistors) ein über eine Abtastleitung übertragenes Abtastsignal empfangen, und die erste Source-Elektrode 8 kann ein über eine Datenleitung übertragenes Datensignal empfangen, wodurch der Pixelelektrode 13 eine Arbeitsspannung bereitgestellt wird.
  • 10 stellt eine Draufsicht eines beispielhaften Anordnungssubstrats dar, in der Positionen eines Anzeigebereichs A und eines Peripherieschaltungsbereichs B gemäß Ausführungsformen der vorliegenden Offenbarung gezeigt sind. Wie in 10 gezeigt, kann das Anordnungssubstrat einen Anzeigebereich A und einen den Anzeigebereich A umgebenden anzeigefreien Bereich aufweisen. Der anzeigefreie Bereich kann des Weiteren einen Peripherieschaltungsbereich B umfassen. Der Peripherieschaltungsbereich B kann sich zum Beispiel beidseits des Anzeigebereichs A befinden. Der Peripherieschaltungsbereich B kann darüber hinaus ein vertikales Schieberegister (VSR) aufweisen, und das VSR kann eine Vielzahl von zweiten Dünnfilmtransistoren (z. B. die Dünnfilmtransistoren aus amorphem Silizium) enthalten.
  • 2 stellt eine quergeschnittene schematische Ansicht eines anderen beispielhaften Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar. Im Unterschied zu den vorstehend erwähnten Ausführungsformen kann das in 2 dargestellte Anordnungssubstrat darüber hinaus eine vierte Isolierschicht 14 enthalten.
  • Die vierte Isolierschicht 14 kann konkret über der zweiten Isolierschicht 6 angeordnet sein, und die vierte Isolierschicht 14 und die Halbleiterschicht 7 aus amorphem Silizium können kontinuierlich in derselben Kammer gebildet werden. Dementsprechend kann das Wechseln der Herstellkammer sowie die Übertragung des Probestücks vermieden werden, die Herstellprozesse des Anordnungssubstrats können effektiv vereinfacht und die Herstelldauer kann verkürzt werden, wodurch sich der Produktionswirkungsgrad des Anordnungssubstrats verbessert.
  • Optional kann es sich bei dem Material der zweiten Isolierschicht 6 um SiO2 oder SiNx handeln. Optional kann es sich bei dem Material der zweiten Isolierschicht 6 um SiO2 und bei dem Material der vierten Isolierschicht 14 um SiNx handeln. Die zweite Isolierschicht 6 kann aus SiO2 bestehen und die Metalloxid-Halbleiterschicht 2 kontaktieren, wodurch die Auswirkung einer Isolierschicht mit einem relativ hohen Wasserstoffgehalt (z. B. SiNx) auf das elektrische Leistungsverhalten der Metalloxid-Halbleiterschicht 2 in einem Herstellprozess vermieden wird. Die vierte Isolierschicht 14 kann aus SiNx bestehen und die Halbleiterschicht 7 aus amorphem Silizium kontaktieren. Die vierte Isolierschicht 14 kann darüber hinaus als Pufferpassivierungsschicht für die Halbleiterschicht 7 aus amorphem Silizium verwendet werden, wodurch sich die Filmqualität der aus amorphem Silizium bestehenden Halbleiterschicht 7 verbessert.
  • Optional kann es sich bei dem Material der ersten Isolierschicht 3 um SiO2 handeln, und bei dem Material der dritten Isolierschicht 12 kann es sich um SiO2 und/oder SiNx handeln. Die erste Isolierschicht 3 kann aus SiO2 hergestellt sein und die Metalloxid-Halbleiterschicht 2 kontaktieren, wodurch die Auswirkung einer Isolierschicht mit einem relativ hohen Wasserstoffgehalt (z. B. SiNx) auf das elektrische Leistungsverhalten der Metalloxid-Halbleiterschicht 2 vermieden wird. Die dritte Isolierschicht 12 kann aus einer durch SiO2 oder SiNx oder eine Kombination hiervon gebildeten Stapelstruktur bestehen und die Halbleiterschicht 7 aus amorphem Silizium kontaktieren, und die dritte Isolierschicht 12 kann als Pufferpassivierungsschicht der Halbleiterschicht 7 aus amorphem Silizium verwendet werden, wodurch sich die Filmqualität der aus amorphem Silizium bestehenden Halbleiterschicht 7 verbessert.
  • Optional kann eine aktive Schicht des Metalloxid-Dünnfilmtransistors (d. h. der Metalloxid-Halbleiterschicht 2 in 1 und 2) aus einem Metalloxid bestehen, das durch ein oder mehrere aus Zn, Ga, In, Sn, Al, Hf, C, B, N und S ausgewählte Elemente gebildet ist. Die aktive Schicht des Metalloxid-Dünnfilmtransistors kann zum Beispiel aus Indiumgalliumzinkoxid (IGZO) bestehen. Genauer gesagt, kann das IGZO ein amorphes Oxid sein, das Indium, Gallium und Zink aufweist.
  • Darüber hinaus kann die Ladungsträgermobilität von IGZO relativ hoch sein, wodurch sich eine Lade-/Entladerate des Metalloxid-Dünnfilmtransistors zur Pixelelektrode hin verbessert. Eine Ansprechrate der Pixel kann verbessert werden, wodurch sich die Abtastrate der Pixel erhöht. Dementsprechend kann die Verwirklichung einer ultrahohen Auflösung ermöglicht werden. Die aktive Schicht des Metalloxid-Dünnfilmtransistors kann zum Beispiel durch ein Verfahren wie etwa Magnetron-Sputtern etc. gebildet werden. Durch die vorliegende Erfindung soll der Herstellprozess der aktiven Schicht des Metalloxid-Dünnfilmtransistors nicht eingeschränkt werden.
  • 3 stellt eine quergeschnittene schematische Ansicht eines weiteren beispielhaften Anordnungssubstrats gemäß ausführungsformen der vorliegenden Offenbarung dar. Im Unterschied zu vorstehend erwähnten Ausführungsformen kann das in 3 dargestellte Anordnungssubstrat zudem eine Pufferschicht 15 aufweisen. Die Pufferschicht 15 kann insbesondere zwischen der Metalloxid-Halbleiterschicht 2 und dem Substrat 1 sowie zwischen der zweiten Gate-Elektrode 5 und dem Substrat 1 sandwichartig eingeschlossen sein. Die Pufferschicht 15 kann die Filmqualität der Metalloxid-Halbleiterschicht 2 und der Gate-Elektrode 5 verbessern. Die Pufferschicht 15 kann zum Beispiel gebildet werden, indem die SiO2-Dünnfilme und SiNx-Dünnfilme übereinandergelegt werden. Der SiNx-Dünnfilm kann insbesondere so ausgelegt sein, dass er die Metalloxid-Halbleiterschicht 2 kontaktiert.
  • Wenn das offenbarte Anordnungssubstrat in einer organischen lichtemittierenden Anzeigetafel angewendet wird, kann der Anzeigebereich des durch Ausführungsformen der vorliegenden Offenbarung bereitgestellten Anordnungssubstrats optional eine Vielzahl von Pixelansteuerschaltungen aufweisen. Eine Pixelansteuerschaltung kann mindestens zwei erste Dünnfilmtransistoren und mindestens einen Kondensator enthalten. So stellt zum Beispiel 4 eine strukturelle schematische Ansicht einer beispielhaften Pixelansteuerschaltung gemäß Ausführungsformen der vorliegenden Offenbarung dar.
  • Wie in 4 gezeigt ist, kann die Pixelansteuerschaltung zwei erste Dünnfilmtransistoren und einen Kondensator aufweisen. Insbesondere kann eine erste Gate-Elektrode des ersten Dünnfilmtransistors T1 an eine Abtastleitung Vscan angeschlossen sein, eine erste Source-Elektrode des ersten Dünnfilmtransistors T1 kann an eine erste Gate-Elektrode eines anderen ersten Dünnfilmtransistors T2 angeschlossen sein, und eine Drain-Elektrode des ersten Dünnfilmtransistors T1 kann an eine Datenleitung Vdata angeschlossen sein.
  • Des Weiteren kann eine erste Elektrode des Kondensators C1 an eine erste Gate-Elektrode des ersten Dünnfilmtransistors T2 und die erste Source-Elektrode des ersten Dünnfilmtransistors T1 angeschlossen sein, und eine zweite Elektrode des Kondensators C1 kann an die erste Drain-Elektrode des ersten Dünnfilmtransistors T2 und ein Arbeitsstromquellenende Vdd angeschlossen sein. Eine erste Source-Elektrode des ersten Dünnfilmtransistors T2 kann an eine Anode einer organischen lichtemittierenden Anzeigetafel (OLED-Anzeigetafel) angeschlossen sein.
  • Konkret kann, wenn die Abtastleitung ausgewählt ist, der erste Dünnfilmtransistor T1 durchschalten, die Datenspannung kann den Kondensator C1 über den ersten Dünnfilmtransistor T1 laden, und die Spannung des Kondensators C1 kann einen Drain-Elektrodenstrom des ersten Dünnfilmtransistors T2 steuern. Wenn die Abtastleitung nicht ausgewählt ist, kann der erste Dünnfilmtransistor T1 sperren und die im Kondensator C1 gespeicherten elektrischen Ladungen können eine Gate-Elektrodenspannung des ersten Dünnfilmtransistors T2 aufrechterhalten. Dementsprechend kann der erste Dünnfilmtransistor T2 einen „durchgeschalteten“ Zustand behalten, so dass sich die OLED in einem durch einen konstanten Strom gesteuerten Zustand befinden kann.
  • 4 stellt nur eine strukturelle schematische Ansicht einer Pixelansteuerschaltung dar, die zwei erste Dünnfilmtransistoren und einen Kondensator aufweist. Die vorliegende Offenbarung soll jedoch nicht die Anzahl der ersten Dünnfilmtransistoren und die Anzahl von Kondensatoren einschränken, die jeweils in der Pixelansteuerschaltung enthalten sind. Die Pixelansteuerschaltung des Anordnungssubstrats kann beispielsweise drei erste Dünnfilmtransistoren und einen Kondensator aufweisen.
  • Die vorliegende Offenbarung stellt auch eine Anzeigetafel bereit. 5 stellt eine strukturelle schematische Ansicht einer beispielhaften Anzeigetafel gemäß Ausführungsformen der vorliegenden Offenbarung dar. Wie in 5 gezeigt ist, kann die Anzeigetafel ein Anordnungssubstrat 300 gemäß den vorstehend erwähnten Ausführungsformen aufweisen.
  • Weil die offenbarte Anzeigetafel ein in den vorstehend erwähnten Ausführungsformen dargestelltes Anordnungssubstrat aufweist, kann die offenbarte Anzeigetafel über die in den vorstehend erwähnten Ausführungsformen beschriebenen vorteilhaften Auswirkungen verfügen, die hier nicht beschrieben werden. Bei der offenbarten Anzeigetafel kann es sich zum Beispiel um eine Flüssigkristall-Anzeigetafel handeln oder auch um eine organische lichtemittierende Anzeigetafel OLED. Des Weiteren kann die organische lichtemittierende Anzeigetafel auf ein beliebiges Produkt oder eine beliebige Komponente mit Anzeigefunktion angewendet werden, wie z.B. ein Notebook, ein Tablet oder eine Anzeigevorrichtung, etc.
  • Die vorliegende Offenbarung stellt überdies ein Herstellverfahren für ein Anordnungssubstrat bereit, und das Verfahren kann umfassen, einen ersten Dünnfilmtransistor und einen zweiten Dünnfilmtransistor über einem Substrat auszubilden. Der erste Dünnfilmtransistor kann ein Metalloxid-Dünnfilmtransistor sein, und der zweite Dünnfilmtransistor kann ein Dünnfilmtransistor aus amorphem Silizium sein. Der erste Dünnfilmtransistor kann in einem Anzeigebereich des Anordnungssubstrats angeordnet sein, und der zweite Dünnfilmtransistor kann in einem Peripherieschaltungsbereich des Anordnungssubstrats angeordnet sein.
  • Indem der Metalloxid-Dünnfilmtransistor im Anzeigebereich des Anordnungssubstrats angeordnet wird und der Dünnfilmtransistor aus amorphem Silizium im Peripherieschaltungsbereich des Anordnungssubstrats angeordnet wird, lassen sich mit der vorliegenden Offenbarung die Probleme lösen, dass der Metalloxid-Dünnfilmtransistor nicht die Anforderungen der Anzeigetafel in Bezug auf die Stabilität der positiven Vorspannung und die Schwellenspannung erfüllen kann. Infolgedessen lassen sich der Bildanzeigeeffekt sowie die Stabilität und die Leistungsmerkmale des Peripherieschaltungsbereichs verbessern.
  • 6 stellt einen Ablaufplan eines beispielhaften Herstellverfahrens für ein Anordnungssubstrat gemäß Ausführungsformen der vorliegenden Offenbarung dar. 7A - bis 7J stellen quergeschnittene schematische Ansichten jedes Schrittes in 6 dar. Wie in 6 gezeigt, kann das Verfahren die folgenden Schritte umfassen.
  • Schritt S101: Bilden eines Metalloxid-Halbleiterdünnfilms über einem Substrat, und Bilden einer Metalloxid-Halbleiterschicht eines ersten Dünnfilmtransistors in einem Anzeigebereich des Anordnungssubstrats über einen Strukturierungsprozess.
  • Beispielsweise kann ein Metalloxid-Halbleiterdünnfilm über dem Substrat mittels eines Verfahrens wie zum Beispiel physikalische oder chemische Dampfabscheidung (CVD) angeordnet werden. Am Metalloxid-Halbleiter kann ein Strukturierungsprozess vorgenommen werden, der zum Beispiel das Aufschleudern eines Fotolacks sowie Belichten, Entwickeln und Ätzen beinhaltet. Mit Bezug auf 7A kann eine Metalloxid-Halbleiterschicht 2 über dem Substrat 1 im Anzeigebereich A des Anordnungssubstrats gebildet werden. Bei dem Material der Metalloxid-Halbleiterschicht 2 kann es sich zum Beispiel um IGZO handeln.
  • Schritt S102: Bilden einer ersten Isolierschicht über der Metalloxid-Halbleiterschicht.
  • Mit Bezug auf 7B kann eine erste Isolierschicht 3 über der Metalloxid-Halbleiterschicht 2 angeordnet sein. Die erste Isolierschicht 3 kann aus einem Material wie etwa SiO2 bestehen. Optional kann ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren verwendet werden, um die erste Isolierschicht 3 herzustellen, und die Herstelltemperatur kann so ausgelegt sein, dass sie unter 220 °C liegt. Bei einer plasmaunterstützten chemischen Dampfabscheidung wird eine relativ geringe Abscheidung benötigt, wodurch sich eine relativ kleine Auswirkung auf den Aufbau und die physikalischen Eigenschaften einer Filmschicht ergibt. Dementsprechend können die Dicke und die Zusammensetzung der gebildeten Filmschicht relativ gleichmäßig sein, die Filmschicht kann relativ dicht sein und die Anhaftung kann relativ stark sein.
  • Schritt S103: Bilden einer ersten Gate-Elektrode über der ersten Isolierschicht im Anzeigebereich des Anordnungssubstrats, und Bilden einer zweiten Gate-Elektrode über dem Substrat in einem Peripherieschaltungsbereich des Anordnungssubstrats.
  • Mit Bezugnahme auf 7C kann beispielsweise über ein Sputter- oder Verdampfungsverfahren eine Schicht eines Gate-Elektrodenmetallmaterials über der ersten Isolierschicht 3 im Anzeigebereich A des Anordnungssubstrats und auf dem Substrat 1 im Peripherieschaltungsbereich B des Anordnungssubstrats angeordnet werden. Am Gate-Elektrodenmetallmaterial kann ein Strukturierungsprozess vorgenommen werden, um eine erste Gate-Elektrode 4 und eine zweite Gate-Elektrode 5 zu bilden.
  • Schritt S104: Bilden einer zweiten Isolierschicht auf der ersten Gate-Elektrode, der zweiten Gate-Elektrode, der Metalloxid-Halbleiterschicht und dem Substrat.
  • Mit Bezugnahme auf 7D kann eine zweite Isolierschicht 6 über der ersten Gate-Elektrode 4, der zweiten Gate-Elektrode 5, der Metalloxid-Halbleiterschicht 2 und dem Substrat 1 angeordnet sein. Bei dem Material der zweiten Isolierschicht 6 kann es sich zum Beispiel um SiO2 oder SiNx handeln. Optional kann ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren (PECVD-Verfahren) angewendet werden, um die zweite Isolierschicht 6 zu bilden, und die Herstelltemperatur kann kleiner oder gleich 220 C sein.
  • Schritt S105: Bilden eines Halbleiterdünnfilms aus amorphem Silizium über der zweiten Isolierschicht, und Bilden einer aus amorphem Silizium bestehenden Halbleiterschicht eines zweiten Dünnfilmtransistors im Peripherieschaltungsbereich eines Anordnungssubstrats über einen Strukturierungsprozess.
  • Mit Bezugnahme auf 7E kann über der zweiten Isolierschicht 6 ein Halbleiterdünnfilm 7 aus amorphem Silizium angeordnet werden. Ein Strukturierungsprozess kann am Halbleiterdünnfilm 7 aus amorphem Silizium vorgenommen werden, so dass eine aus amorphem Silizium bestehende Halbleiterdünnfilmstruktur (d. h. die Halbleiterschicht 7 aus amorphem Silizium) auf der zweiten Isolierschicht 6 im Peripherieschaltungsbereich des Anordnungssubstrats ausgebildet sein kann. Optional kann gemäß der vorliegenden Offenbarung ein aus amorphem Silizium bestehender Halbleiterdünnfilm über ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet werden, und die Herstelltemperatur kann so ausgelegt werden, dass sie kleiner oder gleich 300°C ist.
  • Weil der aus amorphem Silizium bestehende Halbleiterdünnfilm aus amorphem Silizium besteht, kann bei steigender Herstelltemperatur der Kristallisierungsgrad des aus amorphem Silizium bestehenden Halbleiters und auch die Mobilität erhöht sein. Eine zu hohe Temperatur kann jedoch leicht das elektrische Leistungsverhalten der gebildeten Metalloxid-Halbleiterschicht 2 in Mitleidenschaft ziehen. Infolgedessen kann die Herstelltemperatur des aus amorphem Silizium bestehenden Halbleiterdünnfilms so ausgewählt werden, dass sie kleiner oder gleich 300 °C ist.
  • Schritt S106: Bilden einer ersten Durchgangsöffnung in einem Bereich der zweiten Isolierschicht, der der Metalloxid-Halbleiterschicht entspricht.
  • Mit Bezugnahme auf 7F kann eine erste Durchgangsöffnung 16 im Bereich der zweiten Isolierschicht 6 gebildet werden, der der Metalloxid-Halbleiterschicht 2 entspricht. Die erste Durchgangsöffnung 16 kann beispielsweise unter Verwendung einer Maskierungsplatte über ein Foto-Ätzverfahren gebildet werden.
  • Schritt S107: Bilden einer ersten Source-Elektrode, einer ersten Drain-Elektrode, einer zweiten Source-Elektrode und einer zweiten Drain-Elektrode über der zweiten Isolierschicht, wobei die erste Source-Elektrode und die erste Drain-Elektrode über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht angeschlossen sind, und die zweite Source-Elektrode und die zweite Drain-Elektrode an die Halbleiterschicht aus amorphem Silizium angeschlossen sind.
  • Mit Bezug auf 7G können eine erste Source-Elektrode 8, eine erste Drain-Elektrode 9, eine zweite Source-Elektrode 10 und eine zweite Drain-Elektrode 11 über der zweiten Isolierschicht 6 angeordnet sein. Insbesondere können die erste Source-Elektrode 8 und erste Drain-Elektrode 9 über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht 2 angeschlossen sein, und die zweite Source-Elektrode 10 und zweite Drain-Elektrode 11 können an die aus amorphem Silizium bestehende Halbleiterschicht 7 angeschlossen sein.
  • Schritt S108: Bilden einer dritten Isolierschicht über der ersten Source-Elektrode, der ersten Drain-Elektrode, der zweiten Source-Elektrode, der zweiten Drain-Elektrode und der zweiten Isolierschicht.
  • Mit Bezugnahme auf 7H kann eine dritte Isolierschicht 12 über der ersten Source-Elektrode 8, der ersten Drain-Elektrode 9, der zweiten Source-Elektrode 10, der zweiten Drain-Elektrode 11 und der zweiten Isolierschicht 6 angeordnet sein. Bei dem Material der dritten Isolierschicht 12 kann es sich zum Beispiel um SiO2, SiNx oder eine durch SiO2 und SiNx gebildete Stapelstruktur handeln. Optional kann die dritte Isolierschicht 12 über ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet werden, und die Herstelltemperatur kann so ausgelegt sein, dass sie kleiner oder gleich 300 °C ist.
  • Schritt S109: Bilden einer zweiten Durchgangsöffnung in einem der ersten Drain-Elektrode entsprechenden Bereich der dritten Isolierschicht.
  • Mit Bezug auf 71 kann eine zweite Durchgangsöffnung 17 in einem der ersten Drain-Elektrode 9 entsprechenden Bereich der dritten Isolierschicht 12 gebildet sein. Die zweite Durchgangsöffnung 17 kann zum Beispiel unter Verwendung einer Maskierungsplatte über ein Foto-Ätzverfahren gebildet werden.
  • Schritt S110: Bilden einer Pixelelektrode über der dritten Isolierschicht, wobei die Pixelelektrode über die zweite Durchgangsöffnung an die erste Drain-Elektrode angeschlossen ist.
  • Mit Bezug auf 7J kann eine Pixelelektrode 13 über der dritten Isolierschicht 12 angeordnet sein, und die Pixelelektrode 13 kann über eine zweite Durchgangsöffnung an die erste Drain-Elektrode 9 angeschlossen sein.
  • In einer anderen Ausführungsform stellt 8 einen Ablaufplan von Schritt 205 bis Schritt 211 in einem anderen beispielhaften Herstellverfahren eines Anordnungssubstrats gemäß Ausführungsformen der vorliegenden Offenbarung dar. 9A - 9G stellen Querschnittansichten jedes Schritts in 8 gemäß Ausführungsformen der vorliegenden Offenbarung dar. Beruhend auf den vorstehend erwähnten Ausführungsformen kann das offenbarte Herstellverfahren eines Anordnungssubstrats die folgenden Schritte umfassen.
  • Schritt S201: Bilden eines Metalloxid-Halbleiterdünnfilms über einem Substrat, und Bilden einer Metalloxid-Halbleiterschicht eines ersten Dünnfilmtransistors in einem Anzeigebereich eines Anordnungssubstrats über einen Strukturierungsprozess.
  • Schritt S202: Bilden einer ersten Isolierschicht über der Metalloxid-Halbleiterschicht.
  • Schritt S203: Bilden einer ersten Gate-Elektrode über der ersten Isolierschicht im Anzeigebereich des Anordnungssubstrats, und Bilden einer zweiten Gate-Elektrode über dem Substrat in einem Peripherieschaltungsbereich des Anordnungssubstrats.
  • Schritt S204: Bilden einer zweiten Isolierschicht über der ersten Gate-Elektrode, der zweiten Gate-Elektrode, der Metalloxid-Halbleiterschicht und dem Substrat.
  • Die quergeschnittenen schematischen Ansichten in Schritt S201 bis Schritt S204 können den in Schritt S101 bis Schritt S104 dargestellten quergeschnittenen schematischen Ansichten ähnlich sein, die hier nicht wiederholt dargetan werden. Das Herstellverfahren eines Anordnungssubstrats kann darüber hinaus die folgenden Schritte umfassen.
  • Schritt S205: Bilden einer vierten Isolierschicht über der zweiten Isolierschicht.
  • Mit Bezug auf 9A kann eine vierte Isolierschicht 14 über der zweiten Isolierschicht 6 angeordnet sein. Bei dem Material der vierten Isolierschicht kann es sich um SiNx handeln. Optional kann die vierte Isolierschicht unter Einsatz eines Verfahrens der plasmaunterstützten chemischen Dampfabscheidung gebildet werden, und eine Herstelltemperatur kann kleiner oder gleich 300 °C sein.
  • Schritt S206: Bilden eines aus amorphem Silizium bestehenden Halbleiterdünnfilms über der vierten Isolierschicht, und Bilden einer aus amorphem Silizium bestehenden Halbleiterschicht eines zweiten Dünnfilmtransistors im Peripherieschaltungsbereich des Anordnungssubstrats über einen Strukturierungsprozess.
  • Mit Bezug auf 9B kann ein Halbleiterdünnfilm aus amorphem Silizium über der vierten Isolierschicht 14 angeordnet sein, und über einen Strukturierungsprozess kann eine aus amorphem Silizium bestehende Halbleiterschicht 7 eines zweiten Dünnfilmtransistors im Peripherieschaltungsbereich B des Anordnungssubstrats gebildet werden. Optional kann der aus amorphem Silizium bestehende Halbleiterdünnfilm unter Einsatz eines Verfahrens der plasmaunterstützten chemischen Dampfabscheidung gebildet werden, und die Herstelltemperatur kann kleiner oder gleich 300 °C sein.
  • Der aus amorphem Silizium bestehende Halbleiterdünnfilm und die vierte Isolierschicht 14 können zum Beispiel in derselben Kammer gebildet werden, so dass ein Wechsel der Herstellkammer und die Übertragung des Probestücks vermieden werden können. Darüber hinaus kann der Herstellprozess des Anordnungssubstrats effektiv vereinfacht und die Herstelldauer verkürzt werden, wodurch sich der Produktionswirkungsgrad des Anordnungssubstrats verbessert.
  • Schritt S207: Bilden einer ersten Durchgangsöffnung in einem der Metalloxid-Halbleiterschicht entsprechenden Bereich der zweiten Isolierschicht und vierten Isolierschicht.
  • Mit Bezugnahme auf 9C kann eine erste Durchgangsöffnung 16 in einem der Metalloxid-Halbleiterschicht 2 entsprechenden Bereich der zweiten Isolierschicht 6 und vierten Isolierschicht 14 gebildet werden. Die erste Durchgangsöffnung 16 kann zum Beispiel unter Verwendung einer Maskierungsplatte über ein Foto-Ätzverfahren gebildet werden.
  • Schritt S208: Bilden einer ersten Source-Elektrode, einer ersten Drain-Elektrode, einer zweiten Source-Elektrode und einer zweiten Drain-Elektrode über der vierten Isolierschicht, wobei die erste Source-Elektrode und die erste Drain-Elektrode über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht angeschlossen sind, und die zweite Source-Elektrode und die zweite Drain-Elektrode an die Halbleiterschicht aus amorphem Silizium angeschlossen sind.
  • Mit Bezugnahme auf 9D können einen erste Source-Elektrode 8, eine erste Drain-Elektrode 9, eine zweite Source-Elektrode 10 und eine zweite Drain-Elektrode 11 über der vierten Isolierschicht angeordnet sein. Insbesondere können die erste Source-Elektrode 8 und die erste Drain-Elektrode 9 über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht 2 angeschlossen sein, und die zweite Source-Elektrode 10 und die zweite Drain-Elektrode 11 können an die aus amorphem Silizium bestehende Halbleiterschicht angeschlossen sein.
  • Schritt S209: Bilden einer dritten Isolierschicht über der ersten Source-Elektrode, der ersten Drain-Elektrode, der zweiten Source-Elektrode, der zweiten Drain-Elektrode und der zweiten Isolierschicht.
  • Mit Bezugnahme auf 9E kann eine dritte Isolierschicht über der ersten Source-Elektrode 8, der ersten Drain-Elektrode 9, der zweiten Source-Elektrode 10, der zweiten Drain-Elektrode 11 und der zweiten Isolierschicht angeordnet sein. Die dritte Isolierschicht 12 kann zum Beispiel aus SiO2 oder SiNx bestehen oder eine aus SiO2 und SiNx bestehende Stapelstruktur sein. Optional kann die dritte Isolierschicht 12 über ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet werden, und die Herstelltemperatur kann so ausgelegt sein, dass sie kleiner oder gleich 300 °C ist.
  • Schritt S210: Bilden einer zweiten Durchgangsöffnung in einem der ersten Drain-Elektrode entsprechenden Bereich der dritten Isolierschicht.
  • Mit Bezugnahme auf 9F kann eine zweite Durchgangsöffnung 17 in einem der ersten Drain-Elektrode 9 entsprechenden Bereich der dritten Isolierschicht 12 gebildet sein. Die zweite Durchgangsöffnung 17 kann zum Beispiel unter Verwendung einer Maskierungsplatte über ein Foto-Ätzverfahren gebildet werden.
  • Schritt S210: Bilden einer Pixelelektrode über der dritten Isolierschicht, wobei die Pixelelektrode über die zweite Durchgangsöffnung an die erste Drain-Elektrode angeschlossen ist.
  • Mit Bezugnahme auf 9G kann eine Pixelelektrode 13 über der dritten Isolierschicht 12 angeordnet sein, und die Pixelelektrode 13 ist an die erste Drain-Elektrode 9 über die zweite Durchgangsöffnung angeschlossen.
  • Optional kann, bevor ein Metalloxid-Halbleiterdünnfilm über dem Substrat 1 angeordnet wird, eine Pufferschicht über dem Substrat 1 angeordnet werden, und der Metalloxid-Halbleiterdünnfilm sowie die zweite Gate-Elektrode 5 können über der Pufferschicht angeordnet sein. Durch die Pufferschicht kann die Filmqualität der Metalloxid-Halbleiterschicht 2 und der zweiten Gate-Elektrode 5 verbessert werden. Die Pufferschicht kann zum Beispiel gebildet werden, indem ein SiO2-Dünnfilm und ein SiNx-Dünnfilm übereinandergelegt werden. Der SiNx-Dünnfilm kann insbesondere so konfiguriert sein, dass er die Metalloxid-Halbleiterschicht 2 kontaktiert.
  • Die technischen Lösungen bzw. vorteilhaften Ausgestaltungen können beliebig kombiniert werden. Insbesondere können die Gegenstände jedes der abhängigen Ansprüche kombiniert werden mit den Gegenständen von jedem der diesbezüglich vorstehenden abhängigen Ansprüche, die zumindest indirekt rückbezogen sind auf den gleichen unabhängigen Anspruch.

Claims (17)

  1. Anordnungssubstrat (300), aufweisend: einen ersten Dünnfilmtransistor (100), der einen Metalloxid-Dünnfilmtransistor umfasst; und einen zweiten Dünnfilmtransistor (200), der einen Dünnfilmtransistor aus amorphem Silizium umfasst, wobei der erste Dünnfilmtransistor (100) und der zweite Dünnfilmtransistor (200) über einem Substrat (1) angeordnet sind, der erste Dünnfilmtransistor (100) sich in einem Anzeigebereich des Anordnungssubstrats (300) befindet, und der zweite Dünnfilmtransistor (200) sich in einem Peripherieschaltungsbereich des Anordnungssubstrats (300) befindet, wobei das Anordnungssubstrat (300) weiterhin aufweist: eine Metalloxid-Halbleiterschicht (2), die über dem Substrat (1) angeordnet ist und sich im Anzeigebereich des Anordnungssubstrats (300) befindet; eine erste Isolierschicht (3), die über der Metalloxid-Halbleiterschicht (2) angeordnet ist; eine erste Gate-Elektrode (4) und eine zweite Gate-Elektrode (5), wobei die erste Gate-Elektrode (4) über der ersten Isolierschicht (3) angeordnet ist und sich im Anzeigebereich des Anordnungssubstrats (300) befindet, und die zweite Gate-Elektrode (5) auf dem Substrat (1) angeordnet ist und sich im Peripherieschaltungsbereich des Anordnungssubstrats (300) befindet; eine zweite Isolierschicht (6), die über der ersten Gate-Elektrode (4), der zweiten Gate-Elektrode (5), der Metalloxid-Halbleiterschicht (2) und dem Substrat (1) angeordnet ist; eine Halbleiterschicht (7) aus amorphem Silizium, die über der zweiten Isolierschicht (6) angeordnet ist und sich im Peripherieschaltungsbereich des Anordnungssubstrats (300) befindet; eine erste Source-Elektrode (8), eine erste Drain-Elektrode (9), eine zweite Source-Elektrode (10) und eine zweite Drain-Elektrode (11), die jeweils über der zweiten Isolierschicht (6) angeordnet sind, wobei eine erste Durchgangsöffnung in einem der Metalloxid-Halbleiterschicht (2) entsprechenden Bereich der zweiten Isolierschicht (6) gebildet ist, die erste Source-Elektrode (8) und die erste Drain-Elektrode (9) über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht (2) angeschlossen sind, und die zweite Source-Elektrode und die zweite Drain-Elektrode (11) an die Halbleiterschicht (7) aus amorphem Silizium angeschlossen sind; eine dritte Isolierschicht (12), die über der ersten Source-Elektrode (8), der ersten Drain-Elektrode (9), der zweiten Source-Elektrode (10), der zweiten Drain-Elektrode (11) und der zweiten Isolierschicht (6) angeordnet ist, wobei eine zweite Durchgangsöffnung (17) in einem der ersten Drain-Elektrode (9) entsprechenden Bereich in der dritten Isolierschicht gebildet ist; und eine Pixelelektrode (13), die über der dritten Isolierschicht (12) angeordnet ist, wobei die Pixelelektrode (13) über die zweite Durchgangsöffnung (17) an die erste Drain-Elektrode (9) angeschlossen ist.
  2. Anordnungssubstrat (300) nach Anspruch 1, wobei: der Peripherieschaltungsbereich des Anordnungssubstrats (300) ein vertikales Schieberegister VSR aufweist, und das VSR eine Vielzahl von zweiten Dünnfilmtransistoren (200) umfasst.
  3. Anordnungssubstrat (300) nach Anspruch 1, darüber hinaus aufweisend: eine vierte Isolierschicht (14), die auf der zweiten Isolierschicht (6) angeordnet ist, wobei die vierte Isolierschicht (14) und die Halbleiterschicht (7) aus amorphem Silizium in derselben Kammer gebildet wurden.
  4. Anordnungssubstrat (300) nach Anspruch 1, wobei es sich bei dem Material der zweiten Isolierschicht (6) um SiO2 oder SiNx handelt.
  5. Anordnungssubstrat (300) nach Anspruch 3, wobei es sich bei dem Material der zweiten Isolierschicht (6) um SiO2 und bei dem Material der vierten Isolierschicht (14) um SiNx handelt.
  6. Anordnungssubstrat (300) nach einem der Ansprüche 1 bis 3, wobei es sich bei dem Material der ersten Isolierschicht (3) um SiO2 und bei dem Material der dritten Isolierschicht (12) um SiO2 und/oder SiNx handelt.
  7. Anordnungssubstrat (300) nach Anspruch 1, darüber hinaus aufweisend: eine Pufferschicht (15), wobei die Pufferschicht (15) zwischen der Metalloxid-Halbleiterschicht (2) und dem Substrat (1) sowie zwischen der zweiten Gate-Elektrode (5) und dem Substrat (1) angeordnet ist.
  8. Anordnungssubstrat (300) nach Anspruch 1, wobei: eine aktive Schicht des Metalloxid-Dünnfilmtransistors ein Metalloxid aufweist, das ein oder mehrere Elemente aus Zn, Ga, In, Sn, Al, Hf, C, B, N und S umfasst.
  9. Anordnungssubstrat (300) nach Anspruch 1, wobei: der Anzeigebereich des Anordnungssubstrats (300) eine Vielzahl von Pixelansteuerschaltungen aufweist, und eine Pixelansteuerschaltung mindestens zwei erste Dünnfilmtransistoren (100) und mindestens einen Kondensator umfasst.
  10. Anzeigetafel mit dem Anordnungssubstrat (300) nach einem der Ansprüche 1 bis 9.
  11. Anzeigetafel nach Anspruch 10, wobei die Anzeigetafel eine organische lichtemittierende Anzeigetafel ist.
  12. Herstellverfahren für ein Anordnungssubstrat, umfassend: Bilden eines ersten Dünnfilmtransistors und eines zweiten Dünnfilmtransistors über einem Substrat, wobei der erste Dünnfilmtransistor ein Metalloxid-Dünnfilmtransistor ist, und der zweite Dünnfilmtransistor ein Dünnfilmtransistor aus amorphem Silizium ist, der erste Dünnfilmtransistor sich in einem Anzeigebereich des Anordnungssubstrats befindet, und der zweite Dünnfilmtransistor sich in einem Peripherieschaltungsbereich des Anordnungssubstrats befindet, wobei: der erste Dünnfilmtransistor eine Metalloxid-Halbleiterschicht aufweist, und der zweite Dünnfilmtransistor eine Halbleiterschicht aus amorphem Silizium aufweist; und wobei das Bilden des ersten Dünnfilmtransistors und zweiten Dünnfilmtransistors über dem Substrat Folgendes umfasst: Bilden (S101; S201) eines Metalloxid-Halbleiterdünnfilms über dem Substrat, und, über einen Strukturierungsprozess, Bilden der Metalloxid-Halbleiterschicht des ersten Dünnfilmtransistors im Anzeigebereich des Anordnungssubstrats; Bilden (S102; S202) einer ersten Isolierschicht über der Metalloxid-Halbleiterschicht; Bilden (S103; S203) einer ersten Gate-Elektrode über der ersten Isolierschicht des Anzeigebereichs im Anordnungssubstrat, und Bilden einer zweiten Gate-Elektrode über dem Substrat im Peripherieschaltungsbereich des Anordnungssubstrats; Bilden (S104; S204) einer zweiten Isolierschicht auf der ersten Gate-Elektrode, der zweiten Gate-Elektrode, der Metalloxid-Halbleiterschicht und dem Substrat; Bilden (S105) eines Halbleiterdünnfilms aus amorphem Silizium über der zweiten Isolierschicht, und Bilden der aus amorphem Silizium bestehenden Halbleiterschicht des zweiten Dünnfilmtransistors im Peripherieschaltungsbereich des Anordnungssubstrats über einen Strukturierungsprozess; Bilden (S106) einer ersten Durchgangsöffnung in einem der Metalloxid-Halbleiterschicht entsprechenden Bereich der zweiten Isolierschicht; Bilden (S107) einer ersten Source-Elektrode, einer ersten Drain-Elektrode, einer zweiten Source-Elektrode und einer zweiten Drain-Elektrode über der zweiten Isolierschicht, wobei die erste Source-Elektrode und die erste Drain-Elektrode über die erste Durchgangsöffnung an die Metalloxid-Halbleiterschicht angeschlossen sind, und die zweite Source-Elektrode und die zweite Drain-Elektrode an die Halbleiterschicht aus amorphem Silizium angeschlossen sind; Bilden (S108) einer dritten Isolierschicht über der ersten Source-Elektrode, der ersten Drain-Elektrode, der zweiten Source-Elektrode, der zweiten Drain-Elektrode und der zweiten Isolierschicht; Bilden (S109) einer zweiten Durchgangsöffnung in einem der ersten Drain-Elektrode entsprechenden Bereich der dritten Isolierschicht; und Bilden (S110) einer Pixelelektrode über der dritten Isolierschicht, wobei die Pixelelektrode über die zweite Durchgangsöffnung an die erste Drain-Elektrode angeschlossen ist.
  13. Verfahren nach Anspruch 12, wobei: wobei das Bilden des ersten Dünnfilmtransistors und zweiten Dünnfilmtransistors über dem Substrat umfasst: Bilden (S205) einer vierten Isolierschicht über der zweiten Isolierschicht; Bilden (S206) des Halbleiterdünnfilms aus amorphem Silizium über der vierten Isolierschicht Bilden (S207) der ersten Durchgangsöffnung in einem der Metalloxid-Halbleiterschicht entsprechenden Bereich der vierten Isolierschicht; Bilden (S208) der ersten Source-Elektrode, der ersten Drain-Elektrode, der zweiten Source-Elektrode und der einer zweiten Drain-Elektrode über der vierten Isolierschicht.
  14. Verfahren nach Anspruch 13, wobei: die zweite Isolierschicht durch ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet wird und eine Herstelltemperatur der zweiten Isolierschicht kleiner oder gleich 220 C ist, und die vierte Isolierschicht durch ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet wird und eine Herstelltemperatur der vierten Isolierschicht kleiner oder gleich 300 C ist.
  15. Verfahren nach einem der Ansprüche 12 bis 13, wobei: der Halbleiterdünnfilm aus amorphem Silizium und die dritte Isolierschicht durch ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet werden, und eine Herstelltemperatur des Halbleiterdünnfilms aus amorphem Silizium und der dritten Isolierschicht kleiner oder gleich 300 C ist.
  16. Verfahren nach einem der Ansprüche 12 bis 13, wobei: die erste Isolierschicht durch ein plasmaunterstütztes chemisches Dampfabscheidungsverfahren gebildet wird und eine Herstelltemperatur der ersten Isolierschicht kleiner oder gleich 220 C ist.
  17. Verfahren nach Anspruch 13, wobei die vierte Isolierschicht und die Halbleiterschicht aus amorphem Silizium kontinuierlich in derselben Kammer gebildet werden.
DE102017118122.9A 2016-11-18 2017-08-09 Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel Active DE102017118122B4 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
CN201611025995.2A CN106783871B (zh) 2016-11-18 2016-11-18 一种阵列基板、显示面板及制作方法
CN201611025995.2 2016-11-18
US15/475,223 US10038015B2 (en) 2016-11-18 2017-03-31 Array substrate and fabrication method thereof, display panel
US15/475,223 2017-03-31

Publications (2)

Publication Number Publication Date
DE102017118122A1 DE102017118122A1 (de) 2018-05-24
DE102017118122B4 true DE102017118122B4 (de) 2020-08-06

Family

ID=58971366

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017118122.9A Active DE102017118122B4 (de) 2016-11-18 2017-08-09 Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel

Country Status (3)

Country Link
US (1) US10038015B2 (de)
CN (1) CN106783871B (de)
DE (1) DE102017118122B4 (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102375685B1 (ko) 2016-02-02 2022-03-18 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
CN109859623B (zh) * 2017-11-30 2021-05-18 云谷（固安）科技有限公司 阵列基板及其制备方法及显示屏
KR102454275B1 (ko) * 2017-12-19 2022-10-12 엘지디스플레이 주식회사 표시장치 및 그의 제조방법
CN108336120B (zh) * 2018-03-30 2024-04-12 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置
CN109887968A (zh) * 2019-02-25 2019-06-14 深圳市华星光电半导体显示技术有限公司 一种显示面板及其制作方法
CN109950355B (zh) * 2019-03-11 2021-11-05 上海奕瑞光电子科技股份有限公司 平板探测器及其制作方法
CN112736087B (zh) * 2019-10-10 2024-03-05 京东方科技集团股份有限公司 一种阵列基板的制作方法、阵列基板及显示面板
CN111081633A (zh) * 2020-01-07 2020-04-28 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
WO2022188011A1 (zh) * 2021-03-08 2022-09-15 京东方科技集团股份有限公司 一种显示基板的制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046884A1 (en) 2005-08-24 2007-03-01 Bo-Young An Thin-film transistor substrate and liquid crystal display device having the same
CN104538352A (zh) 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100685239B1 (ko) * 2004-01-29 2007-02-22 가시오게산키 가부시키가이샤 트랜지스터어레이 및 그 제조방법 및 화상처리장치
KR101154332B1 (ko) * 2005-08-24 2012-06-21 삼성전자주식회사 박막트랜지스터 표시패널
KR20150083669A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 표시장치 및 그것의 구동 방법
CN104036724B (zh) * 2014-05-26 2016-11-02 京东方科技集团股份有限公司 像素电路、像素电路的驱动方法和显示装置
CN105390502B (zh) * 2014-08-29 2019-07-12 乐金显示有限公司 显示装置
CN104681491B (zh) * 2015-03-09 2017-11-10 京东方科技集团股份有限公司 Cmos电路结构、其制作方法、显示基板及显示装置
CN204731755U (zh) * 2015-06-15 2015-10-28 上海天马微电子有限公司 一种阵列基板和一种触控显示装置
KR102430433B1 (ko) * 2016-01-04 2022-08-09 삼성디스플레이 주식회사 표시장치
CN106098699B (zh) * 2016-06-23 2019-04-05 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070046884A1 (en) 2005-08-24 2007-03-01 Bo-Young An Thin-film transistor substrate and liquid crystal display device having the same
CN104538352A (zh) 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CN104538352A_Uebersetzung_18122019 *

Also Published As

Publication number Publication date
DE102017118122A1 (de) 2018-05-24
US20170207246A1 (en) 2017-07-20
CN106783871B (zh) 2019-11-08
US10038015B2 (en) 2018-07-31
CN106783871A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
DE102017118122B4 (de) Anordnungssubstrat und Herstellungsverfahren hierfür, sowie Anzeigetafel
DE102018112532B4 (de) Dünnfilmtransistor, Gate-Treiber der diesen aufweist, und Anzeigevorrichtung, die den Gate-Treiber aufweist
DE102018122734A1 (de) Organisches lichtemittierendes anzeigepanel, verfahren zur herstellung organischen lichtemittierenden anzeigepanels und organische lichtemittierende anzeigevorrichtung
DE102015116395B4 (de) Dünnfilmtransistor-substrat und displayvorrichtung, welche diese verwendet
DE102012108165B4 (de) Array-Substrat für Streufeldschaltung-Modus-Flüssigkristallanzeigevorrichtung und Verfahren zum Herstellen desselben
DE102015116281B4 (de) Niedertemperatur-Polysilizium-Anordnungssubstrat und Bildungsverfahren hierfür
DE102014205131B4 (de) Substrat für ein TFT-Array, Herstellungsverfahren davon und Bildschirm
DE102014020047B3 (de) Halbleitervorrichtung
DE112015005620B4 (de) Dünnschichttransistorarraysubstrat
DE102018115830A1 (de) Anzeigevorrichtung mit integriertem touchscreen und verfahren zum herstellen derselben
DE112016004928B4 (de) Dünnschichttransistor-Substrat
DE102015107199B4 (de) Anzeigetafel, Verfahren zu deren Herstellung und Anzeigevorrichtung
DE102014225248A1 (de) Lichtemittierende Vorrichtung
DE112014003894T5 (de) Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren
DE112015007141B4 (de) Array-Substrat für eine Flüssigkristall-Anzeigetafel und dessen Herstellungsverfahren
DE102014116438A1 (de) Organische Leuchtdiodenanzeigevorrichtung und Verfahren zu ihrer Herstellung
DE10361006A1 (de) Organische Doppeltafel-Elektrolumineszenz-Vorrichtung und Verfahren zu deren Herstellung
DE102019134179B4 (de) Anzeigevorrichtung
DE112018003955T5 (de) Anzeigevorrichtung, verfahren zum herstellen der anzeigevorrichtung und eine elektronische vorrichtung
DE112020005601T5 (de) Anzeigesubstrat und Anzeigevorrichtung
DE112021000232T5 (de) Anzeigesubstrat und Verfahren zur Herstellung des Anzeigesubstrats und Anzeigegerät
DE102006060734A1 (de) Flüssigkristalldisplay und Verfahren zu dessen Herstellung
DE102018129304A1 (de) Dünnschichttransistor, Verfahren zu seiner Herstellung und Anzeigevorrichtung, die ihn enthält
DE112014007071T5 (de) Herstellungsverfahren eines Dünnfilmtransistorsubstrats und Fertigungseinrichtung
DE102017128103A1 (de) Organische lichtemittierende anzeigevorrichtung mit einer organischen emitterschicht

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final