KR101154332B1 - 박막트랜지스터 표시패널 - Google Patents

박막트랜지스터 표시패널 Download PDF

Info

Publication number
KR101154332B1
KR101154332B1 KR1020050077607A KR20050077607A KR101154332B1 KR 101154332 B1 KR101154332 B1 KR 101154332B1 KR 1020050077607 A KR1020050077607 A KR 1020050077607A KR 20050077607 A KR20050077607 A KR 20050077607A KR 101154332 B1 KR101154332 B1 KR 101154332B1
Authority
KR
South Korea
Prior art keywords
area
display area
thin film
film transistor
delete delete
Prior art date
Application number
KR1020050077607A
Other languages
English (en)
Other versions
KR20070023250A (ko
Inventor
안보영
김형걸
김동환
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050077607A priority Critical patent/KR101154332B1/ko
Priority to JP2006224885A priority patent/JP2007058215A/ja
Priority to US11/510,145 priority patent/US7532296B2/en
Priority to CNA2006101215699A priority patent/CN1920934A/zh
Priority to TW095130986A priority patent/TW200712715A/zh
Publication of KR20070023250A publication Critical patent/KR20070023250A/ko
Application granted granted Critical
Publication of KR101154332B1 publication Critical patent/KR101154332B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3666—Control of matrices with row and column drivers using an active matrix with the matrix divided into sections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/06—Adjustment of display parameters
    • G09G2320/0686—Adjustment of display parameters with two or more screen areas displaying information with different brightness or colours

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Liquid Crystal (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 주요 화상이 표시되지 않는 경우에도 사용자에게 필요한 정보를 상시 표시하면서도 전력 소모량이 적은 박막트랜지스터 표시패널 및 이를 포함하는 액정표시장치에 관한 발명으로서, 서로 다른 화상을 표시하는 제 1 영역 및 제 2 영역을 포함하는 표시영역과, 제 1 영역에 게이트신호를 제공하는 구동칩과, 그리고 상기 제 2 영역에 게이트신호를 제공하도록 표시패널에 직접 형성된 구동회로부를 포함하는 박막트랜지스터 표시패널 및 액정표시장치가 제공된다. 따라서, 전체 표시패널을 구동하지 않고도 사용자에게 상시 필요한 정보를 표시할 수 있어 전력 소모량을 크게 줄일 수 있으며, 구동회로 중 일부를 표시패널 위에 직접 형성함으로써 칩사이즈를 줄이면서 전력소모를 줄일 수 있다.
액정표시장치, 저해상도영역, 고해상도영역, 개구율, 선택반사

Description

박막트랜지스터 표시패널{THIN FILM TRANSISTOR ARRAY PANEL}
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다.
도 2는 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다.
도 3은 본 발명의 일실시예에 따른 박막트랜지스터 표시패널의 고해상도영역과 저해상도 영역의 화소 면적을 비교하여 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다.
도 6은 도 1 및 도 2에 도시된 게이트 구동회로부를 구성하는 쉬프트 레지스터의 구성을 도시한 도면이다.
도 7은 도 6에 도시된 쉬프트 레지스터의 각 스테이지의 구체적인 회로의 구성을 도시한 도면이다.
도 8은 도 7의 출력 파형을 도시한 도면이다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치를 도시한 분해 사시도이다.
본 발명은 박막트랜지스터 표시패널 및 이를 이용한 액정표시장치에 관한 것으로서, 특히 소비전력 절감을 위한 화면분할 박막트랜지스터 표시패널 및 이를 이용한 액정표시장치에 관한 것이다.
일반적으로 액정 표시 장치는 전계 생성 전극이 구비된 두 표시패널과 그 사이에 들어 있는 유전율 이방성(dielectric anisotropy)을 갖는 액정층을 포함한다. 전계 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고, 이 전기장의 세기를 조절함으로써 액정층을 통과하는 빛의 투과율을 조절하여 원하는 화상을 얻는다.
이때의 빛은 별도로 구비된 인공 광원이 제공하는 것일 수도 있고 자연광일 수도 있다.
액정 표시 장치용 인공 광원, 즉 백라이트(back light) 장치는 광원으로서 CCFL(cold cathode fluorescent lamp)나 EEFL(external electrode fluorescent) 등과 같은 여러 개의 형광 램프(fluorescent lamp)를 사용하거나 복수개의 발광 다이오드를 사용한다.
그런데 백라이트가 소비하는 전력은 액정 표시 장치의 전체 소비 전력의 상 당 부분을 차지한다. 따라서 액정 표시 장치의 소비 전력을 낮추기 위해서는 백라이트의 전력 효율을 높이거나 그 사용 시간을 줄이는 것이 바람직하다.
특히 휴대폰 등 휴대용 디스플레이 기기의 경우 전원으로 전지를 사용하므로 전원의 공급량에 한계가 있으며, 따라서 휴대용 디스플레이 기기에 사용되는 액정 표시 장치의 전력 소모를 줄여 휴대용 기기의 사용 시간을 연장하기 위한 방안이 필요하다.
본 발명은 상기와 같은 과제를 해결하기 위하여 안출된 것으로, 본 발명의 목적은 각각 다른 화상을 표시할 수 있는 복수의 표시부를 갖고 상기 복수의 표시부에 효율적으로 게이트 구동 신호를 제공하도록 설계된 패널을 제공하는 것이다.
본 발명의 다른 목적은 상기 패널을 채용하는 액정표시장치를 제공하는 것이다.
이러한 기술적 과제를 이루기 위한 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널은 고해상도영역과 저해상도영역을 포함하여 이루어진 표시영역과, 상기 표시영역을 둘러싼 주변영역과, 상기 주변영역의 상기 박막트랜지스터 표시패널상에 직접 형성되어 상기 고해상도영역에 게이트 신호를 제공하는 구동회로부와, 그리고 상기 박막트랜지스터 표시패널의 주변영역에 실장되어 상기 저해상도영역에 게이트신호를 제공하는 구동칩을 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널은 서로 다른 화 상을 표시하는 복수의 영역으로 분할되는 표시영역과, 상기 표시영역을 둘러싼 주변영역과, 그리고 상기 주변영역에 형성되어 상기 복수의 표시영역 중 적어도 하나의 표시영역에 게이트신호를 제공하는 비정질 실리콘 박막트랜지스터로 이루어진 구동회로부를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널은 표시영역과 상기 표시영역을 둘러싼 주변영역으로 이루어지고, 상기 표시영역은 서로 다른 화상을 표시하는 복수의 영역으로 분할되고, 그리고 상기 복수의 영역으로 분할된 표시영역 중 어느 한 영역에 게이트신호를 제공하도록 상기 주변영역의 상기 박막트랜지스터 표시패널 상에 직접 형성된 구동회로부를 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널은 서로 다른 화상을 표시하는 제 1 표시영역 및 제 2 표시영역을 포함하는 표시영역과, 상기 제 1 표시영역에 게이트신호를 제공하는 구동칩과, 상기 표시영역의 일 측면의 적어도 일부분을 따라 형성되어 상기 구동칩으로부터의 게이트신호를 상기 제 1 표시영역에 전달하는 신호배선과, 그리고 상기 표시영역의 타 측면의 적어도 일부분을 따라 형성되어 상기 제 2 표시영역에 게이트신호를 제공하는 구동회로부를 포함할 수 있다.
상기한 기술적 과제를 이루기 위한 본 발명에 다른 실시예에 따른 액정표시장치는 상기한 본 발명의 실시예에 따른 박막트랜지스터 표시패널을 채용하여 구성될 수 있다.
이하, 첨부한 도면을 참조로 하여 본 발명의 실시예에 대하여 본 발명이 속 하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.
도 1은 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다.
도 1을 참조하면, 박막트랜지스터(Thin Film Transistor: TFT) 표시패널(100)은 표시영역(110)과 상기 표시영역(110) 둘러싸는 주변영역(120)으로 이루어지고, 표시영역(110)은 주표시영역(112)과 부표시영역(114)으로 이루어질 수 있다. 표시영역(110)은 두 개 이상의 복수의 표시영역을 포함할 수 있다. 박막트랜지스터표시패널(100)의 주변영역(120)의 일측에는 구동칩(130)이 실장되고, 주표시영역(112) 일측에 게이트구동회로부(140)가 박막트랜지스터 표시패널(100) 위에 직접 형성될 수 있다. 이와 같이 일부 게이트구동회로를 기판 위에 직접 형성하면 모든 게이트구동회로를 구동칩에 실장하는 경우에 비하여 칩 사이즈를 크게 줄일 수 있어 칩의 단가를 크게 낮출 수 있다.
주표시영역(112)은 박막트랜지스터 표시패널(100)이 채용된 휴대폰과 같은 디스플레이 장치가 정상적으로 화상을 표시하는 완전구동모드로 구동시 화상을 표시하는 주요 표시부로서 기능할 수 있다. 부표시영역(114)은 디스플레이장치의 주표시영역(112)이 오프(off)되거나 또는 전력의 절약을 위해 어둡게 표시되는 대기 모드로 구동시 날짜 및 시각, 전파 감도의 표시, 전지의 잔여량 등과 같은 정보를 표시하는 인디케이터(indicator) 영역으로서 기능할 수 있다. 이와 같은 부표시영역(114)은 필요에 따라 완전구동모드로 구동시에도 화상을 표시할 수도 있다.
구동칩(130)은 표시영역(110)에 화상 표시를 위해 필요한 데이터신호를 제공하고, 주표시영역(112)에 게이트 신호를 제공하는 게이트구동회로부(140)에 클락 신호 등과 같은 게이트구동신호를 제공하고, 또한 부표시영역(114)에 신호배선(150)을 통해 게이트신호를 제공할 수 있다. 게이트구동회로부(140)는 박막트랜지스터 표시패널(100) 상에 박막트랜지스터(미도시)를 형성하여 구성할 수 있다. 상기 박막트랜지스터는 비정질규소 박막트랜지스터 또는 다결정규소 박막트랜지스터로 구현될 수 있다. 이와 같이 게이트구동회로부(140)를 박막트랜지스터 표시패널(100)상에 박막트랜지스터를 형성하여 구현하면 구동칩 내에 게이트구동회로를 구현하는 경우에 비해 구동칩의 사이즈를 줄일 수 있어 원가절감 효과가 큰 장점이 있다. 주표시영역(112) 및 부표시영역(114)의 게이트구동회로 모두를 상기와 같이 표시패널(100) 상에 직접 형성할 수도 있으나, 표시패널(100) 상에 직접 형성된 게이트구동회로는 구동칩으로 구현된 경우보다 전력이 다소 많이 소모되므로, 비교적 화상표시 시간이 짧은 주표시영역(112)의 게이트구동회로부(140)는 표시패널(100) 위에 직접 형성하여 구현하고 비교적 화상표시 시간이 긴 부표시영역(114)의 게이트구동회로부(미도시)는 구동칩(130)으로 구현하면 구동칩의 사이즈와 소비전력을 모두 줄일 수 있다. 4랜지스터기판
이러한 구조의 표시패널에서 부표시영역(114)에만 화상을 표시하고자 하는 경우에는 구동칩(130)의 부표시영역(114) 구동용 게이트 구동 회로에만 동작 신호를 공급하고, 주표시영역(112) 구동용 게이트구동 회로(140)에는 동작 신호를 공급하지 않을 수 있다. 이 때, 데이터 신호는 부표시영역(114)까지 연장되어 있는 데이터선(미도시)에만 필요한 화상 신호를 공급하고 주표시영역(112)에는 신호를 공급하지 않거나 오프신호를 공급할 수 있으며, 또는 주표시영역(112)에도 정상적인 구동신호를 공급할 수도 있다.
도 2는 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다.
도 2를 참조하면, 박막트랜지스터 표시패널(200)은 표시영역(210)과 주변영역(220)으로 이루어지고, 표시영역(210)은 고해상도영역(212)과 저해상도영역(214)으로 이루어질 수 있다. 표시영역(210)은 두 개 이상의 복수의 표시영역을 포함할 수 있으며, 각 표시영역은 각기 다른 해상도 즉 각기 다른 크기의 화소를 가질 수 있다. 박막트랜지스터 표시패널(200)의 주변영역(220)의 일측에는 구동칩(230)이 실장되고, 주표시영역(212) 일측에 게이트구동회로부(240)가 박막트랜지스터 표시패널(200) 위에 직접 형성될 수 있다.
도면을 참조하면 저해상도영역(214)은 화소의 면적이 저해상도 영역의 화소 면적에 비하여, 예컨데 4배가 되도록 형성되어 있으며, 고해상도영역(212)과 저해상도영역(214)간 화소 면적의 비율은 필요에 따라 정해질 수 있다. 저해상도영역(214)은 도 1의 부표시영역(114)과 같이 날짜 및 시각, 안테나 감도 등의 정형화된 화상을 표시하는 부분으로 해상도가 낮아도 표시에 지장이 적은 인디케이터 영역으 로 이용될 수 있다. 고해상도영역(212)은 도 1의 주표시영역(110)과 같이 정형화되지 않은 다양한 화상을 표시하는 영역으로 보다 세밀한 표시가 요구되는 화상을 표시하는 주요 표시부로 이용될 수 있다.
도 1에서 설명한 바와 유사하게, 구동칩(230)은 표시영역(210)에 화상 표시를 위해 필요한 데이터신호를 제공하고, 고해상도영역(212)에 게이트 신호를 제공하는 게이트구동회로부(240)에 클락 신호 등과 같은 게이트구동신호를 제공하고, 또한 저해상도영역(214)에 신호배선(250)을 통해 게이트신호를 제공할 수 있다. 이 때, 화상표시 시간이 긴 저해상도영역(214)에 게이트신호를 제공하는 구동회로부는 구동칩(230) 내에 구현하고, 저해상도영역(214)에 비해 화상표시시간이 짧은 고해상도영역(212)에 게이트신호를 제공하는 게이트구동회로부(240)는 박막트랜지스터 표시패널(200) 상에 박막트랜지스터(미도시)를 직접 형성하여 구성할 수 있다.
박막트랜지스터 표시패널(200)에는 고해상도 영역 게이트선(216a)과 저해상도 영역 게이트선(216b)이 형성되어 있고, 고해상도 영역 게이트선(216a) 및 저해상도 영역 게이트선(216b) 모두와 절연되어 교차하는 짝수 데이터선(218b)과 고해상도 영역 게이트선(216a)과만 절연되어 교차하는 홀수 데이터선(218a)이 형성되어 있다. 여기서 저해상도 영역 게이트선(218b) 사이의 간격은 고해상도 영역 게이트선(216a) 사이의 간격의 2배일 수 있다.
이러한 구조의 표시패널에서 저해상도영역(214)에만 화상을 표시하고자 하는 경우에는 구동칩(230)의 저해상도영역 구동용 게이트 구동 회로에만 동작 신호를 공급하고, 고해상도영역 구동용 게이트구동 회로(240)에는 동작 신호를 공급하지 않을 수 있다. 이 때, 데이터 신호는 저해상도영역까지 연장되어 있는 짝수 번째 데이터선(218b)에만 필요한 화상 신호를 공급하고 고해상도 영역에는 신호를 공급하지 않거나 오프신호를 공급할 수 있으며, 또는 고해상도 영역에도 정상적인 구동신호를 공급할 수도 있다.
도 3은 본 발명의 일실시예에 따른 박막트랜지스터 표시패널의 고해상도영역과 저해상도 영역의 화소 면적을 비교하여 도시한 도면이다.
도 3을 참조하면, 좌측에 도시된 저해상도영역(214)의 화소(A)는 우측에 도시된 고해상도영역(212)의 화소(B)에 비하여 자치하는 면적은 넓고, 게이트선(316) 및 데이터선(318) 등의 배선이나 박막트랜지스터(TFT)의 크기는 저해상도영역과 고해상도영역에서 동일하게 설계하여 저해상도 영역의 개구율(aperture ratio)이 고해상도 영역에 비하여 월등히 높일 수 있다. 여기서 개구율이란 표시영역의 모든 화소에 대한 광의 투과 혹은 반사를 제어하는 영역의 면적비율을 의미한다. 이와 같이, 개구율이 증가하면 이를 채용한 표시장치의 백라이트의 광원을 끈 상태에서 외부광의 광반사를 이용하여 표시를 함에 있어서 광 이용 효율이 증가하여 표시 품질이 향상될 수 있다. 도 2 및 도 3을 참조한 본 발명의 실시예에서는 저해상도 영역의 화소 면적을 고해상도 영역의 2 X 2 행렬에 속하는 화소 4개를 합한 면적으로 제시하고 있으나 저해상도 영역의 화소 면적은 필요에 따라 증감될 수 있음은 상기한 바와 같다.
도 4 및 도 5는 본 발명의 일 실시예에 따른 박막트랜지스터 표시패널을 도시한 도면이다. 도 4에 도시된 바와 같이, 구동칩(430)이 고해상도영역(412)에 인 접한 주변영역(420)에 형성되고 상기 구동칩(430)이 위치하지 않은 고해상도영역(412)의 일측에 고해상도영역(412)의 게이트구동회로부(440)가 형성되고 타측에 구동칩(430)으로부터 연장되어 저해상도영역(414)에 게이트 신호를 전송하는 신호배선(450)이 형성될 수 있다.
또는, 도 5에 도시된 바와 같이, 구동칩(530)이 저해상도 영역(514)에 인접한 주변영역(520)에 형성되고 고해상도영역(512)의 일측에 상기 구동칩(530)이 위치하지 않은 고해상도영역(512)의 일측에 고해상도영역(512)의 게이트구동회로부(540)가 형성되고 타측에 구동칩(530)으로부터 연장되어 저해상도영역(514)에 게이트 신호를 전송하는 신호배선(550)이 형성될 수 있다.
도 6은 도 1 및 도 2에 도시된 게이트 구동회로부(140, 240)를 구성하는 쉬프트 레지스터의 구성도이다. 또한, 도 7은 도 6에 도시된 쉬프트 레지스터의 각 스테이지의 구체적인 회로 구성을 나타낸 것이고, 도 8은 도 7의 출력 파형도이다.
도 6을 참조하면, 상기 게이트 구동회로(140, 240)는 복수의 스테이지들(SRC1 ~ SRCn)이 종속 연결된 하나의 쉬프트 레지스터(641)로 구성될 수 있다. 즉, 각 스테이지의 출력단자(OUT)가 다음 스테이지의 입력단자(IN)에 연결됨으로써, 상기 각 스테이지가 종속적으로 연결될 수 있다. 상기 쉬프트 레지스터(641)는 게이트 라인들(GL1 ~ GLn)에 대응하는 n개의 스테이지들(SRC1 ~ SRCn)과 하나의 더미 스테이지(SRCn+1)로 구성된다. 각 스테이지는 입력단자(IN), 출력단자(OUT), 제어단자(CT), 클럭신호 입력단자(CK), 제1 전원전압단자(VSS) 및 제2 전원전압단자(VDD)를 가질 수 있다.
첫 번째 스테이지의 입력단자(IN)에는 스캔개시신호(ST)가 입력될 수 있다.
각 스테이지의 출력신호(OUT1 ~ OUTn)는 대응되는 각 게이트 라인(GL1 ~ GLn)에 연결된다. 홀수번째 스테이지들(SRC1, SRC3)에는 제1 클럭신호(CK)가 제공되고, 짝수번째 스테이지들(SRC2, SRC4)에는 제2 클럭신호(CKB)가 제공된다. 이때, 제1 클럭신호(CK)와 제2 클럭신호(CKB)는 서로 반대되는 위상을 가질 수 있다.
각 스테이지(SRC1, SRC2, SRC3)의 각 제어단자(CT)에는 다음 스테이지(SRC2, SRC3, SRC4)의 출력신호(OUT2, OUT3, OUT4)가 제어신호로 입력된다. 즉, 제어단자(CT)에 입력되는 제어신호는 자신의 출력신호의 듀티 기간만큼 지연된 신호가 된다.
따라서, 각 스테이지의 출력신호들이 순차적으로 액티브 구간(하이(high)상태)을 가짐으로써, 각 출력신호의 액티브 구간에서 대응되는 게이트 라인이 순차적으로 선택된다.
도 7를 참조하면, 도 6에 도시된 쉬프트 레지스터(641)의 각 스테이지는 풀업수단(742), 풀다운수단(744), 풀업구동수단(746) 및 풀다운 구동수단(748)을 포함한다.
상기 풀업수단(742)은 클럭신호 입력단자(CK)에 드레인이 연결되고, 제3 노드(N3)에 게이트가 연결되고, 출력단자(OUT)에 소오스가 연결된 제1 NMOS 트랜지스터(NT1)로 구성될 수 있다.
상기 풀다운수단(744)은 출력단자(OUT)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 연결된 제2 NMOS 트랜지스터 (NT2)로 구성될 수 있다.
상기 풀업구동수단(746)은 캐패시터(C), 제3 내지 제5 NMOS 트랜지스터(NT3~NT5)로 구성된다. 상기 캐패시터(C)는 제3 노드(N3)와 출력단자(OUT) 사이에 연결될 수 있으며, 기생 캐패시터로 형성할 수 있다. 상기 제3 트랜지스터(NT13)는 제2 전원 전압(VDD)에 드레인이 연결되고, 입력단자(IN)에 게이트가 연결되고, 제3 노드(N3)에 소오스가 연결될 수 있다. 상기 제4 트랜지스터(NT4)는 제3 노드(N3)에 드레인이 연결되고, 제어단자(CT)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 연결될 수 있다. 상기 제5 트랜지스터(NT5)는 제3 노드(N3)에 드레인이 연결되고, 제4 노드(N4)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 연결될 수 있다.
이때, 상기 제3 트랜지스터(NT3)의 사이즈는 상기 제5 트랜지스터(NT5)의 사이즈보다 약 2배 정도 크게 형성될 수 있다.
상기 풀다운구동수단(748)은 제6 및 제7 NMOS 트랜지스터들(NT6, NT7)로 구성된다. 상기 제6 트랜지스터(NT6)는 제2 전원전압(VDD)에 드레인과 게이트가 공통으로 결합되고, 제4 노드(N4)에 소오스가 연결된다. 상기 제7 트랜지스터(NT7)는 제4 노드(N4)에 드레인이 연결되고, 제3 노드(N3)에 게이트가 연결되고, 소오스가 제1 전원전압(VSS)에 결합될 수 있다.
이때, 상기 제6 트랜지스터(NT6)의 사이즈는 상기 제7 트랜지스터(NT7)의 사이즈보다 약 16배 정도 크게 형성될 수 있다.
도 8에 도시한 바와 같이, 제1 및 제2 클럭신호(CK, CKB)와 스캔개시신호 (ST)가 상기 쉬프트 레지스터(641)에 공급되면, 첫 번째 스테이지(SRC1)에서는 스캔개시신호(ST)의 선단에 응답하여 제1 클럭신호(CK)의 하이레벨구간을 소정 시간(Tdr1) 지연시켜서 출력단자(OUT)에 출력신호(OUT1)로 발생한다.
도 9는 본 발명의 일 실시예에 따른 액정 표시 장치의 분해 사시도이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 액정 표시 장치(900)는 광을 이용하여 영상을 표시하는 액정표시패널 어셈블리(960)와, 광을 발생하여 액정표시패널 어셈블리에 전달하는 백라이트 어셈블리(970)와, 액정표시패널 어셈블리(960)와 백라이트 어셈블리(970) 사이에 배치되어 있는 선택 반사 필름(977)과, 액정표시패널 어셈블리(960), 선택 반사 필름(977) 및 백라이트 어셈블리(970)를 수납하는 몰드 프레임(980) 및 이들을 감싸 고정하는 상부 및 하부 새시(991, 992)를 포함할 수 있다.
액정표시패널 어셈블리(960)는 영상을 표시하는 액정표시 패널(961), 구동칩(930) 및 연성회로 기판(962)을 포함할 수 있다.
액정 표시 패널(961)은 다시 박막트랜지스터 표시패널(963)과, 박막트랜지스터 표시패널(963)과 서로 대향하여 결합하는 대향 표시패널(964) 및 박막트랜지스터 표시패널(963)과 대향 표시패널(964)의 사이에 주입된 액정층(미도시)을 포함할 수 있다.
박막트랜지스터 표시패널(963)은 다수의 화소(미도시)가 매트릭스 형태로 구비된다. 각각의 화소는 제1 방향으로 연장된 게이트선(미도시), 제1 방향과 직교하는 제2 방향으로 연장되어 게이트선과 절연되어 교차하는 데이터선(미도시)에 의해 정의되며, 화소 전극을 구비할 수 있다. 또한, 각 화소에는 게이트선, 데이터선 및 화소 전극에 연결되어 있는 박막트랜지스터(미도시)가 형성될 수 있다. 또한, 표시패널의 표시영역에 포함된 복수의 표시영역 중 적어도 하나의 표시영역에 게이트 신호를 제공하기 위한 게이트구동회로부를 구성하는 박막트랜지스터는 상기 표시영역의 박막트랜지스터의 형성시에 함께 형성될 수 있다. 상기 표시영역 및 게이트구동회로부의 박막트랜지스터는 비정질 규소층을 포함하여 형성될 수 있으며, 또는 다결정 규소층을 포함하여 형성될 수도 있다.
대향 표시패널(964)에는 백색광을 이용하여 소정의 색을 발현하는 적색, 녹색 및 청색 색필터(미도시)가 박막공정에 의해 형성될 수 있으며, 화소 전극과 마주보는 공통 전극이 형성될 수 있다.
액정층은 화소 전극 및 공통 전극에 인가되는 전압에 의해 배열됨으로써, 백라이트 어셈블리(970)로부터 제공되는 광의 편광 상태를 변화시킨다.
박막트랜지스터 표시패널(963)의 제1 단부에는 데이터선 및 게이트선에 신호를 인가하기 위한 구동칩(930)이 실장된다. 상기 구동칩(930)은 도 9에 도시된 바와 같이 데이터선용 칩과 게이트선용 칩이 통합된 하나의 칩으로 구성될 수 있고, 또는 도면에 도시되지는 않았지만 데이터선용 칩과 게이트선용 칩으로 분리된 두 개 이상의 칩으로 구성될 수 있으며, 앞서 기술한 바와 같이 표시패널의 표시영역(미도시)에 포함된 복수의 표시영역 중 적어도 하나의 영역에 게이트신호를 제공하는 구동회로부가 구동칩(960) 내에 집적될 수 있다. 구동칩(960)은 COG(Chip On Glass) 공정에 의하여 상기 박막트랜지스터 표시패널(963) 상에 실장될 수 있다.
박막트랜지스터 표시패널(963)의 제1 단부에는 구동칩(930)을 제어하기 위한 제어신호를 전달하기 위한 연성 회로 기판(962)이 부착된다. 연성 회로 기판(962)에는 구동 신호의 타이밍을 조절하기 위한 타이밍 컨트롤러나 데이터 신호를 저장하기 위한 메모리 등이 실장될 수 있다. 상기 연성 회로 기판(962)은 이방성 도전필름을 매개로 상기 박막트랜지스터 표시패널(963) 상의 배선들과 전기적으로 연결될 수 있다.
액정 표시 패널 어셈블리(960)의 아래에는 액정 표시 패널(961)로 균일한 광을 제공하기 위한 백라이트 어셈블리(970)가 구비된다.
백라이트 어셈블리(970)는 광을 발생하는 광원(971), 광의 경로를 가이드하기 위한 도광판(972), 도광판(972)으로부터 출사된 광의 휘도를 균일하게 하는 광학 시트들(973), 도광판(972)으로부터 누설된 광을 반사하기 위한 반사판(974)을 포함할 수 있다.
광원(971)은 도광판(972)의 일측에 위치하고, 광을 도광판(972)으로 제공한다. 광원(971)으로는 CCFL, EEFL 등의 선형 등을 사용하거나 전력 소비가 적은 발광 다이오드(Light Emitting Diode)를 사용할 수 있다. 광원(971)의 일측에는 광원(971)을 제어하기 위한 연성 회로기판(미도시)이 부착될 수 있다. 본 실시예에서는 광원(971)이 도광판(972)의 일측에 배치되어 있으나 필요에 따라서 도광판(972)의 양측에 배치하거나 도광판(972)의 아래에 복수로 배치할 수 있고, 후자의 경우에는 도광판(972)을 생략할 수도 있다.
도광판(972)은 필요에 따라 화상이 표시되는 액정 표시 패널(961)의 표시 영 역으로 광을 가이드하기 위한 도광 패턴(미도시)을 가질 수 있다.
도광판(972)과 액정 표시 패널(961)의 사이에는 광학 시트들(973)이 개재된다. 광학 시트들(973)은 도광판(972)으로부터 제공된 광의 휘도를 균일하게 하여 액정 표시 패널(961)로 제공한다.
한편, 액정 표시 패널 어셈블리(960)와 백라이트 어셈블리(970)의 사이에는 백라이트 광원(971)을 끈 상태에서 외부 광을 반사하여 화상 표시하도록 하기 위한 선택 반사 필름(977)이 배치될 수 있다. 선택 반사 필름(977)은 광을 일부는 반사하고 일부는 투과시킨다. 따라서 백라이트 광원(971)이 켜져 있을 때는 백라이트 광이 선택 반사 필름(971)을 투과하여 액정 표시 패널(961)로 입사하여 표시에 사용되고, 백라이트 광원(971)이 꺼져 있을 때는 액정 표시 패널(961)을 통하여 입사한 외부의 광이 선택 반사 필름(977)에서 반사하여 다시 액정 표시 패널(961)로 입사하여 표시에 사용된다. 따라서, 액정표시패널(961)이 대기모드로 구동시에 백라이트 광원(971)을 끈 채로 소정의 필요한 화상 정보의 디스플레이가 가능하여 전력 소모를 크게 줄일 수 있다.
몰드 프레임(980)은 반사판(974), 도광판(972), 광학 시트들(973) 및 액정 표시 패널(961)을 순차적으로 수납한다. 몰드 프레임(980)은 개구된 바닥면(981) 및 상기 바닥면(981)으로부터 연장된 측벽(982)을 포함하고, 합성수지 재질로 이루어질 수 있다.
연성 회로 기판(962)은 몰드 프레임(980)의 외측벽(982)을 따라 절곡된다. 몰드 프레임(980)의 측벽(982)에는 하부 새시(992)와 결합하기 위한 복수의 결합 돌기(983)가 형성될 수 있다.
몰드 프레임(980)은 금속 재질로 이루어진 하부 새시(992)에 수납될 수 있다. 하부 새시(992)는 바닥판(993) 및 바닥판(993)의 에지로부터 수납 공간을 형성하도록 연장된 측판(994)을 구비한다. 측판(994)에는 다수의 결합돌기(51)에 대응하는 다수의 결합 홈(995)이 형성될 수 있다.
몰드 프레임(364)과 하부 새시(362)는 결합 시, 하부 새시(362)의 측판(262)이 부분적으로 몰드 프레임(364)의 측벽(252)의 외측에 위치한다. 다수의 결합돌기(51)는 다수의 결합 홈(61)에 삽입되어 몰드 프레임(364)과 하부 새시(362)를 결합한다. 이때, 몰드 프레임(364)은 액정 표시 장치의 전체 크기를 줄이기 위해 하부 새시(362)의 측판(262)과 접하는 부분이 부분적으로 하부 새시(362)의 측판(262)의 두께만큼 패여 있을 수 있다.
한편, 액정 표시 패널(961)의 상부에는 상부 새시(991)가 구비되어 있다. 상부 새시(991)는 액정 표시 패널(961)을 영상이 표시되는 표시영역이 드러나도록 덮으면서 하부 새시(992)와 결합한다. 상부 새시(991)는 액정 표시 패널(961)이 고정될 수 있도록 돕는다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
상기한 본 발명에 따른 박막트랜지스터 표시패널 및 액정표시장치에 의하면 디스플레이장치가 주요 화상을 표시하지 않는 경우에도 사용자에게 상시 필요한 정보를 표시할 수 있으며, 전체 표시패널을 구동하는 것에 비하여 전력 소모량을 크게 줄일 수 있는 효과가 있다. 또한, 상시 정보를 표시하는 영역은 전력소모량이 적은 구동칩에 실장된 회로를 통하여 구동신호를 인가하고, 필요한 경우에만 온(ON) 되어 주요 화상을 표시하는 영역에는 기판에 박막트랜지스터로 직접 형성된 구동 회로부를 통하여 구동신호를 인가함으로써, 구동칩 사이즈를 축소시켜 경제적인 효과를 얻을 수 있으며 동시에 전력소모를 줄일 수 있는 장점이 있다.

Claims (36)

  1. 고해상도영역과 저해상도영역을 포함하여 이루어진 표시영역;
    상기 표시영역을 둘러싼 주변영역;
    박막트랜지스터 표시패널 상의 상기 주변 영역에 직접 형성되어 상기 고해상도영역에 게이트 신호를 제공하는 구동회로부; 및
    상기 박막트랜지스터 표시 패널 상의 상기 주변영역에 실장되어 상기 저해상도영역에 게이트신호를 제공하는 구동칩을 포함하는 박막트랜지스터 표시패널.
  2. 제 1항에 있어서,
    상기 박막트랜지스터 표시패널은 완전구동모드와 대기모드로 구동되고,
    상기 대기모드로 구동시 상기 고해상도 영역은 화상을 표시하지 않고 상기 저해상도 영역은 화상을 표시하는 것을 특징으로 하는 박막트랜지스터 표시패널.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 표시영역과 상기 표시영역을 둘러싼 주변영역으로 이루어진 박막트랜지스터 표시패널로서,
    상기 표시영역은 서로 다른 화상을 표시하는 복수의 영역으로 분할되고,
    상기 복수의 영역으로 분할된 영역들 중 어느 한 영역에 게이트신호를 제공하도록 상기 주변영역의 상기 박막트랜지스터 표시패널 상에 직접 형성된 구동회로부; 및
    상기 복수의 영역으로 분할된 영역들 중 다른 영역에 게이트신호를 제공하도록 상기 주변영역의 상기 박막트랜지스터 표시패널 상에 실장된 구동칩을 포함하는 것을 특징으로 하는 박막트랜지스터 표시패널.
  19. 제 18항에 있어서,
    상기 표시영역은 고해상도영역과 저해상도영역을 포함하는 복수의 영역으로 분할되고, 상기 구동회로부는 상기 고해상도영역에 상기 게이트 신호를 제공하는 것을 특징으로 하는 박막트랜지스터 표시패널.
  20. 제 19항에 있어서,
    상기 구동칩은 상기 저해상도영역에 게이트신호를 제공하고,
    상기 박막트랜지스터 표시패널은 상기 표시영역의 일 측면의 적어도 일부분을 따라 형성되어 상기 구동칩으로부터의 게이트구동신호를 상기 저해상도영역에 전달하는 신호배선을 더 포함하고,
    상기 구동회로부는 상기 표시영역의 타 측면의 적어도 일부분을 따라 형성된 것을 특징으로 하는 박막트랜지스터 표시패널.
  21. 제 18항에 있어서,
    상기 표시영역은 완전구동모드 구동시 화상을 표시하는 주표시영역과 대기모드로 구동시 화상을 표시하는 부표시영역을 포함하는 복수의 영역으로 분할되고, 상기 구동회로부는 상기 주표시영역에 상기 게이트신호를 제공하는 것을 특징으로 하는 박막트랜지스터 표시패널.
  22. 제 21항에 있어서,
    상기 구동칩은 부표시영역에 게이트신호를 제공하고,
    상기 박막트랜지스터 표시패널은
    상기 표시영역의 일 측면의 적어도 일부분을 따라 형성되어 상기 구동칩으로부터의 게이트구동신호를 상기 부표시영역에 전달하는 신호배선을 더 포함하고,
    상기 구동회로부는 상기 표시영역의 타 측면의 적어도 일부분을 따라 형성된 것을 특징으로 하는 박막트랜지스터 표시패널.
  23. 제 18항에 있어서,
    상기 구동회로부는 비정질 실리콘 박막트랜지스터를 포함하는 것을 특징으로 하는 박막트랜지스터 표시패널.
  24. 서로 다른 화상을 표시하는 제 1 표시영역 및 제 2 표시영역을 포함하는 표시영역이 형성된 기판과,
    상기 기판 상에 실장되어 상기 제 1 표시영역에 게이트신호를 제공하는 구동칩과,
    상기 제1 및 제2 표시영역의 일 측면의 적어도 일부분을 따라 형성되어 상기 구동칩으로부터의 게이트신호를 상기 제 1 표시영역에 전달하는 신호배선과, 그리고
    상기 표시영역의 타 측면의 적어도 일부분을 따라 직접 형성되어 상기 제 2 표시영역에 게이트신호를 제공하는 구동회로부를 포함하는 것을 특징으로 하는 박막트랜지스터 표시패널.
  25. 삭제
  26. 제 24항에 있어서,
    상기 제 1 표시영역은 상기 제 2 표시영역보다 해상도가 낮은 것을 특징으로 하는 박막트랜지스터 표시패널.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
KR1020050077607A 2005-08-24 2005-08-24 박막트랜지스터 표시패널 KR101154332B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020050077607A KR101154332B1 (ko) 2005-08-24 2005-08-24 박막트랜지스터 표시패널
JP2006224885A JP2007058215A (ja) 2005-08-24 2006-08-22 薄膜トランジスタアレイ基板及びそれを含む液晶表示装置
US11/510,145 US7532296B2 (en) 2005-08-24 2006-08-22 Thin-film transistor substrate and liquid crystal display device having the same
CNA2006101215699A CN1920934A (zh) 2005-08-24 2006-08-22 薄膜晶体管衬底和具有该衬底的液晶显示器器件
TW095130986A TW200712715A (en) 2005-08-24 2006-08-23 Thin-film transistor substrate and liquid crystal display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050077607A KR101154332B1 (ko) 2005-08-24 2005-08-24 박막트랜지스터 표시패널

Publications (2)

Publication Number Publication Date
KR20070023250A KR20070023250A (ko) 2007-02-28
KR101154332B1 true KR101154332B1 (ko) 2012-06-21

Family

ID=37778648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050077607A KR101154332B1 (ko) 2005-08-24 2005-08-24 박막트랜지스터 표시패널

Country Status (2)

Country Link
KR (1) KR101154332B1 (ko)
CN (1) CN1920934A (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007000873A1 (de) * 2007-11-12 2009-06-04 Bundesdruckerei Gmbh Dokument mit einer integrierten Anzeigevorrichtung
KR101535929B1 (ko) * 2008-12-02 2015-07-10 삼성디스플레이 주식회사 표시기판, 이를 갖는 표시패널 및 이를 갖는 표시장치
KR102031763B1 (ko) * 2013-01-11 2019-10-16 삼성디스플레이 주식회사 유기전계발광 표시장치
CN106783871B (zh) * 2016-11-18 2019-11-08 上海天马微电子有限公司 一种阵列基板、显示面板及制作方法
US10418385B2 (en) 2016-11-18 2019-09-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate and fabrication method thereof, display panel
CN108766347A (zh) 2018-06-13 2018-11-06 京东方科技集团股份有限公司 一种显示面板、其显示方法及显示装置
CN110767694B (zh) * 2018-12-28 2020-12-29 云谷（固安）科技有限公司 阵列基板、显示面板及显示装置
KR102636630B1 (ko) * 2018-12-28 2024-02-13 엘지디스플레이 주식회사 표시 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357925B1 (ko) * 1998-12-01 2002-10-25 알프스 덴키 가부시키가이샤 화상 표시장치
KR20040085684A (ko) * 2003-04-01 2004-10-08 엘지.필립스 엘시디 주식회사 평판표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100357925B1 (ko) * 1998-12-01 2002-10-25 알프스 덴키 가부시키가이샤 화상 표시장치
KR20040085684A (ko) * 2003-04-01 2004-10-08 엘지.필립스 엘시디 주식회사 평판표시장치

Also Published As

Publication number Publication date
CN1920934A (zh) 2007-02-28
KR20070023250A (ko) 2007-02-28

Similar Documents

Publication Publication Date Title
US7532296B2 (en) Thin-film transistor substrate and liquid crystal display device having the same
KR101154332B1 (ko) 박막트랜지스터 표시패널
TWI386744B (zh) 薄膜電晶體面板以及使用該薄膜電晶體面板之液晶顯示器
EP1231594B1 (en) Shift register and liquid crystal display using the same
US7106292B2 (en) Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
KR101380581B1 (ko) 전원 공급 라인을 구비한 액정표시패널 및 이를 포함한액정표시장치
US20060164376A1 (en) Shift resister and liquid crystal display having the same
US8963823B2 (en) Liquid crystal display panel and gate driver circuit of a liquid crystal display panel including shift registers
US20070176875A1 (en) Image display device
CN110658658B (zh) 图像显示装置
US7839371B2 (en) Liquid crystal display device, method of driving the same, and method of manufacturing the same
US8508514B2 (en) Display module and driving method thereof
JP2011180622A (ja) オンガラスシングルチップ液晶表示装置
US7551156B2 (en) Liquid crystal display device
KR20030080979A (ko) 액정표시장치
KR20050024528A (ko) 액정표시장치
CN112014986B (zh) 电路基板和显示面板
KR100830903B1 (ko) 쉬프트 레지스터 및 이를 갖는 액정표시장치
JP2004126199A (ja) 液晶ディスプレイのディスプレイ回路構造
US8432384B2 (en) Active matrix substrate and display device
CN112687195B (zh) 一种显示面板及显示装置
JP2000131670A (ja) 液晶表示装置
US20070171178A1 (en) Active matrix display device
KR100961952B1 (ko) 박막 트랜지스터 표시판
CN220731152U (zh) 电子纸显示装置、显示面板和显示装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee