KR100961952B1 - 박막 트랜지스터 표시판 - Google Patents

박막 트랜지스터 표시판 Download PDF

Info

Publication number
KR100961952B1
KR100961952B1 KR1020030042606A KR20030042606A KR100961952B1 KR 100961952 B1 KR100961952 B1 KR 100961952B1 KR 1020030042606 A KR1020030042606 A KR 1020030042606A KR 20030042606 A KR20030042606 A KR 20030042606A KR 100961952 B1 KR100961952 B1 KR 100961952B1
Authority
KR
South Korea
Prior art keywords
wiring
signal
gate
thin film
film transistor
Prior art date
Application number
KR1020030042606A
Other languages
English (en)
Other versions
KR20050004965A (ko
Inventor
장종웅
이성영
김동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030042606A priority Critical patent/KR100961952B1/ko
Priority to US10/877,388 priority patent/US7714820B2/en
Priority to TW093118908A priority patent/TWI366054B/zh
Priority to CN2009101640076A priority patent/CN101634788B/zh
Priority to CNB2004100594773A priority patent/CN100561318C/zh
Priority to JP2004190008A priority patent/JP2005018081A/ja
Publication of KR20050004965A publication Critical patent/KR20050004965A/ko
Priority to US12/407,626 priority patent/US8068077B2/en
Application granted granted Critical
Publication of KR100961952B1 publication Critical patent/KR100961952B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 실시예에 따른 박막 트랜지스터 표시판에는, 절연 기판 상부에 형성되어 있는 복수의 게이트선, 복수의 데이터선, 박막 트랜지스터 및 화소 전극을 포함하는 표시 셀 어레이 회로, 다수의 데이터선에 전달되는 데이터 신호를 전달하는 데이터 구동 회로, 기판 상부에 형성되어 있으며, 다수의 게이트선에 주사 또는 게이트 신호를 전달하는 게이트 구동 회로, 기판 상부에 형성되어 있으며, 외부로부터 게이트 구동 회로에 전원 전압 또는 타이밍 신호를 전달하는 다수의 신호선을 포함한다. 이때, 신호선은 서로 다른 층으로 이루어진 제1 배선, 제2 배선, 제1 및 제2 배선을 드러내며, 꽃잎 모양 또는 요철 구조의 경계선을 가지는 절연막의 접촉구를 통하여 제1 및 제2 배선과 접촉하여 제1 및 제2 배선을 연결하는 연결 부재를 포함한다.
액정, 쉬프트 레지스터, 접촉부, 게이트 구동회로, 신호선

Description

박막 트랜지스터 표시판{Thin film transistor array panel}
도 1은 본 발명의 실시예에 따른 액정 표시 장치의 구조를 도시한 분해 사시도를 나타낸다.
도 2는 본 발명의 실시예에 따른 액정 표시 장치의 박막 트랜지스터 표시판의 구성을 나타낸 도면이다.
도 3은 도 2의 데이터 구동 회로의 쉬프트 레지스터의 블록도이다.
도 4는 상기 도 2의 게이트 구동 회로에 채용되는 쉬프트 레지스터를 설명하기 위한 블록도이다.
도 5는 도 4의 쉬프트 레지스터에 구동 신호를 전달하기 위한 본 발명의 한 실시예에 따른 신호선의 구조를 도시한 배치도이다.
도 6은 도 5에서 VI-VI' 선을 따라 잘라 도시한 단면도이고,
도 7은 도 4의 쉬프트 레지스터에 구동 신호를 전달하기 위한 본 발명의 다른 실시예에 따른 신호선의 구조를 도시한 배치도이다.
도 8은 도 7의 신호선의 연결 구조를 VIII-VIII' 선을 따라 잘라 도시한 단면도이다.
도 9는 도 7의 신호선의 연결 구조를 IX-IX' 선을 따라 잘라 도시한 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 박막 트랜지스터 표시판 200 : 색필터 표시판
300 : 액정 패널 어셈블리 340 : 백라이트 어셈블리
320 : 샤시 320 : 커버
170, 164 : 쉬프트 레지스터
본 발명은 신호선의 연결 구조 및 이를 포함하는 박막 트랜지스터 표시판에 관한 것으로, 보다 상세하게는 표시 장치에서 신호를 전달하는데 사용하는 신호선의 연결 구조 및 이를 포함하는 박막 트랜지스터 표시판에 관한 것이다.
최근 들어 정보 처리 기기는 다양한 형태, 다양한 기능, 더욱 빨라진 정보 처리 속도를 갖도록 급속하게 발전되고 있다. 이러한 정보처리 장치에서 처리된 정보는 전기적인 신호 형태를 갖는다. 사용자가 정보처리 장치에서 처리된 정보를 육안으로 확인하기 위해서는 인터페이스 역할을 하는 디스플레이 장치를 필요로 한다.
최근에 액정 표시 장치가 대표적인 CRT방식의 디스플레이 장치에 비하여, 경량, 소형이면서, 고해상도, 저전력 및 친환경적인 잇점을 가지며 풀 컬러화가 가능하여 차세대 디스플레이 장치로 부각되고 있다.
액정 표시 장치는 액정의 특정한 분자배열에 전압을 인가하여 다른 분자배열 로 변환시키고, 이러한 분자 배열에 의해 발광하는 액정 셀의 복굴절성, 선광성, 2색성 및 광산란특성 등의 광학적 성질의 변화를 시각 변화로 변환하는 것으로, 액정 셀에 의한 빛의 변조를 이용한 디스플레이이다.
액정 표시 장치는 크게 TN(Twisted Nematic) 방식과 STN(Super-Twisted Nematic)방식으로 나뉘고, 구동방식의 차이로 스위칭 소자 및 TN 액정을 이용한 액티브 매트릭스(Active matrix)표시 방식과 STN 액정을 이용한 패시브 매트릭스(passive matrix)표시 방식이 있다.
이 두 방식의 큰 차이점은 액티브 매트릭스 표시 방식은 박막 트랜지스터 표시판을 사용하는 점이며, 이것은 박막 트랜지스터를 이용하여 각각의 화소를 구동하는 방식이며, 패시브 매트릭스 표시방식은 트랜지스터를 사용하지 않기 때문에 이와 관련한 복잡한 회로를 필요로 하지 않는다.
박막 트랜지스터 액정 표시 장치는 반도체층을 비정질 규소를 이용하거나 다결정 규소를 이용하느냐에 따라 구분된다. 다결정 규소 박막 트랜지스터 액정 표시 장치는 소비전력이 작고, 가격이 저렴하지만 비정질 규소 박막 트랜지스터 액정 표시 장치와 비교하여 박막 트랜지스터의 제조 공정이 복잡한 단점이 있다. 그래서, 다결정 규소 박막 트랜지스터 액정 표시 장치는 IMT-2000 휴대용 전화기의 디스플레이와 같이 소형 디스플레이 장치에 주로 적용된다.
비정질 규소 박막 트랜지스터 액정 표시 장치는 대면적이 용이하고 수율이 높아서 주로 노트 북 PC, LCD 모니터, HDTV 등의 대화면 디스플레이 장치에 적용된다.
그러나, 비정질 규소 액정 표시 장치에서는 다결정 규소 박막 트랜지스터 액정 표시 장치와 비교하여 연성 인쇄 회로 기판 상에 COF(Chip On Film) 방식으로 데이터 구동 칩을 실장하고, 연성 인쇄 회로 기판을 통하여 데이터 인쇄 회로 기판과 픽셀 어레이의 데이터 라인 단자부를 연결한다. 또한, 연성 인쇄 회로 기판 상에 COF 방식으로 게이트 구동 칩을 형성하고, 연성 인쇄 회로 기판을 통하여 게이트 인쇄 회로 기판과 픽셀 어레이의 게이트 라인 단자부를 연결한다. 즉, 비정질 규소 박막 트랜지스터 액정 표시 장치는 비정질 규소를 이용하여 공정의 장점인 높은 생산성에도 불구하고, 다결정 규소 박막 트랜지스터 액정 표시 장치와 비교하여 비용 측면과 슬림(slim)한 구조 측면에서 불리한 위치에 있다.
한편, 박막 트랜지스터 표시판 제조시 서로 다른 층의 배선을 절연막의 접촉구를 통하여 연결하여 신호선으로 이용할 때, 전달되는 신호를 신호의 왜곡이 발생하지 않고 정상적으로 전달하기 위해서는 접촉부에서 신호선이 부식되거나 단선되지 않도록 접촉부를 설계하는 것이 바람직하다.
이에 본 발명의 기술과 과제는 이러한 종래의 문제점을 해결하기 위한 것으로, 본 발명의 목적은 슬림한 구조를 채택할 수 있는 비정질 규소 박막 트랜지스터 표시판을 제공하는 것이다.
또한, 본 발명의 다른 목적은 접촉부의 신뢰도를 확보할 수 있는 신호선의 연결 구조 및 이를 포함하는 박막 트랜지스터 표시판을 제공하는 것이다.
이러한 과제를 달성하기 위한 본 발명의 실시예에 따른 신호선의 연결 구조 및 이를 포함하는 박막 트랜지스터 표시판에서, 신호선은 서로 다른 층으로 이루어진 제1 배선, 제2 배선, 제1 및 제2 배선을 드러내는 접촉구를 가지는 절연막, 절연막의 접촉구를 통하여 제1 및 제2 배선과 접촉하여 제1 및 제2 배선을 연결하는 연결 부재를 포함한다. 이때, 접촉구 또는 접촉구를 통하여 드러난 제1 또는 제2 배선의 경계선은 꽃잎 모양 또는 요철 구조를 가지거나, 접촉구를 통하여 드러난 제1 및 제2 배선의 경계선은 서로 마주하여 맞물리는 형태로 톱니 또는 요철 구조를 가진다.
더욱 상세하게, 본 발명의 실시예에 따른 박막 트랜지스터 표시판은, 절연 기판 상부에 형성되어 있는 복수의 게이트선, 복수의 데이터선, 박막 트랜지스터 및 화소 전극을 포함하는 표시 셀 어레이 회로, 다수의 데이터선에 전달되는 데이터 신호를 전달하는 데이터 구동 회로, 기판 상부에 형성되어 있으며, 다수의 게이트선에 주사 또는 게이트 신호를 전달하는 게이트 구동 회로, 기판 상부에 형성되어 외부로부터 게이트 구동 회로에 전원 전압 또는 타이밍 신호를 전달하며, 서로 다른 층으로 이루어진 제1 및 제2 배선과 상기 제1 및 제2 배선을 덮는 절연막의 접촉구를 통하여 제1 및 제2 배선과 접촉하여 제1 및 제2 배선을 연결하는 연결 부재를 포함하는 다수의 신호선을 포함한다. 이때, 접촉구의 경계선은 꽃잎 모양 또는 요철 구조를 가진다.
접촉구에서 제1 또는 제2 배선의 경계선이 드러날 수 있으며, 접촉구를 통하여 드러난 제1 또는 제2 배선의 경계선은 꽃잎 모양 또는 요철 구조를 포함할 수 있다.
제1 또는 제2 배선은 게이트선 또는 데이터선과 동일한 층으로 이루어져 있으며, 연결 부재는 화소 전극과 동일한 층으로 이루어져 있다.
또한, 다른 실시예에서 제1 또는 제2 배선의 경계선은 톱니 또는 요철 구조를 가지며, 서로 마주하여 맞물린 모양을 취하고 있다.
이때, 접촉구는 제1 및 제2 배선에 대하여 각각 형성될 수 있으며, 접촉구는 제1 및 제2 배선을 공통으로 드러낼 수 있다
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도면을 참고로 하여 본 발명의 실시예에 따른 비정질 규소 액정 표시 장치용 박막 트랜지스터 표시판의 구조에 대하여 설명한다.
도 1은 본 발명의 실시예에 따른 a-Si TFT 액정 표시 장치의 분해 사시도를 나타낸다.
도 1을 참조하면, 본 발명의 실시예에 따른 액정 표시장치는 크게 액정 표시패널 어셈블리(300), 백라이트 어셈블리(340), 샤시(3200) 및 커버(310, 320)를 포함한다.
액정표시패널 어셈블리(300)는 액정표시패널, 연성 인쇄회로기판(510), 통합 제어 및 데이터 구동칩(540)을 포함한다. 액정표시패널은 박막 트랜지스터 표시판(100)과 색필터 표시판(200)을 포함한다. 박막 트랜지스터 표시판(100)에는 비정질 규소를 이용한 박막 트랜지스터의 제조 공정에 의해 형성된 화소 전극, 박막 트랜지스터, 데이터 구동 회로, 게이트 구동 회로 및 외부 연결단자 등이 형성되어 있다. 색필터 표시판(200)에는 각각의 화소에 순차적으로 배열되어 있는 적, 녹, 청의 색 필터 및 화소 전극과 함께 액정 분자를 구동하기 위한 신호가 전달되는 공통 전극 등이 형성되어 있다. 박막 트랜지스터 표시판(100)과 색 필터 표시판(200)은 서로 대향하여 정렬되고 이(100, 200)들 사이에 액정이 형성된 다음에 봉입된다.
연성 인쇄 회로 기판(510)에 설치된 통합 제어 및 데이터 구동칩(540)과 박막 트랜지스터 표시판(100))에 형성된 회로들은 연성 인쇄 회로 기판(510)에 의해 전기적으로 연결된다. 연성 인쇄 회로 기판(510)은 데이터신호, 데이터 타이밍 신호, 게이트 타이밍신호 및 게이트 구동 전압들을 박막 트랜지스터 표시판(100)의 데이터 구동 회로 및 게이트 구동 회로에 제공한다.
백라이트 어셈블리(340)는 램프 어셈블리(342), 도광판(344), 광학시트들(346), 반사판(128) 및 몰드 프레임(349)을 포함하여 이루어진다.
도 2는 본 발명의 실시예 의한 액정 표시 장치용 비정질 규소 박막 트랜지스터 표시판의 구성을 나타낸 배치도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100) 위에는 표시 셀 어레이 회로(150), 데이터 구동 회로(160), 게이트 구동 회로(170), 데이터 구동 회로 외부 연결 단자(162, 163), 게이트 구동 회로 외부 연결 단자부(169)가 형성되어 있다. 이들은 비정질 규소를 반도체층으로 이용하는 박막 트랜지스터 제조 공정시 함께 형성된다.
표시 셀 어레이 회로(150)는 행 방향으로 연장된 m 개의 데이터선들(DL1~DLm)과 열 방향으로 연장된 n 개의 게이트선들(GL1~GLn)을 포함한다.
본 발명의 실시예는 2인치 액정 표시 패널에서 데이터선 및 게이트선의 수는 각각 528(즉, 176×3)×192 해상도를 가진다.
데이터선들과 게이트선들의 각 교차점들에는 스위칭 트랜지스터(STi)가 형성되어 있다. 스위칭 트랜지스터(STi)의 소스 전극은 데이터선(DLi)에 연결되고, 게이트 전극은 게이트선(GLi)에 연결된다. 스위칭 트랜지스터(STi)의 드레인 전극은 투명 화소 전극(PE)에 연결된다. 투명 화소 전극(PE)과 색필터 표시판(200)에 형성된 투명 공통 전극(CE)의 사이에 액정(LC)이 위치하게 된다.
그러므로, 투명 화소 전극(PE)과 투명 공통 전극(CE) 사이에 인가된 전압에 의해 액정 배열이 제어되어 통과되는 광량이 조절되고 각 픽셀의 계조 표시를 하게 된다.
데이터 구동 회로(160)는 쉬프트 레지스터(164)와 528개의 스위칭 트랜지스터들(SWT)을 포함한다. 528개의 스위칭 트랜지스터들(SWT)은 66개씩 8개의 데이터 라인블록(BL1~BL8)을 형성한다.
각 데이터 라인블록(BLi)은 66개의 데이터 입력 단자로 구성된 외부 입력 단자(163)에 66개의 입력단자들이 공통으로 연결되고, 대응하는 66개의 데이터 라인들에 66개의 출력단자들이 연결된다. 또한, 쉬프트 레지스터(164)의 8개의 출력단자들 중 대응하는 하나의 출력 단자에 블록 선택 단자가 연결된다.
528개의 스위칭 트랜지스터들(SWT) 각각은 대응하는 데이터선에 드레인 전극이 연결되고, 66개의 데이터 입력 단자들 중 대응하는 입력 단자에 소스 전극이 연결되고, 게이트 전극에 블록 선택 단자에 연결된 비정질 규소 박막 트랜지스터로 구성된다.
따라서, 528개의 데이터선들은 66개씩 8개의 블록으로 분할되고, 쉬프트 레지스터(164)의 8개의 블록 선택 신호에 의해 순차적으로 각 블록들이 선택된다.
쉬프트 레지스터(164)는 3단자의 외부 연결 단자(162)를 통하여 제1 클럭(CKH), 제2 클럭(CKHB), 블록선택 개시신호(STH)를 제공받는다. 쉬프트 레지스터(164)의 출력단자들은 각각 대응하는 라인 블록들의 블록 선택 단자에 연결된다.
도 3은 도 2의 데이터 구동 회로의 쉬프트 레지스터의 블록도이다.
도 3을 참조하면, 본 발명에 의한 쉬프트 레지스터(164)는 9개의 스테이지(SRH1~SRH9)들이 연결된다. 즉, 각 스테이지의 출력단자(OUT)가 다음 스테 이지의 입력단자(IN)에 연결된다. 스테이지들의 수는 데이터선 블록들에 대응하는 8개의 스테이지(SRH1~SRH8)와 하나의 더미 스테이지(SRH9)로 구성된다. 각 스테이지는 입력 단자(IN), 출력 단자(OUT), 제어 단자(CT), 클럭 입력 단자(CK), 제1 전원 전압 단자(VSS), 제2 전원 전압 단자(VDD)를 가진다. 8개의 스테이지들(SRH1~SRH8)은 각 데이터선 블록들(BL1~BL8)의 블록 선택 단자에 블록 선택 개시 신호(DE1~DE8)들을 각각 제공한다. 블록 선택 개시 신호는 각 라인 블록들의 인에이블 신호이다.
홀수 번째 스테이지들(SRH1, SRH3, SRH5, SRH7, SRH9)에는 제1 클럭(CKH)이 제공되고, 짝수 번째 스테이지들(SRC2, SRC4, SRH6, SRH8)에는 제2 클럭(CKHB)이 제공된다. 제1 클럭(CKH)과 제2 클럭(CKHB)은 서로 반대되는 위상을 가진다. 클럭 CKH, CKHB의 듀티 기간은 1/66ms 이하로 한다.
각 스테이지들의 각 제어 단자(CT)에는 다음 스테이지의 출력 신호가 제어 신호로 제어 단자(CT)에 입력된다. 즉, 제어 단자(CT)에 입력되는 제어 신호는 자신의 출력 신호의 듀티 기간만큼 지연된 신호가 된다.
따라서, 각 스테이지의 출력 신호들이 순차적으로 액티브 구간(즉, 하이상태)을 가지고 발생되므로, 각 출력 신호의 액티브 구간에서 대응되는 데이터선 블록들이 선택되어 인에이블되게 된다.
더미 스테이지(SRH9)는 이전 스테이지(SRH8)의 제어 단자(CT)에 제어 신호를 제공하기 위한 것이다.
도 4는 도 2의 게이트 구동 회로에 채용되는 쉬프트 레지스터를 설명하기 위 한 블록도이다.
도 4를 참조하면, 도 2의 게이트 구동 회로(170)는 하나의 쉬프트 레지스터로 구성되고, 이러한 쉬프트 레지스터는 복수의 스테이지들(SRC1~SRC193)이 연결된다. 즉, 각 스테이지의 출력 단자(OUT)가 다음 스테이지의 입력 단자(IN)에 연결된다. 스테이지들은 게이트선들에 대응하는 192개의 스테이지들(SRC1~SRC192)과 하나의 더미 스테이지(SRC193)로 구성된다. 각 스테이지는 입력 단자(IN), 출력 단자(OUT), 제어 단자(CT), 클럭 입력 단자(CK), 제1 전원 전압 단자(VSS), 제2 전원 전압 단자(VDD)를 가진다.
첫 번째 스테이지(SRC1)의 입력 단자(IN)에는 스캔 개시 신호(STV)가 입력된다. 여기서 스캔 개시 신호(STV)는 수직 동기 신호(Vsync)에 동기된 펄스이다.
각 스테이지의 출력 신호(GOUT1~GOUT192)는 대응되는 각 게이트선에 연결된다. 홀수 번째 스테이지들(SRC1, SRC3, ...)에는 제1 클럭(CKV)이 제공되고, 짝수 번째 스테이지들(SRC2, SRC4, ...)에는 제2 클럭(CKVB)이 제공된다. 여기서, 제1 클럭(CKV)과 제2 클럭(CKVB)은 서로 반대되는 위상을 가진다. 또한 제1 클럭(CKV)과 제2 클럭(CKVB)의 듀티 기간은 16.6/192ms의 기간이 될 것이다.
각 스테이지(SRC1, SRC2, SRC3, ...)의 각 제어 단자(CT)에는 다음 스테이지(SRC2, SRC3, SRC4, ...)의 출력 신호(GOUT2, GOUT3, GOUT4)가 제어 신호로 제어 단자(CT)에 입력된다. 즉, 제어 단자(CT)에 입력되는 제어 신호는 자신의 출력 신호의 듀티 기간만큼 지연된 신호가 된다.
따라서, 각 스테이지의 출력 신호들이 순차적으로 액티브 구간(하이 상태)을 가지고 발생되므로, 각 출력 신호의 액티브 구간에서 대응되는 수평 라인이 선택되게 된다.
이러한 본 발명의 실시예에서, 도 1 및 도 4에서 보는 바와 같이 게이트 구동 회로 외부 연결 단자부(169)에 연결되어 제1 클럭(CKV), 제2 클럭(CKVB)을 전달하거나 제1 전원 전압 단자(VSS), 제2 전원 전압 단자(VDD)를 연결하는 신호선은 스테이지(SRC1, SRC2, SRC3, ...)와 함께 박막 트랜지스터 표시판에 형성되어 있다. 그런데, 이러한 신호선은 적어도 서로 다른 층에 형성되어 있는 배선과 이러한 배선을 서로 연결하는 연결 부재를 포함하고 있으며, 연결 부재는 서로 다른 배선 사이에 형성되어 있는 절연막의 접촉구를 통하여 서로 층으로 형성되어 있는 배선을 전기적으로 연결하고 있다. 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 5는 도 4의 쉬프트 레지스터에 구동 신호를 전달하기 위한 본 발명의 한 실시예에 따른 신호선의 연결 구조를 도시한 배치도이고, 도 6은 도 5에서 VI-VI' 선을 따라 잘라 도시한 단면도이다.
도 5 및 도 6에서 보는 바와 같이, 본 발명의 실시예에 따른 박막 트랜지스터 표시판(100)에는, 절연 기판(110) 상부에 크롬 또는 몰리브덴 또는 탄탈륨 또는 티타늄 또는 이들을 포함하는 합금 등과 같이 다른 물질과 양호한 접촉 특성을 가지는 도전 물질로 이루어진 제1 도전막(201)과 알루미늄 또는 은 또는 이들을 포함하는 합금 등과 같이 저저항을 가지는 도전 물질로 이루어진 제2 도전막으로 이루어진 제1 배선(120S)이 형성되어 있다.
또한, 질화 규소 또는 산화 규소로 이루어져 있으며, 제1 배선(120S)을 덮는 제1 절연막(140)의 상부에는 다른 물질과 양호한 접촉 특성을 가지는 도전 물질로 이루어진 제1 도전막(701)과 저저항을 가지는 도전 물질로 이루어진 제2 도전막(702)을 포함하는 제2 배선(170S)이 형성되어 있다.
제1 절연막(140)의 상부에는 질화 규소 등과 같은 무기 절연 물질 또는 낮은 유전율을 가지는 유기 절연 물질로 이루어져 있으며, 제2 배선(170S)을 덮는 제2 절연막(180)이 형성되어 있다. 제2 절연막(180)에는 제1 및 제2 배선(120S, 170S)을 드러내는 접촉구(182S, 187S)를 가지고 있다. 이때, 도 5에서 보는 바와 같이, 접촉구(182S, 187S)에서는 제2 도전막(202, 702)이 제거되어 제1 및 제2 배선(120S, 170S)의 하부막(201, 701)이 드러나 있으며, 접촉구(182S, 187S)의 측벽은 완만한 경사각을 가지는 테이퍼 구조를 취하고 있다. 이를 통하여 이후에 제2 절연막(180)의 상부에 형성되는 다른 도전막의 프로파일(profile)을 양호하게 유도할 수 있다. 이때, 제1 및 제2 배선(120S, 170S)을 드러내는 접촉구(182S, 187S)는 꽃잎 모양 또는 요철 구조를 가지는 경계선을 취하고 있으며, 제1 배선(120S)을 드러내는 접촉구(182S)는 제1 배선(120S)의 경계선을 드러내고 있으며, 접촉구(182S)를 통하여 드러난 제1 배선(120S)의 경계선은 꽃잎 모양 또는 요철 구조를 취하고 있다. 이렇게 접촉구(182S, 187S) 및 제1 배선(120S)의 경계선을 꽃잎 모양 또는 요철 구조로 형성되어 있어, 접촉구(182S, 187S)를 통하여 드러난 제1 및 제2 배선(120S, 170S)의 하부막(201, 701)의 면적을 넓거나 혹은 길게 확보할 수 있다. 여기서, 접촉구(182S, 187S)를 통하여 드러난 제1 및 제2 배선(120S, 170S)의 하부막(201, 701) 일부는 제2 절연막(180)의 상부에 형성되는 다른 도전막과 접하는 접촉부가 된다. 물론, 제2 배선(170S)의 경계선이 드러나도록 접촉구(187S)도 제1 배선(120S)을 드러내는 접촉구(182S)와 동일하게 설계할 수 있다.
제2 절연막(180)의 상부에는 도전 물질로 이루어져 있으며, 접촉구(182S, 187S)를 통하여 제1 및 제2 배선(120S, 170S)과 접하여 이들(120S, 170S)을 서로 전기적으로 연결하는 연결 부재(190S)가 형성되어 있다.
이러한 본 발명의 실시예에 따른 박막 트랜지스터 표시판에서, 제1 및 제2 배선(120S, 170S)과 이들(120S, 170S)을 서로 전기적으로 연결하는 연결 부재(190S)는 게이트 구동 회로 외부 연결 단자부(169)와 제1 전원 전압 단자(VSS)를 연결하는 전원 전압 인가용 신호선이다. 이때, 제1 및 제2 배선(120S, 170S)을 통하여 흐르는 전류는 1.5㎃ 정도로 표시 셀 어레이 회로(150, 도 2 참조)를 통하여 흐르는 전류보다 10배정도 높다. 그래서, 본 발명의 실시예에서는 접촉구(182S, 187S) 및 제1 또는 제2 배선(120S)의 경계선을 꽃잎 모양 또는 요철 구조로 설계하여 접촉구(182S, 187S)를 통하여 드러난 제1 및 제2 배선(120S, 170S)의 하부막(201, 701)의 면적을 넓게 확보함으로써 제1 및 제2 배선(120S, 170)과 이들을 연결하는 연결 부재(190S) 사이의 접촉 저항을 최소화할 수 있고, 하부막(201, 701)이 드러나는 경계선을 길게 확보함으로써 높은 전류가 흐르더라도 제1 및 제2 배선(120S, 170)과 이들을 연결하는 연결 부재(190S) 사이의 접촉부에서 단선이 발생하는 것을 방지할 수 있다. 또한, 제1 또는 제2 배선(120S, 170S) 의 경계선이 드러나도록 접촉구(182S, 187S)를 설계함으로써 제조 공정시 제1 및 제2 배선(120S, 170S)의 상부막(202, 702) 전면 식각을 통하여 제거할 때, 상부막(202S, 702S)이 제1 및 제2 절연막(140, 180)의 하부까지 식각도어 언더 컷 구조가 발생하더라도 접촉구(182S, 187S)를 통하여 드러난 제1 또는 제2 배선(120S, 170S)의 경계선에서는 언더 컷 구조가 발생하지 않게 된다. 이를 통하여 제1 또는 제2 배선(120S, 170S)에 연결되는 연결 부재(190S)의 프로파일을 양호하게 유도할 수 있고, 접촉부의 접촉 구조를 안정적으로 확보하며, 접촉부의 신뢰도를 향상시킬 수 있다.
앞의 실시예에서는 전원 전압을 전달하는 신호선에 대하여 설명하였지만, 도 5에서 보는 바와 같이, 게이트 구동 회로 외부 연결 단자부(169)에 연결되어 제1 클럭(CKV), 제2 클럭(CKVB)을 전달하는 신호선을 구성하는 제1 및 제2 배선(120V, 170V, 120B, 170B)과 이들을 드러내는 접촉구(182V, 187V, 182B, 187B) 및 접촉구(182V, 187V, 182B, 187B)를 통하여 이들(120V, 170V, 120B, 170B)을 각각 서로 전기적으로 연결하는 연결 부재(190V, 190B)도 전원 전압을 연결하는 신호선과 동일한 구조를 취하고 있어, 앞에서 기재한 효과를 동일하게 취할 수 있다.
이때, 제1 및 제2 배선(120S, 102V, 120B, 170S, 170V, 170B)들은 표시 셀 어레이 회로(150, 도 2 참조)의 게이트선 및 데이터선과 각각 동일한 층으로 이루어지며, 연결 부재(190S, 190V, 190B)는 표시 셀 어레이 회로(150, 도 2 참조)의 화소 전극과 동일한 층으로 이루어져 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와 같이 투명한 도전 물질 또는 반사도를 가지는 저저항의 도전 물질로 이루 어질 수 있다. 또한, 제1 및 제2 배선(120S, 102V, 120B, 170S, 170V, 170B)중 하나가 게이트선 또는 데이터선으로 이루어지는 경우에 연결 부재(190S, 190V, 190B)는 데이터선 또는 게이트선으로 이루어질 수 있다.
한편, 제1 또는 제2 배선(120S, 102V, 120B, 170S, 170V, 170B)들의 하부에는 제조 방법 또는 필요에 따라 비정질 규소층을 잔류시킬 수 있다.
한편, 앞의 실시예에서는 신호선의 연결 구조에서 연결 부재와 접하는 접촉 면적을 극대화하거나 접촉부에서 언더 컷 구조가 발생하지 않도록 하거나 연결 부재의 프로파일을 완만하게 유도하였는데, 신호선의 연결 구조에서 연결 부재만의 단일만으로 이루어진 신호 전달 경로를 최소화할 수 있으며, 이에 대하여 도면을 참조하여 구체적으로 설명하기로 한다.
도 7은 도 4의 쉬프트 레지스터에 구동 신호를 전달하기 위한 본 발명의 다른 실시예에 따른 신호선의 연결 구조를 도시한 배치도이고, 도 8은 도 7의 신호선 연결 구조를 VIII-VIII' 선을 따라 잘라 도시한 단면도이고, 도 9는 도 7의 신호선 연결 구조를 IX-IX' 선을 따라 잘라 도시한 단면도이다.
도 7 내지 도 9에서 보는 바와 같이, 박막 트랜지스터 표시판(100)에서 본 발명의 다른 실시예에 따른 신호선의 연결 구조는 배선의 단층 및 배치 구조는 도 5 및 도 6과 동일하다. 즉, 절연 기판(110) 상부에 세로 방향으로 뻗어 있는 제1 배선(120S)은 다른 물질과 양호한 접촉 특성을 가지는 도전 물질로 이루어진 제1 도전막(201)과 저저항을 가지는 도전 물질로 이루어진 제2 도전막(202)을 포함하고, 제1 배선(120S)을 덮는 제1 절연막(140)의 상부에도 제1 도전막(701)과 제2 도전막(702)을 포함하는 제2 배선(170S)이 형성되어 있다. 또한, 제1 절연막(140)의 상부에는 질화 규소 등과 같은 무기 절연 물질 또는 낮은 유전율을 가지는 유기 절연 물질로 이루어진 제2 절연막(180)이 제2 배선(170S)을 덮고 있으며, 제2 절연막(180)은 제1 절연막(140)과 함께 제1 및 제2 배선(120S, 170S)을 드러내는 접촉구(182S, 187S)를 가지고 있다. 또한, 제2 절연막(180)의 상부에는 도전 물질로 이루어져 있으며, 접촉구(182S, 187S)를 통하여 제1 및 제2 배선(120S, 170S)과 접하여 이들(120S, 170S)을 서로 전기적으로 연결하는 연결 부재(190S)가 형성되어 있다.
하지만, 도 5 및 도 6과 달리, 전원 전압 단자(VSS)와 전기적으로 연결되어 있는 전원 전압 인가용 신호선의 연결 구조에서 제1 및 제2 배선(120S, 170S)의 경계선은 요철 또는 톱니 구조를 취하는 동시에 서로 마주하여 제1 및 제2 배선(120S, 170S)은 서로 맞물린 형태를 취하고 있다. 따라서, 제1 및 제2 배선(120S, 170S)을 드러내는 각각의 접촉구(182S, 187S)를 통하여 제1 및 제2 배선(120S, 170S)을 연결할 때, 연결 부재(190S)의 단일막으로만 이루어진 신호 전달 경로는 매우 짧게 설계할 수 있다. 여기서, 연결 부재(190S)는 화소 전극과 동일한 층으로 이루어져 ITO 또는 IZO로 이루어지는데, 금속의 도전성 물질보다는 다소 높은 비저항을 가지는데, 본 실시예에서와 같이 연결 부재(190S)의 단일막으로만 이루어진 신호 전달 경로를 최소화함으로써 전달되는 신호에 대한 왜곡이 발생하거나, 신호선이 단선되는 것을 방지할 수 있다. 이때, 접촉부에서 서로 마주하는 제1 및 제2 배선(120S, 170S)의 경계선 사이의 간격은 2-10㎛ 범위인 것이 바람직 하다.
앞에서는 전원 전압을 전달하는 신호선의 연결 구조에서 제1 및 제2 절연막(140, 180)은 제1 및 제2 배선(120S, 170S)을 드러내는 접촉구(182S, 187S)를 각각 가지고 있다.
하지만, 절연막(140, 180)은 도 9에서 보는 바와 같이 게이트 구동 회로 외부 연결 단자부(169)에 연결되어 제1 클럭(CKV) 또는 제2 클럭(CKVB)을 전달하는 신호선의 연결 구조에서 제1 및 제2 절연막(140, 180)의 접촉구(182V, 182B)는 제1 및 제2 배선(120V, 170V, 120B, 170B)을 공통으로 드러내고 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 따르면 비정질 규소 박막 트랜지스터 액정 표시 장치의 박막 트랜지스터 표시판에 쉬프트 레지스터를 포함하는 게이트 구동 회로를 설계함으로써 제조 비용을 절감할 수 있는 동시에 슬림(slim)한 구조 취할 수 있다. 또한, 접촉부에서 배선을 드러내는 접촉구 또는 배선의 경계선을 꽃잎 모양 또는 요철 구조로 설계하고, 배선의 경계선을 드러내도록 접촉구를 설계함으로서 접촉부의 접촉 저항을 최소화할 수 있으며, 배선을 연결하는 연결 부재의 프로파일을 양호하게 유도할 수 있어, 접촉부의 신뢰도를 향상시킬 수 있다. 또 한, 신호선을 구성하는 배선간의 경계선을 서로 맞물리는 형태로 요철 또는 톱니 구조로 설계함으로써 배선을 연결하는 연결 부재의 경로를 최소화할 수 있어 접촉부에서 신호의 왜곡이 발생하거나 단선되는 것을 방지할 수 있다.

Claims (23)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 절연 기판 상부에 형성되어 있는 복수의 게이트선, 복수의 데이터선, 박막 트랜지스터 및 화소 전극을 포함하는 표시 셀 어레이 회로,
    다수의 상기 데이터선에 전달되는 데이터 신호를 전달하는 데이터 구동 회로,
    상기 기판 상부에 형성되어 있으며, 다수의 상기 게이트선에 주사 또는 게이트 신호를 전달하는 게이트 구동 회로,
    상기 기판 상부에 형성되어 외부로부터 상기 게이트 구동 회로에 전원 전압 또는 타이밍 신호를 전달하며, 서로 다른 층으로 이루어진 제1 및 제2 배선과 상기 제1 및 제2 배선을 덮는 절연막의 접촉구를 통하여 상기 제1 및 제2 배선과 접촉하여 상기 제1 및 제2 배선을 연결하는 연결 부재를 포함하는 다수의 신호선
    을 포함하는 박막 트랜지스터 표시판에 있어서,
    상기 제1 또는 제2 배선의 경계선은 톱니 또는 요철 구조를 가지며, 서로 마주하여 맞물린 모양을 취하고 있는 박막 트랜지스터 표시판.
  11. 제10항에서,
    상기 접촉구에서 상기 제1 또는 제2 배선의 경계선이 드러난 박막 트랜지스터 표시판.
  12. 제10항에서,
    상기 접촉구는 상기 제1 및 제2 배선에 대하여 각각 형성되어 있는 박막 트랜지스터 표시판.
  13. 제10항에서,
    상기 접촉구는 상기 제1 및 제2 배선을 공통으로 드러내는 박막 트랜지스터 표시판.
  14. 제10항에서,
    상기 제1 또는 제2 배선은 상기 게이트선 또는 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  15. 제10항에서,
    상기 연결 부재는 상기 화소 전극과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  16. 제10항에서,
    상기 연결 부재는 상기 게이트선 또는 상기 데이터선과 동일한 층으로 이루어진 박막 트랜지스터 표시판.
  17. 서로 다른 층으로 이루어진 제1 및 제2 배선과 상기 제1 및 제2 배선을 덮는 절연막의 접촉구를 통하여 상기 제1 및 제2 배선과 접촉하여 상기 제1 및 제2 배선을 연결하는 연결 부재를 포함하는 다수의 신호선의 연결 구조에 있어서,
    상기 접촉구 또는 상기 제1 또는 제2 배선의 경계선은 요철 또는 톱니 구조를 가지고,
    상기 접촉구를 통하여 상기 제1 또는 제2 배선의 경계선이 드러나고
    상기 접촉구를 통하여 드러난 상기 제1 또는 제2 배선의 경계선은 서로 마주하여 맞물린 형태를 취하고 있는 신호선의 연결 구조.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 제17항에서,
    상기 접촉구는 상기 제1 또는 제2 배선을 각각 드러내거나 공통으로 드러내는 신호선의 연결 구조.
  22. 제10항에서,
    상기 제1 배선 또는 제2 배선은 상부막 및 하부막으로 이루어지고,
    상기 접촉구를 통해서 상기 하부막이 노출되고,
    상기 연결 부재는 상기 상부막의 측벽 및 상기 하부막의 상부면과 접촉하는 박막 트랜지스터 표시판.
  23. 제22항에서,
    상기 상부막은 알루미늄 또는 알루미늄 합금 또는 은 또는 은 합금을 포함하고,
    상기 하부막은 크롬 또는 몰리브덴 또는 티타늄 또는 탄탄륨을 포함하는 박막 트랜지스터 표시판.
KR1020030042606A 2003-06-27 2003-06-27 박막 트랜지스터 표시판 KR100961952B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020030042606A KR100961952B1 (ko) 2003-06-27 2003-06-27 박막 트랜지스터 표시판
US10/877,388 US7714820B2 (en) 2003-06-27 2004-06-25 Contact structure of conductive films and thin film transistor array panel including the same
TW093118908A TWI366054B (en) 2003-06-27 2004-06-25 Contact structure of conductive films and thin film transistor array panel including the same
CN2009101640076A CN101634788B (zh) 2003-06-27 2004-06-28 导电薄膜的连接结构及包括该连接结构的薄膜晶体管阵列面板
CNB2004100594773A CN100561318C (zh) 2003-06-27 2004-06-28 导电薄膜的连接结构及包括该连接结构的薄膜晶体管阵列面板
JP2004190008A JP2005018081A (ja) 2003-06-27 2004-06-28 薄膜トランジスタ表示板
US12/407,626 US8068077B2 (en) 2003-06-27 2009-03-19 Contact structure of conductive films and thin film transistor array panel including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030042606A KR100961952B1 (ko) 2003-06-27 2003-06-27 박막 트랜지스터 표시판

Publications (2)

Publication Number Publication Date
KR20050004965A KR20050004965A (ko) 2005-01-13
KR100961952B1 true KR100961952B1 (ko) 2010-06-10

Family

ID=37219402

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030042606A KR100961952B1 (ko) 2003-06-27 2003-06-27 박막 트랜지스터 표시판

Country Status (1)

Country Link
KR (1) KR100961952B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136284B2 (en) 2013-01-03 2015-09-15 Samsung Display Co., Ltd. Thin film transistor panel and method for manufacturing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101582934B1 (ko) * 2009-08-03 2016-01-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102224458B1 (ko) * 2014-08-11 2021-03-09 엘지디스플레이 주식회사 배선 연결구조 및 그를 구비한 표시장치
KR102449200B1 (ko) * 2017-07-04 2022-09-30 삼성디스플레이 주식회사 클럭 배선을 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9136284B2 (en) 2013-01-03 2015-09-15 Samsung Display Co., Ltd. Thin film transistor panel and method for manufacturing the same

Also Published As

Publication number Publication date
KR20050004965A (ko) 2005-01-13

Similar Documents

Publication Publication Date Title
US8068077B2 (en) Contact structure of conductive films and thin film transistor array panel including the same
US9293101B2 (en) Liquid crystal display including pixels arranged in columns
KR101204365B1 (ko) 액정 표시 패널 및 그 제조 방법
US6922217B2 (en) Amorphous silicon thin-film transistor liquid crystal display
US7982813B2 (en) Liquid crystal display
US11809050B2 (en) Display device and method for manufacturing same
KR20080009889A (ko) 액정 표시 장치
JP2007079568A (ja) 液晶表示装置
JP2002123228A (ja) 電気光学パネル、その駆動方法および電子機器
WO2018112997A1 (zh) Goa电路结构
JP2015106109A (ja) 電気光学装置、及び電子機器
US7499137B2 (en) Optically compensated birefringence liquid crystal display panel
KR100961952B1 (ko) 박막 트랜지스터 표시판
US20090091679A1 (en) Liquid crystal display
KR100956341B1 (ko) 박막 트랜지스터 표시판
KR100914782B1 (ko) 박막트랜지스터 기판과 이를 이용한 액정표시장치
KR100907481B1 (ko) 액정표시장치
US8558828B2 (en) Electrooptic device, driving circuit, and electronic device
JP2004258365A (ja) 電気光学装置、およびそれを用いた電子機器
KR101021747B1 (ko) 액정표시장치
KR20210098584A (ko) 표시 장치
KR100968569B1 (ko) 박막 트랜지스터 표시판
KR20110117511A (ko) 씨오지 타입 어레이 기판
KR20030006791A (ko) 액정표시장치 및 액티브 매트릭스 장치
JP2016151713A (ja) 液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 10