JP2005018081A - 薄膜トランジスタ表示板 - Google Patents

Abstract

【課題】 本発明の目的は、スリムな構造を取入れられる非晶質シリコン薄膜トランジスタ表示板を提供することにある。
【解決手段】 本発明の実施例による薄膜トランジスタ表示板において、絶縁基板上部に形成されている複数のゲート線、複数のデータ線、薄膜トランジスタ、及び画素電極を含む表示セルアレイ回路、複数のデータ線に送られるデータ信号を伝達するデータ駆動回路、基板上部に形成され、複数のゲート線に走査信号またはゲート信号を伝達するゲート駆動回路、基板上部に形成され、外部からゲート駆動回路に電源電圧またはタイミング信号を伝達する複数の信号線を含む。この時、信号線は互いに異なる層からなる第１配線、第２配線、第１配線及び第２配線を露出させ、花形や凹凸構造の境界線を有する絶縁膜の接触孔を通じて第１配線及び第２配線と接触し、第１配線及び第２配線を連結する連結部材を含む。
【選択図】 図５

Description

本発明は、信号線の連結構造及びこれを含む薄膜トランジスタ表示板に関し、より詳細には、表示装置において信号を伝達するために使用される信号線の連結構造及びこれを含む薄膜トランジスタ表示板に関する。

情報処理機器は種々な形態や機能、さらに向上された情報処理速度を有するものとして急速な発展をなしている。このような情報処理装置で処理された情報は電気的な信号形態を有する。使用者が情報処理装置で処理された情報を肉眼で確認するためにはインターフェースの役割をするディスプレイ装置が要求される。

最近の液晶表示装置は、代表的なＣＲＴ方式のディスプレイ装置に比べて軽量、小型、高解像度、低電力、及び環境親和的な利点を有しており、フールカラー化が可能になり、次世代ディスプレイ装置として注目されている。

液晶表示装置は、液晶の特定の分子配列に電圧を印加して異なる分子配列に変換させ、このような分子配列によって発光する液晶セルの複屈折性、旋光性、２色成、及び光散乱特性などの光学的性質の変化を視覚変化に変換するもので、液晶セルによる光の変調を利用したディスプレイ装置である。

液晶表示装置は大きくＴＮ（Twisted Nematic）方式及びＳＴＮ（Super-Twisted Nematic）方式に分けられ、駆動方式によってはスイッチング素子及びＴＮ液晶を利用した能動駆動（active matrix）表示方式及びＳＴＮ液晶を利用した受動駆動（passive matrix）表示方式がある。

この二つの表示方式の大きな違いは、能動駆動表示方式では薄膜トランジスタ表示板を使用する点であり、これは薄膜トランジスタを利用してそれぞれの画素を駆動する方式である。受動駆動表示方式はトランジスタを使用しないためにこれと関連した複雑な回路を必要としない。

薄膜トランジスタ液晶表示装置は、半導体層として非晶質シリコンを利用するか、多結晶シリコンを利用するかによって分けられる。多結晶シリコン薄膜トランジスタ液晶表示装置は、消費電力が小さく安価であるが、非晶質シリコン薄膜トランジスタ液晶表示装置と比べて薄膜トランジスタの製造工程が複雑な短所がある。そこで、多結晶シリコン薄膜トランジスタ液晶表示装置は、IMT-2000携帯用電話機のディスプレイのような小型ディスプレイ装置に主に採用されている。

非晶質シリコン薄膜トランジスタ液晶表示装置は、大面積の実現が容易でかつ収率が高いため、主にノートパソコン、ＬＣＤモニター、ＨＤＴＶなどの大画面ディスプレイ装置に使われる。

しかし、非晶質シリコン液晶表示装置では、多結晶シリコン薄膜トランジスタ液晶表示装置と比較してみると、可撓性印刷回路基板上にＣＯＦ（Chip On Film）方式でデータ駆動チップを実装する、そして、可撓性印刷回路基板を通じてデータ印刷回路基板とピクセルアレイのデータライン端子部を連結する。また、可撓性印刷回路基板上にＣＯＦ方式でゲート駆動チップを形成し、可撓性印刷回路基板を通じてゲート印刷回路基板とピクセルアレイのゲートライン端子部を連結する。即ち、非晶質シリコン薄膜トランジスタ液晶表示装置は、非晶質シリコンを利用した工程であるため、生産性が高いといった長所があるにもかかわらず、多結晶シリコン薄膜トランジスタ液晶表示装置と比較してみるとコスト及びスリム構造の面で不利である。

一方、薄膜トランジスタ表示板製造時に互いに異なる層の配線を絶縁膜の接触孔を通じて連結して信号線として利用する際に、信号を歪曲なしに正常に伝達するためには、接触部の信号線に腐食や断線が生じないように接触部を形成するのが好ましい。

本発明の技術的な課題は、このような従来の問題点を解決するためのものであって、本発明の目的は、スリムな構造を取入れられる非晶質シリコン薄膜トランジスタ表示板を提供することにある。

また、本発明の他の目的は、接触部の信頼度を確保することができる信号線の連結構造、及びこれを含む薄膜トランジスタ表示板を提供することにある。

このような課題を達成するための本発明の実施例による信号線の連結構造及びこれを含む薄膜トランジスタ表示板において、信号線は互いに異なる層から形成される第１配線、第２配線、前記第１及び第２配線を露出する接触孔を有する絶縁膜、絶縁膜の接触孔を通じて第１配線及び第２配線と接触して第１配線及び第２配線を連結する連結部材を含む。この時、接触孔または接触孔を通じて露出された第１配線または第２配線の境界線は、花形や凹凸構造を有するか、互いに対向し噛み合うように歯車や凹凸構造を有している。

さらに詳細には、本発明の実施例による薄膜トランジスタ表示板は、絶縁基板上部に形成されている複数のゲート線、複数のデータ線、薄膜トランジスタ、及び画素電極を含む表示セルアレイ回路、複数のデータ線に送られるデータ信号を伝達するデータ駆動回路、基板上部に形成され、複数のゲート線に走査信号またはゲート信号を伝達するゲート駆動回路、基板上部に形成されて外部からゲート駆動回路に電源電圧またはタイミング信号を伝達し、互いに異なる層から形成される第１配線及び第２配線と、前記第１及び第２配線を覆う絶縁膜の接触孔を通じて第１配線及び第２配線と接触して第１配線及び第２配線を連結する連結部材を含む複数の信号線を含む。この時、接触孔の境界線は花形や凹凸構造を有している。

接触孔から第１配線または第２配線の境界線が露出されることがあり、接触孔を通じて露出された第１配線または第２配線の境界線は花形や凹凸構造を有することができる。第１配線または第２配線は、ゲート線またはデータ線と同一の層から形成されており、連結部材は画素電極と同一の層から形成されている。
また、他の実施例において第１配線または第２配線の境界線は歯車や凹凸構造を有し、互いに対向して噛み合うように形成されている。

この時、接触孔は第１配線及び第２配線に対し各々形成されることができ、接触孔は第１配線及び第２配線を共通に露出することができる。

本発明によれば、非晶質シリコン薄膜トランジスタ液晶表示装置の薄膜トランジスタ表示板にシフトレジスタを含むデータ駆動回路またはゲート駆動回路を配設することによって製造コストを節減することができるとともにスリムな構造を実現することができる。また、接触部から配線を露出する接触孔または配線の境界線を花形や凹凸構造に形成し、配線の境界線を露出するように接触孔を形成することによって接触部の接触抵抗を最少に抑えることができ、配線を連結する連結部材のプロファイルを良好なものに誘導することができ、接触部の信頼度を向上させることができる。また、信号線を構成する配線間の境界線を互いに噛み合うように凹凸や歯車構造に形成することによって配線を連結する連結部材の経路を最少化することができ、接触部における信号の歪曲や断線を防止することができる。

添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。

図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。

以下、図面を参照して本発明の実施例による非晶質シリコン液晶表示装置用薄膜トランジスタ表示板の構造について説明する。

図１は本発明の実施例によるa-SiTFT液晶表示装置の分解斜視図である。
図１を参照すれば、本発明の実施例による液晶表示装置は大きく液晶表示パネルアセンブリー３００、バックライトアセンブリー３４０、シャシー３２０、及びカバー３１０、３２０を含む。

液晶表示パネルアセンブリー３００は、液晶表示パネル、可撓性印刷回路基板５１０、統合制御、及びデータ駆動チップ５４０を含む。液晶表示パネルは、薄膜トランジスタ表示板１００とカラーフィルタ表示板２００を含む。薄膜トランジスタ表示板１００には、非晶質シリコンを利用した薄膜トランジスタの製造工程で形成された画素電極、薄膜トランジスタ、データ駆動回路、ゲート駆動回路、及び外部連結端子などが形成されている。カラーフィルタ表示板２００には、それぞれの画素に順に配列されている赤、緑、青のカラーフィルタ、及び画素電極と共に液晶分子を駆動するための信号が伝達される共通電極などが形成されている。薄膜トランジスタ表示板１００及びカラーフィルタ表示板２００は互いに対向して整列され、この１００、２００間に液晶が形成された後封入される。

可撓性印刷回路基板５１０に設けられた統合制御及びデータ駆動チップ５４０と薄膜トランジスタ表示板１００に形成された回路などは、可撓性印刷回路基板５１０によって電気的に連結される。可撓性印刷回路基板５１０は、データ信号、データタイミング信号、ゲートタイミング信号、及びゲート駆動電圧を薄膜トランジスタ表示板１００のデータ駆動回路及びゲート駆動回路に提供する。

バックライトアセンブリー３４０は、ランプアセンブリー３４２、導光板３４４、光学シート３４６、反射板３４８、及びモールドフレーム３４９を含む。

図２は本発明の実施例による液晶表示装置用非晶質シリコン薄膜トランジスタ表示板の構成を示した配置図である。

図２を参照すれば、本発明の実施例による薄膜トランジスタ表示板１００上には、表示セルアレイ回路１５０、データ駆動回路１６０、ゲート駆動回路１７０、データ駆動回路外部連結端子１６２、１６３、ゲート駆動回路外部連結端子部１６９が形成されている。これらは非晶質シリコンを半導体層として利用する薄膜トランジスタ製造工程時に共に形成される。

表示セルアレイ回路１５０は、行方向に延長されたｍ個のデータ線（DL１〜DLm）と、列方向に延長されたｎ個のゲート線（GL１〜GLn）を含む。

本発明の実施例で２インチ液晶表示パネルにおけるデータ線及びゲート線の数は各々５２８（つまり、１７６×３）×１９２の解像度を有する。

データ線とゲート線の各交差点にはスイッチングトランジスタ（STi）が形成されている。スイッチングトランジスタ（STi）のソース電極はデータ線（DLi）に連結され、ゲート電極はゲート線（GLi）に連結される。スイッチングトランジスタ（STi）のドレーン電極は透明画素電極（PE）に連結される。透明画素電極（PE）及びカラーフィルタ表示板２００に形成された透明共通電極（CE）間に液晶（LC）が位置する。

したがって、透明画素電極（PE）と透明共通電極（CE）との間に印加された電圧によって液晶配列が制御され、通過される光量が調節されて各ピクセルの階調が表示される。

データ駆動回路１６０は、シフトレジスタ１６４及び５２８個のスイッチングトランジスタ（SWT）を含む。５２８個のスイッチングトランジスタ（SWT）は６６個ずつ８個のデータラインブロック（BL１〜BL８）を形成する。

ここで、データ駆動回路外部連結端子１６３は、６６個のデータ入力端子で構成されている。

このデータ駆動回路外部連結端子１６３の６６個のデータ入力端子には、各データラインブロック（BLi）の６６個のスイッチングトランジスタ（SWT）各々のソース電極が接続されている。つまり、データ駆動回路外部連結端子１６３の６６個のうち１つのデータ入力端子には、データラインブロックＢＬ１〜ＢＬ８それぞれから、合計で８個のスイッチングトランジスタ（SWT）のソース電極が共通に接続されている。また、５２８個のスイッチングトランジスタ（SWT）の各々に対応するデータ線には、スイッチングトランジスタ（SWT）のドレーン電極が連結されている。各データラインブロック（BL１〜BL８）内において、スイッチングトランジスタ（SWT）のゲート電極は、共通に接続されている。ここで、後述のシフトレジスタ１６４の８個の出力端子のうち対応する一つの出力端子に各データラインブロック（BL１〜BL８）のブロック選択端子が連結される。そして、各データラインブロック（BL１〜BL８）内のスイッチングトランジスタ（SWT）のゲート電極は、ブロック選択端子に連結されている。
したがって、５２８個のデータ線は６６個ずつ８個のブロックに分割され、シフトレジスタ１６４の８個のブロック選択信号によって順に各ブロックが選択される。

なお、スイッチングトランジスタ（SWT）は、非晶質シリコン薄膜トランジスタで構成される。

シフトレジスタ１６４は３端子の外部連結端子１６２を通じて第１クロック（CKH）、第２クロック（CKHB）、ブロック選択開示信号（STH）の提供を受ける。シフトレジスタ１６４の出力端子は各々対応するラインブロック等のブロック選択端子に連結される。

図３は図２のデータ駆動回路のシフトレジスタのブロック図である。

図３を参照すれば、本発明によるシフトレジスタ１６４は、９個のステージ（SRH１〜SRH９）が連結されている。つまり、各ステージの出力端子（OUT）が次のステージの入力端子（IN）に連結される。ステージの数は、データ線ブロックに対応される８個のステージ（SRH１〜SRH８）と一つのダミーステージ（SRH９）で構成される。各ステージは、入力端子（IN）、出力端子（OUT）、制御端子（CT）、クロック入力端子（CK）、第１電源電圧端子（VSS）、第２電源電圧端子（VDD）を有する。８個のステージ（SRH１〜SRH８）は、各データラインブロック（BL１〜BL８）のブロック選択端子にブロック選択開示信号（DE１〜DE８）を各々提供する。ブロック選択開示信号は各ラインブロック等のイネーブル信号である。

奇数番目ステージ（SRH１、SRH３、SRH５、SRH７、SRH９）には第１クロック（CKH）が提供され、偶数番目ステージ（SRC２、SRC４、SRH６、SRH８）には第２クロック（CKHB）が提供される。第１クロック（CKH）及び第２クロック（CKHB）は互いに反対の位相を有する。クロックCKH、CKHBのデューティ期間は１/６６ms以下とする。

各ステージ等の各制御端子（CT）には、次のステージの出力信号が制御信号として制御端子（CT）に入力される。つまり、制御端子（CT）に入力される制御信号は自身の出力信号のデューティ期間分だけ遅延された信号となる。したがって、各ステージの出力信号が順にアクティブ区間（つまり、ハイ状態）を有して発生するため、各出力信号のアクティブ区間で対応されるデータ線ブロックが選択されてイネーブルとなる。

ダミーステージ（SRH９）は、直前のステージ（SRH８）の制御端子（CT）に制御信号を提供するためのものである。
図４は図２のゲート駆動回路に取入れられるシフトレジスタを説明するためのブロック図である。

図４を参照すれば、図２のゲート駆動回路１７０は一つのシフトレジスタで構成されており、このシフトレジスタには複数のステージ（SRC１〜SRC１９３）が連結される。即ち、各ステージの出力端子（OUT）が次のステージの入力端子（IN）に連結されている。ステージはゲート線に対応する１９２個のステージ（SRC１〜SRC１９２）と一つのダミーステージ（SRC１９３）で構成される。各ステージは、入力端子（IN）、出力端子（OUT）、制御端子（CT）、クロック入力端子（CK）、第１電源電圧端子（VSS）、第２電源電圧端子（VDD）を有する。

第１ステージ（SRC１）の入力端子（IN）にはスキャン開示信号（STV）が入力される。ここでスキャン開示信号（STV）は垂直同期信号（Vsync）に同期されたパルスである。

各ステージの出力信号（GOUT１〜GOUT１９２）は対応する各ゲート線に連結されている。奇数番目ステージ（SRC１、SRC３、…）には第１クロック（CKV）が提供され、偶数番目ステージ（SRC２、SRC４、…）には第２クロック（CKVB）が提供される。ここで、第１クロック（CKV）及び第２クロック（CKVB）は互いに反対の位相を有している。また、第１クロック（CKV）及び第２クロック（CKVB）のデューティ期間は１６．６/１９２msになる。

各ステージ（SRC１、SRC２、SRC３、…）の各制御端子（CT）には、次のステージ（SRC２、SRC３、SRC４、…）の出力信号（GOUT２、GOUT３、GOUT４）が制御信号として制御端子（CT）に入力される。即ち、制御端子（CT）に入力される制御信号は、自身の出力信号のデューティ期間分だけ遅延された信号になる。
したがって、各ステージの出力信号が順にアクティブ区間（ハイ状態）を有して発生するため、各出力信号のアクティブ区間で対応される水平ラインが選択されるようになる。

このような本発明の実施例で、図１及び図４のように、ゲート駆動回路外部連結端子部１６９に連結され、第１クロック（CKV）、第２クロック（CKVB）を伝達したり、第１電源電圧端子（VSS）、第２電源電圧端子（VDD）を連結する信号線は、ステージ（SRC１、SRC２、SRC３、…）と共に薄膜トランジスタ表示板に形成されている。しかし、このような信号線は少なくとも互いに異なる層に形成されている配線と、その配線を互いに連結する連結部材とを含んでおり、連結部材は互いに異なる配線間に形成されている絶縁膜の接触孔を通じて互いに異なる層から形成されている配線を電気的に連結している。これについて図面を参照して具体的に説明する。

図５は図４のシフトレジスタに駆動信号を伝達するための本発明の一実施例による信号線の連結構造を示した配置図である。図６は図５のVI-VI´線による断面図である。

図５及び図６のように、本発明の実施例による薄膜トランジスタ表示板１００には、絶縁基板１１０上部にクロムまたはモリブデンまたはタンタルまたはチタニウムまたはこれらを含む合金などのように、他の物質と良好な接触特性を有する導電物質で形成される第１導電膜２０１と、アルミニウムまたは銀またはこれらを含む合金などのように、低抵抗の導電物質で形成される第２導電膜２０２とからなる第１配線１２０Ｓが形成されている。

また、窒化ケイ素または酸化ケイ素からなり、第１配線１２０Ｓを覆う第１絶縁膜１４０の上部には、他の物質と良好な接触特性を有する導電物質からなる第１導電膜７０１と、低抵抗の導電物質からなる第２導電膜７０２とを含む第２配線１７０Ｓが形成されている。

第１絶縁膜１４０の上部には、窒化ケイ素などのような無機絶縁物質または低誘電率の有機絶縁物質からなり、第２配線１７０Ｓを覆う第２絶縁膜１８０が形成されている。第２絶縁膜１８０には、第１配線及び第２配線１２０Ｓ、１７０Ｓを露出する接触孔１８２Ｓ、１８７Ｓを有している。この時、図５のように、接触孔１８２Ｓ、１８７Ｓからは第２導電膜２０２、７０２が除去され、第１及び第２配線１２０Ｓ、１７０Ｓの下部膜２０１、７０１が露出されており、接触孔１８２Ｓ、１８７Ｓの側壁は緩慢な傾斜角を有するテーパ構造となっている。これを通じて、後に第２絶縁膜１８０の上部に形成される他の導電膜のプロファイル（profile）を良好なものに形成することができる。この時、第１及び第２配線１２０Ｓ、１７０Ｓを露出する接触孔１８２Ｓ、１８７Ｓは、花形や凹凸構造を有する境界線となっており、第１配線１２０Ｓを露出する接触孔１８２Ｓは第１配線１２０Ｓの境界線を露出し、接触孔１８２Ｓを通じて露出された第１配線１２０Ｓの境界線は花形や凹凸構造を有する。このように、接触孔１８２Ｓ、１８７Ｓ及び第１配線１２０Ｓの境界線が花形や凹凸構造で形成されているため、接触孔１８２Ｓ、１８７Ｓを通じて露出された第１及び第２配線１２０Ｓ、１７０Ｓの下部膜２０１、７０１の面積を広くまたは長く確保することができる。ここで、接触孔１８２Ｓ、１８７Ｓから露出された第１及び第２配線１２０Ｓ、１７０Ｓの下部膜２０１、７０１の一部は、第２絶縁膜１８０の上部に形成される他の導電膜と接する接触部となる。もちろん、第２配線１７０Ｓの境界線が露出されるように、接触孔１８７Ｓも第１配線１２０Ｓを露出する接触孔１８２Ｓと同様に設計することができる。

第２絶縁膜１８０の上部には、導電物質からなり、接触孔１８２Ｓ、１８７Ｓを通じて第１及び第２配線１２０Ｓ、１７０Ｓと接し、これら１２０Ｓ、１７０Ｓを互いに電気的に連結する連結部材１９０Ｓが形成されている。

このような本発明の実施例による薄膜トランジスタ表示板において、第１及び第２配線１２０Ｓ、１７０Ｓとこれら１２０Ｓ、１７０Ｓを互いに電気的に連結する連結部材１９０Ｓは、ゲート駆動回路外部連結端子部１６９と第１電源電圧端子（VSS）とを連結する電源電圧印加用信号線である。この時、第１及び第２配線１２０Ｓ、１７０Ｓを通じて流れる電流は１．５mA程度であり、表示セルアレイ回路１５０（図２参照）を通じて流れる電流の１０倍くらいである。そのため、本発明の実施例では、接触孔１８２Ｓ、１８７Ｓ及び第１または第２配線１２０Ｓ、１７０Ｓの境界線を花形や凹凸構造に形成し、接触孔１８２Ｓ、１８７Ｓを通じて露出された第１及び第２配線１２０Ｓ、１７０Ｓの下部膜２０１、７０１の面積を広く確保することによって、第１及び第２配線１２０Ｓ、１７０Ｓとこれらを連結する連結部材１９０Ｓとの間の接触抵抗を最少に抑えることができる。また、下部膜２０１、７０１が露出される境界線を長く確保することによって、高い電流が流れても第１及び第２配線１２０Ｓ、１７０Ｓとこれらを連結する連結部材１９０Ｓとの間の接触部における断線を防止することができる。また、第１または第２配線１２０Ｓ、１７０Ｓの境界線が露出するように接触孔１８２Ｓ、１８７Ｓを設計する。そのため、製造工程時に第１及び第２配線１２０Ｓ、１７０Ｓの上部膜２０２、７０２を全面エッチングによって除去する時、上部膜２０２、７０２が第１及び第２絶縁膜１４０、１８０の下部までエッチングされアンダーカットが生じても、接触孔１８２Ｓ、１８７Ｓを通じて露出された第１または第２配線１２０Ｓ、１７０Ｓの境界線でアンダーカットが発生することはない。つまり、境界線が露出された下部膜２０１、７０１では、アンダーカットが生じないため、接触部材が良好に接触する。

これにより第１または第２配線１２０Ｓ、１７０Ｓに連結される連結部材１９０Ｓのプロファイルを良好なものに形成することができ、接触部の接触構造を安定に確保し、接触部の信頼度を向上させることができる。

前記の実施例では、電源電圧を伝達する信号線について説明したが、図５のように、ゲート駆動回路外部連結端子部１６９に連結され、第１クロック（CKV）、第２クロック（CKVB）を伝達する信号線を構成する第１及び第２配線１２０Ｖ、１７０Ｖ、１２０Ｂ、１７０Ｂとこれらを露出する接触孔１８２Ｖ、１８７Ｖ、１８２Ｂ、１８７Ｂ、及び接触孔１８２Ｖ、１８７Ｖ、１８２Ｂ、１８７Ｂを通じてこれら１２０Ｖ、１７０Ｖ、１２０Ｂ、１７０Ｂを各々互いに電気的に連結する連結部材１９０Ｖ、１９０Ｂも電源電圧を連結する信号線と同一の構造をとっており、前述した効果と同一の効果がある。

この時、第１及び第２配線１２０Ｓ、１２０Ｖ、１２０Ｂ、１７０Ｓ、１７０Ｖ、１７０Ｂ等は、表示セルアレイ回路１５０（図２参照）のゲート線及びデータ線と各々同一の層からなり、連結部材１９０Ｓ、１９０Ｖ、１９０Ｂは、表示セルアレイ回路１５０（図２参照）の画素電極と同一の層からなりＩＴＯ及びＩＺＯのように透明な導電物質または反射度を有する低抵抗の導電物質からなることができる。また、第１及び第２配線１２０Ｓ、１２０Ｖ、１２０Ｂ、１７０Ｓ、１７０Ｖ、１７０Ｂのうち一つがゲート線またはデータ線からなる場合には、連結部材１９０Ｓ、１９０Ｖ、１９０Ｂはデータ線またはゲート線からなることができる。

一方、第１または第２配線１２０Ｓ、１２０Ｖ、１２０Ｂ、１７０Ｓ、１７０Ｖ、１７０Ｂなどの下部には、製造方法や必要に応じて非晶質シリコン層を残留させることができる。

また、上記の通り、非晶質シリコン薄膜トランジスタ液晶表示装置の薄膜トランジスタ表示基板の上部に、シフトレジスタを含むデータ駆動回路またはゲート駆動回路を配設することによって、別途の駆動回路を設ける必要がない。よって、製造コストを節減することができるとともにスリムな構造を実現することができる。

前記実施例では、信号線の連結構造において連結部材と接する接触面積を極大化したり、接触部にアンダーカットが生じないようにしたり、連結部材のプロファイルを緩慢なものに誘導しているが、信号線の連結構造において連結部材のみの単一膜からなる信号伝達経路を最短にすることができ、これについて図面を参照して具体的に説明する。

図７は図４のシフトレジスタに駆動信号を伝達するための本発明の他の実施例による信号線の連結構造を示した配置図である。図８は図７の信号線連結構造のVIII-VIII´線による断面図である。図９は図７の信号線連結構造のIX-IX´線による断面図である。

図７乃至図９のように、薄膜トランジスタ表示板１００における本発明の他の実施例による信号線の連結構造は、配線の断層及び配置構造において図５及び図６と同一である。つまり、絶縁基板１１０上部に縦方向にのびている第１配線１２０Ｓは、他の物質と良好な接触特性を有する導電物質からなる第１導電膜２０１と低抵抗の導電物質からなる第２導電膜２０２とを含み、第１配線１２０Ｓを覆う第１絶縁膜１４０の上部にも、第１導電膜７０１と第２導電膜７０２とを含む第２配線１７０Ｓが形成されている。第１絶縁膜１４０の上部には、窒化ケイ素などのような無機絶縁物質または低誘電率の有機絶縁物質からなる第２絶縁膜１８０が第２配線１７０Ｓを覆っており、第２絶縁膜１８０は第１絶縁膜１４０と共に第１及び第２配線１２０Ｓ、１７０Ｓを露出する接触孔１８２Ｓ、１８７Ｓを有している。また、第２絶縁膜１８０の上部には、導電物質からなり、接触孔１８２Ｓ、１８７Ｓを通じて第１及び第２配線１２０Ｓ、１７０Ｓと接し、これら１２０Ｓ、１７０Ｓを互いに電気的に連結する連結部材１９０Ｓが形成されている。

しかしながら、図５及び図６と異なり、電源電圧端子（VSS）と電気的に連結されている電源電圧印加用信号線の連結構造において、第１及び第２配線１２０Ｓ、１７０Ｓの境界線は凹凸や歯車構造となっているとともに、互いに対向し、第１及び第２配線１２０Ｓ、１７０Ｓは互いに噛み合うような形となっている。したがって、第１及び第２配線１２０Ｓ、１７０Ｓを露出する各々の接触孔１８２Ｓ、１８７Ｓを通じて第１及び第２配線１２０Ｓ、１７０Ｓを連結する時に、連結部材１９０Ｓの単一膜のみからなる信号伝達経路を、最短に設計することができる。ここで、連結部材１９０Ｓは画素電極と同一の層からなり、ＩＴＯまたはＩＺＯからなっており、金属の導電性物質よりは若干高い比抵抗を有するが、本実施例のように、連結部材１９０Ｓの単一膜のみで形成された信号伝達経路を最短にすることによって、伝達される信号に対する歪曲や信号線の断線を防止することができる。この時、接触部で互いに対向する第１及び第２配線１２０Ｓ、１７０Ｓの境界線間の間隔は２-１０μm範囲であるのが好ましい。

さらに、第１実施例と同様に、接触孔１８２Ｓ、１８７Ｓ及び第１または第２配線１２０Ｓ、１７０Ｓの境界線を歯車や凹凸構造に形成し、接触孔１８２Ｓ、１８７Ｓを通じて露出された第１及び第２配線１２０Ｓ、１７０Ｓの下部膜２０１、７０１の面積を広く確保することによって、第１及び第２配線１２０Ｓ、１７０Ｓとこれらを連結する連結部材１９０Ｓとの間の接触抵抗を最少に抑えることができる。また、下部膜２０１、７０１が露出される境界線を長く確保することによって、高い電流が流れても第１及び第２配線１２０Ｓ、１７０Ｓとこれらを連結する連結部材１９０Ｓとの間の接触部における断線を防止することができる。また、第１または第２配線１２０Ｓ、１７０Ｓの境界線が露出するように接触孔１８２Ｓ、１８７Ｓを設計する。そのため、製造工程時に第１及び第２配線１２０Ｓ、１７０Ｓの上部膜２０２、７０２を全面エッチングによって除去する時、上部膜２０２、７０２が第１及び第２絶縁膜１４０、１８０の下部までエッチングされアンダーカットが生じても、接触孔１８２Ｓ、１８７Ｓを通じて露出された第１または第２配線１２０Ｓ、１７０Ｓの境界線でアンダーカットが発生することはない。つまり、境界線が露出された下部膜２０１、７０１では、アンダーカットが生じないため、接触部材が良好に接触する。

また、上記のように連結部材１９０Ｓが単一膜のみであると、積層工程やパターニング工程を単純化することができる。

以上では、電源電圧を伝達する信号線の連結構造において、第１及び第２絶縁膜１４０、１８０は第１及び第２配線１２０Ｓ、１７０Ｓを露出する接触孔１８２Ｓ、１８７Ｓを各々有している。

しかしながら、絶縁膜１４０、１８０は図９のように、ゲート駆動回路外部連結端子部１６９に連結されており、第１クロック（CKV）または第のクロック（CKVB）を伝達する信号線の連結構造では第１及び第２絶縁膜１４０、１８０の接触孔１８２Ｖ、１８２Ｂが第１及び第２配線１２０Ｖ、１７０Ｖ、１２０Ｂ、１７０Ｂを共通に露出している。

以上実施例を参照して説明したが、該当技術分野の熟練した当業者は特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更することができる。

本発明の実施例による液晶表示装置の構造の分解斜視図である。 本発明の実施例による液晶表示装置の薄膜トランジスタ表示板の構成を示した図面である。 図２のデータ駆動回路のシフトレジスタのブロック図である。 図２のゲート駆動回路に採用されるシフトレジスタを説明するためのブロック図である。 図４のシフトレジスタに駆動信号を伝達するための本発明の一実施例による信号線の配置図である。 図５のVI-VI´線による断面図である。 図４のシフトレジスタに駆動信号を伝達するための本発明の他の実施例による信号線の配置図である。 図７の信号線の連結構造のVIII-VIII´線による断面図である。 図７の信号線の連結構造のIX-IX´線による断面図である。

符号の説明

１００ 薄膜トランジスタ表示板
２００ カラーフィルタ表示板
３００ 液晶パネルアセンブリー
３４０ バックライトアセンブリー
３２０ シャシー
３２０ カバー
１７０、１６４ シフトレジスタ

Claims (21)

1. 絶縁基板上部に形成されている複数のゲート線、複数のデータ線、薄膜トランジスタ、及び画素電極を含む表示セルアレイ回路、
   複数の前記データ線に送られるデータ信号を伝達するデータ駆動回路、
   前記基板上部に形成され、複数の前記ゲート線に走査信号またはゲート信号を伝達するゲート駆動回路、
   前記基板上部に形成されて外部から前記ゲート駆動回路に電源電圧またはタイミング信号を伝達し、互いに異なる層で形成される第１配線及び第２配線と前記第１配線及び第２配線を覆う絶縁膜の接触孔を通じて前記第１及び第２配線と接触して前記第１配線及び第２配線を連結する連結部材を有する複数の信号線を含む、薄膜トランジスタ表示板において、
   前記接触孔の境界線は花形や凹凸構造を有する、薄膜トランジスタ表示板。
2. 前記接触孔から前記第１配線または第２配線の境界線が露出されている、請求項１に記載の薄膜トランジスタ表示板。
3. 前記接触孔を通じて露出された前記第１配線または第２配線の境界線は花形や凹凸構造を有する、請求項２に記載の薄膜トランジスタ表示板。
4. 前記第１配線または第２配線は、アルミニウムやアルミニウム合金、または銀や銀合金を含む第１導電膜と、クロムまたはモリブデンまたはチタニウムまたはタンタルを含む第２導電膜とを含む、請求項１に記載の薄膜トランジスタ表示板。
5. 前記接触孔から露出された第１配線または第２配線では前記第２導電膜が露出されている、請求項４に記載の薄膜トランジスタ表示板。
6. 前記第１配線または第２配線は、前記ゲート線または前記データ線と同一の層から形成される、請求項１に記載の薄膜トランジスタ表示板。
7. 前記連結部材は、前記画素電極と同一の層から形成される、請求項１に記載の薄膜トランジスタ表示板。
8. 前記連結部材は、前記ゲート線または前記データ線と同一の層から形成される、請求項１に記載の薄膜トランジスタ表示板。
9. 前記ゲート駆動回路は、複数のステージが従属連結され、第１ステージには開示信号が入力端子に結合され、各前記ステージの出力信号を順に出力するシフトレジスタで構成し、前記シフトレジスタの奇数番目ステージには第１クロックと、前記第１クロックの出力を除去するための第１制御信号が提供され、偶数番目ステージには前記第１クロックに位相反転された第２クロックと、前記第２クロックの出力を除去するための第２制御信号が提供される、請求項１に記載の薄膜トランジスタ表示板。
10. 絶縁基板上部に形成されている複数のゲート線、複数のデータ線、薄膜トランジスタ、及び画素電極を含む表示セルアレイ回路、
    複数の前記データ線に送られるデータ信号を伝達するデータ駆動回路、
    前記基板上部に形成され、複数の前記ゲート線に走査信号またはゲート信号を伝達するゲート駆動回路、
    前記基板上部に形成されて外部から前記ゲート駆動回路に電源電圧またはタイミング信号を伝達し、互いに異なる層からなる第１配線及び第２配線と、前記第１及び第２配線を覆う絶縁膜の接触孔を通じて前記第１及び第２配線と接触し、前記第１及び第２配線を連結する連結部材を含む複数の信号線を含む、薄膜トランジスタ表示板において、
    前記第１配線または第２配線の境界線は歯車や凹凸構造を有し、互いに対向して噛み合うように形成されている薄膜トランジスタ表示板。
11. 前記接触孔から前記第１配線または第２配線の境界線が露出されている、請求項１０に記載の薄膜トランジスタ表示板。
12. 前記接触孔は、前記第１配線及び第２配線に対し各々形成されている、請求項１０に記載の薄膜トランジスタ表示板。
13. 前記接触孔は、前記第１配線及び第２配線を共通に露出する、請求項１０に記載の薄膜トランジスタ表示板。
14. 前記第１配線または第２配線は、前記ゲート線または前記データ線と同一の層から形成される、請求項１０に記載の薄膜トランジスタ表示板。
15. 前記連結部材は、前記画素電極と同一の層から形成さえる、請求項１０に記載の薄膜トランジスタ表示板。
16. 前記連結部材は、前記ゲート線または前記データ線と同一の層から形成される、請求項１０に記載の薄膜トランジスタ表示板。
17. 互いに異なる層から形成される第１配線及び第２配線と前記第１及び第２配線を覆う絶縁膜の接触孔を通じて前記第１及び第２配線と接触して前記第１及び第２配線を連結する連結部材を含む、複数の信号線の連結構造において、
    前記接触孔または前記第１配線または第２配線の境界線は歯車や凹凸構造を有する、信号線の連結構造。
18. 前記接触孔から前記第１配線または第２配線の境界線が露出されている、請求項１７に記載の信号線の連結構造。
19. 前記接触孔を通じて露出された前記第１配線または第２配線の境界線は花形や凹凸構造を有する、請求項１８に記載の信号線の連結構造。
20. 前記接触孔を通じて露出された前記第１配線または第２配線の境界線は互いに対向して噛み合うような形成されている、請求項１７に記載の信号線の連結構造。
21. 前記接触孔は、前記第１配線または第２配線を各々露出したり共通に露出する、請求項１７に記載の信号線の連結構造。
    
    

Images