JP3423165B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3423165B2 JP3423165B2 JP29427296A JP29427296A JP3423165B2 JP 3423165 B2 JP3423165 B2 JP 3423165B2 JP 29427296 A JP29427296 A JP 29427296A JP 29427296 A JP29427296 A JP 29427296A JP 3423165 B2 JP3423165 B2 JP 3423165B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- gate
- gate line
- electrode
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
ックス型液晶表示装置に好適の補助容量の構成に関す
る。
ックス型液晶表示装置に好適の補助容量の構成に関す
る。
【０００２】
【従来の技術】従来のアクティブマトリックス型液晶表
示装置について、図８を用いて説明する。アクティブマ
トリックス型液晶表示装置（以下ＡＭＬＣＤと称する）
においては、図８の等価回路に示すように、各画素ごと
に設けられている薄膜トランジスタ（以下ＴＦＴと称す
る）８０６により、信号の書き込み及び保持を制御して
いる。しかしながら、信号の保持能力はＴＦＴ８０６の
オフ抵抗と画素容量で決まるため、ＴＦＴ８０６のオフ
電流が高い場合には液晶容量ＣLC８０８だけでは不十分
で補助容量ＣS８０９を設ける必要がある。また、ゲー
ト線８０３乃至８０５をＨｉレベルからＬｏレベルに変
化させるとき、ゲート電極８０６ｃとドレイン電極８０
６ｂ間の寄生容量ＣGD８０７による画素電圧の変動が発
生する。さらに、液晶はＯＮ状態とＯＦＦ状態で誘電率
が大きく異なるため、書き込んだ信号電圧と実際の画素
電圧との間に差異が生じる。これらの変動量を低減する
方策としても、液晶容量ＣLC８０８と並列に補助容量Ｃ
S８０９を設けることが一般に行われている。
示装置について、図８を用いて説明する。アクティブマ
トリックス型液晶表示装置（以下ＡＭＬＣＤと称する）
においては、図８の等価回路に示すように、各画素ごと
に設けられている薄膜トランジスタ（以下ＴＦＴと称す
る）８０６により、信号の書き込み及び保持を制御して
いる。しかしながら、信号の保持能力はＴＦＴ８０６の
オフ抵抗と画素容量で決まるため、ＴＦＴ８０６のオフ
電流が高い場合には液晶容量ＣLC８０８だけでは不十分
で補助容量ＣS８０９を設ける必要がある。また、ゲー
ト線８０３乃至８０５をＨｉレベルからＬｏレベルに変
化させるとき、ゲート電極８０６ｃとドレイン電極８０
６ｂ間の寄生容量ＣGD８０７による画素電圧の変動が発
生する。さらに、液晶はＯＮ状態とＯＦＦ状態で誘電率
が大きく異なるため、書き込んだ信号電圧と実際の画素
電圧との間に差異が生じる。これらの変動量を低減する
方策としても、液晶容量ＣLC８０８と並列に補助容量Ｃ
S８０９を設けることが一般に行われている。
【０００３】従来、補助容量を構成する方法として、Ｃ
S専用の共通ラインと画素電極の間で補助容量を構成す
る方法（以下ＣSコモン構造と称する（図９参照））と
画素を駆動するゲート線以外のゲート線と画素電極の間
で補助容量を構成する方法（以下ＣSオンゲート構造と
称する（図８参照））が用いられてきた。
S専用の共通ラインと画素電極の間で補助容量を構成す
る方法（以下ＣSコモン構造と称する（図９参照））と
画素を駆動するゲート線以外のゲート線と画素電極の間
で補助容量を構成する方法（以下ＣSオンゲート構造と
称する（図８参照））が用いられてきた。
【０００４】まず、ＣSコモン構造について説明する。
図９に示すように、各画素がＴＦＴ９０６と、液晶容量
９０８と補助容量（ＣS）９０９とから構成されてい
る。このとき、データ線９０１及び９０２は、ＴＦＴ９
０６のソース電極９０６ａ及びドレイン電極９０６ｂを
介して液晶容量９０８及び補助容量９０９の一方の電極
と接続され、ゲ−ト線９０３乃至９０５は、ＴＦＴ９０
６のゲート電極９０６ｃに接続されている。また、液晶
容量９０８の他方の電極は、液晶層を挟んで対向電極
（図示せず）に接続され、補助容量（ＣS）９０９の他
方の電極は、全画素に共通の共通電極線９１０に接続さ
れている。尚、補助容量（ＣS）９０９は、液晶容量９
０８及びＴＦＴ９０６のリーク電流、ＴＦＴ９０６のゲ
ート電極９０６ｃとドレイン電極９０６ｂ間の寄生容量
（ＣGD）９０７による画素電圧の変動、さらに液晶容量
９０８における表示データ依存性などの影響を最小限に
抑えるためのものである。しかしながら、ＣSコモン構
造は、補助容量を構成するために、新たな信号線（この
場合共通電極線９１０）が必要になり、このことにより
画素の開口率を低下させるという問題が生じていた。
図９に示すように、各画素がＴＦＴ９０６と、液晶容量
９０８と補助容量（ＣS）９０９とから構成されてい
る。このとき、データ線９０１及び９０２は、ＴＦＴ９
０６のソース電極９０６ａ及びドレイン電極９０６ｂを
介して液晶容量９０８及び補助容量９０９の一方の電極
と接続され、ゲ−ト線９０３乃至９０５は、ＴＦＴ９０
６のゲート電極９０６ｃに接続されている。また、液晶
容量９０８の他方の電極は、液晶層を挟んで対向電極
（図示せず）に接続され、補助容量（ＣS）９０９の他
方の電極は、全画素に共通の共通電極線９１０に接続さ
れている。尚、補助容量（ＣS）９０９は、液晶容量９
０８及びＴＦＴ９０６のリーク電流、ＴＦＴ９０６のゲ
ート電極９０６ｃとドレイン電極９０６ｂ間の寄生容量
（ＣGD）９０７による画素電圧の変動、さらに液晶容量
９０８における表示データ依存性などの影響を最小限に
抑えるためのものである。しかしながら、ＣSコモン構
造は、補助容量を構成するために、新たな信号線（この
場合共通電極線９１０）が必要になり、このことにより
画素の開口率を低下させるという問題が生じていた。
【０００５】この問題を解決するために、ＣSオンゲー
ト構造が提案されている。
ト構造が提案されている。
【０００６】次に、ＣSオンゲート構造について説明す
る。図８に示すように、各画素がＴＦＴ８０６と、液晶
容量８０８と補助容量（ＣS）８０９とから構成されて
いる。このとき、データ線８０１及び８０２は、ＴＦＴ
８０６のソース電極８０６ａ及びドレイン電極８０６ｂ
を介して液晶容量８０８及び補助容量（ＣS）８０９の
一方の電極と接続され、ゲ−ト線８０３乃至８０５は、
ＴＦＴ８０６のゲート電極８０６ｃに接続されている。
また、液晶容量８０８の他方の電極は、液晶層を挟んで
対向電極（図示せず）に接続され、補助容量（ＣS）８
０９の他方の電極は、画素を駆動するゲート線以外の隣
接するゲート線に接続されている（例えば、ゲート線８
０３を駆動している場合は、ゲート線８０４に接続され
ている）。尚、補助容量（ＣS）８０９は、液晶容量８
０８及びＴＦＴ８０６のリーク電流、ＴＦＴ８０６のゲ
ート電極８０６ｃとドレイン電極８０６ｂ間の寄生容量
ＣGD８０７による画素電圧の変動、さらに液晶容量８０
８における表示データ依存性などの影響を最小限に抑え
るためのものである。さらに、ＣSオンゲート構造は補
助容量のための新たな信号線を必要としないため、開口
率を向上できるというメリットがある。
る。図８に示すように、各画素がＴＦＴ８０６と、液晶
容量８０８と補助容量（ＣS）８０９とから構成されて
いる。このとき、データ線８０１及び８０２は、ＴＦＴ
８０６のソース電極８０６ａ及びドレイン電極８０６ｂ
を介して液晶容量８０８及び補助容量（ＣS）８０９の
一方の電極と接続され、ゲ−ト線８０３乃至８０５は、
ＴＦＴ８０６のゲート電極８０６ｃに接続されている。
また、液晶容量８０８の他方の電極は、液晶層を挟んで
対向電極（図示せず）に接続され、補助容量（ＣS）８
０９の他方の電極は、画素を駆動するゲート線以外の隣
接するゲート線に接続されている（例えば、ゲート線８
０３を駆動している場合は、ゲート線８０４に接続され
ている）。尚、補助容量（ＣS）８０９は、液晶容量８
０８及びＴＦＴ８０６のリーク電流、ＴＦＴ８０６のゲ
ート電極８０６ｃとドレイン電極８０６ｂ間の寄生容量
ＣGD８０７による画素電圧の変動、さらに液晶容量８０
８における表示データ依存性などの影響を最小限に抑え
るためのものである。さらに、ＣSオンゲート構造は補
助容量のための新たな信号線を必要としないため、開口
率を向上できるというメリットがある。
【０００７】
【発明が解決しようとする課題】しかしながら、ＣSオ
ンゲート構造では、図１０に示すように、ｎ番目のゲー
ト線Ｇ（ｎ）上のＴＦＴのオフ期間に、ｎ番目のゲート
線Ｇ（ｎ）により駆動される画素に設けられている補助
容量ＣSの他方の電極を構成するゲート線Ｇ（ｎ−１）
が、１水平期間にわたりＨｉレベルになる。このとき、
補助容量ＣSを通じて、ゲート線Ｇ（ｎ−１）の電圧変
化が、ｎ番目のゲート線Ｇ（ｎ）により駆動される画素
電極に伝わり、ＴＦＴのソース−ドレイン間に、数１に
示す電圧が印加され、またゲート−ドレイン間に、数２
に示す電圧が印加される。
ンゲート構造では、図１０に示すように、ｎ番目のゲー
ト線Ｇ（ｎ）上のＴＦＴのオフ期間に、ｎ番目のゲート
線Ｇ（ｎ）により駆動される画素に設けられている補助
容量ＣSの他方の電極を構成するゲート線Ｇ（ｎ−１）
が、１水平期間にわたりＨｉレベルになる。このとき、
補助容量ＣSを通じて、ゲート線Ｇ（ｎ−１）の電圧変
化が、ｎ番目のゲート線Ｇ（ｎ）により駆動される画素
電極に伝わり、ＴＦＴのソース−ドレイン間に、数１に
示す電圧が印加され、またゲート−ドレイン間に、数２
に示す電圧が印加される。
【０００８】但し、ＣGDはゲート−ドレイン間寄生容
量、ＶG Hはゲート線のＨｉレベル、ＣLCは液晶容量、Ｖ
G Lはゲート線のＬｏレベル、ＣSは補助容量、ＶDは画素
信号電圧、ＶSはソース信号電圧である。
量、ＶG Hはゲート線のＨｉレベル、ＣLCは液晶容量、Ｖ
G Lはゲート線のＬｏレベル、ＣSは補助容量、ＶDは画素
信号電圧、ＶSはソース信号電圧である。
【０００９】
【数１】
【００１０】
【数２】
【００１１】例えば、画素電極面積が１００μｍ×１０
０μｍ、液晶比誘電率が５、セルギャップが５μｍ、Ｔ
ＦＴのＬ／Ｗ＝１０μｍ／１０μｍ、ゲート絶縁膜の膜
厚が１００ｎｍ（ＳｉＯ2換算）の場合、ゲート−ドレ
イン間寄生容量ＣGDは０．０１８ｐＦ、液晶容量ＣLCは
０．０８８ｐＦとなる。よって、補助容量ＣSが０．２
ｐＦ、ゲート線のＨｉレベルＶG Hが１２Ｖ、ゲート線の
ＬｏレベルＶG Lが−１５Ｖ、ソース信号電圧ＶSが±５
Ｖとすると、最悪の場合（図１０（ａ）及び図１０
（ｂ）に示すタイミングＡ、Ｂ）画素信号電圧ＶDが５
Ｖ、ソース信号電圧ＶSが−５Ｖの時、ソース−ドレイ
ン間電圧ＶDS maxは２７．６Ｖとなり、通常印加される
最大電圧ＶD−ＶS〜±１０Ｖに比べて非常に大きな電圧
となり、オフ電流の増大や信頼性に関して問題が発生す
る可能性がある。
０μｍ、液晶比誘電率が５、セルギャップが５μｍ、Ｔ
ＦＴのＬ／Ｗ＝１０μｍ／１０μｍ、ゲート絶縁膜の膜
厚が１００ｎｍ（ＳｉＯ2換算）の場合、ゲート−ドレ
イン間寄生容量ＣGDは０．０１８ｐＦ、液晶容量ＣLCは
０．０８８ｐＦとなる。よって、補助容量ＣSが０．２
ｐＦ、ゲート線のＨｉレベルＶG Hが１２Ｖ、ゲート線の
ＬｏレベルＶG Lが−１５Ｖ、ソース信号電圧ＶSが±５
Ｖとすると、最悪の場合（図１０（ａ）及び図１０
（ｂ）に示すタイミングＡ、Ｂ）画素信号電圧ＶDが５
Ｖ、ソース信号電圧ＶSが−５Ｖの時、ソース−ドレイ
ン間電圧ＶDS maxは２７．６Ｖとなり、通常印加される
最大電圧ＶD−ＶS〜±１０Ｖに比べて非常に大きな電圧
となり、オフ電流の増大や信頼性に関して問題が発生す
る可能性がある。
【００１２】一方、図１１はＴＦＴ特性の一例である
が、ソース−ドレイン間電圧ＶDSが増加すると、ゲート
−ソース電圧ＶGSに関するオフ電流ＩDの小さい領域が
急激に少なくなり、オフ電流ＩDが増加する傾向があ
る。特に、ゲート−ソース間電圧ＶGSの絶対値が大きく
なると、オフ電流ＩDの増加が顕著になる。よって、こ
の場合に、特に問題となるのは、パネル表示部は数万個
から数十万個のＴＦＴが形成されるため、これらＴＦＴ
の一部の素子の中には、通常印加される電圧（ＶDS〜１
０Ｖ）ではオフ電流ＩDは問題ないが、ソース−ドレイ
ン間電圧ＶDSが高くなると、周囲のＴＦＴより急激にオ
フ電流ＩDが増加するものが存在することである。この
ようなＴＦＴでは、１水平期間（〜３０μｓ）において
ソース−ドレイン間電圧ＶDS maxが高くなるとリーク電
流が増加して画素電圧が低下するため、画素電圧を保持
できなくなる結果、このＴＦＴに接続された画素では輝
点等の表示欠陥として現れる。
が、ソース−ドレイン間電圧ＶDSが増加すると、ゲート
−ソース電圧ＶGSに関するオフ電流ＩDの小さい領域が
急激に少なくなり、オフ電流ＩDが増加する傾向があ
る。特に、ゲート−ソース間電圧ＶGSの絶対値が大きく
なると、オフ電流ＩDの増加が顕著になる。よって、こ
の場合に、特に問題となるのは、パネル表示部は数万個
から数十万個のＴＦＴが形成されるため、これらＴＦＴ
の一部の素子の中には、通常印加される電圧（ＶDS〜１
０Ｖ）ではオフ電流ＩDは問題ないが、ソース−ドレイ
ン間電圧ＶDSが高くなると、周囲のＴＦＴより急激にオ
フ電流ＩDが増加するものが存在することである。この
ようなＴＦＴでは、１水平期間（〜３０μｓ）において
ソース−ドレイン間電圧ＶDS maxが高くなるとリーク電
流が増加して画素電圧が低下するため、画素電圧を保持
できなくなる結果、このＴＦＴに接続された画素では輝
点等の表示欠陥として現れる。
【００１３】例えば、まず、図１０（ａ）に示すよう
に、ｎ番目のゲート線Ｇ（ｎ）により駆動される画素に
設けられている補助容量ＣSの他方の電極を構成するゲ
ート線Ｇ（ｎ−１）の走査順序が、ｎ番目のゲート線Ｇ
（ｎ）の画素書き込みの直前に行われる場合について説
明する。この場合、画素信号電圧ＶD（ｎ）は、タイミ
ングＡでゲート線Ｇ（ｎ−１）の電圧変化の影響を受け
て大きな電圧となり、上記で説明したように、リーク電
流による画素電圧の低下１００１を招く。しかしなが
ら、ゲート線Ｇ（ｎ−１）の信号の書き込みが終了した
直後にゲート線Ｇ（ｎ）の信号の書き込みが行われるた
め、表示上の問題は少ない。
に、ｎ番目のゲート線Ｇ（ｎ）により駆動される画素に
設けられている補助容量ＣSの他方の電極を構成するゲ
ート線Ｇ（ｎ−１）の走査順序が、ｎ番目のゲート線Ｇ
（ｎ）の画素書き込みの直前に行われる場合について説
明する。この場合、画素信号電圧ＶD（ｎ）は、タイミ
ングＡでゲート線Ｇ（ｎ−１）の電圧変化の影響を受け
て大きな電圧となり、上記で説明したように、リーク電
流による画素電圧の低下１００１を招く。しかしなが
ら、ゲート線Ｇ（ｎ−１）の信号の書き込みが終了した
直後にゲート線Ｇ（ｎ）の信号の書き込みが行われるた
め、表示上の問題は少ない。
【００１４】次に、図１０（ｂ）に示すように、ゲート
線を図１０（ａ）に示す場合とは逆方向に走査するよう
な場合、すなわち、ｎ番目のゲート線Ｇ（ｎ）により駆
動される画素に設けられている補助容量ＣSの他方の電
極を構成するゲート線Ｇ（ｎ−１）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの直後に行われる
場合について説明する。この場合、画素信号電圧Ｖ
D（ｎ）は、タイミングＢでゲート線Ｇ（ｎ−１）の電
圧変化の影響を受けて大きな電圧となり、上記で説明し
たように、リーク電流による画素電圧の低下１００２を
招く。よって、画素電圧は保持できなくなり、輝点等の
表示欠陥の表示上の問題が発生する場合がある。
線を図１０（ａ）に示す場合とは逆方向に走査するよう
な場合、すなわち、ｎ番目のゲート線Ｇ（ｎ）により駆
動される画素に設けられている補助容量ＣSの他方の電
極を構成するゲート線Ｇ（ｎ−１）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの直後に行われる
場合について説明する。この場合、画素信号電圧Ｖ
D（ｎ）は、タイミングＢでゲート線Ｇ（ｎ−１）の電
圧変化の影響を受けて大きな電圧となり、上記で説明し
たように、リーク電流による画素電圧の低下１００２を
招く。よって、画素電圧は保持できなくなり、輝点等の
表示欠陥の表示上の問題が発生する場合がある。
【００１５】近年、プロジェクタは机上設置と天井吊り
の両方に対処するように設計されている。このため、ゲ
ート線の走査順序は双方向であることが必要になってい
る。ゲート線の走査順序を双方向にした場合、上記に説
明したような問題が発生する。この問題に対処するため
には、表示に影響のでない範囲でゲート線のＬｏレベル
ＶG Lを設定することが必要である。しかしながら、ＴＦ
Ｔ特性のばらつきのため、ゲート線のＬｏレベルＶG Lの
設定には限界があり、所要の特性を備えたＴＦＴを安定
して得ることが難しく、パネル製造の歩留まり低下を招
いていた。これに対して、パネル設計の点では、補助容
量ＣSを抑制することも可能であるが、通常使用領域で
のオフ電流の問題や画質の問題から限界がある。
の両方に対処するように設計されている。このため、ゲ
ート線の走査順序は双方向であることが必要になってい
る。ゲート線の走査順序を双方向にした場合、上記に説
明したような問題が発生する。この問題に対処するため
には、表示に影響のでない範囲でゲート線のＬｏレベル
ＶG Lを設定することが必要である。しかしながら、ＴＦ
Ｔ特性のばらつきのため、ゲート線のＬｏレベルＶG Lの
設定には限界があり、所要の特性を備えたＴＦＴを安定
して得ることが難しく、パネル製造の歩留まり低下を招
いていた。これに対して、パネル設計の点では、補助容
量ＣSを抑制することも可能であるが、通常使用領域で
のオフ電流の問題や画質の問題から限界がある。
【００１６】このように、従来のＣSオンゲート構造で
はＴＦＴの信頼性、画素信号の保持に問題が発生する。
はＴＦＴの信頼性、画素信号の保持に問題が発生する。
【００１７】したがって、本発明は、上記問題点を解決
するためになされたものであり、ＣSオンゲート構造の
高開口率というメリットを生かしながら、高信頼性、高
保持率を得るＣS構造の液晶表示装置を提供するもので
ある。
するためになされたものであり、ＣSオンゲート構造の
高開口率というメリットを生かしながら、高信頼性、高
保持率を得るＣS構造の液晶表示装置を提供するもので
ある。
【００１８】
【課題を解決するための手段】本発明の液晶表示装置
は、相互に平行になった複数のデータ線と、各データ線
とは直交状態になった複数のゲート線とが格子状に配置
され、前記各データ線と前記各ゲート線とによって構成
される各格子内に、各データ線と各ゲート線との交点に
対応して配置されて各交点を形成するデータ線およびゲ
ート線にそれぞれ接続された画素トランジスタと、該画
素トランジスタにそれぞれ接続された画素電極とがそれ
ぞれ配置されており、ゲート線が走査されることによっ
て、各画素トランジスタに接続された各画素電極がそれ
ぞれ駆動されるアクティブマトリックス型液晶表示装置
において、前記ゲート線は、複数が同時に選択されるよ
うになっており、各画素電極に対して、第１の補助容量
と第２の補助容量とがそれぞれ設けられており、第１お
よび第２の補助容量の一方の電極が、対応する画素電極
に接続された画素トランジスタの電極によってそれぞれ
形成され、第１および第２の補助容量の他方の電極が、
対応する画素電極を駆動するゲート線に隣接する第１ゲ
ート線および該第１ゲート線に隣接する第２ゲート線に
それぞれ接続されるとともに、第１および第２のゲート
線が、対応する画素電極を駆動するゲート線とは同時に
選択されないようになっていることを特徴とする。
は、相互に平行になった複数のデータ線と、各データ線
とは直交状態になった複数のゲート線とが格子状に配置
され、前記各データ線と前記各ゲート線とによって構成
される各格子内に、各データ線と各ゲート線との交点に
対応して配置されて各交点を形成するデータ線およびゲ
ート線にそれぞれ接続された画素トランジスタと、該画
素トランジスタにそれぞれ接続された画素電極とがそれ
ぞれ配置されており、ゲート線が走査されることによっ
て、各画素トランジスタに接続された各画素電極がそれ
ぞれ駆動されるアクティブマトリックス型液晶表示装置
において、前記ゲート線は、複数が同時に選択されるよ
うになっており、各画素電極に対して、第１の補助容量
と第２の補助容量とがそれぞれ設けられており、第１お
よび第２の補助容量の一方の電極が、対応する画素電極
に接続された画素トランジスタの電極によってそれぞれ
形成され、第１および第２の補助容量の他方の電極が、
対応する画素電極を駆動するゲート線に隣接する第１ゲ
ート線および該第１ゲート線に隣接する第２ゲート線に
それぞれ接続されるとともに、第１および第２のゲート
線が、対応する画素電極を駆動するゲート線とは同時に
選択されないようになっていることを特徴とする。
【００１９】また、本発明の液晶表示装置は、相互に平
行になった複数のデータ線と、各データ線とは直交状態
になった複数のゲート線とが格子状に配置され、前記各
データ線と前記各ゲート線とによって構成される各格子
内に、各データ線と各ゲート線との交点に対応して配置
されて各交点を形成するデータ線およびゲート線にそれ
ぞれ接続された画素トランジスタと、該画素トランジス
タにそれぞれ接続された画素電極とがそれぞれ配置され
ており、ゲート線が走査されることによって、各画素ト
ランジスタに接続された各画素電極がそれぞれ駆動され
るアクティブマトリックス型液晶表示装置において、前
記ゲート線は、複数が同時に選択されるようになってお
り、各画素電極に対して、第１の補助容量と第２の補助
容量とがそれぞれ設けられており、第１および第２の補
助容量の一方の電極が、対応する画素電極に接続された
画素トランジスタの電極によってそれぞれ形成され、第
１および第２の補助容量の他方の電極が、対応する画素
電極を駆動するゲート線の両側に隣接する第１および第
２の各ゲート線にそれぞれ接続されるとともに、第１お
よび第２のゲート線が、対応する画素電極を駆動するゲ
ート線とは同時に選択されないようになっていることを
特徴とする。
行になった複数のデータ線と、各データ線とは直交状態
になった複数のゲート線とが格子状に配置され、前記各
データ線と前記各ゲート線とによって構成される各格子
内に、各データ線と各ゲート線との交点に対応して配置
されて各交点を形成するデータ線およびゲート線にそれ
ぞれ接続された画素トランジスタと、該画素トランジス
タにそれぞれ接続された画素電極とがそれぞれ配置され
ており、ゲート線が走査されることによって、各画素ト
ランジスタに接続された各画素電極がそれぞれ駆動され
るアクティブマトリックス型液晶表示装置において、前
記ゲート線は、複数が同時に選択されるようになってお
り、各画素電極に対して、第１の補助容量と第２の補助
容量とがそれぞれ設けられており、第１および第２の補
助容量の一方の電極が、対応する画素電極に接続された
画素トランジスタの電極によってそれぞれ形成され、第
１および第２の補助容量の他方の電極が、対応する画素
電極を駆動するゲート線の両側に隣接する第１および第
２の各ゲート線にそれぞれ接続されるとともに、第１お
よび第２のゲート線が、対応する画素電極を駆動するゲ
ート線とは同時に選択されないようになっていることを
特徴とする。
【００２０】前記ゲート線は、双方向に走査される。
【００２１】前記第１および第２の補助容量は、それぞ
れの一方の電極および他方の電極の間に、前記画素トラ
ンジスタのゲート絶縁膜が絶縁層として設けられてい
る。
れの一方の電極および他方の電極の間に、前記画素トラ
ンジスタのゲート絶縁膜が絶縁層として設けられてい
る。
【００２２】
【００２３】
【００２４】以下、上記構成による作用を説明する。
【００２５】本発明の液晶表示装置は、補助容量が、画
素電極に接続された電極と、前記画素を駆動するゲート
線以外の複数のゲート線に接続された電極とから構成さ
れているので、ゲート線１ライン当たりの補助容量ＣS
は１／（複数のゲート線のライン数）になり、補助容量
ＣSを通じてゲート線の電圧変化は、数１によって、画
素電極に印加されるため、補助容量ＣSを通じての電圧
上昇は１／（複数のゲート線のライン数）になる。さら
に、ゲート線の選択が互いに異なる期間に順次行われる
ので、補助容量ＣSを通じての電圧上昇は、互いに異な
る期間に発生することになる。したがって、全補助容量
ＣSを通じての全電圧上昇は、従来の１ラインで構成さ
れるＣSオンゲート構造に比べて、１／（複数のゲート
線のライン数）に低減することができる。
素電極に接続された電極と、前記画素を駆動するゲート
線以外の複数のゲート線に接続された電極とから構成さ
れているので、ゲート線１ライン当たりの補助容量ＣS
は１／（複数のゲート線のライン数）になり、補助容量
ＣSを通じてゲート線の電圧変化は、数１によって、画
素電極に印加されるため、補助容量ＣSを通じての電圧
上昇は１／（複数のゲート線のライン数）になる。さら
に、ゲート線の選択が互いに異なる期間に順次行われる
ので、補助容量ＣSを通じての電圧上昇は、互いに異な
る期間に発生することになる。したがって、全補助容量
ＣSを通じての全電圧上昇は、従来の１ラインで構成さ
れるＣSオンゲート構造に比べて、１／（複数のゲート
線のライン数）に低減することができる。
【００２６】また、前記複数のゲート線は、ゲート線の
走査順序が前記画素を駆動するゲート線の前後であるゲ
ート線に、分割して構成されているので、補助容量ＣS
を通じての電圧上昇は、前記画素を駆動する前後に分割
して発生することになる。したがって、前記画素を駆動
する前のゲート線に接続された補助容量ＣSを通じての
電圧上昇による影響は、この直後に前記画素を駆動して
信号の書き換えをすることになるので、画素電圧信号へ
の影響がなくなる。よって、全補助容量ＣSを通じての
全電圧上昇は、従来の１ラインで構成されるＣSオンゲ
ート構造に比べて、１／（複数のゲート線のライン数）
に低減することを併せて、表示への影響をさらに低減す
ることができる。さらに、この場合、画素電圧信号は、
ゲート線の走査順序を反対から行っても同じ状態になる
ため、この構成によれば、走査順序に関係なく様々なも
のへ適用することができる。
走査順序が前記画素を駆動するゲート線の前後であるゲ
ート線に、分割して構成されているので、補助容量ＣS
を通じての電圧上昇は、前記画素を駆動する前後に分割
して発生することになる。したがって、前記画素を駆動
する前のゲート線に接続された補助容量ＣSを通じての
電圧上昇による影響は、この直後に前記画素を駆動して
信号の書き換えをすることになるので、画素電圧信号へ
の影響がなくなる。よって、全補助容量ＣSを通じての
全電圧上昇は、従来の１ラインで構成されるＣSオンゲ
ート構造に比べて、１／（複数のゲート線のライン数）
に低減することを併せて、表示への影響をさらに低減す
ることができる。さらに、この場合、画素電圧信号は、
ゲート線の走査順序を反対から行っても同じ状態になる
ため、この構成によれば、走査順序に関係なく様々なも
のへ適用することができる。
【００２７】また、前記ゲート線の走査方向が片方向で
ある液晶表示装置であって、前記複数のゲート線は、ゲ
ート線の走査順序が前記画素より前であるゲート線によ
り構成されているので、前記画素を駆動する前のゲート
線に接続された補助容量ＣSを通じての電圧上昇による
影響は、この直後に前記画素を駆動して信号の書き換え
をすることになるので、画素電圧信号への影響がなくな
る。したがって、前記画素を駆動して信号の書き換えを
行ってから、次ぎに補助容量ＣSを通じて電圧変化が起
こるまでの期間を長くすることができ、表示への影響を
低減することができる。
ある液晶表示装置であって、前記複数のゲート線は、ゲ
ート線の走査順序が前記画素より前であるゲート線によ
り構成されているので、前記画素を駆動する前のゲート
線に接続された補助容量ＣSを通じての電圧上昇による
影響は、この直後に前記画素を駆動して信号の書き換え
をすることになるので、画素電圧信号への影響がなくな
る。したがって、前記画素を駆動して信号の書き換えを
行ってから、次ぎに補助容量ＣSを通じて電圧変化が起
こるまでの期間を長くすることができ、表示への影響を
低減することができる。
【００２８】また、前記ゲート線の走査方向が双方向で
ある液晶表示装置であって、前記複数のゲート線は、前
記画素の前後であるゲート線により構成されているの
で、ゲート線の走査方向がいずれであっても、補助容量
ＣSを通じての電圧上昇は、前記画素を駆動する前後に
分割して発生することになる。よって、画素電圧信号は
ゲート線のいずれの走査方向に対しても同じになり、走
査方向が切り替わっても同様の表示を行うことができ
る。
ある液晶表示装置であって、前記複数のゲート線は、前
記画素の前後であるゲート線により構成されているの
で、ゲート線の走査方向がいずれであっても、補助容量
ＣSを通じての電圧上昇は、前記画素を駆動する前後に
分割して発生することになる。よって、画素電圧信号は
ゲート線のいずれの走査方向に対しても同じになり、走
査方向が切り替わっても同様の表示を行うことができ
る。
【００２９】また、同時に複数のゲート線が選択される
液晶表示装置であって、前記補助容量の一方の電極を構
成する前記複数のゲート線は、同時に選択されないゲー
ト線により構成されているので、ゲート線を１ラインづ
つ選択して駆動する場合と同様に、補助容量ＣSを通じ
ての電圧変化を低減することができる。
液晶表示装置であって、前記補助容量の一方の電極を構
成する前記複数のゲート線は、同時に選択されないゲー
ト線により構成されているので、ゲート線を１ラインづ
つ選択して駆動する場合と同様に、補助容量ＣSを通じ
ての電圧変化を低減することができる。
【００３０】また、前記補助容量は、前記画素トランジ
スタのゲート絶縁膜を絶縁層とするので、従来の画素電
極の下層の層間絶縁膜を用いた構成に比べると、ゲート
絶縁膜の膜厚が薄いことにより、従来の補助容量ＣSを
得るのに必要になる面積に対して小さくすることができ
る。従って、補助容量ＣSの大きさが小さくなった分、
画素の開口率を大きくすることができ、液晶表示装置の
明るさを向上することができる。
スタのゲート絶縁膜を絶縁層とするので、従来の画素電
極の下層の層間絶縁膜を用いた構成に比べると、ゲート
絶縁膜の膜厚が薄いことにより、従来の補助容量ＣSを
得るのに必要になる面積に対して小さくすることができ
る。従って、補助容量ＣSの大きさが小さくなった分、
画素の開口率を大きくすることができ、液晶表示装置の
明るさを向上することができる。
【００３１】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。
に説明する。
【００３２】本実施の形態では、ゲート線により駆動さ
れる画素に設けられている補助容量ＣSについて、この
補助容量ＣSの他方の電極を構成するゲート線が、ゲー
ト線により駆動されている画素の直前の２ラインのゲー
ト線で構成される場合（実施の形態１）、ゲート線によ
り駆動される画素に設けられている補助容量ＣSについ
て、この補助容量ＣSの他方の電極を構成するゲート線
が、ゲート線により駆動されている画素の前後の２ライ
ンのゲート線で構成される場合（実施の形態２）、ゲー
ト線により駆動される画素に設けられている補助容量Ｃ
Sについて、この補助容量ＣSの他方の電極を構成するゲ
ート線が、ゲート線により駆動されている画素の直前の
１ラインのゲート線で構成される場合（比較例）に示す
ような構成の液晶表示装置について説明する。尚、作製
プロセスは、すべての実施の形態に共通している。
れる画素に設けられている補助容量ＣSについて、この
補助容量ＣSの他方の電極を構成するゲート線が、ゲー
ト線により駆動されている画素の直前の２ラインのゲー
ト線で構成される場合（実施の形態１）、ゲート線によ
り駆動される画素に設けられている補助容量ＣSについ
て、この補助容量ＣSの他方の電極を構成するゲート線
が、ゲート線により駆動されている画素の前後の２ライ
ンのゲート線で構成される場合（実施の形態２）、ゲー
ト線により駆動される画素に設けられている補助容量Ｃ
Sについて、この補助容量ＣSの他方の電極を構成するゲ
ート線が、ゲート線により駆動されている画素の直前の
１ラインのゲート線で構成される場合（比較例）に示す
ような構成の液晶表示装置について説明する。尚、作製
プロセスは、すべての実施の形態に共通している。
【００３３】以下に、作製プロセスについて図７に従っ
て説明する。
て説明する。
【００３４】まず、図７（ａ）に示すように、ガラス基
板７０１上にスパッタ法によりＳｉＯ2膜をベースコー
ト層として形成した後、基板温度４５０℃でＳｉ2Ｈ6を
用いたＬＰＣＶＤ法により非晶質シリコン（以下ａ−Ｓ
ｉ）膜７０２を５０ｎｍ成膜する。
板７０１上にスパッタ法によりＳｉＯ2膜をベースコー
ト層として形成した後、基板温度４５０℃でＳｉ2Ｈ6を
用いたＬＰＣＶＤ法により非晶質シリコン（以下ａ−Ｓ
ｉ）膜７０２を５０ｎｍ成膜する。
【００３５】次に、図７（ｂ）に示すように、エキシマ
レーザーアニールにより多結晶シリコン（以下ｐｏｌｙ
−Ｓｉ）膜７０５を形成する。次にｐｏｌｙ−Ｓｉ膜７
０５をパターニングした後、ＴＦＴ領域をレジスト７０
４で保護して補助容量ＣS領域にイオン注入によりリン
イオン７０３を１×１０15ｃｍ-2注入する。
レーザーアニールにより多結晶シリコン（以下ｐｏｌｙ
−Ｓｉ）膜７０５を形成する。次にｐｏｌｙ−Ｓｉ膜７
０５をパターニングした後、ＴＦＴ領域をレジスト７０
４で保護して補助容量ＣS領域にイオン注入によりリン
イオン７０３を１×１０15ｃｍ-2注入する。
【００３６】次に、図７（ｃ）に示すように、レジスト
を除去した後、スパッタ法によりゲート絶縁膜７０８と
してＳｉＯ2膜を１００ｎｍ成膜し、６００℃の熱アニ
ールにより緻密化を行う。次に、スパッタ法によりＴａ
を成膜、パターニングしてゲート電極７０６兼補助容量
ＣS電極７０７とした。
を除去した後、スパッタ法によりゲート絶縁膜７０８と
してＳｉＯ2膜を１００ｎｍ成膜し、６００℃の熱アニ
ールにより緻密化を行う。次に、スパッタ法によりＴａ
を成膜、パターニングしてゲート電極７０６兼補助容量
ＣS電極７０７とした。
【００３７】次に、図７（ｄ）に示すように、ＴＦＴ領
域にゲート電極７０６をマスクとして自己整合的にリン
イオン７０９を１×１０15ｃｍ-2注入する。
域にゲート電極７０６をマスクとして自己整合的にリン
イオン７０９を１×１０15ｃｍ-2注入する。
【００３８】次に、図７（ｅ）に示すように、層間絶縁
膜７１０としてスパッタ法によりＳｉＯ2膜を４００ｎ
ｍ成膜した後、６００℃で活性化アニールを行う。
膜７１０としてスパッタ法によりＳｉＯ2膜を４００ｎ
ｍ成膜した後、６００℃で活性化アニールを行う。
【００３９】その後、図７（ｆ）に示すように、コンタ
クトホールを形成し、スパッタ法によりＡｌを成膜、パ
ターニングしてソース線７１１、ドレイン電極７１２を
形成する。次に、ＩＴＯをスパッタ法により成膜、パタ
ーニングして、画素電極７１３とする。このようにし
て、ＴＦＴ領域７１４と補助容量ＣS領域７１５を形成
した。
クトホールを形成し、スパッタ法によりＡｌを成膜、パ
ターニングしてソース線７１１、ドレイン電極７１２を
形成する。次に、ＩＴＯをスパッタ法により成膜、パタ
ーニングして、画素電極７１３とする。このようにし
て、ＴＦＴ領域７１４と補助容量ＣS領域７１５を形成
した。
【００４０】次に、このように作製された基板上に配向
膜を形成し、ラビング処理を行い、対向基板を貼り合わ
せ、基板間への液晶注入を行い、最後にドライバＩＣを
実装して、液晶表示装置を作製した。
膜を形成し、ラビング処理を行い、対向基板を貼り合わ
せ、基板間への液晶注入を行い、最後にドライバＩＣを
実装して、液晶表示装置を作製した。
【００４１】本発明の作製プロセスについて説明したよ
うに、補助容量ＣSを構成する絶縁膜として、ゲート絶
縁膜を用いて構成している。このような構成とすること
で、従来の画素電極の下層の層間絶縁膜を用いた構成に
比べると、ゲート絶縁膜の膜厚が薄いので、従来の補助
容量ＣSを得るのに必要になる面積に対して小さくする
ことができる。従って、補助容量ＣSの大きさが小さく
なった分、画素の開口率を大きくすることができ、液晶
表示装置の明るさを向上することができる。
うに、補助容量ＣSを構成する絶縁膜として、ゲート絶
縁膜を用いて構成している。このような構成とすること
で、従来の画素電極の下層の層間絶縁膜を用いた構成に
比べると、ゲート絶縁膜の膜厚が薄いので、従来の補助
容量ＣSを得るのに必要になる面積に対して小さくする
ことができる。従って、補助容量ＣSの大きさが小さく
なった分、画素の開口率を大きくすることができ、液晶
表示装置の明るさを向上することができる。
【００４２】（実施の形態１）本実施の形態１では、ゲ
ート線により駆動される画素に設けられている補助容量
ＣSについて、この補助容量ＣSの他方の電極を構成する
ゲート線が、ゲート線により駆動されている画素の直前
の２ラインのゲート線で構成される場合について説明す
る。図１は本実施の形態１の等価回路を示す図であり、
図２は図１の構成を示す平面図であり、図３は本実施の
形態１の構成を駆動するタイミングチャートを示す図で
ある。
ート線により駆動される画素に設けられている補助容量
ＣSについて、この補助容量ＣSの他方の電極を構成する
ゲート線が、ゲート線により駆動されている画素の直前
の２ラインのゲート線で構成される場合について説明す
る。図１は本実施の形態１の等価回路を示す図であり、
図２は図１の構成を示す平面図であり、図３は本実施の
形態１の構成を駆動するタイミングチャートを示す図で
ある。
【００４３】本実施の形態の液晶表示装置は、図１に示
すように、各画素がＴＦＴ１０７と、液晶容量１０９と
第一の補助容量（ＣS１）１１０と第二の補助容量（ＣS
２）１１１とから構成されている。このとき、データ線
１０１及び１０２は、ＴＦＴ１０７のソース電極１０７
ａ及びドレイン電極１０７ｂを介して液晶容量１０９、
第一の補助容量１１０及び第二の補助容量１１１の一方
の電極と接続され、ゲート線１０３乃至１０６は、ＴＦ
Ｔ１０７のゲート電極１０７ｃに接続されている。ま
た、液晶容量１０９の他方の電極は、液晶層を挟んで対
向電極（図示せず）に接続され、補助容量の他方の電極
は、画素を駆動するゲート線以外の隣接するゲート線に
接続されている。本実施の形態１では、２個の補助容量
をそれぞれ異なるゲート線に接続している。具体的に
は、ゲート線１０３に接続された画素の第一の補助容量
１１０は、ゲート線１０４に接続されており、ゲート線
１０３に接続された画素の第二の補助容量１１１は、ゲ
ート線１０５に接続されている。以下同様に、ゲート線
１０４に接続された画素の第一の補助容量１１０は、ゲ
ート線１０５に、第二の補助容量１１１は、ゲート線１
０６に接続されている。尚、第一の補助容量１１０及び
第二の補助容量１１１は、液晶容量１０９及びＴＦＴ１
０７のリーク電流、ＴＦＴ１０７のゲート電極１０７ｃ
とドレイン電極１０７ｂ間の寄生容量ＣGD１０８による
画素電圧の変動、さらに液晶容量１０９における表示デ
ータ依存性などの影響を最小限に抑えるためのものであ
る。
すように、各画素がＴＦＴ１０７と、液晶容量１０９と
第一の補助容量（ＣS１）１１０と第二の補助容量（ＣS
２）１１１とから構成されている。このとき、データ線
１０１及び１０２は、ＴＦＴ１０７のソース電極１０７
ａ及びドレイン電極１０７ｂを介して液晶容量１０９、
第一の補助容量１１０及び第二の補助容量１１１の一方
の電極と接続され、ゲート線１０３乃至１０６は、ＴＦ
Ｔ１０７のゲート電極１０７ｃに接続されている。ま
た、液晶容量１０９の他方の電極は、液晶層を挟んで対
向電極（図示せず）に接続され、補助容量の他方の電極
は、画素を駆動するゲート線以外の隣接するゲート線に
接続されている。本実施の形態１では、２個の補助容量
をそれぞれ異なるゲート線に接続している。具体的に
は、ゲート線１０３に接続された画素の第一の補助容量
１１０は、ゲート線１０４に接続されており、ゲート線
１０３に接続された画素の第二の補助容量１１１は、ゲ
ート線１０５に接続されている。以下同様に、ゲート線
１０４に接続された画素の第一の補助容量１１０は、ゲ
ート線１０５に、第二の補助容量１１１は、ゲート線１
０６に接続されている。尚、第一の補助容量１１０及び
第二の補助容量１１１は、液晶容量１０９及びＴＦＴ１
０７のリーク電流、ＴＦＴ１０７のゲート電極１０７ｃ
とドレイン電極１０７ｂ間の寄生容量ＣGD１０８による
画素電圧の変動、さらに液晶容量１０９における表示デ
ータ依存性などの影響を最小限に抑えるためのものであ
る。
【００４４】さらに、ゲート線、画素電極及び２個の補
助容量の配置について、図２に従って説明する。
助容量の配置について、図２に従って説明する。
【００４５】ゲート線Ｇ（ｎ）に接続された画素につい
て説明する。ゲート線Ｇ（ｎ）に接続された画素は、画
素電極ＰＩＸ（ｎ）、第一の補助容量ＣS１（ｎ）１１
０及び第二の補助容量ＣS２（ｎ）１１１により構成さ
れている。第一の補助容量ＣS１（ｎ）は、ゲート線Ｇ
（ｎ−１）から画素電極ＰＩＸ（ｎ）の方向に延設され
た部分と、ゲート絶縁膜を介して、画素ＰＩＸ（ｎ）を
駆動するＴＦＴのドレイン領域から延設された部分とか
ら構成されている（図７（ｆ）の補助容量ＣS領域７１
５を参照）。一方、第二の補助容量ＣS２（ｎ）は、ゲ
ート線Ｇ（ｎ−２）から画素電極ＰＩＸ（ｎ−１）の方
向に延設された部分と、ゲート絶縁膜を介して、画素Ｐ
ＩＸ（ｎ）を駆動するＴＦＴのドレイン領域から延設さ
れ、しかも第一の補助容量ＣS１（ｎ）からさらに延長
された部分とから構成されている。このように、２本の
近接するゲート線に分割して、補助容量を形成している
ので、１ゲート線当たりの補助容量を従来の半分にする
ことができる。他の画素についても同様に配置されて液
晶表示装置が構成されている。
て説明する。ゲート線Ｇ（ｎ）に接続された画素は、画
素電極ＰＩＸ（ｎ）、第一の補助容量ＣS１（ｎ）１１
０及び第二の補助容量ＣS２（ｎ）１１１により構成さ
れている。第一の補助容量ＣS１（ｎ）は、ゲート線Ｇ
（ｎ−１）から画素電極ＰＩＸ（ｎ）の方向に延設され
た部分と、ゲート絶縁膜を介して、画素ＰＩＸ（ｎ）を
駆動するＴＦＴのドレイン領域から延設された部分とか
ら構成されている（図７（ｆ）の補助容量ＣS領域７１
５を参照）。一方、第二の補助容量ＣS２（ｎ）は、ゲ
ート線Ｇ（ｎ−２）から画素電極ＰＩＸ（ｎ−１）の方
向に延設された部分と、ゲート絶縁膜を介して、画素Ｐ
ＩＸ（ｎ）を駆動するＴＦＴのドレイン領域から延設さ
れ、しかも第一の補助容量ＣS１（ｎ）からさらに延長
された部分とから構成されている。このように、２本の
近接するゲート線に分割して、補助容量を形成している
ので、１ゲート線当たりの補助容量を従来の半分にする
ことができる。他の画素についても同様に配置されて液
晶表示装置が構成されている。
【００４６】次に、本実施の形態１の液晶表示装置を動
作させた場合について図２及び図３に従って説明する。
作させた場合について図２及び図３に従って説明する。
【００４７】図３に示すように、ｎ番目のゲート線Ｇ
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ−２）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの直前に行われる
場合について説明する。この場合、２本の近接するゲー
ト線に分割して、補助容量を形成しているので、１ゲー
ト線当たりの補助容量は従来の半分になり、画素信号電
圧ＶD（ｎ）は、ゲート線Ｇ（ｎ−１）の電圧変化の影
響を受ける部分とゲート線Ｇ（ｎ−２）の電圧変化の影
響を受ける部分に分割され、補助容量を通じての電圧上
昇を低減することができる。このことにより、補助容量
を通じて起こる一時的な画素電圧上昇に起因するリーク
電流による画素電圧の低下を抑制することができ、さら
に液晶表示装置の信頼性を向上することができる。
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ−２）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの直前に行われる
場合について説明する。この場合、２本の近接するゲー
ト線に分割して、補助容量を形成しているので、１ゲー
ト線当たりの補助容量は従来の半分になり、画素信号電
圧ＶD（ｎ）は、ゲート線Ｇ（ｎ−１）の電圧変化の影
響を受ける部分とゲート線Ｇ（ｎ−２）の電圧変化の影
響を受ける部分に分割され、補助容量を通じての電圧上
昇を低減することができる。このことにより、補助容量
を通じて起こる一時的な画素電圧上昇に起因するリーク
電流による画素電圧の低下を抑制することができ、さら
に液晶表示装置の信頼性を向上することができる。
【００４８】本実施の形態１では、ｎ番目のゲート線Ｇ
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ−２）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの直前に行われる
場合について説明したが、ｎ番目のゲート線Ｇ（ｎ）に
より駆動される画素に設けられている第一の補助容量Ｃ
S１（ｎ）の他方の電極を構成するゲート線Ｇ（ｎ−
１）及び第二の補助容量ＣS２（ｎ）の他方の電極を構
成するゲート線Ｇ（ｎ−２）の走査順序が、ｎ番目のゲ
ート線Ｇ（ｎ）の画素書き込みの直後に行われる場合に
ついても、補助容量を通じての電圧上昇を低減する効果
があることはもちろんである。
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ−２）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの直前に行われる
場合について説明したが、ｎ番目のゲート線Ｇ（ｎ）に
より駆動される画素に設けられている第一の補助容量Ｃ
S１（ｎ）の他方の電極を構成するゲート線Ｇ（ｎ−
１）及び第二の補助容量ＣS２（ｎ）の他方の電極を構
成するゲート線Ｇ（ｎ−２）の走査順序が、ｎ番目のゲ
ート線Ｇ（ｎ）の画素書き込みの直後に行われる場合に
ついても、補助容量を通じての電圧上昇を低減する効果
があることはもちろんである。
【００４９】（実施の形態２）本実施の形態２では、ゲ
ート線により駆動される画素に設けられている補助容量
ＣSについて、この補助容量ＣSの他方の電極を構成する
ゲート線が、ゲート線により駆動されている画素の前後
の２ラインのゲート線で構成される場合について説明す
る。図４は本実施の形態２の等価回路を示す図であり、
図５は図４の構成を示す平面図であり、図６は本実施の
形態２の構成を駆動するタイミングチャートを示す図で
ある。
ート線により駆動される画素に設けられている補助容量
ＣSについて、この補助容量ＣSの他方の電極を構成する
ゲート線が、ゲート線により駆動されている画素の前後
の２ラインのゲート線で構成される場合について説明す
る。図４は本実施の形態２の等価回路を示す図であり、
図５は図４の構成を示す平面図であり、図６は本実施の
形態２の構成を駆動するタイミングチャートを示す図で
ある。
【００５０】本実施の形態２の液晶表示装置は、図４に
示すように、各画素がＴＦＴ４０７と、液晶容量４０９
と第一の補助容量４１０と第二の補助容量４１１とから
構成されている。このとき、データ線４０１及び４０２
は、ＴＦＴ４０７のソース電極４０７ａ及びドレイン電
極４０７ｂを介して液晶容量４０９、第一の補助容量４
１０及び第二の補助容量４１１の一方の電極と接続さ
れ、ゲート線４０３乃至４０６は、ＴＦＴ４０７のゲー
ト電極４０７ｃに接続されている。また、液晶容量４０
９の他方の電極は、液晶層を挟んで対向電極（図示せ
ず）に接続され、補助容量の他方の電極は、画素を駆動
するゲート線以外の隣接するゲート線に接続されてい
る。本実施の形態２では、２個の補助容量をそれぞれ異
なるゲート線に接続している。具体的には、ゲート線４
０４に接続された画素の第一の補助容量４１０は、ゲー
ト線４０５に接続されており、ゲート線４０４に接続さ
れた画素の第二の補助容量４１１は、ゲート線４０３に
接続されている。以下同様に、ゲート線４０５に接続さ
れたの画素の第一の補助容量４１０は、ゲート線４０６
に、第二の補助容量４１１は、ゲート線４０４に接続さ
れている。尚、第一の補助容量４１０及び第二の補助容
量４１１は、液晶容量４０９及びＴＦＴ４０７のリーク
電流、ＴＦＴ４０７のゲート電極４０７ｃとドレイン電
極４０７ｂ間の寄生容量ＣGD４０８による画素電圧の変
動、さらに液晶容量４０９における表示データ依存性な
どの影響を最小限に抑えるためのものである。
示すように、各画素がＴＦＴ４０７と、液晶容量４０９
と第一の補助容量４１０と第二の補助容量４１１とから
構成されている。このとき、データ線４０１及び４０２
は、ＴＦＴ４０７のソース電極４０７ａ及びドレイン電
極４０７ｂを介して液晶容量４０９、第一の補助容量４
１０及び第二の補助容量４１１の一方の電極と接続さ
れ、ゲート線４０３乃至４０６は、ＴＦＴ４０７のゲー
ト電極４０７ｃに接続されている。また、液晶容量４０
９の他方の電極は、液晶層を挟んで対向電極（図示せ
ず）に接続され、補助容量の他方の電極は、画素を駆動
するゲート線以外の隣接するゲート線に接続されてい
る。本実施の形態２では、２個の補助容量をそれぞれ異
なるゲート線に接続している。具体的には、ゲート線４
０４に接続された画素の第一の補助容量４１０は、ゲー
ト線４０５に接続されており、ゲート線４０４に接続さ
れた画素の第二の補助容量４１１は、ゲート線４０３に
接続されている。以下同様に、ゲート線４０５に接続さ
れたの画素の第一の補助容量４１０は、ゲート線４０６
に、第二の補助容量４１１は、ゲート線４０４に接続さ
れている。尚、第一の補助容量４１０及び第二の補助容
量４１１は、液晶容量４０９及びＴＦＴ４０７のリーク
電流、ＴＦＴ４０７のゲート電極４０７ｃとドレイン電
極４０７ｂ間の寄生容量ＣGD４０８による画素電圧の変
動、さらに液晶容量４０９における表示データ依存性な
どの影響を最小限に抑えるためのものである。
【００５１】さらに、ゲート線、画素電極及び２個の補
助容量の配置について、図５に従って説明する。
助容量の配置について、図５に従って説明する。
【００５２】ゲート線Ｇ（ｎ）に接続された画素につい
て説明する。ゲート線Ｇ（ｎ）に接続された画素は、画
素電極ＰＩＸ（ｎ）、第一の補助容量ＣS１（ｎ）４１
０及び第二の補助容量ＣS２（ｎ）４１１により構成さ
れている。第一の補助容量ＣS１（ｎ）は、ゲート線Ｇ
（ｎ−１）から画素電極ＰＩＸ（ｎ）の方向に延設され
た部分と、ゲート絶縁膜を介して、画素ＰＩＸ（ｎ）を
駆動するＴＦＴのドレイン領域から延設された部分とか
ら構成されている（図７（ｆ）の補助容量ＣS領域７１
５を参照）。一方、第二の補助容量ＣS２（ｎ）は、ゲ
ート線Ｇ（ｎ＋１）から画素電極ＰＩＸ（ｎ＋１）の方
向に延設された部分と、ゲート絶縁膜を介して、画素Ｐ
ＩＸ（ｎ）を駆動するＴＦＴのドレイン領域から延設さ
れ、しかも第一の補助容量ＣS１（ｎ）から分岐して延
長された部分とから構成されている。このように、２本
の近接するゲート線に分割して、補助容量を形成してい
るので、１ゲート線当たりの補助容量を従来の半分にす
ることができる。他の画素についても同様に配置されて
液晶表示装置が構成されている。
て説明する。ゲート線Ｇ（ｎ）に接続された画素は、画
素電極ＰＩＸ（ｎ）、第一の補助容量ＣS１（ｎ）４１
０及び第二の補助容量ＣS２（ｎ）４１１により構成さ
れている。第一の補助容量ＣS１（ｎ）は、ゲート線Ｇ
（ｎ−１）から画素電極ＰＩＸ（ｎ）の方向に延設され
た部分と、ゲート絶縁膜を介して、画素ＰＩＸ（ｎ）を
駆動するＴＦＴのドレイン領域から延設された部分とか
ら構成されている（図７（ｆ）の補助容量ＣS領域７１
５を参照）。一方、第二の補助容量ＣS２（ｎ）は、ゲ
ート線Ｇ（ｎ＋１）から画素電極ＰＩＸ（ｎ＋１）の方
向に延設された部分と、ゲート絶縁膜を介して、画素Ｐ
ＩＸ（ｎ）を駆動するＴＦＴのドレイン領域から延設さ
れ、しかも第一の補助容量ＣS１（ｎ）から分岐して延
長された部分とから構成されている。このように、２本
の近接するゲート線に分割して、補助容量を形成してい
るので、１ゲート線当たりの補助容量を従来の半分にす
ることができる。他の画素についても同様に配置されて
液晶表示装置が構成されている。
【００５３】次に、本実施の形態２の液晶表示装置を動
作させた場合について図５及び図６に従って説明する。
作させた場合について図５及び図６に従って説明する。
【００５４】図６に示すように、ｎ番目のゲート線Ｇ
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ＋１）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの前後に行われる
場合について説明する。この場合、２本の近接するゲー
ト線に分割して、補助容量を形成しているので、１ゲー
ト線当たりの補助容量は従来の半分になり、画素信号電
圧ＶD（ｎ）は、ゲート線Ｇ（ｎ−１）の電圧変化の影
響を受ける部分とゲート線Ｇ（ｎ＋１）の電圧変化の影
響を受ける部分に分割され、補助容量を通じての電圧上
昇を低減することができる。このことにより、補助容量
を通じて起こる一時的な画素電圧上昇に起因するリーク
電流による画素電圧の低下を抑制することができ、さら
に液晶表示装置の信頼性を向上することができる。
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ＋１）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの前後に行われる
場合について説明する。この場合、２本の近接するゲー
ト線に分割して、補助容量を形成しているので、１ゲー
ト線当たりの補助容量は従来の半分になり、画素信号電
圧ＶD（ｎ）は、ゲート線Ｇ（ｎ−１）の電圧変化の影
響を受ける部分とゲート線Ｇ（ｎ＋１）の電圧変化の影
響を受ける部分に分割され、補助容量を通じての電圧上
昇を低減することができる。このことにより、補助容量
を通じて起こる一時的な画素電圧上昇に起因するリーク
電流による画素電圧の低下を抑制することができ、さら
に液晶表示装置の信頼性を向上することができる。
【００５５】本実施の形態２では、ｎ番目のゲート線Ｇ
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ＋１）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの前後に行われる
ゲート線に接続され、ｎ番目のゲート線Ｇ（ｎ）に対し
て補助容量が対称に配置されており、その構成から明ら
かなように、ゲート線の走査順序を上記説明とは反対に
行っても、補助容量を通じての電圧上昇を低減する効果
が同様にあることはもちろんである。
（ｎ）により駆動される画素に設けられている第一の補
助容量ＣS１（ｎ）の他方の電極を構成するゲート線Ｇ
（ｎ−１）及び第二の補助容量ＣS２（ｎ）の他方の電
極を構成するゲート線Ｇ（ｎ＋１）の走査順序が、ｎ番
目のゲート線Ｇ（ｎ）の画素書き込みの前後に行われる
ゲート線に接続され、ｎ番目のゲート線Ｇ（ｎ）に対し
て補助容量が対称に配置されており、その構成から明ら
かなように、ゲート線の走査順序を上記説明とは反対に
行っても、補助容量を通じての電圧上昇を低減する効果
が同様にあることはもちろんである。
【００５６】したがって、ゲート線の走査方向が双方向
である液晶表示装置の信頼性及び表示品位を向上させる
ことができる。
である液晶表示装置の信頼性及び表示品位を向上させる
ことができる。
【００５７】（比較例）次に、比較例のＣSオンゲート
構造のゲート線、画素電極及び補助容量の配置につい
て、図１２に従って説明する。ゲート線により駆動され
る画素に設けられている補助容量ＣSについて、この補
助容量ＣSの他方の電極を構成するゲート線が、ゲート
線により駆動されている画素の直前の１ラインのゲート
線で構成される場合について説明する。
構造のゲート線、画素電極及び補助容量の配置につい
て、図１２に従って説明する。ゲート線により駆動され
る画素に設けられている補助容量ＣSについて、この補
助容量ＣSの他方の電極を構成するゲート線が、ゲート
線により駆動されている画素の直前の１ラインのゲート
線で構成される場合について説明する。
【００５８】ｎ番目のゲート線Ｇ（ｎ）に接続された画
素について説明する。ｎ番目のゲート線Ｇ（ｎ）に接続
された画素は、画素電極ＰＩＸ（ｎ）及び補助容量ＣS
１（ｎ）により構成されている。補助容量ＣS１（ｎ）
は、ゲート線Ｇ（ｎ−１）から画素電極ＰＩＸ（ｎ）の
方向に延設された部分と、ゲート絶縁膜を介して、画素
ＰＩＸ（ｎ）を駆動するＴＦＴのドレイン領域から延設
された部分とから構成されている（図７（ｆ）の補助容
量ＣS領域７１５を参照）。他の画素についても同様に
配置されて液晶表示装置が構成されている。
素について説明する。ｎ番目のゲート線Ｇ（ｎ）に接続
された画素は、画素電極ＰＩＸ（ｎ）及び補助容量ＣS
１（ｎ）により構成されている。補助容量ＣS１（ｎ）
は、ゲート線Ｇ（ｎ−１）から画素電極ＰＩＸ（ｎ）の
方向に延設された部分と、ゲート絶縁膜を介して、画素
ＰＩＸ（ｎ）を駆動するＴＦＴのドレイン領域から延設
された部分とから構成されている（図７（ｆ）の補助容
量ＣS領域７１５を参照）。他の画素についても同様に
配置されて液晶表示装置が構成されている。
【００５９】（具体例）上記実施の形態１及び実施の形
態２さらに比較例に説明した補助容量の構成を有する液
晶表示装置の特性について説明する。
態２さらに比較例に説明した補助容量の構成を有する液
晶表示装置の特性について説明する。
【００６０】各液晶表示装置のゲート線のＬｏレベルＶ
G Lの駆動マージンについて測定した結果を表１に示す。
G Lの駆動マージンについて測定した結果を表１に示す。
【００６１】ここで、順方向走査とは、ｎ番目のゲート
線Ｇ（ｎ）により駆動される画素に設けられている補助
容量ＣSの他方の電極を構成するゲート線Ｇ（ｎ−１）
の走査順序が、ｎ番目のゲート線Ｇ（ｎ）の画素書き込
みの直前に行われる場合を言う。逆方向走査とは、順方
向走査とは逆方向で、ｎ番目のゲート線Ｇ（ｎ）により
駆動される画素に設けられている補助容量ＣSの他方の
電極を構成するゲート線Ｇ（ｎ−１）の走査順序が、ｎ
番目のゲート線Ｇ（ｎ）の画素書き込みの直後に行われ
る場合を言う。
線Ｇ（ｎ）により駆動される画素に設けられている補助
容量ＣSの他方の電極を構成するゲート線Ｇ（ｎ−１）
の走査順序が、ｎ番目のゲート線Ｇ（ｎ）の画素書き込
みの直前に行われる場合を言う。逆方向走査とは、順方
向走査とは逆方向で、ｎ番目のゲート線Ｇ（ｎ）により
駆動される画素に設けられている補助容量ＣSの他方の
電極を構成するゲート線Ｇ（ｎ−１）の走査順序が、ｎ
番目のゲート線Ｇ（ｎ）の画素書き込みの直後に行われ
る場合を言う。
【００６２】
【表１】
【００６３】この表１に示されているように、順方向走
査の場合には、実施の形態１及び実施の形態２さらに従
来例との間に、あまり大きな差は見られない。しかしな
がら、逆方向走査の場合には、特に従来例においてゲー
ト線のＬｏレベルＶG Lの駆動マージンが狭いことがわか
る。
査の場合には、実施の形態１及び実施の形態２さらに従
来例との間に、あまり大きな差は見られない。しかしな
がら、逆方向走査の場合には、特に従来例においてゲー
ト線のＬｏレベルＶG Lの駆動マージンが狭いことがわか
る。
【００６４】また、ゲート線により駆動される画素に設
けられている補助容量ＣSについて、この補助容量ＣSの
他方の電極を構成するゲート線が、ゲート線により駆動
されている画素の前後の２ラインのゲート線で構成され
る液晶表示装置の場合（実施の形態２）では、順方向走
査及び逆方向走査のいずれの走査順序に対してもゲート
線のＬｏレベルＶG Lの駆動マージンが同じとなってい
る。
けられている補助容量ＣSについて、この補助容量ＣSの
他方の電極を構成するゲート線が、ゲート線により駆動
されている画素の前後の２ラインのゲート線で構成され
る液晶表示装置の場合（実施の形態２）では、順方向走
査及び逆方向走査のいずれの走査順序に対してもゲート
線のＬｏレベルＶG Lの駆動マージンが同じとなってい
る。
【００６５】従って、これらの結果から、本発明に基づ
いた補助容量の構成（実施の形態１及び実施の形態２）
によれば、ゲート線のＬｏレベルＶG Lの駆動可能範囲が
従来例に比較して広くすることができる効果があること
がわかる。
いた補助容量の構成（実施の形態１及び実施の形態２）
によれば、ゲート線のＬｏレベルＶG Lの駆動可能範囲が
従来例に比較して広くすることができる効果があること
がわかる。
【００６６】また、本実施の形態では、ゲート線の駆動
において、１ラインづつ選択して行った場合について説
明したが、同時に複数のゲート線が選択される場合につ
いても、同様に本発明を適用することができる。例え
ば、同時に選択されている複数のゲート線に接続されて
いる画素に設けられている補助容量ＣSにおいて、この
補助容量ＣSの他方の電極を構成するゲート線を、同時
に選択されている複数のゲート線以外で、お互いが異な
る期間に選択される複数のゲート線により構成する。こ
のような構成にすることにより、ゲート線を１ラインづ
つ選択して駆動する場合と同様の効果が得られる。
において、１ラインづつ選択して行った場合について説
明したが、同時に複数のゲート線が選択される場合につ
いても、同様に本発明を適用することができる。例え
ば、同時に選択されている複数のゲート線に接続されて
いる画素に設けられている補助容量ＣSにおいて、この
補助容量ＣSの他方の電極を構成するゲート線を、同時
に選択されている複数のゲート線以外で、お互いが異な
る期間に選択される複数のゲート線により構成する。こ
のような構成にすることにより、ゲート線を１ラインづ
つ選択して駆動する場合と同様の効果が得られる。
【００６７】本実施の形態では、ｐｏｌｙ−Ｓｉ ＴＦ
Ｔを用いた場合について説明したが、本発明はＣSオン
ゲート構造の液晶表示装置であれば、普遍的に適応可能
である。
Ｔを用いた場合について説明したが、本発明はＣSオン
ゲート構造の液晶表示装置であれば、普遍的に適応可能
である。
【００６８】
【発明の効果】本発明の液晶表示装置によれば、ＣSオ
ンゲート構造による高開口率とゲート線のＬｏレベルＶ
G Lの広い動作マージンの両立を図ることが可能となる。
従って、高信頼性、高保持率の補助容量ＣSを備え、表
示品位を向上させた液晶表示装置にすることができる。
ンゲート構造による高開口率とゲート線のＬｏレベルＶ
G Lの広い動作マージンの両立を図ることが可能となる。
従って、高信頼性、高保持率の補助容量ＣSを備え、表
示品位を向上させた液晶表示装置にすることができる。
【００６９】さらに、本発明の液晶表示装置は、補助容
量が、画素電極に接続された電極と、前記画素を駆動す
るゲート線以外の複数のゲート線に接続された電極とか
ら構成されているので、ゲート線１ライン当たりの補助
容量ＣSは１／（複数のゲート線のライン数）になり、
補助容量ＣSを通じてゲート線の電圧変化は、数１によ
って、画素電極に印加されるため、補助容量ＣSを通じ
ての電圧上昇は１／（複数のゲート線のライン数）にな
る。さらに、ゲート線の選択が互いに異なる期間に順次
行われるので、補助容量ＣSを通じての電圧上昇は、互
いに異なる期間に発生することになる。従って、全補助
容量ＣSを通じての全電圧上昇は、従来の１ラインで構
成されるＣSオンゲート構造に比べて、１／（複数のゲ
ート線のライン数）に低減することができる。
量が、画素電極に接続された電極と、前記画素を駆動す
るゲート線以外の複数のゲート線に接続された電極とか
ら構成されているので、ゲート線１ライン当たりの補助
容量ＣSは１／（複数のゲート線のライン数）になり、
補助容量ＣSを通じてゲート線の電圧変化は、数１によ
って、画素電極に印加されるため、補助容量ＣSを通じ
ての電圧上昇は１／（複数のゲート線のライン数）にな
る。さらに、ゲート線の選択が互いに異なる期間に順次
行われるので、補助容量ＣSを通じての電圧上昇は、互
いに異なる期間に発生することになる。従って、全補助
容量ＣSを通じての全電圧上昇は、従来の１ラインで構
成されるＣSオンゲート構造に比べて、１／（複数のゲ
ート線のライン数）に低減することができる。
【００７０】また、前記複数のゲート線は、ゲート線の
走査順序が前記画素を駆動するゲート線の前後であるゲ
ート線に、分割して構成されているので、補助容量ＣS
を通じての電圧上昇は、前記画素を駆動する前後に分割
して発生することになる。したがって、前記画素を駆動
する前のゲート線に接続された補助容量ＣSを通じての
電圧上昇による影響は、この直後に前記画素を駆動して
信号の書き換えをすることになるので、画素電圧信号へ
の影響がなくなる。よって、全補助容量ＣSを通じての
全電圧上昇は、従来の１ラインで構成されるＣSオンゲ
ート構造に比べて、１／（複数のゲート線のライン数）
に低減することを併せて、表示への影響をさらに低減す
ることができる。さらに、この場合、画素電圧信号は、
ゲート線の走査順序を反対から行っても同じ状態になる
ため、この構成によれば、走査順序に関係なく様々なも
のへ適用することができる。
走査順序が前記画素を駆動するゲート線の前後であるゲ
ート線に、分割して構成されているので、補助容量ＣS
を通じての電圧上昇は、前記画素を駆動する前後に分割
して発生することになる。したがって、前記画素を駆動
する前のゲート線に接続された補助容量ＣSを通じての
電圧上昇による影響は、この直後に前記画素を駆動して
信号の書き換えをすることになるので、画素電圧信号へ
の影響がなくなる。よって、全補助容量ＣSを通じての
全電圧上昇は、従来の１ラインで構成されるＣSオンゲ
ート構造に比べて、１／（複数のゲート線のライン数）
に低減することを併せて、表示への影響をさらに低減す
ることができる。さらに、この場合、画素電圧信号は、
ゲート線の走査順序を反対から行っても同じ状態になる
ため、この構成によれば、走査順序に関係なく様々なも
のへ適用することができる。
【００７１】また、前記ゲート線の走査方向が片方向で
ある液晶表示装置であって、前記複数のゲート線は、ゲ
ート線の走査順序が前記画素より前であるゲート線によ
り構成されているので、前記画素を駆動する前のゲート
線に接続された補助容量ＣSを通じての電圧上昇による
影響は、この直後に前記画素を駆動して信号の書き換え
をすることになるので、画素電圧信号への影響がなくな
る。したがって、前記画素を駆動して信号の書き換えを
行ってから、次ぎに補助容量ＣSを通じて電圧変化が起
こるまでの期間を長くすることができ、表示への影響を
低減することができる。
ある液晶表示装置であって、前記複数のゲート線は、ゲ
ート線の走査順序が前記画素より前であるゲート線によ
り構成されているので、前記画素を駆動する前のゲート
線に接続された補助容量ＣSを通じての電圧上昇による
影響は、この直後に前記画素を駆動して信号の書き換え
をすることになるので、画素電圧信号への影響がなくな
る。したがって、前記画素を駆動して信号の書き換えを
行ってから、次ぎに補助容量ＣSを通じて電圧変化が起
こるまでの期間を長くすることができ、表示への影響を
低減することができる。
【００７２】また、前記ゲート線の走査方向が双方向で
ある液晶表示装置であって、前記複数のゲート線は、前
記画素の前後であるゲート線により構成されているの
で、ゲート線の走査方向がいずれであっても、補助容量
ＣSを通じての電圧上昇は、前記画素を駆動する前後に
分割して発生することになる。よって、画素電圧信号は
ゲート線のいずれの走査方向に対しても同じになり、走
査方向が切り替わっても同様の表示を行うことができ
る。
ある液晶表示装置であって、前記複数のゲート線は、前
記画素の前後であるゲート線により構成されているの
で、ゲート線の走査方向がいずれであっても、補助容量
ＣSを通じての電圧上昇は、前記画素を駆動する前後に
分割して発生することになる。よって、画素電圧信号は
ゲート線のいずれの走査方向に対しても同じになり、走
査方向が切り替わっても同様の表示を行うことができ
る。
【００７３】また、同時に複数のゲート線が選択される
液晶表示装置であって、前記補助容量の一方の電極を構
成する前記複数のゲート線は、同時に選択されないゲー
ト線により構成されているので、ゲート線を１ラインづ
つ選択して駆動する場合と同様に、補助容量ＣSを通じ
ての電圧変化を低減することができる。
液晶表示装置であって、前記補助容量の一方の電極を構
成する前記複数のゲート線は、同時に選択されないゲー
ト線により構成されているので、ゲート線を１ラインづ
つ選択して駆動する場合と同様に、補助容量ＣSを通じ
ての電圧変化を低減することができる。
【００７４】また、前記補助容量は、前記画素トランジ
スタのゲート絶縁膜を絶縁層とするので、従来の画素電
極の下層の層間絶縁膜を用いた構成に比べると、ゲート
絶縁膜の膜厚が薄いことにより、従来の補助容量ＣSを
得るのに必要になる面積に対して小さくすることができ
る。従って、補助容量ＣSの大きさが小さくなった分、
画素の開口率を大きくすることができ、液晶表示装置の
明るさを向上することができる。
スタのゲート絶縁膜を絶縁層とするので、従来の画素電
極の下層の層間絶縁膜を用いた構成に比べると、ゲート
絶縁膜の膜厚が薄いことにより、従来の補助容量ＣSを
得るのに必要になる面積に対して小さくすることができ
る。従って、補助容量ＣSの大きさが小さくなった分、
画素の開口率を大きくすることができ、液晶表示装置の
明るさを向上することができる。
【図１】実施の形態１に示す液晶表示装置の等価回路を
示す図である。
示す図である。
【図２】図１の構成を示す平面図である。
【図３】実施の形態１に示す液晶表示装置を駆動するタ
イミングチャートを示す図である。
イミングチャートを示す図である。
【図４】実施の形態２に示す液晶表示装置の等価回路を
示す図である。
示す図である。
【図５】図４の構成を示す平面図である。
【図６】実施の形態２に示す液晶表示装置を駆動するタ
イミングチャートを示す図である。
イミングチャートを示す図である。
【図７】本発明の液晶表示装置を作製する工程図であ
る。
る。
【図８】従来の液晶表示装置のＣSオンゲート構造の等
価回路を示す図である。
価回路を示す図である。
【図９】従来の液晶表示装置のＣSオンコモン構造の等
価回路を示す図である。
価回路を示す図である。
【図１０】従来のＣSオンゲート構造の液晶表示装置を
駆動するタイミングチャートを示す図である。
駆動するタイミングチャートを示す図である。
【図１１】薄膜トランジスタの特性を示す図である。
【図１２】比較例の液晶表示装置のＣSオンゲート構造
の構成を示す平面図である。
の構成を示す平面図である。
１０１、１０２ ソース線
１０３〜１０６ ゲート線
１０７ 薄膜トランジスタ
１０８ ゲート−ドレイン間寄生容量（ＣGD）
１０９ 液晶容量
１１０ 補助容量１（ＣS１）
１１１ 補助容量２（ＣS２）
４０１、４０２ ソース線
４０３〜４０６ ゲート線
４０７ 薄膜トランジスタ
４０８ ゲート−ドレイン間寄生容量（ＣGD）
４０９ 液晶容量
４１０ 補助容量１（ＣS１）
４１１ 補助容量２（ＣS２）
７０１ ガラス基板
７０２ ａ−Ｓｉ膜
７０３ リンイオン
７０４ レジスト
７０５ ｐｏｌｙ−Ｓｉ膜
７０６ ゲート電極
７０７ ＣS電極
７０８ ゲート絶縁膜
７０９ リンイオン
７１０ 層間絶縁膜
７１１ ソース線
７１２ ＩＴＯ電極
７１３ ドレイン電極
７１４ ＴＦＴ領域
７１５ 補助容量ＣS領域
８０１、８０２ ソース線
８０３〜８０５ ゲート線
８０６ 薄膜トランジスタＴＦＴ
８０７ ゲート−ドレイン間寄生容量（ＣGD）
８０８ 液晶容量（ＣLC）
８０９ 補助容量（ＣS）
９０１、９０２ ソース線
９０３〜９０５ ゲート線
９０６ 薄膜トランジスタＴＦＴ
９０７ ゲート−ドレイン間寄生容量（ＣGD）
９０８ 液晶容量
９０９ 補助容量（ＣS）
１００１、１００２ リーク電流による画素電圧の
低下
低下
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G02F 1/13 - 1/141
Claims (4)
- 【請求項１】 相互に平行になった複数のデータ線と、
各データ線とは直交状態になった複数のゲート線とが格
子状に配置され、前記各データ線と前記各ゲート線とに
よって構成される各格子内に、各データ線と各ゲート線
との交点に対応して配置されて各交点を形成するデータ
線およびゲート線にそれぞれ接続された画素トランジス
タと、該画素トランジスタにそれぞれ接続された画素電
極とがそれぞれ配置されており、ゲート線が走査される
ことによって、各画素トランジスタに接続された各画素
電極がそれぞれ駆動されるアクティブマトリックス型液
晶表示装置において、 前記ゲート線は、複数が同時に選択されるようになって
おり、 各画素電極に対して、第１の補助容量と第２の補助容量
とがそれぞれ設けられており、第１および第２の補助容
量の一方の電極が、対応する画素電極に接続された画素
トランジスタの電極によってそれぞれ形成され、第１お
よび第２の補助容量の他方の電極が、対応する画素電極
を駆動するゲート線に隣接する第１ゲート線および該第
１ゲート線に隣接する第２ゲート線にそれぞれ接続され
るとともに、第１および第２のゲート線が、対応する画
素電極を駆動するゲート線とは同時に選択されないよう
になっていることを特徴とする液晶表示装置。 - 【請求項２】 相互に平行になった複数のデータ線と、
各データ線とは直交状態になった複数のゲート線とが格
子状に配置され、前記各データ線と前記各ゲート線とに
よって構成される各格子内に、各データ線と各ゲート線
との交点に対応して配置されて各交点を形成するデータ
線およびゲート線にそれぞれ接続された画素トランジス
タと、該画素トランジスタにそれぞれ接続された画素電
極とがそれぞれ配置されており、ゲート線が走査される
ことによって、各画素トランジスタに接続された各画素
電極がそれぞれ駆動されるアクティブマトリックス型液
晶表示装置において、 前記ゲート線は、複数が同時に選択されるようになって
おり、 各画素電極に対して、第１の補助容量と第２の補助容量
とがそれぞれ設けられており、第１および第２の補助容
量の一方の電極が、対応する画素電極に接続された画素
トランジスタの電極によってそれぞれ形成され、第１お
よび第２の補助容量の他方の電極が、対応する画素電極
を駆動するゲート線の両側に隣接する第１および第２の
各ゲート線にそれぞれ接続されるとともに、第１および
第２のゲート線が、対応する画素電極を駆動するゲート
線とは同時に選択されないようになっていることを特徴
とする液晶表示装置。 - 【請求項３】 前記ゲート線は、双方向に走査される請
求項２記載の液晶表示装置。 - 【請求項４】 前記第１および第２の補助容量は、それ
ぞれの一方の電極および他方の電極の間に、前記画素ト
ランジスタのゲート絶縁膜が絶縁層として設けられてい
ることを特徴とする請求項１または２記載の液晶表示装
置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29427296A JP3423165B2 (ja) | 1996-11-07 | 1996-11-07 | 液晶表示装置 |
| US08/961,137 US5835170A (en) | 1996-11-07 | 1997-10-30 | Active matrix LCD with storage capacitors connected between the pixel electrode and gate lines, none of which is a gate line for driving the pixel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29427296A JP3423165B2 (ja) | 1996-11-07 | 1996-11-07 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10142627A JPH10142627A (ja) | 1998-05-29 |
| JP3423165B2 true JP3423165B2 (ja) | 2003-07-07 |
Family
ID=17805569
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29427296A Expired - Fee Related JP3423165B2 (ja) | 1996-11-07 | 1996-11-07 | 液晶表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5835170A (ja) |
| JP (1) | JP3423165B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001166331A (ja) * | 1999-12-03 | 2001-06-22 | Fujitsu Ltd | 液晶表示装置 |
| GB2372620A (en) * | 2001-02-27 | 2002-08-28 | Sharp Kk | Active Matrix Device |
| KR100838185B1 (ko) * | 2001-09-24 | 2008-06-13 | 엘지디스플레이 주식회사 | 어레이 기판 및 이를 이용한 액정 표시 장치와, 이의 제조방법 |
| GB0130601D0 (en) * | 2001-12-21 | 2002-02-06 | Koninkl Philips Electronics Nv | Active matrix display device |
| KR100975461B1 (ko) | 2002-02-14 | 2010-08-11 | 소니 주식회사 | 액정 표시 장치 |
| FR2848011B1 (fr) * | 2002-12-03 | 2005-12-30 | Thales Sa | Structure de matrice active pour ecran de visualisation et ecran comportant une telle matrice |
| KR100919635B1 (ko) * | 2002-12-31 | 2009-09-30 | 엘지디스플레이 주식회사 | 능동행렬 표시장치 |
| CN1300753C (zh) * | 2003-02-10 | 2007-02-14 | 三洋电机株式会社 | 动态矩阵型显示装置 |
| TWI366054B (en) * | 2003-06-27 | 2012-06-11 | Samsung Electronics Co Ltd | Contact structure of conductive films and thin film transistor array panel including the same |
| KR20050008040A (ko) * | 2003-07-14 | 2005-01-21 | 삼성에스디아이 주식회사 | 주사 전극 라인을 사용하여 저장 캐페시터가 형성된필드-순차형 액정 디스플레이 패널 |
| US7358949B2 (en) * | 2004-02-25 | 2008-04-15 | Au Optronics Corp. | Liquid crystal display device pixel and drive circuit |
| KR100568596B1 (ko) * | 2004-03-25 | 2006-04-07 | 엘지.필립스 엘시디 주식회사 | 일렉트로-루미네센스 표시장치와 그의 구동방법 |
| US20050275352A1 (en) * | 2004-06-14 | 2005-12-15 | Au Optronics Corporation. | Redundant storage capacitor and method for repairing OLED pixels and driving circuits |
| TWI405014B (zh) * | 2007-07-26 | 2013-08-11 | Au Optronics Corp | 液晶顯示器及其驅動方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2549840B2 (ja) * | 1986-03-25 | 1996-10-30 | セイコーエプソン株式会社 | 液晶パネル |
| KR940005124B1 (ko) * | 1989-10-04 | 1994-06-11 | 호시덴 가부시기가이샤 | 액정표시소자 |
| JPH03163529A (ja) * | 1989-11-22 | 1991-07-15 | Sharp Corp | アクティブマトリクス表示装置 |
| JPH0474714A (ja) * | 1990-07-09 | 1992-03-10 | Seiko Epson Corp | Ｔｉ系超伝導材料 |
| US5745090A (en) * | 1994-12-09 | 1998-04-28 | Samsung Electronics Co., Ltd. | Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device |
-
1996
- 1996-11-07 JP JP29427296A patent/JP3423165B2/ja not_active Expired - Fee Related
-
1997
- 1997-10-30 US US08/961,137 patent/US5835170A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10142627A (ja) | 1998-05-29 |
| US5835170A (en) | 1998-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1296438C (en) | Active matrix display device and method for driving the same | |
| US6922183B2 (en) | Multi-domain vertical alignment liquid crystal display and driving method thereof | |
| JP3423165B2 (ja) | 液晶表示装置 | |
| US7750884B2 (en) | Method and apparatus of driving liquid crystal display device | |
| KR101540072B1 (ko) | 액정표시장치 | |
| US20140002762A1 (en) | Liquid crystal drive method and liquid crystal display device | |
| JPH09265112A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR100890026B1 (ko) | 액정 표시 장치의 구동 장치 및 그 방법 | |
| JP3971222B2 (ja) | 液晶表示装置 | |
| WO2011013262A1 (ja) | 液晶表示素子、液晶表示装置、及び、液晶表示素子の表示方法 | |
| JP3361040B2 (ja) | 液晶表示素子 | |
| KR100942836B1 (ko) | 액정표시장치의 구동장치 및 방법 | |
| JPH0772509A (ja) | アクティブマトリックス液晶表示素子 | |
| JP3322948B2 (ja) | 表示装置用アレイ基板及び液晶表示装置 | |
| JP3724163B2 (ja) | 液晶表示素子及び液晶表示装置 | |
| JP3157186B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JPH04318512A (ja) | 薄膜トランジスタ型液晶表示装置 | |
| JP3063732B2 (ja) | 液晶表示装置及びその駆動方法 | |
| JPH05224235A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3476865B2 (ja) | 液晶表示装置の駆動方法 | |
| JP2000241798A (ja) | アクティブマトリクス型液晶表示装置およびその駆動方法（リセット駆動） | |
| JPH05251700A (ja) | 薄膜電界効果型トランジスタ | |
| JP2861266B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP2002098990A (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080425 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090425 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100425 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110425 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120425 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130425 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |