JP2001166331A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2001166331A JP2001166331A JP34530799A JP34530799A JP2001166331A JP 2001166331 A JP2001166331 A JP 2001166331A JP 34530799 A JP34530799 A JP 34530799A JP 34530799 A JP34530799 A JP 34530799A JP 2001166331 A JP2001166331 A JP 2001166331A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- pixel
- capacitance
- voltage
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/137—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering
- G02F1/139—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent
- G02F1/1393—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells characterised by the electro-optical or magneto-optical effect, e.g. field-induced phase transition, orientation effect, guest-host interaction or dynamic scattering based on orientation effects in which the liquid crystal remains transparent the birefringence of the liquid crystal being electrically controlled, e.g. ECB-, DAP-, HAN-, PI-LC cells
Abstract
(57)【要約】
【課題】 １回の走査で表示データ信号に応じた所定の
輝度を得ることができて、動画の表示性能が優れた液晶
表示装置を提供する。 【解決手段】 画素容量に付加する蓄積容量Ｃs0（＝Ｃ
s ＋Ｃsadd）を、走査期間の終了時の前記画素電極の電
圧Ｖ1 における透過率Ｔ1 と、保持期間終了時の前記画
素電極の電圧Ｖ2 における透過率Ｔ2 とが実質的に等し
くなるように設定する。例えば、ノーマリーブラック型
の液晶表示装置の場合、白データ電圧をＶdW、白表示時
の液晶容量をＣlcW 、黒表示時の液晶容量をＣlcB とし
たときに、ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（Ｃ
lcW ＋Ｃs0））で表される画素電圧変動量ΔＶs だけ変
化した画素電圧に対する透過率と、前記白データ電圧Ｖ
dWに対する透過率との差が、前記白データ電圧ＶdWに対
する透過率の１３％より小さくなるように、前記蓄積容
量の容量値Ｃs0を設定する。
輝度を得ることができて、動画の表示性能が優れた液晶
表示装置を提供する。 【解決手段】 画素容量に付加する蓄積容量Ｃs0（＝Ｃ
s ＋Ｃsadd）を、走査期間の終了時の前記画素電極の電
圧Ｖ1 における透過率Ｔ1 と、保持期間終了時の前記画
素電極の電圧Ｖ2 における透過率Ｔ2 とが実質的に等し
くなるように設定する。例えば、ノーマリーブラック型
の液晶表示装置の場合、白データ電圧をＶdW、白表示時
の液晶容量をＣlcW 、黒表示時の液晶容量をＣlcB とし
たときに、ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（Ｃ
lcW ＋Ｃs0））で表される画素電圧変動量ΔＶs だけ変
化した画素電圧に対する透過率と、前記白データ電圧Ｖ
dWに対する透過率との差が、前記白データ電圧ＶdWに対
する透過率の１３％より小さくなるように、前記蓄積容
量の容量値Ｃs0を設定する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型液晶表示装置に関し、特に動画の表示に好適な液
晶表示装置に関する。
クス型液晶表示装置に関し、特に動画の表示に好適な液
晶表示装置に関する。
【０００２】
【従来の技術】アクティブマトリクス型液晶表示装置
は、非選択時にオフ状態となって信号を遮断するスイッ
チ素子を各画素に設けることによってクロストークを防
止するものであり、単純マトリクス方式の液晶表示装置
に比べて優れた表示特性を示す。特に、スイッチ素子と
してＴＦＴ（Thin Film Transistor：薄膜トランジス
タ）を使用した液晶表示装置は、ＴＦＴの駆動能力が高
いので、ＣＲＴ（Cathode-Ray Tube）に匹敵するほど優
れた表示特性を示す。このため、近年、アクティブマト
リクス型液晶表示装置は、パーソナルコンピュータやそ
の他のＯＡ（office automation ）機器に広く使用され
るようになった。
は、非選択時にオフ状態となって信号を遮断するスイッ
チ素子を各画素に設けることによってクロストークを防
止するものであり、単純マトリクス方式の液晶表示装置
に比べて優れた表示特性を示す。特に、スイッチ素子と
してＴＦＴ（Thin Film Transistor：薄膜トランジス
タ）を使用した液晶表示装置は、ＴＦＴの駆動能力が高
いので、ＣＲＴ（Cathode-Ray Tube）に匹敵するほど優
れた表示特性を示す。このため、近年、アクティブマト
リクス型液晶表示装置は、パーソナルコンピュータやそ
の他のＯＡ（office automation ）機器に広く使用され
るようになった。
【０００３】パーソナルコンピュータでは、マルチメデ
ィアの普及により動画を表示することが多くなった。ま
た、液晶表示装置をテレビ受像機に使用する場合も、高
品位な動画表示性能が要求される。このため、液晶表示
装置には、応答速度のより一層の高速化が要求されてい
る。一般的に、液晶表示装置は２枚の透明基板の間に液
晶を封入した構造を有している。それらの透明基板の相
互に対向する２つの面（対向面）のうち、一方の面側に
は対向電極、カラーフィルタ及び配向膜等が形成され、
また他方の面側にはＴＦＴ、画素電極及び配向膜等が形
成されている。更に、各透明基板の対向面と反対側の面
には、それぞれ偏光板が貼り付けられている。これらの
２枚の偏光板は、例えば偏光板の偏光軸が互いに直交す
るように配置され、これによれば、電界をかけない状態
では光を透過し、電界を印加した状態では遮光するモー
ド、すなわちノーマリーホワイトモードとなる。また、
２枚の偏光板の偏光軸が平行な場合には、ノーマリーブ
ラックモードとなる。以下、ＴＦＴ及び画素電極等が形
成された基板をＴＦＴ基板、対向電極及びカラーフィル
タ等が形成された基板を対向基板という。
ィアの普及により動画を表示することが多くなった。ま
た、液晶表示装置をテレビ受像機に使用する場合も、高
品位な動画表示性能が要求される。このため、液晶表示
装置には、応答速度のより一層の高速化が要求されてい
る。一般的に、液晶表示装置は２枚の透明基板の間に液
晶を封入した構造を有している。それらの透明基板の相
互に対向する２つの面（対向面）のうち、一方の面側に
は対向電極、カラーフィルタ及び配向膜等が形成され、
また他方の面側にはＴＦＴ、画素電極及び配向膜等が形
成されている。更に、各透明基板の対向面と反対側の面
には、それぞれ偏光板が貼り付けられている。これらの
２枚の偏光板は、例えば偏光板の偏光軸が互いに直交す
るように配置され、これによれば、電界をかけない状態
では光を透過し、電界を印加した状態では遮光するモー
ド、すなわちノーマリーホワイトモードとなる。また、
２枚の偏光板の偏光軸が平行な場合には、ノーマリーブ
ラックモードとなる。以下、ＴＦＴ及び画素電極等が形
成された基板をＴＦＴ基板、対向電極及びカラーフィル
タ等が形成された基板を対向基板という。
【０００４】図１は、従来のＭＶＡ（Multi-domain Ver
tical Alignment ）方式の液晶表示装置の一つの画素を
示すＴＦＴ基板の平面図である。なお、ＭＶＡ方式の液
晶表示装置については、例えば本願出願人による特許第
２９４７３５０号公報に詳細に記載されている。液晶表
示装置の表示部には複数本のゲートバスライン６１１が
相互に平行に形成されている。また、液晶表示装置の表
示部には複数本のデータバスライン６６１が、ゲートバ
スライン６１１に直交するように形成されている。これ
らのゲートバスライン６１１及びデータバスライン６６
１により区画された矩形の領域がそれぞれ画素領域とな
っている。更に、各ゲートバスライン６１１の間には、
ゲートバスライン６１１と平行に蓄積容量バスライン６
１２が形成されている。
tical Alignment ）方式の液晶表示装置の一つの画素を
示すＴＦＴ基板の平面図である。なお、ＭＶＡ方式の液
晶表示装置については、例えば本願出願人による特許第
２９４７３５０号公報に詳細に記載されている。液晶表
示装置の表示部には複数本のゲートバスライン６１１が
相互に平行に形成されている。また、液晶表示装置の表
示部には複数本のデータバスライン６６１が、ゲートバ
スライン６１１に直交するように形成されている。これ
らのゲートバスライン６１１及びデータバスライン６６
１により区画された矩形の領域がそれぞれ画素領域とな
っている。更に、各ゲートバスライン６１１の間には、
ゲートバスライン６１１と平行に蓄積容量バスライン６
１２が形成されている。
【０００５】各画素領域毎に、画素電極６８及びＴＦＴ
６９が形成されている。画素電極６８はＩＴＯ（indium
-tin oxide：インジウム酸化スズ）等の透明導電体材料
により形成されており、この例では、画素電極６８に、
斜め方向に配列した複数の溝６８ａが設けられている。
この溝６８ａと、対向基板側に設けられた突起とによ
り、いわゆる配向分割（マルチドメイン）が達成され
る。
６９が形成されている。画素電極６８はＩＴＯ（indium
-tin oxide：インジウム酸化スズ）等の透明導電体材料
により形成されており、この例では、画素電極６８に、
斜め方向に配列した複数の溝６８ａが設けられている。
この溝６８ａと、対向基板側に設けられた突起とによ
り、いわゆる配向分割（マルチドメイン）が達成され
る。
【０００６】ゲートバスライン６１１の上方にはＴＦＴ
６９の活性層となるシリコン膜（図示せず）が選択的に
形成されており、ゲートバスライン６１１のうちシリコ
ン膜の下方の部分がＴＦＴ６９のゲート電極となってい
る。また、シリコン膜の両端側には、ソース電極６６３
及びドレイン電極６６２がそれぞれ形成されている。ソ
ース電極６６３は画素電極６８に電気的に接続し、ドレ
イン電極６６２はデータバスライン６６１に電気的に接
続している。
６９の活性層となるシリコン膜（図示せず）が選択的に
形成されており、ゲートバスライン６１１のうちシリコ
ン膜の下方の部分がＴＦＴ６９のゲート電極となってい
る。また、シリコン膜の両端側には、ソース電極６６３
及びドレイン電極６６２がそれぞれ形成されている。ソ
ース電極６６３は画素電極６８に電気的に接続し、ドレ
イン電極６６２はデータバスライン６６１に電気的に接
続している。
【０００７】このように構成された液晶表示装置におい
て、ゲートバスライン６１１に走査パルスを供給すると
ＴＦＴ６９がオンになり、データバスライン６６１に供
給された表示データ信号が画素電極６８に書き込まれ
る。これにより、画素電極６８と対向電極との間の液晶
分子の向きが電界の方向に応じた方向に変わり、光の透
過率が変化する。画素毎に光の透過率を制御することに
より、液晶表示装置に所望の画像を表示することができ
る。
て、ゲートバスライン６１１に走査パルスを供給すると
ＴＦＴ６９がオンになり、データバスライン６６１に供
給された表示データ信号が画素電極６８に書き込まれ
る。これにより、画素電極６８と対向電極との間の液晶
分子の向きが電界の方向に応じた方向に変わり、光の透
過率が変化する。画素毎に光の透過率を制御することに
より、液晶表示装置に所望の画像を表示することができ
る。
【０００８】ところで、蓄積容量バスライン６１２と、
画素電極６８と、それらの間の絶縁膜とにより蓄積容量
が構成される。この蓄積容量は、画像の残存現象（いわ
ゆる焼き付き）を緩和するなどの目的で、液晶に加わる
直流電流を一定レベルよりも小さくするように設定され
る。具体的には、ＴＦＴ６９のゲート電極と画素電極６
８との間の寄生容量や、液晶の誘電率等の値からフィー
ドスルー電圧の大きさを求め、その値から焼き付きなど
の不具合が発生しないような大きさに設定される。
画素電極６８と、それらの間の絶縁膜とにより蓄積容量
が構成される。この蓄積容量は、画像の残存現象（いわ
ゆる焼き付き）を緩和するなどの目的で、液晶に加わる
直流電流を一定レベルよりも小さくするように設定され
る。具体的には、ＴＦＴ６９のゲート電極と画素電極６
８との間の寄生容量や、液晶の誘電率等の値からフィー
ドスルー電圧の大きさを求め、その値から焼き付きなど
の不具合が発生しないような大きさに設定される。
【０００９】以下、従来技術における蓄積容量の容量値
の設計基準について説明する。従来、蓄積容量の容量値
は、下記式（１）のΔＶc の値が０．５Ｖ以下になるよ
うに設定している。 ΔＶc ＝｜ΔＶsB−ΔＶsW｜ …（１） 但し、ΔＶsB及びΔＶsWは、下記式（２）、（３）によ
り与えられる。
の設計基準について説明する。従来、蓄積容量の容量値
は、下記式（１）のΔＶc の値が０．５Ｖ以下になるよ
うに設定している。 ΔＶc ＝｜ΔＶsB−ΔＶsW｜ …（１） 但し、ΔＶsB及びΔＶsWは、下記式（２）、（３）によ
り与えられる。
【００１０】 ΔＶsB＝ΔＶg ・Ｃgs／（Ｃgs＋Ｃs ＋ＣlcB ） …（２） ΔＶsW＝ΔＶg ・Ｃgs／（Ｃgs＋Ｃs ＋ＣlcW ） …（３） ここで、ΔＶg はゲート信号振幅、ＣgsはＴＦＴが導通
状態でのゲートバスラインと画素電極との間の容量、Ｃ
s は蓄積容量、ＣlcB は黒表示時の液晶容量、ＣlcW は
白表示時の液晶容量である。
状態でのゲートバスラインと画素電極との間の容量、Ｃ
s は蓄積容量、ＣlcB は黒表示時の液晶容量、ＣlcW は
白表示時の液晶容量である。
【００１１】一例を示せば、ＸＧＡ（１０２４×７６８
ピクセル）の１５型液晶表示装置の場合、ΔＶc ＝０．
４８Ｖとし、ΔＶｇは２６．５Ｖ、Ｃgsは３３ｆＦ、Ｃ
lcBは１８０ｆＦ、ＣlcW は２７０ｆＦとして蓄積容量
Ｃs の容量値を決めると、約１５０ｆＦとなる。なお、
上記式（２），（３）に示すΔＶsB、ΔＶsWは、それぞ
れ白表示、黒表示でのゲート波形立ち上がり時の画素電
圧変動量で、フィードスルー電圧と呼ばれている。ま
た、Ｃgsの値は電圧依存性を持つため、フィードスルー
電圧を正確に計算することは難しいが、Ｃgsの値はＴＦ
Ｔが導通状態の値で近似している。従って、実際にフィ
ードスルー電圧を測定すると、計算値と異なる可能性が
ある。しかし、経験的に上記の式を満たすように蓄積容
量Ｃs の値を決めることにより、焼き付き等の不具合を
防止することができる。
ピクセル）の１５型液晶表示装置の場合、ΔＶc ＝０．
４８Ｖとし、ΔＶｇは２６．５Ｖ、Ｃgsは３３ｆＦ、Ｃ
lcBは１８０ｆＦ、ＣlcW は２７０ｆＦとして蓄積容量
Ｃs の容量値を決めると、約１５０ｆＦとなる。なお、
上記式（２），（３）に示すΔＶsB、ΔＶsWは、それぞ
れ白表示、黒表示でのゲート波形立ち上がり時の画素電
圧変動量で、フィードスルー電圧と呼ばれている。ま
た、Ｃgsの値は電圧依存性を持つため、フィードスルー
電圧を正確に計算することは難しいが、Ｃgsの値はＴＦ
Ｔが導通状態の値で近似している。従って、実際にフィ
ードスルー電圧を測定すると、計算値と異なる可能性が
ある。しかし、経験的に上記の式を満たすように蓄積容
量Ｃs の値を決めることにより、焼き付き等の不具合を
防止することができる。
【００１２】また、上記の例では、蓄積容量が、蓄積容
量バスライン６１２と、画素電極６８と、それらの間の
絶縁膜とにより構成されている場合について説明した
が、蓄積容量の構成は従来から種々提案されている。例
えば、特開平６−１６０８９６号公報には蓄積容量バス
ラインの上方に電極を形成したものが提案されており、
特開平７−２３０１０３号公報には蓄積容量電極を基板
に対し垂直に形成したものが提案されており、特開平９
−２６５６４号公報にはカラーフィルタの色に応じて蓄
積容量を異なる値とすることが提案されている。
量バスライン６１２と、画素電極６８と、それらの間の
絶縁膜とにより構成されている場合について説明した
が、蓄積容量の構成は従来から種々提案されている。例
えば、特開平６−１６０８９６号公報には蓄積容量バス
ラインの上方に電極を形成したものが提案されており、
特開平７−２３０１０３号公報には蓄積容量電極を基板
に対し垂直に形成したものが提案されており、特開平９
−２６５６４号公報にはカラーフィルタの色に応じて蓄
積容量を異なる値とすることが提案されている。
【００１３】
【発明が解決しようとする課題】しかしながら、従来の
液晶表示装置では動画の表示性能が十分ではない。以下
に、その理由を説明する。一般的に、液晶を利用した表
示装置では、液晶の誘電率の電圧応答時間が画素の走査
期間よりも長いため、画素の充電又は放電が完了した後
に液晶の容量が変動する。これにより、画素電極電圧も
変動して、１回の走査では表示データ信号に応じた所定
の輝度を得ることができない。
液晶表示装置では動画の表示性能が十分ではない。以下
に、その理由を説明する。一般的に、液晶を利用した表
示装置では、液晶の誘電率の電圧応答時間が画素の走査
期間よりも長いため、画素の充電又は放電が完了した後
に液晶の容量が変動する。これにより、画素電極電圧も
変動して、１回の走査では表示データ信号に応じた所定
の輝度を得ることができない。
【００１４】本発明の目的は、１回の走査で表示データ
信号に応じた所定の輝度を得ることができ、動画の表示
性能が優れた液晶表示装置を提供することである。
信号に応じた所定の輝度を得ることができ、動画の表示
性能が優れた液晶表示装置を提供することである。
【００１５】
【課題を解決するための手段】上記した課題は、画素電
極により構成される画素容量と、該画素容量に付加され
る蓄積容量とを有する液晶表示装置において、走査期間
の終了時の前記画素電極の電圧Ｖ1 における透過率Ｔ1
と、保持期間終了時の前記画素電極の電圧Ｖ2における
透過率Ｔ2 とが実質的に等しくなるように、前記蓄積容
量の容量値を設定したことを特徴とする液晶表示装置に
より解決する。
極により構成される画素容量と、該画素容量に付加され
る蓄積容量とを有する液晶表示装置において、走査期間
の終了時の前記画素電極の電圧Ｖ1 における透過率Ｔ1
と、保持期間終了時の前記画素電極の電圧Ｖ2における
透過率Ｔ2 とが実質的に等しくなるように、前記蓄積容
量の容量値を設定したことを特徴とする液晶表示装置に
より解決する。
【００１６】例えば、ノーマリーブラック型の液晶表示
装置の場合は、白データ電圧をＶdW、白表示時の液晶容
量をＣlcW 、黒表示時の液晶容量をＣlcB としたとき
に、下記式（４）で表される画素電圧変動量ΔＶs だけ
変化した画素電圧に対する透過率と、前記白データ電圧
ＶdWに対する透過率との差が、前記白データ電圧ＶdWに
対する透過率の１３％より小さくなるように、前記蓄積
容量の容量値Ｃs0を設定する。
装置の場合は、白データ電圧をＶdW、白表示時の液晶容
量をＣlcW 、黒表示時の液晶容量をＣlcB としたとき
に、下記式（４）で表される画素電圧変動量ΔＶs だけ
変化した画素電圧に対する透過率と、前記白データ電圧
ＶdWに対する透過率との差が、前記白データ電圧ＶdWに
対する透過率の１３％より小さくなるように、前記蓄積
容量の容量値Ｃs0を設定する。
【００１７】 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs0）） …（４） また、式（４）で表される画素電圧変動量ΔＶs が、白
データ電圧ＶdWの絶対値の２０％以下になるように、蓄
積容量の容量値Ｃs0を設定してもよい。ノーマリーホワ
イト型の液晶表示装置の場合は、下記式（５）で表され
る画素電圧変動量ΔＶs だけ変化した画素電圧に対する
透過率と、前記黒データ電圧ＶdBに対する透過率との差
が、前記黒データ電圧ＶdBに対する透過率の１３％より
小さくなるように、前記蓄積容量の容量値Ｃs0を設定す
る。
データ電圧ＶdWの絶対値の２０％以下になるように、蓄
積容量の容量値Ｃs0を設定してもよい。ノーマリーホワ
イト型の液晶表示装置の場合は、下記式（５）で表され
る画素電圧変動量ΔＶs だけ変化した画素電圧に対する
透過率と、前記黒データ電圧ＶdBに対する透過率との差
が、前記黒データ電圧ＶdBに対する透過率の１３％より
小さくなるように、前記蓄積容量の容量値Ｃs0を設定す
る。
【００１８】 ΔＶs ＝ＶdB・（（ＣlcB −ＣlcW ）／（ＣlcB ＋Ｃs0）） …（５） また、式（５）で表される画素電圧変動量ΔＶs が、黒
データ電圧ＶdBの絶対値の２０％以下になるように、蓄
積容量の容量値Ｃs0を設定してもよい。
データ電圧ＶdBの絶対値の２０％以下になるように、蓄
積容量の容量値Ｃs0を設定してもよい。
【００１９】
【発明の実施の形態】以下、本発明についてより詳細に
説明する。図２は、液晶表示装置の一つの画素の等価回
路を示す図である。液晶表示装置の画素は、画素容量Ｃ
lcと、ＴＦＴ１１と、蓄積容量Ｃs とにより表される。
画素容量Ｃlcは、画素電極、対向電極及びそれらの間に
存在する液晶とにより構成される。ＴＦＴ１１のゲート
はゲートバスライン１２に接続され、ドレインはデータ
バスライン１３に接続され、ソースは画素容量Clc 及び
蓄積容量Ｃs に接続されている。ゲートバスライン１２
には所定のタイミングで走査パルスが供給され、その走
査パルスによりＴＦＴ１１はオンになって、データバス
ライン１３から画素容量Ｃlc及び蓄積容量Ｃs に表示デ
ータ電圧Ｖｄが書き込まれる。
説明する。図２は、液晶表示装置の一つの画素の等価回
路を示す図である。液晶表示装置の画素は、画素容量Ｃ
lcと、ＴＦＴ１１と、蓄積容量Ｃs とにより表される。
画素容量Ｃlcは、画素電極、対向電極及びそれらの間に
存在する液晶とにより構成される。ＴＦＴ１１のゲート
はゲートバスライン１２に接続され、ドレインはデータ
バスライン１３に接続され、ソースは画素容量Clc 及び
蓄積容量Ｃs に接続されている。ゲートバスライン１２
には所定のタイミングで走査パルスが供給され、その走
査パルスによりＴＦＴ１１はオンになって、データバス
ライン１３から画素容量Ｃlc及び蓄積容量Ｃs に表示デ
ータ電圧Ｖｄが書き込まれる。
【００２０】走査パルスのパルス幅（以下、走査期間と
もいう）は、表示画面の解像度と画面書き換え周波数と
によって決まる。例えばＸＧＡ（１０２４×７６８ピク
セル）の液晶表示装置で画面書き換え周波数が６０Ｈｚ
であるとすると、走査期間は２０μsec 程度になる。Ｔ
ＦＴ１１のサイズは画素容量Ｃlc及び蓄積容量Ｃs を考
慮して十分大きく設定されているので、走査期間の終了
時には、画素電圧は表示データ電圧Ｖｄと等しくなる。
もいう）は、表示画面の解像度と画面書き換え周波数と
によって決まる。例えばＸＧＡ（１０２４×７６８ピク
セル）の液晶表示装置で画面書き換え周波数が６０Ｈｚ
であるとすると、走査期間は２０μsec 程度になる。Ｔ
ＦＴ１１のサイズは画素容量Ｃlc及び蓄積容量Ｃs を考
慮して十分大きく設定されているので、走査期間の終了
時には、画素電圧は表示データ電圧Ｖｄと等しくなる。
【００２１】一方、液晶の誘電率の電圧応答速度は数十
ｍsec のオーダーであり、走査期間に比べて十分に長い
ので、走査期間中の誘電率は一定の値、すなわち前回の
表示データの書込みによる画素電圧に対応した値となっ
ている。そして、表示データの書込みが完了した後、保
持期間（ＴＦＴ１１がオフの期間）の間に、液晶の誘電
率は書き換えられた画素電圧に応じた値に向って変動す
る。この液晶の誘電率の変動は、画素電圧の変動を引き
起こす。
ｍsec のオーダーであり、走査期間に比べて十分に長い
ので、走査期間中の誘電率は一定の値、すなわち前回の
表示データの書込みによる画素電圧に対応した値となっ
ている。そして、表示データの書込みが完了した後、保
持期間（ＴＦＴ１１がオフの期間）の間に、液晶の誘電
率は書き換えられた画素電圧に応じた値に向って変動す
る。この液晶の誘電率の変動は、画素電圧の変動を引き
起こす。
【００２２】図３は、横軸に時間をとり、縦軸に輝度
（輝度測定器の出力）をとって、１５型のＭＶＡ方式液
晶表示装置（ＸＧＡ）の輝度変化を測定した結果を示す
図である。この図３に示すように、従来の液晶表示装置
では書き込み開始からの輝度の変化が鈍く、１回のデー
タ書込みでは保持期間（１６．７ｍsec ）の間に所定の
輝度に到達していない。つまり、液晶表示装置の見かけ
の応答速度は、画面書き換え時間より長く、すなわち画
面書き換え周波数が６０Ｈｚの場合は２０ｍsec程度に
なっている。実際の液晶の光学的応答速度は、液晶の誘
電率の応答速度と同程度であるが、見かけの応答速度が
実際の液晶の輝度応答速度よりも長くなってしまう。
（輝度測定器の出力）をとって、１５型のＭＶＡ方式液
晶表示装置（ＸＧＡ）の輝度変化を測定した結果を示す
図である。この図３に示すように、従来の液晶表示装置
では書き込み開始からの輝度の変化が鈍く、１回のデー
タ書込みでは保持期間（１６．７ｍsec ）の間に所定の
輝度に到達していない。つまり、液晶表示装置の見かけ
の応答速度は、画面書き換え時間より長く、すなわち画
面書き換え周波数が６０Ｈｚの場合は２０ｍsec程度に
なっている。実際の液晶の光学的応答速度は、液晶の誘
電率の応答速度と同程度であるが、見かけの応答速度が
実際の液晶の輝度応答速度よりも長くなってしまう。
【００２３】上記の現象を具体的に説明する。図４は図
２の等価回路で表される画素において、黒表示から白表
示に切り替えた場合の正極走査時の電極電圧波形を示す
図である。ここでは、説明を簡単にするために、表示デ
ータ信号の中心電圧を０Ｖとし、ＴＦＴ１１のゲート電
極と画素電極との間の寄生容量による電圧変動、いわゆ
るフィードスルー電圧や、保持期間中のリーク電流によ
る画素電圧変動などは無視するものとする。また、白表
示データ信号の片振幅ＶdWは５．５Ｖ（データ電圧振幅
は１１．０Ｖ）、黒表示データ信号の片振幅ＶdBは１．
８Ｖ（データ電圧振幅は３．６Ｖ）、コモン電圧は０Ｖ
とする。
２の等価回路で表される画素において、黒表示から白表
示に切り替えた場合の正極走査時の電極電圧波形を示す
図である。ここでは、説明を簡単にするために、表示デ
ータ信号の中心電圧を０Ｖとし、ＴＦＴ１１のゲート電
極と画素電極との間の寄生容量による電圧変動、いわゆ
るフィードスルー電圧や、保持期間中のリーク電流によ
る画素電圧変動などは無視するものとする。また、白表
示データ信号の片振幅ＶdWは５．５Ｖ（データ電圧振幅
は１１．０Ｖ）、黒表示データ信号の片振幅ＶdBは１．
８Ｖ（データ電圧振幅は３．６Ｖ）、コモン電圧は０Ｖ
とする。
【００２４】走査が開始されてゲート電圧Ｖg が“Ｈ”
レベルになると、ＴＦＴ１１は導通状態になる。そし
て、データバスライン１３に供給された表示データ信号
が画素容量Ｃlc及び蓄積容量Ｃs に供給され、画素容量
Ｃlc及び蓄積容量Ｃs が充電される。これにより、画素
電極の電圧Ｖs は負極黒表示画素電圧−ＶdBから上昇
し、走査期間の間に白表示データ電圧＋ＶdWに到達す
る。
レベルになると、ＴＦＴ１１は導通状態になる。そし
て、データバスライン１３に供給された表示データ信号
が画素容量Ｃlc及び蓄積容量Ｃs に供給され、画素容量
Ｃlc及び蓄積容量Ｃs が充電される。これにより、画素
電極の電圧Ｖs は負極黒表示画素電圧−ＶdBから上昇
し、走査期間の間に白表示データ電圧＋ＶdWに到達す
る。
【００２５】液晶誘電率の電圧応答速度は約１０ｍsec
（２Ｖ→５Ｖのとき）であるから、走査期間の２０μse
c に比べて十分長く、走査期間の間の液晶誘電率は一定
であり、印加電圧ＶdBに対応した誘電率と考えてよい。
例えば、印加電圧１．８Ｖのときの比誘電率εＢは４．
０である。走査期間にＶdWの電圧が液晶に印加される
が、保持期間は液晶誘電率の応答時間よりも長いので、
保持期間の終了時には液晶の誘電率はＶdWで決まる値ε
Ｗになる。
（２Ｖ→５Ｖのとき）であるから、走査期間の２０μse
c に比べて十分長く、走査期間の間の液晶誘電率は一定
であり、印加電圧ＶdBに対応した誘電率と考えてよい。
例えば、印加電圧１．８Ｖのときの比誘電率εＢは４．
０である。走査期間にＶdWの電圧が液晶に印加される
が、保持期間は液晶誘電率の応答時間よりも長いので、
保持期間の終了時には液晶の誘電率はＶdWで決まる値ε
Ｗになる。
【００２６】図５は、横軸に印加電圧をとり、縦軸に比
誘電率をとって、液晶の比誘電率の電圧依存性を示す図
である。この図５から、印加電圧が５．５Ｖのときの誘
電率εＷは６．１である。この誘電率の変動による画素
電圧の変動量ΔＶs は、下記式（６）で与えられる。 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs ）） …（６） ここで、ＣlcW は白表示電圧を印加したときの液晶容
量、ＣlcB は黒表示電圧を印加したときの液晶容量であ
る。また、Ｃs は蓄積容量である。
誘電率をとって、液晶の比誘電率の電圧依存性を示す図
である。この図５から、印加電圧が５．５Ｖのときの誘
電率εＷは６．１である。この誘電率の変動による画素
電圧の変動量ΔＶs は、下記式（６）で与えられる。 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs ）） …（６） ここで、ＣlcW は白表示電圧を印加したときの液晶容
量、ＣlcB は黒表示電圧を印加したときの液晶容量であ
る。また、Ｃs は蓄積容量である。
【００２７】例えば、従来のＭＶＡ方式の１５型液晶表
示装置（ＸＧＡ）の場合、εＷ＝６．１、εＢ＝４．０
で、セル厚が４μｍのとき、ＣlcW ＝２７０ｆＦ、Ｃlc
B ＝１８０ｆＦ、Ｃs ＝１５０ｆＦである。一般に、蓄
積容量Ｃs の容量値は、画像の残存現象（いわゆる焼き
付き）を緩和するなどの目的で液晶に加わる直流電流を
一定レベルより小さくするように設定されている。その
ような観点から見たときには、蓄積容量Ｃs の値は前述
の値（１５０ｆＦ）で十分である。以上のパラメータを
上記の式（６）に代入すると、画素電圧の変動量ΔＶs
は１．１８Ｖになる。
示装置（ＸＧＡ）の場合、εＷ＝６．１、εＢ＝４．０
で、セル厚が４μｍのとき、ＣlcW ＝２７０ｆＦ、Ｃlc
B ＝１８０ｆＦ、Ｃs ＝１５０ｆＦである。一般に、蓄
積容量Ｃs の容量値は、画像の残存現象（いわゆる焼き
付き）を緩和するなどの目的で液晶に加わる直流電流を
一定レベルより小さくするように設定されている。その
ような観点から見たときには、蓄積容量Ｃs の値は前述
の値（１５０ｆＦ）で十分である。以上のパラメータを
上記の式（６）に代入すると、画素電圧の変動量ΔＶs
は１．１８Ｖになる。
【００２８】図６は、横軸に印加電圧をとり、縦軸に光
の透過率をとって、ＭＶＡ方式の液晶表示装置（ノーマ
リーブラック）の透過率−電圧特性を示す図である。こ
の図６より、液晶に印加される電圧が５．５Ｖのときの
透過率は４．６０％である。上述したように、保持期間
終了時には画素電位は４．３２Ｖになっている。このと
きの透過率は、図６から３．８７％であり、５．５Ｖ印
加時の透過率の８４％である。逆にいえば、計算上の画
素電圧変動後の透過率と所定のデータ電圧での透過率と
の差が１６％以上である場合には、実際のパネルで見か
けの応答速度の増加が起きるということができる。
の透過率をとって、ＭＶＡ方式の液晶表示装置（ノーマ
リーブラック）の透過率−電圧特性を示す図である。こ
の図６より、液晶に印加される電圧が５．５Ｖのときの
透過率は４．６０％である。上述したように、保持期間
終了時には画素電位は４．３２Ｖになっている。このと
きの透過率は、図６から３．８７％であり、５．５Ｖ印
加時の透過率の８４％である。逆にいえば、計算上の画
素電圧変動後の透過率と所定のデータ電圧での透過率と
の差が１６％以上である場合には、実際のパネルで見か
けの応答速度の増加が起きるということができる。
【００２９】図７は本発明の原理を示す図であり、液晶
表示装置の一つの画素の等価回路を示している。図７に
おいて、図２と同一物には同一符号を付している。図７
において、Ｃsaddは蓄積容量Ｃs に対して並列に付加さ
れた容量（以下、付加容量という）である。また、蓄積
容量Ｃs は焼き付きを緩和するなどの目的で設定された
容量であり、その容量値は前述したように、ＴＦＴのゲ
ートと画素電極との間の寄生容量及び液晶の誘電率に応
じて決められる。この付加容量Ｃsaddがある場合の液晶
誘電率変動に起因する画素電圧の変動量ΔＶs ’は、下
記式（７）のようになる。
表示装置の一つの画素の等価回路を示している。図７に
おいて、図２と同一物には同一符号を付している。図７
において、Ｃsaddは蓄積容量Ｃs に対して並列に付加さ
れた容量（以下、付加容量という）である。また、蓄積
容量Ｃs は焼き付きを緩和するなどの目的で設定された
容量であり、その容量値は前述したように、ＴＦＴのゲ
ートと画素電極との間の寄生容量及び液晶の誘電率に応
じて決められる。この付加容量Ｃsaddがある場合の液晶
誘電率変動に起因する画素電圧の変動量ΔＶs ’は、下
記式（７）のようになる。
【００３０】 ΔＶs ’＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs ＋Ｃsadd）） …（７） この式（７）から、付加容量Ｃsaddを大きくすれば、画
素電圧の変動量ΔＶs’は小さくなることがわかる。図
８は、横軸に時間をとり、縦軸に輝度（輝度測定器の出
力）をとって、Ｃsadd＝Ｃs （＝１５０ｆＦ）としたと
きの実際の１５型のＭＶＡ方式液晶表示装置（ＸＧＡ）
の輝度変化を測定した結果を示す図である。この場合、
書込み開始からの輝度の変化の傾きが図３の場合よりも
大きく、１回の走査で所定の輝度に達していることがわ
かる。輝度変化の傾きが大きいのは、画素電圧の変動量
ΔＶs’が付加容量Ｃsaddがない場合の変動量ΔＶs よ
りも小さいことに対応している。
素電圧の変動量ΔＶs’は小さくなることがわかる。図
８は、横軸に時間をとり、縦軸に輝度（輝度測定器の出
力）をとって、Ｃsadd＝Ｃs （＝１５０ｆＦ）としたと
きの実際の１５型のＭＶＡ方式液晶表示装置（ＸＧＡ）
の輝度変化を測定した結果を示す図である。この場合、
書込み開始からの輝度の変化の傾きが図３の場合よりも
大きく、１回の走査で所定の輝度に達していることがわ
かる。輝度変化の傾きが大きいのは、画素電圧の変動量
ΔＶs’が付加容量Ｃsaddがない場合の変動量ΔＶs よ
りも小さいことに対応している。
【００３１】付加容量Ｃsaddを蓄積容量Ｃs と同じ大き
さにすると、ΔＶs ’は約０．８７Ｖになる。従って、
保持期間終了時における画素電圧は４．６３Ｖとなり、
このときの透過率は、図６から４．１５％であることが
わかる。これは、白表示データ電圧５．５Ｖを印加した
ときの透過率４．３％の９０％に等しく、このことか
ら、少なくとも計算上の画素電圧変動後の透過率が所定
の表示データ電圧での透過率の９０％であれば、実際の
パネルで見かけの応答速度の増加が起きないことがわか
る。
さにすると、ΔＶs ’は約０．８７Ｖになる。従って、
保持期間終了時における画素電圧は４．６３Ｖとなり、
このときの透過率は、図６から４．１５％であることが
わかる。これは、白表示データ電圧５．５Ｖを印加した
ときの透過率４．３％の９０％に等しく、このことか
ら、少なくとも計算上の画素電圧変動後の透過率が所定
の表示データ電圧での透過率の９０％であれば、実際の
パネルで見かけの応答速度の増加が起きないことがわか
る。
【００３２】このように、本発明によれば、従来の設計
基準で設定した蓄積容量Ｃs に対して更に付加容量Ｃsa
ddを並列に付け加えることで、表示データ書込み後の液
晶誘電率変動に起因する画素電圧変動による見かけの液
晶の光学的応答速度の増大を抑えることができる。これ
により、液晶表示装置の動画表示性能が向上する。ここ
では、付加容量Ｃsaddが蓄積容量Ｃs と同じ大きさのと
きを例にとって説明したが、実際には画素電圧が少なく
ともΔＶs ’だけ変動した後の透過率が、白データ電圧
ＶdWを印加したときの透過率の９０％以上になっていれ
ばよい。また、前述したように、白データ電圧ＶdWを印
加したときの透過率の８４％では応答速度が増加する。
応答速度の増加が起き始めるのはこれらのちょうど中間
の透過率のときであると考えられるので、本願発明では
白データ電圧ＶdWのときの透過率の８７％以上となるよ
うに、蓄積容量Ｃs0（但し、Ｃs0＝Ｃs ＋Ｃsadd）の値
を決定するものとする。すなわち、画素電圧がΔＶs ’
だけ変動したときの透過率と、変動前の透過率との差
が、変動前の透過率の１３％よりも小さくなるように、
蓄積容量Ｃs0を設定する。
基準で設定した蓄積容量Ｃs に対して更に付加容量Ｃsa
ddを並列に付け加えることで、表示データ書込み後の液
晶誘電率変動に起因する画素電圧変動による見かけの液
晶の光学的応答速度の増大を抑えることができる。これ
により、液晶表示装置の動画表示性能が向上する。ここ
では、付加容量Ｃsaddが蓄積容量Ｃs と同じ大きさのと
きを例にとって説明したが、実際には画素電圧が少なく
ともΔＶs ’だけ変動した後の透過率が、白データ電圧
ＶdWを印加したときの透過率の９０％以上になっていれ
ばよい。また、前述したように、白データ電圧ＶdWを印
加したときの透過率の８４％では応答速度が増加する。
応答速度の増加が起き始めるのはこれらのちょうど中間
の透過率のときであると考えられるので、本願発明では
白データ電圧ＶdWのときの透過率の８７％以上となるよ
うに、蓄積容量Ｃs0（但し、Ｃs0＝Ｃs ＋Ｃsadd）の値
を決定するものとする。すなわち、画素電圧がΔＶs ’
だけ変動したときの透過率と、変動前の透過率との差
が、変動前の透過率の１３％よりも小さくなるように、
蓄積容量Ｃs0を設定する。
【００３３】必要な付加容量Ｃsaddの大きさは、使用す
る液晶の透過率−電圧特性や、使用するデータ電圧によ
って変わってくるので、特定の値を示すことは難しい。
しかし、下記式（８）のようにして、一般的に表現する
ことができる。 Ｔｒ（ＶdW−ΔＶs ’）≧Ｔｒ（ＶdW）・０．８７ …（８） ここで、Ｔｒ（Ｖ）は印加電圧がＶのときの液晶の透過
率を示す。使用する液晶の透過率−電圧特性さえわかっ
ていれば、式（７）と式（８）とによって必要な付加容
量Ｃsaddの容量値を求めることが可能である。
る液晶の透過率−電圧特性や、使用するデータ電圧によ
って変わってくるので、特定の値を示すことは難しい。
しかし、下記式（８）のようにして、一般的に表現する
ことができる。 Ｔｒ（ＶdW−ΔＶs ’）≧Ｔｒ（ＶdW）・０．８７ …（８） ここで、Ｔｒ（Ｖ）は印加電圧がＶのときの液晶の透過
率を示す。使用する液晶の透過率−電圧特性さえわかっ
ていれば、式（７）と式（８）とによって必要な付加容
量Ｃsaddの容量値を求めることが可能である。
【００３４】同じ現象についての別の表現も可能であ
る。図６に示した透過率−電圧特性は液晶毎に絶対値は
異なるが形状は相似であることが多い。そのような液晶
に対しては、最終的な透過率ではなくて画素電圧を用い
て表現することもできる。つまり、画素電極の変動量Δ
Ｖs ’と白データ電圧ＶdWとの比を使って、式（３）と
同じことを表現できる。
る。図６に示した透過率−電圧特性は液晶毎に絶対値は
異なるが形状は相似であることが多い。そのような液晶
に対しては、最終的な透過率ではなくて画素電圧を用い
て表現することもできる。つまり、画素電極の変動量Δ
Ｖs ’と白データ電圧ＶdWとの比を使って、式（３）と
同じことを表現できる。
【００３５】例えば、上述の場合は図６より白データ電
圧５．５Ｖのときの透過率の８７％である４．０％にな
る電圧は４．４Ｖである。従って、ΔＶs ’＝１．１Ｖ
でＶdWの２０％であるから、下記式（９）で示すように
表現することができる。 ΔＶs ’≦ＶdW・０．２０ …（９） すなわち、画素電圧変動量ΔＶs ’が、変動前の画素電
圧の２０％以下となるように、蓄積容量Ｃs0を設定す
る。
圧５．５Ｖのときの透過率の８７％である４．０％にな
る電圧は４．４Ｖである。従って、ΔＶs ’＝１．１Ｖ
でＶdWの２０％であるから、下記式（９）で示すように
表現することができる。 ΔＶs ’≦ＶdW・０．２０ …（９） すなわち、画素電圧変動量ΔＶs ’が、変動前の画素電
圧の２０％以下となるように、蓄積容量Ｃs0を設定す
る。
【００３６】付加容量Ｃsaddは等価回路上では従来の蓄
積容量Ｃs と区別するために独立な容量として表現した
が、実際には蓄積容量を構成している蓄積容量電極を大
きくしたり、蓄積容量を構成している誘電体層の厚さを
薄くしたり、蓄積容量の構造を変えたりして、蓄積容量
Ｃs0の容量値をＣs ＋Ｃsaddとすることで実現してもよ
い。ここで、Ｃs は従来の設計基準による蓄積容量Ｃs
の設計値である。
積容量Ｃs と区別するために独立な容量として表現した
が、実際には蓄積容量を構成している蓄積容量電極を大
きくしたり、蓄積容量を構成している誘電体層の厚さを
薄くしたり、蓄積容量の構造を変えたりして、蓄積容量
Ｃs0の容量値をＣs ＋Ｃsaddとすることで実現してもよ
い。ここで、Ｃs は従来の設計基準による蓄積容量Ｃs
の設計値である。
【００３７】また、付加容量Ｃsaddは等価回路上では画
素電極と蓄積容量バスラインとの間に挿入されている
が、画素電極と固定電位との間に挿入されていれば、同
様の作用をするので、例えば隣接する画素のゲートバス
ラインやデータバスラインと画素電極を空間的に重畳さ
せる等の方法によって付加させてもよい。以上の説明で
はＭＶＡ方式の液晶表示装置の測定結果を用いて説明し
たが、ＴＮ（Twisted Nematic ）方式やＩＰＳ（In-Pla
ne Switching）方式の液晶表示装置においても、本発明
を適用することができる。更に、上記の説明ではノーマ
リーブラック型液晶表示装置について説明したが、本発
明はノーマリーホワイト型液晶表示装置に適用すること
もできる。但し、ノーマリーホワイト方式場合は、白表
示と黒表示との関係が逆になる。
素電極と蓄積容量バスラインとの間に挿入されている
が、画素電極と固定電位との間に挿入されていれば、同
様の作用をするので、例えば隣接する画素のゲートバス
ラインやデータバスラインと画素電極を空間的に重畳さ
せる等の方法によって付加させてもよい。以上の説明で
はＭＶＡ方式の液晶表示装置の測定結果を用いて説明し
たが、ＴＮ（Twisted Nematic ）方式やＩＰＳ（In-Pla
ne Switching）方式の液晶表示装置においても、本発明
を適用することができる。更に、上記の説明ではノーマ
リーブラック型液晶表示装置について説明したが、本発
明はノーマリーホワイト型液晶表示装置に適用すること
もできる。但し、ノーマリーホワイト方式場合は、白表
示と黒表示との関係が逆になる。
【００３８】以下、本発明の実施の形態について、添付
の図面を参照して説明する。 （第１の実施の形態）図９は本発明の第１の実施の形態
の液晶表示装置のブロック図、図１０は同じくその液晶
表示装置の液晶パネル内の一つの画素を示す平面図であ
る。なお、本実施の形態は、ＭＶＡ方式の液晶表示装置
に本発明を適用した例である。
の図面を参照して説明する。 （第１の実施の形態）図９は本発明の第１の実施の形態
の液晶表示装置のブロック図、図１０は同じくその液晶
表示装置の液晶パネル内の一つの画素を示す平面図であ
る。なお、本実施の形態は、ＭＶＡ方式の液晶表示装置
に本発明を適用した例である。
【００３９】制御回路２０は、データ処理回路２１及び
タイミング発生回路２２により構成されている。データ
処理回路２１は、パーソナルコンピュータ等から表示デ
ータＲＧＢを入力し、所定のタイミングで表示データ信
号DATAを出力する。タイミング発生回路２２は、水平同
期信号Ｈ-sync 及び垂直同期信号Ｖ-sync を入力し、１
垂直同期期間の始まりを示すゲートスタート信号GSI 、
水平同期信号Ｈ-syncに同期したゲートクロックGCLK、
１水平同期期間の始まりを示すデータスタート信号DSI
、表示データ信号DATAの転送タイミングを示すデータ
クロックDCLKなどの信号を生成して出力する。
タイミング発生回路２２により構成されている。データ
処理回路２１は、パーソナルコンピュータ等から表示デ
ータＲＧＢを入力し、所定のタイミングで表示データ信
号DATAを出力する。タイミング発生回路２２は、水平同
期信号Ｈ-sync 及び垂直同期信号Ｖ-sync を入力し、１
垂直同期期間の始まりを示すゲートスタート信号GSI 、
水平同期信号Ｈ-syncに同期したゲートクロックGCLK、
１水平同期期間の始まりを示すデータスタート信号DSI
、表示データ信号DATAの転送タイミングを示すデータ
クロックDCLKなどの信号を生成して出力する。
【００４０】液晶パネル３０は、表示部３１、データド
ライバ３２及びゲートドライバ３３により構成されてい
る。この例では、表示部３１に、水平方向に３０７２
（１０２４×３（ＲＧＢ））個、垂直方向に７６８個の
画素が並んでいる。図７に示すように、各画素には、そ
れぞれＴＦＴ１１と、蓄積容量Ｃs 及び付加容量Ｃsadd
が設けられている。
ライバ３２及びゲートドライバ３３により構成されてい
る。この例では、表示部３１に、水平方向に３０７２
（１０２４×３（ＲＧＢ））個、垂直方向に７６８個の
画素が並んでいる。図７に示すように、各画素には、そ
れぞれＴＦＴ１１と、蓄積容量Ｃs 及び付加容量Ｃsadd
が設けられている。
【００４１】また、表示部３１には垂直方向に延びる３
０７２本のデータバスライン４６２と、水平方向に延び
る７６８本のゲートバスライン４１１が形成されてい
る。図１０に示すように、ＴＦＴ１１のソース電極４６
３は画素電極４８に接続され、ドレイン電極４６２はデ
ータバスライン４６１に接続されている。また、ゲート
バスライン４１１のうち、ソース電極４６３とドレイン
電極４６２との間の部分がＴＦＴ１１のゲート電極とな
っている。また、ゲートバスライン４１１と平行に蓄積
容量バスライン４１２が形成されており、その蓄積容量
バスライン４１２の上方には、各画素毎に蓄積容量電極
４６４が形成されている。なお、蓄積容量バスライン４
１２は一定の電位に保持されるようになっている。
０７２本のデータバスライン４６２と、水平方向に延び
る７６８本のゲートバスライン４１１が形成されてい
る。図１０に示すように、ＴＦＴ１１のソース電極４６
３は画素電極４８に接続され、ドレイン電極４６２はデ
ータバスライン４６１に接続されている。また、ゲート
バスライン４１１のうち、ソース電極４６３とドレイン
電極４６２との間の部分がＴＦＴ１１のゲート電極とな
っている。また、ゲートバスライン４１１と平行に蓄積
容量バスライン４１２が形成されており、その蓄積容量
バスライン４１２の上方には、各画素毎に蓄積容量電極
４６４が形成されている。なお、蓄積容量バスライン４
１２は一定の電位に保持されるようになっている。
【００４２】画素電極４８には、斜め方向に配列した複
数の溝４８ａが設けられており、これらの溝４８ａと対
向基板側に設けられた突起（図示せず）とにより、配向
分割（マルチドメイン）が達成される。なお、配向分割
の詳細については、特許第２９４７３５０号公報に記載
されている。データドライバ３２はデータバスライン４
６１に所定のタイミングで表示データDATAを供給する。
また、ゲートドライバ３３は１垂直同期期間の周期で各
ゲートバスライン４１１に順番に走査パルスを供給す
る。
数の溝４８ａが設けられており、これらの溝４８ａと対
向基板側に設けられた突起（図示せず）とにより、配向
分割（マルチドメイン）が達成される。なお、配向分割
の詳細については、特許第２９４７３５０号公報に記載
されている。データドライバ３２はデータバスライン４
６１に所定のタイミングで表示データDATAを供給する。
また、ゲートドライバ３３は１垂直同期期間の周期で各
ゲートバスライン４１１に順番に走査パルスを供給す
る。
【００４３】図１１（ａ）は図１０のＡ−Ａ線による断
面図、図１１（ｂ）は図１０のＢ−Ｂ線による断面図で
ある。なお、この例では、ＭＶＡ方式１５型液晶表示装
置（ＸＧＡ）の一例で、５枚マスク工程による逆スタガ
ー型ＴＦＴを有する液晶表示装置の例を示している。ガ
ラス基板４０上には、第１配線層として、ゲートバスラ
イン４１１及び蓄積容量バスライン４１２が形成されて
いる。これらの第１配線層の上には、ＳｉＮからなる絶
縁膜（ゲート絶縁膜）４２が形成されている。ＴＦＴ形
成部（図１１（ａ））では、絶縁膜４２の上に、ＴＦＴ
１１の活性層となるシリコン膜（アモルファスシリコン
膜）４３が形成されており、そのシリコン膜４３の上
に、ＳｉＮからなるエッチングストッパ膜４４、ｎ型不
純物を高濃度に導入したシリコン（アモルファスシリコ
ン）膜４５、金属膜からなるソース電極４６３及びドレ
イン電極４６２が形成されている。また、絶縁膜４２の
上にはデータバスライン４６１も形成されており、デー
タバスライン４６１とドレイン電極４６２とは電気的に
接続されている。
面図、図１１（ｂ）は図１０のＢ−Ｂ線による断面図で
ある。なお、この例では、ＭＶＡ方式１５型液晶表示装
置（ＸＧＡ）の一例で、５枚マスク工程による逆スタガ
ー型ＴＦＴを有する液晶表示装置の例を示している。ガ
ラス基板４０上には、第１配線層として、ゲートバスラ
イン４１１及び蓄積容量バスライン４１２が形成されて
いる。これらの第１配線層の上には、ＳｉＮからなる絶
縁膜（ゲート絶縁膜）４２が形成されている。ＴＦＴ形
成部（図１１（ａ））では、絶縁膜４２の上に、ＴＦＴ
１１の活性層となるシリコン膜（アモルファスシリコン
膜）４３が形成されており、そのシリコン膜４３の上
に、ＳｉＮからなるエッチングストッパ膜４４、ｎ型不
純物を高濃度に導入したシリコン（アモルファスシリコ
ン）膜４５、金属膜からなるソース電極４６３及びドレ
イン電極４６２が形成されている。また、絶縁膜４２の
上にはデータバスライン４６１も形成されており、デー
タバスライン４６１とドレイン電極４６２とは電気的に
接続されている。
【００４４】蓄積容量形成部（図１１（ｂ））では、蓄
積容量バスライン４１２の上方の絶縁膜４２の上に金属
からなる蓄積容量電極４６４が形成されている。蓄積容
量電極４６４、ソース電極４６３、ドレイン電極４６２
及びドレインバスライン４６１はいずれも第２配線層に
属し、これらは同じ金属膜をエッチングすることにより
同時に形成される。第２配線層を覆うようにして、Ｓｉ
Ｎからなる絶縁膜（最終保護膜）４７が形成されてい
る。そして、この絶縁膜４７の上には、ＩＴＯからなる
画素電極４８が形成されている。画素電極４８は、絶縁
膜４７に設けられたコンタクト孔を介して蓄積容量電極
４６４に電気的に接続されている。
積容量バスライン４１２の上方の絶縁膜４２の上に金属
からなる蓄積容量電極４６４が形成されている。蓄積容
量電極４６４、ソース電極４６３、ドレイン電極４６２
及びドレインバスライン４６１はいずれも第２配線層に
属し、これらは同じ金属膜をエッチングすることにより
同時に形成される。第２配線層を覆うようにして、Ｓｉ
Ｎからなる絶縁膜（最終保護膜）４７が形成されてい
る。そして、この絶縁膜４７の上には、ＩＴＯからなる
画素電極４８が形成されている。画素電極４８は、絶縁
膜４７に設けられたコンタクト孔を介して蓄積容量電極
４６４に電気的に接続されている。
【００４５】また、画素電極４８の上を含む絶縁膜４７
の上側には、ポリイミド等からなる配向膜（図示せず）
が形成されている。本実施の形態において、蓄積容量バ
スライン４１２の幅は約２０μｍ、蓄積容量電極４６４
の幅は約２４μｍ、絶縁膜４２の厚さは約３５００Å、
絶縁膜４７の厚さは約３３００Åである。蓄積容量Ｃs0
は、蓄積容量バスライン４１２と、画素電極４８と、蓄
積容量電極４６４と、それらの間の絶縁膜４７とにより
構成され、容量値は約３００ｆＦである。
の上側には、ポリイミド等からなる配向膜（図示せず）
が形成されている。本実施の形態において、蓄積容量バ
スライン４１２の幅は約２０μｍ、蓄積容量電極４６４
の幅は約２４μｍ、絶縁膜４２の厚さは約３５００Å、
絶縁膜４７の厚さは約３３００Åである。蓄積容量Ｃs0
は、蓄積容量バスライン４１２と、画素電極４８と、蓄
積容量電極４６４と、それらの間の絶縁膜４７とにより
構成され、容量値は約３００ｆＦである。
【００４６】これに対し、従来は、図１に示すように、
蓄積容量Ｃs を、蓄積容量バスライン６１２と、画素電
極６８と、それらの間の絶縁膜とにより構成していた。
蓄積容量バスライン６１２と画素電極６８との間に２層
の絶縁膜（本実施の形態の絶縁膜４２，４７に対応す
る）があるとすると、蓄積容量を構成する電極間の絶縁
膜（誘電体膜）の厚さが約２倍であるので、蓄積容量Ｃ
s の容量値は約１５０ｆＦとなる。すなわち、本実施の
形態では、従来の設計基準による設計される蓄積容量Ｃ
s に、蓄積容量Ｃs と同じ値の付加容量Ｃsaddを付加し
たこととなる。
蓄積容量Ｃs を、蓄積容量バスライン６１２と、画素電
極６８と、それらの間の絶縁膜とにより構成していた。
蓄積容量バスライン６１２と画素電極６８との間に２層
の絶縁膜（本実施の形態の絶縁膜４２，４７に対応す
る）があるとすると、蓄積容量を構成する電極間の絶縁
膜（誘電体膜）の厚さが約２倍であるので、蓄積容量Ｃ
s の容量値は約１５０ｆＦとなる。すなわち、本実施の
形態では、従来の設計基準による設計される蓄積容量Ｃ
s に、蓄積容量Ｃs と同じ値の付加容量Ｃsaddを付加し
たこととなる。
【００４７】図１２は従来の液晶表示装置の応答時間を
測定した結果を示す図、図１３は本実施の形態の液晶表
示装置の応答時間を測定した結果を示す図である。図１
３に示すように、本実施の形態では１度の走査で白デー
タ電圧を印加したときの透過率とほぼ同じ値になって応
答が完了している。蓄積容量Ｃs が１５０ｆＦの場合
（従来）は、図１２に示すように、見かけ上の輝度応答
時間２０ｍsec であるのに対し、本実施の形態では、図
１３に示すように、見かけの輝度応答時間が約１２ｍse
c に短縮されている。
測定した結果を示す図、図１３は本実施の形態の液晶表
示装置の応答時間を測定した結果を示す図である。図１
３に示すように、本実施の形態では１度の走査で白デー
タ電圧を印加したときの透過率とほぼ同じ値になって応
答が完了している。蓄積容量Ｃs が１５０ｆＦの場合
（従来）は、図１２に示すように、見かけ上の輝度応答
時間２０ｍsec であるのに対し、本実施の形態では、図
１３に示すように、見かけの輝度応答時間が約１２ｍse
c に短縮されている。
【００４８】書込み完了後に液晶誘電率が変動すること
による画素電圧変動量ΔＶs は、下記（１０）式により
求めることができる。 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs0）） …（１０） ここで、ＶdW＝５．５Ｖ、ＣlcW ＝２７０ｆＦ、ＣlcB
＝１８０ｆＦ、Ｃs0＝３００ｆＦであるから、ΔＶs ＝
０．８７Ｖである。従って、保持期間終了時の画素電圧
は４．６３Ｖ、透過率は４．１５％であり、白データ電
圧５．５Ｖを印加したときの透過率４．６％の９０％に
等しい。
による画素電圧変動量ΔＶs は、下記（１０）式により
求めることができる。 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs0）） …（１０） ここで、ＶdW＝５．５Ｖ、ＣlcW ＝２７０ｆＦ、ＣlcB
＝１８０ｆＦ、Ｃs0＝３００ｆＦであるから、ΔＶs ＝
０．８７Ｖである。従って、保持期間終了時の画素電圧
は４．６３Ｖ、透過率は４．１５％であり、白データ電
圧５．５Ｖを印加したときの透過率４．６％の９０％に
等しい。
【００４９】また、ΔＶs ＝０．８７Ｖは白データ電圧
５．５Ｖの１５．８％で２０％より小さい。このよう
に、本実施の形態では１回の走査期間内に画素電圧を表
示データ信号に応じた所定の電圧にすることができる。
このため、液晶表示装置の動画の表示性能が向上し、マ
ルチメディア対応パーソナルコンピュータのディスプレ
イや、テレビ受像機に対応することができる。
５．５Ｖの１５．８％で２０％より小さい。このよう
に、本実施の形態では１回の走査期間内に画素電圧を表
示データ信号に応じた所定の電圧にすることができる。
このため、液晶表示装置の動画の表示性能が向上し、マ
ルチメディア対応パーソナルコンピュータのディスプレ
イや、テレビ受像機に対応することができる。
【００５０】（第２の実施の形態）図１４は本発明の第
２の実施の形態の液晶表示装置の一つの画素を示す図で
ある。なお、本実施の形態が第１の実施の形態と異なる
点は、蓄積容量の構造が異なることにあり、その他の構
成は基本的に第１の実施の形態と同じであるので、重複
する部分の説明は省略する。
２の実施の形態の液晶表示装置の一つの画素を示す図で
ある。なお、本実施の形態が第１の実施の形態と異なる
点は、蓄積容量の構造が異なることにあり、その他の構
成は基本的に第１の実施の形態と同じであるので、重複
する部分の説明は省略する。
【００５１】本実施の形態においては、蓄積容量バスラ
イン４１２ａの幅を以下のように決定する。従来の設計
基準による蓄積容量Ｃs が１８０ｆＦであり、付加容量
Ｃsaddとして３０ｆＦの容量を蓄積容量Ｃs に付加する
ものとする。この場合、式（６）にしたがって画素電圧
変動量ΔＶs を求めると、ΔＶs ＝１．１Ｖである。従
って、保持期間終了時の画素電圧は４．４Ｖであるの
で、図６より透過率は４．０％となることがわかる。こ
の値は、白データ電圧５．５Ｖを印加したときの透過率
４．６％の８７％に等しい。また、電圧変動量ΔＶs は
白データ電圧５．５Ｖの２０％に相当する。Ｃsaddは、
蓄積容量バスラインの幅を、従来の設計基準により決ま
る幅よりも約２０％太くすることで実現する。すなわ
ち、本実施の形態では、蓄積容量バスライン４１２ａの
幅を、従来の設計基準による蓄積容量バスラインの幅に
対し１．２倍に設定する。
イン４１２ａの幅を以下のように決定する。従来の設計
基準による蓄積容量Ｃs が１８０ｆＦであり、付加容量
Ｃsaddとして３０ｆＦの容量を蓄積容量Ｃs に付加する
ものとする。この場合、式（６）にしたがって画素電圧
変動量ΔＶs を求めると、ΔＶs ＝１．１Ｖである。従
って、保持期間終了時の画素電圧は４．４Ｖであるの
で、図６より透過率は４．０％となることがわかる。こ
の値は、白データ電圧５．５Ｖを印加したときの透過率
４．６％の８７％に等しい。また、電圧変動量ΔＶs は
白データ電圧５．５Ｖの２０％に相当する。Ｃsaddは、
蓄積容量バスラインの幅を、従来の設計基準により決ま
る幅よりも約２０％太くすることで実現する。すなわ
ち、本実施の形態では、蓄積容量バスライン４１２ａの
幅を、従来の設計基準による蓄積容量バスラインの幅に
対し１．２倍に設定する。
【００５２】本実施の形態においては、上記のように蓄
積容量バスライン４１２ａの幅を決めているので、１走
査期間内に画素に書き込まれる画素電圧が保持期間内に
変化する量が少ない。これにより、保持期間内での透過
率の変動が少なく、動画の表示品質が向上する。 （その他の実施の形態）図１５〜図１９は、本発明のそ
の他の実施の形態を示す図である。なお、これらの実施
の形態が第１の実施の形態と異なる点は蓄積容量の構成
が異なる点にあり、図１５〜図１９において、図１０と
同一物には同一符号を付してその詳しい説明は省略す
る。
積容量バスライン４１２ａの幅を決めているので、１走
査期間内に画素に書き込まれる画素電圧が保持期間内に
変化する量が少ない。これにより、保持期間内での透過
率の変動が少なく、動画の表示品質が向上する。 （その他の実施の形態）図１５〜図１９は、本発明のそ
の他の実施の形態を示す図である。なお、これらの実施
の形態が第１の実施の形態と異なる点は蓄積容量の構成
が異なる点にあり、図１５〜図１９において、図１０と
同一物には同一符号を付してその詳しい説明は省略す
る。
【００５３】図１５に示す液晶表示装置では、従来の設
計基準により幅が設定された蓄積容量バスライン４１２
に接続して、付加容量電極５１が形成されている。この
付加容量電極５１と画素電極４８とにより構成される付
加容量の容量値は、前述したように、画素電圧がΔＶs
だけ変動したときの透過率と、変動前の透過率との差
が、変動前の透過率の１３％よりも小さくなるように設
定されている。
計基準により幅が設定された蓄積容量バスライン４１２
に接続して、付加容量電極５１が形成されている。この
付加容量電極５１と画素電極４８とにより構成される付
加容量の容量値は、前述したように、画素電圧がΔＶs
だけ変動したときの透過率と、変動前の透過率との差
が、変動前の透過率の１３％よりも小さくなるように設
定されている。
【００５４】図１６（ａ）に平面図、図１６（ｂ）に図
１６（ａ）のＣ−Ｃ線による断面図を示す液晶表示装置
では、蓄積容量バスライン４１２の上の絶縁膜４７に凹
部４７ａが設けられている。これにより、蓄積容量を構
成する容量バスライン４１２と画素電極４８との間の間
隔が小さくなり、従来に比べて蓄積容量が増加してい
る。絶縁膜４７の凹部４７ａの深さは、画素電圧がΔＶ
s だけ変動したときの透過率と、変動前の透過率との差
が、変動前の透過率の１３％よりも小さくなるように設
定されている。
１６（ａ）のＣ−Ｃ線による断面図を示す液晶表示装置
では、蓄積容量バスライン４１２の上の絶縁膜４７に凹
部４７ａが設けられている。これにより、蓄積容量を構
成する容量バスライン４１２と画素電極４８との間の間
隔が小さくなり、従来に比べて蓄積容量が増加してい
る。絶縁膜４７の凹部４７ａの深さは、画素電圧がΔＶ
s だけ変動したときの透過率と、変動前の透過率との差
が、変動前の透過率の１３％よりも小さくなるように設
定されている。
【００５５】図１７（ａ）に平面図、図１７（ｂ）に図
１７（ａ）のＤ−Ｄ線による断面図を示す液晶表示電極
では、蓄積容量バスライン４１２の上方に蓄積容量電極
５２が形成されている。この蓄積容量電極５２は、絶縁
膜４７に形成されたコンタクト孔を介して画素電極４８
に電気的に接続されている。この例においても蓄積容量
の容量値は、前述したように、画素電圧がΔＶs だけ変
動したときの透過率と、変動前の透過率との差が、変動
前の透過率の１３％よりも小さくなるように設定されて
いる。
１７（ａ）のＤ−Ｄ線による断面図を示す液晶表示電極
では、蓄積容量バスライン４１２の上方に蓄積容量電極
５２が形成されている。この蓄積容量電極５２は、絶縁
膜４７に形成されたコンタクト孔を介して画素電極４８
に電気的に接続されている。この例においても蓄積容量
の容量値は、前述したように、画素電圧がΔＶs だけ変
動したときの透過率と、変動前の透過率との差が、変動
前の透過率の１３％よりも小さくなるように設定されて
いる。
【００５６】図１８に示す液晶表示装置では、画素電極
４８の下方に付加容量電極５３が形成されており、この
付加容量電極５３は垂直方向に隣接する画素のゲートバ
スライン４１１に接続されている。そして、付加容量電
極５３と画素電極４８とにより構成される付加容量の容
量値は、前述したように、画素電圧がΔＶs だけ変動し
たときの透過率と、変動前の透過率との差が、変動前の
透過率の１３％よりも小さくなるように設定されてい
る。
４８の下方に付加容量電極５３が形成されており、この
付加容量電極５３は垂直方向に隣接する画素のゲートバ
スライン４１１に接続されている。そして、付加容量電
極５３と画素電極４８とにより構成される付加容量の容
量値は、前述したように、画素電圧がΔＶs だけ変動し
たときの透過率と、変動前の透過率との差が、変動前の
透過率の１３％よりも小さくなるように設定されてい
る。
【００５７】図１９に示す液晶表示装置では、画素電極
４８の下方に付加容量電極５４が形成されており、この
付加容量電極５４は水平方向に隣接する画素のデータバ
スライン４６１に接続されている。そして、付加容量電
極５４と画素電極４８とにより構成される付加容量の容
量値は、前述したように、画素電圧がΔＶs だけ変動し
たときの透過率と、変動前の透過率との差が、変動前の
透過率の１３％よりも小さくなるように設定されてい
る。
４８の下方に付加容量電極５４が形成されており、この
付加容量電極５４は水平方向に隣接する画素のデータバ
スライン４６１に接続されている。そして、付加容量電
極５４と画素電極４８とにより構成される付加容量の容
量値は、前述したように、画素電圧がΔＶs だけ変動し
たときの透過率と、変動前の透過率との差が、変動前の
透過率の１３％よりも小さくなるように設定されてい
る。
【００５８】これらの実施の形態においても、第１及び
第２の実施の形態と同様の効果を得ることができる。
第２の実施の形態と同様の効果を得ることができる。
【００５９】
【発明の効果】以上説明したように、本発明の液晶表示
装置によれば、蓄積容量の容量値を画素電圧の変動量又
は透過率の変動量に応じて設定しているので、１回のデ
ータ書込み期間で表示データ信号に応じた所定の輝度を
得ることができる。これにより液晶表示装置の動画表示
性能が向上するという効果を奏する。
装置によれば、蓄積容量の容量値を画素電圧の変動量又
は透過率の変動量に応じて設定しているので、１回のデ
ータ書込み期間で表示データ信号に応じた所定の輝度を
得ることができる。これにより液晶表示装置の動画表示
性能が向上するという効果を奏する。
【図１】図１は従来の液晶表示装置の一つの画素を示す
図である。
図である。
【図２】図２は、液晶表示装置の画素の等価回路を示す
図である。
図である。
【図３】図３は、１５型のＭＶＡ方式液晶表示装置（Ｘ
ＧＡ）の輝度変化を測定した結果を示す図である。
ＧＡ）の輝度変化を測定した結果を示す図である。
【図４】図４は、図２の等価回路で表される画素におい
て、黒表示から白表示に切り替えた場合の正極走査時の
電極電圧波形を示す図である。
て、黒表示から白表示に切り替えた場合の正極走査時の
電極電圧波形を示す図である。
【図５】図５は、液晶の比誘電率の電圧依存性を示す図
である。
である。
【図６】図６は、ＭＶＡ方式型液晶表示装置（ノーマリ
ーブラック）の透過率−電圧特性を示す図である。
ーブラック）の透過率−電圧特性を示す図である。
【図７】図７は、本発明の原理を示す図である。
【図８】図８は、蓄積容量と同じ容量値の付加容量を付
加した１５型のＭＶＡ方式液晶表示装置の輝度変化を測
定した結果を示す図である。
加した１５型のＭＶＡ方式液晶表示装置の輝度変化を測
定した結果を示す図である。
【図９】図９は本発明の第１の実施の形態の液晶表示装
置のブロック図である。
置のブロック図である。
【図１０】図１０は第１の実施の形態の液晶表示装置の
液晶パネル内の一つの画素を示す平面図である。
液晶パネル内の一つの画素を示す平面図である。
【図１１】図１１（ａ）は図１０のＡ−Ａ線による断面
図、図１１（ｂ）は図１０のＢ−Ｂ線による断面図であ
る。
図、図１１（ｂ）は図１０のＢ−Ｂ線による断面図であ
る。
【図１２】図１２は従来の液晶表示装置の応答時間を測
定した結果を示す図である。
定した結果を示す図である。
【図１３】図１３は第１の実施の形態の液晶表示装置の
応答時間を測定した結果を示す図である。
応答時間を測定した結果を示す図である。
【図１４】図１４は本発明の第２の実施の形態の液晶表
示装置の一つの画素を示す図である。
示装置の一つの画素を示す図である。
【図１５】図１５は本発明の他の実施の形態の液晶表示
装置（その１）の一つの画素を示す図である。
装置（その１）の一つの画素を示す図である。
【図１６】図１６は本発明の他の実施の形態の液晶表示
装置（その２）の一つの画素を示す図である。
装置（その２）の一つの画素を示す図である。
【図１７】図１７は本発明の他の実施の形態の液晶表示
装置（その３）の一つの画素を示す図である。
装置（その３）の一つの画素を示す図である。
【図１８】図１８は本発明の他の実施の形態の液晶表示
装置（その４）の一つの画素を示す図である。
装置（その４）の一つの画素を示す図である。
【図１９】図１９は本発明の他の実施の形態の液晶表示
装置（その５）の一つの画素を示す図である。
装置（その５）の一つの画素を示す図である。
１１ ＴＦＴ、 １２ データバスライン、 １３ ゲートバスライン、 ２０ 制御回路、 ２１ データ処理回路、 ２２ タイミング発生回路、 ３０ 液晶パネル、 ３１ 表示部、 ３２ データドライバ、 ３３ ゲートドライバ、 ４０ ガラス基板、 ４１，４７ 絶縁膜、 ４３，４５ シリコン膜、 ４８ 画素電極、 ５１，５２，５３，５４ 付加容量電極、 ４１１ ゲートバスライン、 ４１２，４１２ａ 蓄積容量バスライン、 ４６１ データバスライン、 ４６４ 蓄積容量電極、 Ｃlc 画素容量、 Ｃs 蓄積容量、 Ｃsadd 付加容量。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA24 JA37 JA41 JB22 JB31 JB69 NA05 2H093 NA16 NA44 NC15 NC34 NC35 ND04 ND05 ND08 ND09 ND32 ND58 NE03 NH05 5C094 AA13 AA31 AA53 AA56 BA03 BA43 CA19 DA13 DB01 DB04 DB10 EA04 EA05 EA10 EB02 FA01 GA10 JA01 JA03 JA06 JA11
Claims (5)
- 【請求項１】 画素電極により構成される画素容量と、
該画素容量に付加される蓄積容量とを有する液晶表示装
置において、 走査期間の終了時の前記画素電極の電圧Ｖ1 における透
過率Ｔ1 と、保持期間終了時の前記画素電極の電圧Ｖ2
における透過率Ｔ2 とが実質的に等しくなるように、前
記蓄積容量の容量値を設定したことを特徴とする液晶表
示装置。 - 【請求項２】 画素電極により構成される画素容量と、
該画素容量に付加される蓄積容量とを有するノーマリー
ブラック型の液晶表示装置において、 白データ電圧をＶdW、白表示時の液晶容量をＣlcW 、黒
表示時の液晶容量をＣlcB としたときに、下記式で表さ
れる画素電圧変動量ΔＶs だけ変化した画素電圧に対す
る透過率と、前記白データ電圧ＶdWに対する透過率との
差が、前記白データ電圧ＶdWに対する透過率の１３％よ
り小さくなるように、前記蓄積容量の容量値Ｃs0を設定
したことを特徴とする液晶表示装置。 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs
0）） - 【請求項３】 画素電極により構成される画素容量と、
該画素容量に付加される蓄積容量とを有するノーマリー
ブラック型の液晶表示装置において、 白データ電圧をＶdW、白表示時の液晶容量をＣlcW 、黒
表示時の液晶容量をＣlcB としたときに、下記式で表さ
れる画素電圧変動量ΔＶs が、前記白データ電圧ＶdWの
絶対値の２０％以下になるように、前記蓄積容量の容量
値Ｃs0を設定したことを特徴とする液晶表示装置。 ΔＶs ＝ＶdW・（（ＣlcW −ＣlcB ）／（ＣlcW ＋Ｃs
0）） - 【請求項４】 画素電極により構成される画素容量と、
該画素容量に付加される蓄積容量とを有するノーマリー
ホワイト型の液晶表示装置において、 黒データ電圧をＶdB、黒表示時の液晶容量をＣlcB 、白
表示時の液晶容量をＣlcW としたときに、下記式で表さ
れる画素電圧変動量ΔＶs だけ変化した画素電圧に対す
る透過率と、前記黒データ電圧ＶdBに対する透過率との
差が、前記黒データ電圧ＶdBに対する透過率の１３％よ
り小さくなるように、前記蓄積容量の容量値Ｃs0を設定
したことを特徴とする液晶表示装置。 ΔＶs ＝ＶdB・（（ＣlcB −ＣlcW ）／（ＣlcB ＋Ｃs
0）） - 【請求項５】 画素電極により構成される画素容量と、
該画素容量に付加される蓄積容量とを有するノーマリー
ホワイト型の液晶表示装置において、 黒データ電圧をＶdB、黒表示時の液晶容量をＣlcB 、白
表示時の液晶容量をＣlcW としたときに、下記式で表さ
れる画素電圧変動量ΔＶs が、前記黒データ電圧ＶdBの
絶対値の２０％以下になるように、前記蓄積容量の容量
値Ｃs0を設定したことを特徴とする液晶表示装置。 ΔＶs ＝ＶdB・（（ＣlcB −ＣlcW ）／（ＣlcB ＋Ｃs
0））
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34530799A JP2001166331A (ja) | 1999-12-03 | 1999-12-03 | 液晶表示装置 |
| KR1020000072499A KR100690513B1 (ko) | 1999-12-03 | 2000-12-01 | 액정 표시 장치 |
| US09/728,767 US6738107B2 (en) | 1999-12-03 | 2000-12-01 | Liquid crystal display device |
| TW089125719A TW479215B (en) | 1999-12-03 | 2000-12-02 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34530799A JP2001166331A (ja) | 1999-12-03 | 1999-12-03 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001166331A true JP2001166331A (ja) | 2001-06-22 |
Family
ID=18375718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34530799A Pending JP2001166331A (ja) | 1999-12-03 | 1999-12-03 | 液晶表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6738107B2 (ja) |
| JP (1) | JP2001166331A (ja) |
| KR (1) | KR100690513B1 (ja) |
| TW (1) | TW479215B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480815B1 (ko) * | 2001-12-24 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동 방법 |
| JP2008020774A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 電子装置及び表示装置 |
| JP2013101360A (ja) * | 2009-10-21 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI265350B (en) * | 2004-08-26 | 2006-11-01 | Au Optronics Corp | Thin film transistor array and pixel structure |
| US7430084B2 (en) * | 2004-12-03 | 2008-09-30 | International Business Machines Corporation | Magnetic tape read channel signal values developed employing intermediate bits of the path memory of a PRML viterbi detector |
| KR101112564B1 (ko) | 2005-01-18 | 2012-03-13 | 삼성전자주식회사 | 액정표시장치 |
| KR101261611B1 (ko) * | 2005-09-15 | 2013-05-06 | 삼성디스플레이 주식회사 | 액정표시장치 |
| US7876299B2 (en) * | 2006-02-13 | 2011-01-25 | High Definition Integration Ltd. | Methods and systems of pixel illumination |
| TWI613500B (zh) * | 2017-05-05 | 2018-02-01 | 元太科技工業股份有限公司 | 畫素結構 |
| CN108806572A (zh) | 2017-05-05 | 2018-11-13 | 元太科技工业股份有限公司 | 像素结构 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0287996A3 (en) * | 1987-04-20 | 1989-02-08 | Hitachi, Ltd. | Liquid crystal display and method of driving the same |
| JPH06160896A (ja) | 1992-11-16 | 1994-06-07 | Toshiba Corp | アクティブマトリクス型液晶表示装置 |
| JPH06337400A (ja) * | 1993-05-31 | 1994-12-06 | Sharp Corp | マトリクス型表示装置及び駆動方法 |
| DE69417166T2 (de) * | 1993-12-08 | 1999-11-11 | Matsushita Electric Ind Co Ltd | Flüssigkristalltafel mit ultraviolette Strahlung reduzierenden Mitteln, Herstellungsverfahren dafür und ein diese nutzendes Projektionsanzeigegerät |
| JP2974564B2 (ja) * | 1993-12-20 | 1999-11-10 | シャープ株式会社 | 液晶電子装置およびその駆動方法 |
| JPH07230103A (ja) | 1994-02-18 | 1995-08-29 | Toshiba Corp | 液晶表示装置及びその製造方法 |
| JPH0926564A (ja) | 1995-07-10 | 1997-01-28 | Matsushita Electric Ind Co Ltd | 液晶表示装置 |
| KR100219116B1 (ko) * | 1996-03-30 | 1999-09-01 | 구자홍 | 티에프티 엘시디 디스플레이의 구동방법 |
| JP3423165B2 (ja) * | 1996-11-07 | 2003-07-07 | シャープ株式会社 | 液晶表示装置 |
| US6078303A (en) * | 1996-12-19 | 2000-06-20 | Colorado Microdisplay, Inc. | Display system having electrode modulation to alter a state of an electro-optic layer |
| EP2085815B1 (en) | 1997-06-12 | 2013-03-13 | Sharp Kabushiki Kaisha | Vertically aligned (VA) liquid-crystal display device |
| EP0935156B1 (en) * | 1997-07-25 | 2005-10-19 | Seiko Epson Corporation | Display and electronic apparatus employing the same |
| JPH11326957A (ja) * | 1998-03-20 | 1999-11-26 | Toshiba Corp | 液晶表示装置 |
| JP3957430B2 (ja) | 1998-09-18 | 2007-08-15 | シャープ株式会社 | 液晶表示装置 |
| US6317113B1 (en) * | 1999-08-27 | 2001-11-13 | Chi Mei Electronics Corp. | Method for driving thin film transistor of liquid crystal display |
-
1999
- 1999-12-03 JP JP34530799A patent/JP2001166331A/ja active Pending
-
2000
- 2000-12-01 US US09/728,767 patent/US6738107B2/en not_active Expired - Lifetime
- 2000-12-01 KR KR1020000072499A patent/KR100690513B1/ko not_active IP Right Cessation
- 2000-12-02 TW TW089125719A patent/TW479215B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100480815B1 (ko) * | 2001-12-24 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치의 구동 방법 |
| JP2008020774A (ja) * | 2006-07-14 | 2008-01-31 | Seiko Epson Corp | 電子装置及び表示装置 |
| JP2013101360A (ja) * | 2009-10-21 | 2013-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9559208B2 (en) | 2009-10-21 | 2017-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
| US10714622B2 (en) | 2009-10-21 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic device including the same |
Also Published As
| Publication number | Publication date |
|---|---|
| TW479215B (en) | 2002-03-11 |
| US6738107B2 (en) | 2004-05-18 |
| KR100690513B1 (ko) | 2007-03-09 |
| US20010002854A1 (en) | 2001-06-07 |
| KR20010062067A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101263512B1 (ko) | 액정표시장치 및 그 구동방법 | |
| US7286108B2 (en) | Display device, method of driving same and electronic device mounting same | |
| JP4111785B2 (ja) | 液晶表示装置 | |
| US7916108B2 (en) | Liquid crystal display panel with color washout improvement and applications of same | |
| KR100794105B1 (ko) | 액정 표시 장치, 그 구동 방법 및 액정 표시 패널의 구동 장치 | |
| KR20010110301A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| KR20060046106A (ko) | 표시 장치 | |
| KR100391929B1 (ko) | 액티브 매트릭스형 액정표시장치 및 그 구동방법 및제조방법 | |
| US6864883B2 (en) | Display device | |
| KR100690513B1 (ko) | 액정 표시 장치 | |
| JP4178977B2 (ja) | 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。 | |
| US11054682B2 (en) | Liquid crystal display device and driving method thereof | |
| US6911966B2 (en) | Matrix display device | |
| JP4361104B2 (ja) | 液晶表示装置 | |
| JPH02216121A (ja) | 液晶表示装置 | |
| US8766888B2 (en) | In plane switching mode liquid crystal display device | |
| JP2002014321A (ja) | 表示装置およびそれを備えた電子機器 | |
| KR100488453B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| KR101340998B1 (ko) | 액정표시장치와 그 구동방법 | |
| US20050168675A1 (en) | Liquid crystal display | |
| US9778525B2 (en) | Display device | |
| JP2004046180A (ja) | 表示装置およびそれを備えた電子機器 | |
| US10969640B2 (en) | Liquid crystal display device and driving method thereof | |
| KR20020092721A (ko) | 액정패널 및 그 제조방법과 그의 구동방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050721 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050818 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090806 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |