JPH06138486A - 液晶表示装置及びその駆動方法 - Google Patents
液晶表示装置及びその駆動方法Info
- Publication number
- JPH06138486A JPH06138486A JP29009992A JP29009992A JPH06138486A JP H06138486 A JPH06138486 A JP H06138486A JP 29009992 A JP29009992 A JP 29009992A JP 29009992 A JP29009992 A JP 29009992A JP H06138486 A JPH06138486 A JP H06138486A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- electrode
- pixel
- liquid crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【構成】各画素に薄膜トランジスタ（ＴＦＴ）からなる
スイッチング素子を設けてなる液晶表示装置において、
各画素にはレベルシフト補償用ＴＦＴを設けると共に、
スイッチング用ＴＦＴとレベルシフト補償用ＴＦＴのゲ
ート電極に接続されるそれぞれのゲート線を、画素電極
に重畳させる。 【効果】寄生容量に起因する画素電位のレベルシフトを
解消すると共に、走査線の時定数を低減させて波形のな
まりを防ぎ、良好な表示特性を得ることができる。
スイッチング素子を設けてなる液晶表示装置において、
各画素にはレベルシフト補償用ＴＦＴを設けると共に、
スイッチング用ＴＦＴとレベルシフト補償用ＴＦＴのゲ
ート電極に接続されるそれぞれのゲート線を、画素電極
に重畳させる。 【効果】寄生容量に起因する画素電位のレベルシフトを
解消すると共に、走査線の時定数を低減させて波形のな
まりを防ぎ、良好な表示特性を得ることができる。
Description
【０００１】
【産業上の利用分野】この発明は、液晶表示装置及びそ
の駆動方法に係り、特に薄膜トランジスタ（以下、ＴＦ
Ｔと称する）をスイッチ素子として用いたアクティブマ
トリクス型液晶表示装置に関する。
の駆動方法に係り、特に薄膜トランジスタ（以下、ＴＦ
Ｔと称する）をスイッチ素子として用いたアクティブマ
トリクス型液晶表示装置に関する。
【０００２】
【従来の技術】液晶を用いた表示装置は、テレビジョン
表示やグラフィックディスプレイを指向して、大容量、
高精細のアクティブマトリクス型液晶表示装置の開発、
実用化が盛んである。
表示やグラフィックディスプレイを指向して、大容量、
高精細のアクティブマトリクス型液晶表示装置の開発、
実用化が盛んである。
【０００３】以下に、各画素の駆動・制御素子としてＴ
ＦＴを用いたアクティブマトリクス型液晶表示装置を例
にとって、従来の技術を説明する。図６は、液晶表示装
置の等価回路図を示す。即ち、Ｘｉ；ｉ＝１，２，３，
…，ｍはデータ線、Ｙｊ；ｊ＝１，２，３，…，ｎはこ
れに直交するゲート線であり、これらデータ線Ｘｉとゲ
ート線Ｙｊの各交点にＴＦＴ５０１が配置されている。
ＴＦＴ５０１のドレイン電極は列毎にデータ線Ｘｉに接
続され、ゲート電極は行毎にゲート線Ｙｊに接続され
る。画素電極５０２は、各々ＴＦＴ５０１のソース電極
に接続され、対向電極５０３との間に液晶５０４を挾持
して、液晶容量を構成している。
ＦＴを用いたアクティブマトリクス型液晶表示装置を例
にとって、従来の技術を説明する。図６は、液晶表示装
置の等価回路図を示す。即ち、Ｘｉ；ｉ＝１，２，３，
…，ｍはデータ線、Ｙｊ；ｊ＝１，２，３，…，ｎはこ
れに直交するゲート線であり、これらデータ線Ｘｉとゲ
ート線Ｙｊの各交点にＴＦＴ５０１が配置されている。
ＴＦＴ５０１のドレイン電極は列毎にデータ線Ｘｉに接
続され、ゲート電極は行毎にゲート線Ｙｊに接続され
る。画素電極５０２は、各々ＴＦＴ５０１のソース電極
に接続され、対向電極５０３との間に液晶５０４を挾持
して、液晶容量を構成している。
【０００４】この液晶表示装置の動作は以下の通りであ
る。ゲート線Ｙｊはアドレス信号により順次走査駆動さ
れて、ＴＦＴ５０１は行毎に順次導通状態にされる。一
方、このゲート線Ｙｊの走査と同期して、データ線Ｘｉ
には例えばｍ並列の交流画素信号が供給される。これに
より信号電圧は行毎に順次画素電極５０２に導かれ、次
にゲート線に非選択信号が印加されると、ＴＦＴ５０１
は非導通状態となって、画素電極５０２は次に走査され
るまでの期間（保持期間）、書き込まれた信号電圧を保
持する。そして、この画素電極５０２と対向電極５０３
との間に挾持された液晶５０４が励起され、表示が行わ
れる。
る。ゲート線Ｙｊはアドレス信号により順次走査駆動さ
れて、ＴＦＴ５０１は行毎に順次導通状態にされる。一
方、このゲート線Ｙｊの走査と同期して、データ線Ｘｉ
には例えばｍ並列の交流画素信号が供給される。これに
より信号電圧は行毎に順次画素電極５０２に導かれ、次
にゲート線に非選択信号が印加されると、ＴＦＴ５０１
は非導通状態となって、画素電極５０２は次に走査され
るまでの期間（保持期間）、書き込まれた信号電圧を保
持する。そして、この画素電極５０２と対向電極５０３
との間に挾持された液晶５０４が励起され、表示が行わ
れる。
【０００５】
【発明が解決しようとする課題】上述の液晶表示装置で
は、以下のような問題があった。即ち、ゲート線Ｙｊに
印加されるアドレス信号電圧の立ち下がり時に、次式
（１）に示す画素電位のレベルシフトΔＶPIXEL を生じ
る。 ΔＶPIXEL ＝ＣGS／（ＣGS＋ＣLC）×ＶGATE …（１） ここにＣGS，ＣLC，ＶGATEはそれぞれ、ＴＦＴ５０１の
ゲート・ソース間寄生容量、液晶容量、アドレス信号電
圧である。このように画素電位にレベルシフトが生じる
と、液晶に非対称な交流、即ち、直流成分オフセットの
ある交流が印加されて、液晶の劣化やフリッカー等の表
示品位の著しい低下を招いてしまう。したがって、レベ
ルシフトΔＶPIXEL を補正する必要があるが、ＣLCは映
像信号に応じて変化するため、ΔＶPIXEL は各画素毎に
異なった値となり、これを補正することは非常に困難で
あった。
は、以下のような問題があった。即ち、ゲート線Ｙｊに
印加されるアドレス信号電圧の立ち下がり時に、次式
（１）に示す画素電位のレベルシフトΔＶPIXEL を生じ
る。 ΔＶPIXEL ＝ＣGS／（ＣGS＋ＣLC）×ＶGATE …（１） ここにＣGS，ＣLC，ＶGATEはそれぞれ、ＴＦＴ５０１の
ゲート・ソース間寄生容量、液晶容量、アドレス信号電
圧である。このように画素電位にレベルシフトが生じる
と、液晶に非対称な交流、即ち、直流成分オフセットの
ある交流が印加されて、液晶の劣化やフリッカー等の表
示品位の著しい低下を招いてしまう。したがって、レベ
ルシフトΔＶPIXEL を補正する必要があるが、ＣLCは映
像信号に応じて変化するため、ΔＶPIXEL は各画素毎に
異なった値となり、これを補正することは非常に困難で
あった。
【０００６】そこで、図７に示すように、レベルシフト
補償用ＴＦＴ６０２を各画素毎に設けて、画素電位レベ
ルシフトを補償する技術が提案されている。ここに、Ｚ
ｊ；ｊ＝１，２，３，…，ｎはゲート線Ｙｊに対応して
設けられた補償用ＴＦＴ走査線である。この補償用ＴＦ
Ｔ走査線Ｚｊに、ゲート線Ｙｊに印加されるアドレス信
号と正負が逆の信号Ｖcompensateが入力されると、レベ
ルシフト補償用ＴＦＴ６０２は次式（２）に示すレベル
シフト電圧を発生する。 ΔＶPIXEL'＝ＣGS' ／（ＣGS' ＋ＣLC）×Ｖcompensate …（２） ここに、ＣGS' は補償用ＴＦＴ６０２のゲート・ソース
間寄生容量を示す。したがって画素電極６０３のレベル
シフト量ΔＶは式（１），（２）に示す個々のレベルシ
フト量の総和となり、次式（３）で表される。 ΔＶ＝ΔＶPIXEL ＋ΔＶPIXEL'＝ＣGS／（ＣGS＋ＣLC）×ＶGATE −ＣGS' ／（ＣGS' ＋ＣLC）×Ｖcompensate …（ ３） （ただし、Ｖcompensate＝−ＶGATE） したがって、補償用ＴＦＴ６０２のＣGS' を駆動用ＴＦ
Ｔ６０１のＣGSと同じになるように設計すれば、画素電
位のレベルシフト量を０にすることができる。しかしな
がら、このような構成を用いると、Ｘｉ，Ｙｊ，Ｚｊの
配線が必要となり、これに加えてＣS 線を設けることは
画素の有効面積を考えると、非常に困難となり、駆動用
ＴＦＴ６０１のスイッチング特性が、外光、温度などの
環境変化により変動してしまうと、保持期間中に不要な
映像信号が画素電極に流れ込んで保持不良が生じ、クロ
ストークやフリッカーなどの画質不良を誘発してしま
う。
補償用ＴＦＴ６０２を各画素毎に設けて、画素電位レベ
ルシフトを補償する技術が提案されている。ここに、Ｚ
ｊ；ｊ＝１，２，３，…，ｎはゲート線Ｙｊに対応して
設けられた補償用ＴＦＴ走査線である。この補償用ＴＦ
Ｔ走査線Ｚｊに、ゲート線Ｙｊに印加されるアドレス信
号と正負が逆の信号Ｖcompensateが入力されると、レベ
ルシフト補償用ＴＦＴ６０２は次式（２）に示すレベル
シフト電圧を発生する。 ΔＶPIXEL'＝ＣGS' ／（ＣGS' ＋ＣLC）×Ｖcompensate …（２） ここに、ＣGS' は補償用ＴＦＴ６０２のゲート・ソース
間寄生容量を示す。したがって画素電極６０３のレベル
シフト量ΔＶは式（１），（２）に示す個々のレベルシ
フト量の総和となり、次式（３）で表される。 ΔＶ＝ΔＶPIXEL ＋ΔＶPIXEL'＝ＣGS／（ＣGS＋ＣLC）×ＶGATE −ＣGS' ／（ＣGS' ＋ＣLC）×Ｖcompensate …（ ３） （ただし、Ｖcompensate＝−ＶGATE） したがって、補償用ＴＦＴ６０２のＣGS' を駆動用ＴＦ
Ｔ６０１のＣGSと同じになるように設計すれば、画素電
位のレベルシフト量を０にすることができる。しかしな
がら、このような構成を用いると、Ｘｉ，Ｙｊ，Ｚｊの
配線が必要となり、これに加えてＣS 線を設けることは
画素の有効面積を考えると、非常に困難となり、駆動用
ＴＦＴ６０１のスイッチング特性が、外光、温度などの
環境変化により変動してしまうと、保持期間中に不要な
映像信号が画素電極に流れ込んで保持不良が生じ、クロ
ストークやフリッカーなどの画質不良を誘発してしま
う。
【０００７】そこで、この発明では、画素電位のレベル
シフトを解消し、かつ保持特性不良を生じることのない
アクティブマトリクス型液晶表示装置を提供することを
目的とする。
シフトを解消し、かつ保持特性不良を生じることのない
アクティブマトリクス型液晶表示装置を提供することを
目的とする。
【０００８】
【課題を解決するための手段】この発明は、上述の課題
を解決するために、複数本のゲート線とゲート線に直交
する複数本のデータ線との各交点部分に対応して設けら
れた画素電極と、画素電極を挟んでゲート線に平行に設
けられた補助配線と、画素電極に対向して設けられた対
向電極との間に挾持された液晶からなる画素領域を具備
し、
を解決するために、複数本のゲート線とゲート線に直交
する複数本のデータ線との各交点部分に対応して設けら
れた画素電極と、画素電極を挟んでゲート線に平行に設
けられた補助配線と、画素電極に対向して設けられた対
向電極との間に挾持された液晶からなる画素領域を具備
し、
【０００９】各画素領域には、ゲート線に接続されたゲ
ート電極とデータ線に接続されたドレイン電極と前記画
素電極に接続されたソース電極を有する第１の薄膜トラ
ンジスタ、及び補助配線に接続されたゲート電極と画素
電極に接続されたソース電極を有する第２の薄膜トラン
ジスタが配設され、かつ前記画素電極は、ゲート電極及
び補助配線と重畳されて容量結合を形成して成る液晶表
示装置を用いる。
ート電極とデータ線に接続されたドレイン電極と前記画
素電極に接続されたソース電極を有する第１の薄膜トラ
ンジスタ、及び補助配線に接続されたゲート電極と画素
電極に接続されたソース電極を有する第２の薄膜トラン
ジスタが配設され、かつ前記画素電極は、ゲート電極及
び補助配線と重畳されて容量結合を形成して成る液晶表
示装置を用いる。
【００１０】さらに本発明は、画素電極を挟んで対向す
る一組のゲート線と補助配線には、所定周期毎に互いに
逆位相の電圧が印加される液晶表示装置の駆動方法を用
いる。
る一組のゲート線と補助配線には、所定周期毎に互いに
逆位相の電圧が印加される液晶表示装置の駆動方法を用
いる。
【００１１】
【作用】本発明の液晶表示装置においては、各画素毎に
画素電位レベルシフト補償用ＴＦＴを設けるために、レ
ベルシフトを解消することができ、さらにゲート線、補
償用ＴＦＴの走査線のそれぞれに重畳された補助蓄積容
量を設けるために、保持特性を向上させることができ
る。
画素電位レベルシフト補償用ＴＦＴを設けるために、レ
ベルシフトを解消することができ、さらにゲート線、補
償用ＴＦＴの走査線のそれぞれに重畳された補助蓄積容
量を設けるために、保持特性を向上させることができ
る。
【００１２】このとき、画素電極をゲート線だけに重畳
させて補助蓄積容量を形成する方法も考えられるが、以
下の点から好ましくない。即ち、このときの画素電位の
レベルシフト量ΔＶ' は、次式（４）で表される。 ΔＶ' ＝（ＣGS＋ＣS ）／（ＣGS＋ＣLC）×ＶGATE −ＣGS' ／（ＣGS' ＋ＣLC）×Ｖcompensate …（４） ここに、ＣS はゲート線と画素電極間に形成される補助
蓄積容量である。即ち、駆動用ＴＦＴによって発生され
るレベルシフト量には、（２）式と比較すると、新たに
ＣS ／（ＣGS＋ＣLC）×ＶGATEの増分が発生する。通
常、ＣS はＣGSに比べて１桁程度大きい値を持ってお
り、またＶGATEは概ね２０Ｖ程度の値をとるため、Ｖco
mpensateを適当に調節するだけでは、レベルシフトの補
償は困難となり、フリッカやクロストークなどの画質不
良の発生に留まらず、表示が不可能となってしまうとい
う欠点がある。
させて補助蓄積容量を形成する方法も考えられるが、以
下の点から好ましくない。即ち、このときの画素電位の
レベルシフト量ΔＶ' は、次式（４）で表される。 ΔＶ' ＝（ＣGS＋ＣS ）／（ＣGS＋ＣLC）×ＶGATE −ＣGS' ／（ＣGS' ＋ＣLC）×Ｖcompensate …（４） ここに、ＣS はゲート線と画素電極間に形成される補助
蓄積容量である。即ち、駆動用ＴＦＴによって発生され
るレベルシフト量には、（２）式と比較すると、新たに
ＣS ／（ＣGS＋ＣLC）×ＶGATEの増分が発生する。通
常、ＣS はＣGSに比べて１桁程度大きい値を持ってお
り、またＶGATEは概ね２０Ｖ程度の値をとるため、Ｖco
mpensateを適当に調節するだけでは、レベルシフトの補
償は困難となり、フリッカやクロストークなどの画質不
良の発生に留まらず、表示が不可能となってしまうとい
う欠点がある。
【００１３】本発明の液晶表示装置においては、ゲート
線、補償用ＴＦＴの走査線両方を画素電極に重畳させて
容量を形成し、補償用ＴＦＴの走査線には、ゲート線に
与える電圧と逆位相の電圧を与えるために、補助蓄積容
量に起因する上述の問題をも解決し、レベルシフトを解
消することができる。
線、補償用ＴＦＴの走査線両方を画素電極に重畳させて
容量を形成し、補償用ＴＦＴの走査線には、ゲート線に
与える電圧と逆位相の電圧を与えるために、補助蓄積容
量に起因する上述の問題をも解決し、レベルシフトを解
消することができる。
【００１４】
【実施例】以下に、この発明の実施例を、図面を参照し
て説明する。
て説明する。
【００１５】図１は、この発明の一実施例の液晶表示装
置の等価回路図を示す。同図においてＸｉ；ｉ＝１，
２，３，…，ｎは複数本のデータ線、Ｙｊ；ｊ＝１，
２，３，…，ｍはデータ線に直交する複数本のゲート線
であり、これらデータ線Ｘｉとゲート線Ｙｊの各交点位
置にＴＦＴ１０１が配置されている。ＴＦＴ１０１のゲ
ート電極は行毎にゲート線Ｙｊに、ドレイン電極は列毎
にデータ線Ｘｉに接続されている。またソース電極は画
素電極１０２に接続されている。そしてこの画素電極１
０２と透明対向電極１０３との間に液晶１０４が挾持さ
れている。一方、レベルシフト補償用ＴＦＴ１０５のゲ
ート電極は行毎に補償用ＴＦＴゲート線Ｚｊ；ｊ＝１，
２，３，…，ｍに接続され、ソース電極は画素電極１０
２に接続されている。同時に、画素電極１０２とゲート
線Ｙｊ及び補償用ＴＦＴゲート線Ｚｊとの間には、蓄積
補助容量１０６及び１０７が形成されている。また、ゲ
ート線Ｙｊ及び補償用ＴＦＴゲート線Ｚｊは、共通のゲ
ート線ドライバ１００１に接続され、データ線Ｚｉはデ
ータ線ドライバ１００２に接続されている。
置の等価回路図を示す。同図においてＸｉ；ｉ＝１，
２，３，…，ｎは複数本のデータ線、Ｙｊ；ｊ＝１，
２，３，…，ｍはデータ線に直交する複数本のゲート線
であり、これらデータ線Ｘｉとゲート線Ｙｊの各交点位
置にＴＦＴ１０１が配置されている。ＴＦＴ１０１のゲ
ート電極は行毎にゲート線Ｙｊに、ドレイン電極は列毎
にデータ線Ｘｉに接続されている。またソース電極は画
素電極１０２に接続されている。そしてこの画素電極１
０２と透明対向電極１０３との間に液晶１０４が挾持さ
れている。一方、レベルシフト補償用ＴＦＴ１０５のゲ
ート電極は行毎に補償用ＴＦＴゲート線Ｚｊ；ｊ＝１，
２，３，…，ｍに接続され、ソース電極は画素電極１０
２に接続されている。同時に、画素電極１０２とゲート
線Ｙｊ及び補償用ＴＦＴゲート線Ｚｊとの間には、蓄積
補助容量１０６及び１０７が形成されている。また、ゲ
ート線Ｙｊ及び補償用ＴＦＴゲート線Ｚｊは、共通のゲ
ート線ドライバ１００１に接続され、データ線Ｚｉはデ
ータ線ドライバ１００２に接続されている。
【００１６】図２は、本実施例の液晶表示装置の一画素
の平面図を示し、図３は図２の線ＡＡに沿った断面図、
図４は図２の線ＢＢに沿った断面図を示す。これらの図
面を参照しつつ、以下に本実施例の液晶表示装置の構造
ならびに製造方法を説明する。
の平面図を示し、図３は図２の線ＡＡに沿った断面図、
図４は図２の線ＢＢに沿った断面図を示す。これらの図
面を参照しつつ、以下に本実施例の液晶表示装置の構造
ならびに製造方法を説明する。
【００１７】まず、絶縁性基板２０１、例えばガラス基
板上にモリブデンをスパッタリングによって厚さ１５０
ｎｍに堆積した後、ゲート線Ｙｊ及びこれと一体のゲー
ト電極２０２及びコンデンサ電極２０４、レベルシフト
補償用ＴＦＴゲート線Ｚｊ及びこれと一体の補償用ＴＦ
Ｔゲート電極２０３及びコンデンサ電極２０５をパター
ン形成する。
板上にモリブデンをスパッタリングによって厚さ１５０
ｎｍに堆積した後、ゲート線Ｙｊ及びこれと一体のゲー
ト電極２０２及びコンデンサ電極２０４、レベルシフト
補償用ＴＦＴゲート線Ｚｊ及びこれと一体の補償用ＴＦ
Ｔゲート電極２０３及びコンデンサ電極２０５をパター
ン形成する。
【００１８】次に、ゲート電極２０２、補償用ＴＦＴゲ
ート電極２０３、コンデンサ電極２０４，２０５を覆う
ように、例えば二酸化シリコン膜をプラズマＣＶＤ法に
より厚さ３００ｎｍに堆積して、ゲート絶縁膜２０６が
形成される。次いでこの上に、例えばプラズマＣＶＤ法
によってアモルファスシリコンを厚さ３００ｎｍに堆積
し、所定の形状にパターニングして、半導体層２０７が
形成される。
ート電極２０３、コンデンサ電極２０４，２０５を覆う
ように、例えば二酸化シリコン膜をプラズマＣＶＤ法に
より厚さ３００ｎｍに堆積して、ゲート絶縁膜２０６が
形成される。次いでこの上に、例えばプラズマＣＶＤ法
によってアモルファスシリコンを厚さ３００ｎｍに堆積
し、所定の形状にパターニングして、半導体層２０７が
形成される。
【００１９】さらに、例えばＩＴＯ（Indium Tin Oxid
e）をスパッタリング法により厚さ１５０ｎｍに堆積し
た後、所定の形状にパターニングして、透明画素電極２
１６がコンデンサ電極２０４，２０５に重なるように形
成される。さらに、半導体層２０７に掛かるようにアル
ミニウムからなるドレイン電極２０８とソース電極２０
９が形成される。ドレイン電極２０８はデータ線２１０
と一体に、またソース電極２０９は画素電極２０８に接
続されるように形成される。同時に補償用ＴＦＴのソー
ス電極２１１も画素電極２０８に接続されるように形成
される。
e）をスパッタリング法により厚さ１５０ｎｍに堆積し
た後、所定の形状にパターニングして、透明画素電極２
１６がコンデンサ電極２０４，２０５に重なるように形
成される。さらに、半導体層２０７に掛かるようにアル
ミニウムからなるドレイン電極２０８とソース電極２０
９が形成される。ドレイン電極２０８はデータ線２１０
と一体に、またソース電極２０９は画素電極２０８に接
続されるように形成される。同時に補償用ＴＦＴのソー
ス電極２１１も画素電極２０８に接続されるように形成
される。
【００２０】次いで、全面にポリイミドからなる保護膜
２１２を厚さ１μｍに塗布し、さらにこの上面の全領域
にポリイミドからなる液晶配向膜２１３が塗布され、第
１の基板２００を得る。
２１２を厚さ１μｍに塗布し、さらにこの上面の全領域
にポリイミドからなる液晶配向膜２１３が塗布され、第
１の基板２００を得る。
【００２１】一方、第２の基板３００は、絶縁性基板３
０１、例えばガラス基板上に厚さ１００ｎｍのＩＴＯか
らなる透明対向電極３０２と液晶配向膜３０３を順次形
成することで得られる。
０１、例えばガラス基板上に厚さ１００ｎｍのＩＴＯか
らなる透明対向電極３０２と液晶配向膜３０３を順次形
成することで得られる。
【００２２】第１の基板２００、第２の基板３００は５
μｍの間隔を保つように周辺部が封着され、さらにこの
間隙内に液晶３０４が挾持される。このようにしてアク
ティブマトリクス型液晶表示装置が構成される。次に、
本実施例の液晶表示装置の動作を説明する。
μｍの間隔を保つように周辺部が封着され、さらにこの
間隙内に液晶３０４が挾持される。このようにしてアク
ティブマトリクス型液晶表示装置が構成される。次に、
本実施例の液晶表示装置の動作を説明する。
【００２３】図５は、ゲート線ドライバ１００１の詳細
を示す回路図である。シフトレジスタ１００２からは、
ゲート線Ｙｊと補償用ＴＦＴゲート線Ｚｊの組毎に、順
次共通のパルスが送られる。スイッチ１００４は、シフ
トレジスタから送られるパルスのタイミングで、入力端
子１００５から入力されるＨ，Ｌ２種類の電圧の一方を
選択して、各ゲート線に出力する。これらの電圧値は、
例えばアドレス信号と非選択信号に相当する電圧に設定
される。
を示す回路図である。シフトレジスタ１００２からは、
ゲート線Ｙｊと補償用ＴＦＴゲート線Ｚｊの組毎に、順
次共通のパルスが送られる。スイッチ１００４は、シフ
トレジスタから送られるパルスのタイミングで、入力端
子１００５から入力されるＨ，Ｌ２種類の電圧の一方を
選択して、各ゲート線に出力する。これらの電圧値は、
例えばアドレス信号と非選択信号に相当する電圧に設定
される。
【００２４】このとき、補償用ＴＦＴゲート線Ｚｊに接
続されたスイッチ１００４には、インバータ１００３を
介して、ゲート線Ｙｊのスイッチに送られるパルスとは
逆位相のパルスが印加される。このため、ゲート線Ｙｊ
と補償用ＴＦＴゲート線Ｚｊには、互いに逆位相の信号
が出力される。
続されたスイッチ１００４には、インバータ１００３を
介して、ゲート線Ｙｊのスイッチに送られるパルスとは
逆位相のパルスが印加される。このため、ゲート線Ｙｊ
と補償用ＴＦＴゲート線Ｚｊには、互いに逆位相の信号
が出力される。
【００２５】このようにして、ゲート線Ｙｊがアドレス
信号によって順次走査され、ＴＦＴ１０１が行毎に順次
導通状態となる。一方、このゲート線Ｙｊの走査と同期
してデータ線Ｘｉに例えばｍ並列の画像信号が供給され
る。これにより信号電圧は行毎に順次画素電極１０２に
導かれ、透明対向電極１０３との間に挾持された液晶１
０４が励起されて画像表示がなされる。同時に、ゲート
線Ｙｊと同期してレベルシフト補償用走査線Ｚｊがゲー
ト線のアドレス信号と逆極性を持った走査信号で走査さ
れる。このとき、ＴＦＴ１０１で発生されるレベルシフ
トΔＶPIXEL （Yj）は、次式（５）で表される。 ΔＶPIXEL （Yj）＝（ＣGS＋ＣS ）／（ＣGS＋ＣS ＋ＣLC）×ＶGATE …（５ ） 補償用ＴＦＴ１０５で発生されるレベルシフトΔＶPIXE
L （Zj）は、次式（６）で表される。 ΔＶPIXEL （Zj）＝（ＣGS' ＋ＣS'）／（ＣGS' ＋ＣS'＋ＣLC）×Ｖcompensa te …（６） ここに、ＣS ，ＣS'はそれぞれ補助容量１０６，１０７
に相当し、他は（１）式、（２）式と同様である。画素
に生じるレベルシフトΔＶは、（５）式と（６）式との
和で表される。 ΔＶ＝ΔＶPIXEL （Yj）＋ΔＶPIXEL （Zj） ＝（ＣGS＋ＣS ）／（ＣGS＋ＣS ＋ＣLC）×ＶGATE ＋（ＣGS' ＋ＣS'）／（ＣGS' ＋ＣS'＋ＣLC）×Ｖcompensa te 従って、ＣGS' ＝ＣGS，ＣS'＝ＣS ，Ｖcompensate＝−
ＶGATEと設定すれば、レベルシフトΔＶを解消すること
ができる。
信号によって順次走査され、ＴＦＴ１０１が行毎に順次
導通状態となる。一方、このゲート線Ｙｊの走査と同期
してデータ線Ｘｉに例えばｍ並列の画像信号が供給され
る。これにより信号電圧は行毎に順次画素電極１０２に
導かれ、透明対向電極１０３との間に挾持された液晶１
０４が励起されて画像表示がなされる。同時に、ゲート
線Ｙｊと同期してレベルシフト補償用走査線Ｚｊがゲー
ト線のアドレス信号と逆極性を持った走査信号で走査さ
れる。このとき、ＴＦＴ１０１で発生されるレベルシフ
トΔＶPIXEL （Yj）は、次式（５）で表される。 ΔＶPIXEL （Yj）＝（ＣGS＋ＣS ）／（ＣGS＋ＣS ＋ＣLC）×ＶGATE …（５ ） 補償用ＴＦＴ１０５で発生されるレベルシフトΔＶPIXE
L （Zj）は、次式（６）で表される。 ΔＶPIXEL （Zj）＝（ＣGS' ＋ＣS'）／（ＣGS' ＋ＣS'＋ＣLC）×Ｖcompensa te …（６） ここに、ＣS ，ＣS'はそれぞれ補助容量１０６，１０７
に相当し、他は（１）式、（２）式と同様である。画素
に生じるレベルシフトΔＶは、（５）式と（６）式との
和で表される。 ΔＶ＝ΔＶPIXEL （Yj）＋ΔＶPIXEL （Zj） ＝（ＣGS＋ＣS ）／（ＣGS＋ＣS ＋ＣLC）×ＶGATE ＋（ＣGS' ＋ＣS'）／（ＣGS' ＋ＣS'＋ＣLC）×Ｖcompensa te 従って、ＣGS' ＝ＣGS，ＣS'＝ＣS ，Ｖcompensate＝−
ＶGATEと設定すれば、レベルシフトΔＶを解消すること
ができる。
【００２６】以上詳述したように、本実施例の液晶表示
装置においては、各画素毎に、画素電極を挟んで駆動用
ＴＦＴのゲート線と対向する位置にレベルシフト補償用
ＴＦＴの走査線を配設し、駆動用ＴＦＴのゲート線にア
ドレス信号が与えられると同時に、レベルシフト補償用
ＴＦＴにはアドレス信号と逆極性でかつ振幅の等しい信
号が印加されるために、次の効果が得られる。
装置においては、各画素毎に、画素電極を挟んで駆動用
ＴＦＴのゲート線と対向する位置にレベルシフト補償用
ＴＦＴの走査線を配設し、駆動用ＴＦＴのゲート線にア
ドレス信号が与えられると同時に、レベルシフト補償用
ＴＦＴにはアドレス信号と逆極性でかつ振幅の等しい信
号が印加されるために、次の効果が得られる。
【００２７】即ち、画素電位のレベルシフトを解消し、
また、保持期間中の画素電位を抑制、することができ
る。このため、フリッカやクロストークなどの画質不良
を抑制することができる。このとき、補助蓄積容量１０
６にアドレス信号が入力されることによる画素電位の変
動を、補助蓄積容量１０７にアドレス信号と逆極性でか
つ振幅の等しい信号を入力することによって、相殺でき
る。このため従来の液晶表示装置と比べて、消費電力や
駆動回路の負担を大幅に増大させることなく、レベルシ
フトを解消することができる。
また、保持期間中の画素電位を抑制、することができ
る。このため、フリッカやクロストークなどの画質不良
を抑制することができる。このとき、補助蓄積容量１０
６にアドレス信号が入力されることによる画素電位の変
動を、補助蓄積容量１０７にアドレス信号と逆極性でか
つ振幅の等しい信号を入力することによって、相殺でき
る。このため従来の液晶表示装置と比べて、消費電力や
駆動回路の負担を大幅に増大させることなく、レベルシ
フトを解消することができる。
【００２８】また保持容量を、ゲート線及び補償用ＴＦ
Ｔの走査線と画素電極との重畳部分で分割して設けるた
めに、ゲート線に沿った容量結合を半減できる。そし
て、ゲート線に与えられる駆動信号自体は、従来の駆動
信号と同じであり、あらたな周波数成分が発生すること
もない。このため、必要な保持能力を維持しつつ、ゲー
ト線の時定数を大幅に低減し、ゲート線に印加される駆
動信号波形のなまりを抑制することができる。したがっ
て、ゲート線方向に沿った輝度傾斜を低減させて、極め
て良好な画像品位を得ることができる。
Ｔの走査線と画素電極との重畳部分で分割して設けるた
めに、ゲート線に沿った容量結合を半減できる。そし
て、ゲート線に与えられる駆動信号自体は、従来の駆動
信号と同じであり、あらたな周波数成分が発生すること
もない。このため、必要な保持能力を維持しつつ、ゲー
ト線の時定数を大幅に低減し、ゲート線に印加される駆
動信号波形のなまりを抑制することができる。したがっ
て、ゲート線方向に沿った輝度傾斜を低減させて、極め
て良好な画像品位を得ることができる。
【００２９】さらに、ゲート電極、補償用ＴＦＴの走査
線を画素電極に重畳させて補助蓄積蓄積容量を形成する
ために、従来の液晶表示装置と比べて、製造工程を大幅
に変更する必要がない。また、画素の有効面積を確保で
きるため、明るい表示画面を得ることができる。
線を画素電極に重畳させて補助蓄積蓄積容量を形成する
ために、従来の液晶表示装置と比べて、製造工程を大幅
に変更する必要がない。また、画素の有効面積を確保で
きるため、明るい表示画面を得ることができる。
【００３０】上記の実施例においては、スイッチング用
ＴＦＴのゲート線Ｙｊと補償用ＴＦＴのゲート線Ｚｊに
与えられる電圧の入力端子を共通としたが、このような
構成に限られるものではなく、例えば個別に入力端子を
設けても良い。要するに、補償用ＴＦＴのゲート電極に
は、スイッチング用ＴＦＴのゲート電極に与えられるア
ドレス信号と逆位相に変化する信号を与えることによっ
て、上述の効果を達成できる。なお、本実施例の液晶表
示装置においては、補償用ＴＦＴのゲート電極には、保
持期間中に、アドレス信号に相当する電圧が印加され
る。このため、画素電極とデータ線とを常に絶縁状態と
しておく必要があり、従って補償用ＴＦＴには、スイッ
チング用ＴＦＴのドレイン電極に相当する電極が設けら
れていない。 また、本発明の効果は上述の構成に限ら
れることなく、例えばいわゆるデルタ配列の構成を用い
ても、同様の効果が得られることはいうまでもない。
ＴＦＴのゲート線Ｙｊと補償用ＴＦＴのゲート線Ｚｊに
与えられる電圧の入力端子を共通としたが、このような
構成に限られるものではなく、例えば個別に入力端子を
設けても良い。要するに、補償用ＴＦＴのゲート電極に
は、スイッチング用ＴＦＴのゲート電極に与えられるア
ドレス信号と逆位相に変化する信号を与えることによっ
て、上述の効果を達成できる。なお、本実施例の液晶表
示装置においては、補償用ＴＦＴのゲート電極には、保
持期間中に、アドレス信号に相当する電圧が印加され
る。このため、画素電極とデータ線とを常に絶縁状態と
しておく必要があり、従って補償用ＴＦＴには、スイッ
チング用ＴＦＴのドレイン電極に相当する電極が設けら
れていない。 また、本発明の効果は上述の構成に限ら
れることなく、例えばいわゆるデルタ配列の構成を用い
ても、同様の効果が得られることはいうまでもない。
【００３１】
【発明の効果】以上説明したように、本発明の液晶表示
装置においては、画素電位のレベルシフトを解消し、か
つ良好な保持特性を得ることができる。このとき、補助
配線には、従来のアドレス信号と同じ振幅で逆極性の電
圧を加えれば足りるため、消費電力や回路の負担の大幅
な増加を招くことがない。
装置においては、画素電位のレベルシフトを解消し、か
つ良好な保持特性を得ることができる。このとき、補助
配線には、従来のアドレス信号と同じ振幅で逆極性の電
圧を加えれば足りるため、消費電力や回路の負担の大幅
な増加を招くことがない。
【００３２】さらに、保持能力をスイッチング用ＴＦＴ
のゲート線及び補償用ＴＦＴのゲート線と画素電極との
重畳部分で分割して設けるために、ゲート線に沿った容
量結合を半減させることができる。従って、従来の液晶
表示装置に比べて、ゲート線の時定数を大幅に低減し、
ゲート線に印加される駆動信号のなまりを抑制できるこ
とから、ゲート線方向に沿った輝度傾斜を低減させるこ
とができる。従って、極めて良好な画像品位を有する液
晶表示装置を、従来の工程を大幅に変更することなく製
造することができる。
のゲート線及び補償用ＴＦＴのゲート線と画素電極との
重畳部分で分割して設けるために、ゲート線に沿った容
量結合を半減させることができる。従って、従来の液晶
表示装置に比べて、ゲート線の時定数を大幅に低減し、
ゲート線に印加される駆動信号のなまりを抑制できるこ
とから、ゲート線方向に沿った輝度傾斜を低減させるこ
とができる。従って、極めて良好な画像品位を有する液
晶表示装置を、従来の工程を大幅に変更することなく製
造することができる。
【図１】本発明の液晶表示装置の一実施例を示す等価回
路図である。
路図である。
【図２】図１に示す液晶表示装置の平面図である。
【図３】図２の線ＡＡに沿った断面図である。
【図４】図２の線ＢＢに沿った断面図である。
【図５】本発明の液晶表示装置の駆動回路の一例を示す
回路図である。
回路図である。
【図６】従来の液晶表示装置の一例を示す等価回路図で
ある。
ある。
【図７】従来の液晶表示装置の別の例を示す等価回路図
である。
である。
１０１…ＴＦＴ １０２…画素電極 １０３…透明対向電極 １０４…液晶 １０５…レベルシフト補償用ＴＦＴ １０６，１０７…蓄積補助容量 ２０２，２０３…ゲート電極 ２０４，２０５…コンデンサ電極 ２０７…半導体層 ２０８…ドレイン電極 ２０９，２１１…ソース電極 ２１０…データ線 ２１４…ゲート線Ｙｊ ２１５…ゲート線Ｚｊ
Claims (2)
- 【請求項１】複数本のゲート線と該ゲート線に直交する
複数本のデータ線との各交点部分に対応して設けられた
画素電極と、前記画素電極を挟んで前記ゲート線に平行
に設けられた補助配線と、前記画素電極に対向して設け
られた対向電極との間に挾持された液晶からなる画素領
域を具備し、 前記各画素領域には、前記ゲート線に接続されたゲート
電極と前記データ線に接続されたドレイン電極と前記画
素電極に接続されたソース電極を有する第１の薄膜トラ
ンジスタ、及び前記補助配線に接続されたゲート電極と
前記画素電極に接続されたソース電極を有する第２の薄
膜トランジスタが配設され、 かつ前記画素電極は、前記ゲート電極及び補助配線と重
畳されて容量結合を形成して成ることを特徴とする液晶
表示装置。 - 【請求項２】前記画素電極を挟んで対向する一組の前記
ゲート線と前記補助配線には、所定周期毎に互いに逆位
相の電圧が印加されることを特徴とする請求項１記載の
液晶表示装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29009992A JPH06138486A (ja) | 1992-10-28 | 1992-10-28 | 液晶表示装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29009992A JPH06138486A (ja) | 1992-10-28 | 1992-10-28 | 液晶表示装置及びその駆動方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06138486A true JPH06138486A (ja) | 1994-05-20 |
Family
ID=17751784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29009992A Pending JPH06138486A (ja) | 1992-10-28 | 1992-10-28 | 液晶表示装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06138486A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| JP2006516162A (ja) * | 2002-08-21 | 2006-06-22 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 |
| KR100762026B1 (ko) * | 2003-03-31 | 2007-09-28 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| CN100420982C (zh) * | 2005-10-17 | 2008-09-24 | 乐金显示有限公司 | 平板显示装置及其图像质量控制方法 |
| KR100900538B1 (ko) * | 2002-09-05 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치 |
| US8797244B2 (en) | 2008-02-20 | 2014-08-05 | Samsung Display Co., Ltd. | Display device and method of driving the same |
| CN114464149A (zh) * | 2021-12-30 | 2022-05-10 | 重庆惠科金渝光电科技有限公司 | 像素单元及其驱动方法、液晶显示面板 |
-
1992
- 1992-10-28 JP JP29009992A patent/JPH06138486A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6259117B1 (en) | 1994-06-02 | 2001-07-10 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display having storage capacitor associated with each pixel transistor |
| US6297518B1 (en) | 1994-06-02 | 2001-10-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US6495858B1 (en) | 1994-06-02 | 2002-12-17 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display device having thin film transistors |
| US6885027B2 (en) | 1994-06-02 | 2005-04-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7148506B2 (en) | 1994-06-02 | 2006-12-12 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| US7459724B2 (en) | 1994-06-02 | 2008-12-02 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix display and electrooptical device |
| JP2006516162A (ja) * | 2002-08-21 | 2006-06-22 | サムスン エレクトロニクス カンパニー リミテッド | 薄膜トランジスタアレイ基板及びこれを含む液晶表示装置 |
| KR100900538B1 (ko) * | 2002-09-05 | 2009-06-02 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100762026B1 (ko) * | 2003-03-31 | 2007-09-28 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치 |
| CN100420982C (zh) * | 2005-10-17 | 2008-09-24 | 乐金显示有限公司 | 平板显示装置及其图像质量控制方法 |
| US8797244B2 (en) | 2008-02-20 | 2014-08-05 | Samsung Display Co., Ltd. | Display device and method of driving the same |
| CN114464149A (zh) * | 2021-12-30 | 2022-05-10 | 重庆惠科金渝光电科技有限公司 | 像素单元及其驱动方法、液晶显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0617398B1 (en) | Method for driving active matrix liquid crystal display panel | |
| JP4932823B2 (ja) | アクティブマトリクス基板、表示装置及びテレビジョン受像機 | |
| JP4277894B2 (ja) | 電気光学装置、駆動回路および電子機器 | |
| US8035634B2 (en) | Electro-optical device, driving circuit, and electronic apparatus | |
| US20090102824A1 (en) | Active matrix substrate and display device using the same | |
| JP2002072989A (ja) | 表示装置およびその駆動方法並びに表示素子 | |
| KR101540072B1 (ko) | 액정표시장치 | |
| JP2007025644A (ja) | 液晶ディスプレイパネルの駆動方法及び該駆動方法を用いた液晶ディスプレイパネル並びに該液晶ディスプレイパネルの駆動に用いる駆動モジュール | |
| KR20050047756A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2693513B2 (ja) | アクティブマトリクス型液晶表示素子 | |
| KR19980071525A (ko) | 액정표시장치의 구동방법 | |
| JP3292520B2 (ja) | 液晶表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JP4178977B2 (ja) | 表示駆動装置及びその駆動制御方法、並びに、アクティブマトリクス型液晶表示装置及びその駆動方法。 | |
| US7728804B2 (en) | Liquid crystal display device and driving method thereof | |
| US20040032630A1 (en) | Electro-optical device, drive device and drive method for electro-optical device, and electronic apparatus | |
| JP5136350B2 (ja) | 液晶表示装置 | |
| JPH06138486A (ja) | 液晶表示装置及びその駆動方法 | |
| JP4361104B2 (ja) | 液晶表示装置 | |
| US6738107B2 (en) | Liquid crystal display device | |
| JPH0815723A (ja) | アクティブマトリクス液晶ディスプレイ | |
| JPH06265939A (ja) | 液晶表示装置 | |
| KR20050026496A (ko) | 액티브 매트릭스 액정 디스플레이 장치 | |
| JPH09243999A (ja) | 液晶表示装置 | |
| JPH08298638A (ja) | 液晶表示装置 |