JPH08298638A

JPH08298638A - 液晶表示装置

Info

Publication number: JPH08298638A
Application number: JP10124095A
Authority: JP
Inventors: Yasuyuki Mishima; 康之三島; Hiroshi Kurihara; 博司栗原; Masuyuki Ota; 益幸太田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-04-25
Filing date: 1995-04-25
Publication date: 1996-11-12

Abstract

(57)【要約】【目的】視野角が良好で低消費電力型の液晶表示装置を
得る。【構成】基板面に対してほぼ平行な電界によって液晶を
駆動する液晶表示装置において、偶数行の共通電極５に
奇数行の共通電極６とは位相が１／２周期ずれた電圧波
形を別々に印加することにより、極性反転時に発生する
液晶表示装置内の配線間寄生容量への充放電を減少させ
て消費電力を低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は液晶表示装置にかかり、
特に低消費電力駆動で表示むらのない、高画質液晶表示
装置に関する。

【０００２】

【従来の技術】従来の薄膜トランジスタ型液晶表示装置
（以下、ＴＦＴ液晶表示装置とも言う）では、液晶層を
駆動する電極としては２枚の基板界面上に形成し、対向
させた透明電極を用いていた。これは、液晶に印加する
電界の方向を基板界面にほぼ垂直な方向とすることで動
作するツイテッドネマチック表示方式に代表される表示
方式を採用していることによる。

【０００３】一方、液晶に印加する電界の方向を基板界
面にほぼ平行な方向とする方式として、櫛歯電極対を用
いた方式が、例えば特公昭６３−２１９０７号公報によ
り提案されているが、表示装置としては実用化されてい
ない。

【０００４】また、従来のＴＦＴ液晶表示装置の駆動方
法としては、共通電極と画素電極の電位を変化させ、こ
の電位を相互に重畳及び相殺させて液晶を駆動する方式
が特公平２−９１３号公報により提案されているが、電
界極性による液晶印加電圧波形の非対称性から発生する
フリッカを低減するために、１水平期間毎に極性を反転
させる必要がある。

【０００５】図１１は従来のＴＦＴ液晶表示装置の概略
構成を説明するブロック図であって、７０は液晶表示パ
ネル（ＴＦＴ−ＬＣＤ）、７１は表示制御装置、７２は
ゲートドライバ、７３−１，７３−２はドレインドライ
バである。

【０００６】同図において、液晶表示パネル７０は例え
ば６４０×３×４８０画素から構成され、液晶表示パネ
ル７０の上下にドレインドライバ７３−１，７３−２が
配置され、このドレインドライバ７３−１，７３−２を
交互に薄膜トランジスタ（ＴＦＴ）のドレイン線（Ｄ）
に接続し、ＴＦＴに液晶を駆動するための電圧を供給す
る。

【０００７】また、ＴＦＴのゲート線（Ｇ）には、表示
パネル７０の側面に配置されたゲートドライバ７２を接
続し、１水平動作時間にＴＦＴのゲートに電圧を供給す
る。１個の半導体集積回路より構成される表示制御装置
７１は本体コンピユータからの表示用データと表示制御
信号を受け取り、これを基にドレインドライバ７３−
１，７３−２、ゲートドライバ７２を駆動する。

【０００８】この場合に、本体コンピユータからの表示
用データは、１画素単位、すなわち赤（Ｒ）、緑
（Ｇ）、青（Ｂ）の各データを１つの組にして単位時間
毎に転送する。

【０００９】ここで、表示用データは、各色毎４ビット
の１２ビット、あるいは各色毎６ビットの１８ビットで
構成されている。

【００１０】また、ドレインドライバ７３−１，７３−
２は液晶パネル７０の上下に配置されているので、表示
制御装置７１からドレインドライバ７３−１，７３−２
を駆動する出力は制御信号および表示用データバスとも
２系統を有している。

【００１１】図１２は従来のＴＦＴ液晶表示装置のドレ
インドライバの概略構成を説明するブロック図であっ
て、７３はドレインドライバ、７４はデータラッチ部、
７５は出力電圧発生回路である。

【００１２】図示したように、ドレインドライバ７３は
表示用データのデータラッチ部７４と出力電圧発生回路
７５とから構成される。

【００１３】なお、ドレインドライバ７３では、６ビッ
トの表示用データと９値の階調基準電圧が外部より入力
され、６４レベルの出力電圧値が得られる。

【００１４】データラッチ部７４は、表示データラッチ
用クロック信号（ＣＬ１）に同期して表示データを出力
本数分だけ取込み、出力電圧発生回路７５は外部から入
力された階調基準電圧から生成される６４階調の出力電
圧のうち、データラッチ部７４からの表示データに対応
する出力電圧を選択してドレイン信号線に出力する。図
１３は従来のＴＦＴ液晶表示装置のドレインドライバの
出力電圧発生回路の回路構成図であって、７６はデコー
ダである。

【００１５】同図はドレイン信号線の総数分だけ設けら
れる出力電圧発生回路の中の１回路分の回路構成を示
す。

【００１６】同図に示すように、出力電圧発生回路は外
部より入力される９値の階調基準電圧（Ｖ₀〜Ｖ₈）間
を８等分した電圧値（ＶＯ₀₀〜ＶＯ₆₄）を生成し、それ
をデータ７６で選択して出力する。

【００１７】図１４は図１３における階調基準電圧と出
力電圧との関係の説明図である。

【００１８】同図では、全部で６５の出力電圧値が得ら
れるが、このうち、Ｖ₈に等しいＶＯ₆₄は使用しない。

【００１９】また、ＴＦＴ液晶表示装置のコモン電極駆
動法として、コモン電極に印加する電圧を交流化するコ
モン電圧交流化駆動法を採用することにより、低耐電圧
のドレインドライバが使用できることが知られている。

【００２０】さらに、液晶の対向電極−画素電極間に印
加する電圧を変化させることにより、視角調整を行うこ
とができることも知られており、従来のＴＦＴ液晶表示
装置においては、ドレイン信号線に印加する電圧を変化
させて視角調整を行っていた。

【００２１】ＴＦＴ液晶表示装置の駆動回路において
は、差動増幅器タイプのレベルシフト回路が多用されて
いる。

【００２２】

【発明が解決しようとする課題】上記従来技術の液晶表
示装置においては、視角方向を変化させた際の輝度変化
が著しく、特に中間調表示を行った場合、視角方向によ
り階調レベルが反転してしまうなど実用上問題であっ
た。

【００２３】これに対し、櫛歯電極対を用いて液晶に印
加する電界の方向を基板界面にほぼ平行な方向とする方
式を採用すると、明るさの視角依存性がほぼなくなるこ
とが明らかにされている（R.Kiefer,B.Weber,F.Windsch
eid and G.Baur,Proceedingsof the Twelfth Internati
onal Display Research Conference(Japan Display,9
2')pp.547-550参照）。

【００２４】しかし、上記文献においては、薄膜トラン
ジスタ（ＴＦＴ）の構造とこの方式に適した駆動方法に
ついての記述はない。

【００２５】また、ここで示された構成に於ては、十分
な光透過率とコントラスト比を保つには例えば８Ｖ以上
の高い電圧を印加する必要があり、製造コストや消費電
力が高い高耐圧の駆動ＩＣを用いなくてはならない。

【００２６】一方、特公昭６３−２１９０７号公報には
相互に咬合する櫛歯電極対を薄膜トランジスタと接続し
た構造が提案されているが、ここでは櫛歯電極を１画素
内に１７本も導入しており、十分な画素開口率（例えば
３０％以上）を維持するには櫛歯電極の電極幅を１〜２
μｍ程度以下と極めて狭くする必要がある。

【００２７】開口率を実用レベルまで拡大し、かつ高電
界を印加するには極めて狭い幅の電極を多数本導入し、
対の電極間ギャップを可能なだけ狭くする必要がある。

【００２８】しかし、大型基板全面にわたって細線を均
一にかつ断線がないように形成することは極めて困難で
ある。

【００２９】また、特公平２−９１３号公報に開示され
た駆動方法については、共通電極に印加するパルス電圧
波形は、１水平期間毎に極性を反転させる必要があり、
それ毎に基板内に基板内の寄生容量に電荷の充放電を繰
り返すため、消費電力が大きい。

【００３０】さらに、極性反転時間を１水平期間毎に必
要となるため、その分だけ画素電極に画像情報に従って
変化する電圧波形を印加する時間が減少するため、薄膜
トランジスタの素子性能を向上させる必要がある。

【００３１】また、極性反転の時間を短くするためには
反転瞬時に発生する瞬時電流に対応してパルス発生回路
の規模が大きくなる問題が発生する。

【００３２】本発明の目的は、上記従来技術の諸問題を
解消し、視角特性が良好で低消費電力型の液晶表示装置
を提供することにある。

【００３３】

【課題を解決するための手段】上記目的を達成するため
に、請求項１に記載の第１の発明は、少なくとも一方が
透明な一対の基板である２枚の基板間に液晶が封入さ
れ、該基板の一方に薄膜トランジスタ素子と該薄膜トラ
ンジスタのソース電極と接続された画素電極、及び共通
電極で構成されたマトリクス状に配列された画素、各行
毎に隣接する薄膜トランジスタのゲート電極に接続され
たゲート配線、各列毎に隣接する薄膜トランジスタのド
レイン電極に接続されたドレイン配線、前記各奇数行の
共通電極に接続された奇数行共通電極配線、前記各偶数
行の共通電極に接続された偶数行共通電極配線、前記各
奇数行共通電極配線が接続された奇数行共通バスライ
ン、前記各偶数行共通電極配線が接続された偶数行共通
バスライン及び前記画素電極と共通電極の間に電圧信号
波形を印加する駆動電圧印加手段を有する液晶表示装置
において、前記画素電極と前記共通電極は、電圧信号波
形を印加する駆動電圧印加手段により前期画素電極と前
期共通電極との間で、かつ、基板面にほぼ平行に電界を
印加するように配置され、画素電極には画像情報に従っ
て変化する電圧波形を印加し、共通電極には２値の振幅
レベルを有するパルス波形を印加することで前記平行な
電界を発生させて両電極間の液晶の駆動を行うと共に、
前記奇数共通電極配線と前記偶数共通電極配線に印加す
る電圧波形は位相が反転した波形であることを特徴とす
る。

【００３４】また、請求項２に記載の第２の発明は、前
記奇数行共通電極配線と前記偶数行共通電極配線に印加
されるパルス波形の周期が少なくとも１水平期間の２倍
の時間よりも長いことを特徴とする。

【００３５】さらに、請求項３に記載の第３の発明は、
前記奇数行共通バスラインと前記偶数行共通バスライン
が、少なくとも前記ゲート配線を構成するゲート配線材
料と前記ドレイン配線を構成するドレイン配線材料によ
り構成されたことを特徴とする。

【００３６】さらに、請求項４に記載の第４の発明は、
前記奇数行共通電極配線及び偶数行共通電極配線は各々
前記画素がマトリクス状に配置された画素領域内ではゲ
ート配線とほぼ平行に配置され、前記領域外では奇数行
と偶数行の共通電極配線が各々分割され、前記奇数行共
通電極配線及び偶数行共通電極配線は各々１本にまとめ
て接続してなることを特徴とする。

【００３７】さらに、請求項５に記載の第５の発明は、
前記奇数行共通バスラインと偶数行共通バスラインは前
記画素領域外で奇数行と偶数行の共通電極配線が分割さ
れてなり、前記分割された奇数行共通バスラインと偶数
行共通バスラインが各々１本にまとめて接続される接続
部の配置が、前記ゲート配線の配線端部外側で、かつ奇
数、偶数共通電極が各々異なるゲート配線端部で接続し
てなることを特徴とする。

【００３８】

【作用】上記第１の発明の構成において、２枚の基板間
に液晶を封入した少なくとも一方が透明な一対の基板の
一方に、薄膜トランジスタ素子と該薄膜トランジスタの
ソース電極と接続された画素電極、及び共通電極で構成
されたマトリクス状に配列された画素、各行毎に隣接す
る薄膜トランジスタのゲート電極に接続されたゲート配
線、各列毎に隣接する薄膜トランジスタのドレイン電極
に接続されたドレイン配線、前記各奇数行の共通電極に
接続された奇数行共通電極配線、前記各偶数行の共通電
極に接続された偶数行共通電極配線、前記各奇数行共通
電極配線が接続された奇数行共通バスライン、前記各偶
数行共通電極配線が接続された偶数行共通バスラインが
配置される。

【００３９】そして、前記駆動電源手段は、前記画素電
極と共通電極の間に電圧信号波形を印加する。

【００４０】前記画素電極と前記共通電極は、電圧信号
波形を印加する駆動電圧印加手段により前記画素電極と
前記共通電極との間で、かつ、基板面にほぼ平行に電界
を印加するように配置され、画素電極には画像情報に従
って変化する電圧波形を印加し、共通電極には２値の振
幅レベルを有するパルス波形を印加することで前記平行
な電界を発生させて両電極間の液晶の駆動を行うと共
に、前記奇数共通電極配線と前記偶数共通電極配線に印
加する電圧波形は位相が反転した波形であることを特徴
とする。

【００４１】また、上記第２の発明の構成において、前
記奇数行共通電極配線と前記偶数行共通電極配線に印加
されるパルス波形の周期は、少なくとも１水平期間の２
倍の時間よりも長いものとされる。

【００４２】さらに、上記第３の発明の構成において、
前記奇数行共通バスラインと前記偶数行共通バスライン
は、少なくとも前記ゲート配線を構成するゲート配線材
料と前記ドレイン配線を構成するドレイン配線材料によ
り構成される。

【００４３】さらに、上記第４の発明の構成において、
前記奇数行共通電極配線及び偶数行共通電極配線は各々
前記画素がマトリクス状に配置された画素領域内ではゲ
ート配線とほぼ平行に配置され、前記領域外では奇数行
と偶数行の共通電極配線が各々分割され、前記奇数行共
通電極配線及び偶数行共通電極配線は各々１本にまとめ
て接続される。

【００４４】さらに、上記第５の発明の構成において、
前記奇数行共通バスラインと偶数行共通バスラインは前
記画素領域外で奇数行と偶数行の共通電極配線が分割さ
れてなり、前記分割された奇数行共通バスラインと偶数
行共通バスラインが各々１本にまとめて接続される接続
部の配置が、前記ゲート配線の配線端部外側で、かつ奇
数、偶数共通電極が各々異なるゲート配線端部で接続さ
れている。

【００４５】すなわち、上記のように構成した本発明の
液晶表示装置は、次のような作用を奏する。

【００４６】図９は本発明の液晶表示装置における駆動
原理の説明図であって、（ａ−１）は駆動電圧を印加し
ないときの画素の断面の一部を示す模式図、（ａ−２）
は（ａ−１）の平面模式図、（ｂ−１）は駆動電圧を印
加しないときの画素の断面の一部を示す模式図、（ｂ−
２）は（ｂ−１）の平面模式図である。

【００４７】同図において、１７は画素電極、２５は共
通電極、２８は液晶、３０はアルミニウム膜、３１はク
ロム膜、３２はゲート酸化酸化膜、３３は酸化アルミニ
ウム、３５は保護膜、６０は一対の基板の一方の基板
（以下、対向基板）、６１−１，６１−２は配向膜、６
２は一対の基板の他方の基板（以下、マトリクス基
板）、６３は電界である。

【００４８】同図（ａ−１）（ａ−２）において、マト
リクス基板６２（下基板）と対向基板６０（上基板）の
間に封入された液晶２８は、上下基板６０と６２のそれ
ぞれに配置された配向膜６１−１，６１−２によって、
電圧無印加時には画素電極１７、共通電極２５の長手方
向に対して若干の角度、即ち４５度≦｜φＬＣ｜＜９０
度を持つように配向されている。

【００４９】上下の配向膜６１−１，６１−２界面上で
の液晶の配向方向は、上基板側の配向方向をφＬＣ１、
下基板側の配向方向をφＬＣ２としたとき、望ましい１
例として平行、即ちφＬＣ１＝φＬＣ２となっている。
液晶２８の誘電異方性は正を想定している。

【００５０】ここで、同図（ｂ−１）（ｂ−２）におい
て、アルミニウム膜３０とクロム膜３１で構成される画
素電極１７とアルミニウム膜で構成される共通電極２５
のそれぞれに異なる電位を与え、それらの間に電位差を
与えて液晶２８に電界６３を印加すると、液晶がもつ誘
電異方性と電界６３との相互作用により液晶２８が反応
して電界方向にその向きを変える。

【００５１】このとき、液晶２８の屈折率異方性と基板
外面に設置した図示しない偏光板との相互作用により明
るさが変わる。この明るさは、特に電界６３に依存し、
僅かな電界強度の差によって変化し、液晶に印加する電
圧の極性によっても明るさが異なる。

【００５２】そのため、マトリクス状の液晶表示装置と
して用いる場合、上記本発明の構成により、１行毎に液
晶の印加電圧の極性を反転させることによって、印加電
圧の極性による明るさの違いによるちらつきが緩和され
る。

【００５３】図１０は本発明による液晶表示装置におけ
る液晶への電圧印加方法を従来の電圧印加方法と比較し
た説明図であって、（ａ−１）は従来の印加電圧の波形
図、（ａ−２）はその奇偶行と印加電圧との関係を示す
概念図、（ｂ−１）は本発明の印加電圧の波形図、（ｂ
−２）はその奇偶行と印加電圧との関係を示す概念図で
ある。

【００５４】同図（ａ−１）（ａ−２）に示したよう
に、電界強度を増大するためには、画素電極１７と共通
電極２５には位相の反転した画素電圧Ｖｄと共通電圧Ｖ
ｃｏｍの電圧波形を印加する場合、その反転は、（ａ−
２）に示した・・ｍ行・・・ｍ＋４行・・に対して、ど
ちらも１行の選択時間毎に行わなければならない。

【００５５】これに対して、本発明では、同図（ｂ−
１）（ｂ−２）に示したように、奇数行の共通電極と偶
数行の共通電極の電圧波形をそれぞれＶｃｏｍ１，Ｖｃ
ｏｍ２と別々にすることで、それぞれ一定の電圧レベル
を共通電極に印加しても、液晶の印加電圧Ｖ１ｃの極性
を反転させることができる。

【００５６】このように、本発明によれば、液晶への印
加電圧の極性反転周期を長くすることで、電圧の反転時
に発生する液晶表示装置内の配線間の寄生容量への充放
電を減少させ、消費電力が低減する。

【００５７】

【実施例】以下、本発明の実施例につき、図面を参照し
て詳細に説明する。

【００５８】〔実施例１〕図１は本発明による液晶表示
装置の１実施例の構成を説明する概念図であって、１−
１，１−２はドレイン駆動回路、２−１，２−２はドレ
イン配線基板、３−１，３−２はドレイン駆動ＩＣ、４
はタイミングコントローラ、５は偶数行共通電極配線、
６は奇数行共通電極配線、７は映像信号源、９はゲート
駆動回路、１０は画素、１１はゲート配線基板、１２は
ゲート駆動ＩＣ、１３はゲート配線、１４はドレイ配
線、４９は奇数行共通バスライン、５０は偶数行共通バ
スライン、６０は対向基板、６２はマトリクス基板、６
４は電源回路である。

【００５９】図示の液晶表示装置は、画素１０がマトリ
クス状に構成されたマトリクス基板６２、対向基板６
０、タイミングコントローラ４、ドレイン駆動回路１−
１，１−２、ゲート駆動回路９、電源回路６４、さらに
図示してないが、マリクス基板６２と対向基板６０の間
に封入された液晶などの要素から構成されている。

【００６０】さらに、マトリクス基板６２には画素を駆
動するのに必要な駆動電圧を供給するドレイン配線１４
とゲート配線１３が画素１０を囲むように互いに直交し
て配置されている。

【００６１】そして、ドレイン配線１４はドレイン駆動
回路１−１，１−２と接続され、ゲート配線１３はゲー
ト駆動回路９と各々接続されている。さらに、奇数行の
画素には奇数行共通電極配線６が、偶数行の画素には偶
数行共通電極配線５が接続され、さらに前記奇数行共通
電極配線６は奇数行共通バスライン６７を、偶数行共通
電極配線５は偶数行共通バスライン５０を介して各々電
源回路６４に接続されている。

【００６２】このように構成したことにより、奇数行と
偶数行の画素にそれぞれ異なる駆動電圧を供給するよう
にしている。

【００６３】また、ドレイン駆動回路１−１，１−２は
ドレイン駆動ＩＣ３−１，３−２とドレイン配線基板２
−１，２−２とで構成され、電源回路６４及びタイミン
グコントローラ４と接続されている。

【００６４】タイミングコントローラ４は、外部の映像
信号源７より映像信号及びタイミング信号を取り込み、
ドレイン駆動ＩＣ３−１，３−２用の映像信号とそのタ
イミング信号に変換してドレイン配線基板２−１，２−
２を介してドレイン駆動ＩＣ３−１，３−２に供給す
る。

【００６５】ドレイン駆動ＩＣ３−１，３−２は電源回
路６４及びドレイン駆動ＩＣ３−１，３−２内部で映像
信号に対応した駆動電圧を発生させ、タイミング信号に
応じてドレイン配線１４に供給する。

【００６６】ゲート駆動回路９は、ゲート駆動ＩＣ１２
とゲート配線基板１１で構成され、電源回路６４及びタ
イミングコントローラ４と接続され、ゲート駆動ＩＣ１
２は、ゲート配線基板１１を介して、タイミングコント
ローラ４から供給される映像信号及びタイミング信号を
取り込み、映像信号に対応した駆動電圧を発生させ、タ
イミング信号に応じてゲート配線１３に供給する。

【００６７】この結果、マトリクス基板６２内の画素１
０に映像信号に応じたドレイン電圧を画素内に順次印加
することが可能となる。

【００６８】次に，上記した液晶表示装置を構成する画
素１０の構造について説明する。

【００６９】図２は本発明による液晶表示装置の１実施
例における奇数行の画素の等価回路であって、１３はゲ
ート配線、１４はドレイン配線、１５は蓄積容量、１６
は寄生容量（Ｃｇｄ）、１７は画素電極、１９は寄生容
量（Ｃｇｓ）、２１はドレイン電極、２２はソース電
極、２３はゲート電極、２４はゲート・ドレイ交差容
量、２５は共通電極、２６は薄膜トランジスタ（ＴＦ
Ｔ）、２７はコモン・ドレイン交差容量、２８は液晶、
２９は共通電極配線である。

【００７０】同図において、画素１０は薄膜トランジス
タ２６、画素電極１７、共通電極２５、蓄積容量１５、
さらに画素電極１７と共通電極２５間の液晶２８で構成
されている。

【００７１】薄膜トランジスタ２６のゲート電極２３、
ドレイン電極２１、及びソース電極２２は各々、ゲート
配線１３、ドレイン配線１４、画素電極１７と接続され
ている。

【００７２】また、共通電極２５は奇数行共通電極配線
２９と接続され、更に共通電極２５と画素電極１７間に
蓄積容量１５が形成され、加えて、図１で説明したマト
リクス基板６２と対向基板６０間に封入され、かつ共通
電極２５と画素電極１７間に配置された液晶２８で構成
されている。

【００７３】また、ゲート配線１３とドレイン配線１
４、及び共通電極配線２９とドレイン配線１８の交差部
には、それぞれゲート・ドレイン交差容量２４、コモン
・ドレイン交差容量２７が形成される。また、薄膜トラ
ンジスタ２６には、寄生容量（Ｃｇｓ）１６と寄生容量
（Ｃｇｄ）１９が形成される。

【００７４】図３は本発明による液晶表示装置の１実施
例における１画素部分の構造図であって、（ａ）は平面
図、（ｂ）は（ａ）の線Ａ−Ａ’に沿った断面図であ
る。

【００７５】同図において、６は奇数行共通電極配線、
１３はゲート配線、１４はドレイン配線、１５は蓄積容
量、１６は寄生容量（Ｃｇｄ）、１７は画素電極、１９
は寄生容量（Ｃｇｓ）、２１はドレイン電極、２２はソ
ース電極、２３はゲート電極、２５は共通電極、３０は
アルミニウム膜、３１はクロム膜、３２はゲート酸化
膜、３３は酸化アルミニウム、３５は保護膜、６１−２
は配向膜、６２はマトリクス基板、６５は半導体層、６
６ａ，６６ｂはオーミック層である。

【００７６】同図（ａ）（ｂ）において、マトリクス基
板６２にゲート電極２３と共通電極２５を例えばアルミ
ニウムを用いて形成する。また、ゲート配線２０及び奇
数行共通配線６も同時に形成し、ゲート電極２３とゲー
ト配線１３及び共通電極２５と奇数行共通配線６は各々
電気的に接続されている。

【００７７】次に、陽極酸化を用いて、酸化アルミニウ
ム３３を形成後、ゲー酸化膜３２を例えば窒化シリコン
等で形成する。そして、ゲート酸化膜３２のゲート電極
２３に対向する部分には、例えば水素化アモルファスシ
リコンからなる半導体層６５を形成し、さらに半導体層
６５上には互いに電気的に分離されたＮ型水素化アモル
ファスシリコンからなるオーミック層６６ａ，６６ｂを
設ける。

【００７８】そして、ソース電極２２、ドレイン電極２
１、画素電極１７及びドレイン配線１４を同時に、例え
ばクロム膜３１、アルミニウム膜３０の２層で形成し、
ソース電極２２と画素電極１７及びドレイン電極２１と
ドレイン配線１４は各々電気的に接続している。

【００７９】このとき、例えば共通電極２５は３本、画
素電極１７は２本の櫛歯を有し、互いの櫛歯を交互に等
間隔で、ほぼドレイン配線１４とほぼ平行に画素１０内
に配置する。

【００８０】また、共通電極２５と画素電極１７の交差
部には、ゲート絶縁膜３２を介して蓄積容量１５を形成
する。更に、窒化シリコン等の保護膜３５、ポリイミド
系の配向膜６−２を形成する。

【００８１】また、同図は奇数行における画素１０の構
造について示したは、偶数行における画素１０は共通電
極２５と奇数行共通配線６の代わりに偶数行共通配線５
（図１参照）と接続する以外は同様の構造をしている。

【００８２】本実施例では、アクティブ素子としてアモ
ルファスシリコン薄膜トランジスタ２６（図２）を形成
しているが、他にポリシリコン薄膜トランジスタ、シリ
コンウエハを上のＭＯＳ型トランジスタ、またはＭＩＭ
（Metal-Intrinsic-metal)ダイオード等の２端子素子を
用いてもよい。

【００８３】また、各電極、および各配線には、特に材
料としての制約は無いが、駆動回路との接続端子部での
腐食を考慮すると、対腐食性の強い金属を使用するのが
望ましい。

【００８４】また、本実施例においては、１画素に１つ
の薄膜トランジスタを用いたが、冗長用として２つまた
はそれ以上の薄膜トランジスタを形成してもよい。

【００８５】なお、本実施例では共通電極２５と画素電
極１７の櫛歯の本数は各々３本と２本としたが、その本
数は開口率等を考慮に入れると少ないほうが望ましい。

【００８６】図４は本発明による液晶表示装置の１実施
例における共通電極と共通バスラインの接続部の構造の
説明図であって、（ａ）は平面図、（ｂ）は（ａ）のＢ
−Ｂ’線に沿った断面図、（ｃ）は同じくＣ−Ｃ’線に
沿った断面図である。

【００８７】本実施例では、ゲート配線２０のゲート駆
動ＩＣ１２を接続してない側の配線端部における奇数行
共通電極配線６、偶数行共通電極配線５の構造を示す。

【００８８】同図において、各奇数行共通電極配線６は
すべて奇数行共通バスライン４９に接続され、また各偶
数行共通電極配線５はすべて偶数行共通バスライン５０
に電気的に接続され、各バスライン４９，５０は電源回
路６４（図１）に接続されている。

【００８９】奇数行共通バスライン４９は奇数行共通電
極配線６をアルミニウム膜で同時に形成し、その後に陽
極酸化を行って酸化アルミニウム膜３３を形成する。

【００９０】一方、偶数行共通電極配線６の端部は陽極
酸化前に、図示しないレジスト膜で被覆し、酸化アルミ
ニウム膜３３が形成されるのを防ぐ。

【００９１】次に、ゲート酸化膜３２を偶数行共通電極
配線６の端部を除いて形成する。そして、クロム膜３１
とアルミニウム膜３０を用いてドレイン配線１４を形成
すると同時に偶数行共通バスライン５０を形成する。

【００９２】その際、偶数行共通バスライン５０は偶数
行共通電極配線６の端部を被覆するように配置すること
で、偶数行共通バスライン５０は偶数行共通電極配線５
に電気的に接続される。最後に保護膜３５を形成する。

【００９３】本実施例においては、偶数行バスライン５
０はドレイン配線１４と同じクロム膜とアルミニウム膜
のみを用いて形成したが、ゲート配線１３の配線材料３
４もドレイン配線１４と同様の材料を用いて形成しても
構わない。

【００９４】また、偶数行、奇数行バスライン５０、４
９が互いに入れ替わって形成しても構わない。

【００９５】図５は本発明による液晶表示装置における
奇数行および偶数行の画素を駆動するときの駆動電圧波
形図であって、（ａ）（ｂ）は奇数行の液晶２８に電界
を与える場合の駆動電圧波形図、（ｃ）（ｄ）は偶数行
の液晶２８に電界を与える場合の駆動電圧波形図であ
る。

【００９６】なお、３７は電界印加するときの奇数行ド
レイン電圧、３８は電界を印加しないときの奇数行ドレ
イン電圧、３９は奇数行共通電圧、４０は奇数行ゲート
電圧、４１は電界印加するときの奇数行画素電圧、４２
は電界印加しないときの奇数行画素電圧、また４３は電
界印加しないときの偶数行ドレイン電圧、４４は電界を
印加するときの偶数行ドレイン電圧、４５は偶数行共通
電圧、４６は偶数行ゲート電圧、４７は電界印加しない
ときの偶数行画素電圧、４８は電界印加するときの偶数
行画素電圧である。

【００９７】同図（ａ）（ｂ）において、奇数行の液晶
２８に電界を印加する場合、ゲート電極２３、ドレイン
電極２１、共通電極２５にはそれぞれ、ゲート電圧４
０、ドレイン電圧３７、奇数行共通電圧３９を印加す
る。

【００９８】ゲート電圧４０が奇数フレーム期間でＶｇ
ｌｈからＶｇｈに変化すると、薄膜トランジスタ２６が
ＯＮ状態となりソース電極２２を介して画素電極１７に
ドレイン電圧３７のＶｄｌが印加され、共通電圧３９の
ＶｃｏｍｈとＶｄｌの差電圧が液晶２８に印加される。

【００９９】ゲート電圧ＶｇｈからＶｇｌｈに変化し、
薄膜トランジスタ２６がＯＦＦ状態になると、奇数行画
素電圧４１は薄膜トランジスタ２６の寄生容量（Ｃｇ
ｓ）１９、蓄積容量（Ｃｓｔｇ）１５、液晶２８の容量
成分（Ｃｌｃ）の結合容量による電圧降下ΔＶだけＶｄ
ｌから降下し、薄膜トランジスタ２６がＯＦＦの状態の
期間中、画素電圧レベルＶｄｌ−ΔＶとＶｃｏｍｈとの
差電圧が液晶２８に印加され続ける。

【０１００】偶数フレーム期間になると、奇数行共通電
圧３９は極性反転してＶｃｏｍｈからＶｃｏｍｌに変化
する。同時にゲート電圧４０もＶｇｌｈからＶｇｌｌに
変化させる。

【０１０１】ゲート電圧４０の変化量（Ｖｃｏｍｈ−Ｖ
ｃｏｍｌ）と奇数行共通電圧の電圧変化量（Ｖｃｏｍｈ
−Ｖｃｏｍｌ）を等しくし、液晶印加電圧は変化しない
ようにする。

【０１０２】偶数フレーム期間では、ゲート電圧４０を
ＶｇｌからＶｇｈに変化させて、薄膜トランジスタをＯ
Ｎ状態にし、画素電極１７に奇数フレームとは異なるド
レイン電圧３７のＶｄｈを印加させ、液晶２８にＶｄｈ
とＶｃｏｍｌの差電圧を与える。

【０１０３】また、ゲート電圧４０をＶｇｈからＶｇｌ
ｌに変化させた薄膜トランジスタ２６のＯＦＦ状態の期
間では、Ｖｄｈ−ΔＶとＶｃｏｍｌの差電圧が液晶２８
に印加される。

【０１０４】この結果、液晶２８は薄膜トランジスタ２
６のＯＦＦ状態の期間は、ＯＮ状態の期間に比べて十分
長いことから、ＯＦＦ状態に印加している電圧によって
発生する電界によって駆動する。

【０１０５】また、同図（ａ）（ｂ）において、奇数行
の液晶２８に電界を印加しない場合には、ドレイン電圧
３８を印加する。奇数フレーム期間でドレイン電圧３８
の電圧レベルとしてＶｄｈを画素電極１７に印加し、偶
数フレーム期間ではドレイン電圧としてＶｄｌを画素電
極１７に印加する。

【０１０６】その結果、共通電圧３９と画素電圧４２と
の差電圧は減少するため、液晶２８には電界が印加され
なくなる。

【０１０７】同図（ｃ）（ｄ）において、偶数行の液晶
２８に電界を印加する場合、ゲート電極２３、ドレイン
電極２１、共通電極２５にはそれぞれ、ゲート電圧４
６、ドレイン電圧４３、偶数行共通電圧４５を印加す
る。

【０１０８】ゲート電圧４６とゲート電圧４０、ドレイ
ン電圧４３とドレイン電圧３７、奇数行共通電圧３９と
偶数行共通電圧４５、奇数行画素電圧４１と偶数行画素
電圧４７はそれぞれ奇数フレーム期間と偶数フレーム期
間の電圧波形が入れ替わったのみで、それ以外は液晶２
８に電界を印加する手法は同様である。

【０１０９】また、同図（ｃ）（ｄ）において、偶数行
の液晶２８に電界を印加しない場合は、ドレイン電圧４
４を印加する。ドレイン電圧４４とドレイン電圧３８も
奇数フレーム期間と偶数フレーム期間の電圧波形が入れ
替わったのみで、それ以外は液晶２８に電界を印加させ
ない手法は同様である。

【０１１０】その結果、本実施例における基板構成と駆
動方法を用いることにより、共通電極に印加する共通電
圧の反転周期を長くしてもちらつきの少ない液晶表示装
置を得ることができる。

【０１１１】〔実施例２〕図６は本発明による液晶表示
装置の他の実施例を説明する概念図であって、４９は奇
数行共通バスライン、５０は偶数行共通バスライン、図
１と同一符号は同一部分に対応する。

【０１１２】本実施例は、以下に説明する以外は前記実
施例１と同様である。

【０１１３】同図において、奇数行共通電極配線６をゲ
ートＩＣ１２の接続していない側の配線端子を奇数行共
通バスライン４９と接続し、偶数行共通電極配線５をゲ
ートＩＣ１２の接続している側の配線端子を偶数行共通
バスライン５０と接続する。偶数行共通バスライン５０
はゲート駆動回路９、またはドレイン駆動回路１−１，
１−２を介して電源回路６４に接続されている。

【０１１４】図７は図６で説明した実施例におけるゲー
ト駆動ＩＣとゲート配線が接続されている側の偶数行共
通電極配線５と偶数行共通バスライン５０の接続部の説
明図であって、１１はゲート配線基板、１２はゲート駆
動ＩＣ、５０は偶数行共通バスライン、５１はゲートＩ
Ｃ出力端子、５２はＴＣＰ（テープキャリアパッケー
ジ）、５３はゲート配線、５４は接続端子、５７はゲー
トＩＣ入力端子である。同図において、各ゲート配線５
３の端部には接続端子５４が各々形成され、テープ状の
ベースフィルムの上にゲートＩＣ１２とその電極パター
ンを形成したＴＣＰ(Tape Carrier Package)５２のＩＣ
出力端子５１とＡＣＦ(anisotropic conductive film)
等を用いて接続している。

【０１１５】また、ＴＣＰ５２のＩＣ入力端子５７はゲ
ート配線基板５６と半田付けを行い、ゲート配線基板５
６から各信号を供給されている。

【０１１６】また、各偶数行共通電極配線５はゲート端
子５１間を通って、偶数行共通バスライン５０と接続さ
れている。この偶数行共通バスライン５０及び偶数行共
通電極配線５は、前記した実施例１における奇数行共通
電極配線及び奇数行共通バスラインと同じ配線材料を用
いて同時に形成する。

【０１１７】従って、本実施例を用いることにより、偶
数行共通バスラインと偶数行共通電極配線を同時に形成
できるため、偶数行共通バスラインと偶数行共通電極配
線の接続不良を著しく低減することができる。

【０１１８】また、偶数行共通電極配線と奇数行共通バ
スラインとの交差部に生じる寄生容量をなくすことがで
きる。

【０１１９】

【発明の効果】以上説明したように、本発明によれば、
基板に平行な電界を用いて液晶を駆動する所謂横電界方
式の液晶表示装置において、２つの異なる共通電圧を用
いることにより、共通電圧の極性反転周期を１フレーム
期間に下げてもちらつきの少ない表示を行うことが可能
となる。

【０１２０】その結果、例えば、図８に示したように、
一つの共通電圧を用いる場合に比べるとパネルに起因す
る消費電力は大幅に冷厳される。

【０１２１】すなわち、図８は本発明による消費電力低
減効果を従来技術と比較した説明図であって、図示した
ように、ゲート線の充放電による部分は両者とも同じで
あるいが、本発明では共通電圧の交流化に伴う寄生容量
の充放電に起因する電力消費が著しく低減されているこ
とが分かる。

【０１２２】なお、本発明では、共通電圧を発生させる
駆動回路が最大２倍に増加するため、駆動回路のＤＣ成
分による損失が増加するが、共通電圧の極性反転の周波
数が１行毎から１フレーム毎に低減されるため、共通電
圧の交流化に伴う寄生容量の充放電の消費電力がＶＧＡ
仕様の液晶表示装置で約１／５００となり、液晶表示装
置全体の消費電力は低減する。

【０１２３】また、２つの共通電圧を画素に供給する配
線の配置をパネルの両端に各々配置することによりその
配線間の寄生容量を低減させ、更に消費電力の低減を行
うことができる。

【図面の簡単な説明】

【図１】本発明による液晶表示装置の１実施例の構成を
説明する概念図である。

【図２】本発明による液晶表示装置の１実施例における
奇数行の画素の等価回路である。

【図３】本発明による液晶表示装置の１実施例における
１画素部分の構造図である。

【図４】本発明による液晶表示装置の１実施例における
共通電極と共通バスラインの接続部の構造の説明図であ
る。

【図５】本発明による液晶表示装置における奇数行およ
び偶数行の画素を駆動するときの駆動電圧波形図であ
る。

【図６】本発明による液晶表示装置の他の実施例を説明
する概念図である。

【図７】図６で説明した実施例におけるゲート駆動ＩＣ
とゲート配線が接続されている側の偶数行共通電極配線
と偶数行共通バスラインの接続部の説明図である。

【図８】本発明による消費電力低減効果を従来技術と比
較した説明図である。

【図９】本発明の液晶表示装置における駆動原理の説明
図である。

【図１０】本発明による液晶表示装置における液晶への
電圧印加方法を従来の電圧印加方法と比較した説明図で
ある。

【図１１】従来のＴＦＴ液晶表示装置の概略構成を説明
するブロック図である。

【図１２】従来のＴＦＴ液晶表示装置のドレインドライ
バの概略構成を説明するブロック図である。

【図１３】従来のＴＦＴ液晶表示装置のドレインドライ
バの出力電圧発生回路の回路構成図である。

【図１４】図１３における階調基準電圧と出力電圧との
関係の説明図である。

【符号の説明】

１−１，１−２ドレイン駆動回路２−１，２−２ドレイン配線基板３−１，３−２ドレイン駆動ＩＣ４タイミングコントローラ５偶数行共通電極配線６奇数行共通電極配線７映像信号源９ゲート駆動回路１０画素１１ゲート配線基板１２ゲート駆動ＩＣ１３ゲート配線１４ドレイ配線４９奇数行共通バスライン５０偶数行共通バスライン６０対向基板６２マトリクス基板６４は電源回路。

Claims

【特許請求の範囲】

【請求項１】少なくとも一方が透明な一対の基板である
２枚の基板間に液晶が封入され、該基板の一方に薄膜ト
ランジスタ素子と該薄膜トランジスタのソース電極と接
続された画素電極、及び共通電極で構成されたマトリク
ス状に配列された画素、各行毎に隣接する薄膜トランジ
スタのゲート電極に接続されたゲート配線、各列毎に隣
接する薄膜トランジスタのドレイン電極に接続されたド
レイン配線、前記各奇数行の共通電極に接続された奇数
行共通電極配線、前記各偶数行の共通電極に接続された
偶数行共通電極配線、前記各奇数行共通電極配線が接続
された奇数行共通バスラインを備え、前記各偶数行共通
電極配線が接続された偶数行共通バスライン及び前記画
素電極と共通電極の間に電圧信号波形を印加する駆動電
圧印加手段を有する液晶表示装置において、前記画素電極と前記共通電極は、前記駆動電圧印加手段
により前期画素電極と前期共通電極との間で、かつ、基
板面にほぼ平行に電圧信号波形を印加するように配置さ
れ、前記画素電極には画像情報に従って変化する電圧波
形を印加し、前記共通電極には２値の振幅レベルを有す
るパルス波形を印加することで前記平行な電界を発生さ
せて両電極間の液晶の駆動を行うと共に、前記駆動電圧
印加手段により前記奇数共通電極配線と前記偶数共通電
極配線に印加する電圧波形は位相が反転した波形である
ことを特徴とする液晶表示装置。
【請求項２】請求項１において、前記奇数行共通電極配
線と前記偶数行共通電極配線に印加されるパルス波形の
周期が少なくとも１水平期間の２倍の時間よりも長いこ
とを特徴とする液晶表示装置。
【請求項３】請求項２において、前記奇数行共通バスラ
インと前記偶数行共通バスラインが、少なくとも前記ゲ
ート配線を構成するゲート配線材料と前記ドレイン配線
を構成するドレイン配線材料により構成されたことを特
徴とする液晶表示装置。
【請求項４】請求項３において、前記奇数行共通電極配
線及び偶数行共通電極配線は各々前記画素がマトリクス
状に配置された画素領域内ではゲート配線とほぼ平行に
配置され、前記領域外では奇数行と偶数行の共通電極配
線が各々分割され、前記奇数行共通電極配線及び偶数行
共通電極配線は各々１本にまとめて接続してなることを
特徴とする液晶表示装置。
【請求項５】請求項４において、前記奇数行共通バスラ
インと偶数行共通バスラインは前記画素領域外で奇数行
と偶数行の共通電極配線が分割されてなり、前記分割さ
れた奇数行共通バスラインと偶数行共通バスラインが各
々１本にまとめて接続される接続部の配置が、前記ゲー
ト配線の配線端部外側で、かつ奇数、偶数共通電極が各
々異なるゲート配線端部で接続してなることを特徴とす
る液晶表示装置。