JP4449784B2 - 電気光学装置、駆動方法および電子機器 - Google Patents

電気光学装置、駆動方法および電子機器 Download PDF

Info

Publication number
JP4449784B2
JP4449784B2 JP2005052684A JP2005052684A JP4449784B2 JP 4449784 B2 JP4449784 B2 JP 4449784B2 JP 2005052684 A JP2005052684 A JP 2005052684A JP 2005052684 A JP2005052684 A JP 2005052684A JP 4449784 B2 JP4449784 B2 JP 4449784B2
Authority
JP
Japan
Prior art keywords
voltage
line
data signal
pixel electrode
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005052684A
Other languages
English (en)
Other versions
JP2006235450A (ja
Inventor
克則 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005052684A priority Critical patent/JP4449784B2/ja
Priority to US11/348,241 priority patent/US7847775B2/en
Publication of JP2006235450A publication Critical patent/JP2006235450A/ja
Application granted granted Critical
Publication of JP4449784B2 publication Critical patent/JP4449784B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2203/00—Function characteristic
    • G02F2203/30—Gray scale
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、画素に対する直流成分の印加を防止する技術に関する。
特に液晶などの電気光学物質を用いて画像を表示する電気光学装置では、特性の劣化を
防ぐために、電気光学物質が交流で駆動される。例えば、スイッチング素子として薄膜ト
ランジスタを用いたアクティブマトリクス型の液晶装置においては、液晶を挟んで複数の
画素電極に対向する共通電極に対して略一定の電圧が印加される一方、画素の階調に対応
する電圧を有するデータ信号が予め定められた電位を基準として周期的に極性反転された
うえで各画素電極に印加される。
このような交流駆動において、データ信号が正極性である場合と負極性である場合とで
電気光学物質に印加される電圧実効値が異なってしまうと、電気光学装置からの出射光量
が周期的に変動するフリッカーが発生するだけでなく、結果的に直流成分が印加されて、
電気光学物質に劣化してしまうことになる。このため、画像を表示する際に、電気光学装
置から出射される光量の周期的な変動量が最小となるように、すなわちフリッカーが最小
となるように、共通電極（対向電極）の電圧を調整する技術が提案されている（例えば特
許文献１参照）。
特開平８−２８６１６９号公報
しかしながら、この技術は、フリッカーが最小となるように共通電極を自動調整するも
のに過ぎない。すなわち、上記技術は、いわば対処療法的なものであり、正極性と負極性
で液晶に印加される電圧実効値が異なってしまう点を根本的に改善するものではない。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、正極性
と負極性で液晶に印加される電圧実効値が異なってしまう点を解決して、フリッカーや直
流成分の印加を防止した電気光学装置、その駆動方法および電子機器を提供することにあ
る。
上記目的を達成するため本発明にあっては、複数行の走査線と、複数列の第１データ線との交差に対応して設けられた画素であって、画素毎に個別の画素電極と、前記画素電極に対向する共通電極と、対応する走査線が選択されたときに導通状態となって前記第１データ線からデータ信号を前記画素電極に供給する第１トランジスタと、当該対応する走査線とは別の走査線が当該対応する走査線よりも先に選択されたときに導通状態となって、前記第１データ線に供給するデータ信号を所定の電位を基準として反転させた反転データ信号を、第２データ線から前記画素電極に供給する第２トランジスタと、を含む画素と、前記複数行の走査線を所定の順番で選択する一方、一の走査線に対し、当該走査線を選択したときに、前記第１または第２トランジスタを導通状態とさせる第１電圧を印加し、当該選択が終了したときに、前記第１および第２トランジスタを非導通状態とさせる第２電圧を印加し、さらに、当該走査線の次の走査線を選択した後に、前記第１および第２トランジスタを非導通状態とさせる電圧であって、前記第１および第２電圧の間の第３電圧を印加する走査線駆動回路と、選択された走査線に位置する画素の階調に応じたデータ信号を、前記第１データ線を介して供給するとともに、前記反転データ信号を前記第２データ線に供給するデータ線駆動回路と、を有し、前記データ線駆動回路は、前記データ信号の電圧を、所定の期間毎に所定の電位を基準として高位側の正極性と低位側の負極性とに分けて交互に切り替えて供給し、前記第１トランジスタが導通状態となったときのデータ信号の電圧と、前記第２トランジスタが導通状態となったときの反転データ信号の電圧とを同一極性とすることを特徴とする。
この構成によれば、第１トランジスタがオフする瞬間に、画素電極の電位が走査線の電圧変化方向に変動しても、その変動分は、別の走査線が第２電圧から第３電圧に変化したときに現れる変動分、および、対応する走査線の電圧が第２電圧から第３電圧に変化したときに現れる変動分によって補償することができる。
本発明において、前記データ線駆動回路は、前記データ信号の電圧を、所定の期間毎に
所定の電位を基準として高位側の正極性と低位側の負極性とに分けて交互に切り替えて供
給し、前記第１トランジスタが導通状態となったときのデータ信号の電圧と、前記第２ト
ランジスタが導通状態となったときのデータ信号の電圧とを同一極性とする構成としても
良い。
また、前記画素電極と前記共通電極とは、同一基板上に形成された構成が好ましい。
一方、当該対応する走査線と前記画素電極との間を容量結合させる第１保持容量と、前
記別の走査線と前記画素電極との間を容量結合させる第２保持容量とを、さらに含む構成
としても良い。特に、前記第１保持容量は、当該対応する走査線と絶縁体と前記画素電極
との積層構造であり、前記第２保持容量は、前記別の走査線と絶縁体と前記画素電極との
積層構造である構成が良い。
さらに、本発明において、前記第１データ線に対をなす第２データ線を備え、前記デー
タ線駆動回路は、前記第１データ線に供給するデータ信号を、所定の電位を基準として反
転させて、反転データ信号として前記第２データ線に供給し、前記第２トランジスタは、
導通状態となったときに、前記第２データ線から前記反転データ信号を前記画素電極に供
給する構成としても良い。
各列において第１および第２データ線を備える場合、前記データ線駆動回路は、前記デ
ータ信号の電圧を、所定の期間毎に所定の電位を基準として高位側の正極性と低位側の負
極性とに分けて交互に切り替えて供給し、前記第１トランジスタが導通状態となったとき
のデータ信号の電圧と、前記第２トランジスタが導通状態となったときの反転データ信号
の電圧とを同一極性とする構成が好ましい。
また、この場合、前記第１データ線と前記画素電極との間を容量結合させる第１補助容
量と、前記第２データ線と前記画素電極との間を容量結合させる第２補助容量とを、さら
に含む構成が好ましい。特に、前記第１補助容量は、前記第１データ線と絶縁層と前記画
素電極との積層構造であり、前記第２補助容量は、前記第２データ線と絶縁層と前記画素
電極との積層構造である構成が良い。
なお、本発明は、電気光学装置のみならず、電気光学装置の駆動方法としても、さらに
は、当該電気光学装置を有する電子機器としても概念することが可能である。
以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形
態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、液晶パネル１００、データ線駆動回路
２５０、走査線駆動回路３５０および制御回路４００を含む。このうち、液晶パネル１０
０では、第１データ線２１１および第２データ線２１２が対をなして、２４０列それぞれ
列（Ｙ）方向に延在する一方、０〜３２０の３２１行の走査線３１１が行（Ｘ）方向に延
在するように設けられている。
画素１１６は、第１データ線２１１および第２データ線２１２の対と、最初の０行を除
く１行から３２０行までの走査線３１１との各交差に対応して、それぞれ配列している。
したがって、本実施形態では、画素１１６が縦３２０行×横２４０列でマトリクス状に配
列するが、本発明をこれに限定する趣旨ではない。
ここで、画素１１６の詳細な構成について説明する。図２（ａ）は、画素１１６の構成
を示す平面図であり、図２（ｂ）は、画素１１６の構成を示す等価回路図である。いずれ
も、ｉ行及びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との
交差に対応する２×２の計４画素分の構成が示されている。
なお、図における（ｉ−１）、ｉ、（ｉ＋１）は、走査線３１１の行を一般的に示す場
合の記号であって、０以上３２０以下の整数であり、ｊ、（ｊ＋１）は、画素１１６に対
応する列を一般的に示す場合の記号であって、１以上２４０以下の整数である。
図２（ｂ）に示されるように、各画素１１６は、画素容量１１８と、ｎチャネル型の第
１ＴＦＴ（Thin Film Transistor：薄膜トランジスタ）２４２と、ｎチャネル型の第２Ｔ
ＦＴ２４４と、第１容量２２２と、第２容量２２４とを有する。
ここで、画素１１６の構成についてｉ行ｊ列により代表させて説明すると、当該ｉ行ｊ
列の画素１１６において、第１ＴＦＴ２４２のゲートはｉ行目の走査線３１１に接続され
、そのソースはｊ列目の第１データ線２１１に接続されている。一方、同じｉ行ｊ列の画
素１１６において、第２ＴＦＴ２４４のゲートは、１行前の（ｉ−１）行目の走査線３１
１に接続され、そのソースはｊ列目の第２データ線２１２に接続されている。第１ＴＦＴ
２４２のドレインおよび第２ＴＦＴ２４４のドレインは、ともに画素容量１１８の一端に
共通接続されている。画素容量１１８の他端は、時間的に一定の電位ＬＣcomに保たれた
共通電極１１１に接続されている。
また、ｉ行ｊ列の画素容量１１８の一端は、第１容量２２２を介してｉ行目の走査線３
１１と量結合する一方、第２容量２２４を介して１行前の（ｉ−１）行目の走査線３１１
と容量結合する。
液晶パネル１００は、素子基板と対向基板との一対の基板が、一定の間隙を保って貼り
合わせた構成となっており、この間隙に液晶が挟持されている。また、素子基板には、画
素電極および共通電極が形成されて、この電極形成面が対向基板と対向するように貼り合
わせられる。この構成のうち、素子基板の電極形成面を平面的に示したものが図２（ａ）
である。この図からも判るように、液晶パネル１００は、一対の基板のうち、液晶にかか
る電界方向を基板面方向とした、いわゆる面内スイッチング（in plane switching、以下
、適宜ＩＰＳと略称する）方式としたものである。
詳細には、図２（ａ）に示されるように、素子基板に、第１ＴＦＴ２４２および第２Ｔ
ＦＴ２４４が走査線３１１とともに形成された後に、絶縁層を介した第１金属層のパター
ニングにより共通電極１１１が形成され、さらに絶縁層を介した第２金属層のパターニン
グにより第１データ線２１１、第２データ線２１２および画素電極２３４が形成された構
成となっている。
このうち、画素電極２３４は、第１データ線２１１に沿った一辺と、第２データ線２１
２に沿った一辺と、両辺を結ぶとともにＸ方向に沿った一辺とを有する略コの字状となっ
ている。このうち、第１データ線２１１に沿った一辺の延長部分が第１ＴＦＴ２４２のド
レインに接続されるとともに、ｉ行目の走査線３１１と絶縁層を介し交差している。この
ため、当該交差部分は、走査線３１１と絶縁体と画素電極２３４との積層構造となり、こ
れにより、第１保持容量２２２ａが形成されている。
また、画素電極２３４のうち、第２データ線２１２に沿った一辺の延長部分が第２ＴＦ
Ｔ２４４のドレインに接続されるとともに、（ｉ−１）行目の走査線３１１と絶縁層を介
し交差している。このため、当該交差部分においても、同様な積層構造となって、これに
より、第２保持容量２２４ａが形成されている。
ここで、図２（ｂ）における第１容量２２２は、第１ＴＦＴ２４２のゲート・ドレイン
間の寄生容量成分と、第１保持容量２２２ａとの合成容量である。同様に、第２容量２２
４は、第２ＴＦＴ２４４のゲート・ドレイン間の寄生容量成分と、第２保持容量２２４ａ
との合成容量である。なお、第１容量２２２および第２容量２２４の容量値は互いにほぼ
同一となるように設計されている。
共通電極１１１は、櫛歯状に形成されるとともに、画素電極２３４と一定の距離を保っ
て対向するように配置する。したがって、本実施形態において、画素容量１１８は、画素
電極２３４と共通電極１１１とが液晶を介して対向することによって生じる容量で表され
ることになる。本実施形態では、図２（ａ）に示されるように共通電極１１１と画素電極
２３４とが互いに交差するので、この部分で容量が形成される。このため、当該容量を画
素容量に付加したものとして考えても良い。なお、画素電極２３４は画素容量１１８の一
端に相当し、共通電極１１１は画素容量１１８の他端に相当する。
画素容量１１８では、保持された電圧に応じた強さで電界が図２（ａ）または図２（ｂ
）において紙面横（Ｘ）方向に発生して、液晶の配向状態が変化するので、偏光子（図示
省略）を通過する光量は、当該電圧実効値に応じた値となる。このため、走査線３１１が
選択されたときのデータ信号により、画素容量１１８において保持される電圧を画素毎に
制御して、所定の階調表示を行うことが可能となっている。
なお、本実施形態では説明の便宜上、当該電圧実効値がゼロに近ければ、光の透過率が
最小となって黒色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が増加
して、ついには透過率が最大の白色表示になるノーマリーブラックモードとする。
また、図２（ｂ）では、第１データ線２１１および第２データ線２１２は、それぞれ走
査線３１１および共通電極１１１とは絶縁体を介して交差するので、これらの交差によっ
て、図２（ｂ）の破線で示されるように容量が寄生する。
説明を再び図１に戻すと、制御回路４００は、１水平走査期間の開始時を規定するラッ
チパルスＬＰや、極性指示信号ＰＯＬ、スタートパルスＤＹ、クロック信号ＣＬＹ等の各
種制御信号によって液晶パネル１００の走査を制御するものである。
走査線駆動回路３５０は、０行目、１行目、２行目、３行目、…、３２０行目の走査線
３１１に、それぞれ図３に示されるように、走査信号Ｙ０、Ｙ１、Ｙ２、Ｙ３、…、Ｙ３
２０を供給するものである。
詳細には、走査線駆動回路３５０は、垂直走査期間（１Ｆ）の最初に供給されるスター
トパルスＤＹを、例えば１周期が１水平走査期間（１Ｈ）であるクロック信号ＣＬＹの立
ち上がりにて順次取り込んでシフトするとともに、これらのシフト信号を走査線３１１の
各々に対応させる。そして、走査線駆動回路３５０は、ある１水平走査期間において、あ
るシフト信号がＨレベルになると、当該シフト信号に対応する走査線３１１に対し、次の
ように電圧を選択して印加する。
すなわち、走査線駆動回路３５０は、Ｈレベルとなったシフト信号に対応する走査線３
１１に対し、選択された１水平走査期間にわたって第１電圧Ｖddをセレクトし、この後、
１．５水平走査期間にわたって第２電圧Ｖss1をセレクトし、さらに、第３電圧Ｖss2をセ
レクトして、セレクトした電圧を当該走査線３１１に印加する。
ここで、電圧Ｖddは、第１ＴＦＴ２４２または第２ＴＦＴ２４４のゲートに印加される
と、当該ＴＦＴのソース・ドレイン間が導通（オン）状態とさせる電圧である。一方、電
圧Ｖss1、電圧Ｖss2は、第１ＴＦＴ２４２または第２ＴＦＴ２４４のゲートに印加されて
も、当該ＴＦＴのソース・ドレイン間の非導通（オフ）状態が維持される電圧である。
なお、本実施形態では、電圧Ｖss1が電圧Ｖss2よりも低位となるように設定されている
。また、上記シフト信号については図示省略となっている。
次に、データ線駆動回路２５０について説明する。データ線駆動回路２５０は、データ
信号供給回路２５２と各列に対応した反転回路２５４とを有する。このうち、データ信号
供給回路２５２は、選択された走査線３１１に位置する画素１１６の階調に応じた電圧の
データ信号Ｘ１、Ｘ２、Ｘ３、…、Ｘ２４０を、１、２、３、…、２４０列目の第１デー
タ線２１１にそれぞれ供給するものであり、反転回路２５４は、データ信号Ｘ１、Ｘ２、
Ｘ３、…、Ｘ２４０を、電位ＶＣを基準としてそれぞれ反転した反転データ信号／Ｘ１、
／Ｘ２、／Ｘ３、…、／Ｘ２４０を、１、２、３、…、２４０列目の第２データ線２１２
に供給するものである。なお、記号の「／」は反転を表す。
データ信号供給回路２５２は、縦３２０行×横２４０列のマトリクス配列に対応した記
憶領域（図示省略）を有し、各記憶領域には、それぞれ対応する画素１１６の階調値（明
るさ）を指定する階調データＤａが記憶される。また、各記憶領域に記憶される階調デー
タＤａは、表示内容に変更が生じた場合に、図示しない上位装置によって書き換えられる
。
データ信号供給回路２５２は、走査線駆動回路３５０により選択された走査線３１１に
位置する画素１１６の階調データＤａを記憶領域から読み出すとともに、極性指示信号Ｐ
ＯＬで指定された極性であって当該階調値に応じた電圧のデータ信号に変換し、対応する
第１データ線２１１に供給する。この供給動作を、データ信号供給回路２５２は、選択さ
れた走査線３１１に位置する１〜２４０列のそれぞれについて実行する。
ここで、極性指示信号ＰＯＬは、Ｈレベルであれば正極性書込を指定し、Ｌレベルであ
れば負極性書込を指定する信号であり、図３に示されるように、１水平走査期間（１Ｈ）
毎に極性反転するとともに、隣接する１垂直走査期間（１Ｆ）同士において同一の走査線
３１１が選択される水平走査期間に着目しても極性反転の関係にある。このように極性反
転する理由は、直流成分の印加による液晶の劣化を防止するためである。また、本実施形
態における書込極性の基準はＶＣであって、この電位ＶＣよりも高位側が正極性であり、
低位側が負極性である。
このデータ信号供給回路２５２によって生成されるデータ信号について、ｊ列目により
代表させて説明すると、当該ｊ列目の第１データ線２１１に供給されるデータ信号Ｘｊは
、図３に示される通りとなる。すなわち、データ信号供給回路２５２は、１行目の走査線
３１１が選択される水平走査期間において負極性書込の指示であれば、データ信号Ｘｊの
電圧を、電位ＶＣに対して１行ｊ列の画素の階調に応じた電圧だけ低位側とする。１行目
の走査線３１１が負極性書込の指示であれば、２行目の走査線３１１が選択される水平走
査期間において負極性書込の指示となるので、データ信号供給回路２５２は、２行目の走
査線３１１が選択される水平走査期間において、データ信号Ｘｊの電圧を、電位ＶＣに対
して２行ｊ列の画素の階調に応じた電圧だけ低位側とする。以下、この動作を繰り返す。
次の垂直走査期間（１Ｆ）において、データ信号供給回路２５２は、データ信号Ｘｊを
、奇数（１、３、５、…、３１９）行目の走査線３１１が選択される水平走査期間におい
て負極性とし、偶数（０、２、４、…、３２０）行目の走査線３１１が選択される水平走
査期間において正極性とする。
反転データ信号／Ｘｊは、このようなデータ信号Ｘｊを、図３において破線で示される
ように、電圧ＶＣを基準に反転した波形となる。
ここで、図３における電圧の関係について説明すると、電圧Ｖw(-)、Ｖb(-)は、画素電
極２３４に印加されると、当該画素を、それぞれ最高階調の白色、最低階調とさせる負極
性電圧である。一方、Ｖw(+)、Ｖb(+)は、画素電極２３４に印加されると、当該画素を、
それぞれ最高階調の白色、最低階調とさせる正極性電圧であり、電圧Ｖcを基準にしたと
きにＶw(-)、Ｖg(-)と対称関係にある。
また、本実施形態では、０行目に画素１１６が存在しないので、データ信号供給回路２
５２は、０行目の走査線３１１が選択される水平走査期間において、データ信号Ｘ１〜Ｘ
２４０を、書込極性に応じた所定の階調値に相当する電圧とする。例えばデータ信号供給
回路２５２は、０行目の走査線３１１が選択される水平走査期間においてデータ信号Ｘ１
〜Ｘ２４０を、最高階調の白色と最低階調の黒色とのほぼ中間値（すなわち、正極性書込
であれば電圧Ｖw(+)およびＶb(+)の中間値とし、負極性書込であれば電圧Ｖw(-)およびＶ
b(-)の中間値）とする。
なお、図３においては、走査信号Ｙ０〜Ｙ３２０等と、データ信号Ｘｊ（反転データ信
号／Ｘｊ）等との縦方向の電圧スケールを、便宜的に異ならせてある。
次に、このような構成にかかる電気光学装置における書き込みについて説明する。
図４は、ｉ行ｊ列の画素の書き込みについて、データ信号Ｘｊ、反転データ信号／Ｘｊ
、走査信号ＹｉおよびＹ（ｉ−１）との関係において示す図である。
ｉ行目の走査線が選択される１水平走査期間（タイミングｔ１〜ｔ２）においてデータ
信号Ｘｊが正極性となる場合、１行前の（ｉ−１）行目の走査線が選択される１水平走査
期間（ｔ０〜ｔ１）においてデータ信号Ｘｊは負極性となり、反転データ信号／Ｘｊは正
極性となる。
水平走査期間（ｔ０〜ｔ１）では、１行前の走査信号Ｙ（ｉ−１）がＨレベルに相当す
る電圧Ｖddとなるので、ｉ行ｊ列の画素においては、第２ＴＦＴ２４４がオンする一方、
走査信号Ｙｉは電圧Ｖss2であるので、同ｉ行ｊ列の画素においては、第１ＴＦＴ２４２
がオフである。このため、ｉ行ｊ列の画素電極２３４には、第２データ線２１２に供給さ
れた反転データ信号／Ｘｊ、詳細には、ｉ行ｊ列の画素とは関係ない（ｉ−１）行ｊ列の
画素の階調を規定するデータ信号Ｘｊの反転データ信号Ｘｊであるが、ｉ行目の走査線が
選択されるときのデータ信号Ｘｊとは同一極性の反転データ信号／Ｘｊが印加される。こ
の際、液晶における応答特性のために、画素電極２３４の電圧は、急峻に変化せず、比較
的ゆっくりと変化する。
なお、図４におけるハッチングは、画素電極２３４と共通電極１１１との電位差、すな
わち、画素容量１１８における電圧実効値に寄与する成分を示している。
続いて、ｉ行目の走査線３１１が選択されるタイミングｔ１では、走査信号ＹｉがＨレ
ベルに相当する電圧Ｖddになる一方、走査信号Ｙ（ｉ−１）が電圧Ｖss1になるので、ｉ
行ｊ列の画素においては、第１ＴＦＴ２４２がオンする一方、第２ＴＦＴ２４４がオフす
る。このため、ｉ行ｊ列の画素電極２３４には、第１データ線２１１に供給されたデータ
信号Ｘｊ、すなわち、ｉ行ｊ列の画素の階調を規定するデータ信号Ｘｊが印加される。こ
の際、画素電極２３４の電圧は、ｉ行目の走査線３１１の選択が終了するタイミングｔ２
まで、比較的ゆっくりと変化する。これにより、ｉ行ｊ列の画素容量１１８には、階調に
応じた電圧が書き込まれる。
ただし、タイミングｔ２において、第１ＴＦＴ２４２がオフするとき、ｉ行ｊ列の画素
電極２３４の電位は、走査信号Ｙｉの電圧変化方向に向かって変動してしまう。詳細には
、ｉ行ｊ列の画素電極２３４は、第１容量２２２を介してｉ行目の走査線３１１と容量結
合しているので、当該ｉ行目の走査線３１１における電圧変化の影響を受けて変動する。
この画素電極の電位変動は、走査線３１１と画素電極２３４との積層による第１保持容量
２２２ａが存在しなくても、第１ＴＦＴ２４２におけるゲート・ドレイン間の寄生容量だ
けでも発生するので、ＴＦＴを用いてスイッチングする場合における固有の問題（プッシ
ュダウン）である。
本実施形態では、この画素電極２３４の電位変動を第１次と第２次とに分けて次のよう
にして補償する。
まず、タイミングｔ１から１．５Ｈの期間が経過したタイミングｔ３では、当該走査信
号Ｙ（ｉ−１）が電圧Ｖss1から電圧Ｖss2に変化する。ｉ行ｊ列の画素では、当該走査信
号Ｙ（ｉ−１）が供給される（ｉ−１）行目の走査線３１１とは第２容量２２４を介して
容量結合しているので、電圧Ｖss1から電圧Ｖss2の変化方向に、第２容量２２４の容量値
に応じた分だけ戻される（第１次補償）。
さらに、タイミングｔ２から１．５Ｈの期間が経過したタイミングｔ４では、走査信号
Ｙｉも電圧Ｖss1から電圧Ｖss2に変化する。ｉ行ｊ列の画素では、当該走査信号Ｙｉが供
給されるｉ行目の走査線３１１とは第１容量２２２を介して容量結合しているので、電圧
Ｖss1から電圧Ｖss2の変化方向に、第１容量２２２の容量値に応じた分だけ戻される（第
２次補償）。
この後、ｉ行ｊ列の画素に対し容量結合する（ｉ−１）行およびｉ行の走査線３１１は
、１垂直走査期間１Ｆ経過するまで電圧Ｖss2に維持されるので、ｉ行ｊ列の画素電極２
３４の電位は補償後の値に保たれる（実際には、ＴＦＴのオフリーク等によって、共通電
極１１１の電位ＬＣcomに向かって徐々に近づく）。
なお、次の選択においても、ｉ行ｊ列の画素では、データ信号Ｘｊ（および反転データ
信号／Ｘｊ）の極性が反転するだけで、同様な書き込みが行われる。
このように、本実施形態では、ｉ行ｊ列の画素電極２３４が、対応するｉ行目の走査線
３１１の選択直後にプッシュダウンによって電位変動しても、直ちに第１次補償および第
２次補償がなされて、当該電位変動が打ち消される。このため、本実施形態では、正極性
と負極性との基準である電位ＶＣを、共通電極１１１に印加する電位ＬＣcomにほぼ一致
させることができるので、液晶への直流成分の印加の防止とともに、フリッカーの解消が
容易となる。
すなわち、電位ＬＣcomを電位ＶＣに一致させた状態で、交互書き込みをすると、プッ
シュダウンのために、画素容量１１８の電圧実効値は、負極性書込の方が正極性書込より
も大きくなってしまうので、従来方式では、同一階調で正極性・負極性書込をしても画素
容量１１８の電圧実効値が互いに等しくなるように、共通電極１１１の電位ＬＣcomを、
データ信号の振幅基準である電位ＶＣよりも若干低めに設定する必要があるが、この調整
を自動であれ手動であれ高精度で実行しないと、液晶の直流成分の印加を防止することが
できないし、フリッカーの原因にもなる。
本実施形態では、このプッシュダウンによる電位変動を補償するので、共通電極１１１
の電位ＬＣcomを、電位ＶＣよりも低めに設定する必要がなくなるのである。
さらに、本実施形態では、ｉ行の画素について着目すると、当該ｉ行目の走査線３１１
が選択されて、目標とする階調に応じた電圧を書き込む前であって、１行前の（ｉ−１）
行の走査線３１１が選択されたときに、ｉ行の画素電極２３４については、それぞれ予め
目標とする階調に応じた電圧と同極性の電圧にプリチャージされている。このため、目標
とする階調に応じた電圧を書き込むのに要する時間を短縮化することも可能となる。
なお、上述したように、第１次補償および第２次補償は、それぞれ画素電極２３４が第
１データ線２１１、第２データ線２１２と容量結合していれば足りる。したがって、第１
ＴＦＴ２４２、第２ＴＦＴ２４４におけるゲート・ドレイン間の寄生する容量だけでも十
分であるので、敢えて画素電極２３４を走査線３１１に交差させることによって第１保持
容量２２２ａおよび第２保持容量２２４ａを形成しないでも良い。
また、本実施形態では、走査線３１１は、第１データ線２１１および第２データ線２１
２に対し、それぞれ絶縁体を介して交差するので、両データ線とそれぞれ容量結合する。
ただし、本実施形態では、第１データ線２１１に供給されるデータ信号の電圧変化と、第
２データ線２１２に供給される反転データ信号の電圧変化とは、互いに逆方向であって、
ほぼ同一の大きさであるので、容量結合する走査線３１１では、データ信号の電圧変化に
よる影響と反転データ信号の電圧変化による影響とが互いに相殺し合う。したがって、本
実施形態では、データ信号の電圧変化による走査線３１１の波形歪みが防止されることと
なる。
一方、共通電極１１１についても、第１データ線２１１および第２データ線２１２と容
量結合するが、その影響は同様に相殺し合うので、共通電極１１１の電位変動も防止され
る。このため、共通電極１１１の電位変動による表示品位の低下についても防止すること
が可能となる。
実施形態では、第１データ線２１１と第２データ線２１２との対を、列毎に設けたが、
プッシュダウンの影響を少なくする点およびプリチャージにより書込時間の短縮化を図る
点についてのみ着目すれば、第２データ線２１２は必ずしも必要ではない。例えば、図５
に示されるように、第２データ線２１２および反転回路２５４を除いて、第１データ線２
１１だけを列毎に設ける構成としても良い。
第１データ線２１１だけを設ける場合、画素１１６は、例えば図６（ａ）および６（ｂ
）に示されるように、第２ＴＦＴ２４４のソースの接続先を、第１データ線２１１とすれ
ば良い。すなわち、ｉ行ｊ列における第２ＴＦＴ２４４の意味は、対応するｉ行目の走査
線３１１が選択されるよりも前にオンして、画素電極２３４を予め同極性の電圧でプリチ
ャージすることにあり、オンしたときのデータ信号の電圧よりも、その極性が重要なので
ある。
したがって、図６（ａ）および図６（ｂ）に示される画素１１６の構成では、１水平走
査期間毎にデータ信号Ｘｊの極性を反転させる、いわゆる行反転（図３参照）を採用する
ことができないので、図７に示されるように、データ信号Ｘｊの極性を１垂直走査期間に
わたって同極性とする面反転または列反転とすれば良い。
ただし、図６（ａ）および図６（ｂ）に示される画素１１６の構成であっても、第２Ｔ
ＦＴ２４４のゲートの接続先を、１行前ではなく、２行前の走査線３１１とすれば、行反
転とすることが可能である。
また、第１データ線２１１だけを設ける場合、ｉ行ｊ列の画素における第２ＴＦＴ２４
４のソースの接続先を、対応するｊ列目ではなく、隣接する（ｊ−１）列目または（ｊ＋
１）列目の第１データ線２１１とする構成としても良い。この構成とすれば、第１データ
線２１１だけを設ける場合であっても、ｉ行ｊ列の画素における第２ＴＦＴ２４４のゲー
トの接続先を（ｉ−１）行目の走査線３１１とした上で、面反転、ドット反転とすること
が可能である。
要するに、ｉ行ｊ列の画素において、ｉ行目の走査線３１１が選択されて第１ＴＦＴ２
４２がオンしたときに画素電極２３４に印加されるデータ信号と同一極性の電圧が予め当
該画素電極２３４に印加されるように、第２ＴＦＴ２４４のゲートの接続先と、第２ＴＦ
Ｔ２４４のソースの接続先とを選定すれば良い訳である。
また、画素１１６については、図８（ｂ）に示されるように、画素電極２３４と第１デ
ータ線２１１とを電気的に結合させる第１補助容量２１５と、画素電極２３４と第２デー
タ線２１２とを電気的に結合させる第２補助容量２１６とをそれぞれ設ける構成としても
良い。第１補助容量２１５および第２補助容量２１６については、次のような構成によっ
て形成される。
すなわち、図８（ａ）に示されるように、素子基板に、第１ＴＦＴ２４２および第２Ｔ
ＦＴ２４４が走査線３１１とともに形成された後に、絶縁層を介した第１金属層のパター
ニングにより第１データ線２１１および第２データ線２１２が形成され、絶縁層を介した
第２金属層のパターニングにより共通電極１１１が形成され、さらに、絶縁層を介した第
３金属層のパターニングにより画素電極２３４が形成された構成となっており、金属３層
となっている点において、図２（ａ）に示した構成と相違する。
ここで、画素電極２３４は、第１データ線２１１に沿って積層された一辺と、第２デー
タ線２１２に沿って積層された一辺と、両辺を結ぶとともにＸ方向に沿った一辺とを有す
る略コの字状となっている。このうち、第１データ線２１１に沿った積層された一辺の延
長部分が第１ＴＦＴ２４２のドレインに接続される一方、Ｘ方向に沿った一辺が第２ＴＦ
Ｔ２４４のドレインに接続されている。
ここで、画素電極２３４は、第１データ線２１１および第２データ線２１２に沿って積
層されているので、これらの積層部分においてそれぞれ容量が形成される。このうち、第
１データ線２１１と画素電極２３４との積層部分が第１補助容量２１５として用いられ、
第２データ線２１２と画素電極２３４との積層部分が第２補助容量２１６として用いられ
る。なお、第１補助容量２１５および第２補助容量２１６の容量値は互いにほぼ同一とな
るように設計されている。
図８（ｂ）では、第１ＴＦＴ２４２のゲート・ドレイン間の寄生容量がＣｇｄ１と、第
２ＴＦＴ２４４のゲート・ドレイン間の寄生容量がＣｇｄ２と、それぞれ表記されている
。また、第１データ線２１１および第２データ線２１２は、それぞれ走査線３１１および
共通電極と絶縁体を介して交差するので、これらの交差によって、図８（ｂ）の破線で示
されるように容量が寄生する。
図８（ａ）および図８（ｂ）に示される画素１１６では、上述した走査線３１１におけ
る波形歪みの防止や、共通電極１１１の電位変動を防止できるほか、次のように画素電極
２３４が、データ信号の電圧変化の影響を受けにくくすることができる。すなわち、この
画素１１６では、画素電極２３４が、第１データ線２１１とは第１補助容量２１５を介し
て容量的に結合する一方、第２データ線２１２とは第２補助容量２１６を介して容量的に
結合した構成となっているので、データ信号の電圧変化が画素電極２３４に及ぼす影響は
、反転データ信号が画素電極２３４に及ぼす影響によって相殺される。このため、画素電
極２３４は、データ信号の電圧変化の影響を受けにくくなるので、画素容量１１８の電圧
実効値をゼロに近づけることが容易となる。例えば、ノーマリーブラックモードでは、画
素容量１１８に印加される電圧実効値が特にゼロ近傍である場合に、透過率が大きく変化
する。このため、画素容量１１８の電圧実効値をゼロに近づけることができれば、表示可
能な明るさの範囲が暗い方向に拡大するので、コントラスト比をそれだけ高くすることが
可能となるのである。
また、構成では、画素電極２３４と第１データ線２１１または第２データ線２１２とを
重ねることができるので、開口率の低下はそれほど問題にはならない。
なお、図８（ａ）および図８（ｂ）に示される画素１１６では、上述した第１、第２補
助容量を省略したが、画素電極２３４を走査線３１１の上部に積層する等によって省略し
ないで形成しても良い。また、プリチャージのために、第２ＴＦＴ２４４のゲートの接続
先についてもすでに述べた通りである。
実施形態では、各走査信号が電圧Ｖss1となる期間を１水平走査期間（１Ｈ）の１．５
倍（１．５Ｈ）としているが、走査信号Ｙｉが電圧Ｖddから電圧Ｖss1に変化後に（また
は同時に）、その変化方向とは逆方向に、走査信号Ｙ（ｉ−１）が電圧Ｖss1から電圧Ｖs
s2に変化すれば良いので、１Ｈ以上であれば十分である。ただし、プッシュダウンの影響
が大きくなるので、各走査信号が電圧Ｖss1となる期間をあまり長くとるべきではない。
実施形態や各例では、第１ＴＦＴ２４２および第２ＴＦＴ２４４をｎチャネル型とした
が、ｐチャネル型としても良いのはもちろんである。
また、上述した実施形態では、書込極性の変更周期を１フレームとしたが、その理由は
、画素容量１１８において直流成分の印加を防止するためなので、その反転については２
以上のフレーム周期としても良い。
さらに、実施形態では、電圧無印加状態において黒色を表示するノーマリーブラックモ
ードとしたが、電圧無印加状態において白色を表示するノーマリーホワイトモードとして
も良い。なお、ノーマリーホワイトモードであれば、画素容量１１８に印加される電圧実
効値が高いほど、画素が暗くなる。
また、階調表示数は特に限られないし、さらに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３画
素で１ドットを構成して、カラー表示を行うとしても良い。
液晶パネル１００は透過型に限られず、反射型や、両者の中間的な半透過半反射型であ
っても良い。さらに、ＩＰＳ方式に限られず、ＴＮ型や、ＳＴＮ型など、分子の長軸方向
と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（
ホスト）に溶解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶
を用いても良い。くわえて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列
する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配
向（ホメオトロピック配向）の構成としても良い。
次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器につ
いて説明する。図９は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の構
成を示す斜視部である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した液晶パネル１００を備えるものである
。なお、電気光学装置１０のうち、液晶パネル１００以外の構成要素については電話器に
内蔵されるので、外観としては現れない。
なお、電気光学装置１０が適用される電子機器としては、図９に示される携帯電話の他
にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（ま
たはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル
を備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上
述した電気光学装置１０が適用可能であることは言うまでもない。そして、いずれの電子
機器においても、表示品位の低下を抑えて高品位の表示が簡易な構成によって実現される
ことになる。
本発明の実施形態に係る電気光学装置の構成を示すブロック図である。 同電気光学装置における画素の構成を示す図である。 同電気光学装置における走査信号およびデータ信号等を示す図である。 同電気光学装置における書き込みを説明するための図である。 本発明の別例に係る電気光学装置の構成を示すブロック図である。 同別例における画素の構成を示す図である。 同別例における走査信号およびデータ信号等を示す図である。 さらに別の例に係る電気光学装置の画素の構成を示す図である。 同電気光学装置を用いた携帯電話の構成を示す図である。
符号の説明
１０…電気光学装置、１１６…画素、１１８…画素容量、２１１…第１データ線、２１
２…第２データ線、２１５…第１補助容量、２１６…第２補助容量、２２２ａ…第１保持
容量、２２４ａ…第２保持容量、２２２…第１容量、２２４…第２容量、２３４…画素電
極、２４２…第１ＴＦＴ、２４４…第２ＴＦＴ、２５０…データ線駆動回路、３１１…走
査線、３５０…走査線駆動回路、４００…制御回路、１２００…携帯電話

Claims (9)

  1. 複数行の走査線と、複数列の第１データ線との交差に対応して設けられた画素であって、
    画素毎に個別の画素電極と、
    前記画素電極に対向する共通電極と、
    対応する走査線が選択されたときに導通状態となって前記第１データ線からデータ信号を前記画素電極に供給する第１トランジスタと、
    当該対応する走査線とは別の走査線が当該対応する走査線よりも先に選択されたときに導通状態となって、前記第１データ線に供給するデータ信号を所定の電位を基準として反転させた反転データ信号を、第２データ線から前記画素電極に供給する第２トランジスタと、
    を含む画素と、
    前記複数行の走査線を所定の順番で選択する一方、
    一の走査線に対し、
    当該走査線を選択したときに、前記第１または第２トランジスタを導通状態とさせる第１電圧を印加し、当該選択が終了したときに、前記第１および第２トランジスタを非導通状態とさせる第２電圧を印加し、さらに、当該走査線の次の走査線を選択した後に、前記第１および第２トランジスタを非導通状態とさせる電圧であって、前記第１および第２電圧の間の第３電圧を印加する走査線駆動回路と、
    選択された走査線に位置する画素の階調に応じたデータ信号を、前記第１データ線を介して供給するとともに、前記反転データ信号を前記第２データ線に供給するデータ線駆動回路と、
    を有し、
    前記データ線駆動回路は、
    前記データ信号の電圧を、所定の期間毎に所定の電位を基準として高位側の正極性と低位側の負極性とに分けて交互に切り替えて供給し、
    前記第１トランジスタが導通状態となったときのデータ信号の電圧と、前記第２トランジスタが導通状態となったときの反転データ信号の電圧とを同一極性とする
    ことを特徴とする電気光学装置。
  2. 前記データ線駆動回路は、
    前記データ信号の電圧を、所定の期間毎に所定の電位を基準として高位側の正極性と低位側の負極性とに分けて交互に切り替えて供給し、
    前記第１トランジスタが導通状態となったときのデータ信号の電圧と、前記第２トランジスタが導通状態となったときのデータ信号の電圧とを同一極性とする
    ことを特徴とする請求項１に記載の電気光学装置。
  3. 前記画素電極と前記共通電極とは、同一基板上に形成された
    ことを特徴とする請求項１に記載の電気光学装置。
  4. 当該対応する走査線と前記画素電極との間を容量結合させる第１保持容量と、
    前記別の走査線と前記画素電極との間を容量結合させる第２保持容量と
    を、さらに含むことを特徴する請求項１に記載の電気光学装置。
  5. 前記第１保持容量は、当該対応する走査線と絶縁体と前記画素電極との積層構造であり、
    前記第２保持容量は、前記別の走査線と絶縁体と前記画素電極との積層構造である
    ことを特徴とする請求項４に記載の電気光学装置。
  6. 前記第１データ線と前記画素電極との間を容量結合させる第１補助容量と、
    前記第２データ線と前記画素電極との間を容量結合させる第２補助容量と
    を、さらに含むことを特徴する請求項１に記載の電気光学装置。
  7. 前記第１補助容量は、前記第１データ線と絶縁層と前記画素電極との積層構造であり、
    前記第２補助容量は、前記第２データ線と絶縁層と前記画素電極との積層構造である
    ことを特徴とする請求項６に記載の電気光学装置。
  8. 複数行の走査線と、複数列の第１データ線との交差に対応して設けられた画素であって、
    画素毎に個別の画素電極と、
    前記画素電極に対向する共通電極と、
    対応する走査線が選択されたときに導通状態となって前記第１データ線からデータ信号を前記画素電極に供給する第１トランジスタと、
    当該対応する走査線とは別の走査線が当該対応する走査線よりも先に選択されたときに導通状態となって、前記第１データ線に供給するデータ信号を所定の電位を基準として反転させた反転データ信号を、第２データ線から前記画素電極に供給する第２トランジスタと、
    を含む画素を有する電気光学装置の駆動方法であって、
    前記複数行の走査線を所定の順番で選択する一方、
    一の走査線に対し、
    当該走査線を選択したときに、前記第１または第２トランジスタを導通状態とさせる第１電圧を印加し、当該選択が終了したときに、前記第１および第２トランジスタを非導通状態とさせる第２電圧を印加し、さらに、当該走査線の次の走査線を選択した後に、前記第１および第２トランジスタを非導通状態とさせる電圧であって、前記第１および第２電圧の間の第３電圧を印加し、
    選択された走査線に位置する画素の階調に応じたデータ信号を、前記第１データ線を介して供給し、
    前記データ信号の電圧を、所定の期間毎に所定の電位を基準として高位側の正極性と低位側の負極性とに分けて交互に切り替えて供給し、
    前記第１トランジスタが導通状態となったときのデータ信号の電圧と、前記第２トランジスタが導通状態となったときの反転データ信号の電圧とを同一極性とする
    ことを特徴とする電気光学装置の駆動方法。
  9. 請求項１乃至７のいずれかに記載の電気光学装置を備える
    ことを特徴とする電子機器。
JP2005052684A 2005-02-28 2005-02-28 電気光学装置、駆動方法および電子機器 Active JP4449784B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005052684A JP4449784B2 (ja) 2005-02-28 2005-02-28 電気光学装置、駆動方法および電子機器
US11/348,241 US7847775B2 (en) 2005-02-28 2006-02-07 Electro-optical device, method of driving electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005052684A JP4449784B2 (ja) 2005-02-28 2005-02-28 電気光学装置、駆動方法および電子機器

Publications (2)

Publication Number Publication Date
JP2006235450A JP2006235450A (ja) 2006-09-07
JP4449784B2 true JP4449784B2 (ja) 2010-04-14

Family

ID=36931545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005052684A Active JP4449784B2 (ja) 2005-02-28 2005-02-28 電気光学装置、駆動方法および電子機器

Country Status (2)

Country Link
US (1) US7847775B2 (ja)
JP (1) JP4449784B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663607B2 (en) 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
KR102481798B1 (ko) * 2006-06-09 2022-12-26 애플 인크. 터치 스크린 액정 디스플레이
JP2008065174A (ja) * 2006-09-08 2008-03-21 Sharp Corp 表示装置
US9710095B2 (en) 2007-01-05 2017-07-18 Apple Inc. Touch screen stack-ups
CN101681607B (zh) * 2007-06-06 2012-11-21 夏普株式会社 显示装置、显示面板及显示装置的驱动方法
US8115757B2 (en) * 2007-09-11 2012-02-14 Sharp Kabushiki Kaisha Display device, it's driving circuit, and driving method
US8804056B2 (en) 2010-12-22 2014-08-12 Apple Inc. Integrated touch screens
CN106681072A (zh) * 2017-01-04 2017-05-17 惠科股份有限公司 一种像素结构、液晶面板和液晶显示器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3851557T2 (de) * 1987-03-18 1995-01-26 Matsushita Electric Ind Co Ltd Videoprojektor.
US5117298A (en) * 1988-09-20 1992-05-26 Nec Corporation Active matrix liquid crystal display with reduced flickers
DE69112698T2 (de) * 1990-05-07 1996-02-15 Fujitsu Ltd Anzeigeeinrichtung von höher Qualität mit aktiver Matrix.
US5576857A (en) * 1992-04-02 1996-11-19 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device with transistors and capacitors method of driving the same
JP3325311B2 (ja) 1992-11-26 2002-09-17 京セラ株式会社 液晶表示装置の駆動方法
JPH0756544A (ja) 1993-08-20 1995-03-03 Fujitsu Ltd 表示装置
JP3058049B2 (ja) 1995-04-19 2000-07-04 日本電気株式会社 液晶表示装置の対向電極調整回路
JP3037886B2 (ja) * 1995-12-18 2000-05-08 インターナショナル・ビジネス・マシーンズ・コーポレイション 液晶表示装置の駆動方法
US5952991A (en) * 1996-11-14 1999-09-14 Kabushiki Kaisha Toshiba Liquid crystal display
JPH10221705A (ja) 1997-02-07 1998-08-21 Hoshiden Philips Display Kk 液晶表示素子
JPH10293287A (ja) 1997-02-24 1998-11-04 Toshiba Corp 液晶表示装置の駆動方法
JP3308880B2 (ja) * 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JPH11281956A (ja) 1998-03-26 1999-10-15 Toshiba Electronic Engineering Corp 平面表示装置及びその駆動方法
JP3291249B2 (ja) 1998-07-16 2002-06-10 アルプス電気株式会社 アクティブマトリクス型液晶表示装置およびそれに用いる基板
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
KR100492325B1 (ko) * 1999-12-31 2005-05-31 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치
JP2002072250A (ja) 2000-04-24 2002-03-12 Matsushita Electric Ind Co Ltd 表示装置およびその駆動方法
JP3520417B2 (ja) * 2000-12-14 2004-04-19 セイコーエプソン株式会社 電気光学パネルおよび電子機器
JP3879463B2 (ja) * 2001-09-19 2007-02-14 株式会社日立製作所 液晶表示パネル，液晶表示装置、及び液晶テレビ
TWI332110B (en) * 2003-07-25 2010-10-21 Chimei Innolux Corp Active matrix liquid crystal display panel, driving method and gray controling method of the same
TWI278815B (en) * 2003-08-20 2007-04-11 Hannstar Display Corp Liquid crystal display panel
JP4154598B2 (ja) * 2003-08-26 2008-09-24 セイコーエプソン株式会社 液晶表示装置の駆動法、液晶表示装置及び携帯型電子機器
TWI250504B (en) * 2004-07-02 2006-03-01 Hannstar Display Corp Pixel structure of a liquid crystal display and driving method thereof
JP4428255B2 (ja) * 2005-02-28 2010-03-10 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器

Also Published As

Publication number Publication date
US7847775B2 (en) 2010-12-07
US20060192745A1 (en) 2006-08-31
JP2006235450A (ja) 2006-09-07

Similar Documents

Publication Publication Date Title
US8633884B2 (en) Liquid crystal display having data lines disposed in pairs at both sides of the pixels
US8362995B2 (en) Liquid crystal display
US5408252A (en) Active matrix-type display device having a reduced number of data bus lines and generating no shift voltage
JP4277894B2 (ja) 電気光学装置、駆動回路および電子機器
JP4720261B2 (ja) 電気光学装置、駆動方法および電子機器
US7646369B2 (en) Method of driving liquid crystal display device, liquid crystal display device,and electronic apparatus
US8035634B2 (en) Electro-optical device, driving circuit, and electronic apparatus
US20020180673A1 (en) Display device method of driving same and electronic device mounting same
US7646370B2 (en) Display device
US20040085503A1 (en) In-plane switching mode liquid crystal display device
JP4449784B2 (ja) 電気光学装置、駆動方法および電子機器
JP4428255B2 (ja) 電気光学装置、駆動方法および電子機器
JP2007047349A (ja) 電気光学装置、駆動方法および電子機器
JP4569367B2 (ja) 電気光学装置、駆動方法および電子機器
JP2007047350A (ja) 電気光学装置、駆動方法および電子機器
WO2010125716A1 (ja) 表示装置および表示装置の駆動方法
JP4650133B2 (ja) 電気光学装置、駆動方法および電子機器
KR20060082104A (ko) 액정 표시 장치 및 그 구동 방법
JP4810910B2 (ja) 電気光学装置、駆動方法および電子機器
JP4572748B2 (ja) 電気光学装置、駆動方法および電子機器
JP2006220787A (ja) 電気光学装置、駆動方法および電子機器
JP4474954B2 (ja) 電気光学装置、電気光学装置の駆動回路、電気光学装置の駆動方法および電子機器
JP2007057970A (ja) 電気光学装置、駆動方法および電子機器
JP2007047348A (ja) 電気光学装置、駆動方法および電子機器
JP2006215301A (ja) 電気光学装置、駆動方法および電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R150 Certificate of patent or registration of utility model

Ref document number: 4449784

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250