JP4572748B2

JP4572748B2 - 電気光学装置、駆動方法および電子機器

Info

Publication number: JP4572748B2
Application number: JP2005170444A
Authority: JP
Inventors: 克則山崎
Original assignee: Epson Imaging Devices Corp
Current assignee: Epson Imaging Devices Corp
Priority date: 2005-06-10
Filing date: 2005-06-10
Publication date: 2010-11-04
Anticipated expiration: 2025-06-10
Also published as: JP2006343616A

Description

本発明は、いわゆるクロストークの発生を抑える技術に関する。

電気光学材料の電気光学的な変化により表示を行う電気光学装置において、電気光学材
料として液晶を用いた場合、直流印加による劣化を防止するために交流駆動が原則となる
。ただし、正極性と負極性とで液晶に印加される電圧がなんらかの理由により異なると、
明るさの差として視認されてしまう。ここで、交流駆動の際に、１画面における各画素を
どのような極性とするかについては、面反転、走査線反転（行反転）、データ線反転（列
反転）、画素反転（ドット反転）などが挙げられる。
このうち、面反転では、極性で電圧が異なることに起因する明るさの差が、フリッカー
として視認されやすい。次に、走査線反転又はデータ線反転では、明るさの差が隣接する
画素行毎に又は画素列毎に分散するので、フリッカーとしては視認されにくくなる。さら
に、画素反転（ドット反転）では、明るさの差がすべて隣接する画素同士で分散するので
、フリッカーが最も目立たなくなる（特許文献１または特許文献２参照）。
特開平１１−３２７５１８号公報特開２００１−１３４２４５号公報

ところで近年では、電気光学装置の小型化が進行して、画素ピッチが非常に狭くなって
いる。しかしながら、上記走査線反転又はデータ線反転では隣接する画素行に又は画素列
の極性が異なり、また、上記画素反転では隣接する画素の極性が異なるので、基板鉛直方
向に向かうべき電界が、基板面方向に向かってしまう結果、いわゆるディスクリネーショ
ン（液晶配向不良）が発生して、実質的な開口率が低下してしまう、という問題が発生す
る。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、このよ
うなディスクリネーションの発生を抑えるとともに、さらに近年問題となりつつある横ク
ロストークの発生も抑えることが可能な電気光学装置、駆動方法および電子機器を提供す
ることにある。

上記目的を達成するため本発明にあっては、複数の走査線と複数のデータ線との交差に対応して複数設けられた画素と、前記複数の走査線を所定の順番で選択する走査線駆動回路と、前記画素を前記走査線の延在方向に２個以上連続するもの同士でブロック化するとともに、複数の前記画素に対して共通に設けられた共通電極の印加電圧に応じた所定の電位を基準とした画素の極性が、隣接するブロック同士で交互に反転するように規定し、かつ、予め定められた周期で前記ブロックの構成を変更するブロック規定回路と、前記走査線駆動回路によって選択された走査線に対応する画素の階調に応じた電圧であって、前記ブロック規定回路により規定された極性の電圧のデータ信号を、前記データ線に供給するデータ線駆動回路と、を具備し、前記ブロック規定回路は、前記走査線駆動回路によっていずれかの走査線が選択されたときに、当該走査線に接続された画素について、前記極性の一方とする画素数と、前記極性の他方とする画素数とを同一とし、かつ、当該走査線について、前記延在方向に対して前記極性が互いに異なる画素同士が隣接する箇所が１箇所または２箇所となるようにブロック化するとともに、１垂直走査期間内で一の前記データ線に接続される画素をすべて同一の極性とするように規定することを特徴とする。この構成によれば、走査線の延在方向に２個以上連続するもの同士の画像では同一極性となるので、当該画素同士ではディスクリネーションの発生が抑えられる。

本発明において、前記ブロック規定回路は、前記ブロックの構成を変更する周期を１垂直走査期間とする構成としても良い。
また、前記ブロック規定回路は、複数の垂直走査期間を単位としたときに、前記画素の各々について、前記極性の一方となる回数と、前記極性の他方となる回数とが同一となるように、前記ブロック化を規定しても良い。
一方、本発明において、前記データ線駆動回路は、前記走査線駆動回路によって走査線が選択されたときに、前記複数のデータ線に対して一斉にデータ信号を供給する、いわゆる線順次構成としても良い。なお、前記画素は、画素電極と、前記画素電極に対向する共通電極とを含む画素容量と、前記データ線と前記画素電極との間で、前記走査線が選択されたときに導通状態となるスイッチング素子と、を含む構成が望ましい。
なお、本発明は、電気光学装置のみならず、電気光学装置の駆動方法としても、さらには、当該電気光学装置を有する電子機器としても概念することが可能である。

以下、本発明の実施の形態について図面を参照して説明する。図１は、本発明の実施形
態に係る電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１０は、液晶パネル１００、データ線駆動回路
２５０、走査線駆動回路３５０、ＶＲＡＭ４００及び制御回路４５０を含む。このうち、
液晶パネル１００には、１８行の走査線３１１が、それぞれ行（Ｘ）方向に延在する一方
、２４列のデータ線２１１が列（Ｙ）方向に延在するように設けられている。画素１１０
は、１８行の走査線３１１と２４列のデータ線２１１との交差に対応して、それぞれ配列
している。したがって、本実施形態では、画素１１０が縦１８行×横２４列でマトリクス
状に配列するが、本発明をこれに限定する趣旨ではない。

一方、液晶パネル１００は、素子基板と共通電極が形成された対向基板とを一定の間隙
をもってシール材によって貼り合わせるとともに、この間隙に液晶を封止して構成となっ
ている。
図２は、液晶パネル１００における画素１１０の電気的な構成を示す図であり、ｉ行及
びこれに隣接する（ｉ＋１）行と、ｊ列及びこれに隣接する（ｊ＋１）列との交差に対応
する２×２の計４画素分の構成を示している。ここで、ｉ、（ｉ＋１）は、画素１１０が
配列する行を一般的に示す場合の記号であって、１以上１８以下の整数であり、ｊ、（ｊ
＋１）は、画素１１０が配列する列を一般的に示す場合の記号であって、１以上２４以下
の整数である。

図２に示されるように、画素１１０においては、ｎチャネル型のＴＦＴ（薄膜トランジ
スタ）１１６のソースがデータ線２１１に接続されるとともに、そのドレインが画素電極
１１８に接続される一方、ゲートが走査線２１１に接続されている。
また、素子基板に形成された画素電極１１８に対向するように共通電極１０８が全画素
に対して共通に設けられる。そして、これらの画素電極１１８と共通電極１０８との間に
ＴＮ型の液晶１０５が挟持されている。このため、画素毎に、画素電極１１８、共通電極
１０８及び液晶１０５からなる画素容量が構成されることになる。
なお、共通電極１０８には、時間的に一定の電圧ＬＣcomが印加されるが、この電圧（
電位）は、本実施形態では、データ信号の極性基準と一致している。ただし、後述する理
由により、極性基準よりも若干低位側に設定される場合がある。

特に図示はしないが、両基板の各対向面には、液晶分子の長軸方向が両基板間で例えば
約９０度連続的に捻れるようにラビング処理された配向膜がそれぞれ設けられる一方、両
基板の各背面側には配向方向に応じた偏光子がそれぞれ設けられる。
画素電極１１８と共通電極１０８との間を通過する光は、画素容量に印加される電圧実
効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が
大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため
、例えば透過型において、入射側と背面側とに、それぞれ偏光軸が配向方向に一致するよ
うに偏光子を配置させると、当該電圧実効値がゼロに近ければ、光の透過率が最大となっ
て白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、つい
には透過率が最小である黒色表示になる（ノーマリーホワイトモード）。
このため、画素１１０では、走査線３１１がＨレベルになると、ＴＦＴ１１６がオンし
て、データ線２１１および画素電極１１８の間が導通状態となるので、このときのデータ
信号に応じた実効値の電圧が画素容量に保持されて、当該画素の階調が定まることになる
。なお、走査線３１１がＬレベルになってＴＦＴ１１６がオフしても、電圧保持性によっ
て画素容量の電圧は保持される。

説明を再び図１に戻すと、ＶＲＡＭ４００は、縦１８行×横２４列のマトリクス配列に
対応した記憶領域を有するとともに、各記憶領域に、それぞれ対応する画素１１０の階調
データＤａを記憶する。ここで、階調データＤａは、画素１１０の階調値（明るさ）を例
えば６ビットで指定するディジタルデータであり、表示内容に変更が生じた場合には、図
示しない上位装置によって変更後の階調データＤａが書込アドレスＷａｄとともに供給さ
れて、当該書込アドレスＷａｄで指定された記憶領域のものが書き換えられる構成となっ
ている。

制御回路４５０は、液晶パネル１００の垂直及び水平走査を制御する第１の機能と、上
記走査に先んじて、ＶＲＡＭ４００から階調データＤａを読み出すための読出アドレスＲ
ａｄを生成する第２の機能と、読み出された階調データＤａに、書込極性を指定する極性
指示信号Ｐｏｌを付加し、階調データＤｂとしてデータ線駆動回路２５０に供給する第３
の機能と、を主に有する。
ここで、第１の機能について詳述すると、制御回路４５０は、１水平走査期間を規定す
るラッチパルスＬＰや、スタートパルスＤＹ、クロック信号ＣＬＹ等の各種制御信号によ
って液晶パネル１００の走査を制御する。なお、これらの制御信号の内容は、その都度説
明することにする。
次に、第２の機能について説明すると、制御回路４５０は、上記水平走査により先んじ
たタイミングにて、選択走査線３１１に位置する画素１行分の階調データＤａを読み出す
ための読出アドレスＲａｄを順次生成する。

また、第３の機能について説明すると、制御回路４５０は、本実施形態では、読み出し
た階調データＤａに対応する１行分の画素１１０の書込極性について、フレーム番号に応
じて、本実施形態では、図５（ａ）から図５（ｈ）までに示す内容でそれぞれ規定する。
すなわち、本実施形態では、行（Ｘ）方向に連続する１２個の画素からなるブロックＢ
１、Ｂ２を規定するとともに、ブロックＢ１、Ｂ２同士において書込極性を異ならせ、ブ
ロックＢ１、Ｂ２を１フレーム毎に３画素ずつ左方にシフトさせつつ、ブロックＢ１、Ｂ
２の書込極性を１フレーム毎に反転させている。
なお、本実施形態において、書込極性とは、画素容量に電圧を印加するに際し、画素電
極１１８の電位を、共通電極１０８の印加電圧ＬＣcomよりも高位側とする場合を正極性
と称し、電圧ＬＣcomよりも低位側とする場合を負極性と称している。また、極性指示信
号Ｐｏｌは、本実施形態では、Ｈレベルであれば正極性書込を指示し、Ｌレベルであれば
負極性書込を指示するものとする。

制御回路４５０は、例えば第２フレームであれば、図５（ｂ）に示されるように、第１
〜第３列目および第１６〜第２４列目の画素１１０について正極性書込を、第４〜第１５
列目の画素１１０について負極性書込を、それぞれ指定し、また例えば第８フレームであ
れば、図５（ｈ）に示されるように、第１〜第９列目および第２２〜第２４列目の画素１
１０について負極性書込を、第１０〜第２１列目の画素１１０について正極性書込を、そ
れぞれ指定する。したがって、この制御回路４５０が、画素１１０をブロック化するとと
もに、ブロック化した画素の書込極性を規定するブロック規定回路として機能する。

走査線駆動回路３５０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ１８を、それぞれ１行目
、２行目、３行目、…、１８行目の走査線３１１に供給するものである。走査線駆動回路
３５０の詳細については、本発明と直接関連しないので省略するが、例えば図３に示され
るように、垂直走査期間の最初に供給されるとともに、クロック信号ＣＬＹの１周期に相
当するパルス幅（Ｈレベル）のスタートパルスＤＹを、当該クロック信号ＣＬＹが立ち上
がるタイミングで取り込んで、これを走査信号Ｙ１とするとともに、この走査信号Ｙ１を
、クロック信号ＣＬＹの１周期ずつ順次遅延させて、走査信号Ｙ２、Ｙ３、…、Ｙ１８と
して出力する構成となっている。なお、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙ１８のいずれ
かがＨレベルになると、Ｈレベルになった走査信号が供給される走査線３１１が選択され
た状態を示している。

データ線駆動回路２５０は、ＶＲＡＭ４００から読み出されるとともに極性指示信号Ｐ
ｏｌが付加された階調データＤｂを、１行分順次ラッチするとともに、当該ラッチした階
調データＤｂに応じた電圧のデータ信号Ｘ１、Ｘ２、Ｘ３、Ｘ４、…、Ｘ２４を、走査線
駆動回路３５０によって走査線３１１が選択されたときに、ラッチパルスＬＰによって１
、２、３、４、…、２４行目のデータ線２１１に一斉に出力するものである。

データ信号の波形と階調データＤｂとの関係について図３を参照して説明する。図３は
、ｊ列目（ｊは１≦ｊ≦２４を満たす整数）に対応するデータ信号Ｘｊの電圧波形を示す
図である。この階調データＤｂが１行ｊ列の画素１１０に対応するものである場合、デー
タ線駆動回路２５０は、走査信号Ｙ１がＨレベルとなる期間に、ラッチした階調データＤ
ｂのうち、極性指示信号Ｐｏｌで正極性書込が指示されていれば、当該極性指示信号を除
く６ビットの階調データで指定された電圧Ｖａだけ、電圧ＬＣcomよりも高位側電圧とす
る一方、負極性書込が指示されていれば、当該６ビットの階調データで指定された電圧Ｖ
ａだけ、電圧ＬＣcomよりも低位側電圧とする。

本実施形態では、画素の書込極性について、第１〜第８フレームに応じて図５（ａ）〜
図５（ｈ）までに示す内容でそれぞれ規定するが、１フレームを単位としてみた場合には
、１〜１８行の各行にわたって各列の画素の書込極性について固定的である。このため、
あるフレームにおいて１行ｊ列の画素に正極性書込が指定された場合、ｊ列目の画素の階
調データＤａに付加される極性指示信号は、図３に示されるように当該フレーム（１Ｆ）
にわたってＨレベルである。
また、図３では、隣接するフレーム同士において、極性指示信号Ｐｏｌが反転している
が、あるフレームにおいてｊ列目の画素に正極性書込が指定された場合、その前後のフレ
ームにおいてはｊ列目の画素に対し、正極性書込が指定される場合もあれば、負極性書込
が指定される場合もある。例えば、２列目の画素については、第５フレームにおいて負極
性書込が指定されるが、直前の第４フレームにおいて正極性書込が指定されるのに対し、
直後の第６フレームにおいて２列目の画素に正極性書込が指定される。このため、本実施
形態では、必ずしも隣接するフレーム同士において極性指示信号Ｐｏｌが反転するわけで
はない。
さらに、同一行にあってｊ列目の画素と１２列（すなわち、１行を構成する画素数の半
分）だけ離間した画素は、本実施形態では、必ずｊ列目の画素に指定された書込極性と反
転した関係にある。このため、ｊ列目から１２列だけ離間したデータ線２１１に供給され
るデータ信号Ｘ（ｊ＋１２）は、図４に示されるように、データ信号Ｘｊと論理反転の関
係となる。なお、ここでいう（ｊ＋１２）は、ｊが１３以上２４以下の整数であれば、当
該ｊから１２を引いた値を意味する。

次に、本実施形態に係る電気光学装置１０の書き込みについて説明する。
第１フレームでは図５（ａ）に示されるように、各行において１〜１２列目の画素１１
０が正極性書込となり、１３〜２４列目の画素が負極性書込となるので、縦１８行×横２
４列の全画素でみれば、図６（ａ）に示されるように、左半分が正極性書込となり、右半
分が負極性書込となる。
続いて、第２フレームでは図５（ｂ）に示されるように、各行において１〜３列目及び
１６〜２４列目の画素１１０が正極性書込となり、４〜１５列目の画素が負極性書込とな
るので、縦１８行×横２４列の全画素の書込極性は、図６（ｂ）に示される通りとなる。
以下同様に、第３から第８までのフレームについても、縦１８行×横２４列の全画素の
書込極性は、それぞれ図６（ｃ）、図６（ｄ）および図７（ｅ）から図７（ｈ）までに示
される通りとなる。

ここで、いずれのフレームにおいても、行方向において１２個連続する画素１１０同士
が同一極性となるだけでなく、これら同一極性となる画素列が各行同士で同一であるので
、極性が異なるためにディスクリネーションが発生する可能性のある画素境界は、第１〜
第８フレームでは、図６（ａ）〜図６（ｄ）及び図７（ｅ）〜図７（ｈ）において▲が指
す太線で示されるように、列方向に１または２つのみである。
さらに、この画素境界は、フレーム毎に移動するので、仮にディスクリネーションが発
生したとしても、ディスクリネーションによる表示品位の劣化部分としては視認されにく
い。

くわえて、本実施形態では、１水平走査期間において正極性書込となる画素数と負極性
書込となる画素数とが常に同一であるので、いわゆる横クロストークの発生が抑えられる
。ここで、横クロストークとは、例えば、ノーマリーホワイトモードにおいて中間調の灰
色を背景として、黒色および白色領域をそれぞれウィンドウ表示しようとする場合、図１
０に示されるように、黒色領域とは横（水平走査）方向に隣接する灰色領域がやや明るく
なり、白色領域とは横方向に隣接する灰色領域がやや暗くなる現象をいう。

このような横クロストークが発生する原因について説明すると、図３に示される画素１
１０の構成を、１行分の等価回路でみると、図１１（ａ）に示される通りとなる。ここで
、共通電極１０８は、少なからず抵抗成分を有している。この図１１（ａ）については、
各列を同一の階調値とさせる場合、図１１（ｂ）に示されるように簡略化することができ
る。すなわち、ＴＦＴ１１６については、理想的なスイッチに置き換える一方、画素電極
１１８をまとめてノードＡとし、これらの画素電極１１８に対向する共通電極１０８をノ
ードＢとしている。
ここで、同一走査線（ライン）３１１に対応する画素の書込極性がすべて同一であると
、図１１（ｃ）に示されるように、走査信号ＹｉがＨレベルとなって、ノードＡが例えば
負極性の電圧（ＬＣcom−Ｖa）から正極性の電圧（ＬＣcom＋Ｖa）に転じると、ノードＢ
にスパイク状のノイズが現れる。
このノイズが収束しないうちに、ｉ行目の走査線の選択が終了して走査信号ＹｉがＬレ
ベルに変化すると、ノードＡおよびノードＢの間の電圧、すなわち、画素容量に保持され
る電圧は、目標値よりも少なくなってしまう。
ノーマリーホワイトモードであれば、ノイズは、中間調の灰色を表示する場合よりも、
黒色を表示する方が大きく、反対に、白色を表示する方が小さいので、図１０に示される
ような横クロストークが発生するのである。

これに対し、本実施形態では、１水平走査期間において正極性書込となる画素数と負極
性書込となる画素数とが常に同一であるので、正極性、負極性の一方から他方に変化する
ことによるノイズと、正極性、負極性の他方から一方に変化することによるノイズとが発
生し、両ノイズが互いに打ち消し合って、ノードＢの電圧変動を十分小さく抑えることが
できる。このため、本実施形態では、横クロストークの発生をも抑えることが可能となる
のである。

また、本実施形態では、すべての画素１１０において、８フレームを１単位としてみた
とき、正極性書込の回数と負極性書込の回数とが４回ずつとなるので、直流成分が画素容
量に印加されることはない。

なお、上述した実施形態では、図５（ａ）から図５（ｈ）までに示されるような順番で
、ブロック化とともに書込極性を規定したが、この順番は任意である。例えば、図５（ａ
）→図５（ｃ）→図５（ｅ）→図５（ｇ）→図５（ｂ）→図５（ｄ）→図５（ｆ）→図５
（ｈ）→（図５（ａ））というような順番であっても良い。
また、本実施形態では、図５（ａ）から図５（ｈ）までに示されるような順番で、ブロ
ックとともに書込極性を変更する周期は１フレームとしたが、例えば１／２フレーム（９
水平走査期間）や、２フレームとしても良い。さらに、例えば図８（ａ）から図８（ｄ）
までに示されるようにブロックとともに書込極性を規定しても良い。ただし、同極性とな
る画素をなるべく多くした状態で交流駆動するという観点からいえば、実施形態のように
１フレーム（１垂直走査期間）が望ましいと考える。
いずれにしても、行（Ｘ）方向に２以上の連続する画素をブロックとするとともに、隣
接するブロック同士で書込極性が交互に反転するように規定するとともに、ブロックの境
界部分が固定化されないように、かつ、各画素容量に直流成分が印加されないように１水
平走査期間以上の周期でブロックを変更する構成とすれば良い。また、同一フレーム内で
１行乃至複数行単位でブロックを変更しても良い。このとき、１水平走査期間において正
極性書込となる画素数と負極性書込となる画素数とを同一とすれば、上述したように横ク
ロストークの発生を抑えることも可能となる。

ＴＦＴ１１６では、そのゲート・ドレイン間の寄生容量に起因して、オンからオフ時に
ドレイン（画素電極１１８）の電位が低下する現象（プッシュダウン、突き抜け、フィー
ルドスルーなどと呼ばれる）が発生する。
液晶の劣化を防止するために、画素容量を交流駆動することが原則であるので、共通電
極１０８に対して高位側（正極性）と低位側（負極性）とを交互に書き込みをするが、こ
のときの高位側電圧と低位側電圧との中間値を電圧ＬＣcomに設定した状態で、交互書き
込みをすると、プッシュダウンのために、画素容量の電圧実効値は、負極性書込の方が正
極性書込よりも大きくなってしまう。このため、正極性・負極性の交互書き込みをしても
画素容量の電圧実効値が互いに等しくなるように、共通電極１０８に印加する電圧ＬＣco
mを、データ信号の振幅基準である中間値よりも若干低下させて設定する場合がある。

また、オフ時におけるＴＦＴ１１６を介した画素容量からの電荷リークの影響を少なく
するために、蓄積容量を画素毎に別途設けても良い。
実施形態では、電圧無印加状態において白色を表示するノーマリーホワイトモードとし
たが、電圧無印加状態において黒色を表示するノーマリーブラックモードとしても良い。
また、階調データＤａは６ビットとしたが、これによりも少ビットにして低階調表示と
しても良いし、これよりも他ビットにして高階調表示としても良い。さらに、Ｒ（赤）、
Ｇ（緑）、Ｂ（青）の３画素、または、４原色以上の画素で１ドットを構成して、カラー
表示を行うとしても良い。カラー表示を行う場合、１ドットを構成する画素同士において
同一極性となる構成が望ましいので、ブロック化するに際しては、１ドットを構成する画
素においてブロックの境界が発生しないようにする。

液晶パネル１００は透過型に限られず、反射型や、両者の中間的な半透過半反射型であ
っても良い。さらに、ＴＮ型に限られず、ＳＴＮ型やなど、分子の長軸方向と短軸方向と
で可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶
解して、染料分子を液晶分子と平行に配列させたゲストホスト型などの液晶を用いても良
い。くわえて、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電
圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオト
ロピック配向）の構成や、いわゆるＩＰＳ（面内スイッチング方式、ＦＳＳを含む）方式
としても良い。

次に、上述した実施形態に係る電気光学装置１０を表示装置として有する電子機器につ
いて説明する。図９は、実施形態に係る電気光学装置１０を用いた携帯電話１２００の構
成を示す斜視部である。
この図に示されるように、携帯電話１２００は、複数の操作ボタン１２０２のほか、受
話口１２０４、送話口１２０６とともに、上述した液晶パネル１００を備えるものである
。なお、電気光学装置１０のうち、液晶パネル１００以外の構成要素については電話器に
内蔵されるので、外観としては現れない。

なお、電気光学装置１０が適用される電子機器としては、図９に示される携帯電話の他
にも、デジタルスチルカメラや、ノートパソコン、液晶テレビ、ビューファインダ型（ま
たはモニタ直視型）のビデオレコーダ、カーナビゲーション装置、ページャ、電子手帳、
電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネル
を備えた機器等などが挙げられる。そして、これらの各種電子機器の表示装置として、上
述した電気光学装置１０が適用可能であることは言うまでもない。そして、いずれの電子
機器においても、表示品位の低下を抑えた高品位の表示が実現されることになる。

本発明の実施形態に係る電気光学装置の構成を示すブロック図である。同電気光学装置における画素の構成を示す図である。同電気光学装置における各信号を示す図である。同電気光学装置における各信号を示す図である。第１〜第８フレームにおける１行分の書込極性を示す図である。同電気光学装置の全画素における書込極性を示す図である。同電気光学装置の全画素における書込極性を示す図である。１行分の書込極性を示す別列である。同電気光学装置を用いた携帯電話の構成を示す図である。横クロストークによる表示品位の低下を説明するための図である。縦クロストークによる表示品位の低下を説明するための図である。

符号の説明

１０…電気光学装置、１０８…共通電極、１１０…画素、１１６…ＴＦＴ、１１８…画
素電極、２１１…データ線、２５０…データ線駆動回路、３１１…走査線、３５０…走査
線駆動回路、４００…ＶＲＡＭ、４５０…制御回路、１２００…携帯電話

Claims

複数の走査線と複数のデータ線との交差に対応して複数設けられた画素と、
前記複数の走査線を所定の順番で選択する走査線駆動回路と、
前記画素を前記走査線の延在方向に２個以上連続するもの同士でブロック化するとともに、複数の前記画素に対して共通に設けられた共通電極の印加電圧に応じた所定の電位を基準とした画素の極性が、隣接するブロック同士で交互に反転するように規定し、かつ、予め定められた周期で前記ブロックの構成を変更するブロック規定回路と、
前記走査線駆動回路によって選択された走査線に対応する画素の階調に応じた電圧であって、前記ブロック規定回路により規定された極性の電圧のデータ信号を、前記データ線に供給するデータ線駆動回路と、
を具備し、
前記ブロック規定回路は、
前記走査線駆動回路によっていずれかの走査線が選択されたときに、当該走査線に接続された画素について、前記極性の一方とする画素数と、前記極性の他方とする画素数とを同一とし、かつ、当該走査線について、前記延在方向に対して前記極性が互いに異なる画素同士が隣接する箇所が１箇所または２箇所となるようにブロック化するとともに、
１垂直走査期間内で一の前記データ線に接続される画素をすべて同一の極性とするように規定する
ことを特徴とする電気光学装置。
前記ブロック規定回路は、
前記ブロックの構成を変更する周期を１垂直走査期間とする
ことを特徴とする請求項１に記載の電気光学装置。
前記ブロック規定回路は、
複数の垂直走査期間を単位としたときに、
前記画素の各々について、前記極性の一方となる回数と、前記極性の他方となる回数とが各単位で同一となるように、前記ブロック化を規定する
ことを特徴とする請求項１または２に記載の電気光学装置。
前記データ線駆動回路は、
前記走査線駆動回路によって走査線が選択されたときに、前記複数のデータ線に対して一斉にデータ信号を供給する
ことを特徴とする請求項１乃至３のいずれかに記載の電気光学装置。
前記画素は、
画素電極と、前記画素電極に対向する共通電極とを含む画素容量と、
前記データ線と前記画素電極との間で、前記走査線が選択されたときに導通状態となるスイッチング素子と、
を含むことを特徴とする請求項１乃至４のいずれかに記載の電気光学装置。
複数の走査線と複数のデータ線との交差に対応して複数設けられた画素を有する電気光学装置の駆動方法であって、
前記複数の走査線を所定の順番で選択する第１ステップと、
前記画素を前記走査線の延在方向に２個以上連続するもの同士でブロック化するとともに、複数の前記画素に対して共通に設けられた共通電極の印加電圧に応じた所定の電位を基準とした画素の極性が、隣接するブロック同士で交互に反転するように規定し、かつ、予め定められた周期で前記ブロックの構成を変更する第２ステップと、
前記第１ステップにおいて選択された走査線に対応する画素の階調に応じた電圧であって、前記第２ステップにおいて規定された極性の電圧のデータ信号を、前記データ線に供給する第３ステップと
を具備し、
前記第２ステップにおいて、いずれかの走査線が選択されたときに、当該走査線に接続された画素について、前記極性の一方とする画素数と、前記極性の他方とする画素数とを同一とし、かつ、当該走査線について、前記延在方向に対して前記極性が互いに異なる画素同士が隣接する箇所が１箇所または２箇所となるようにブロック化するとともに、
１垂直走査期間内で一の前記データ線に接続される画素をすべて同一の極性とするように規定する
ことを特徴とする電気光学装置の駆動方法。
請求項１乃至５のいずれかに記載の電気光学装置を備える
ことを特徴とする電子機器。