JP3520417B2 - 電気光学パネルおよび電子機器 - Google Patents

電気光学パネルおよび電子機器

Info

Publication number
JP3520417B2
JP3520417B2 JP2001328325A JP2001328325A JP3520417B2 JP 3520417 B2 JP3520417 B2 JP 3520417B2 JP 2001328325 A JP2001328325 A JP 2001328325A JP 2001328325 A JP2001328325 A JP 2001328325A JP 3520417 B2 JP3520417 B2 JP 3520417B2
Authority
JP
Japan
Prior art keywords
electrode
electro
transistor element
drain electrode
optical panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001328325A
Other languages
English (en)
Other versions
JP2002244157A (ja
Inventor
伸 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001328325A priority Critical patent/JP3520417B2/ja
Priority to SG200107494A priority patent/SG109482A1/en
Priority to TW090130538A priority patent/TWI286731B/zh
Priority to KR10-2001-0078754A priority patent/KR100496791B1/ko
Priority to CNB01143578XA priority patent/CN1172282C/zh
Priority to US10/014,439 priority patent/US6753839B2/en
Publication of JP2002244157A publication Critical patent/JP2002244157A/ja
Application granted granted Critical
Publication of JP3520417B2 publication Critical patent/JP3520417B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、一画素当たり２個
のトランジスタ素子を有する電気光学パネルおよびこれ
を用いた電子機器に関するものである。
【０００２】
【従来の技術】従来の液晶表示パネルは、素子基板、対
向基板、これらの基板間に挟持される液晶から構成され
ている。そして、素子基板の画像表示領域には、複数の
データ線、複数の走査線が形成されており、それらの交
差に対応してマトリクス状に配列した画素の各々に薄膜
トランジスタ（Thin Film Transistor：以下、ＴＦＴと
称する）が設けられている。
【０００３】画素の回路構成については各種のものが提
案されているが、そのうちの一つとして、ＰチャネルＴ
ＦＴとＮチャネルＴＦＴとを組み合わせて用いるものが
ある。図２６は、従来の液晶装置に用いられる素子基板
の一画素に相当する回路を示す回路図である。この図に
おいて、データ線６にはＰチャネルＴＦＴ１およびＮチ
ャネルＴＦＴ２のソース電極が接続される一方、走査線
５ａにはＰチャネルＴＦＴ１のゲート電極が接続され、
走査線５ｂにはＮチャネルＴＦＴ２のゲート電極が接続
されている。
【０００４】また、ＰチャネルＴＦＴ１およびＮチャネ
ルＴＦＴ２の各ドレイン電極は画素電極３に接続され、
さらにＮチャネルＴＦＴ２のドレイン電極は保持容量４
に接続されている。ここで、画素電極３、対向基板に形
成される共通電極、および液晶によって液晶容量が形成
される。
【０００５】このような画素構成において、データ線６
に供給される画像信号は、ＰチャネルＴＦＴ１およびＮ
チャネルＴＦＴ２がオン状態になると、液晶容量７と保
持容量４とに書き込まれる。そして、ＰチャネルＴＦＴ
１およびＮチャネルＴＦＴ２がオフ状態になると、液晶
容量７と保持容量４とに書き込まれた電圧が保持され
る。液晶は印加電圧に応じて透過率が変化するので、階
調表示が可能となる。
【０００６】ここで、液晶容量７の他に保持容量４を設
けたのは、ＰチャネルＴＦＴ１およびＮチャネルＴＦＴ
２のオフリークによる液晶への印加電圧の低下を防止す
るとともに、縦方向のクローストークを防止するためで
ある。
【０００７】
【発明が解決しようとする課題】ところで、上述した画
素構成にあっては、保持容量４に対する画像信号の書込
経路が、ＰチャネルＴＦＴ１を経由する場合とＮチャネ
ルＴＦＴ２を経由する場合とで相違する。すなわち、図
２７および図２８に示すように、ＰチャネルＴＦＴ１を
経由する場合には画素電極３を経由して画像信号が保持
容量４に書き込まれるのに対して、ＮチャネルＴＦＴ２
を経由する場合には、画素電極３を経由することなく、
直接、保持容量４に画像信号が書き込まれる。
【０００８】図２７は、ＮチャネルＴＦＴ２を経由して
画像信号を保持容量４に書き込む場合の等価回路を示す
回路図であり、図２８は、ＰチャネルＴＦＴ１を経由し
て画像信号を保持容量４に書き込む場合の等価回路を示
す回路図である。これら図において、ＲonはＰチャネル
ＴＦＴ１およびＮチャネルＴＦＴ２のオン抵抗値、Ｒit
oは画素電極３の等価抵抗値、Ｃｈは保持容量４の容量
値を各々示している。
【０００９】これらの図から明らかなようにＮチャネル
ＴＦＴ２を経由する場合の時定数は「Ｒon・Ｃｈ」とな
る一方、ＰチャネルＴＦＴ１を経由する場合の時定数は
「(Ｒon＋Ｒito)・Ｃｈ」となる。ここで、画素電極８
の等価抵抗値Ｒitoは、オン抵抗値Ｒonと比較して大き
い。
【００１０】したがって、ＰチャネルＴＦＴ１から画像
信号を書き込む場合には、ＮチャネルＴＦＴ２から画像
信号を書き込む場合と比較して、時定数が大きくなる。
このため、保持容量４の電圧と画像信号の電圧との差が
大きい場合には、ＰチャネルＴＦＴ１経由で書き込む場
合に十分に画像信号を書き込むことができず、コントラ
スト比を大きく取ることができないといった問題があっ
た。
【００１１】特に、高精細度な画像を表示させる場合に
は走査線５ａ，５ｂやデータ線６の本数が多くなるが、
走査線５ａ，５ｂやデータ線６の本数が増加するほど、
走査線５ａ，５ｂやデータ線６の選択期間が短くなるた
め、時定数の相違による書き込み不足が重要な問題とな
る。
【００１２】本発明は、上述した事情に鑑みてなされた
ものであり、その目的は、１画素当たり、２つのトラン
ジシタ素子を用いた構成の特徴を有効に発揮できる電気
光学パネル、これを用いた電子機器を提供することにあ
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電気光学パネルは、素子基板と、対向基板
と、前記素子基板と前記対向基板とに挟持される電気光
学物質とを有するものであって、前記素子基板は、複数
の対となる走査線と、複数のデータ線と、前記走査線と
前記データ線との交差に対応してマトリックス状に配置
され、対となる一方の前記走査線と他方の前記走査線と
の間に位置するように各々配置された画素電極と、対と
なる前記走査線の一方とゲート電極が接続され、前記デ
ータ線とソース電極が接続され、前記画素電極とドレイ
ン電極が接続される第１トランジスタ素子と、対となる
前記走査線の他方とゲート電極が接続され、前記データ
線とソース電極が接続され、前記画素電極とドレイン電
極が接続される第２トランジスタ素子と、前記第２トラ
ンジスタ素子のドレイン電極と接続される容量素子と、
前記第１トランジスタ素子のドレイン電極と前記第２ト
ランジスタ素子のドレイン電極とを接続する配線とを備
えることを特徴とする。
【００１４】この発明によれば、第１トランジスタ素子
のドレイン電極と第２トランジスタ素子のドレイン電極
とを接続する配線を備えるから、画素電極と別の経路で
第１トランジスタ素子のドレイン電極と第２トランジス
タ素子のドレイン電極とが接続されることになる。した
がって、両ドレイン電極間の等価抵抗値は、配線を設け
ない場合と比較して小さくなるから、第１トランジスタ
素子を介して保持容量に信号を書き込む場合の時定数を
小さくすることができる。
【００１５】ここで、前記配線の抵抗値は、前記前記第
１トランジスタ素子のドレイン電極と前記第２トランジ
スタ素子のドレイン電極とを接続する前記画素電極の等
価抵抗値より小さいことが望ましい。さらに、低抵抗の
観点から、配線としては、アルミニウムや銀、クロムと
いった高融点材料を用いることが好ましい。このように
配線の抵抗値を小さくすることによって、第１トランジ
スタ素子を介して保持容量に信号を書き込む場合の時定
数をより一層小さくすることができる。走査線やデータ
線の選択期間が短い場合には、データ線に供給される画
像信号を短時間で保持容量に書き込む必要があるが、上
述したようにドレイン電極間を短絡させる配線を設ける
と、第１トランジスタ素子を介して保持容量に画像信号
を書き込む場合の時定数を小さくすることができる。
【００１６】この結果、短時間に画像信号を十分保持容
量に書き込むことができるので、コントラスト比を高く
取ることができ、メリハリのある鮮明な画像を表示させ
ることが可能となる。また、走査線やデータ線の本数を
増加させて選択期間が短くなっても、そのような選択期
間中に画像信号を確実に保持容量に書き込むことができ
るので、高精細度な画像を高品質で表示することが可能
となる。
【００１７】さらに、時定数の差に起因して発生する表
示ムラを大幅に低減することが可能となる。保持容量へ
の書き込みが容易になることから、データ線に供給する
画像信号の信号振幅を小さくすることができる。また、
これに伴って、走査線信号の振幅を小さくすることがで
きる。これにより、駆動回路の電源電圧を低くすること
ができ、消費電力を低減することが可能となる。
【００１８】また、前記対向基板には共通電極と、格子
状のブラックマトリックスとが形成され、前記配線は、
前記ブラックマトリックスと重なるように配置するよう
にしてもよい。配線の部分は光が透過しないため、単純
に配線を設けると開口率が低下することになるが、この
発明のようにブラックマトリックスと重複するように配
線を配置すれば、開口率を損なうことなく書込時定数を
小さくすることができる。
【００１９】次に、本発明の電気光学パネルは、素子基
板と、対向基板と、前記素子基板と前記対向基板とに挟
持される電気光学物質とを有する電気光学パネルであっ
て、前記素子基板は、複数の対となる走査線と、複数の
データ線と、前記走査線と前記データ線との交差に対応
してマトリックス状に配置され、対となる一方の前記走
査線と他方の前記走査線との間に位置するように各々配
置された画素電極と、対となる前記走査線の一方とゲー
ト電極が接続され、前記データ線とソース電極が接続さ
れる第１トランジスタ素子と、対となる前記走査線の他
方とゲート電極が接続され、前記データ線とソース電極
が接続される第２トランジスタ素子と、前記第１トラン
ジスタ素子のドレイン電極と前記第２トランジスタ素子
のドレイン電極とを接続する配線とを備え、前記第１ト
ランジスタ素子のドレイン電極と前記第２トランジスタ
素子のドレイン電極とのうちいずれか一方と前記画素電
極とが接続され、前記対向基板には、格子状のブラック
マトリックスとが形成され、前記配線は、前記ブラック
マトリックスと一部または全部が重なるように配置され
たことを特徴とする。
【００２０】この発明によれば、第１トランジスタ素子
と第２トランジスタ素子とのいずれか一方のドレイン電
極と画素電極とが接続されるが、各ドレイン電極を接続
する配線を別途設けているので、画素電極に画像信号に
応じた電圧を印加することが可能となる。また、ドレイ
ン電極と画素電極との接続を１箇所で済ませることが可
能となる。
【００２１】また、本発明の電気光学パネルは、素子基
板と、対向基板と、前記素子基板と前記対向基板とに挟
持される電気光学物質とを有する電気光学パネルであっ
て、前記素子基板は、複数の対となる走査線と、複数の
データ線と、前記走査線と前記データ線との交差に対応
してマトリックス状に配置され、対となる一方の前記走
査線と他方の前記走査線との間に位置するように各々配
置された画素電極と、対となる前記走査線の一方とゲー
ト電極が接続され、前記データ線とソース電極が接続さ
れる第１トランジスタ素子と、対となる前記走査線の他
方とゲート電極が接続され、前記データ線とソース電極
が接続される第２トランジスタ素子と、前記第１トラン
ジスタ素子のドレイン電極と前記第２トランジスタ素子
のドレイン電極とを接続する配線と、前記第２トランジ
スタ素子のドレイン電極と接続される容量素子とを備
え、前記第１トランジスタ素子のドレイン電極と前記第
２トランジスタ素子のドレイン電極とのうちいずれか一
方と前記画素電極とを接続したことを特徴とする。この
場合には、配線を介して画像信号が容量素子に書き込ま
れることになる。
【００２２】また、上述した電気光学パネルにおいて、
前記第１および第２トランジスタ素子は、ソース領域、
ゲート領域およびドレイン領域からなるポリシリコン層
と、前記ポリシリコン層の上に形成されるゲート絶縁膜
とを備え、前記ドレイン電極は、前記ゲート絶縁膜に形
成された第１コンタクトホールを介して前記ドレイン領
域と接続され、前記画素電極と前記ドレイン電極とは第
２コンタクトホールを介して接続され、前記配線の抵抗
値は、前記第１コンタクトホールの等価抵抗値または前
記第２コンタクトホールの等価抵抗値より小さいことが
望ましい。この発明によれば、配線の抵抗値を小さくす
ることによって、第１トランジスタ素子を介して保持容
量に信号を書き込む場合の時定数をより一層小さくする
ことができる。
【００２３】また、前記第１および第２トランジスタ素
子は、ソース領域、ゲート領域およびドレイン領域から
なるポリシリコン層と、前記ポリシリコン層の上に形成
されるゲート絶縁膜とを備え、前記ドレイン電極は、前
記ゲート絶縁膜に形成された第１コンタクトホールを介
して前記ドレイン領域と接続され、前記画素電極と前記
ドレイン電極とは第２コンタクトホールを介して接続さ
れ、前記対向基板には共通電極と、格子状のブラックマ
トリックスとが形成され、前記第２コンタクトホール
は、前記ブラックマトリックスと重なるように配置され
ることが望ましい。第２コンタクトホールは、電気光学
物質との接触状態が画素電極と異なるため、当該領域は
電気光学物質に印加される電界の状態が画素電極と相違
する。しかし、この発明によれば、第２コンタクトホー
ルはブラックマトリックスで覆われることになるので、
明るさが異なる当該領域を人の目から隠すことが可能と
なる。
【００２４】また、前記第１トランジスタ素子は、Ｐ型
の薄膜トランジスタ素子で構成され、前記第２トランジ
スタ素子は、Ｎ型の薄膜トランジスタで構成されるもの
であってもよい。逆に、前記第１トランジスタ素子は、
Ｎ型の薄膜トランジスタ素子で構成され、前記第２トラ
ンジスタ素子は、Ｐ型の薄膜トランジスタで構成される
ものであってもよい。
【００２５】さらに、前記容量素子は、前記他方の走査
線に近接して形成された容量線と、前記第２トランジス
タ素子のドレイン領域との間で構成されることが好まし
い。
【００２６】保持容量を構成するには、対向する２つの
電極が必要とされるが、この例では一方の電極が第２ト
ランジスタ素子のドレイン領域と兼用されているので、
一方の電極とその電極とドレイン領域とを接続するため
のコンタクトを設ける必要がない。したがって、製造過
程を簡略化することができるとともに、保持容量を設け
るための面積を縮小して開口率を向上させることが可能
となる。
【００２７】本発明において、前記画素電極は、例え
ば、透光性導電膜から構成されている。
【００２８】また、本発明において、前記画素電極は、
透光性導電膜から構成されているとともに、一方の面側
に前記電気光学物質側が位置し、他方の面側には、入射
光を反射する反射層を備える場合があり、この場合、前
記配線は、前記反射層に対して前記画素電極とは反対側
に形成される。前記反射層の前記画素電極とは反対側の
スペースは入射光が透過しないが、このスペースに配線
を設けることによって、開口率を低下することなく、画
像信号の書込時定数を減少させることができる。
【００２９】ここで、前記反射層の一部に光を透過する
開口部を設ける場合には、前記配線を前記開口部と重な
らないように配置することが好ましい。開口部は光を透
過するので、この領域に配線を設けると開口率の低下を
招くが、本発明によれば、開口率が低下することがな
い。
【００３０】本発明において、前記画素電極は、光反射
性導電膜から構成される場合もある。
【００３１】また、本発明の電気光学パネルは、前記素
子基板に、対となる前記走査線を順次選択する走査線駆
動回路と、前記各データ線に画像信号を供給するデータ
線駆動回路とを形成するようにしてもよい。
【００３２】次に、本発明に係る電子機器は、上述した
電気光学パネルを備えたことを特徴とし、例えば、例え
ば、ビデオカメラに用いられるビューファインダ、携帯
電話機、ノート型コンピュータ、ビデオプロジェクタ等
が該当する。また、本発明の電気光学パネルは、素子基
板と、対向基板と、前記素子基板と前記対向基板とに挟
持される電気光学物質とを有する電気光学パネルであっ
て、前記素子基板は、複数の対となる走査線と、複数の
データ線と、前記走査線と前記データ線との交差に対応
してマトリックス状に配置され、対となる一方の前記走
査線と他方の前記走査線との間に位置するように各々配
置された画素電極と、対となる前記走査線の一方とゲー
ト電極が接続され、前記データ線とソース電極が接続さ
れる第１トランジスタ素子と、対となる前記走査線の他
方とゲート電極が接続され、前記データ線とソース電極
が接続される第２トランジスタ素子と、前記第１トラン
ジスタ素子のドレイン電極と前記第２トランジスタ素子
のドレイン電極とを接続する配線とを備え、前記第１ト
ランジスタ素子のドレイン電極と前記第２トランジスタ
素子のドレイン電極とのうちいずれか一方と前記画素電
極とが接続され、前記画素電極は、透光性導電膜から構
成されているとともに、一方の面側に前記電気光学物質
側が位置し、他方の面側には、入射光を反射する反射層
を備え、前記反射層の一部に光を透過する開口部を設
け、前記配線を前記開口部と重ならないように配置した
ことを特徴とする。また、本発明の電気光学パネルは、
素子基板と、対向基板と、前記素子基板と前記対向基板
とに挟持される電気光学物質とを有する電気光学パネル
であって、前記素子基板は、複数の対となる走査線と、
複数のデータ線と、前記走査線と前記データ線との交差
に対応してマトリックス状に配置され、対となる一方の
前記走査線と他方の前記走査線との間に位置するように
各々配置された画素電極と、対となる前記走査線の一方
とゲート電極が接続され、前記データ線とソース電極が
接続され、前記画素電極とドレイン電極が接続される第
１トランジスタ素子と、対となる前記走査線の他方とゲ
ート電極が接続され、前記データ線とソース電極が接続
され、前記画素電極とドレイン電極が接続される第２ト
ランジスタ素子と、前記第１トランジスタ素子のドレイ
ン電極と前記第２トランジスタ素子のドレイン電極とを
接続する配線とを備えることを特徴とする。
【００３３】
【発明の実施の形態】以下、本発明の実施形態について
図面を参照して説明する。
【００３４】＜１：液晶装置の構成＞ ＜１−１：液晶装置の全体構成＞まず、電気光学装置の
一例として、透過型の液晶装置を例示して説明する。
【００３５】図１は、液晶装置の電気的構成を示すブロ
ック図である。この図に示されるように、液晶装置は、
液晶表示パネル１００と、タイミングジェネレータ２０
０と、画像信号処理回路３００とを備えている。また、
液晶装置は、液晶表示パネル１００の表示面と反対側に
バックライト（図示せず）を備えており、バックライト
からの光を液晶表示パネル１００で変調して、表示面か
ら射出するようになっている。
【００３６】タイミングジェネレータ２００は、各部で
使用されるタイミング信号（必要に応じて後述する）を
出力するものである。また、画像信号処理回路３００内
部における相展開回路３０２は、一系統の画像信号ＶＩ
Ｄを入力すると、これをＮ相（図においてはＮ＝６）の
画像信号に展開して並列に出力するものであって、画像
信号をＮ個並列の信号に変換する直並列変換回路に相当
する。ここで、画像信号をＮ相に展開する理由は、後述
するサンプリング回路によって、スイッチング素子とし
て機能するＴＦＴのソース電極における画像信号の印加
時間を長くして、データ線の配線容量に対する書込時間
を十分に確保するためである。
【００３７】一方、増幅・反転回路３０４は、相展開さ
れた画像信号のうち、反転が必要となるものを反転さ
せ、この後、適宜、増幅して画像信号ＶＩＤ１〜ＶＩＤ
６として液晶表示パネル１００に並列的に供給するもの
である。なお、反転するか否かについては、一般には、
データ信号の印加方式が走査線単位の極性反転である
か、データ信号線単位の極性反転であるか、画素単
位の極性反転であるか、画面単位の極性反転であるか
に応じて定められ、その反転周期は、１水平走査期間ま
たは１垂直走査期間に設定される。
【００３８】また、相展開された画像信号ＶＩＤ１〜Ｖ
ＩＤ６の液晶表示パネル１００への供給タイミングは、
図１に示される液晶装置では同時とするが、ドットクロ
ックに同期して順次ずらしてもよく、この場合は後述す
るサンプリング回路にてＮ相の画像信号を順次サンプリ
ングすればよい。
【００３９】＜１−２：液晶表示パネルの構成＞次に、
液晶表示パネル１００の概略構成について図２および図
３を参照して説明する。ここで、図２は、液晶表示パネ
ル１００の構造を説明するための斜視図であり、図３
は、液晶表示パネル１００の構造を説明するための一部
断面図である。これらの図に示されるように、液晶表示
パネル１００は、画素電極１１８等が形成されたガラス
や半導体等の素子基板１０１と、共通電極１０８等が形
成されたガラス等の透明な対向基板１０２とが、スペー
サＳが混入されたシール材１０５によって一定の間隙を
保って、互いに電極形成面が対向するように貼り合わせ
られ、この間隙に液晶１０６が封入された構造となって
いる。
【００４０】また、素子基板１０１の対向面であってシ
ール材１０５の外側には、後述する走査線駆動回路１３
０、サンプリング回路１４０、およびデータ線駆動回路
１５０等の駆動回路群１２０が形成されている。また、
そこには、外部接続電極（図示省略）が形成されて、タ
イミングジェネレータ２００および画像信号処理回路３
００からの各種信号を入力するようになっている。な
お、対向基板１０２の共通電極１０８は、素子基板１０
１との貼合部分における４隅のうち、少なくとも１箇所
において設けられた導通材によって、素子基板１０１の
外部接続電極から延在する配線と電気的に導通が図られ
ている。
【００４１】ほかに、対向基板１０２には、液晶表示パ
ネル１００の用途に応じて、例えば、第１に、ストライ
プ状や、モザイク状、トライアングル状等に配列したカ
ラーフィルタが設けられる。第２に、対向基板１０２に
は、例えば、クロムやニッケルなどの金属材料や、カー
ボンやチタンなどをフォトレジストに分散した樹脂ブラ
ックなどのブラックマトリクスが設けられる。第３に、
対向基板１０２には、液晶表示パネル１００に光を照射
するバックライトが設けられる。特に色光変調の用途の
場合には、カラーフィルタは形成されずにブラックマト
リクスが対向基板１０２に設けられる。
【００４２】くわえて、素子基板１０１および対向基板
１０２の対向面には、それぞれ所定の方向にラビング処
理された配向膜などが設けられる一方、その各背面側に
は貼付け又は間隙をもって配向方向に応じた偏光板１０
３、１０４がそれぞれ設けられる。ただし、液晶１０８
として、高分子中に微小粒として分散させた高分子分散
型液晶を用いれば、前述の配向膜、偏光板等が不要とな
る結果、光利用効率が高まるので、高輝度化や低消費電
力化などの点において有利である。
【００４３】さて、説明を再び図１に戻して、液晶表示
パネル１００の電気的構成について説明する。液晶表示
パネル１００の素子基板１０１にあっては、画像表示領
域ＡＡが形成されている。そこには、図においてＸ方向
に沿って平行に一対の走査線が複数配列して形成されて
いる。以下の説明では一対の走査線を区別するために、
一方を走査線１１２ａ、他方を走査線１１２ｂと称する
ことにする。また、走査線１１２ａ、１１２ｂと直交す
るＹ方向に沿って平行に複数本（６ｎ本）のデータ線１
１４が形成されている。
【００４４】そして、これらの走査線１１２ａ、１１２
ｂとデータ線１１４とで囲まれる部分が一画素となる。
したがって、各画素は、走査線１１２ａ，１１２ｂとデ
ータ線１１４との各交差に対応して、マトリクス状に配
列することとなる。
【００４５】また、各画素は、ＰチャネルＴＦＴ１１６
ｐ、ＮチャネルＴＦＴ１１６ｎ、液晶容量ＬＣ、保持容
量ＨＣ、および配線Ｌを備えている。ＰチャネルＴＦＴ
１１６ｐのゲート電極は走査線１１２ａに接続され、そ
のソース電極はデータ線１１４に接続され、そのドレイ
ン電極は画素電極１１８に接続されている。一方、Ｎチ
ャネルＴＦＴ１１６ｎのゲート電極は走査線１１２ｂに
接続され、そのソース電極はデータ線１１４に接続さ
れ、そのドレイン電極は画素電極１１８に接続されてい
る。
【００４６】さらに、保持容量ＨＣの一端はＮチャネル
ＴＦＴ１１６ｎのドレイン電極に接続され、保持容量Ｈ
Ｃの他端には、共通電極１０８と同じ電位となるように
共通電極電圧Ｖcomが給電されるようになっている。
【００４７】くわえて、配線Ｌは、ＰチャネルＴＦＴ１
１６ｐのドレイン電極とＮチャネルＴＦＴ１１６ｎのド
レイン電極とを接続するものである。
【００４８】このような画素構成において、当該画素を
選択する期間においては、走査線１１２ａにはＬレベル
の走査線信号が、走査線１１２ｂにはＨレベルの走査線
信号が、データ線１１４には画像信号が各々供給され
る。当該期間にあっては、ＰチャネルＴＦＴ１１６ｐと
ＮチャネルＴＦＴ１１６ｎとがともにオン状態となり、
液晶容量ＬＣと保持容量ＨＣに対して画像信号を書き込
むことになる。
【００４９】次に、駆動回路群１２０は、走査線駆動回
路１３０、サンプリング回路１４０、およびデータ線駆
動回路１５０からなり、上述のように素子基板１０１上
に形成されるものである。これらの回路は、画素のＴＦ
Ｔと共通の製造プロセスを用いてＴＦＴで形成されてい
る。これにより、集積化や製造コストの面などにおいて
有利となる。なお、この例では、データ線駆動回路１５
０とサンプリング回路１４０を別体として説明するが、
両者を一体としてデータ線１１４を駆動するデータ線駆
動回路と捉えてもよいことは勿論である。
【００５０】さて、走査線駆動回路１３０は、シフトレ
ジスタを有し、タイミングジェネレータ２００からのＹ
クロック信号ＹＣＫや、その反転Ｙクロック信号ＹＣＫ
Ｂ、Ｙ転送開始パルスＤＹ等に基づいて、走査線信号Ｙ
１ａ，Ｙ１ｂ、Ｙ２ａ，Ｙ２ｂ、．．．、Ｙｍａ，Ｙｍ
ｂ（選択信号）を各走査線１１２に対して順次出力する
ものである。
【００５１】一方、サンプリング回路１４０は、６本の
データ線１１４を１群とし、これらの群に属するデータ
線１１４に対し、サンプリング信号ＳＲ１〜ＳＲｎにし
たがって画像信号ＶＩＤ１〜ＶＩＤ６をぞれぞれサンプ
リングして供給するものである。サンプリング回路１４
０には、ＴＦＴからなるスイッチ１４１が各データ線１
１４の一端に設けられるとともに、各スイッチ１４１の
ソース電極は、画像信号ＶＩＤ１〜ＶＩＤ６のいずれか
が供給される信号線に接続され、また、各スイッチ１４
１のドレイン電極は１本のデータ線１１４に接続されて
いる。さらに、各群に属するデータ線１１４に接続され
た各スイッチ１４１のゲート電極は、その群に対応して
サンプリング信号ＳＲ１〜ＳＲｎが供給される信号線の
いずれかに接続されている。前述したように画像信号Ｖ
ＩＤ１〜ＶＩＤ６は同時に供給されるので、サンプリン
グ信号Ｓ１により同時にサンプリングされることとな
る。
【００５２】また、データ線駆動回路１５０は、タイミ
ングジェネレータ２００からのＸクロック信号ＸＣＫ
や、その反転Ｘクロック信号ＸＣＫＢ、Ｘ転送開始パル
スＤＸ等に基づいて、サンプリング信号ＳＲ１〜ＳＲｎ
（選択信号）を順次出力するものである。
【００５３】＜１−３：画素の構成＞次に画素の構成に
ついて説明する。図４は、画素の機械的構成を示す平面
図であり、図５は、図４におけるＡ−Ａ’の断面を示す
断面図である。
【００５４】走査線１１２ａ、１１２ｂは凸型をしてお
り（図４参照）、各突出部がＰチャネルＴＦＴ１１６ｐ
とＮチャネルＴＦＴ１１６ｎとのゲート電極となってい
る。
【００５５】また、ＰチャネルＴＦＴ１１６ｐにおい
て、高濃度不純物領域２０中のソース領域２３は、コン
タクトホールＣＨ１に形成されたソース電極２５を介し
てデータ線１１４と接続されている（図５参照）。一
方、ＰチャネルＴＦＴ１１６ｐのドレイン領域２１はコ
ンタクトホールＣＨ２を介してドレイン電極２４と接続
され、さらに、ドレイン電極２４は第２層間絶縁膜３３
に形成されたコンタクトホールＣＨ３を介して画素電極
１１８に接続されている。ＰチャネルＴＦＴ１１６ｐの
高濃度不純物領域２０は、ポリシリコン膜の上からＡｌ
（アルミニウム）、Ｂ（ボロン）などのIII族元素のド
ーパントをイオン注入等によってドープすることによっ
て形成される。
【００５６】ＰチャネルＴＦＴ１１６ｐと同様に、Ｎチ
ャネルＴＦＴ１１６ｎにおいて、高濃度不純物領域１０
中のソース領域１１は、コンタクトホールＣＨ４に形成
されたソース電極１５を介してデータ線１１４と接続さ
れている。一方、ＮチャネルＴＦＴ１１６ｎのドレイン
領域１３はコンタクトホールＣＨ５を介してドレイン電
極１６と接続され、さらに、ドレイン電極１６はコンタ
クトホールＣＨ６を介して画素電極１１８に接続されて
いる。ＮチャネルＴＦＴ１１６ｎの高濃度不純物領域１
０は、ポリシリコン膜の上からＳｂ（アンチモン）、Ａ
ｓ（砒素）、Ｐ（リン）などのＶ族元素のドーパントを
イオン注入等によってドープすることによって形成され
る。
【００５７】ここで、ＰチャネルＴＦＴ１１６ｐとＮチ
ャネルＴＦＴ１１６ｎとについては、チャネル幅をＰチ
ャネルＴＦＴ１１６ｐで広くする、あるいは、チャネル
長をＮチャネルＴＦＴ１１６ｎで長くするなどによっ
て、双方のＩ−Ｖ特性のバランスを調整しておくことが
好ましい。
【００５８】また、ＰチャネルＴＦＴ１１６ｐとＮチャ
ネルＴＦＴ１１６ｎについては、セルフアライン構造、
オフセットゲート構造、ＬＤＤ構造のいずれであっても
よい。
【００５９】次に、容量線１６０は、走査線１１２ｂに
近接して配置されている。ＮチャネルＴＦＴ１１６ｎの
高濃度不純物領域１０においてドレイン領域１３に続く
一部の領域１４は、ゲート絶縁膜３１を介して容量線１
６０と対向している。なお、この領域１４はドレイン領
域１３の一部と考えてもよい。保持容量ＨＣはこの重複
領域に形成されている。このようにドレイン領域１３に
続く一部の領域１４が保持容量ＨＣとなっているので、
ＮチャネルＴＦＴ１１６ｎのドレイン電極１６は保持容
量ＨＣと直接接続されている。容量素子は対向する２つ
の電極とその間に挟時される誘電体によって構成される
が、この例にあっては、一方の電極とドレイン領域（一
部の領域１４）とを兼用しているから、一方の電極を別
途設ける必要がなくなり、液晶表示パネル１００の構成
および製造工程を簡略化することができる。
【００６０】次に、配線Ｌは、アルミニウム、銀等の高
融点金属を材料とするものであって、ＰチャネルＴＦＴ
１１６ｐのドレイン電極２４とＮチャネルＴＦＴ１１６
ｎのドレイン電極１６とを接続している。また、ドレイ
ン電極２４および１６は、第１層間絶縁膜３２にコンタ
クトホールＣＨ２、ＣＨ５を形成し、そこにアルミニウ
ム電極を配線することによって形成される。すなわち、
配線Ｌは、ソース電極１５、２５、およびドレイン電極
１６、２４と同一層間に同時形成されたものである。な
お、配線Ｌは、下層側からチタン層、アルミニウム合金
層、窒化チタン層などをこの順に積層した複層構造を有
する場合もある。
【００６１】また、配線Ｌは、液晶表示パネル１００を
対向基板１０２側から見たとき、そこに設けられる格子
状のブラックマトリックスと一部または全部が重なるよ
うに配置されている。ブラックマトリックスは、各画素
を黒枠で囲むことによって、画像を鮮明に表示させるた
めに用いられるが、当該部分は光を透過しない。一方、
配線Ｌも光を透過しないが、ブラックマトリックスと一
部または全部が重なるように配置することによって、開
口率の低下を防止することができる。
【００６２】ところで、この例の画素電極１１８は、Ｉ
ＴＯ（Indium Tin Oxide）などの透明導電膜によって構
成されている。配線Ｌは、高融点金属を材料とするの
で、ＩＴＯに比較して単位面積当たりの抵抗値が極めて
小さい。したがって、配線Ｌによって、ＰチャネルＴＦ
Ｔ１１６ｐのドレイン電極２４と保持容量ＨＣとの間に
発生する等価抵抗の値を極めて小さくすることが可能と
なる。
【００６３】また、ドレイン電極１６および２４とドレ
イン領域１３および２１とを接続するコンタクトホール
ＣＨ５およびＣＨ２は、ポリシリコン層１０および２０
に最初に接続されるので、一般に、第１コンタクトホー
ルと呼ばれる。また、ドレイン電極１６および２４と画
素電極１１８とを接続するコンタクトホールＣＨ６およ
びＣＨ３は、一般に、第２コンタクトホールと呼ばれ
る。第１および第２コンタクトホールでは、異なる種類
の材料が接触して導通が図られるので、接触面で抵抗が
大きくなる。
【００６４】これに対して、配線Ｌは、ドレイン電極１
６および２４と同一プロセスで一体として形成され、し
かも低抵抗材料が用いられる。したがって、配線Ｌの等
価抵抗値は、第１コンタクトホールまたは第２コンタク
トホールの抵抗値と比較して小さくなっている。配線Ｌ
を設けない場合には、第２コンタクトホールの等価抵抗
値によって、画像信号を保持容量ＨＣに書き込む際の時
定数が大きくなるが、配線Ｌを設けることによって、時
定数を小さくすることが可能となる。
【００６５】図６は、図４に示す画素構造に対応付けて
画素の等価回路を示す回路図である。この図において、
接続点Ｚ１〜Ｚ６は上述したコンタクトホールＣＨ１〜
ＣＨ６に各々対応している。
【００６６】＜２：液晶装置の動作＞次に、液晶装置の
動作について説明する。図７は、液晶装置の動作を示す
タイミングチャートである。この図に示すように、Ｙ転
送開始パルスＤＹは１フィールド期間１Ｆを１周期とす
るパルスである。走査線駆動回路１３０は、Ｙ転送開始
パルスＤＹをＹクロック信号ＹＣＫおよび反転Ｙクロッ
ク信号ＹＣＫＢに同期して順次シフトして、走査線信号
Ｙ１ａ，Ｙ１ｂ、Ｙ２ａ，Ｙ２ｂ、．．．、Ｙｍａ，Ｙ
ｍｂを生成する。走査線信号Ｙ１ａ，Ｙ２ａ，．．．、
Ｙｍａは各走査線１１２ａに供給される一方、走査線信
号Ｙ１ｂ，Ｙ２ｂ，．．．、Ｙｍｂは各走査線１１２ｂ
に供給される。
【００６７】一方、Ｘ転送開始パルスＤＸは、各走査線
信号がアクティブとなる１水平走査期間１Ｈを１周期と
するパルスである。データ線駆動回路１５０は、Ｘ転送
開始パルスＤＸをＸクロック信号ＸＣＫおよび反転Ｘク
ロック信号ＸＣＫＢに同期して順次シフトして、サンプ
リング信号ＳＲ１、ＳＲ２、・・・、ＳＲｎを順次生成
する。
【００６８】例えば、ｉ番目の走査線１１２ａ，１１２
ｂとｊ番目のブロックに属するデータ線１１４との交差
に対応した画素に画像信号を書き込む場合を考える。こ
の場合、走査線信号Ｙｉａ，Ｙｉｂがアクティブとな
り、当該画素のＰチャネルＴＦＴ１１６ｐとＮチャネル
ＴＦＴ１１６ｎがともにオン状態となる。この状態にお
いて、ｊ番目のサンプリング信号ＳＲｊがアクティブに
すると、ｊ番目のブロックに対応するサンプリングスイ
ッチ１４１がオン状態となり、画像信号ＶＩＤ１〜ＶＩ
Ｄ６が各データ線１１４に供給され、当該画素の液晶容
量ＬＣと保持容量ＨＣに画像信号が書き込まれることに
なる。
【００６９】仮に、従来の技術で説明したように図５に
示す配線Ｌが設けられていないとすれば、保持容量ＨＣ
への画像信号の書き込みは次の通りとなる。まず、Ｎチ
ャネルＴＦＴ１１６ｎを経由する場合には、データ線１
１４→ソース電極１５（コンタクトホールＣＨ４）→ソ
ース領域１１→チャネル領域１２→ドレイン領域１３→
保持容量と経路となる。一方、ＰチャネルＴＦＴ１１６
ｐを経由する場合には、データ線１１４→ソース電極２
５（コンタクトホールＣＨ１）→ソース領域２３→チャ
ネル領域２２→ドレイン領域２１→ドレイン電極２４
（コンタクトホールＣＨ２）→コンタクトホールＣＨ３
→画素電極１１８→コンタクトホールＣＨ６→ドレイン
電極１６（コンタクトホールＣＨ５）→ドレイン領域１
３→保持容量ＨＣといった経路となる。
【００７０】すなわち、ＰチャネルＴＦＴ１１６ｐから
の書込経路は、ＮチャネルＴＦＴ１１６ｎからの書込経
路に比較して、「ドレイン電極２４（コンタクトホール
ＣＨ２）→コンタクトホールＣＨ３→画素電極１１８→
コンタクトホールＣＨ６→ドレイン電極１６（コンタク
トホールＣＨ５）」だけ長くなっている。この書込経路
の中で最も抵抗値が大きいのは画素電極１１８である。
【００７１】これに対して、本実施形態のように配線Ｌ
を設けると、ＮチャネルＴＦＴ１１６ｎを経由する場合
には上述した経路と同様であるが、ＰチャネルＴＦＴ１
１６ｐを経由する場合には、データ線１１４→ソース電
極２５（コンタクトホールＣＨ１）→ソース領域２３→
チャネル領域２２→ドレイン領域２１→ドレイン電極２
４（コンタクトホールＣＨ２）→配線Ｌ→ドレイン電極
１６→ドレイン領域１３→保持容量ＨＣといった経路と
なる。
【００７２】すなわち、ＰチャネルＴＦＴ１１６ｐから
の書込経路は、ＮチャネルＴＦＴ１１６ｎからの書込経
路に比較して、「ドレイン電極２４（コンタクトホール
ＣＨ２）→配線Ｌ→ドレイン電極１６（コンタクトホー
ルＣＨ５）」だけ長くなっている。
【００７３】しかしながら、配線Ｌにはアルミニウムや
銀といった低抵抗材料が用いられている。配線Ｌの抵抗
値は、上述したように画素電極１１８の抵抗値あるいは
コンタクト抵抗値と比較して極めて小さいので、本実施
形態によれば、ＰチャネルＴＦＴ１１６ｐを介して画像
信号を書き込む場合の時定数を大幅に小さくすることが
できる。
【００７４】画像信号はデータ線の選択期間中に保持容
量ＨＣに書き込む必要があるが、時定数を大幅に小さく
することができるので、選択期間の長さが短くても画像
信号を保持容量ＨＣに十分書き込むことができる。した
がって、コントラスト比を大きく取ることができ、メリ
ハリのある鮮明な画像表示が可能となる。また、データ
線の本数や走査線の本数を増加させて、選択期間の長さ
が短くなってもコントラスト比が低下することがなく、
高精度な画像を高品質で表示させることができる。
【００７５】さらに、ＮチャネルＴＦＴ１１６ｎを経由
して書き込む場合と、ＰチャネルＴＦＴ１１６ｐを経由
して書き込む場合との時定数の差を小さくすることがで
きるので、時定数の差に起因して発生する表示ムラを大
幅に低減することが可能となる。
【００７６】くわえて、保持容量ＨＣへの書き込みが容
易になることから、データ線１１４に供給する画像信号
の信号振幅を小さくすることができる。また、これに伴
って、走査線信号Ｙ１ａ，Ｙ１ｂ、Ｙ２ａ，Ｙ２
ｂ、．．．、Ｙｍａ，Ｙｍｂの振幅を小さくするととも
に、サンプリング信号ＳＲ１、ＳＲ２、．．．、ＳＲｎ
の振幅を小さくすることができる。これにより、増幅・
反転回路３０４、走査線駆動回路１３０、およびデータ
線駆動回路１５０の電源電圧を低くすることができ、消
費電力を低減することが可能となる。
【００７７】＜３：変形例＞次に、本実施形態の変形例
について説明する。
【００７８】＜３−１：他の画素構成＞上述した実施形
態においては、ＮチャネルＴＦＴ１１６ｎに隣接して容
量線を設け、ＮチャネルＴＦＴ１１６ｎのドレイン領域
と隣接する領域と容量線との間で保持容量ＨＣを形成す
るようにしたが、本発明はこれに限定されるものではな
く、ＰチャネルＴＦＴ１１６ｐに隣接して容量線を設
け、そこに保持容量ＨＣを形成するようにしてもよい。
図８は、画素の機械的構成の他の例を示す平面図であ
り、図９は、図８におけるＢ−Ｂ’の断面を示す断面図
である。
【００７９】図８に示すように、容量線１６０は、走査
線１１２ａに近接して配置されている。そして、図９に
示すようにＰチャネルＴＦＴ１１６ｐの高濃度不純物領
域２０においてドレイン領域２１に続く一部の領域２４
は、ゲート絶縁膜３１を介して容量線１６０と対向して
いる。領域２４にはＢ（ボロン）などのIII族元素のド
ーパントがイオン注入によってドープされている。保持
容量ＨＣはこの重複領域に形成されている。Ｐチャネル
ＴＦＴ１１６ｐのドレイン電極２４は保持容量ＨＣと接
続されている。
【００８０】次に、配線Ｌは、上述した実施形態と同様
にアルミニウム、銀等の高融点金属を材料とするもので
あって、ＰチャネルＴＦＴ１１６ｐのドレイン電極２４
とＮチャネルＴＦＴ１１６ｎのドレイン電極１６とを接
続している。すなわち、ソース電極１５、２５、ドレイ
ン電極１６、２４、および配線Ｌは、同一層間に同時形
成されたものである。したがって、ＮチャネルＴＦＴ１
１６ｎのドレイン電極１６と保持容量ＨＣとを低い抵抗
で接続することが可能となる。
【００８１】この例によれば、保持容量ＨＣへの画像信
号の書き込みは次の通りとなる。まず、ＰチャネルＴＦ
Ｔ１１６ｐを経由する場合には、データ線１１４→ソー
ス電極２５（コンタクトホールＣＨ１）→ソース領域２
３→チャネル領域２２→ドレイン領域２１→保持容量Ｈ
Ｃと経路となる。一方、ＮチャネルＴＦＴ１１６ｎを経
由する場合には、データ線１１４→ソース電極１５（コ
ンタクトホールＣＨ１）→ソース領域２３→チャネル領
域２２→ドレイン領域２１→ドレイン電極２４（コンタ
クトホールＣＨ２）→コンタクトホールＣＨ３→画素電
極１１８→コンタクトホールＣＨ６→ドレイン電極１６
（コンタクトホールＣＨ５）→ドレイン領域１３→保持
容量ＨＣといった経路となる。
【００８２】すなわち、ＰチャネルＴＦＴ１１６ｐから
の書込経路では、画像信号が保持容量ＨＣに直接書き込
まれるのに対して、ＮチャネルＴＦＴ１１６ｎからの書
込経路では、配線Ｌを介して画像信号が保持容量ＨＣに
直接書き込まれることになる。
【００８３】しかしながら、配線Ｌには低抵抗材料が用
いられているので、その抵抗値は画素電極１１８の抵抗
値と比較して極めて小さい。したがって、上述した実施
形態においてＰチャネルＴＦＴ１１６ｐを介して書き込
む場合と同様に、ＮチャネルＴＦＴ１１６ｎを介して画
像信号を書き込む場合の時定数を大幅に小さくすること
ができる。この結果、応用例においても、コントラスト
比を大きく取ることができ、メリハリのある鮮明な画像
表示が可能となる。また、データ線の本数や走査線の本
数を増加させて、選択期間の長さが短くなってもコント
ラスト比が低下することがなく、高精度な画像を高品質
で表示させることができる。
【００８４】＜３−２：反射型・半透過反射型の液晶装
置＞上述した実施形態では、透過型の液晶装置について
説明したが、本発明は、これに限定されるものではな
く、反射型の液晶装置や半透過反射型の液晶装置に適用
することができる。
【００８５】図１０は反射型の液晶装置における画素の
機械的構成の一例を示す平面図であり、図１１は、半透
過反射型の液晶装置における画素の機械的構成の一例を
示す平面図であり、図１２は、図１０のＣ−Ｃ’の断面
および図１１のＤ−Ｄ’の断面を示す断面図である。
【００８６】まず、反射型の液晶装置にあっては、第２
層間絶縁膜３３の上にアルミニウムや銀などを材料とす
る反射層１１９を形成し、さらに、反射層１１９を覆う
ようにＩＴＯ膜（透明導電膜）からなる画素電極１１８
を形成する。反射層１１９および画素電極１１８は、図
１１などの平面図では省略してあるが、上述した実施形
態のように平板状ではなく、凹凸を持たせてある。これ
により、入射光を乱反射させ、一様な表示光を得ること
が可能となる。このような凹凸は、下層側において、感
光性樹脂層で所定の凹凸パターンを形成した後、その表
面を上層側感光性樹脂層で覆うことにより、形成でき
る。
【００８７】開口率を高めるためには、反射層１１９の
面積をなるべく広くする必要がある。そこで、この例で
は、反射層１１９の下側に配線Ｌを形成してある。反射
層１１９の下側は、入射光が届かないデッドスペースと
なるが、そのようなスペースに配線Ｌを設けることによ
り、開口率を損なうことなく、画像信号を保持容量に書
き込む際の時定数を下げることが可能となる。
【００８８】次に、半透過反射型の液晶装置にあって
は、図１１に示すように反射層１１９の一部に開口部１
１９’が形成されている。開口部１１９’は、バックラ
イトの光を透過させるために設けられている。配線Ｌは
光を透過しないので、仮に、開口部１１９’を横切るよ
うに配線Ｌを形成すると、表示光の利用効率が低下して
しまう。そこで、この例にあっては、開口部１１９’を
避けて配線Ｌを配置してある。これにより、開口率を損
なうことなく、画像信号を保持容量に書き込む際の時定
数を下げることが可能となる。
【００８９】図１３は、反射型の液晶装置において反射
板と画素電極を兼ねた場合の画素の機械的構成の一例を
示す平面図である。図１４は、図１３のＣ１−Ｃ１’の
断面を示す断面図である。
【００９０】全反射型の液晶装置にあっては、図１３お
よび図１４に示すように、第２層間絶縁膜３３の上にア
ルミニウムや銀などの光反射性導電膜で形成した反射層
１１９自身を反射性画素電極として用いてもよい。ま
た、反射層１１９に凹凸を付与すれば、入射光を乱反射
させ、一様な表示光を得ることが可能となる。このよう
な構成の場合も、反射層１１９の下側に配線Ｌを設ける
ことにより、開口率を損なうことなく、画像信号を保持
容量に書き込む際の時定数を下げることが可能となる。
【００９１】なお、全反射型、あるいは半透過反射型の
液晶装置において、図１０ないし図１４に示したもので
は、画素電極１１８や反射層１１９とデータ線との間に
隙間が存在しているが、画素電極の端部がデータ線に対
して平面的に重なっている構成であってもよい。
【００９２】＜３−３：コンタクトホールの省略＞上述
した透過型、反射型、または半透過反射型の液晶装置に
おいて、コンタクトホールＣＨ３またはＣＨ６のいずれ
か一方を省略してもよい。図１５は反射型の液晶装置に
おいてコンタクトホールＣＨ３を省略した場合の画素の
機械的構成の一例を示す平面図であり、図１６は、図１
５のＥ−Ｅ’の断面を示す断面図である。図１７は、図
１５に示す画素構造に対応付けて画素の等価回路を示す
回路図である。
【００９３】コンタクトホールＣＨ３およびＣＨ６は、
ＮチャネルＴＦＴ１１６ｎのドレイン電極１６およびＰ
チャネルＴＦＴ１１６ｐのドレイン電極２４を画素電極
１１８に接続するために設けられるが、各ドレイン電極
１６、２４のうちいずれか一方が画素電極１１８に接続
されていれば、液晶容量ＬＣに画素信号を書き込むこと
が可能である。
【００９４】また、コンタクトホールＣＨ３およびＣＨ
６は、画素電極１１８と形状等が異なるため、それらが
形成される領域では、液晶に印加される電界の状態が画
素電極１１８の領域と相違する。このため、コンタクト
ホールＣＨ３およびＣＨ６が形成される領域は、ブラッ
クマトリックスで覆い隠す必要があるので、開口率が低
下してしまう。
【００９５】この例では、コンタクトホールＣＨ３を省
略するので、開口率を向上させることが可能となる。こ
の場合、コンタクトホールＣＨ３を省略すると、Ｎチャ
ネルＴＦＴ１１６ｎのドレイン電極１６と、Ｐチャネル
ＴＦＴ１１６ｐのドレイン電極２４は、画素電極１１８
を介しては接続されないことになる。しかし、ドレイン
電極１６および２４は、低抵抗材料で構成される配線Ｌ
によって接続されているので、コンタクトホールＣＨ３
を省略しても、画像信号を保持容量ＨＣに書き込む際の
時定数は殆ど大きくならない。
【００９６】図１８は、反射型の液晶装置において反射
板と画素電極を兼ね、かつ、コンタクトホールＣＨ３を
省略した場合の画素の機械的構成の一例を示す平面図で
ある。図１９は、図１８のＥ１−Ｅ１’の断面を示す断
面図である。
【００９７】全反射型の液晶装置にあっては、図１８お
よび図１９に示すように、第２層間絶縁膜３３の上にア
ルミニウムや銀などの光反射性導電膜で形成した反射層
１１９自身を反射性画素電極として用いてもよい。ま
た、反射層１１９に凹凸を付与すれば、入射光を乱反射
させ、一様な表示光を得ることが可能となる。このよう
な構成の場合も、反射層１１９の下側に配線Ｌを設ける
ことにより、開口率を損なうことなく、画像信号を保持
容量に書き込む際の時定数を下げることが可能となる。
【００９８】このように構成した場合も、コンタクトホ
ールＣＨ３を省略すれば、開口率を向上させることが可
能となる。この場合、ＮチャネルＴＦＴ１１６ｎのドレ
イン電極１６およびＰチャネルＴＦＴ１１６ｐのドレイ
ン電極２４は画素電極１１８を介しては接続されないこ
とになるが、ドレイン電極１６および２４は、低抵抗材
料で構成される配線Ｌによって接続されているので、コ
ンタクトホールＣＨ３を省略しても、画像信号を保持容
量ＨＣに書き込む際の時定数は殆ど大きくならない。
【００９９】＜３−４：コンタクトホールおよび保持容
量の省略＞さらに、いずれか一方のコンタクトホールＣ
Ｈ３またはＣＨ６を省略する場合には、保持容量を省略
してもよい。図２０は反射型の液晶装置においてコンタ
クトホールＣＨ３と保持容量ＨＣを省略した場合の画素
の機械的構成の一例を示す平面図であり、図２１は、図
２０のＦ−Ｆ’の断面を示す断面図である。図２２は、
図２０に示す画素構造に対応付けて画素の等価回路を示
す回路図である。
【０１００】この例では、保持容量ＨＣがないので、画
素信号を保持容量ＨＣへ書き込む点からの利点はない。
しかし、配線Ｌを用いてドレイン電極１６および２４を
接続しているので、いずれか一方のコンタクトホールＣ
Ｈ３またはＣＨ６を省略することができる。
【０１０１】上述したようにコンタクトホールＣＨ３お
よびＣＨ６が形成される領域は、液晶に印加される電界
のありようが画素電極１１８と相違するので、当該領域
をブラックマトリックスで覆い隠す必要があるが、この
例では、コンタクトホールＣＨ３を省略するので、開口
率を向上させることが可能となる。
【０１０２】＜４：電子機器＞次に、上述した液晶装置
を各種の電子機器に適用される場合について説明する。
【０１０３】＜４−１：プロジェクタ＞まず、この液晶
装置をライトバルブとして用いたプロジェクタについて
説明する。図２３は、プロジェクタの構成例を示す平面
図である。
【０１０４】この図に示されるように、プロジェクタ１
１００内部には、ハロゲンランプ等の白色光源からなる
ランプユニット１１０２が設けられている。このランプ
ユニット１１０２から射出された投射光は、ライトガイ
ド１１０４内に配置された４枚のミラー１１０６および
２枚のダイクロイックミラー１１０８によってＲＧＢの
３原色に分離され、各原色に対応するライトバルブとし
ての液晶パネル１１１０Ｒ、１１１０Ｂおよび１１１０
Ｇに入射される。
【０１０５】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶パネル１００と同等
であり、画像信号処理回路（図示省略）から供給される
Ｒ、Ｇ、Ｂの原色信号でそれぞれ駆動されるものであ
る。そして、これらの液晶パネルによって変調された光
は、ダイクロイックプリズム１１１２に３方向から入射
される。このダイクロイックプリズム１１１２において
は、ＲおよびＢの光が９０度に屈折する一方、Ｇの光が
直進する。したがって、各色の画像が合成される結果、
投射レンズ１１１４を介して、スクリーン等にカラー画
像が投写されることとなる。
【０１０６】ここで、各液晶パネル１１１０Ｒ、１１１
０Ｂおよび１１１０Ｇによる表示像について着目する
と、液晶パネル１１１０Ｇによる表示像は、液晶パネル
１１１０Ｒ、１１１０Ｂによる表示像に対して左右反転
することが必要となる。
【０１０７】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、カラーフィルタを設ける必要はない。
【０１０８】＜４−２：モバイル型コンピュータ＞次
に、この液晶パネルを、モバイル型のパーソナルコンピ
ュータに適用した例について説明する。図２４は、この
パーソナルコンピュータの構成を示す斜視図である。図
において、コンピュータ１２００は、キーボード１２０
２を備えた本体部１２０４と、液晶表示ユニット１２０
６とから構成されている。この液晶表示ユニット１２０
６は、先に述べた液晶表示パネル１００の背面にバック
ライトを付加することにより構成されている。
【０１０９】＜４−３：携帯電話機＞さらに、この液晶
表示パネル１００を、携帯電話機に適用した例について
説明する。図２５は、この携帯電話機の構成を示す斜視
図である。図において、携帯電話機１３００は、複数の
操作ボタン１３０２とともに、透過型の液晶パネル１０
０５を備えるものである。この透過型の液晶パネル１０
０５にあっては、必要に応じてその前面にフロントライ
トが設けられる。
【０１１０】なお、図２３〜図２５を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、ページャ、電子手帳、電卓、ワードプロ
セッサ、ワークステーション、テレビ電話、POS端末、
タッチパネルを備えた装置等などが挙げられる。そし
て、これらの各種電子機器に適用可能なのは言うまでも
ない。
【０１１１】
【発明の効果】以上説明したように本発明の電気光学パ
ネルによれば、第１トランジスタ素子と第２トランジス
タ素子の各ドレイン電極を短絡させる配線を設けたの
で、画像信号を保持容量へ書き込む際の時定数を減少さ
せることができ、コントラスト比を高く取ることができ
る。
【図面の簡単な説明】
【図１】本発明に係る液晶装置の全体構成を示すブロッ
ク図である。
【図２】液晶表示パネルの構造を説明するための斜視図
である。
【図３】液晶表示パネルの構造を説明するための一部断
面図である。
【図４】同パネルにおける画素の機械的構成の一例を示
す平面図である。
【図５】図４におけるＡ−Ａ’の断面を示す断面図であ
る。
【図６】図４に示す画素構造に対応付けて画素の等価回
路を示す回路図である。
【図７】同液晶装置の動作を示すタイミングチャートで
ある。
【図８】応用例に係わる画素の機械的構成の他の例を示
す平面図である。
【図９】図８におけるＢ−Ｂ’の断面を示す断面図であ
る。
【図１０】反射型の液晶装置における画素の機械的構成
の一例を示す平面図である。
【図１１】半透過反射型の液晶装置における画素の機械
的構成の一例を示す平面図である。
【図１２】図１０のＣ−Ｃ’の断面および図１１のＤ−
Ｄ’の断面を示す断面図である。
【図１３】反射型の液晶装置において反射板と画素電極
を兼ねた場合の画素の機械的構成の一例を示す平面図で
ある。
【図１４】図１３のＣ１−Ｃ１’の断面を示す断面図で
ある。
【図１５】反射型の液晶装置においてコンタクトホール
を１つ、省略した場合の画素の機械的構成の一例を示す
平面図である。
【図１６】図１５のＥ−Ｅ’の断面を示す断面図であ
る。
【図１７】図１５に示す画素構造に対応付けて画素の等
価回路を示す回路図である。
【図１８】反射型の液晶装置において反射板と画素電極
を兼ね、かつ、コンタクトホールを１つ、省略した場合
の画素の機械的構成の一例を示す平面図である。
【図１９】図１８のＥ１−Ｅ１’の断面を示す断面図で
ある。
【図２０】図２０は反射型の液晶装置においてコンタク
トホールと保持容量を省略した場合の画素の機械的構成
の一例を示す平面図である。
【図２１】図２０のＦ−Ｆ’の断面を示す断面図であ
る。
【図２２】図２０に示す画素構造に対応付けて画素の等
価回路を示す回路図である。
【図２３】同液晶装置を適用した電子機器の一例たるビ
デオプロジェクタの断面図である。
【図２４】同液晶装置を適用した電子機器の一例たるパ
ーソナルコンピュータの構成を示す斜視図である。
【図２５】同液晶装置を適用した電子機器の一例たる携
帯電話の構成を示す斜視図である。
【図２６】従来の液晶装置に用いられる素子基板の一画
素に相当する回路を示す回路図である。
【図２７】同画素において、ＮチャネルＴＦＴ２を経由
して画像信号を保持容量に書き込む場合の等価回路を示
す回路図である。
【図２８】同画素において、ＰチャネルＴＦＴ１を経由
して画像信号を保持容量に書き込む場合の等価回路を示
す回路図である。
【符号の説明】
１１２ａ，１１２ｂ．．．走査線 １１４．．．データ線 １１８．．．画素電極 １１６ｐ，１１６ｎ．．．ＴＦＴ（第１トランジスタ素
子、第２トランジスタ素子） Ｌ．．．配線 ＨＣ．．．保持容量 １６０，１６０．．．容量線 １５０．．．データ線駆動回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−68726（ＪＰ，Ａ) 特開 平５−34679（ＪＰ，Ａ) 特開 平２−178632（ＪＰ，Ａ) 特開 平２−285327（ＪＰ，Ａ) 特開 平９−189922（ＪＰ，Ａ) 特開 平11−160676（ＪＰ，Ａ) 特開 平４−50925（ＪＰ，Ａ) 特開 平８−146425（ＪＰ，Ａ) 特開 平10−268340（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1362 G02F 1/1343 G02F 1/1333 G02F 1/1335

Claims (15)

    (57)【特許請求の範囲】
  1. 【請求項１】 素子基板と、対向基板と、前記素子基板
    と前記対向基板とに挟持される電気光学物質とを有する
    電気光学パネルであって、 前記素子基板は、 複数の対となる走査線と、 複数のデータ線と、 前記走査線と前記データ線との交差に対応してマトリッ
    クス状に配置され、対となる一方の前記走査線と他方の
    前記走査線との間に位置するように各々配置された画素
    電極と、 対となる前記走査線の一方とゲート電極が接続され、前
    記データ線とソース電極が接続され、前記画素電極とド
    レイン電極が接続される第１トランジスタ素子と、 対となる前記走査線の他方とゲート電極が接続され、前
    記データ線とソース電極が接続され、前記画素電極とド
    レイン電極が接続される第２トランジスタ素子と、 前記第２トランジスタ素子のドレイン電極と接続される
    容量素子と、 前記第１トランジスタ素子のドレイン電極と前記第２ト
    ランジスタ素子のドレイン電極とを接続する配線とを備
    えることを特徴とする電気光学パネル。
  2. 【請求項２】 前記配線の抵抗値は、前記第１トランジ
    スタ素子のドレイン電極と前記第２トランジスタ素子の
    ドレイン電極とを接続する前記画素電極の等価抵抗値よ
    り小さいことを特徴とする請求項１に記載の電気光学パ
    ネル。
  3. 【請求項３】 前記対向基板には、共通電極と、格子状
    のブラックマトリックスとが形成され、前記配線は、前
    記ブラックマトリックスと重なるように配置されること
    を特徴とする請求項１に記載の電気光学パネル。
  4. 【請求項４】 素子基板と、対向基板と、前記素子基板
    と前記対向基板とに挟持される電気光学物質とを有する
    電気光学パネルであって、 前記素子基板は、 複数の対となる走査線と、 複数のデータ線と、 前記走査線と前記データ線との交差に対応してマトリッ
    クス状に配置され、対となる一方の前記走査線と他方の
    前記走査線との間に位置するように各々配置された画素
    電極と、 対となる前記走査線の一方とゲート電極が接続され、前
    記データ線とソース電極が接続される第１トランジスタ
    素子と、 対となる前記走査線の他方とゲート電極が接続され、前
    記データ線とソース電極が接続される第２トランジスタ
    素子と、 前記第１トランジスタ素子のドレイン電極と前記第２ト
    ランジスタ素子のドレイン電極とを接続する配線と、 前記第２トランジスタ素子のドレイン電極と接続される
    容量素子とを備え、 前記第１トランジスタ素子のドレイン電極と前記第２ト
    ランジスタ素子のドレイン電極とのうちいずれか一方と
    前記画素電極とを接続したことを特徴とする電気光学パ
    ネル。
  5. 【請求項５】 前記第１および第２トランジスタ素子
    は、ソース領域、ゲート領域およびドレイン領域からな
    るポリシリコン層と、前記ポリシリコン層の上に形成さ
    れるゲート絶縁膜とを備え、 前記ドレイン電極は、前記ゲート絶縁膜に形成された第
    １コンタクトホールを介して前記ドレイン領域と接続さ
    れ、 前記画素電極と前記ドレイン電極とは第２コンタクトホ
    ールを介して接続され、 前記配線の抵抗値は、前記第１コンタクトホールの等価
    抵抗値または前記第２コンタクトホールの等価抵抗値よ
    り小さいことを特徴とする請求項１または４に記載の電
    気光学パネル。
  6. 【請求項６】 前記第１および第２トランジスタ素子
    は、ソース領域、ゲート領域およびドレイン領域からな
    るポリシリコン層と、前記ポリシリコン層の上に形成さ
    れるゲート絶縁膜とを備え、 前記ドレイン電極は、前記ゲート絶縁膜に形成された第
    １コンタクトホールを介して前記ドレイン領域と接続さ
    れ、 前記画素電極と前記ドレイン電極とは第２コンタクトホ
    ールを介して接続され、 前記対向基板には、共通電極と、格子状のブラックマト
    リックスとが形成され、 前記第２コンタクトホールは、前記ブラックマトリック
    スと重なるように配置されていることを特徴とする請求
    項５に記載の電気光学パネル。
  7. 【請求項７】 前記第１トランジスタ素子は、Ｐ型の薄
    膜トランジスタ素子で構成され、前記第２トランジスタ
    素子は、Ｎ型の薄膜トランジスタで構成されることを特
    徴とする請求項１または４に記載の電気光学パネル。
  8. 【請求項８】 前記第１トランジスタ素子は、Ｎ型の薄
    膜トランジスタ素子で構成され、前記第２トランジスタ
    素子は、Ｐ型の薄膜トランジスタで構成されることを特
    徴とする請求項１または４に記載の電気光学パネル。
  9. 【請求項９】 前記容量素子は、前記他方の走査線に近
    接して形成された容量線と、前記第２トランジスタ素子
    のドレイン領域との間で構成されることを特徴とする請
    求項７または８に記載の電気光学パネル。
  10. 【請求項１０】 前記画素電極は、透光性導電膜から構
    成されていることを特徴とする請求項１に記載の電気光
    学パネル。
  11. 【請求項１１】 前記画素電極は、透光性導電膜から構
    成されているとともに、一方の面側に前記電気光学物質
    側が位置し、他方の面側には、入射光を反射する反射層
    を備え、 前記配線は、前記反射層に対して前記画素電極とは反対
    側に形成されていることを特徴とする請求項１または４
    に記載の電気光学パネル。
  12. 【請求項１２】 前記反射層の一部に光を透過する開口
    部を設け、 前記配線を前記開口部と重ならないように配置したこと
    を特徴とする請求項１１に記載の電気光学パネル。
  13. 【請求項１３】 前記画素電極は、光反射性導電膜から
    構成されていることを特徴とする請求項１または４に記
    載の電気光学パネル。
  14. 【請求項１４】 前記素子基板に、対となる前記走査線
    を順次選択する走査線駆動回路と、前記各データ線に画
    像信号を供給するデータ線駆動回路とを形成したことを
    特徴とする請求項１乃至１３のうちいずれか１項に記載
    の電気光学パネル。
  15. 【請求項１５】 請求項１４に記載した電気光学パネル
    を備えたことを特徴とする電子機器。
JP2001328325A 2000-12-14 2001-10-25 電気光学パネルおよび電子機器 Expired - Lifetime JP3520417B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2001328325A JP3520417B2 (ja) 2000-12-14 2001-10-25 電気光学パネルおよび電子機器
SG200107494A SG109482A1 (en) 2000-12-14 2001-12-03 Electro-optical panel and electronic device
TW090130538A TWI286731B (en) 2000-12-14 2001-12-10 Electro-optical panel and electronic device
KR10-2001-0078754A KR100496791B1 (ko) 2000-12-14 2001-12-13 전기 광학 패널 및 전자 기기
CNB01143578XA CN1172282C (zh) 2000-12-14 2001-12-13 电光板及电子设备
US10/014,439 US6753839B2 (en) 2000-12-14 2001-12-14 Electro-optical panel and electronic device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000-380517 2000-12-14
JP2000380517 2000-12-14
JP2001328325A JP3520417B2 (ja) 2000-12-14 2001-10-25 電気光学パネルおよび電子機器

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003115642A Division JP2003295222A (ja) 2000-12-14 2003-04-21 電気光学パネルおよび電子機器
JP2003406102A Division JP3573160B2 (ja) 2000-12-14 2003-12-04 電気光学パネルおよび電子機器

Publications (2)

Publication Number Publication Date
JP2002244157A JP2002244157A (ja) 2002-08-28
JP3520417B2 true JP3520417B2 (ja) 2004-04-19

Family

ID=26605836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001328325A Expired - Lifetime JP3520417B2 (ja) 2000-12-14 2001-10-25 電気光学パネルおよび電子機器

Country Status (6)

Country Link
US (1) US6753839B2 (ja)
JP (1) JP3520417B2 (ja)
KR (1) KR100496791B1 (ja)
CN (1) CN1172282C (ja)
SG (1) SG109482A1 (ja)
TW (1) TWI286731B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088330B2 (en) * 2000-12-25 2006-08-08 Sharp Kabushiki Kaisha Active matrix substrate, display device and method for driving the display device
KR100685945B1 (ko) * 2000-12-29 2007-02-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그 제조방법
JP4010007B2 (ja) * 2001-06-05 2007-11-21 ソニー株式会社 反射型液晶表示素子および液晶表示装置
JP3700714B2 (ja) 2002-06-21 2005-09-28 セイコーエプソン株式会社 電気光学装置及び電子機器
KR100870016B1 (ko) * 2002-08-21 2008-11-21 삼성전자주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 액정 표시장치
US7206048B2 (en) * 2003-08-13 2007-04-17 Samsung Electronics Co., Ltd. Liquid crystal display and panel therefor
JP4029802B2 (ja) * 2003-08-28 2008-01-09 セイコーエプソン株式会社 電気光学装置の駆動回路、電気光学装置及び電子機器
JP4498043B2 (ja) * 2004-07-20 2010-07-07 シャープ株式会社 液晶表示装置、液晶表示装置のリペア方法及び液晶表示装置の駆動方法
CN100392714C (zh) * 2004-09-24 2008-06-04 精工爱普生株式会社 电光学装置及其制造方法和电子设备
JP4127267B2 (ja) * 2005-01-14 2008-07-30 三菱電機株式会社 表示装置
JP4449784B2 (ja) * 2005-02-28 2010-04-14 エプソンイメージングデバイス株式会社 電気光学装置、駆動方法および電子機器
JP4400588B2 (ja) * 2005-06-02 2010-01-20 エプソンイメージングデバイス株式会社 電気光学装置、電気光学装置の駆動方法、および、電子機器
KR101229280B1 (ko) * 2005-12-28 2013-02-04 삼성디스플레이 주식회사 표시 기판과, 이의 제조 방법 및 이를 구비한 표시 패널
TWI375061B (en) * 2008-05-30 2012-10-21 Chimei Innolux Corp Liquid crystal display panel
CN103018987B (zh) * 2012-12-06 2015-05-13 京东方科技集团股份有限公司 阵列基板及显示装置
CN104571700B (zh) * 2014-12-30 2017-10-13 深圳市华星光电技术有限公司 触控面板

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07112259B2 (ja) 1986-09-26 1995-11-29 ソニー株式会社 デイスプレイ装置
JPH02165125A (ja) * 1988-12-20 1990-06-26 Seiko Epson Corp 表示装置
JPH02178632A (ja) * 1988-12-29 1990-07-11 Sony Corp 液晶表示装置
JPH02285327A (ja) * 1989-04-27 1990-11-22 Toshiba Corp アクティブマトリクス型液晶表示素子
JP2916606B2 (ja) 1990-11-26 1999-07-05 株式会社半導体エネルギー研究所 表示装置
JPH0450925A (ja) * 1990-11-28 1992-02-19 Seiko Epson Corp 液晶表示装置
JP2999271B2 (ja) * 1990-12-10 2000-01-17 株式会社半導体エネルギー研究所 表示装置
JPH0534679A (ja) * 1991-07-29 1993-02-12 Sony Corp 液晶表示装置
JP2784615B2 (ja) * 1991-10-16 1998-08-06 株式会社半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JPH06259039A (ja) * 1993-03-08 1994-09-16 Fujitsu Ltd 液晶表示装置
CN1095090C (zh) * 1994-05-31 2002-11-27 株式会社半导体能源研究所 一种有源矩阵型液晶显示器
KR100271669B1 (ko) * 1994-10-07 2000-11-15 구본준 액정표시장치 및 그의 구동방법
US5745090A (en) * 1994-12-09 1998-04-28 Samsung Electronics Co., Ltd. Wiring structure and driving method for storage capacitors in a thin film transistor liquid crystal display device
JP2967805B2 (ja) * 1995-04-19 1999-10-25 株式会社東芝 液晶表示素子
KR100359795B1 (ko) * 1995-08-22 2003-01-14 엘지.필립스 엘시디 주식회사 액정표시장치및그제조방법
KR0171102B1 (ko) * 1995-08-29 1999-03-20 구자홍 액정표시장치 구조 및 제조방법
JPH0968726A (ja) * 1995-09-01 1997-03-11 Pioneer Video Corp 反射型液晶表示装置
US5959599A (en) * 1995-11-07 1999-09-28 Semiconductor Energy Laboratory Co., Ltd. Active matrix type liquid-crystal display unit and method of driving the same
JP3551594B2 (ja) * 1996-01-10 2004-08-11 セイコーエプソン株式会社 アクティブマトリクス基板
JP3871764B2 (ja) * 1997-03-26 2007-01-24 株式会社半導体エネルギー研究所 反射型の表示装置
JP3308880B2 (ja) * 1997-11-07 2002-07-29 キヤノン株式会社 液晶表示装置と投写型液晶表示装置
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
US6066860A (en) * 1997-12-25 2000-05-23 Seiko Epson Corporation Substrate for electro-optical apparatus, electro-optical apparatus, method for driving electro-optical apparatus, electronic device and projection display device
JP4126909B2 (ja) 1999-07-14 2008-07-30 ソニー株式会社 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法

Also Published As

Publication number Publication date
CN1172282C (zh) 2004-10-20
CN1359096A (zh) 2002-07-17
JP2002244157A (ja) 2002-08-28
KR100496791B1 (ko) 2005-06-22
US20020101398A1 (en) 2002-08-01
KR20020046989A (ko) 2002-06-21
TWI286731B (en) 2007-09-11
SG109482A1 (en) 2005-03-30
US6753839B2 (en) 2004-06-22

Similar Documents

Publication Publication Date Title
US6999150B2 (en) Electro-optical device, method for making the same, and electronic apparatus
JP3321807B2 (ja) 液晶パネル用基板，液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法
KR100518923B1 (ko) 전기 광학장치 및 전자 기기
US7859603B2 (en) Electro-optical device and electronic apparatus
JP3520417B2 (ja) 電気光学パネルおよび電子機器
KR100426980B1 (ko) 전기 광학 장치, 그 제조 방법 및 전자 기기
US20100085281A1 (en) Electro-optical device, electronic apparatus, and projection display
US7027028B2 (en) Electrooptic device, driver circuit for electrooptic device, and electronic equipment
US8014055B2 (en) Electro-optic device and electronic apparatus
JP4709532B2 (ja) 液晶表示装置
JP3573160B2 (ja) 電気光学パネルおよび電子機器
US20080122999A1 (en) Liquid crystal device, projector, and electronic apparatus
JP2003295222A (ja) 電気光学パネルおよび電子機器
JP3564990B2 (ja) 電気光学装置及び電子機器
JP4352636B2 (ja) データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器
JP4639623B2 (ja) 電気光学装置および電子機器
JP5061946B2 (ja) 電気光学装置及び電子機器
JP2004004541A (ja) 電気光学装置、電気光学装置の駆動回路及び電子機器
JP2003177681A (ja) 電気光学装置および電子機器
JP2004233447A (ja) 電気光学パネル及びその駆動方法、電気光学装置、並びに電子機器
JP4626712B2 (ja) 電気光学装置および電子機器
JP2003122271A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20031007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040119

R150 Certificate of patent or registration of utility model

Ref document number: 3520417

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080213

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090213

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100213

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110213

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120213

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130213

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term