JP3321807B2 - 液晶パネル用基板,液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 - Google Patents
液晶パネル用基板,液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法Info
- Publication number
- JP3321807B2 JP3321807B2 JP56299499A JP56299499A JP3321807B2 JP 3321807 B2 JP3321807 B2 JP 3321807B2 JP 56299499 A JP56299499 A JP 56299499A JP 56299499 A JP56299499 A JP 56299499A JP 3321807 B2 JP3321807 B2 JP 3321807B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- film
- crystal panel
- substrate
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136277—Active matrix addressed cells formed on a semiconductor substrate, e.g. of silicon
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
- G02F1/133553—Reflecting elements
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2203/00—Function characteristic
- G02F2203/02—Function characteristic reflective
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
液晶パネル用基板の構造、その液晶パネル用基板を用い
て構成される液晶パネル及びその液晶パネルを用いて構
成される電子機器、並びにこのような液晶パネル用基板
の製造方法の技術分野に属する。
情報表示デバイスとして液晶パネルが用いられている。
表示する情報の内容は、キャラクタ表示程度だったもの
から、一度に多くの情報を表示するためにドットマトリ
クス型の液晶パネルが用いられ、画素数も次第に多くな
り高デューティとなってきている。このような携帯機器
には表示デバイスとして単純マトリクス型液晶パネルが
用いられていたが、単純マトリクス型液晶パネルではマ
ルチプレックス駆動を行う際に行走査線の選択信号とし
て高デューティになるほど高い電圧が必要となり、少し
でも消費電力を減らしたいという要求の強いバッテリー
駆動を行う携帯機器においては大きな問題となる。
て、液晶パネルの基板を半導体基板とし、半導体基板に
メモリ回路を画素毎に形成し、メモリ回路の保持データ
に基づいて表示制御を行うスタティック駆動型の反射型
液晶パネルを提案している。このような反射型液晶パネ
ルによれば、外部から入射した光を反射させて表示を行
うので、光源であるバックライトが不要であるため消費
電力が低く、薄型であり軽量化が可能となる。
いる反射型液晶パネル或いはそれを用いた電子機器によ
れば、コントラストが高い、応答速度が比較的速い、駆
動電圧が低い、階調表示が容易であるなど、ディスプレ
イとして基本的に必要とされる諸特性をバランス良く具
備しているものの、一方では、原理的に視野角が狭い、
明るい表示に適さないなどの問題点を有している。
野角が広く且つ明るく高品位の反射型表示を可能ならし
める反射型の液晶パネル用基板、該液晶パネル用基板を
用いた液晶パネル、該液晶パネルを用いた電子機器及び
前記液晶パネル用基板の製造方法を提供することを課題
とする。
タと、反射電極と、前記反射電極間に形成された遮光膜
と、前記反射電極に凹凸を付与するための凹凸膜と、前
記凹凸膜と前記反射電極との間に設けられた層間絶縁膜
を有する液晶パネル基板において、前記遮光膜と凹凸膜
は同一の導電膜から形成されたものであり、また前記凹
凸膜の凹凸は前記導電膜のパターニングにより形成され
た導電膜の存在部と不存在部からなり、さらに前記凹凸
膜は前記反射電極に対応する領域に設けられていること
を特徴とする。
凹凸状に対応して、その上方に層間絶縁膜を介して形成
される反射電極の表面(即ち反射面)も、凹凸状に形成
される。このため、反射電極の表面における凹凸度に応
じて、反射光の散乱度を高めることができる。この結
果、当該液晶パネル用基板を用いて直視型の反射型液晶
装置を構成すれば、あらゆる角度からの入射光に対して
も表示画面に垂直な方向へ散乱する光の強度を増加させ
ることが可能である最適な反射特性を有する反射電極に
より、視野角が広く且つ自然な下地面上での明るい高品
位の反射型表示が行える。
記基板に垂直な方向から見て前記反射電極の間隙を遮光
するとともに、前記凹凸膜と同一膜から形成されてい
る。
れと同一膜から反射電極の間隙を遮光する遮光膜が設け
られている。従って、反射電極及び凹凸膜の下方にトラ
ンジスタを配置すれば、この遮光膜により、反射電極の
間隙を介して入射する光を遮光できるので、この光がト
ランジスタを構成する半導体層に入り込んで光リークを
引き起こす事態を回避できる。そして、凹凸膜と遮光膜
との両方を同一膜から形成することにより、積層構造に
おける層数をむやみに増加させないで済み、液晶パネル
用基板における装置構成及び製造プロセスの単純化を図
ることが可能となる。尚、凹凸膜は、透明な膜であって
も凹凸状に形成されている限り、反射電極に凹凸を付与
するという基本的機能は維持されるため、本発明におけ
る反射電極による反射光の散乱度を高める効果は得られ
る。
層は、トランジスタに接続されていることを特徴とす
る。
膜は、一の導電膜からなり、該一の導電膜と同一膜から
形成された配線を更に有する。
導電膜からなり、例えば反射電極とトランジスタとを結
ぶ中継配線などの配線が、この一の導電膜から形成され
る。即ち、凹凸膜と配線との両方を同一膜から形成する
ことにより、積層構造における層数をむやみに増加させ
ないで済み、液晶パネル用基板における装置構成及び製
造プロセスの単純化を図ることが可能となる。
は、層間絶縁膜を介して他の導電膜が更に積層されてお
り、該他の導電膜の存在及び不存在により該他の導電膜
の上方に位置する前記一の導電膜部分からなる前記凹凸
膜に段差が生じているように構成してもよい。
れた貫通孔を凹部とする凹凸膜の場合にその表面に2つ
のレベルしかないのと比べて、凹凸膜の下方に位置する
他の導電膜の存在及び不存在により、凹凸膜の表面には
3つ以上のレベルが存在するようにできる。これによ
り、効率良く反射光の散乱度を高めることが可能とな
る。この場合、他の導電膜については凹凸膜の一面に細
かな段差が生じるように積極的にパターニングしてもよ
いし、或いは、他の導電膜から形成される配線等のパタ
ーンをそのまま利用して段差が生じるように構成しても
よい。
膜は、平坦膜に多数の微細孔が不規則に形成されること
により凹凸状に形成されている。
より孔を開孔すれば凹凸膜を形成できるので、比較的容
易に凹凸膜を形成できる。特に、当該凹凸膜と同一膜か
ら配線や遮光膜を形成する場合には、これらの配線や遮
光膜をフォトリソグラフィ及びエッチングによりパター
ニングするのと同時にこのような孔を開孔可能となるの
で、製造プロセスを簡略化する上で有利である。
り凹凸膜を形成すること、即ち凹部ではなく凸部を持つ
ように凹凸膜を形成することも可能である。この場合に
も、当該凹凸膜と同一膜から配線や遮光膜を形成する場
合には、これらの配線や遮光膜をフォトリソグラフィ及
びエッチングによりパターニングするのと同時に形成可
能となるので、製造プロセスを簡略化する上で有利であ
る。
は、半導体基板からなることを特徴とする。
チング制御用のトランジスタを形成できる。
れていてもよい。
は、透明基板からなる。
して蓄積された凹凸膜を用いて反射電極の表面を凹凸状
にでき、SOG膜上にSOG(Sea Of Gate)技術を利用して
トランジスタを形成することもできる。
もよい。
絶縁膜には、SOG(Spin On Glass)膜が含まれている。
用いて反射電極の表面を凹凸状にでき、SOG(Silicon O
n Glass)膜上にSOG(Sea Of Gate)技術を利用してト
ランジスタを形成することも可能となる。
チバックされていてもよい。
れば、その上方に形成される反射電極に、より良好な反
射特性を持たせることが可能となる。
述した本発明の液晶パネル用基板と透明な対向基板との
間に液晶が挟持されてなることを特徴とする。
パネル用基板を備えているので、当該液晶パネルを用い
て直視型の反射型液晶装置を構成すれば、最適な反射特
性を有する反射電極により、視野角が広く且つ自然な下
地面上での明るい高品位の反射型表示が行える。
した本発明の液晶パネルを具備することを特徴とする。
ネルを具備しているので、当該液晶パネルを用いて構成
された直視型の反射型表示部により、視野角が広く且つ
自然な下地面上での明るい高品位の反射型表示が行え
る。
決するために、基板上に複数の走査線及び複数のデータ
線と、前記走査線及び前記データ線に接続されたトラン
ジスタと、前記トランジスタに接続された反射電極とを
有する液晶パネル用基板の製造方法であって、前記基板
上に設けられたトランジスタの上方に層間絶縁膜を設
け、この層間絶縁膜上に導電層を形成する工程と、前記
導電膜の内、前記反射電極に対応する予定の領域の導電
膜の一部をパターニングにより除去し導電膜が存在する
部分と存在しない部分とからなる凹凸膜を形成する工程
と、該凹凸膜上に層間絶縁膜を介して前記反射電極を形
成する工程とを備えたことを特徴とする。
基板上における反射電極に対応する予定の領域に、凹凸
状の凹凸膜が形成される。この工程は、例えば、平坦膜
を形成後に、エッチングにより多数の微細孔を開孔する
ことにより比較的容易に行われる。次に、該凹凸膜上
に、層間絶縁膜を介して反射電極が形成される。従っ
て、上述した本発明の液晶パネル用基板を比較的容易に
且つ再現性良く製造することができる。
る複数の行走査線及び複数の列走査線と、前記列走査線
に沿って配列された複数のデータ線と、電圧信号を供給
する電圧信号線と、前記行走査線と前記列走査線の交差
に対応して配置される複数の画素駆動回路とを有し、前
記画素駆動回路は、画素電極と、前記行走査線及び前記
列走査線の選択時に導通状態となり、前記行走査線と前
記列走査線の少なくとも一方の非選択時には非導通状態
となるスイッチング回路と、前記スイッチング回路が導
通状態の時に前記データ線のデータ信号を取り込み、前
記スイッチング回路が非導通状態の時にデータ信号を保
持するメモリ回路と、前記メモリ回路に保持されたデー
タ信号が第1レベルの場合は前記画素電極に前記電圧信
号線から第1の前記電圧信号を出力し、第2レベルの場
合は前記画素電極に前記電圧信号線から第2の前記電圧
信号を出力する画素ドライバとを備え、前記画素ドライ
バは、遮光膜及び凹凸膜を形成する一の導電膜を介して
反射電極に接続されてなり、前記導電膜は前記反射電極
の下方に層間絶縁膜を介して積層されると共に前記凹凸
膜の凹凸は前記導電膜のパターニングにより形成された
導電膜の存在部と不存在部からなり、また前記凹凸膜は
前記反射電極に対応する領域に設けられていることを特
徴とする。
して画素ドライバに接続されるため、反射電極の間隙部
に対応する領域においては、入射する光が画素ドライバ
に入り込んで画素ドライバが光リークしないように遮光
するように設けることができる。また、遮光膜と同一膜
により、反射電極に対応する領域に凹凸膜を形成し、凹
凸膜における凹凸状に対応して、その上方に層間絶縁膜
を介して形成される反射電極の表面(即ち反射面)も、
凹凸状に形成される。このため、反射電極の表面におけ
る凹凸度に応じて、反射光の散乱度を高めることができ
る。この結果、当該液晶パネル用基板を用いて直視型の
反射型液晶装置を構成すれば、あらゆる角度からの入射
光に対しても表示画面に垂直な方向へ散乱する光の強度
を増加させることが可能である最適な反射特性を有する
反射電極により、視野角が広く且つ自然な下地面上での
明るい高品位の反射型表示が行える。
実施の形態から明らかにされる。
る反射電極側の液晶パネル用基板の第1実施形態の画素
領域における断面図である。
る反射電極側の液晶パネル用基板の第2実施形態の画素
領域における断面図である。
る反射電極側の液晶パネル用基板の第3実施形態の画素
領域における断面図である。
る反射電極側の液晶パネル用基板の第4実施形態の画素
領域における断面図である。
域の凹部及び遮光層の配置を示す平面図(図5(a))
並びにそのうち反射電極の間隙部分を拡大して示す平面
図(図5(b))である。
光層の配置を示す平面図である。
された液晶パネルの画素及びその駆動回路などの一例を
示すブロック図である。
構成した回路図である。
る画素領域の駆動回路の構成例を示す回路図である。
動回路の記号図(図10(a))及びこれに対応する具体
的な回路構成を示す回路図(図10(b))である。
平面図である。
1個の液晶画素駆動回路に係る部分を拡大して示す平面
図である。
される反射型液晶パネルの平面図である。
電話の斜視図(図15(a))、腕時計型テレビの斜視図
(図15(b))及びパーソナルコンピュータの斜視図
(図15(c))である。
する。
第1実施形態) 最初に、本発明の液晶パネル用基板を備えて構成され
る液晶パネル全体の概要構成と、本発明の液晶パネル用
基板の第1実施形態の構成について、図1及び図5並び
に図13及び図14を参照して説明する。ここに、図1は、
本発明の第1実施形態における反射電極側の液晶パネル
用基板の画素領域の断面図であり、図5(a)は、この
画素領域の平面図であり、図5(b)は、図5(a)に
おける反射電極の間隙部を拡大して示す平面図である。
また、図13は、液晶パネル全体の平面図であり、図14
は、そのA−A'断面図である。
1に示されるように、基板1として半導体基板を用いて
いる。なお、この基板1の材料は本実施形態に限定され
るものではない。例えばガラス基板のような透明基板を
用いてもよい。
概要について図13及び図14を参照して説明する。
下側)の基板1の中央部には画像表示領域20が設けら
れ、画像表示領域20には後述の行走査線と列走査線とが
マトリクス状に配置されている。行走査線と列走査線と
の交点に応じて各画素が配置され、各画素には反射電極
13が設けられ、更に各反射電極13下における基板1上に
は後述のように液晶画素駆動回路が設けられている。画
像表示領域20の周辺領域には、行走査線に行走査信号を
供給する行走査線駆動回路111、列走査線に列走査信号
を供給する列走査線駆動回路113及びパッド領域26を介
して外部から入力データを取り込む入力データ線22が配
置されている。基板1と、これに対向配置されると共に
内面に共通電極33が形成された例えばガラスからなる透
明な対向基板35とは、シール材36により実線と一点鎖線
で挟まれた領域にて接着固定されており、その間隙に液
晶37が封入されて液晶パネル30が構成されている。な
お、基板1上における画像表示領域20の周囲で点線にて
挟まれたハッチング領域には、行走査線駆動回路111、
列走査線駆動回路113及び入力データ線22に光が入射す
るのを防止すると共に画像表示領域20の額縁を規定する
遮光膜25が形成されている。
ついて図1を参照して詳細に説明する。
うなP型半導体基板(或いはN型半導体基板)からな
り、基板1の表面には、基板1より不純物濃度の高いN
型ウェル領域2(或いはP型ウェル領域)が形成されて
いる。このウェル領域2は、図13に示した列走査線駆動
回路113や行走査線駆動回路111、入力データ線22等の周
辺回路を構成する素子が形成される部分のウェル領域と
は、分離して形成してもよい。
用のフィールド酸化膜(いわゆるLOCOS)3が形成され
ている。フィールド酸化膜3は例えば選択熱酸化によっ
て形成される。フィールド酸化膜3に開口部が形成さ
れ、この開口部の内側中央に、シリコン基板表面の熱酸
化により形成されるゲート酸化膜を介してポリシリコン
またはメタルシリサイド等からなるゲート電極5が形成
され、このゲート電極5の両側のウェル領域2の表面に
は不純物層(以下、ドーピング層という)からなるソー
ス・ドレイン領域6a,6bが形成され、電界効果トランジ
スタ(以下、FETという)が構築されている。そして、
ソース・ドレイン領域6a及び6bの上方には、例えばBPSG
(Boron Phosphorus Silica Grass)膜からなる第1層
間絶縁膜7を介して、基板1側から数えて1層目の第1
導電層8a,8bが形成されている。この第1導電層8a,8b
は、例えばアルミニウム層あるいはタンタル層をスパッ
タ法で500nm堆積させることにより形成される。第1導
電層8aは、第1層間絶縁膜7に形成されたコンタクトホ
ールを介してソース領域(またはドレイン領域)6aと電
気的に接続され、FETのソース電極(またはドレイン電
極)を構成する。また、第1導電層8bは、第1層間絶縁
膜7に形成されたコンタクトホールを介してドレイン領
域(またはソース領域)6bに電気的に接続され、FETの
ドレイン電極(またはソース電極)を構成する。
からなる第2層間絶縁膜9が形成され、第2層間絶縁膜
9にはコンタクトホール9bが開孔されている。さらにそ
の上方には、基板1側から数えて2層目の第2導電層10
a,10bが形成されている。この第2導電層10a,10bは、例
えばアルミニウム層あるいはタンタル層をスパッタ法で
500nm堆積させることにより形成される。第1導電層8b
と第2導電層10bとは、コンタクトホール9bを介して電
気的に接続されている。なお、第2層間絶縁膜9は、例
えばスパッタ法、あるいはTEOS(テトラエチルオルソシ
リケート)を用いたプラズマCVD法により形成できる。
本実施形態では、例えばシリコン酸化膜をTEOSのプラズ
マCVDにより1100nm堆積させることにより、第2層間絶
縁膜9が形成されている。
する領域においては、入射する光が基板1上の半導体層
側(ウェル領域2)に入り込んでFETが光リークしない
ように、遮光する機能を有する。即ちこの領域では、特
に凹部が形成されること無く(即ち微細な穴が開孔され
ること無く)、反射電極13の間隙を覆うように平面レイ
アウトされている。他方、第2導電層10aは、反射電極1
3に対応する領域においては、巣穴状に穴が不規則に配
置された凹部が形成されている。なお、この穴の直径は
0.5〜10μmが望ましく、この範囲の任意のサイズある
いは数種類のサイズであっても良い。また、穴の形状は
本実施形態に限定されるものではない。例えば正八角形
のような多角形を適用しても良い。
10bから配線や遮光膜をフォトリソグラフィ及びエッチ
ングによりパターニングする工程と同時に行うことがで
きるので製造プロセス上有利である。
トホール9bを介して第1導電層8bに直接接続したが、タ
ングステン等の高融点金属からなる接続プラグを用いて
接続しても良い。
つ第3層間絶縁膜11a,11b,11cが形成されている。本実
施形態では、第3層間絶縁膜11aは、例えばTEOSのプラ
ズマCVDによる膜厚600nmのシリコン酸化膜から形成さ
れ、第3層間絶縁膜11bは、例えばSOG(Spin On Glas
s)膜による膜厚320nmのシリコン酸化膜から形成され
る。なお、SOG膜の厚さは、本実施形態に限定されるも
のではないが、反射電極13に対応する領域に適当な凹部
を形成するためには、100〜500nm程度であることが望ま
しい。またSOG膜から第3層間絶縁膜11bを形成した後、
このSOG膜と第3層間絶縁膜11aを、選択性のない条件あ
るいは任意の条件でエッチングしても良い。本実施形態
では、SOG膜からなる第3層間絶縁膜11b及び11aを、選
択性のない条件で500nmエッチングする。なお、このと
きのエッチ量は、本実施形態に限定されるものではな
く、100〜500nm程度であることが望ましい。更に、第3
層間絶縁膜11cは、第3層間絶縁膜11aと同様に、例えば
TEOSのプラズマCVDによる膜厚500nmのシリコン酸化膜か
ら形成する。このようにして反射電極13に対応する第3
層間絶縁膜11a,11b,11cの表面に形成される凹部のテー
パは、なだらかな曲線形状となるため、この上に良好な
反射特性を有する反射電極13が形成される。
射電極13との接続は、第3層間絶縁膜11a,11b,11cに開
口されたコンタクトホールに、タングステン等の高融点
金属からなる接続プラグ12をCVD法等で埋め込み形成し
て行われる。
から数えて3層目の第3導電層が、例えば低温スパッタ
法によりアルミニウムから形成される。これにより、90
%以上の高反射率を有する反射電極13が形成可能であ
る。
適な反射特性を有する反射電極を容易に且つ再現性良く
作成することができ、視野角が広く且つ自然な下地面上
での明るい高品位の反射型表示が行える反射型液晶パネ
ルを提供することができる。
電層8a,8bの存在及び不存在により、第1導電層8a,8b膜
の上方に位置する第2導電層10aに段差が生じており、
この段差により最終的に反射電極13にも段差が生じるよ
うに構成されている。このため、仮に平坦な第2導電層
10aに凹部が形成されている場合と比べて、反射電極13
の表面には概ね4つのレベルが存在するようにできる。
従って、効率良く反射光の散乱度を高めることが可能と
なる。特に、仮に平坦な導電層10aに凹部が形成されて
いる場合に生じ得る二重写り等の不具合を回避できる。
尚、本実施形態では、第1導電膜8a,8bから形成される
配線等のパターンをそのまま利用して段差が生じるよう
に構成されているが、後述の第2実施形態の如く、第1
導電膜8a,8bについても、第2導電層10aの一面に渡って
細かな段差が生じるように、多数の微小な凹凸部を有す
るように積極的にパターニングしてもよい。
画素領域の凹部及び遮光層の配置について図5を参照し
て説明する。
板の画素領域には、多数の凹部が形成された第2導電層
10a上に、多数の滑らかな凹凸部を有する反射電極13が
形成されており、凹部が形成されていない第2導電層10
aが反射電極13の間隙を覆うように形成されている。更
に、各反射電極13の中央には、前述のようにドレイン電
極(またはソース電極)8bと第2導電層10bとの接続部
となるコンタクトホール9bが形成されており、これに隣
接して第2導電層10bと反射電極13とを接続するための
接続プラグ12が形成されている。
は、反射電極13に対応する領域Bでは、巣穴状に穴が不
規則に配置された凹部が形成されており、この領域Bを
除く反射電極13の間隙部に対応する領域では、入射する
光が基板1上の半導体層側に入り込んでFETが光リーク
しないように、凹部が形成されていない。本実施形態で
は、穴の形状には円を適用している。なお、穴の直径は
0.5〜5μmが望ましく、この範囲の任意のサイズある
いは数種類のサイズであっても良い。また、穴の形状は
本実施形態に限定されるものではない。例えば正八角形
のような多角形を適用しても良い。
部領域の端部までの距離Aは、特に限定されるものでは
ないが、遮光機能を有するためには約3μm以上である
ことが望ましい。
いて図2及び図5を参照して説明する。ここに、図2
は、本発明を適用した反射型液晶パネルの反射電極側の
液晶パネル用基板の第2実施形態の断面図である。尚、
図2では、図1に示した構成要素と同様の構成要素につ
いては同様の参照符号を付し、その説明は省略する。
のように接続プラグ12を用いず、第2導電層10bと反射
電極13とをコンタクトホールを介して直接接続してい
る。これにより、本実施形態は、工程プロセスの簡略化
という点において、非常に有効である。更に、第2実施
形態では、第1導電層8a,8bに加えて、第1導電層8cが
形成されている。第1導電層8cは、第2導電層10aの一
面に渡って細かな段差が生じるように、多数の微小な凹
部が開孔された部分を有するようにパターニングされて
いる。これにより、仮に平坦な第2導電層10aに凹部が
形成されている場合と比べて、反射電極13の表面全体に
渡って概ね4つのレベルが存在するようにでき、効率良
く反射光の散乱度を高めることが可能となる。その他の
構成については図1に示した第1実施形態の場合と同様
である。特に、第2実施形態における画素領域の凹部及
び遮光層の配置についても、図5に示した第1実施形態
の場合と同様である。
いて図3及び図6を参照して説明する。ここに、図3
は、本発明を適用した反射型液晶パネルの反射電極側の
液晶パネル用基板の第3実施形態の断面図である。尚、
図3では、図1に示した構成要素と同様の構成要素につ
いては同様の参照符号を付し、その説明は省略する。
のように中継配線としての第2導電層10bを用いず、ド
レイン電極(またはソース電極)8bと反射電極13を、接
続プラグ12により電気的に接続している。接続プラグ12
にはタングステン等の高融点金属を用いる。
状に穴が不規則に配置された凹部は、各画素における接
続プラグ12の形成されるコンタクトホールの周囲と反射
電極13の間隙部を除き、画素表示領域20の全域に渡って
形成することができるため、さらに最適な反射特性を有
する反射電極を形成することが可能となる。
縁膜9に平坦化処理が施されている。このように平坦化
処理を行えば、第2導電層10aの下地における段差や凹
凸によらずに、第2導電層10aに形成された凹部により
反射電極13の表面を凹凸状にできるので、反射電極13の
一面を均一な凹凸状とすることができる。その他の構成
については図1に示した第1実施形態の場合と同様であ
る。
いて図4及び図5を参照して説明する。ここに、図4
は、本発明を適用した反射型液晶パネルの反射電極側の
液晶パネル用基板の第4実施形態の断面図である。尚、
図4では、図1に示した構成要素と同様の構成要素につ
いては同様の参照符号を付し、その説明は省略する。
の場合と異なり、基板1'は石英や無アルカリ性のガラス
基板からなり、この基板1'上には単結晶又は多結晶ある
いはアモルファスのシリコン膜(ソース・ドレイン領域
6a',6b'の形成層)が形成されており、このシリコン膜
上には、例えば熱酸化して形成した酸化シリコン膜とCV
D法で堆積した窒化シリコンの二層構造からなる絶縁膜
からなるゲート絶縁膜が形成されている。また、このシ
リコン膜には、N型不純物(またはP型不純物)がドー
ピングされて、TFTのソース・ドレイン領域6a',6b'が形
成され、ゲート絶縁膜上には、TFTのゲート電極5がポ
リシリコンまたはメタルシリサイド等により形成されて
いる。その他の構成については第1実施形態の場合と同
様であり、特にゲート電極5上には、第1実施形態の場
合と同様に、第1層間絶縁膜7、第1導電層8a,8b、第
2層間絶縁膜9、第2導電層10a,10b、第3層間絶縁膜1
1a,11b,11c及び反射電極13が、この順で積層形成されて
いる。また、第4実施形態における画素領域の凹部及び
遮光層の配置についても、図5に示した第1実施形態の
場合と同様である。
するトップゲートタイプであるが、ゲート電極を先に形
成し、ゲート絶縁膜を介した上にチャネルとなるシリコ
ン膜を配置するボトムゲートタイプにしてもよい。
第2導電層10aに穴を開孔することにより、即ち凹部を
形成することにより第2導電層10aを凹凸状に形成した
が(図1から図4参照)、第2導電層に凸部を形成する
ことにより或いは第2導電層を微細な多数の突起状に形
成することにより、第2導電層10aを凹凸状に形成して
もよい。この場合にも、第2導電層10bを形成する工程
と同時にフォトリソグラフィ及びエッチングにより第2
導電層を凹凸状に形成することが可能である。
を画素電極として画素毎に駆動するように構成された各
画素に設けられる駆動回路の一例について図7及び図8
を参照して説明する。ここに、図7は、本発明の液晶パ
ネルの画素及びその駆動回路などの一例を示すブロック
図であり、図8は、図7の駆動回路をCMOSトランジスタ
で構成した場合の回路図である。
(nは行走査線の行を示す自然数)と列走査線112−m
(mは列走査線の列を示す自然数)がマトリクス状に配
置され、互いの走査線の交差点に各画素の駆動回路が配
置されている。また、画像表示領域には列走査線112−
mに沿って入力データ線114から分岐した列データ線115
−d(dは列データ線の列を示す自然数)も配置され
る。画像表示領域の行側の周辺領域には行走査線駆動回
路111が配置され、画像表示領域の列側の周辺領域には
列走査線駆動回路113が配置されている。
回路111が制御され、選択された行走査線110−nには選
択信号が出力される。選択されない行走査線は非選択電
位に設定される。同様に、列走査線駆動回路用制御信号
121により列走査線駆動回路113が制御され、選択された
列走査線112−mに選択信号が出力され、非選択の列走
査線は非選択電位に設定される。いずれの行走査線及び
いずれの列走査線を選択するかは制御信号120,121によ
り決められる。つまり、制御信号120,121は選択画素を
指定するアドレス信号である。
−mの交差点近傍に配置されるスイッチング制御回路10
9は、両走査線の選択信号を受けてオン信号を出力し、
行走査線110−nと列走査線112−mの少なくとも一方が
非選択となるとオフ信号を出力する。すなわち、選択さ
れた行走査線と列走査線の交差点に位置する画素のスイ
ッチング制御回路109のみからオン信号が出力され、他
のスイッチング制御回路109からはオフ信号が出力され
る。本実施形態では、このスイッチング制御回路109の
オン、オフ信号により液晶画素駆動回路101を制御す
る。
て図7を参照して説明する。
チング回路102、メモリ回路103及び液晶画素ドライバ10
4を備えて構成されている。
ン信号により導通状態となり、オフ信号により非導通状
態となる。スイッチング回路102は導通状態となると、
そこに接続されている列データ線115−dのデータ信号
をスイッチング回路102を介してメモリ回路103に書き込
む。一方、スイッチング回路102はスイッチング制御回
路109のオフ信号により非導通状態となりメモリ回路103
に書き込まれたデータ信号を保持する。
配置される液晶画素ドライバ104に供給される。液晶画
素ドライバ104は供給されたデータ信号のレベルに応じ
て、第1の電圧信号線118に供給される第1の電圧116、
又は第2の電圧信号線119に供給される第2の電圧117の
いずれかを液晶画素105の反射電極13に供給する。第1
の電圧116は、液晶パネルがノーマリーホワイト表示の
場合に、液晶画素105を黒表示状態とする電圧であり、
一方第2の電圧117は液晶画素105を白表示状態とする電
圧である。
場合は、液晶画素ドライバ104において、ノーマリーホ
ワイト表示の場合液晶を黒表示させる第1の電圧信号線
118に接続されるゲートが導通状態となり、各画素にお
ける反射電極13に第1の電圧116が供給され、対向電極1
08に供給される基準電圧122との電位差により液晶画素1
05が黒表示状態となる。同様に、保持されたデータ信号
がLレベルの場合は、液晶画素ドライバ104において第
2の電圧信号線119に接続されるゲートが導通状態とな
り、反射電極13に第2の電圧117が供給され液晶画素105
が白表示状態となる。
の電圧117及び基準電圧122ともロジック電圧程度で駆動
でき、かつ画面表示の書き換えが必要ない場合はメモリ
回路103のデータ保持機能により表示状態を保持できる
のでほとんど電流が流れない。
て液晶画素ドライバ104から出力された第1の電圧116或
いは第2の電圧117のいずれか一方が選択されて供給さ
れる反射電極13が画素毎に設けられ、この反射電極13と
対向電極108との間に介在する液晶層107に両電極の電位
差が印加され、この電位差に応じた液晶分子の配向変化
に応じて黒表示状態(オン表示状態ともいう)と白表示
状態(オフ表示状態ともいう)となる。液晶パネルは、
上述のように、半導体基板等の基板1とガラス等の基板
35との間に液晶37を封入して挟持し(図14参照)、基板
1上に、マトリクス状に反射電極13を配置し、その反射
電極13の下方に液晶画素駆動回路101、行走査線110−
n、列走査線112−m、列データ線115−d、行走査線駆
動回路111、列走査線駆動回路113などを形成して構成さ
れている(図13参照)。各画素は、反射電極13と、対向
電極33との間に画素毎に電圧を印加して、その間に介在
される画素毎の液晶層37に電圧供給し、液晶分子の配向
を各画素毎に変化させる。
具体的な回路構成の一例について説明する。
グ制御回路109はCMOSトランジスタ構成のNORゲート回路
109−1とCMOSトランジスタ構成のインバータ109−2の
論理回路により構成することができる。NORゲート回路1
09−1は2入力とも負論理の選択信号が入力された時に
正論理のオン信号を出力し、インバータ109−2により
負論理のオン信号を出力する。また、スイッチング回路
102はCMOSトランジスタ構成のトランスミッションゲー
ト102−1により構成することができる。トランスミッ
ションゲート102−1はスイッチング制御回路109のオン
信号に基づいて導通して列データ線115とメモリ回路103
を繋ぎ、オフ信号に基づいて非導通となる。メモリ回路
103はCMOSトランジスタ構成のクロックドインバータ103
−1とCMOSトランジスタ構成のインバータ103−2を帰
還接続した構成とすることができる。データ信号はスイ
ッチング制御回路109のオン信号によりスイッチング回
路102からメモリ回路103に取り込まれ、インバータ103
−2により反転され、スイッチング制御回路109のオフ
信号により動作するクロックドインバータ103−1によ
り出力を帰還してデータ信号を保持する。液晶画素ドラ
イバ104は2個のCMOSトランジスタ構成のトランスミッ
ションゲート104−1及び104−2により構成することが
できる。メモリ回路103に保持されたデータ信号がHレ
ベルの場合は、液晶画素ドライバ104において、ノーマ
リーホワイト表示の場合液晶を黒表示させる第1の電圧
信号線118に接続されるトランスミッションゲート104−
1が導通状態となり、反射電極13に第1の電圧116が供
給され、対向電極108に供給される基準電圧122との電位
差により液晶画素105が黒表示状態となる。同様に、保
持されたデータ信号がLレベルの場合は、第2の電圧信
号線119に接続されるトランスミッションゲート104−2
が導通状態となり、反射電極13に第2の電圧117が供給
され液晶画素105が白表示状態となる。
を画素電極として画素毎に駆動するように構成された各
画素に設けられる駆動回路の他の例について図9から図
12を参照して説明する。ここに、図9は、本発明の液晶
パネルの画素及びその駆動回路などの他の例を示す回路
図であり、図10は、このうち1個の液晶画素駆動回路の
詳細構成を示す回路図であり、図11は、そのレイアウト
パターンを示す平面図であり、図12は、このうち1個の
液晶画素駆動回路に係る部分を拡大して示す平面図であ
る。尚、図9から図12では、図7及び図8に示した構成
要素と同様の構成要素には同様の参照符号を付し、その
説明は適宜省略する。
ルに適しており、一個のスイッチング制御回路109'に
は、順にR、G、B、R、G、B用に行方向に配列され
た6個の液晶画素駆動回路101'が接続されている。そし
て、これら6個の液晶画素駆動回路101'には、夫々別個
の入力データ線114'を介して、シリアル−パラレル変換
された6つの(順にR、G、B、R、G、B用の)画像
信号が、同一のスイッチング制御回路109'による制御下
で(即ち、同一アドレスの駆動回路として)、夫々同時
に入力されるように接続されている。各液晶画素駆動回
路101'に接続された反射電極13には、基板1上又は基板
2上の対向位置に夫々の色(R、G又はB)のカラーフ
ィルタが形成されており、6個の液晶画素駆動回路によ
り各画素におけるカラー画像信号に応じた色の表示が可
能となる。
図8に示したのと同様に、CMOSトランジスタ構成のNOR
ゲート回路及びCMOSトランジスタ構成のインバータから
なり、クロック信号線125を介して6個の液晶画素駆動
回路101'のクロック入力端子にクロック信号CKを供給す
ると共に反転クロック信号線126を介して6個の液晶画
素駆動回路101'の反転クロック入力端子に反転クロック
信号/CKを供給するように構成されている。
回路101'は、図10(a)の記号図に示した通りであり、
これに対応する具体的な回路構成は、例えば図10(b)
に示したように、図8に示したのと同様に、CMOSトラン
ジスタ構成のトランスミッションゲート、CMOSトランジ
スタ構成のクロックドインバータ及びインバータからな
り、クロック信号CKのタイミングで入力データ線114'か
ら供給され保持されたデータ(DATA)に応じて第1の電
圧116又は第2の電圧117を反射電極13に印加するように
構成されている。
数の反射電極13を同時に駆動する点を除き、図7及び図
8に示した場合と同様である。
ウトパターンの一例を図11に示し、このうち1個の液晶
画素駆動回路101'に係る部分を図12に拡大して示す。
画素駆動回路101'及びこれに接続された各種配線が配置
されている。特に、図12において、入力データ線114'、
行走査線110、列走査線112、クロック信号線125、反転
クロック信号線126、接地ライン(GND)、所定電源ライ
ン(Vcc)、第1の電圧信号線118、第2の電圧信号線11
9等の各種配線における大部分が、第1導電層(図中、
網かけハッチングで示された領域に形成されている層)
から形成されている。また、これらの配線が交差する必
要がある部分では、主にゲート電極と同一の導電性ポリ
シリコン膜(図中、無ハッチングで示されている領域に
形成されている膜)から中継配線部が形成されている。
尚、図中、異なる導電層や半導体層間を電気的接続する
コンタクトホールは夫々黒四角で示されており、各コン
タクトホールには、接続プラグが配置されてもよいし配
置されなくてもよい。また各トランジスタにおいては、
P型又はN型半導体膜(図中、斜線で示されている領域
に形成されている膜)に導電性ポリシリコン膜からなる
ゲート電極が不図示の絶縁膜を介して対向配置されてい
る。更に反射電極13のほぼ中央には、図5に示したのと
同様に、第2導電層10b及び接続プラグ12により第1導
電層(ドレイン又はソース電極)と反射電極13とが接続
されている。
平面的に見て僅かの領域に形成されていれば足りるの
で、第2導電層を基板上の大部分の領域に広げて形成す
ることが可能となり、図11及び図12には図示されていな
い第2導電層10a(図1から図6参照)を凹凸状に形成
することにより、基板上の大部分の領域において、反射
電極13に良好な反射特性を与えることができるのであ
る。更に、第1導電層を用いて各種配線が形成されてい
るため、前述のように第1導電層8aの存在及び不存在を
利用して第2導電層10aを介して反射電極13の表面に段
差を与えることができ、その反射特性を更に向上させる
ことが可能となるのである。尚、図12において、第1導
電層8aが形成されていない平面領域(即ち、配線が形成
されていない領域)を利用して、前述した第2実施形態
のように第1導電層8cを積極的にパターニングすること
により(図2参照)、第2導電層10aにまんべんなく細
かな段差を与えることができるのである。
て構成される液晶パネル全体の構造を再び図13及び図14
を参照してより詳細に説明する。ここに、図13は、液晶
パネル全体の平面図であり、図14は、そのA−A'断面図
である。
動する回路として、先ず遮光膜25で覆われた額縁領域
に、前述のように行走査線駆動回路111、列走査線駆動
回路113及び入力データ線22が設けられており、更に画
像表示領域20中(反射電極13下)には前述の如く、スイ
ッチング制御回路109、スイッチング回路102、メモリ回
路103及び液晶画素ドライバ104が設けられている。遮光
膜25は、図1に示されている反射電極13と同一工程で形
成される第3導電層で構成され、LC共通電極電位等の所
定電位が印加されるように構成されている。尚、パッド
領域26には、電源電圧を供給するために使用されるパッ
ドもしくは端子が形成されている。
しくはセラミック等からなる基板32が接着剤により接着
されている。これとともに、基板1の表面側には、LC共
通電極電位が印加される透明導電膜(ITO)からなる対
向電極33を有する入射側のガラス基板35が適当な間隔を
おいて配置され、周囲を図6のシール材形成領域36に形
成したシール材36で接着された間隙内に、液晶37として
周知のTN(Twisted Nematic)型液晶または電圧無印加
状態で液晶分子がほぼ垂直配向されたSH(Super Homeot
ropic)型液晶などが充填されて液晶パネル30として構
成されている。なお、外部から信号を入力するためにパ
ッド領域26はシール材36の外側に来るように、シール材
36を設ける位置が設定されている。
33と対向されるように構成されている。そして、遮光膜
25にLC共通電極電位を印加すれば、対向電極33にはLC共
通電極電位が印加されるので、その間に介在する液晶部
分には直流電圧が印加されなくなる。よってTN型液晶で
あれば常に液晶分子がほぼ90゜ねじれたままとなり、SH
型液晶であれば常に垂直配向された状態に液晶分子が保
たれる。即ち遮光膜25に対向する領域において遮光膜25
の電位変動により液晶37がオンオフしたり、白抜けした
りすることはない。より一般には、シール材37で囲まれ
た領域内に配置され、液晶37に対向する第1、第2又は
第3導電層からなる遮光膜(即ち、配線用ではなく遮光
用に形成されるいずれかの導電層)については、ノーマ
リーブラックモードやノーマリーホワイトモードの別、
フレーム反転駆動、行反転駆動、列反転駆動、ドット反
転駆動等の反転駆動方式の別などに応じて、例えば、対
向電極33等と同電位或いは所定電源電位と同電位にする
ことにより、液晶37が白抜けせず高コントラストになる
ように、対向する液晶37部分を定常的に黒又は白に固定
するのが好ましく、同時に直流電流の印加により液晶37
を劣化させないようにするのが好ましい。
板1は、その裏面にガラスもしくはセラミック等からな
る基板32が接着剤により接合されているため、その強度
が著しく高められる。その結果、基板1に基板32を接合
させてから対向基板(ガラス基板35)との貼り合わせを
行うようにすると、パネル全体にわたって液晶層のギャ
ップが均一になるという利点がある。
ける液晶パネル30の基板1上には更に、画像信号を所定
タイミングでサンプリングするサンプリング回路、画像
信号のデータ線への書込み負荷軽減のために各データ線
について画像信号に先行するタイミングで所定電位のプ
リチャージ信号を書き込むプリチャージ回路、製造途中
や出荷時の当該液晶装置の品質、欠陥等を検査するため
の検査回路等の各種回路を、画素を駆動する方式に応じ
て追加的に設けてもよい。
は、対向基板35の外側に、例えば、TN(Twisted Nemati
c)モード、VA(Vertically Aligned)モード、PDLC(P
olymer Dispersed Liquid Crystal)モード等の動作モ
ードや、ノーマリーホワイトモード/ノーマリーブラッ
クモードの別に応じて、偏光フィルム、位相差フィル
ム、偏光板などが所定の方向で配置される。また、反射
電極13に対向する所定領域にRGBのカラーフィルタをそ
の保護膜と共に、対向基板35上に形成してもよい。ある
いは、基板1上のRGBに対応する反射電極13上にカラー
レジスト等でカラーフィルタ層を形成することも可能で
ある。このようにすれば、直視型や反射型のカラー液晶
テレビなどのカラー液晶装置に各実施形態の液晶パネル
を適用できる。更に、対向基板35上に、何層もの屈折率
の相違する干渉層を堆積することで、光の干渉を利用し
て、RGB色を作り出すダイクロイックフィルタを形成し
てもよい。このダイクロイックフィルタ付き対向基板に
よれば、より明るいカラー液晶装置が実現できる。
いた電子機器の例を説明する。
1000には、本発明の反射型液晶パネルを用いた液晶表示
部1001が具備されている。
る。時計1100には、本発明の反射型液晶パネルを用いた
液晶表示部1101が具備されている。この液晶パネルは、
従来の時計表示部に比べて高精細の画素を有するので、
テレビ画像表示も可能とすることができ、腕時計型テレ
ビを実現できる。
理装置を示す斜視図である。情報処理装置1200には、キ
ーボード等の入力部1202、本発明の反射型液晶パネルを
用いた液晶表示部1206及び情報処理装置本体1204が具備
されている。
るので、光源ランプを持たない反射型液晶パネルを使え
ば、電池寿命を延ばすことが出来る。また、本発明のよ
うに、周辺回路をパネル基板に内蔵できるので、部品点
数が大幅に減り、より軽量化・小型化できる。
ューファインダ型又はモニタ直視型のビデオテープレコ
ーダ、カーナビゲーション装置、電子手帳、電卓、ワー
ドプロセッサ、エンジニアリング・ワークステーション
(EWS)、テレビ電話、POS端末、タッチパネルを備えた
装置等などの電子機器にも、第1から第4実施形態の液
晶パネル用基板を用いた液晶パネルを適用可能である。
なく、本発明の要旨を変えない範囲で実施形態を適宜変
更して実施することができる。
Claims (15)
- 【請求項1】基板上に、トランジスタと、反射電極と、
前記反射電極間に形成された遮光膜と、前記反射電極に
凹凸を付与するための凹凸膜と、前記凹凸膜と前記反射
電極との間に設けられた層間絶縁膜を有する液晶パネル
基板において、 前記遮光膜と凹凸膜は同一の導電膜から形成されたもの
であり、 また前記凹凸膜の凹凸は前記導電膜のパターニングによ
り形成された導電膜の存在部と不存在部からなり、さら
に前記凹凸膜は前記反射電極に対応する領域に設けられ
ていることを特徴とする液晶パネル用基板。 - 【請求項2】前記遮光層は、トランジスタに接続されて
いることを特徴とする請求項1記載の液晶パネル用基
板。 - 【請求項3】前記凹凸膜は、一の導電膜からなり、 該一の導電膜と同一膜から形成された配線を更に有する
ことを特徴とする請求項1又は2に記載の液晶パネル用
基板。 - 【請求項4】前記一の導電膜と前記基板との間には、層
間絶縁膜を介して他の導電膜が更に積層されており、該
他の導電膜の存在及び不存在により該他の導電膜の上方
に位置する前記一の導電膜部分からなる前記凹凸膜に段
差が生じていることを特徴とする請求項3に記載の液晶
パネル用基板。 - 【請求項5】前記凹凸膜は、平坦膜に多数の微細孔が不
規則に形成されることにより凹凸状とされていることを
特徴とする請求項1から4のいずれか一項に記載の液晶
パネル用基板。 - 【請求項6】前記基板は、半導体基板からなることを特
徴とする請求項1から5のいずれか一項に記載の液晶パ
ネル用基板。 - 【請求項7】前記基板は、単結晶シリコンで形成されて
いることを特徴とする請求項6に記載の液晶パネル用基
板。 - 【請求項8】前記基板は、透明基板からなることを特徴
とする請求項1から5のいずれか一項に記載の液晶パネ
ル用基板。 - 【請求項9】前記基板は、ガラスで形成されていること
を特徴とする請求項8に記載の液晶パネル用基板。 - 【請求項10】前記層間絶縁膜には、SOG(Spin On Gla
ss)膜が含まれていることを特徴とする請求項1から9
のいずれか一項に記載の液晶パネル用基板。 - 【請求項11】前記SOG膜は、エッチバックされること
を特徴とする請求項10に記載の液晶パネル用基板。 - 【請求項12】請求項1から11のいずれか一項に記載の
液晶パネル用基板と透明な対向基板との間に液晶が挟持
されてなることを特徴とする液晶パネル。 - 【請求項13】請求項12に記載の液晶パネルを具備する
ことを特徴とする電子機器。 - 【請求項14】基板上に複数の走査線及び複数のデータ
線と、前記走査線及び前記データ線に接続されたトラン
ジスタと、前記トランジスタに接続された凹凸状の反射
電極とを有する液晶パネル用基板の製造方法であって、 前記基板上に設けられたトランジスタの上方に層間絶縁
膜を設け、この層間絶縁膜上に導電層を形成する工程
と、 前記導電膜の内、前記反射電極に対応する予定の領域の
導電膜の一部をパターニングにより除去し導電膜が存在
する部分と存在しない部分とからなる凹凸膜を形成する
工程と、 該凹凸膜上に層間絶縁膜を介して前記反射電極を形成す
る工程と を備えたことを特徴とする液晶パネル用基板の製造方
法。 - 【請求項15】基板に、互いに交差する複数の行走査線
及び複数の列走査線と、前記列走査線に沿って配列され
た複数のデータ線と、電圧信号を供給する電圧信号線
と、前記行走査線と前記列走査線の交差に対応して配置
される複数の画素駆動回路とを有し、 前記画素駆動回路は、画素電極と、前記行走査線及び前
記列走査線の選択時に導通状態となり、前記行走査線と
前記列走査線の少なくとも一方の非選択時には非導通状
態となるスイッチング回路と、前記スイッチング回路が
導通状態の時に前記データ線のデータ信号を取り込み、
前記スイッチング回路が非導通状態の時にデータ信号を
保持するメモリ回路と、前記メモリ回路に保持されたデ
ータ信号が第1レベルの場合は前記画素電極に前記電圧
信号線から第1の前記電圧信号を出力し、第2レベルの
場合は前記画素電極に前記電圧信号線から第2の前記電
圧信号を出力する画素ドライバとを備え、前記画素ドラ
イバは、遮光膜及び凹凸膜を形成する一の導電膜を介し
て反射電極に接続されてなり、前記導電膜は前記反射電
極の下方に層間絶縁膜を介して積層されると共に前記凹
凸膜の凹凸は前記導電膜のパターニングにより形成され
た導電膜の存在部と不存在部からなり、また前記凹凸膜
は前記反射電極に対応する領域に設けられていることを
特徴とする表示パネル用基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10-257290 | 1998-09-10 | ||
JP25729098 | 1998-09-10 | ||
PCT/JP1999/004891 WO2000016153A1 (fr) | 1998-09-10 | 1999-09-08 | Substrat pour panneau a cristaux liquides, panneau a cristaux liquides, appareil electronique comprenant ce panneau, et procede de fabrication d'un substrat pour panneau a cristaux liquides |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000138769A Division JP3982148B2 (ja) | 1998-09-10 | 2000-05-11 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP3321807B2 true JP3321807B2 (ja) | 2002-09-09 |
Family
ID=17304328
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP56299499A Expired - Fee Related JP3321807B2 (ja) | 1998-09-10 | 1999-09-08 | 液晶パネル用基板,液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 |
JP2000138769A Expired - Fee Related JP3982148B2 (ja) | 1998-09-10 | 2000-05-11 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000138769A Expired - Fee Related JP3982148B2 (ja) | 1998-09-10 | 2000-05-11 | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6750836B1 (ja) |
JP (2) | JP3321807B2 (ja) |
KR (1) | KR100533802B1 (ja) |
TW (1) | TW442690B (ja) |
WO (1) | WO2000016153A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6992652B2 (en) * | 2000-08-08 | 2006-01-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and driving method thereof |
TW522374B (en) * | 2000-08-08 | 2003-03-01 | Semiconductor Energy Lab | Electro-optical device and driving method of the same |
TW518552B (en) * | 2000-08-18 | 2003-01-21 | Semiconductor Energy Lab | Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device |
US6987496B2 (en) * | 2000-08-18 | 2006-01-17 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
US7180496B2 (en) * | 2000-08-18 | 2007-02-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
TW514854B (en) * | 2000-08-23 | 2002-12-21 | Semiconductor Energy Lab | Portable information apparatus and method of driving the same |
US7184014B2 (en) * | 2000-10-05 | 2007-02-27 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
US6747623B2 (en) * | 2001-02-09 | 2004-06-08 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of driving the same |
KR100803566B1 (ko) * | 2001-07-25 | 2008-02-15 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치용 어레이 기판 및 그의 제조 방법 |
KR100461092B1 (ko) * | 2001-11-08 | 2004-12-09 | 에이유 오프트로닉스 코퍼레이션 | 거친 확산기를 갖는 반사형 tft-lcd의 제조 방법 |
TWI273539B (en) | 2001-11-29 | 2007-02-11 | Semiconductor Energy Lab | Display device and display system using the same |
JP3913534B2 (ja) * | 2001-11-30 | 2007-05-09 | 株式会社半導体エネルギー研究所 | 表示装置及びこれを用いた表示システム |
JP4101533B2 (ja) * | 2002-03-01 | 2008-06-18 | 株式会社半導体エネルギー研究所 | 半透過型の液晶表示装置の作製方法 |
JP4237442B2 (ja) * | 2002-03-01 | 2009-03-11 | 株式会社半導体エネルギー研究所 | 半透過型液晶表示装置 |
JP4087620B2 (ja) * | 2002-03-01 | 2008-05-21 | 株式会社半導体エネルギー研究所 | 液晶表示装置の作製方法 |
JP4067878B2 (ja) * | 2002-06-06 | 2008-03-26 | 株式会社半導体エネルギー研究所 | 発光装置及びそれを用いた電気器具 |
US6982727B2 (en) * | 2002-07-23 | 2006-01-03 | Broadcom Corporation | System and method for providing graphics using graphical engine |
JP4499481B2 (ja) * | 2004-06-03 | 2010-07-07 | 富士通株式会社 | 液晶表示装置及びその製造方法 |
JP4742851B2 (ja) * | 2005-12-22 | 2011-08-10 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
US7528907B2 (en) * | 2006-01-26 | 2009-05-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Methods of forming mirror layers and structures thereof |
TWI322374B (en) * | 2006-04-14 | 2010-03-21 | Ritdisplay Corp | Light transmission touch panel and manufacturing method thereof |
TWI329232B (en) * | 2006-11-10 | 2010-08-21 | Au Optronics Corp | Pixel structure and fabrication method thereof |
JP5019859B2 (ja) * | 2006-12-05 | 2012-09-05 | ソニーモバイルディスプレイ株式会社 | 液晶装置および電子機器 |
KR100876235B1 (ko) * | 2007-06-28 | 2008-12-26 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 |
KR100876234B1 (ko) * | 2007-06-28 | 2008-12-26 | 삼성모바일디스플레이주식회사 | 액정 표시 장치 |
KR100914978B1 (ko) | 2007-09-10 | 2009-09-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조 방법 |
TWI474305B (zh) * | 2008-07-31 | 2015-02-21 | Sitronix Technology Corp | The polarity switching structure of point conversion system |
CN102124404B (zh) * | 2008-09-24 | 2013-03-13 | 夏普株式会社 | 液晶显示装置、有源矩阵基板以及电子设备 |
JP2010091612A (ja) * | 2008-10-03 | 2010-04-22 | Seiko Epson Corp | 電気泳動表示装置、電子機器及び電気泳動表示装置の駆動方法 |
KR101540341B1 (ko) * | 2008-10-17 | 2015-07-30 | 삼성전자주식회사 | 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법 |
US20120075270A1 (en) * | 2009-06-03 | 2012-03-29 | Sharp Kabushiki Kaisha | Liquid crystal display device |
US9224759B2 (en) | 2010-12-20 | 2015-12-29 | Japan Display Inc. | Pixel array substrate structure, method of manufacturing pixel array substrate structure, display device, and electronic apparatus |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5766472A (en) * | 1980-10-13 | 1982-04-22 | Suwa Seikosha Kk | Liquid crystal indicator unit |
EP0536898B1 (en) * | 1991-09-10 | 1997-07-02 | Sharp Kabushiki Kaisha | Reflection type liquid crystal display device and method of manufacturing the same |
EP0553775B1 (en) * | 1992-01-28 | 1998-04-08 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor device |
JPH05241127A (ja) * | 1992-02-28 | 1993-09-21 | Canon Inc | 液晶表示装置 |
JP2771392B2 (ja) * | 1992-06-26 | 1998-07-02 | シャープ株式会社 | 反射型液晶表示装置 |
JPH0675237A (ja) * | 1992-08-28 | 1994-03-18 | Sharp Corp | 反射型液晶表示装置 |
JP2768313B2 (ja) * | 1995-06-13 | 1998-06-25 | 日本電気株式会社 | 反射型液晶表示装置 |
JP3316115B2 (ja) * | 1995-09-01 | 2002-08-19 | パイオニアビデオ株式会社 | 反射型液晶表示装置 |
US5945972A (en) * | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
JP3249077B2 (ja) * | 1996-10-18 | 2002-01-21 | キヤノン株式会社 | マトリクス基板と液晶装置 |
JP2952343B2 (ja) | 1997-01-31 | 1999-09-27 | 工業技術院長 | 上層階からの降下装置 |
JP3270821B2 (ja) * | 1997-03-12 | 2002-04-02 | シャープ株式会社 | 反射型液晶表示装置およびその製造方法 |
-
1999
- 1999-09-08 WO PCT/JP1999/004891 patent/WO2000016153A1/ja active IP Right Grant
- 1999-09-08 JP JP56299499A patent/JP3321807B2/ja not_active Expired - Fee Related
- 1999-09-08 KR KR10-2000-7004978A patent/KR100533802B1/ko not_active IP Right Cessation
- 1999-09-08 US US09/554,130 patent/US6750836B1/en not_active Expired - Lifetime
- 1999-09-10 TW TW088115686A patent/TW442690B/zh not_active IP Right Cessation
-
2000
- 2000-05-11 JP JP2000138769A patent/JP3982148B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6750836B1 (en) | 2004-06-15 |
KR100533802B1 (ko) | 2005-12-06 |
KR20010031885A (ko) | 2001-04-16 |
JP3982148B2 (ja) | 2007-09-26 |
TW442690B (en) | 2001-06-23 |
WO2000016153A1 (fr) | 2000-03-23 |
JP2000352716A (ja) | 2000-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3321807B2 (ja) | 液晶パネル用基板,液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
JP4572854B2 (ja) | 液晶装置及び電子機器 | |
US6703997B2 (en) | Electrooptical apparatus, method of producing the same and electronic apparatus | |
CN100371812C (zh) | 电光装置和电子设备 | |
US7502079B2 (en) | Electro-optical device and electronic apparatus | |
JP2001051303A (ja) | 液晶表示装置及びその製造方法 | |
JP2003344836A (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
WO2007034599A1 (ja) | 表示装置 | |
JP3763728B2 (ja) | 電気光学装置及びプロジェクタ | |
JP3520417B2 (ja) | 電気光学パネルおよび電子機器 | |
JP2007094089A (ja) | 電気光学装置及び電子機器 | |
US7027028B2 (en) | Electrooptic device, driver circuit for electrooptic device, and electronic equipment | |
JP3775071B2 (ja) | 電気光学装置用基板、電気光学装置及び電気光学装置の製造方法、ならびに電気光学装置を用いた電子機器 | |
JP4709532B2 (ja) | 液晶表示装置 | |
JP3723443B2 (ja) | アクティブマトリクス型表示装置 | |
JP2004157148A (ja) | 液晶表示装置及び電子機器 | |
JP3864636B2 (ja) | 液晶パネル用基板、液晶パネル及びそれを用いた電子機器並びに液晶パネル用基板の製造方法 | |
KR100975461B1 (ko) | 액정 표시 장치 | |
JP4035992B2 (ja) | 電気光学装置、電子機器、および電気光学装置の製造方法 | |
JP4078928B2 (ja) | 電気光学装置および電子機器 | |
JP2003344840A (ja) | 液晶装置、およびそれを用いた電子機器 | |
JP3979077B2 (ja) | 電気光学装置および電子機器 | |
JP3740868B2 (ja) | 電気光学装置用基板及びその製造方法、電気光学装置並びにそれを用いた電子機器 | |
KR20060037514A (ko) | 액정표시장치 | |
JP4639623B2 (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
R150 | Certificate of patent or registration of utility model |
Ref document number: 3321807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090628 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100628 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110628 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120628 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130628 Year of fee payment: 11 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |