JP2007094089A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】表示に寄与する有効表示領域内に少なくとも２種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な電気光学装置等を提供する。
【解決手段】液晶装置は、有効表示領域Ｖ内に、文字等の表示に適した低解像度の第１表示領域Ｅｓと、風景等の高精細な表示に適した高解像度の第２表示領域Ｅｐとを有する。第１表示領域Ｅｓは、Ｒ、Ｇ、Ｂの３色に対応する各第１のサブ画素を行方向に配列してなる第１の単位画素を行列状に配列して構成される。一方、第２表示領域Ｅｐは、Ｒ、Ｂ、Ｇ、Ｗ（透明）の４色に対応する各第２のサブ画素を２行３列状に配列してなる第２の単位画素を行列状に配列して構成される。この構成によれば、有効表示領域Ｖ内を全て高解像度の表示領域に設定した比較例と比較してソース線３２の本数を減らすことができ、その分、消費電力を低減することができる。
【選択図】図４

Description

本発明は、各種情報の表示に用いて好適な電気光学装置及び電子機器に関する。

従来より、液晶装置、有機エレクトロルミネッセンス表示装置、プラズマディスプレイ装置、及びフィールドエミッション表示装置などの各種の電気光学装置が知られている。

そのような電気光学装置の一例としてのカラー表示型の液晶装置は、サブ画素単位毎に、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色のカラーフィルタがストライプ状に配置されており、このＲ、Ｇ、Ｂの３色に対応する３つのサブ画素によって１つの画素（ドット）を表示する。

しかしながら、このような液晶装置では、通常、Ｒ、Ｇ、Ｂの各色のカラーフィルタに入射する光の約１／３程度だけを透過させるため、全体的に光効率が低下するという短所を有している。これを改善する画素配列構造として、例えば、画像を表示する時に一層有利な高解像度の表現能力を有すると同時に、設計費用を最少化することができる画素配列構造が、例えば特許文献１に記載されている。

このような画素配列構造では、互いに隣接する青色の単位画素は一つのデータ駆動集積回路によってデータ信号が伝達され、互いに異なるゲート駆動集積回路によって駆動される。このような画素配列構造を利用すれば、例えば、ＳＶＧＡ（Ｓｕｐｅｒ Ｖｉｄｅｏ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）級の表示装置を利用してＵＸＧＡ（Ｕｌｔｒａ Ｅｘｔｅｎｄｅｄ Ｇｒａｐｈｉｃｓ Ａｒｒａｙ）級の解像度を実現することができるとされている。なお、特許文献１では、Ｒ、Ｇ、Ｂの３色に加え、Ｗ（白）のサブ画素を含む画素配列構造も提案されている。

特開２００４−００４８２２号公報

本発明は、以上の点に鑑みてなされたものであり、表示に寄与する有効表示領域内に少なくとも２種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な電気光学装置及び電子機器を提供することを課題とする。

本発明の１つの観点では、電気光学装置は、複数の色層を有する第１の基板と第２の基板との間に電気光学層を挟持してなり、任意の解像度を有する第１表示領域と、レンダリング技術を用いることで前記第１表示領域より高い解像度に擬似的に変換される第２表示領域とを有する有効表示領域を備え、前記第１表示領域は、前記複数の色層の各々に対応する複数の第１のサブ画素を１行３列に配置して構成される第１の単位画素を行及び列方向に配置して構成されると共に、前記第２表示領域は、前記複数の色層の各々に対応する複数の第２のサブ画素を２行３列に配置して構成される第２の単位画素を行及び列方向に配置して構成される。

上記の電気光学装置は、複数の色層を有する第１の基板と第２の基板との間に電気光学層を挟持してなり、任意の解像度（例えば、ＱＶＧＡ規格に対応する解像度）を有する第１表示領域と、レンダリング技術（描画操作技術）を用いることで、第１表示領域より高い解像度（例えば、ＶＧＡ規格に対応する解像度）に擬似的に変換される第２表示領域とを有する、表示に寄与する有効表示領域を備えて構成される。

好適な例では、前記レンダリング技術は、前記第２の単位画素内において前記複数の前記色層のうち１色の前記色層を備えた前記第２のサブ画素の前記電気光学層に印加される階調信号を、当該第２の単位画素に隣接し、前記１色の前記色層と同じ前記色層を備えた前記第２のサブ画素に重畳させて印加してなるのが好ましい。ここで、「レンダリング技術」とは、任意の１つの単位画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自単位画素内のサブ画素のみならず、自単位画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。

特に、この電気光学装置では、第１表示領域は、複数の色層の各々に対応する複数の第１のサブ画素を１行３列に配置して構成される第１の単位画素を行及び列方向に配置して構成される。また、第２表示領域は、複数の色層の各々に対応する複数の第２のサブ画素を２行３列に配置して構成される第２の単位画素を行及び列方向に配置して構成される。

これにより、有効表示領域内において、２種類の表示領域、即ち、それ程高精細を必要としない低い解像度の第１表示領域と、高精細な表示を必要とする高い解像度の第２表示領域とを設けることができる。このため、低い解像度に対応する第１表示領域において、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高い解像度に対応する第２表示領域において、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。

好適な例では、前記第２のサブ画素の前記行方向の解像度は、前記第１のサブ画素の前記行方向の解像度の約２倍の値に設定されているのが好ましい。また、前記第１の単位画素は、赤、緑、青の３色の前記色層を含んで構成されるのが好ましく、また、前記第２の単位画素は、前記赤、前記緑、前記青、透明の４色の前記色層を含んで構成されるのが好ましい。

本発明の他の観点では、電気光学装置は、複数の色層を有する第１の基板と第２の基板との間に電気光学層を挟持してなり、任意の解像度を有する第１表示領域と、レンダリング技術を用いることで前記第１表示領域より高い解像度に擬似的に変換される第２表示領域とを有する有効表示領域を備え、前記第１表示領域は、前記複数の色層の各々に対応する複数の第１のサブ画素を１行３列に配置して構成される第１の単位画素を行及び列方向に配置して構成されると共に、前記第２表示領域は、前記複数の色層の各々に対応する複数の第２のサブ画素を２行４列に配置して構成される第２の単位画素を行及び列方向に配置して構成される。

上記の電気光学装置は、複数の色層を有する第１の基板と第２の基板との間に電気光学層を挟持してなり、任意の解像度（例えば、ＱＶＧＡ規格に対応する解像度）を有する第１表示領域と、レンダリング技術（描画操作技術）を用いることで、第１表示領域より高い解像度（例えば、ＶＧＡ規格に相当する解像度）に擬似的に変換される第２表示領域とを有する、表示に寄与する有効表示領域を備えて構成される。

好適な例では、前記レンダリング技術は、前記第２の単位画素内において前記複数の前記色層のうち１色の前記色層を備えた前記第２のサブ画素の前記電気光学層に印加される階調信号を、当該第２の単位画素に隣接し、前記１色の前記色層と同じ前記色層を備えた前記第２のサブ画素に重畳させて印加してなるのが好ましい。ここで、「レンダリング技術」とは、任意の１つの単位画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自単位画素内のサブ画素のみならず、自単位画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。

特に、この電気光学装置では、第１表示領域は、複数の色層の各々に対応する複数の第１のサブ画素を１行３列に配置して構成される第１の単位画素を行及び列方向に配置して構成される。また、第２表示領域は、複数の色層の各々に対応する複数の第２のサブ画素を２行４列に配置して構成される第２の単位画素を行及び列方向に配置して構成される。

これにより、有効表示領域内において、２種類の表示領域、即ち、それ程高精細を必要としない低い解像度の第１表示領域と、高精細な表示を必要とする高い解像度の第２表示領域とを設けることができる。このため、低い解像度に対応する第１表示領域において、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高い解像度に対応する第２表示領域において、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。

好適な例では、前記第２のサブ画素の前記行方向の解像度は、前記第１のサブ画素の前記行方向の解像度の約１.５倍の値に設定されているのが好ましい。また、前記第１の単位画素は、赤、緑、青の３色の前記色層を含んで構成されるのが好ましく、また、前記第２の単位画素は、前記赤、前記緑、前記青、透明の４色の前記色層を含んで構成されるのが好ましい。

上記の電気光学装置の一つの態様では、前記第２の基板は、前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、前記有効表示領域内において、前記第１表示領域と前記第２表示領域は前記列方向に配置されており、前記第１のサブ画素の前記行方向の長さは、前記第２のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の１つの前記列方向には、前記第１のサブ画素及び前記第２のサブ画素が配置されて１つの画素配列を構成し、前記１つの画素配列と、前記行方向に隣接する他の１つの前記画素配列との間には１つの前記配線が配置されている。

この態様では、第２の基板は、第１のサブ画素及び第２のサブ画素にそれぞれ対応して設けられたＴＦＴ素子やＴＦＤ素子などの複数のスイッチング素子に接続された複数の配線を有する。好適な例では、複数の配線は、表示内容に応じた信号が出力されるソース線（データ線）又は走査信号が出力されるゲート線（走査線）とすることができる。また、同一の前記列方向に配置され、且つ前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されている。また、有効表示領域内において、第１表示領域と第２表示領域は列方向に配置されている。また、第１のサブ画素の行方向の長さは、第２のサブ画素の行方向の長さと同一の値に設定されていると共に、任意の１つの列方向には、第１のサブ画素及び第２のサブ画素が配置されて１つの画素配列を構成している。さらに、その１つの画素配列と、その１つの画素配列と行方向に隣接する他の１つの画素配列との間には１つの配線が配置されている。好適な例では、前記第１の単位画素を駆動するのに必要な前記配線の本数は、前記第２の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されている。

これにより、有効表示領域内において、各配線を、途中で終端させ或いは第１又は第２のサブ画素と平面的に重なり合わせた状態で配置するのを防止できる。その結果、この態様では、上記した２種類の解像度に対応する第１及び第２表示領域を設けつつ、各配線を有効表示領域内に適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、この構成によれば、例えば、有効表示領域内を全て高い解像度の表示領域に設定した比較例と比較して、配線の本数を減らすことができ、その分、消費電力を低減することができる。

上記の電気光学装置の他の態様では、前記第２の基板は、前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、前記有効表示領域内には複数の前記第１表示領域と１つの前記第２表示領域とが設けられ、前記有効表示領域内において、前記複数の前記第１表示領域は、前記第２表示領域を挟む位置に且つ前記列方向に配置されており、前記第１のサブ画素の前記行方向の長さは、前記第２のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の１つの前記列方向には、前記第１のサブ画素及び前記第２のサブ画素が配置されて１つの画素配列を構成し、前記１つの画素配列と、前記行方向に隣接する他の１つの前記画素配列との間には１つの前記配線が配置されている。

この態様では、第２の基板は、第１のサブ画素及び第２のサブ画素にそれぞれ対応して設けられたＴＦＴ素子やＴＦＤ素子などの複数のスイッチング素子に接続された複数の配線を有する。好適な例では、複数の配線は、表示内容に応じた信号が出力されるソース線（データ線）又は走査信号が出力されるゲート線（走査線）とすることができる。また、同一の前記列方向に配置され、且つ前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されている。また、有効表示領域内には複数の第１表示領域と１つの第２表示領域とが設けられている。また、有効表示領域内において、複数の第１表示領域は、第２表示領域を挟む位置に且つ列方向に配置されている。また、第１のサブ画素の行方向の長さは、第２のサブ画素の行方向の長さと同一の値に設定されていると共に、任意の１つの列方向には、第１のサブ画素及び第２のサブ画素が配置されて１つの画素配列を構成している。さらに、その１つの画素配列と、その１つの画素配列と行方向に隣接する他の１つの画素配列との間には１つの配線が配置されている。好適な例では、前記第１の単位画素を駆動するのに必要な前記配線の本数は、前記第２の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されている。

これにより、有効表示領域内において、各配線を、途中で終端させ或いは第１又は第２のサブ画素と平面的に重なり合わせた状態で配置するのを防止できる。その結果、この態様では、上記した２種類の解像度に対応する第１及び第２表示領域を設けつつ、各配線を有効表示領域内に適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、この構成によれば、例えば、有効表示領域内を全て高い解像度の表示領域に設定した比較例と比較して、配線の本数を減らすことができ、その分、消費電力を低減することができる。

上記の電気光学装置の他の態様では、前記第１のサブ画素は透過型表示を行う透過領域及び反射型表示を行う反射領域を有すると共に、前記第２のサブ画素は前記透過領域のみ有する。この態様では、第１のサブ画素は、透過型表示を行う透過領域及び反射型表示を行う反射領域を有する。これにより、低い解像度の第１表示領域において半透過反射型の表示を行うことができる。よって、第１表示領域において携帯電話の待ち受け画面等の画像データを反射型表示とすることで消費電力の低下を図ることができる。また、第２のサブ画素は透過領域のみ有する。これにより、第１表示領域より高い解像度を有する第２表示領域において透過型表示を行うことができる。よって、第２表示領域において明るく高精細な画像データを表示することができる。

上記の電気光学装置の他の態様では、前記第２の基板は、前記第１のサブ画素の前記反射領域に対応する位置に反射層を有する。この態様では、第２の基板は、第１のサブ画素の反射領域に対応する位置に反射層を有するので、反射層の設けられた第１表示領域において反射型表示を行うことができると共に、第１のサブ画素内の反射層の存在しない領域において透過型表示を行うことができる。

また、本発明の他の観点では、上記の電気光学装置を表示部として備える電子機器を構成することができる。

以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。 本発明の実施形態は、表示に寄与する有効表示領域内に少なくとも２種類の解像度に対応する複数の表示領域を設けつつ、消費電力及び配線のレイアウトを最適化することが可能な液晶装置等を提供する。

［液晶装置の構成］
まず、図１乃至図３を参照して、本発明の実施形態に係る液晶装置１００の構成等について説明する。

図１は、本発明の実施形態に係る液晶装置１００の概略構成を模式的に示す平面図である。図１では、紙面手前側（観察側）にカラーフィルタ基板９２が、また、紙面奥側に素子基板９１が夫々配置されている。なお、図１では、紙面縦方向（列方向）をＹ方向と、また、紙面横方向（行方向）をＸ方向と夫々規定する。

液晶装置１００は、素子基板９１と、その素子基板９１に対向して配置されるカラーフィルタ基板９２とが枠状のシール材５を介して貼り合わされ、そのシール材５の内側に液晶が封入されて液晶層４が形成されてなる。

この液晶装置１００は、表示に寄与する有効表示領域Ｖ（２点鎖線にて囲まれる領域）内に、２種類の解像度に対応する複数の表示領域、具体的には、低解像度の表示に適した第１表示領域Ｅｓ（細い破線にて囲まれる領域）と、高解像度の表示に適した第２表示領域Ｅｐ（太い破線にて囲まれる領域）とを設けつつ、消費電力及びソース線３２等のレイアウトが最適化されている。ここで、第１表示領域Ｅｓにおいて表示されるデータとしては、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどが挙げられる。一方、第２表示領域Ｅｐにおいて表示されるデータとしては、例えば、風景や写真などの高精細な画像データ等が挙げられる。

第１表示領域Ｅｓは、複数の第１の単位画素Ｇｓ（１点鎖線にて囲まれる領域）を行列状に配列してなると共に、当該第１の単位画素Ｇｓの各々は、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３色に対応する各サブ画素ＳＧｓ（以下、「第１のサブ画素ＳＧｓ」とも呼ぶ）をＸ方向にストライプ状に配列してなる。また、第１表示領域Ｅｓは、後述するように透過領域Ｅｔ及び反射領域Ｅｒを有して構成され、半透過反射型の表示が行われる領域となっている。このため、第１表示領域Ｅｓにおいて携帯電話の待ち受け画面等の画像データを反射型表示とすることで消費電力の低下を図ることができる。また、第１表示領域Ｅｓでは、従来から周知の描画操作技術（レンダリング技術）を用いて表示が行われる。

一方、第２表示領域Ｅｐは、複数の第２の単位画素Ｇｐ（１点鎖線にて囲まれる領域）を行列状に配列してなると共に、当該第２表示領域Ｅｐの各々は、Ｒ（赤）、Ｂ（青）、Ｇ（緑）、Ｗ（透明）の４色に対応する各サブ画素ＳＧｐ（以下、「第２のサブ画素ＳＧｐ」とも呼ぶ）を２行３列状に配列してなる。また、第２表示領域Ｅｐは、後述するように透過領域Ｅｔのみを有して構成され、透過型表示が行われる領域となっている。よって、第２表示領域Ｅｐにおいて明るく高精細な画像データを表示することができる。また、第２表示領域Ｅｐでは、従来とは異なる特殊な描画操作技術（レンダリング技術）を用いて表示が行われる。また、本実施例では、かかるレンダリング技術は、第２の単位画素Ｇｐ内において上記４色の色層（後述の着色層６及び透明樹脂層９）のうち１色の色層を備えた第２のサブ画素ＳＧｐの液晶層４に印加される階調信号を、当該第２の単位画素Ｇｐに隣接し、当該１色の色層と同じ色層を備えた第２のサブ画素ＳＧｐに重畳させて印加してなるレンダリング技術である。ここで、「レンダリング技術」とは、任意の１画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自画素内のサブ画素のみならず、自画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。このため、第１表示領域ＥｓをＱＶＧＡ（Quarter Video Graphics Array)規格に対応する解像度に設定にした場合には、第２表示領域Ｅｐは、ＶＧＡ（Video Graphics Array)規格に対応する解像度に設定される。つまり、第２表示領域Ｅｐは、第１表示領域Ｅｓの約４倍程度の解像度を有する。

まず、液晶装置１００の平面構成について説明する。

素子基板９１の平面構成は次の通りである。素子基板９１の内面上には、主として、複数のソース線３２、複数のゲート線３３、複数のａ−Ｓｉ（アモルファスシリコン）型のＴＦＴ素子（Thin Film Transistor）２１、複数の画素電極１０ｓ及び１０ｐ、ドライバＩＣ４０、外部接続用配線３５及びＦＰＣ（Flexible Printed Circuit）４１などが形成若しくは実装されている。

図１に示すように、素子基板９１は、カラーフィルタ基板９２の一辺側から外側へ張り出してなる張り出し領域３６を有しており、その張り出し領域３６上には、ドライバＩＣ４０が実装されている。ドライバＩＣ４０の入力用端子（図示略）は、複数の外部接続用配線３５の一端側と電気的に接続されていると共に、複数の外部接続用配線３５の他端側はＦＰＣの出力用端子（図示略）と電気的に接続されている。

各ソース線３２は、Ｙ方向に延在するように形成されており、各ソース線３２の一端側は、液晶の駆動時に、選択されたゲート線３３の情報に基づいて、ドライバＩＣ４０の出力用端子Ｓｎ及びＰｎ（ｎ：自然数）のうちのいずれか一方に選択的に接続される。具体的には、液晶の駆動時、第１のサブ画素ＳＧｓを駆動するゲート線３３が選択されている場合には、ソース線３２の一端側は、ドライバＩＣ４０の出力用端子Ｓｎに接続される一方、第２のサブ画素ＳＧｐを駆動するゲート線３３が選択されている場合には、ソース線３２の一端側は、ドライバＩＣ４０の出力用端子Ｐｎに接続される。これにより、第１のサブ画素ＳＧｓ及び第２のサブ画素ＳＧｐの各々に対応する各ソース線３２対して表示内容に応じた信号及び電力をドライバＩＣ４０側から出力することが可能となっている。

各ゲート線３３は、Ｙ方向に延在するように形成された第１配線３３ａと、その第１配線３３ａの終端部からＸ方向に且つ有効表示領域Ｖ内に延在するように形成された第２配線３３ｂとを備える。各ゲート線３３の第１配線３３ａは、有効表示領域Ｖの外側に設けられた非表示領域としての額縁領域３８において、Ｙ方向に延在するように引き回されている。各ゲート線３３の第２配線３３ｂは、Ｙ方向に相隣接する第１のサブ画素ＳＧｓの間及びＹ方向に相隣接する第２のサブ画素ＳＧｐの間に夫々配置されている。各ゲート線３３の第１配線３３ａの一端側は、ドライバＩＣ４０の出力用端子（図示略）に電気的に接続されている。

各画素電極１０ｓ及び１０ｐは、例えばＩＴＯ（Indium-Tin Oxide）などの透明導電材料により形成されている。各画素電極１０ｓは、第１のサブ画素ＳＧｓの領域に対応する位置に設けられていると共に、各画素電極１０ｐは、第２のサブ画素ＳＧｐの領域に対応する位置に設けられている。なお、以下の説明において、種類を問わずに画素電極を指す場合は単に「画素電極１０」と表記し、また、種類を区別して画素電極を指す場合は「画素電極１０ｓ」などと表記する。

各α−Ｓｉ型ＴＦＴ素子２１は、各ソース線３２と各ゲート線３３の第２配線３３ｂの交差位置に設けられており、対応する各ソース線３２、各ゲート線３３及び各画素電極１０等に電気的に接続されている。

また、各ソース線３２、各ゲート線３３、各α−Ｓｉ型ＴＦＴ素子２１、及び各画素電極１０等の内面上には、図示しない配向膜が形成されている。

次に、カラーフィルタ基板９２の平面構成は次の通りである。

カラーフィルタ基板９２は、黒色の樹脂材料等よりなる遮光層（一般に「ブラックマトリクス」と呼ばれ、以下では、単に「ＢＭ」と略記する）、３色の着色層６Ｒ、６Ｂ及び６Ｇ、Ｗの色を形成する透明樹脂層９、並びに共通電極８（図２及び図３を参照）などを有する。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層６」と記し、色を区別して着色層を指す場合は「着色層６Ｒ」などと記す。ＢＭは、各第１のサブ画素ＳＧｓ及び各第２のサブ画素ＳＧｐの各々を区画する位置に形成されている。図１においてＷの色に対応する各第２のサブ画素領域ＳＧｐには、着色層６は特に設けられておらず、その代わりに、例えば、透明性を有する透明樹脂材料などよりなる透明樹脂層９が設けられている。透明樹脂層９は、着色層６と同一の大きさ及び厚さに形成されている。ここで、Ｗの色に対応する透明樹脂層９は、赤み、青み、黄みなどの色味がかっていても良い。なお、Ｗの色に対応する第２のサブ画素ＳＧｐの色再現範囲は、いわゆるＣＩＥ色度図において、(ｘ，ｙ)=(0.3〜0.4、0.3〜0.4)に入っているのが好ましい。共通電極８は、画素電極１０と同様にＩＴＯなどの透明導電材料からなり、カラーフィルタ基板９２の略一面に亘って形成されている。共通電極８は、シール材５の隅の領域Ｅ１において、配線１５の一端側と電気的に接続されていると共に、当該配線の他端側は、ドライバＩＣ４０のＣＯＭに対応する接地用出力端子と電気的に接続されている。

以上の構成を有する液晶装置１００では、後述する電子機器等と接続されたＦＰＣ４１側からの上記した駆動方法による信号及び電力等に基づき、ドライバＩＣ４０によって、Ｇ１、Ｇ２、・・・Ｇｘ・・・Ｇｙ・・・、Ｇｍ−１、Ｇｍ（ｘ、ｙ、ｍ：自然数）の順にゲート線３３が順次排他的に１本ずつ選択されるとともに、選択されたゲート線３３には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線３３には、非選択電圧のゲート信号が供給される。そして、ドライバＩＣ４０は、選択されたゲート線３３に対応する位置にある画素電極１０ｓ及び１０ｐに対し、表示内容に応じたソース信号を、それぞれ対応するＳ１又はＰ１、Ｓ２又はＰ２、・・・、Ｓｎ−１又はＰｎ-１、Ｓｎ又はＰｎ（ｎ：自然数）の各出力用端子と接続されたソース線３２、及びα−Ｓｉ型ＴＦＴ素子２１を介して供給する。その結果、液晶層４の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層４の配向状態が制御されることとなる。

次に、図２を参照して、液晶装置１００の第１表示領域Ｅｓに対応する断面構成について説明する。図２は、図１における切断線Ａ−Ａ’に沿った断面図であり、特に、第１表示領域Ｅｓ内において、１つのＸ方向に列をなす第１の単位画素Ｇｓ群を通る位置で切断した断面図を示す。

下側基板１は、ガラスや石英等の絶縁性を有する材料にて形成されている。下側基板１の内面上には、第１のサブ画素ＳＧｓの領域毎に、光を反射する機能を有する反射層５が設けられている。各反射層５の中央位置には開口５ａが設けられている。このため、各反射層５に対応する領域は反射領域Ｅｒに設定されていると共に、各反射層５の開口５ａに対応する領域は透過領域Ｅｔに設定されている。反射層５の内面上には、第１のサブ画素ＳＧｓの領域毎に、画素電極１０ｓが形成されている。各画素電極１０ｓの一部は、反射層５の開口５ａ内まで形成されている。下側基板１の内面上であって、相隣接する画素電極１０ｓの間には、ソース線３２が形成されている。なお、各ソース線３２は、対応するα−Ｓｉ型ＴＦＴ素子２１（図１を参照）を通じて、対応する画素電極１０ｓに電気的に接続されている。また、下側基板１、画素電極１０ｓ、α−Ｓｉ型ＴＦＴ素子２１、及びソース線３２の各内面上には、図示しない配向膜が形成されている。また、下側基板１の外面上には偏光板１１が配置されていると共に、偏光板１１の外面上には、照明装置としてのバックライト１５が配置されている。バックライト１５は、例えば、ＬＥＤ（Light Emitting Diode）等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。なお、本実施形態では、偏光板１１とバックライト１５との間に位相差板を設けるようにしてもよい。

一方、上側基板２の内面上には、第１のサブ画素領域ＳＧｓの領域毎に、Ｒ、Ｇ、Ｂの３色のうちいずれか１色からなる着色層６がＲＧＢＲＧＢＲＧＢ・・・の配列順序でストライプ状に設けられている。このため、各着色層６Ｒ、６Ｇ及び６Ｂは、対応する各画素電極１０ｓと対向している。

また、各着色層６を区画する位置に対応する上側基板２の内面上には、隣接する第１のサブ画素領域ＳＧｓを隔て、一方の第１のサブ画素領域ＳＧｓから他方の第１のサブ画素領域ＳＧｓへの光の混入を防止するためＢＭが形成されている。各着色層６及びＢＭ等の内面上には、アクリル樹脂等からなるオーバーコート層１９が形成されている。このオーバーコート層１９は、液晶装置１００の製造工程中に使用される薬剤等による腐食や汚染から、着色層６等を保護する機能を有している。オーバーコート層１９の内面上には、ＩＴＯ等からなる共通電極８が形成されている。なお、共通電極８等の内面上には、図示しない配向膜が形成されている。また、上側基板２の外面上には、偏光板１２が配置されている。なお、本実施形態では、偏光板１２の外面上に位相差板を設けるようにしてもよい。

そして、素子基板９１とカラーフィルタ基板９２とはシール材５を介して対向しており、その両基板の間に液晶が封入されて液晶層４が形成されてなる。

以上の断面構成を有する第１表示領域Ｅｓにおいて、透過型表示がなされる場合、バックライト１５から出射した照明光は、図２に示す経路Ｔに沿って進行し、反射層５の開口５ａ、画素電極１０ｓ、各着色層６及び共通電極８等を通過して観察者に至る。この場合、その照明光は、各着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。一方、反射型表示がなされる場合、液晶装置１００内に入射した外光は、図２に示す経路Ｒに沿って進行する。つまり、液晶装置１００内に入射した外光は、反射層５によって反射され観察者に至る。この場合、その外光は、各着色層６が形成されている領域を夫々通過して、その各着色層６の下方に位置する反射層５により反射され、再度、各着色層６を夫々通過することによって所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。

次に、図３を参照して、液晶装置１００の第２表示領域Ｅｐに対応する断面構成について説明する。図３は、図１における切断線Ｂ−Ｂ’に沿った断面図であり、特に、第２表示領域Ｅｐ内において、１つのＸ方向に列をなす第２の単位画素Ｇｐ群を通る位置で切断した断面図を示す。なお、以下では、上記した要素については同一の符号を付し、その説明は簡略化又は省略する。

下側基板１の内面上には、第２のサブ画素ＳＧｐの領域毎に、画素電極１０ｐが形成されている。下側基板１の内面上であって、相隣接する画素電極１０ｐの間にはソース線３２が形成されている。各画素電極１０ｐ及び各ソース線３２の内面上には、図示しない配向膜が形成されている。なお、下側基板１の外面側の断面構成は、図２における下側基板１の外面側の断面構成と同様である。一方、上側基板２の内面上には、第２のサブ画素ＳＧｐの領域毎に、着色層６Ｇ、６Ｒ及び６Ｂが形成されている。上側基板２の内面上であって、着色層６Ｇ、６Ｒ及び６Ｂの各々を区画する位置にはＢＭが形成されている。着色層６Ｇ、６Ｒ及び６Ｂ及びＢＭの各内面上にはオーバーコート層１９が形成されている。オーバーコート層１９の内面上には、共通電極８が形成されている。

なお、図１において、切断線Ｂ−Ｂ’に対応する第２のサブ画素ＳＧｐ群に対してＹ方向に且つ下側に隣接する他の第２のサブ画素ＳＧｐ群を通る位置で切断した断面構成は、図３において、着色層６Ｇを着色層６Ｒに置き換え、また、着色層６Ｒを着色層６Ｇに置き換え、また、着色層６ＢをＷの色に対応する透明樹脂層９に置き換えた構成となっている。

以上の断面構成を有する第２表示領域Ｅｐにおいて、透過型表示がなされる場合、バックライト１５から出射した照明光は、図３に示す経路Ｔに沿って進行し、画素電極１０ｐ、各着色層６、各透明樹脂層９及び共通電極８等を通過して観察者に至る。この場合、その照明光は、各着色層６を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。特に、第２表示領域Ｅｐでは、各第２の単位画素Ｇｐが、Ｒ、Ｇ、Ｂの各色に対応する着色層６に加えて、Ｗの色に対応する透明樹脂層９を用いて構成されているので高輝度を実現することが可能となっている。

（有効表示領域内の構成）
次に、図４及び図５を参照して、本発明の実施形態に係る有効表示領域Ｖ内の構成について詳述する。図４（ａ）は、図１における有効表示領域Ｖ内の構成のみを概略的に示す部分平面図である。

有効表示領域Ｖは、上記したように、２種類の解像度に対応する複数の表示領域、即ち、文字や線等のテキストデータや携帯電話等のバッテリーの充電状態などの表示に適した低解像度表示領域たる第１表示領域Ｅｓと、自然や風景などの高精細な表示に適した高解像度表示領域たる複数の第２表示領域Ｅｐとを有して構成される。

第２表示領域Ｅｐは、有効表示領域Ｖ内の中央位置に設定されている。一方、複数の第１表示領域Ｅｓのうち一方の第１表示領域Ｅｓは、第２表示領域Ｅｐの上側位置に設定されていると共に、他方の第１表示領域Ｅｓは、第２表示領域Ｅｐの下側位置に設定されている。有効表示領域Ｖ内において、上側に位置する第１表示領域ＥｓのＹ方向の長さｄ１０と、第２表示領域ＥｐのＹ方向の長さｄ１１と、下側に位置する第１表示領域ＥｓのＹ方向の長さｄ１２とは、それぞれ表示態様に応じて所望の値とすることができる。また、有効表示領域Ｖ内において上側に位置する第１表示領域Ｅｓ内の各画素電極１０ｓは、アドレス番号でＧ１〜Ｇｘ−１（Ｇｘ−１：Ｇｍより小さい値）の各々に対応する各ゲート線３３によって駆動され、また、第２表示領域Ｅｐ内の各画素電極１０ｐは、アドレス番号でＧｘ〜Ｇｙ（Ｇｙ：Ｇｘより大きい値であり且つＧｍより小さい値）の各々に対応する各ゲート線３３によって駆動され、また、有効表示領域Ｖ内において下側に位置する第１表示領域Ｅｓ内の各画素電極１０ｓは、アドレス番号でＧｙ＋１〜Ｇｍの各々に対応する各ゲート線３３によって駆動される。よって、この液晶装置１００の駆動時、各画素電極１０ｓを駆動する上記の各アドレス番号に対応するゲート線３３が選択されている場合には、ソース線３２の一端側は、図１において、対応するドライバＩＣ４０の出力用端子Ｓｎに接続される一方、各画素電極１０ｐを駆動する上記の各アドレス番号に対応するゲート線３３が選択されている場合には、ソース線３２の一端側は、対応するドライバＩＣ４０の出力用端子Ｐｎに自動的に電気的に接続される。これにより、上記したように、第１のサブ画素ＳＧｓ及び第２のサブ画素ＳＧｐの各々に対応する各ソース線３２対してドライバＩＣ４０側から表示内容に応じた信号及び電力を出力することができる。

続いて、図４（ｂ）を参照して、第１表示領域Ｅｓに対応する第１の単位画素Ｇｓ、及び第２表示領域Ｅｐに対応する第２の単位画素Ｇｐ等を含む平面構成について説明する。図４（ｂ）は、図４（ａ）における破線領域Ｅ２に対応する各単位画素等を含む平面的なレイアウトを示す部分平面図である。なお、図４（ｂ）では、素子基板９１の主要な要素に対するカラーフィルタ基板９２側の主要な要素の位置関係も理解し易くする為、カラーフィルタ基板９２側の主要な要素も図示する。

第１表示領域Ｅｓに対応する下側基板１上には、第１のサブ画素ＳＧｓの領域毎に、画素電極１０ｓが形成されている。各画素電極１０ｓの縦方向の長さ（Ｙ方向の長さ）はｄ３に設定されていると共に、当該各画素電極１０ｓの横方向の長さ（Ｘ方向の長さ）はｄ１（＜ｄ３）に設定されている。好適な例では、各画素電極１０ｓの縦方向の長さｄ３と、各画素電極１０ｓの横方向の長さとの比は３：１の関係に設定することができる。最も好適な例では、各画素電極１０ｓの縦方向の長さｄ３は約１５２μｍに、また、各画素電極１０ｓの横方向の長さｄ１は約５１μｍに夫々設定することができる。また、カラーフィルタ基板９２側において、各画素電極１０ｓに対応する位置には、それぞれ、Ｒ、Ｇ、Ｂの３色のうちいずれか１色に対応する着色層６が配置されている。各着色層６は、ＲＧＢＲＧＢ・・・の配列順序でＸ方向にストライプ状に配置されている。そして、第１表示領域Ｅｓにおける１つの単位画素Ｇｓは、Ｒ、Ｇ、Ｂの３色を含む１行３列状に配置された第１のサブ画素ＳＧｓ群によって構成されている。

一方、第２表示領域Ｅｐに対応する下側基板１上には、第２のサブ画素ＳＧｐの領域毎に、画素電極１０ｐが形成されている。各画素電極１０ｐの縦方向の長さ（Ｙ方向の長さ）はｄ２に設定されていると共に、当該各画素電極１０ｐの横方向の長さ（Ｘ方向の長さ）はｄ１（＜ｄ２）に設定されている。好適な例では、各画素電極１０ｐの縦方向の長さｄ２と各画素電極１０ｐの横方向の長さｄ１との比は２：３の関係に設定することができる。最も好適な例では、各画素電極１０ｐの縦方向の長さｄ２は約７６μｍに、また、各画素電極１０ｓの横方向の長さｄ１は約５１μｍに夫々設定することができる。これにより、各画素電極１０ｐの縦方向の長さｄ２と、各画素電極１０ｐの横方向の長さｄ１と、各画素電極１０ｓの縦方向の長さｄ３と、各画素電極１０ｓの横方向の長さとの比は、（３／２）：１：３：１の関係に設定される。また、カラーフィルタ基板９２側において、各画素電極１０ｐに対応する位置には、それぞれ、Ｒ、Ｇ、Ｂ、Ｗの４色のうちいずれか１色に対応する着色層６及び透明樹脂層９が配置されている。

ここで、任意の１つのＸ方向に列をなす画素電極１０ｐ群に着目した場合、カラーフィルタ基板９２側において、各着色層６は、ＧＲＢＧＲＢ・・・の配列順序でＸ方向に配置されている。また、当該任意の１つのＸ方向に列をなす画素電極１０ｐ群とＹ方向に隣接する、他のＸ方向に列をなす画素電極１０ｐ群に着目した場合、カラーフィルタ基板９２側において、各着色層６及び透明樹脂層９は、ＲＧＷＲＧＷ・・・の配列順序でＸ方向に配置されている。そして、第２表示領域Ｅｐにおける１つの単位画素Ｇｐは、Ｒ、Ｇ、Ｂ、Ｗの４色を含む２行３列状に配置された第２のサブ画素ＳＧｐ群によって構成されている。

また、下側基板１上において、１つのＹ方向に列をなす画素電極１０ｓ及び１０ｐ群と、当該１つのＹ方向に列をなす画素電極１０ｓ及び１０ｐ群にＸ方向に隣接する、他の１つのＹ方向に列をなす画素電極１０ｓ及び１０ｐ群との間には、ソース線３２がＹ方向に延在するように形成されている。また、下側基板１上において、Ｙ方向に相隣する画素電極１０ｓの間、及び、Ｙ方向に相隣する画素電極１０ｓの間、及び、Ｙ方向に相隣接する画素電極１０ｓと画素電極１０ｐの間には、それぞれ、ゲート線３３の第２配線３３ｂがＸ方向に延在するように形成されている。各ソース線３２と各ゲート線３３の第２配線３３ｂとの交差位置には、各ソース線３２及び各ゲート線３３に電気的に接続されたａ−Ｓｉ型ＴＦＴ素子２１が設けられている。

ここで、図５を参照して、ａ−Ｓｉ型ＴＦＴ素子２１の断面構成について説明する。図５は、図４（ｂ）における切断線Ｘ１−Ｘ２に沿ったα−Ｓｉ型ＴＦＴ素子２１の断面図を示す。

ａ−Ｓｉ型ＴＦＴ素子２１では、各ゲート線３３の第２配線３３ｂから分岐したゲート電極４０１の上に、それを覆うようにゲート絶縁膜４０３が設けられている。ゲート絶縁膜４０３の上には、ゲート電極４０１に重なるようにａ−Ｓｉ層４０５が設けられている。ａ−Ｓｉ層４０５の上には、２つに分断されたｎ^＋−ａ−Ｓｉ層４０６ａ、４０６ｂが設けられている。さらに、ｎ^＋−ａ−Ｓｉ層４０６ａの上には、ソース線３２から分岐したソース電極４０８が設けられ、ｎ^＋−ａ−Ｓｉ層４０６ｂの上にはドレイン電極４０９が設けられている。ドレイン電極４０９の上には、画素電極１０ｓ（第２表示領域Ｅｐでは画素電極１０ｐ）が部分的に重なるように設けられている。

図４（ｂ）に戻り、各ａ−Ｓｉ型ＴＦＴ素子２１は、対応する画素電極１０ｓ又は１０ｐに電気的に接続されている。以上のようにして有効表示領域Ｖが構成されている。

次に、図４、図６及び図７を参照して、各種の比較例と比較した、本発明の実施形態に係る液晶装置１００の特有の作用効果について説明する。

図６は、本実施形態の図４（ｂ）に対応する、比較例１に係る有効表示領域Ｖ内の構成を示す部分平面図である。図７は、本実施形態の図４（ｂ）に対応する、比較例２に係る有効表示領域Ｖ内の構成を示す部分平面図である。

まず、図６を参照して、比較例１に係る有効表示領域Ｖの構成について説明する。なお、比較例１の説明に際し、本実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。

比較例１において、表示に寄与する有効表示領域Ｖは、解像度の異なる２種類の表示領域、即ち、低解像度表示領域たる第１表示領域Ｅｓと、高解像度表示領域たる第２表示領域Ｅｐによって構成される。例えば、第１表示領域Ｅｓは、ＱＶＧＡ規格に対応する解像度に設定されている一方、第２表示領域Ｅｐは、ＶＧＡ規格に対応する解像度に設定されている。そして、比較例１では、解像度の低い第１表示領域Ｅｓが図１においてドライバＩＣ４０側に配置されていると共に、解像度の高い第２表示領域Ｅｐが図１においてドライバＩＣ４０側と逆側に配置されている。

そして、比較例１では、第１表示領域Ｅｓに対応する下側基板１上において、第１のサブ画素ＳＧＬの領域毎に、画素電極１０Ｌが形成されている。また、カラーフィルタ基板側において、各画素電極１０Ｌに対応する位置には、それぞれ、Ｒ、Ｇ、Ｂの３色のうちいずれか１色に対応する着色層６が配置されている。各着色層６は、ＲＧＢＲＧＢ・・・の配列順序でＸ方向にストライプ状に配置されている。各画素電極１０Ｌの縦方向の長さ（Ｙ方向の長さ）は、本実施形態の画素電極１０ｓの縦方向の長さと同一のｄ３に設定されていると共に、当該各画素電極１０ｓの横方向の長さ（Ｘ方向の長さ）は、本実施形態の画素電極１０ｓの横方向の長さと同一のｄ１（＜ｄ３）に設定されている。そして、第１表示領域Ｅｓにおける１つの単位画素ＧＬは、Ｒ、Ｇ、Ｂの３色を含む１行３列状に配置された第１のサブ画素ＳＧＬ群によって構成されている。

一方、第２表示領域Ｅｐに対応する下側基板１上には、第２のサブ画素ＳＧＨの領域毎に、画素電極１０Ｈが形成されている。また、カラーフィルタ基板９２側において、各画素電極１０Ｈに対応する位置には、それぞれ、Ｒ、Ｇ、Ｂの３色のいずれか１つに対応する着色層６が配置されている。各着色層６は、第１表示領域Ｅｓと同様に、ＲＧＢＲＧＢ・・・の配列順序でＸ方向にストライプ状に配置されている。各画素電極１０Ｈの縦方向の長さ（Ｙ方向の長さ）は、本実施形態の画素電極１０ｐの縦方向の長さと同一のｄ２に設定されていると共に、当該各画素電極１０ｓの横方向の長さ（Ｘ方向の長さ）ｄ４は、本実施形態の画素電極１０ｐ及び１０ｓの各横方向の長さｄ１の約半分の長さ、即ちｄ４≒（ｄ１／２）に設定されている。

ここで、各画素電極１０Ｌの縦方向の長さｄ３と各画素電極１０Ｌの横方向の長さｄ１との比は３：１の関係に設定されていると共に、各画素電極１０Ｈの縦方向の長さｄ２と各画素電極１０Ｈの横方向の長さｄ４との比は３：１の関係に設定されている。このため、各画素電極１０Ｌの縦方向の長さｄ３と、各画素電極１０Ｌの横方向の長さｄ１と、各画素電極１０Ｈの縦方向の長さｄ２と、各画素電極１０Ｈの横方向の長さｄ４との比は、３：１：（３／２）：（１／２）の関係に設定されている。そして、第２表示領域Ｅｐにおける１つの単位画素ＧＨは、Ｒ、Ｇ、Ｂの３色を含む１行３列状に配置された第２のサブ画素ＳＧＨ群によって構成されている。なお、比較例１では、任意の１つのＹ方向に列をなす画素電極１０Ｌ群と、２つの相隣接するＹ方向に列をなす画素電極１０Ｈ群とは、同一列に配置されている。

このような画素配列構造を有する比較例１では、次のような問題が生じ得る。

即ち、比較例１では、第１表示領域Ｅｓと第２表示領域Ｅｐとの解像度が異なり、第１表示領域Ｅｓ内の各画素電極１０Ｌの横方向の長さｄ１と、第２表示領域Ｅｐ内の各画素電極１０Ｈの横方向の長さｄ４との比が、１：（１／２）の関係に設定されている。このため、第１表示領域Ｅｓ内の各画素電極１０Ｌを駆動するのに必要なソース線３２の本数と、第２表示領域Ｅｐ内の各画素電極１０Ｈを駆動するのに必要なソース線３２の本数との比は１：２の関係になる。つまり、第２表示領域Ｅｐでは、第１表示領域Ｅｓにおけるソース線３２の本数に対して、２倍の本数のソース線３２が必要となる。したがって、比較例１では、図６に示すように、例えば、アドレス番号でＤ２、Ｄ４、Ｄ６、・・・、Ｄｚ（ｚ：２以上の偶数）の各々に対応する各ソース線３２が、第１表示領域Ｅｓ内の、対応する各画素電極１０Ｌと平面的に重なり合ってしまい当該各画素電極１０Ｌの開口率の低下を招くといった問題がある。また、このような不具合を改善すべく、Ｐｚ（ｚ：２以上の偶数）の各々に対応する各ソース線３２を、第１表示領域Ｅｓ内の、対応する各画素電極１０Ｌと重なり合わないように配置することも不可能ではないが、それを実現するためには非常に困難を伴う。

次に、図７を参照して、比較例２の画素構成について説明する。なお、比較例２の説明に際し、上記の比較例１と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。

比較例１と比較例２とを比較して理解されるように、比較例２は、表示に寄与する有効表示領域Ｖが、解像度の異なる２つの表示領域、即ち、低解像度の第１表示領域Ｅｓと、高解像度の第２表示領域Ｅｐにより構成される点で比較例１と共通する。しかし、比較例２では、解像度の低い第１表示領域Ｅｓが図１においてドライバＩＣ４０側と逆側に配置されていると共に、解像度の高い第２表示領域Ｅｐが図１においてドライバＩＣ４０側に配置されている点において、比較例２は比較例１と構成上相違する。

このような構成を有する比較例２では、図７に示すように、例えば、アドレス番号でＤ２、Ｄ４、Ｄ６、・・・、Ｄｚ（ｚ：２以上の偶数）の各々に対応する各ソース線３２が、第１表示領域Ｅｓ内まで延在することなく、第２表示領域Ｅｐ内の途中の位置において終端している（領域Ｅ２０を参照）。このような構成に起因して、比較例２では、表示ムラ等が生じてしまうといった問題がある。

この点、本発明の実施形態では、従来からのレンダリング技術を用いて駆動される、Ｒ、Ｇ、Ｂの３色を含む１行３列により構成される第１の単位画素Ｇｓを行列状に配置することにより構成される第１表示領域Ｅｓ（低解像度の表示領域）と、従来とは異なる特殊なレンダリング技術を用いて駆動され、第１表示領域Ｅｓの約４倍程度の解像度を有し、Ｒ、Ｇ、Ｂ、Ｗの４色を含む２行３列により構成される第２の単位画素Ｇｐを行列状に配置することにより構成される第２表示領域Ｅｐ（高解像度の表示領域）とを組み合わせて構成されている。これにより、有効表示領域Ｖ内において、２種類の表示領域、即ち、それ程高精細を必要としない低い解像度の表示領域と、高精細な表示を必要とする高い解像度の表示領域とを設けることができる。このため、本実施形態では、低解像度に対応する第１表示領域Ｅｓにおいて、例えば、待ち受け画面用データ、文字や線等のテキストデータ、携帯電話等のバッテリーの充電状態を示す画像データ、メールの着信状態を示す画像データなどの表示を行うことができると共に、高解像度に対応する第２表示領域Ｅｐにおいて、例えば、風景や写真などの高精細な画像データ等の表示を行うことができる。

また、本実施形態では、第１表示領域Ｅｓ内において、各第１のサブ画素ＳＧｓ内における各画素電極１０ｓの横方向の長さと、第２表示領域Ｅｐ内において、各第２のサブ画素ＳＧｐ内における各画素電極１０ｐの横方向の長さとは同一の値ｄ１に設定されている。これにより、本実施形態では、任意の１つのＹ方向に列をなす画素電極１０ｓ及び１０ｐ群と、それにＸ方向に隣接する他の１つのＹ方向に列をなす画素電極１０ｓ及び１０ｐ群との間にソース線３２を配置することができる。つまり、第１の単位画素Ｇｓを駆動するのに必要なソース線３２の本数は、第２の単位画素Ｇｐを駆動するのに必要なソース線３２の本数と同一の値に設定されている。

その結果、本実施形態では、有効表示領域Ｖ内において、上記した２種類の解像度に対応する第１表示領域Ｅｓ及び第２表示領域Ｅｐを設けつつ、上記の比較例１や比較例２のような問題を生じさせることなく、各ソース線３２を適切且つ最適にレイアウトでき、表示ムラや開口率の低下が生じるのを防止できる。また、本実施形態の構成によれば、例えば、有効表示領域Ｖ内を全て高解像度の表示領域に設定した他の比較例と比較して、ソース線３２の本数を減らすことができ、その分、消費電力を低減することができる。

［変形例］
上記の実施形態では、有効表示領域Ｖ内において、その中央位置に第２表示領域Ｅｐ（高解像度の表示領域）を設け、その第２表示領域Ｅｐ（高解像度の表示領域）の上側及び下側に夫々第１表示領域Ｅｓ（低解像度の表示領域）を設けるように構成した。これに限らず、本発明では、表示態様に応じて、有効表示領域Ｖ内における第１表示領域Ｅｓ（低解像度の表示領域）と第２表示領域Ｅｐ（高解像度の表示領域）との位置関係及び大きさを自由に変えることができる。

具体的には、本発明では、図８（ａ）に示すように、有効表示領域Ｖ内において、第１表示領域Ｅｓ（低解像度の表示領域）を上側の位置に設けると共に、第２表示領域Ｅｐ（高解像度表示領域）を下側の位置に設けるようにしても構わない。または、その逆に、本発明では、図８（ｂ）に示すように、有効表示領域Ｖ内において、第１表示領域Ｅｓ（低解像度の表示領域）を下側の位置に設けると共に、第２表示領域Ｅｐ（高解像度の表示領域）を上側の位置に設けるようにしても構わない。また、これらの構成において、第１表示領域Ｅｓ（低解像度の表示領域）のＹ方向の長さｄ１３と、第２表示領域Ｅｐ（高解像度の表示領域）のＹ方向の長さｄ１４との比は、所望の関係に設定することができる。これにより、上記の本実施形態と同様に、有効表示領域Ｖ内において、その２種類の解像度に対応する第１表示領域Ｅｓ及び第２表示領域Ｅｐを設けつつ、各ソース線３２を適切且つ最適にレイアウトできる。

また、これらの構成に代えて、本発明では、図８（ｃ）に示すように、有効表示領域Ｖ内において、第１表示領域Ｅｓ（低解像度の表示領域）を左側の位置に設けると共に、第２表示領域Ｅｐ（高解像度の表示領域）を右側の位置に設けるようにしても構わない。または、その逆に、本発明では、図８（ｄ）に示すように、有効表示領域Ｖ内において、第１表示領域Ｅｓ（低解像度の表示領域）を右側の位置に設けると共に、第２表示領域Ｅｐ（高解像度の表示領域）を左側の位置に設けるようにしても構わない。また、これらの構成において、第１表示領域Ｅｓ（低解像度の表示領域）のＸ方向の長さｄ１５と、第２表示領域Ｅｐ（高解像度の表示領域）のＸ方向の長さｄ１６との比は、所望の関係に設定することができる。

また、これらの構成に代えて、本発明では、図８（ｅ）に示すように、有効表示領域Ｖ内において、その中央位置に第１表示領域Ｅｓ（低解像度の表示領域）を設け、その第１表示領域Ｅｓ（低解像度の表示領域）の左側及び右側に夫々第２表示領域Ｅｐ（高解像度の表示領域）を設けるように構成しても構わない。または、その逆に、本発明では、図８（ｆ）に示すように、有効表示領域Ｖ内において、その中央位置に第２表示領域Ｅｐ（高解像度の表示領域）を設け、その第２表示領域Ｅｓ（高解像度の表示領域）の左側及び右側に夫々第１表示領域Ｅｓ（低解像度の表示領域）を設けるように構成しても構わない。また、これらの構成において、第１表示領域Ｅｓ（低解像度の表示領域）又は第２表示領域Ｅｐ（高解像度の表示領域）のＸ方向の長さｄ１８と、１つの第２表示領域Ｅｐ（高解像度の表示領域）又は１つの第１表示領域Ｅｓ（低解像度の表示領域）のＸ方向の長さｄ１７と、他の１つの第２表示領域Ｅｐ（高解像度の表示領域）又は他の１つの第１表示領域Ｅｓ（低解像度の表示領域）のＸ方向の長さｄ１９との比は、所望の関係に設定することができる。

また、上記の実施形態では、上記した従来とは異なる特殊なレンダリング技術を用いて駆動される、第２表示領域Ｅｐ（高解像度の表示領域）を構成する第２の単位画素Ｇｐは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（透明）の４色を含む各第１のサブ画素ＳＧｐを２行３列状に配置することにより構成されていた。これに代えて、本発明では、従来とは異なる特殊なレンダリング技術を用いて駆動される、第２表示領域Ｅｐ（高解像度の表示領域）を構成する第２の単位画素Ｇｐは、図９（ａ）に示すように、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（透明）の４色を含む各第１のサブ画素ＳＧｐを２行４列状に配置することにより構成しても構わない。この場合、各画素電極１０ｐｘの縦方向（Ｙ方向）の長さｄ２：各画素電極１０ｐｘの横方向（Ｘ方向）の長さｄ５との比は、２：１の関係に設定される。好適な例では、各画素電極１０ｐｘの縦方向（Ｙ方向）の長さは約７６μｍに設定するのが好ましいと共に、各画素電極１０ｐｘの横方向（Ｘ方向）の長さは約３８μｍに設定するのが好ましい。また、第２のサブ画素ＳＧｐのＸ方向の解像度は、第１のサブ画素ＳＧｓのＸ方向の解像度の約１.５倍の値に設定されている。

この変形例では、第１表示領域Ｅｓは１行３列に配置された第１のサブ画素ＳＧｓにより１つの第１の単位画素Ｇｓが構成されると共に、第２表示領域Ｅｐは２行４列に配置された第１のサブ画素ＳＧｐにより１つの第１の単位画素Ｇｐが構成されることになる。そのため、第１の単位画素Ｇｓを駆動するのに必要なソース線３２の本数は、第２の単位画素Ｇｐを駆動するのに必要なソース線３２の本数より少ない値に設定されている。したがって、この場合、第２表示領域Ｅｐの横方向の長さが、第１表示領域Ｅｓの横方向の長さより長くなるため、画素電極１０の配置間隔やソース線３２の引き回し方法等を工夫する必要がある。

また、本発明では、有効表示領域Ｖ内における、第１表示領域Ｅｓと第２表示領域Ｅｐの設定数及び配置関係は上記の実施形態及び変形例に限定されるものではなく、その趣旨を逸脱しない範囲において、有効表示領域Ｖ内における、当該第１表示領域Ｅｓと当該第２表示領域Ｅｐの設定数及び配置関係を自由に変更することができる。

また、上記の実施形態では、第１のサブ画素ＳＧｓの領域毎に、反射層５を設け、さらに、その反射層５の中央位置に開口５ａを設けることで、反射層５に対応する領域を反射領域Ｅｒに設定すると共に、反射層５の開口５ａに対応する領域を透過領域Ｅｔに設定した。これに限らず、本発明では、第１のサブ画素ＳＧｓの各領域内に、当該各領域より小さな形状を有する反射層５を設けることにより、反射層５に対応する領域を反射領域Ｅｒに設定すると共に、反射層５の存在しない領域を透過領域Ｅｔに設定するようにしても構わない。

また、上記の実施形態では、第１表示領域Ｅｓを半透過反射型の表示モードに設定すると共に、第２表示領域Ｅｐを透過型の表示モードに設定するようにしたが、これに限らず、本発明では、第１表示領域Ｅｓを透過型の表示モード又は反射型の表示モードに、また、第２表示領域Ｅｐを半透過反射型の表示モード又は反射型の表示モードに夫々設定するように構成しても構わない。

また、本発明では、第２表示領域Ｅｐ内に対応する第２のサブ画素ＳＧｐを駆動する方法としては、上記した駆動方法に限られない。即ち、本発明では、例えば、当該第２のサブ画素ＳＧｐを駆動させる情報を、予め、後述する電子機器内のＣＰＵ（例えば、制御手段４１０、駆動回路４０２など）に組み込んでおき、その電子機器内のＣＰＵの指令信号に基づき第２のサブ画素ＳＧｐを駆動するようにしても構わない。

また、本発明では、第１の単位画素Ｇｓ及び第２の単位画素Ｇｐを構成する色の組み合わせは一例であり、その色の組み合わせは、上記の実施形態及び変形例で示した色の組み合わせに限られない。

また、上記の実施形態では、三端子素子の一例としてのα−Ｓｉ型ＴＦＴ素子２１を有する液晶装置に本発明を適用したが、これに限らず、本発明では、二端子型非線形素子の一例としてのＴＦＤ（Thin Film Diode）素子を有する液晶装置に本発明を適用しても構わない。

［電子機器］
次に、本発明による液晶装置１００を電子機器の表示装置として用いる場合の実施形態について説明する。

図１０は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置１００と、これを制御する制御手段４１０とを有する。ここでは、液晶装置１００を、パネル構造体４０３と、半導体ＩＣなどで構成される駆動回路４０２とに概念的に分けて描いてある。また、制御手段４１０は、表示情報出力源４１１と、表示情報処理回路４１２と、電源回路４１３と、タイミングジェネレータ４１４と、を有する。

表示情報出力源４１１は、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ４１４によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路４１２に供給するように構成されている。

表示情報処理回路４１２は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号ＣＬＫとともに駆動回路４０２へ供給する。駆動回路４０２は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路４１３は、上述の各構成要素にそれぞれ所定の電圧を供給する。

次に、本発明に係る液晶装置１００を適用可能な電子機器の具体例について図１１を参照して説明する。

まず、本発明に係る液晶装置１００を、可搬型のパーソナルコンピュータ（いわゆるノート型パソコン）の表示部に適用した例について説明する。図１１（ａ）は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ７１０は、キーボード７１１を備えた本体部７１２と、本発明に係る液晶表示パネルを適用した表示部７１３とを備えている。

続いて、本発明に係る液晶装置１００を、携帯電話機の表示部に適用した例について説明する。図１１（ｂ）は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機７２０は、複数の操作ボタン７２１のほか、受話口７２２、送話口７２３とともに、本発明に係る液晶装置１００を適用した表示部７２４を備える。

なお、本発明に係る液晶装置１００を適用可能な電子機器としては、図１１（ａ）に示したパーソナルコンピュータや図１１（ｂ）に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラなどが挙げられる。

また、本発明は、液晶装置のみでなく、エレクトロルミネッセンス装置、有機エレクトロルミネッセンス装置、プラズマディスプレイ装置、電気泳動ディスプレイ装置、電子放出素子を用いた装置（Field Emission Display 及び Surface-Conduction Electron-Emitter Display 等）などの各種の電気光学装置においても本発明を同様に適用することが可能である。

本発明の実施形態に係る液晶装置の構成を概略的に示す平面図。 図１の切断線Ａ−Ａ’に沿った液晶装置の断面図。 図１の切断線Ｂ−Ｂ’に沿った液晶装置の断面図。 本実施形態の有効表示領域内の画素構成等を示す平面図。 本実施形態のα−Ｓｉ型ＴＦＴ素子の断面構成を示す断面図。 比較例１に係る有効表示領域内の画素構成等を示す平面図。 比較例２に係る有効表示領域内の画素構成等を示す平面図。 各種変形例に係る有効表示領域の構成を示す平面図。 変形例に係る第２表示領域Ｅｐ内の画素構成等を示す平面図。 本発明の液晶装置を適用した電子機器の回路ブロック図。 本発明の液晶装置を適用した電子機器の例。

符号の説明

１ 下側基板、 ２ 上側基板、 ６ 着色層、 ８ 共通電極、 ９ 透明樹脂層、 １０ｓ、１０ｐ、１０ｐｘ、１０Ｌ、１０Ｈ 画素電極、 ２１ α−Ｓｉ型ＴＦＴ素子、 ３２ ソース線、 ３３ ゲート線、 ９１ 素子基板、 ９２ カラーフィルタ基板、 １００ 液晶装置、 Ｖ 有効表示領域、 Ｅｓ 第１表示領域、 Ｅｐ 第２表示領域

Claims (13)

1. 複数の色層を有する第１の基板と第２の基板との間に電気光学層を挟持してなり、
   任意の解像度を有する第１表示領域と、レンダリング技術を用いることで前記第１表示領域より高い解像度に擬似的に変換される第２表示領域とを有する有効表示領域を備え、
   前記第１表示領域は、前記複数の色層の各々に対応する複数の第１のサブ画素を１行３列に配置して構成される第１の単位画素を行及び列方向に配置して構成されると共に、
   前記第２表示領域は、前記複数の色層の各々に対応する複数の第２のサブ画素を２行３列に配置して構成される第２の単位画素を行及び列方向に配置して構成されることを特徴とする電気光学装置。
2. 複数の色層を有する第１の基板と第２の基板との間に電気光学層を挟持してなり、
   任意の解像度を有する第１表示領域と、レンダリング技術を用いることで前記第１表示領域より高い解像度に擬似的に変換される第２表示領域とを有する有効表示領域を備え、
   前記第１表示領域は、前記複数の色層の各々に対応する複数の第１のサブ画素を１行３列に配置して構成される第１の単位画素を行及び列方向に配置して構成されると共に、
   前記第２表示領域は、前記複数の色層の各々に対応する複数の第２のサブ画素を２行４列に配置して構成される第２の単位画素を行及び列方向に配置して構成されることを特徴とする電気光学装置。
3. 前記レンダリング技術は、前記第２の単位画素内において前記複数の前記色層のうち１色の前記色層を備えた前記第２のサブ画素の前記電気光学層に印加される階調信号を、当該第２の単位画素に隣接し、前記１色の前記色層と同じ前記色層を備えた前記第２のサブ画素に重畳させて印加してなることを特徴とする請求項１又は２に記載の電気光学装置。
4. 前記第２の基板は、前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、
   前記有効表示領域内において、前記第１表示領域と前記第２表示領域は前記列方向に配置されており、
   前記第１のサブ画素の前記行方向の長さは、前記第２のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の１つの前記列方向には、前記第１のサブ画素及び前記第２のサブ画素が配置されて１つの画素配列を構成し、
   前記１つの画素配列と、前記行方向に隣接する他の１つの前記画素配列との間には１つの前記配線が配置されていることを特徴とする請求項１又は２に記載の電気光学装置。
5. 前記第２の基板は、前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた複数のスイッチング素子に接続された複数の配線を有し、
   前記有効表示領域内には複数の前記第１表示領域と１つの前記第２表示領域とが設けられ、
   前記有効表示領域内において、前記複数の前記第１表示領域は、前記第２表示領域を挟む位置に且つ前記列方向に配置されており、
   前記第１のサブ画素の前記行方向の長さは、前記第２のサブ画素の前記行方向の長さと同一の値に設定されていると共に、任意の１つの前記列方向には、前記第１のサブ画素及び前記第２のサブ画素が配置されて１つの画素配列を構成し、
   前記１つの画素配列と、前記行方向に隣接する他の１つの前記画素配列との間には１つの前記配線が配置されていることを特徴とする請求項１又は２に記載の電気光学装置。
6. 同一の前記列方向に配置され、且つ前記第１のサブ画素及び前記第２のサブ画素にそれぞれ対応して設けられた前記複数のスイッチング素子は、同一の前記配線に接続されていることを特徴とする請求項４又は５に記載の電気光学装置。
7. 前記第１の単位画素を駆動するのに必要な前記配線の本数は、前記第２の単位画素を駆動するのに必要な前記配線の本数と同一の値又は当該配線の本数より少ない値に設定されていることを特徴とする請求項１乃至６のいずれか一項に記載の電気光学装置。
8. 前記第１のサブ画素は透過型表示を行う透過領域及び反射型表示を行う反射領域を有すると共に、前記第２のサブ画素は前記透過領域のみ有することを特徴とする請求項１又は２に記載の電気光学装置。
9. 前記第２の基板は、前記第１のサブ画素の前記反射領域に対応する位置に反射層を有することを特徴とする請求項８に記載の電気光学装置。
10. 前記第２のサブ画素の前記行方向の解像度は、前記第１のサブ画素の前記行方向の解像度の約２倍の値に設定されていることを特徴とする請求項１に記載の電気光学装置。
11. 前記第１の単位画素は、赤、緑、青の３色の前記色層を含んで構成され、
    前記第２の単位画素は、前記赤、前記緑、前記青、透明の４色の前記色層を含んで構成されることを特徴とする請求項１又は２に記載の電気光学装置。
12. 前記第２のサブ画素の前記行方向の解像度は、前記第１のサブ画素の前記行方向の解像度の約１.５倍の値に設定されていることを特徴とする請求項２に記載の電気光学装置。
13. 請求項１乃至１２のいずれか一項に記載の電気光学装置を表示部として備えることを特徴とする電子機器。

Images