CN213815330U - 显示装置 - Google Patents

Abstract

根据实施方式，提供具备像素的显示装置。显示装置具备：像素电路，配置在第一层，并驱动像素；像素电极，配置在与第一层不同的第二层，并与像素电路电连接；有机绝缘膜，配置在像素电路与像素电极之间；以及无机绝缘膜，在有机绝缘膜与像素电极之间覆盖有机绝缘膜。

Description

显示装置

技术领域

本申请以日本专利申请2020-017045(申请日：2020年2月4日)为基础，从该申请中享受优先的利益。本申请通过参照该申请而包括该申请的全部内容。

本实用新型的实施方式涉及显示装置。

背景技术

作为显示装置，已知有采用了在像素内具有能够存储数据的存储器的MIP(MemoryIn Pixel)方式的反射型的液晶显示装置。

在这样的液晶显示装置的像素中，在配置于下层的像素电路与配置于上层的像素电极(反射电极)之间配置有有机绝缘膜。

在上述的液晶显示装置(液晶面板)的制造工序中的该有机绝缘膜的脱气处理不充分的情况下，具有后来气体从该有机绝缘膜逸出而成为气泡滞留于液晶层的可能性。

这种气泡引起显示不良等，并成为可靠性降低的原因。此外，特别是在大画面的液晶显示装置的情况下，可认为有机绝缘膜(换句话说，气体的产生源)的面积较大，与其对应地存留于液晶单元内的气体增加。

实用新型内容

本实用新型要解决的课题在于提供可靠性高的显示装置。

根据实施方式，提供具备像素的显示装置。上述显示装置具备：像素电路，配置于第一层，并驱动上述像素；像素电极，配置于与上述第一层不同的第二层，并与上述像素电路电连接；有机绝缘膜，配置于上述像素电路与上述像素电极之间；以及无机绝缘膜，在上述有机绝缘膜与上述像素电极之间覆盖上述有机绝缘膜。

上述显示装置，其特征在于，所述有机绝缘膜在与所述像素电极重叠的位置具有第一贯通孔，所述无机绝缘膜在与所述像素电极重叠的位置具有第二贯通孔，所述像素电极经由所述第一贯通孔及所述第二贯通孔与所述像素电路电连接。

上述显示装置，其特征在于，所述第一贯通孔及所述第二贯通孔在俯视时形成在重叠的位置，在俯视时，所述第一贯通孔包围所述第二贯通孔。

上述所述的显示装置，其特征在于，所述像素电路包括基座部，所述基座部具有钛、铝及钛的三层层叠构造，所述像素电极具有铝及钼的两层层叠构造，所述像素电极直接连接于所述基座部。

上述显示装置，其特征在于，所述像素电路以及所述像素电极按每个所述像素配置，按每个所述像素配置的像素电路分别包含的基座部的俯视时的面积根据与按每个该像素所配置的像素电极的边界之间的位置关系而不同。

上述显示装置，其特征在于，在所述基座部形成有与所述像素电极接触的接触部，所述基座部进行延伸，以使所述接触部能够形成在俯视时从与包括该基座部的像素电路连接的像素电极与和该像素电极邻接的像素电极之间的边界分离的位置。

上述显示装置，其特征在于，在按每个所述像素配置的像素电路分别包含的基座部形成的接触部在相同的方向上并列配置。

上述显示装置，其特征在于，在俯视时，在所述像素电路分别包含的基座部形成的接触部以沿着与该像素电路电连接的像素电极的端部的方式配置。

上述显示装置，其特征在于，所述显示装置还具备对所述像素电路供给电压的布线，所述布线形成在至少两个所述像素电路所夹着的位置，并由该至少两个像素电路共享。

上述显示装置，其特征在于，所述的显示装置还具备液晶层，所述液晶层配置在所述像素电极的与所述无机绝缘膜不同的一侧。

上述显示装置，其特征在于，所述像素包括写入像素信号的存储器。

上述显示装置，其特征在于，所述有机绝缘膜在与所述像素电极重叠的位置具有贯通孔，所述无机绝缘膜覆盖所述有机绝缘膜的上表面以及所述贯通孔的周壁而形成，所述像素电极通过由所述无机绝缘膜覆盖的贯通孔而与所述像素电路电连接。

上述显示装置，其特征在于，所述像素电路包括基座部，所述像素电极直接连接于所述基座部。

上述显示装置，其特征在于，所述基座部具有至少由钛、铝构成的单层膜或者由包含钛、铝的合金层构成的两层构造，所述像素电极具有至少由铝构成的单层膜或者由包含铝的合金层构成的两层层叠构造，所述像素电极的铝不通过其他金属层而与所述基座部的钛连接。

上述显示装置，其特征在于，至少一对像素电路在第二方向上并列配置，该像素电路分别包含的基座部的形状不同，但是该基座部各自的接触部的第一方向的位置一致地形成。

上述显示装置，其特征在于，所述接触部各自的形状相同。

附图说明

图1是表示实施方式所涉及的显示装置的概略结构的一个例子的图。

图2是用于对显示面板的结构的一个例子进行说明的图。

图3是表示区段像素所具备的像素电路以及液晶元件的结构的一个例子的图。

图4是示意性地表示显示面板的截面构造的一个例子的图。

图5是示意性地表示有机绝缘膜具有的贯通孔、无机绝缘膜具有的贯通孔以及基座部的位置关系的图。

图6是用于对子像素以及区段像素的配置例和用于驱动该区段像素的像素电路的布局具体地进行说明的图。

图7是表示显示面板的结构的其他例的图。

附图标记说明：

DSP…显示装置；PNL…显示面板；SD…信号线驱动电路；GD…扫描线驱动电路；CD…共用电极驱动电路；PX…像素；P、P1～P4…子像素；SG、SG11～SG13、SG21～SG23、SG31～SG33、SG41～SG43…区段像素；CR、CR11～CR13、CR21～CR23、CR31～CR33、CR41～CR43…像素电路；LD…液晶元件；S…信号线；G…扫描线；PE…像素电极；CE…共用电极；LC…液晶层；SW1～SW3…开关；IV1、IV2…逆变器；SUB1…第一基板；SUB2…第二基板；SC…半导体层；GE…栅电极；E1…第一电极；E2…第二电极；TH1、TH2…贯通孔；BM…黑矩阵；PW1～PW3…电源线(布线)；10…存储器；101…第一绝缘基板；102…第一绝缘膜；103…第二绝缘膜；104…有机绝缘膜；105…无机绝缘膜；106…保护电极；107…第一取向膜；200…基座部；201…接触部；301…第二绝缘基板；302…彩色滤光片层；303…覆盖层；304…第二取向膜。

具体实施方式

下面，参照附图对本实施方式进行说明。此外，公开的只不过是一个例子，有关对本领域技术人员来说能够容易地想到的关于保护实用新型的主旨的适当地变更的方式，当然包含在本实用新型的范围内。另外，附图为了使说明更加明确，有时与实施的方式相比，示意性地表示针对各部分的宽度、厚度、形状等，但只不过是一个例子，而并不限定本实用新型的解释。在各图中，针对连续配置的相同或者类似的要素，有时省略附图标记。另外，在本说明书和各图中，有时对关于已出现过的图而发挥与前述相同或者类似的功能的构成要素标注相同的附图标记，并适当地省略重复的详细的说明。

在本实施方式中，作为显示装置的一个例子，公开液晶显示装置，该显示装置例如能够用于智能手机、平板终端、移动电话终端、个人计算机、电视接收装置、车载装置、游戏装置等各种装置。另外，本实施方式所涉及的显示装置例如也可以用于手表(watch)型的可穿戴设备、招牌(电子标牌)等。此外，本实施方式中公开的主要的结构能够在具有有机电致发光(EL)显示元件等的自发光型的显示装置、具有电泳元件等的电子纸型的显示装置、应用了MEMS(Micro Electro Mechanical Systems)的显示装置、或者应用了电致变色的显示装置等中应用。

图1表示本实施方式所涉及的显示装置DSP的概略结构。如图1所示，显示装置DSP具备显示面板PNL。显示面板PNL具有：显示图像的显示区域DA以及包围该显示区域DA的边框状的非显示区域(位于显示区域DA的周边的区域)NDA。在显示区域DA例如以矩阵状配置有多个像素。多个像素分别包括开关元件、像素电极以及共用电极等。作为开关元件，例如使用薄膜晶体管(TFT：Thin Film Transistor)。此外，对于显示面板PNL的结构，在后面进行描述。

另外，显示面板PNL具备：信号线驱动电路SD、扫描线驱动电路GD、共用电极驱动电路CD以及控制电路(定时控制器)TC。

信号线驱动电路SD经由信号线(源极线)与多个像素分别所含的开关元件的源电极电连接。

扫描线驱动电路GD经由扫描线(栅极线)与多个像素分别所含的开关元件的栅电极电连接。

此外，上述的信号线以及扫描线分别形成于不同层(换句话说，成为不同层结构)。

另外，多个像素分别所含的开关元件的漏电极与后述的存储器电连接。

共用电极驱动电路CD与共用电极电连接，该共用电极电经由液晶层和像素电极对置配置。

控制电路TC生成用于驱动信号线驱动电路SD、扫描线驱动电路GD以及共用电极驱动电路CD的各种定时信号。此外，控制电路TC与信号线驱动电路SD一起容纳在DDIC内。

在显示面板PNL中，通过基于来自控制电路TC的定时信号驱动信号线驱动电路SD、扫描线驱动电路GD以及共用电极驱动电路CD，从而能够在显示区域DA显示图像。

此外，显示装置DSP还具备用于将显示面板PNL与CPU等外部装置连接的柔性布线基板FPC。也可以是，图1所示的信号线驱动电路SD、扫描线驱动电路GD以及共用电极驱动电路CD的至少一部分设置在柔性布线基板FPC上。

接下来，参照图2来对显示面板PNL的结构的一个例子进行说明。此外，图2中，省略了共用电极驱动电路CD以及控制电路TC。

显示面板PNL在显示区域DA中具备像素PX、信号线S以及扫描线G等。

多个像素(单位像素)PX在由第一方向X和第二方向Y规定出的X-Y平面上规则地排列。像素PX是构成彩色图像的最小单位。像素PX由多个子像素P构成。具体而言，一个像素PX例如具备显示红色的子像素、显示绿色的子像素、显示蓝色的子像素以及显示白色的子像素作为子像素P。

此外，由多个子像素P显示的颜色不限定于这四种颜色。多个子像素P显示多个不同颜色即可，例如也可以是显示红色的子像素、显示接近红色的绿色的子像素、显示接近蓝色的绿色的子像素以及显示蓝色的子像素等。

而且，各子像素P由多个区段像素SG构成。详情将在后文进行描述，各区段像素SG具备液晶元件LD和与该液晶元件LD连接的像素电路CR。另外，图2中未示出，但液晶元件LD由像素电极、共用电极中的与该像素电极对应的一部分、位于该像素电极与该共用电极的一部分之间的液晶层形成。像素电极至少包括金属层而形成，通过该金属层来反射来自外部的光。另外，在像素电路CR连接有信号线S以及扫描线G。

本实施方式的显示面板PNL具备反射显示功能，上述反射显示功能是通过由各区段像素SG的像素电极选择性地反射例如外光、辅助光之类的来自显示面侧的入射光来显示图像。将这种显示面板PNL称为反射型显示面板。

多个信号线S分别在第二方向Y上延伸，并在第一方向X上并列配置。另外，多个信号线S分别与信号线驱动电路SD连接。信号线驱动电路SD将应该向各区段像素SG的像素电路CR供给的像素信号分时地向对应的信号线S输出。

多个扫描线G分别在第一方向X上延伸，并在与该第一方向X交叉的第二方向Y上并列配置。另外，多个扫描线G分别与扫描线驱动电路GD连接。扫描线驱动电路GD向对应的扫描线G输出栅极驱动信号，该栅极驱动信号控制像素信号向区段像素SG写入的写入动作。由此，对区段像素SG所包含的开关元件的栅电极供给栅极驱动信号。

此外，信号线驱动电路SD以及扫描线驱动电路GD形成于显示面板PNL的非显示区域NDA，但这些电路中的任一方或者双方也可以内置于显示面板PNL所安装的IC芯片，也可以形成于与显示面板PNL连接的柔性印刷电路基板FPC。

另外，在图2中仅示出一个扫描线驱动电路GD，但也可以为显示面板PNL具备多个(例如两个)扫描线驱动电路GD的构成。在具备两个扫描线驱动电路GD的结构的情况下，例如构成为在扫描线驱动电路GD中的一个扫描线驱动电路GD连接有一部分扫描线G，在另一个扫描线驱动电路GD连接有剩余的扫描线G。在这种情况下，也可以是与一个扫描线驱动电路GD连接的一部分扫描线G是奇数行的扫描线G，与另一个扫描线驱动电路GD连接的剩余的扫描线G是偶数行的扫描线G。而且，也可以将相同的行的扫描线G分为与一个扫描线驱动电路GD连接的扫描线G和与另一个扫描线驱动电路GD连接的扫描线G。另外，也可以构成为，两个扫描线驱动电路GD连接于相同的扫描线G。此外，两个扫描线驱动电路GD以隔着显示区域DA而对置方式配置。

图3示出图2所示的区段像素SG所具备的像素电路CR以及液晶元件LD的结构的一个例子。

本实施方式所涉及的显示装置DSP具有采用了在各区段像素SG内具有能够存储像素信号的存储器的MIP(Memory In Pixel)方式的结构。另外，本实施方式中像素信号实质上是二进制数据(逻辑“1”或者逻辑“0”)。根据这样的结构，在区段像素SG内的存储器存储二进制数据，并基于该二进制数据，能够实现该区段像素SG的接通状态以及断开状态。另外，通过面积相同或者不同的多个区段像素SG构成一个子像素P，通过这多个区段像素SG的接通以及断开的组合使该子像素P的接通状态的像素面积变化。通过这样的接通状态的像素面积的不同来实现各子像素P中的灰度显示。将这样的灰度表现方式也称为面积色阶法。此外，面积色阶法是例如用N个区段像素SG来表现2n个灰度的灰度表现方式，上述N个区段像素SG将像素电极的面积比以2⁰、2¹、2²、…、2^n-1的方式进行了加权。

采用了上述的MIP方式的显示装置DSP使用存储器所保持的像素信号实现显示并且保持该显示，因此，不需要以规定的帧周期执行各像素的像素信号的改写(刷新)。

另外，有时仅对显示于显示区域DA的图像(显示画面)中的一部分进行改写，此时，能够通过部分地改写区段像素SG的像素信号加以对应。即，仅对有改写的需要的区段像素SG输出像素信号，对于不需要改写的区段像素SG，不需要输出像素信号。

因此，在采用了MIP方式的显示装置DSP中，不需要以帧周期刷新像素信号，作为其结果，具有能够抑制耗电量的优点。

此处，一个区段像素SG如上述那样具备像素电路CR以及液晶元件LD。此外，图3所示的像素电极PE、共用电极CE(与像素电极PE对置配置的一部分)以及液晶层LC构成液晶元件LD。

像素电极PE配置于各区段像素SG，并与像素电路CR电连接。共用电极CE隔着液晶层LC与多个或者全部像素电极PE对置。通过基于COM驱动信号驱动的共用电极驱动电路CD对该共用电极CE施加公共电压Vcom。液晶元件LD由于像素电极PE与共用电极CE之间的电位差而产生电场，液晶层LC的液晶分子根据该电场强度而旋转。通过这样的液晶分子的旋转使光学特性按每个液晶元件LD变化，在液晶元件LD单位中形成变亮的状态(明显示/白显示)和变暗的状态(暗显示/黑显示)。通过在所有显示区域DA中产生这样的液晶元件LD单位的显示的变化，从而在显示区域DA形成有图像。

像素电路CR具备三个开关SW1～SW3以及存储器10(锁存部)。开关SW1例如由NchMOS晶体管构成。对于开关SW1而言，该开关SW1的一端与信号线S连接，另一端与存储器10连接。开关SW1的接通以及断开通过从扫描线G供给的栅极驱动信号(控制信号)来控制。即，开关SW1是通过从上述的扫描线驱动电路GD经由扫描线G被给予栅极驱动信号

而成为接通状态，并用于获取从信号线驱动电路SD经由信号线S供给的像素信号(与灰度对应的像素信号)SIG的开关元件。此外，从信号线驱动电路SD被供给有像素信号SIG的信号线S基于向该信号线驱动电路SD输入的源极驱动信号来选择。另一方面，在从扫描线驱动电路GD经由扫描线G被供给栅极断开电位的情况下，开关SW1成为断开状态。在这种情况下，区段像素SG从信号线S电切离，没有像素信号SIG从该信号线S向区段像素SG的供给。

存储器10具备逆变器IV1以及IV2。在这种情况下，逆变器IV1的输出端子与逆变器IV2的输入端子连接，逆变器IV2的输出端子与逆变器IV1的输入端子连接。逆变器IV1的输入端子以及逆变器IV2的输出端子侧的节点与开关SW2连接，逆变器IV1的输出端子以及逆变器IV2的输入端子侧的节点与开关SW3连接。此外，逆变器IV1以及IV2分别是由多个TFT构成的例如CMOS逆变器。这样，存储器10成为对与经由开关SW1供给的像素信号SIG对应的电位进行保持(锁存)的SRAM构造。

在向共用电极供给的公共电压Vcom为规定的两个电位以规定周期切换的交流电压的情况下，对开关SW2的一端给予与公共电压Vcom反相的电压XFRP，对开关SW3的一端给予与公共电压Vcom同相的电压FRP。另一方面，在公共电压Vcom为直流电压的情况下，如上述那样对开关SW2的一端给予交流电压XFRP，对开关SW3的一端给予与公共电压Vcom相同的电位FRP。开关SW2以及SW3各自的另一端相互连接，并且与像素电极PE电连接，由此，构成像素电路CR的输出节点Nout。

开关SW2以及SW3与存储器10的保持电位(存储于存储器10的像素信号)的极性对应地一方成为接通状态(同时另一方成为断开状态)。由此，相对于像素电极PE，施加有与施加于共用电极的电压反相的电压XFRP或者同相的电压FRP。

此外，图3中虽没有明示，但在存储器10连接有对该存储器10供给低(Low)电压的第一电源线以及对该存储器10供给高(High)电压的第二电源线。

而且，经由第一显示电位线对上述的开关SW2给予电压XFRP，经由第二显示电位线对开关SW3给予电压FRP。

在本实施方式中，将包括上述的第一电源线、第二电源线、第一显示电位线以及第二显示电位线的布线仅称为电源线。

接下来，图4示意性地表示显示面板PNL的截面构造的一个例子。此处，仅图示本实施方式的说明所需要的结构。此外，图4中，将与第一方向X以及第二方向Y垂直的第三方向Z定义为上方进行说明。

显示面板PNL(显示装置DSP)具备第一基板SUB1、第二基板SUB2以及液晶层LC。第一基板SUB1和第二基板SUB2配置于对置的位置，液晶层LC位于该第一基板SUB1与该第二基板SUB2之间。

第一基板SUB1具备第一绝缘基板101。作为第一绝缘基板101，例如能够使用玻璃基板或者树脂基板等。

此处，上述的图3所示的开关SW1具备：半导体层SC、栅电极GE、相当于源极、漏极的第一电极E1以及第二电极E2。半导体层SC位于第一绝缘基板101上，并由第一绝缘膜102(栅极绝缘膜)覆盖。栅电极GE位于第一绝缘膜102上，并由第二绝缘膜103(层间绝缘膜)覆盖。第一电极E1以及第二电极E2位于第二绝缘膜103上。另外，第一电极E1以及第二电极E2分别与半导体层SC接触，并由有机绝缘膜(HRC)104覆盖。此外，图4中没有图示的开关SW2、SW3也具有与开关1相同的构造。

此外，图4中虽没有示出，但栅电极GE与扫描线G连接，第一电极E1与信号线S连接，第二电极E2与存储器10电连接。栅电极GE和扫描线G形成于同层，第一电极E1、第二电极E2以及信号线S形成于同层。

另外，在本实施方式中，包括存储器10的像素电路CR在位于第一基板101与有机绝缘膜层104之间的层(第一层)C1配置。具体而言，像素电路CR由半导体层SC、栅电极层以及信号线层形成。

然而，在如本实施方式那样通过有机绝缘膜覆盖由TFT构成的开关的结构中，若在制造工序中有机绝缘膜的脱气处理不充分，则有时残留于有机绝缘膜内的气体成分之后逸出，成为气体滞留于液晶层，成为气泡不良等的原因。

因此，在本实施方式中，为了防止从有机绝缘膜104的脱气朝向液晶层逸出，在有机绝缘膜上形成无机绝缘膜105。在这种情况下，无机绝缘膜105例如由氮化硅(SiN)等覆盖有机绝缘膜104而形成。在无机绝缘膜105上层叠有像素电极PE。

即，在本实施方式中，具有以下结构：在驱动像素PX的像素电路(在作为下层的第一层C1配置的像素电路)CR和在与该像素电路CR不同层(比第一层C1靠上层的第二层C2)配置的像素电极PE之间配置有有机绝缘膜104，在像素电极PE与有机绝缘膜104之间以覆盖该有机绝缘膜104的方式形成有无机绝缘膜105(换句话说，在有机绝缘膜104上层叠有无机绝缘膜105)。

像素电极PE(反射电极)由可见光的反射率高的铝、银等金属材料形成。具体而言，在像素电极PE中，例如采用两层层叠构造(Al系/Mo系)。在该两层层叠构造中，下层PE1通过Mo(钼)单层、或者由包含Mo的合金等以Mo为主成分的金属材料构成的金属层(合金层)形成。上层PE2通过Al(铝)单层、或者由包括Al或者Ag的合金等以Al为主成分的金属材料构成的金属层(合金层)形成。另外，也可以采用银来代替铝。

另外，在像素电极PE上配置有保护电极106。保护电极106由氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电材料形成。

第一取向膜107覆盖像素电极PE以及保护电极106，并与液晶层LC接触。第一取向膜107被实施摩擦处理或者光取向处理等取向处理。

此处，在本实施方式中，包括上述的开关SW1的像素电路CR包括图4所示的基座部(金属基座)200。基座部200在与上述的第一电极E1、第二电极以及信号线等相同的层中形成为岛状。另外，在基座部200中，采用三层层叠构造(Ti系/Al系/Ti系)。在该三层层叠构造中，下层由Ti(钛)单层、或者由包含Ti的合金等以Ti为主成分的金属材料构成的金属层(合金层)形成。中间层由Al单层、或者由包含Al的合金等以AL为主成分的金属材料构成的金属层(合金层)形成。上层由Ti单层、或者由包含Ti的合金等以Ti为主成分的金属材料构成的金属层(合金层)形成。此外，对于第一电极E1、第二电极以及信号线等，也同样采用三层层叠构造。另外，在接触孔内，形成像素电极PE的两层中的仅下层PE1与基座部200接触，上层PE2没有与基座部200接触。即，在本实施方式中，在接触孔内形成像素电极PE的下层PE1的Mo层和形成基座部200的上层PE2的Ti层接触，由此，基座部200和像素电极PE电连接。另外，通过在有机绝缘膜104形成贯通孔TH1，从而基座部200的一部分从贯通孔TH1露出，但在该部分由像素电极PE的下层PE1覆盖后形成有上层PE2，上层不与基座部200接触。

此外，在上述中，贯通孔TH1内包括基座部200中的与贯通孔TH1重叠的区域。另外，基座部200也可以是Ti系/Al系的两层构造。

此外，图4中主要仅示出开关SW1，但在开关SW1与基座部200之间形成有除该开关SW1以外的像素电路CR(例如存储器10等)的各结构。具体而言，像素电路CR具备基座部200，该像素电路CR的开关SW2、开关SW3以及存储器10等形成于开关SW1的第二电极E2(开关晶体管的漏电极)与基座部200(金属基座)之间。此外，像素电路CR如上述那样由半导体层SC、栅电极层以及信号线层(第一层PC)形成。

有机绝缘膜104在与像素电极PE重叠的位置具有贯通孔(第一贯通孔)TH1。同样，无机绝缘膜105覆盖有机绝缘膜104的上表面以及贯通孔TH1的周壁而形成，并在与像素电极PE重叠的位置具有贯通孔(第二贯通孔)TH2。像素电极PE经由这样的贯通孔TH1以及TH2而与像素电路CR电连接。

图5是沿着图4的A-A线的局部剖视图。此处，图5所示的三个正方形中的最外侧的正方形表示有机绝缘膜104的贯通孔TH1中的有机绝缘膜104的开口缘。另外，从该正方形更向内侧一个的正方形示出无机绝缘膜105的贯通孔TH2与像素电极PE之间的边界。而且，最内侧的正方形示出像素电极PE的所谓上层PE2与下层PE1之间的边界。

如图5所示，在俯视时，贯通孔TH1以及TH2形成于相互重叠的位置。而且，在俯视时，贯通孔TH1包围贯通孔TH2。

在本实施方式中，如上述那样，像素电极PE具有Al/Mo的两层层叠构造，基座部200具有Ti/Al/Ti的三层层叠构造，因此，在有机绝缘膜104设置贯通孔TH1，在无机绝缘膜105设置贯通孔TH2，由此像素电极PE(铝)能够不经由例如ITO等(换句话说，其他金属层)而与基座部200(钛)直接连接。

另外，根据制造工艺的关系，形成于有机绝缘膜104的贯通孔TH1相对于基座部200的倾斜相对平缓。在本实施方式中，在该贯通孔TH1形成后对无机绝缘膜105进行制膜，其后，形成贯通孔TH2。此时，通过使贯通孔TH2相对于基座部200的倾斜比贯通孔TH1相对于基座部200的倾斜陡，从而有机绝缘膜104的贯通孔TH1的平缓倾斜由无机绝缘膜105加以填埋，并且，特别是无机绝缘膜105上表面侧的贯通孔的开口面积变小。作为其结果，在无机绝缘膜105上表面侧，由于贯通孔引起的倾斜部的面积变小，并且贯通孔本身也变小，因此，确保在无机绝缘膜105上平坦地形成的像素电极PE的面积。作为其结果，有助于显示(反射)的像素电极PE的面积增加，亮度提高。

再次返回到图4，第二基板SUB2具备：第二绝缘基板301、遮光层(黑矩阵)BM、彩色滤光片层302、覆盖层303、共用电极CE以及第二取向膜304等。

遮光层BM位于第二绝缘基板301的与第一基板SUB1对置的一侧。遮光层BM为了对多个像素PX、子像素P以及区段像素SG进行划分而设置，并与相邻的像素电极PE的间隙对置。

彩色滤光片层302位于第二绝缘基板301的与第一基板SUB1对置的一侧。彩色滤光片层302的一部分与上述的遮光层BM重叠。在如上述那样显示红色的子像素、显示黄绿色的子像素、显示蓝绿色的子像素以及显示蓝色的子像素构成一个像素PX的情况下，在彩色滤光片层302配置有例如红色的彩色滤光片、黄绿色的彩色滤光片、蓝绿色的彩色滤光片以及蓝色的彩色滤光片。即，各子像素P中显示的颜色通过与该子像素P各自的像素电极PE对置配置的彩色滤光片来实现。此外，在子像素P显示其他颜色的情况下，在彩色滤光片层302配置有与该子像素P显示的颜色对应的彩色滤光片即可。

覆盖层303覆盖彩色滤光片层302。共用电极CE设置在覆盖层303上(图4中覆盖层303的下表面)，并与第一基板SUB1对置。共用电极CE与多个像素电极PE对置。共用电极CE通过氧化铟锡(ITO)、氧化铟锌(IZO)等透明导电材料形成。第二取向膜304覆盖共用电极CE，与第一取向膜107相同地被实施摩擦处理或者光取向处理等取向处理。

接下来，参照图6，具体地说明构成像素PX的子像素P及区段像素SG的配置例、以及用于驱动该区段像素SG的像素电路CR的布局。此外，图6中，为了方便，仅示出一个像素PX。另外，区段像素SG是包括像素电极PE和像素电路CR的结构，但如以下那样，按每个区段像素SG，像素电极PE的形状大幅不同，另一方面，像素电路CR的形状除去基座部200之外相同。因此，以下，有时将对俯视时的区段像素SG的形状赋予特征的像素电极PE称为区段像素SG进行说明。

首先，对子像素P以及区段像素SG的配置例进行说明。图6中，像素PX具有SQUARE排列的四个子像素P1～P4。子像素P1例如是显示红色的子像素。子像素P2例如是显示黄绿色的子像素。子像素P3例如是显示蓝绿色的子像素。子像素P4例如是显示蓝色的子像素。

子像素P1以及P2以沿着第二方向Y相邻的方式并列配置。子像素P3以及P4以沿着第二方向Y相邻的方式并列配置。另外，子像素P1以及P4以沿着第一方向X相邻的方式并列配置。而且，子像素P2以及P3以沿着第一方向X相邻的方式并列配置。

此处，如图6所示，子像素P1由区段像素SG11～SG13构成。区段像素SG11以矩形形状形成，并在由子像素P1以及P2的分界线和子像素P1以及P4的分界线形成的子像素P1的角部配置。区段像素SG12以L字形状形成，并在与区段像素SG11相接的位置配置。区段像素SG13以L字形状形成，并在与区段像素SG12相接的位置配置。子像素P1具有：通过组合上述的区段像素SG11～SG13而形成的矩形形状。

另外，子像素P2由区段像素SG21～SG22构成。区段像素SG21以矩形形状形成，并在由子像素P1以及P2的分界线和子像素P2以及P3的分界线形成的子像素P2的角部配置。区段像素SG22以L字形状形成，并在与区段像素SG21相接的位置配置。区段像素SG23以L字形状形成，并在与区段像素SG22相接的位置配置。子像素P2具有：通过组合上述的区段像素SG21～SG23而形成的矩形形状。

另外，子像素P3由区段像素SG31～SG33构成。区段像素SG31以矩形形状形成，并在由子像素P2以及P3的分界线和子像素P3以及P4的分界线形成的子像素P3的角部配置。区段像素SG32以L字形状形成，并在与区段像素SG31相接的位置配置。区段像素SG33以L字形状形成，并在与区段像素SG32相接的位置配置。子像素P3具有：通过组合上述的区段像素SG31～SG33而形成的矩形形状。

另外，子像素P4由区段像素SG41～SG43构成。区段像素SG41以矩形形状形成，并在由子像素P1以及P4的分界线和子像素P3以及P4的分界线形成的子像素P4的角部配置。区段像素SG42以L字形状形成，并在与区段像素SG41相接的位置配置。区段像素SG43以L字形状形成，并在与区段像素SG42相接的位置配置。子像素P4具有：通过组合上述的区段像素SG41～SG43而形成的矩形形状。

此处，例如构成子像素P1的区段像素SG11～SG13形成为面积比例如成为1：2：4(＝20：21：22)。即，区段像素SG11是与3比特的面积色阶的最下位的比特(例如，2⁰)相当的显示区域。区段像素SG13是与3比特的面积色阶的最上位的比特(例如，2²)相当的显示区域。区段像素SG12是与3比特的面积色阶的中间的比特(例如，2¹)相当的显示区域。通过这些区段像素SG11～SG13的组合能够进行3比特的面积色阶显示。

此外，在本实施方式中，该面积比是基于各区段像素SG11～SG13中实质上有助于显示的区域的面积的，不包括与不助于显示的例如接触部(像素电极PE和像素电路CR连接的连接部)或者遮光层BM等重叠的区域的面积。另一方面，也能够采用例如包括接触部的各区段像素SG11～SG13的面积比为1：2：4的结构。此外，区段像素SG11～SG13的面积比的组合不限定于上述的例子。

此外，接触部是指上述的像素电极PE的下层PE1和基座部200的上层接触的接触部分以及包括该接触部分的接触孔整体。

此处，对子像素P1(区段像素SG11～SG13)进行了说明，但针对其他子像素P2～P4也相同。

此外，各子像素P1～P4分别由遮光层BM划分。同样，构成各子像素P1～P4的区段像素SG11～SG13、SG21～SG23、SG31～SG33以及SG41～SG43分别由遮光层BM划分。像这样由遮光层BM划分出的区段像素SG11～SG13、SG21～SG23、SG31～SG33以及SG41～SG43各自的形状以及尺寸相当于该区段像素SG的像素电极PE的形状以及尺寸。

另外，在图6所示的例子中，各子像素P1～P4的面积比率不同，但也可以是，通过对分别划分该各子像素P1～P4的遮光层BM(以及实现通过该各子像素P1～P4显示的颜色的彩色滤光片)的位置进行调整，来变更该子像素P1～P4各自的面积比率。

另外，图6所示的子像素P1～P4、区段像素SG11～SG13、SG21～SG23、SG31～SG33以及SG41～SG43的形状以及配置是一个例子，也可以是除了此处说明以外的说明。

接下来，对像素电路CR的布局的一个例子进行说明。图6中，在俯视时，像素电路CR形成于由虚线示出的区域。

图6所示的像素电路CR11～CR13是用于对构成子像素P1的区段像素SG11～SG13分别进行驱动的像素电路(换句话说，该区段像素SG11～SG13分别所具备的像素电路)。

在图6所示的例子中，在俯视时，像素电路CR11配置于与区段像素SG11～SG13重叠的位置。在俯视时，像素电路CR12配置于与区段像素SG11～SG13重叠的位置。在俯视时，像素电路CR13配置于与区段像素SG13重叠的位置。

另外，图6所示的像素电路CR21～CR23是用于对构成子像素P2的区段像素SG21～SG23分别进行驱动的像素电路(换句话说，该区段像素SG21～SG23分别所具备的像素电路)。

在图6所示的例子中，在俯视时，像素电路CR21配置于与区段像素SG21～SG23重叠的位置。在俯视时，像素电路CR22配置于与区段像素SG21～SG23重叠的位置。在俯视时，像素电路CR23配置于与区段像素SG23重叠的位置。

另外，图6所示的像素电路CR31～CR33是用于对构成子像素P3的区段像素SG31～SG33分别进行驱动的像素电路(换句话说，该区段像素SG31～SG33分别所具备的像素电路)。

在图6所示的例子中，在俯视时，像素电路CR31配置于与区段像素SG31～SG33重叠的位置。在俯视时，像素电路CR32配置于与区段像素SG31～SG33重叠的位置。在俯视时，像素电路CR33配置于与区段像素SG33重叠的位置。

另外，图6所示的像素电路CR41～CR43是用于对构成子像素P4的区段像素SG41～SG43分别进行驱动的像素电路(换句话说，该区段像素SG41～SG43分别所具备的像素电路)。

在图6所示的例子中，在俯视时，像素电路CR41配置于与区段像素SG41～SG43重叠的位置。在俯视时，像素电路CR42配置于与区段像素SG42以及SG43重叠的位置。在俯视时，像素电路CR43配置于与区段像素SG43重叠的位置。

即，像素电路CR在至少与由该像素电路CR驱动的区段像素SG(换句话说，具备该像素电路CR的区段像素SG)重叠的位置配置，但也可以与除该区段像素SG以外的区段像素SG(的区域)重叠。

另外，例如像素电路CR11具备上述的基座部200，在该基座部200上设置有包括贯通孔TH1、TH2而形成的接触部201。接触部201相当于与像素电极PE连接的部分(换句话说，像素电路CR11的输出节点Nout)。此外，接触部201也相同地形成于除像素电路CR11以外的其他像素电路CR所含的基座部200。

此处，像素电极PE(区段像素SG)的面积为了彩色图像(四色彩色滤光片)的色平衡而被调整尺寸以及形状，另一方面，像素电路CR与像素电极PE的配置无关地整齐地配置，像素电路CR和像素电极PE重叠的重叠状态根据场所而不同。因此，若在所有像素电路CR中将接触部201形成于相同的位置，则有时导致接触部201与像素电极PE间的边界干涉(显著接近/重叠)。

因此，在本实施方式中，各像素电路CR所包含的基座部200的面积(或者形状)根据与像素电极PE之间的位置关系而不同。

具体而言，以在俯视时形成于基座部200的接触部201不与由包括该基座部200的像素电路CR驱动的区段像素SG(像素电极PE)与和该区段像素SG邻接的其他区段像素SG(其他像素电极PE)之间的边界重叠的方式将一部分基座部200形成得比其他基座部200长。换言之，以能够在从邻接的区段像素SG间的边界分离的位置形成接触部201的方式尽可能延长形成基座部200，并且使上述的贯通孔TH1以及TH2相对于该像素电路CR偏离而形成。

在图6所示的例子中，例如在像素电路CR12中，在与像素电路CR11相同的位置形成有接触部201的情况下，存在该接触部201与区段像素SG11以及SG12之间的边界干涉的可能性。因此，在像素电路CR12中，使该像素电路CR12所含的基座部200向与区段像素SG11相反方向延伸而形成，并使接触部201(换句话说，贯通孔TH1以及TH2)的位置偏离。据此，如图6所示，相比于像素电路CR11的基座部，像素电路CR12的基座部200延长更长地形成，在俯视时，该延长部分与区段像素SG11以及SG12间的边界以不干涉的程度分离。通过这样能够在从上述边界充分分离的位置形成接触部201。

此处，对像素电路CR12进行了说明，但在图6所示的例子中，例如对像素电路CR22、CR31以及CR41所含的基座部200也同样使其延伸(换句话说，延长)形成。

另外，例如在第一方向X上邻接配置的子像素P1(区段像素SG11～SG13)的第二方向Y的长度和子像素P4(区段像素SG41～SG43)的第二方向Y的长度相同。据此，如图6所示，能够在第一方向X上并列配置构成子像素P1的区段像素SG11～SG13分别包含的基座部200所形成的接触部201和构成子像素P4的区段像素SG41～SG43分别包含的基座部200所形成的接触部201。

同样，例如在第一方向X上邻接配置的子像素P2(区段像素SG21～SG23)的第二方向Y的长度和子像素P3(区段像素SG31～SG33)的第二方向Y的长度相同。据此，如图6所示，能够在第一方向X上并列配置构成子像素P2的区段像素SG21～SG23分别包含的基座部200所形成的接触部201和构成子像素P3的区段像素SG31～SG33分别包含的基座部200所形成的接触部201。

即，在本实施方式中，通过使像素PX中在第一方向Y上邻接的两个子像素P的第二方向Y的尺寸相同，能够使接触部201分别配置在平行的直线上。

在这种情况下，配置有各像素电路CR的区域(位置)例如在第二方向Y上调整。由此，能够在俯视时，像素电路CR分别配置为沿着在第二方向Y上邻接的子像素P的边界，上述各接触部201配置为沿着各像素电极PE的端部。

具体而言，由四个子像素P1～P4构成的像素PX的第二方向Y的长度和在第二方向Y上排列的两个像素电路CR的第二方向Y的长度的合计大致相同。另外，这些在第二方向上排列的两个像素电路CR的各结构(存储器、开关SW2、SW3等)以这些像素电路CR之间作为边界点对称或者线对称地配置。由此，在第二方向Y(换句话说，上下)上邻接的子像素的边界附近配置有各个接触部201。另外，在这样的配置中，像素电极PE和像素电路CR在第二方向Y上偏离配置，但第二方向Y上的像素PX的大小和像素电路CR的大小如上述那样，因此，第二方向Y的偏离在像素PX间维持，在其他像素PX中，接触位置也如图6所示那样。

此外，像素电极PE是反射电极(不透过光的电极)，因此，像素电路CR与像素电极PE的偏离不影响显示。而且，根据图6所示的像素电极PE的形状与接触位置之间的关系，能够使接触部201沿着在第二方向Y上邻接的子像素的边界集中地配置。此外，在图6所示那样的区段像素SG(像素电极PE)的形状中，例如当在像素电路CR的相反位置配置了接触位置的情况下，与子像素中最大的像素电极PE重叠，因此，无法在该相反位置横向排列配置接触位置。另外，能够构成为，通过按每个像素电路CR调整基座部200的位置、大小，从而在第二方向Y上相邻的像素电路CR间使接触部201的第一方向X的位置一致。

此外，在图6所示的例子中，对接触部201分别在第一方向X上并列配置的情况进行了说明，例如也能够构成为，通过使在第二方向Y上邻接的两个子像素P的第一方向X的尺寸相同，从而接触部201分别在第二方向Y上并列配置。

而且，在本实施方式中，如图6所示，上述的电源线形成于由至少两个像素电路CR所夹着的位置，并由该像素电路CR共享。

具体而言，例如电源线PW1形成于由像素电路CR12及CR22与像素电路CR13及CR23夹着的位置，并分别对该像素电路CR12、CR13、CR22以及CR23供给电压。在这种情况下，像素电路CR12以及CR22以沿着第二方向Y相邻的方式并列配置，像素电路CR13以及CR23以沿着第二方向Y相邻的方式并列配置。

另外，例如电源线PW2形成于由像素电路CR11及CR21与像素电路CR31及CR41夹着的位置，并分别对该像素电路CR11、CR21、CR31以及CR41供给电源。在这种情况下，像素电路CR11以及CR21以沿着第二方向Y相邻的方式并列配置，像素电路CR31以及CR41以沿着第二方向Y相邻的方式并列配置。

而且，例如电源线PW3形成于由像素电路CR32及CR42与像素电路CR33及CR43夹着的位置，并分别对该像素电路CR32、CR33、CR42以及CR43供给电源。在这种情况下，像素电路CR32以及CR42以沿着第二方向Y相邻的方式并列配置，像素电路CR33以及CR43以沿着第二方向Y相邻的方式并列配置。

此外，如图6所示，划分像素PX、子像素P以及区段像素SG的遮光层BM包括与电源线重叠的部分和与像素电路CR重叠的部分，但特别是关于在第二方向Y上延伸的遮光层BM，与电源线重叠的部分比与像素电路CR重叠的部分长。例如，若将为了划分区段像素SG12以及SG13而在第二方向Y上延伸并在与电源线PW1重叠的位置形成的遮光层BM作为遮光部BM1，将为了划分区段像素SG11以及SG12而在第二方向Y上延伸并在与像素电路CR12重叠的位置形成的遮光层BM作为遮光部BM2，则遮光部BM1比遮光部BM2长。同样，例如，若将为了划分子像素P1以及P4而在第二方向Y上延伸并在与电源线PW2重叠的位置形成的遮光层BM作为遮光部BM3，将为了划分区段像素SG41以及SG42而在第二方向Y上延伸并在与像素电路CR31重叠的位置形成的遮光层BM作为遮光部BM4，则遮光部BM3比遮光部BM4长。

如上述那样在本实施方式中，具备：像素电路CR以及电源线，为了驱动像素而配置于下层(第一层C1)；像素电极(反射电极)PE，配置于上层(与第一层C1不同的第二层C2)并与该像素电路CR电连接；以及有机绝缘膜104，配置在该像素电路CR与该像素电极PE之间，以在有机绝缘膜104与像素电极PE之间覆盖该有机绝缘膜104的方式形成有无机绝缘膜105。

在本实施方式中，通过这样的结构，可抑制因来自有机绝缘膜104的脱气引起的气泡不良的产生。即，在本实施方式中，能够避免这样的脱气起因的不良状况，实现可靠性高的显示装置DSP。

另外，在本实施方式中，有机绝缘膜104在与像素电极PE重叠的位置具有贯通孔TH1(第一贯通孔)，无机绝缘膜105在与像素电极PE重叠的位置具有贯通孔TH2(第二贯通孔)，像素电极PE通过该贯通孔TH1以及TH2与像素电路CR电连接。在这种情况下，在俯视时，贯通孔TH1以及TH2形成于重叠的位置，在俯视时，贯通孔TH1包围贯通孔TH2。而且，像素电路CR所含的基座部200具有Ti/Al/Ti的三层层叠构造，像素电极PE具有Al/Mo的两层层叠构造。据此，能够使像素电极PE直接连接于基座部200(像素电路CR)。

即，在本实施方式中，不需要为了将像素电极PE与像素电路CR电连接而设置例如ITO那样的其他导电膜(换句话说，不需要形成该导电膜的工艺)，因此，能够简化显示装置DSP(显示面板PNL)的制造工序。

而且，在本实施方式中，按每个区段像素SG配置的像素电路CR分别所含的基座部200的俯视时的面积也可以根据按每个该区段像素SG配置的像素电极PE的边界与该基座部200之间的位置关系而不同。具体而言，一部分基座部200延长地形成，且在俯视时在从与包括该基座部200的像素电路CR连接的像素电极PE的周缘部充分分离的位置处与该像素电极PE重叠。作为其结果，不与该周缘部干涉地形成有接触部201。

在本实施方式中，通过这样的结构，能够将像素电极PE适当地连接于像素电路CR(基座部200)。

另外，在本实施方式中，在按每个区段像素SG配置的像素电路CR分别所含的基座部200形成的接触部201在相同的方向(例如，第一方向X)的直线上并列配置。而且，在本实施方式中，在俯视时，在多个像素电路CR分别所含的基座部200形成的接触部201配置为沿着与该像素电路CR电连接的像素电极PE的端部(或者子像素P的分界线)。

在本实施方式中，通过这样的结构，能够相对于像素电极PE高效地配置像素电路CR。

而且，在本实施方式中，对像素电路CR供给电压的电源线(布线)形成于由至少两个像素电路CR夹着的位置，该电源线由该至少两个像素电路CR共享，根据上述结构，能够提高布局效率(即，减少用于电源线的数量、用于电源线配置的空间，实现省空间化)。

此外，在本实施方式中，主要对采用了多个区段像素SG分别具备存储器10的MIP方式的液晶显示装置进行了说明，但本实施方式也可以在不采用该MIP方式的其他液晶显示装置中应用。具体而言，本实施方式例如图7所示，也可以在开关SW1是驱动像素的驱动晶体管、且该开关SW1的第二电极E2(漏电极)直接连接于像素电极PE(即，来自信号线S的像素信号直接施加于像素电极PE)那样的液晶显示装置中应用。此外，图7中，省略图4所示的保护电极105，像素电极PE例如由ITO或者IZO等透明的导电材料形成。将这样的液晶显示装置所具备的显示面板PNL称为透射式显示面板。

而且，本实施方式只要为如上述那样通过利用无机绝缘膜105遮挡来自有机绝缘膜104的脱气来避免因该脱气引起的不良状况的结构，则也可以在除具有液晶层的显示装置(换句话说，液晶显示装置)以外的其他显示装置中应用。

对本实用新型的几个实施方式进行了说明，但这些实施方式是作为例子而提示的，不是想要限定实用新型的范围。这些实施方式能够以其他各种形式实施，能够在不脱离实用新型的主旨的范围内进行各种省略、置换、变更。这些实施方式、其变形包含于实用新型的范围、主旨，同样包含于权利要求书记载的实用新型和与其等同的范围。

Claims (16)

1.一种显示装置，其特征在于，在具备像素的所述显示装置中，具备：

像素电路，配置在第一层，并驱动所述像素；

像素电极，配置在与所述第一层不同的第二层，并与所述像素电路电连接；

有机绝缘膜，配置在所述像素电路与所述像素电极之间；以及

无机绝缘膜，在所述有机绝缘膜与所述像素电极之间覆盖所述有机绝缘膜。

2.根据权利要求1所述的显示装置，其特征在于，

所述有机绝缘膜在与所述像素电极重叠的位置具有第一贯通孔，

所述无机绝缘膜在与所述像素电极重叠的位置具有第二贯通孔，

所述像素电极通过所述第一贯通孔及所述第二贯通孔与所述像素电路电连接。

3.根据权利要求2所述的显示装置，其特征在于，

所述第一贯通孔及所述第二贯通孔在俯视时形成在重叠的位置，

在俯视时，所述第一贯通孔包围所述第二贯通孔。

4.根据权利要求3所述的显示装置，其特征在于，

所述像素电路包括基座部，

所述基座部具有钛、铝及钛的三层层叠构造，

所述像素电极具有铝及钼的两层层叠构造，

所述像素电极直接连接于所述基座部。

5.根据权利要求4所述的显示装置，其特征在于，

所述像素电路以及所述像素电极按每个所述像素配置，

俯视时的按每个所述像素配置的像素电路分别包含的基座部的面积根据所述基座部与按每个该像素所配置的像素电极的边界之间的位置关系而不同。

6.根据权利要求5所述的显示装置，其特征在于，

在所述基座部形成有与所述像素电极接触的接触部，

所述基座部进行延伸，以使所述接触部能够形成于在俯视时从与包括该基座部的像素电路连接的像素电极和与该像素电极邻接的像素电极之间的边界分离的位置。

7.根据权利要求6所述的显示装置，其特征在于，

按每个所述像素配置的像素电路分别包含的基座部所形成的接触部在同一方向上并列配置。

8.根据权利要求7所述的显示装置，其特征在于，

在俯视时，在所述像素电路分别包含的基座部形成的接触部以沿着与该像素电路电连接的像素电极的端部的方式配置。

9.根据权利要求1至8中任一项所述的显示装置，其特征在于，

所述显示装置还具备对所述像素电路供给电压的布线，

所述布线形成在至少两个所述像素电路所夹着的位置，并由该至少两个像素电路共享。

10.根据权利要求1至8中任一项所述的显示装置，其特征在于，

所述显示装置还具备液晶层，所述液晶层配置在所述像素电极的与所述无机绝缘膜不同的一侧。

11.根据权利要求10所述的显示装置，其特征在于，

所述像素包括写入像素信号的存储器。

12.根据权利要求1所述的显示装置，其特征在于，

所述有机绝缘膜在与所述像素电极重叠的位置具有贯通孔，

所述无机绝缘膜覆盖所述有机绝缘膜的上表面以及所述贯通孔的周壁而形成，

所述像素电极通过由所述无机绝缘膜覆盖的贯通孔而与所述像素电路电连接。

13.根据权利要求12所述的显示装置，其特征在于，

所述像素电路包括基座部，

所述像素电极直接连接于所述基座部。

14.根据权利要求13所述的显示装置，其特征在于，

所述基座部具有至少由钛、铝构成的单层膜或者由包含钛、铝的合金层构成的两层构造，

所述像素电极具有至少由铝构成的单层膜或者由包含铝的合金层构成的两层层叠构造，

所述像素电极的铝不通过其他金属层而与所述基座部的钛连接。

15.根据权利要求1所述的显示装置，其特征在于，

至少一对像素电路在第二方向上并列配置，该像素电路分别包含的基座部的形状不同，但是该基座部各自的接触部的第一方向的位置一致地形成。

16.根据权利要求15所述的显示装置，其特征在于，

所述接触部各自的形状相同。

Images