JP4428330B2 - 電気光学装置、および電子機器 - Google Patents
電気光学装置、および電子機器 Download PDFInfo
- Publication number
- JP4428330B2 JP4428330B2 JP2005281398A JP2005281398A JP4428330B2 JP 4428330 B2 JP4428330 B2 JP 4428330B2 JP 2005281398 A JP2005281398 A JP 2005281398A JP 2005281398 A JP2005281398 A JP 2005281398A JP 4428330 B2 JP4428330 B2 JP 4428330B2
- Authority
- JP
- Japan
- Prior art keywords
- pixels
- line
- address
- electro
- optical device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/04—Partial updating of the display screen
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、電気光学装置および電子機器に関する。
従来より、液晶を利用して画像を表示する液晶装置などの電気光学装置が知られている。この液晶装置は、液晶パネルと、照明装置としてのバックライトと、からなる。液晶パネルは、複数の画素を有する表示領域と、この表示領域の周辺に設けられて画素を駆動する走査線駆動回路およびデータ線駆動回路と、を備えている。複数の画素は、赤（Ｒ）のカラーフィルタを有する画素と、緑（Ｇ）のカラーフィルタを有する画素と、青（Ｂ）のカラーフィルタを有する画素と、の３種類の画素を含んでいる。
液晶パネルは、スイッチング素子としての薄膜トランジスタ（以降、ＴＦＴと呼ぶ）が画素に対応して配置された素子基板と、この素子基板に対向配置された対向基板と、素子基板および対向基板の間に挟持された電気光学物質としての液晶と、から構成されている。
素子基板は、所定間隔おきに設けられた複数の走査線と、これら走査線に略直交しかつ所定間隔おきに設けられた複数のデータ線と、各走査線と各データ線との交差に対応して設けられたＴＦＴおよび画素電極と、を備えている。
対向基板は、画素電極に対向して設けられた対向電極を備えている。
対向基板は、画素電極に対向して設けられた対向電極を備えている。
各画素は、上述のＴＦＴ、画素電極、および対向電極のほか、蓄積容量で構成される。
ＴＦＴのゲートには、走査線が接続され、ＴＦＴのソースには、データ線が接続され、ＴＦＴのドレインには、画素電極および蓄積容量が接続されている。
ＴＦＴのゲートには、走査線が接続され、ＴＦＴのソースには、データ線が接続され、ＴＦＴのドレインには、画素電極および蓄積容量が接続されている。
以上の液晶装置は、以下のように動作する。すなわち、走査線駆動回路から選択電圧を走査線に線順次で供給することで、ある走査線に係る画素を全て選択する。そして、これら画素の選択に同期して、データ線駆動回路からデータ線に画像信号を供給する。これにより、走査線駆動回路およびデータ線駆動回路で選択された画素に、データ線からスイッチング素子を介して画像信号が供給されて、画像データが画素電極に書き込まれる。
画素電極に画像データが書き込まれると、この画素電極と対向電極とに印加された電圧の電位差により、液晶に駆動電圧が印加される。したがって、画像信号の電圧レベルを変化させることで、液晶の配向や秩序を変化させて、各画素の光変調による階調表示を行う。
なお、液晶に印加される駆動電圧は、蓄積容量により、画像データが書き込まれる期間よりも３桁も長い期間に亘って保持される。
なお、液晶に印加される駆動電圧は、蓄積容量により、画像データが書き込まれる期間よりも３桁も長い期間に亘って保持される。
ところで、近年、電気光学装置の省電力化が要請されている。このため、データ線に略平行に、走査線で選択可能な領域を指定するアドレス線を設けた電気光学装置がある（特許文献１参照）。
特許文献１で示された電気光学装置では、走査線で選択可能な領域をアドレス線で指定する。このため、選択した領域の画素のみに画像信号を供給して、省電力化を実現できる。例えば、静止画像中にカーソルを移動させて表示する場合、カーソルを移動表示する画素が属する領域をアドレス線で指定する。そして、このカーソルを移動表示する画素、つまり表示画像が変化する画素には、フレームごとに画像信号を供給し、静止画像を表示する画素、つまり表示画像が変化しない画素には、２フレームに１度、画像信号を供給する。この場合、全ての画素にフレームごとに画像信号を供給する場合と比べて、省電力化を実現できる。
特許第３４２８５９３号公報
ところで、以上のような電気光学装置では、周期的に配列された３種類の画素をまとめて１つのブロックとし、隣り合うブロックの境界にアドレス線が設けられている。このため、アドレス線を挟んで隣り合う画素の間隔は、アドレス線を挟まないで隣り合う画素の間隔より広い。
また、アドレス線は、３種類の画素のうち特定の２種類の画素の間に設けられる。例えば１つのブロックが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順番に配列された３種類の画素からなる場合、アドレス線は、赤（Ｒ）の画素と青（Ｂ）の画素との間に設けられる。
また、アドレス線は、３種類の画素のうち特定の２種類の画素の間に設けられる。例えば１つのブロックが赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順番に配列された３種類の画素からなる場合、アドレス線は、赤（Ｒ）の画素と青（Ｂ）の画素との間に設けられる。
以上のように、アドレス線は、３種類の画素のうち特定の２種類の画素の間に設けられるため、この特定の２種類の画素の間隔は、他の隣り合う画素の間隔より広い。したがって、この特定の２種類の画素にのみ表示の偏りが集中し、固有の縞模様や斑模様が発生して画質が低下するという問題があった。
本発明は、上述の事情に鑑みてなされたもので、省電力化を実現できるとともに画質を向上できる電気光学装置、および電子機器を提供することを目的とする。
本発明の電気光学装置は、複数の走査線と、これら複数の走査線に交差する複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に対応して設けられた複数の画素と、を備え、前記複数の画素は、複数種類のカラーフィルタを有する電気光学装置であって、前記走査線で選択される領域を指定するアドレス線をさらに備え、前記アドレス線は、前記データ線に沿って延びるアドレス幹線と、このアドレス幹線から前記走査線に沿って延びるアドレス枝線と、を備え、前記複数の画素のうち前記アドレス幹線を挟んで隣り合う画素と前記複数の画素のうち前記アドレス幹線を挟まないで隣り合う画素と、を備え、前記複数の画素のうち前記アドレス幹線を挟んで隣り合う画素の間隔は前記アドレス幹線を挟まないで隣り合う画素の間隔より広く、前記複数の画素のうち前記アドレス幹線を挟んで隣り合うものを特定画素群とすると、少なくとも２つの特定画素群同士では、前記カラーフィルタの色の配列が互いに異なることを特徴とする。
この発明によれば、走査線で選択される領域を指定するアドレス線をアドレス幹線およびアドレス枝線で構成したので、例えば、表示画像が変化する領域をアドレス線で指定することで、省電力化を実現できる。
また、少なくとも２つの特定画素群同士では、カラーフィルタの色の配列を互いに異なるようにしたので、アドレス線を設けても、間隔の広くなる２つの画素の種類が異なり、表示の偏りを分散できる。よって、固有の縞模様や斑模様の発生を抑制して、画質を向上できる。
また、少なくとも２つの特定画素群同士では、カラーフィルタの色の配列を互いに異なるようにしたので、アドレス線を設けても、間隔の広くなる２つの画素の種類が異なり、表示の偏りを分散できる。よって、固有の縞模様や斑模様の発生を抑制して、画質を向上できる。
本発明の電気光学装置では、前記カラーフィルタの種類の数と、前記アドレス幹線で指定される領域の前記アドレス幹線に交差する方向に並んだ画素の数とは、互いに素な関係であることが好ましい。
互いに素とは、２つの数の最大公約数が“１”であることをいう。
カラーフィルタの色の配列が同一となる特定画素群の出現周期は、カラーフィルタの種類の数と、アドレス幹線で指定される領域の当該アドレス幹線に交差する方向に並んだ画素の数と、の最小公倍数となる。
そこで、この発明によれば、カラーフィルタの種類の数と、アドレス幹線で指定される領域の当該アドレス幹線に交差する方向に並んだ画素の数とを、互いに素な関係とした。よって、カラーフィルタの色の配列が同一となる特定画素群の出現周期を大きくでき、表示の偏りをより分散できる。
本発明の電気光学装置では、前記複数の画素のうち前記複数種類のカラーフィルタを有した複数種類の画素は、アドレス幹線に交差する方向に順番に配列されることが好ましい。
本発明の電気光学装置では、前記複数種類の画素は、赤のカラーフィルタ、緑のカラーフィルタ、および青のカラーフィルタのいずれかを有する３種類の画素であり、前記アドレス幹線で指定される領域の前記アドレス幹線に交差する方向に並んだ画素の数は８であることが好ましい。
本発明の電気光学装置では、前記複数の画素はそれぞれ画素電極を有し、前記画素電極はアドレス幹線の直上には形成されていないことが好ましい。
互いに素とは、２つの数の最大公約数が“１”であることをいう。
カラーフィルタの色の配列が同一となる特定画素群の出現周期は、カラーフィルタの種類の数と、アドレス幹線で指定される領域の当該アドレス幹線に交差する方向に並んだ画素の数と、の最小公倍数となる。
そこで、この発明によれば、カラーフィルタの種類の数と、アドレス幹線で指定される領域の当該アドレス幹線に交差する方向に並んだ画素の数とを、互いに素な関係とした。よって、カラーフィルタの色の配列が同一となる特定画素群の出現周期を大きくでき、表示の偏りをより分散できる。
本発明の電気光学装置では、前記複数の画素のうち前記複数種類のカラーフィルタを有した複数種類の画素は、アドレス幹線に交差する方向に順番に配列されることが好ましい。
本発明の電気光学装置では、前記複数種類の画素は、赤のカラーフィルタ、緑のカラーフィルタ、および青のカラーフィルタのいずれかを有する３種類の画素であり、前記アドレス幹線で指定される領域の前記アドレス幹線に交差する方向に並んだ画素の数は８であることが好ましい。
本発明の電気光学装置では、前記複数の画素はそれぞれ画素電極を有し、前記画素電極はアドレス幹線の直上には形成されていないことが好ましい。
本発明の電子機器は、上述の電気光学装置を備えたことを特徴とする。
この発明によれば、上述した効果と同様の効果がある。
この発明によれば、上述した効果と同様の効果がある。
以下、本発明の実施形態を図面に基づいて説明する。なお、以下の実施形態および変形例の説明にあたって、同一構成要件については同一符号を付し、その説明を省略もしくは簡略化する。
＜実施形態＞
図１は、本発明の一実施形態に係る電気光学装置１の構成を示すブロック図である。
電気光学装置１は、液晶パネルＡＡからなる。
この液晶パネルＡＡは、複数の画素５０を有する表示領域Ａと、この表示領域Ａの周辺に設けられて画素５０を駆動する走査線駆動回路１０、データ線駆動回路２０、および駆動信号供給回路３０と、を備えている。
＜実施形態＞
図１は、本発明の一実施形態に係る電気光学装置１の構成を示すブロック図である。
電気光学装置１は、液晶パネルＡＡからなる。
この液晶パネルＡＡは、複数の画素５０を有する表示領域Ａと、この表示領域Ａの周辺に設けられて画素５０を駆動する走査線駆動回路１０、データ線駆動回路２０、および駆動信号供給回路３０と、を備えている。
液晶パネルＡＡには、図１中水平方向（Ｘ方向）に延びるアドレス線１１および走査線１２からなる一対の配線と、同じく図１中水平方向（Ｘ方向）に延びる第１駆動線３１および第２駆動線３２からなる一対の配線とが、所定間隔おきに交互に設けられている。また、これらアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２に交差して、図１中上下方向（Ｙ方向）に延びる第１データ線２１および第２データ線２２が所定間隔おきに交互に設けられている。
画素５０は、これらアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２と、第１データ線２１および第２データ線２２との交差部に設けられている。
走査線駆動回路１０は、走査線１２で選択される領域を指定するＸ信号（アドレス信号）を各アドレス線１１に供給するとともに、画素５０を選択するＹ信号（走査信号）を線順次で各走査線１２に供給する。これにより、表示領域ＡをＸ方向およびＹ方向に沿って複数の領域に分割しておき、Ｘ信号（アドレス信号）により、Ｘ方向に沿って分割された領域を指定し、Ｙ信号（走査信号）により、Ｙ方向に沿って分割された領域を指定する。
データ線駆動回路２０は、画像信号を各第１データ線２１に供給するとともに、この画像信号を反転した反転画像信号を各第２データ線２２に供給する。
駆動信号供給回路３０は、交流の駆動信号を各第１駆動線３１に供給するとともに、この駆動信号を反転した反転駆動信号を各第２駆動線３２に供給する。
データ線駆動回路２０は、画像信号を各第１データ線２１に供給するとともに、この画像信号を反転した反転画像信号を各第２データ線２２に供給する。
駆動信号供給回路３０は、交流の駆動信号を各第１駆動線３１に供給するとともに、この駆動信号を反転した反転駆動信号を各第２駆動線３２に供給する。
図２は、画素５０のトランジスタレベルの回路図である。図３は、液晶パネルＡＡの拡大平面図である。
画素５０は、メモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、第２トランスファゲート５５、および、液晶セル５６を備えている。
画素５０は、メモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、第２トランスファゲート５５、および、液晶セル５６を備えている。
メモリセル５１は、２つのインバータ５１１、５１２をループ接続して構成されている。すなわち、インバータ５１１の入力端は、インバータ５１２の出力端に接続され、インバータ５１１の出力端は、インバータ５１２の入力端に接続されている。ここで、メモリセル５１のうち、インバータ５１１の入力端つまりインバータ５１２の出力端を、端子Ｐ１とし、インバータ５１１の出力端つまりインバータ５１２の入力端を端子Ｐ２とする。
第１スイッチング回路５２は、アドレス線１１からのＸ信号（アドレス信号）および走査線１２からのＹ信号（走査信号）に従って、第１データ線２１からの画像信号をメモリセル５１の端子Ｐ１に供給する。
具体的には、この第１スイッチング回路５２は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２２とが、直列に接続されて構成されている。
ＴＦＴ５２１のゲートは、走査線１２に接続され、ソースは、第１データ線２１に接続されている。ＴＦＴ５２２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５２１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ１に接続されている。
具体的には、この第１スイッチング回路５２は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５２２とが、直列に接続されて構成されている。
ＴＦＴ５２１のゲートは、走査線１２に接続され、ソースは、第１データ線２１に接続されている。ＴＦＴ５２２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５２１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ１に接続されている。
第２スイッチング回路５３は、アドレス線１１からのＸ信号（アドレス信号）および走査線１２からのＹ信号（走査信号）に従って、第２データ線２２からの反転画像信号をメモリセル５１の端子Ｐ２に供給する。
具体的には、この第２スイッチング回路５３は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３２とが、直列に接続されて構成されている。
ＴＦＴ５３１のゲートは、走査線１２に接続され、ソースは、第２データ線２２に接続されている。ＴＦＴ５３２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５３１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ２に接続されている。
具体的には、この第２スイッチング回路５３は、Ｙ信号（走査信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３１と、Ｘ信号（アドレス信号）に従ってオン／オフ状態となるｎＭＯＳ構造のＴＦＴ５３２とが、直列に接続されて構成されている。
ＴＦＴ５３１のゲートは、走査線１２に接続され、ソースは、第２データ線２２に接続されている。ＴＦＴ５３２のゲートは、アドレス線１１に接続され、ソースは、ＴＦＴ５３１のドレインに接続され、ドレインは、メモリセル５１の端子Ｐ２に接続されている。
液晶セル５６は、画素電極５６１と、この画素電極５６１に対向配置された対向電極５６２と、これら画素電極５６１および対向電極５６２の間に挟持された液晶層と、を備えている。
第１トランスファゲート５４は、ＣＭＯＳ（相補型）構造であり、メモリセル５１からの制御信号に従って、第１駆動線３１からの駆動信号を液晶セル５６の画素電極５６１に供給する。
具体的には、第１トランスファゲート５４の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第１駆動線３１に接続され、出力端子は、画素電極５６１に接続されている。
具体的には、第１トランスファゲート５４の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第１駆動線３１に接続され、出力端子は、画素電極５６１に接続されている。
第２トランスファゲート５５は、ＣＭＯＳ（相補型）構造であり、メモリセル５１からの制御信号に従って、第２駆動線３２からの反転駆動信号を液晶セル５６の画素電極５６１に供給する。
具体的には、第２トランスファゲート５５の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第２駆動線３２に接続され、出力端子は、画素電極５６１に接続されている。
具体的には、第２トランスファゲート５５の制御端子は、メモリセル５１の端子Ｐ１、Ｐ２に接続され、入力端子は、第２駆動線３２に接続され、出力端子は、画素電極５６１に接続されている。
以上の電気光学装置１は、以下のように動作する。
すなわち、走査線駆動回路１０からＸ信号（アドレス信号）を各アドレス線１１に供給して表示領域Ａの特定の領域を指定するとともに、Ｙ信号（走査信号）を線順次で各走査線１２に供給する。
すると、Ｘ信号（アドレス信号）により、表示領域Ａの特定の領域にある画素５０のＴＦＴ５２２、５３２がオン状態となる。また、Ｙ信号（走査信号）により、ある走査線に係る画素５０のＴＦＴ５２１、５３１がオン状態となる。
これにより、ある走査線１２に係る画素５０のうち特定の領域に含まれるものを全て選択する。
すなわち、走査線駆動回路１０からＸ信号（アドレス信号）を各アドレス線１１に供給して表示領域Ａの特定の領域を指定するとともに、Ｙ信号（走査信号）を線順次で各走査線１２に供給する。
すると、Ｘ信号（アドレス信号）により、表示領域Ａの特定の領域にある画素５０のＴＦＴ５２２、５３２がオン状態となる。また、Ｙ信号（走査信号）により、ある走査線に係る画素５０のＴＦＴ５２１、５３１がオン状態となる。
これにより、ある走査線１２に係る画素５０のうち特定の領域に含まれるものを全て選択する。
そして、これら画素５０の選択に同期して、データ線駆動回路２０から第１データ線２１および第２データ線２２に画像信号および反転画像信号を供給する。すると、画像信号および反転画像信号は、選択した画素５０のメモリセル５１に書き込まれるとともに、トランスファゲート５４、５５の制御端子に供給される。
これにより、第１トランスファゲート５４または第２トランスファゲート５５が選択的にオン状態となり、第１駆動線３１からの駆動信号または第２駆動線３２からの反転駆動信号が画素電極５６１に書き込まれる。
これにより、第１トランスファゲート５４または第２トランスファゲート５５が選択的にオン状態となり、第１駆動線３１からの駆動信号または第２駆動線３２からの反転駆動信号が画素電極５６１に書き込まれる。
画素電極５６１に画像信号または反転画像信号が書き込まれると、この画素電極５６１と対向電極５６２との電位差により、液晶に駆動電圧が印加される。これにより、液晶の配向や秩序を変化させて、各画素５０の光変調による表示を行う。
なお、画像信号および反転画像信号は、メモリセル５１により保持されて、これにより、液晶に印加される駆動電圧も、次のフレームの書込みまで保持される。
なお、画像信号および反転画像信号は、メモリセル５１により保持されて、これにより、液晶に印加される駆動電圧も、次のフレームの書込みまで保持される。
また、電気光学装置１によれば、上述のように表示領域Ａの全面に表示する全画面表示に限らず、表示領域Ａの一部にのみ表示するパーシャル表示も可能である。
すなわち、パーシャル表示モードでは、Ｘ信号（アドレス信号）およびＹ信号（走査信号）により、表示領域Ａを分割して形成された複数の領域のうち特定の領域を指定し、この指定した領域においてのみ、表示を行う。
これにより、パーシャル表示モードでは、省電力化を図ることができる。
すなわち、パーシャル表示モードでは、Ｘ信号（アドレス信号）およびＹ信号（走査信号）により、表示領域Ａを分割して形成された複数の領域のうち特定の領域を指定し、この指定した領域においてのみ、表示を行う。
これにより、パーシャル表示モードでは、省電力化を図ることができる。
図４は、液晶パネルＡＡの平面図である。図５は、液晶パネルＡＡの部分断面図である。図６は、液晶パネルＡＡにおける画素電極と各配線との関係を示す斜視図である。
ここで、図５は、第１トランスファゲート５４または第２トランスファゲート５５と、画素電極５６１と、を含む断面図である。
ここで、図５は、第１トランスファゲート５４または第２トランスファゲート５５と、画素電極５６１と、を含む断面図である。
上述の液晶パネルＡＡは、図５に示すように、画素５０に対応してスイッチング素子としての画素トランジスタ５９が複数配置された素子基板６０と、この素子基板６０に対向配置された対向基板７０と、素子基板６０および対向基板７０の間に挟持された液晶と、から構成されている。
図４に示すように、素子基板６０には、図４中水平方向に延びるアドレス線１１、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成され、さらに、画素５０に対応して、画素回路５７が形成されている。
画素回路５７は、複数の画素トランジスタ５９と、画素電極５６１とを含んで構成されるが、以降、これら画素回路５７を構成する回路素子のうち画素電極５６１を除いたものを、回路素子群５８と呼ぶ。
すると、回路素子群５８は、具体的には、上述のメモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、および第２トランスファゲート５５で構成されている。
このような回路素子群５８は、以上のアドレス線１１、走査線１２、第１駆動線３１、第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、第１データ線２１、および第２データ線２２の交差に対して、一定の位置に設けられている。
画素回路５７は、複数の画素トランジスタ５９と、画素電極５６１とを含んで構成されるが、以降、これら画素回路５７を構成する回路素子のうち画素電極５６１を除いたものを、回路素子群５８と呼ぶ。
すると、回路素子群５８は、具体的には、上述のメモリセル５１、第１スイッチング回路５２、第２スイッチング回路５３、第１トランスファゲート５４、および第２トランスファゲート５５で構成されている。
このような回路素子群５８は、以上のアドレス線１１、走査線１２、第１駆動線３１、第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、第１データ線２１、および第２データ線２２の交差に対して、一定の位置に設けられている。
また、アドレス線１１は、第１データ線２１および第２データ線２２に沿って延びるアドレス幹線１１１と、このアドレス幹線１１１から走査線１２に沿って延びるアドレス枝線１１２と、を備えている。
本実施形態において、画素トランジスタ５９は、プレーナ型ポリシリコンＴＦＴであり、各画素５０は、このＴＦＴを複数含んで構成されている。
具体的には、上述の第１スイッチング回路５２を構成するＴＦＴ５２１、５２２、第２スイッチング回路５３を構成するＴＦＴ５３１、５３２、メモリセル５１のインバータ５１１、５１２を構成するＴＦＴ、第１トランスファゲート５４を構成するＴＦＴ、および、第２トランスファゲート５５を構成するＴＦＴは、プレーナ型ポリシリコンＴＦＴで形成されている。
具体的には、上述の第１スイッチング回路５２を構成するＴＦＴ５２１、５２２、第２スイッチング回路５３を構成するＴＦＴ５３１、５３２、メモリセル５１のインバータ５１１、５１２を構成するＴＦＴ、第１トランスファゲート５４を構成するＴＦＴ、および、第２トランスファゲート５５を構成するＴＦＴは、プレーナ型ポリシリコンＴＦＴで形成されている。
まず、素子基板６０について説明する。
素子基板６０は、図５に示すように、ガラス基板６８を有し、このガラス基板６８上のＴＦＴが形成される領域には、ｐ−Ｓｉ（多結晶シリコン）およびｎ＋ｐ−Ｓｉからなる半導体層６１が形成されている。
半導体層６１上およびガラス基板６８上には、表示領域Ａの全面に亘ってゲート絶縁膜６２が形成されている。
素子基板６０は、図５に示すように、ガラス基板６８を有し、このガラス基板６８上のＴＦＴが形成される領域には、ｐ−Ｓｉ（多結晶シリコン）およびｎ＋ｐ−Ｓｉからなる半導体層６１が形成されている。
半導体層６１上およびガラス基板６８上には、表示領域Ａの全面に亘ってゲート絶縁膜６２が形成されている。
ゲート絶縁膜６２上には、半導体層６１に対向して、ゲート電極５９１が形成されている。
また、ゲート絶縁膜６２上には、上述のアドレス線１１を構成するアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成されている。
なお、図示しないが、図５のゲート電極５９１には、上述の端子Ｐ１や端子Ｐ２からの配線が接続されている。
また、ゲート絶縁膜６２上には、上述のアドレス線１１を構成するアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２のほか、高電位電源線Ｖｄｄおよび低電位電源線Ｖｓｓが形成されている。
なお、図示しないが、図５のゲート電極５９１には、上述の端子Ｐ１や端子Ｐ２からの配線が接続されている。
ゲート電極５９１、アドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２、高電位電源線Ｖｄｄ、低電位電源線Ｖｓｓ、およびゲート絶縁膜６２上には、層間絶縁膜６３が被覆されている。
ゲート絶縁膜６２および層間絶縁膜６３には、半導体層６１と後述のソース電極５９２とを電気的に接続するためのコンタクトホール６２１と、半導体層６１と後述のドレイン電極５９３とを電気的に接続するためのコンタクトホール６２２と、が形成されている。
層間絶縁膜６３上には、ソース電極５９２およびドレイン電極５９３が形成されている。
ドレイン電極５９３は、後述のコンタクトホール６４１が形成される位置まで延長されている。また、層間絶縁膜６３上には、上述の第１データ線２１および第２データ線２２が形成されている。
なお、図示しないが、図５のソース電極５９２には、上述の第１駆動線３１や第２駆動線３２が接続されている。
以上により、回路素子群５８が形成されている。
ドレイン電極５９３は、後述のコンタクトホール６４１が形成される位置まで延長されている。また、層間絶縁膜６３上には、上述の第１データ線２１および第２データ線２２が形成されている。
なお、図示しないが、図５のソース電極５９２には、上述の第１駆動線３１や第２駆動線３２が接続されている。
以上により、回路素子群５８が形成されている。
また、以上により、図６に示すように、第１データ線２１および第２データ線２２は、層間絶縁膜６３を挟んで、上述のアドレス枝線１１２、走査線１２、第１駆動線３１、および第２駆動線３２、高電位電源線Ｖｄｄ、および低電位電源線Ｖｓｓに対して交差することとなる。
層間絶縁膜６３上には、図５および図６に示すように、回路素子群５８の８列ごとに、アドレス線１１を構成するアドレス幹線１１１が形成されている。アドレス幹線１１１とアドレス枝線１１２とは、その交差部において、層間絶縁膜６３を貫通するコンタクト１１３で電気的に接続されている。
これにより、各アドレス線１１は、当該アドレス幹線１１１の両側に４列ずつ配置された画素回路５７にＸ信号（アドレス信号）を供給して、走査線１２で選択される領域として８列の画素５０を指定可能である。
これにより、各アドレス線１１は、当該アドレス幹線１１１の両側に４列ずつ配置された画素回路５７にＸ信号（アドレス信号）を供給して、走査線１２で選択される領域として８列の画素５０を指定可能である。
ソース電極５９２、ドレイン電極５９３、第１データ線２１、第２データ線２２、アドレス幹線１１１および層間絶縁膜６３上には、絶縁膜としての平坦化膜６４が形成されている。
平坦化膜６４には、ドレイン電極５９３と後述の画素電極５６１とを電気的に接続するためのコンタクトホール６４１が形成されている。
平坦化膜６４には、ドレイン電極５９３と後述の画素電極５６１とを電気的に接続するためのコンタクトホール６４１が形成されている。
平坦化膜６４上には、コンタクトホール６４１が形成された領域を除いて、画素電極５６１が形成される領域の全面に亘って、入射光を反射する反射膜６５が形成されている。
この反射膜６５上およびコンタクトホール６４１から露出するドレイン電極５９３には、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極からなる上述の画素電極５６１が形成されている。この画素電極５６１は、コンタクトホール６４１の内部も被覆しており、これにより、ドレイン電極５９３に電気的に接続されている。
画素電極５６１上には、ポリイミド膜などの有機膜からなる配向膜（図示省略）が形成されている。
この反射膜６５上およびコンタクトホール６４１から露出するドレイン電極５９３には、ＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明電極からなる上述の画素電極５６１が形成されている。この画素電極５６１は、コンタクトホール６４１の内部も被覆しており、これにより、ドレイン電極５９３に電気的に接続されている。
画素電極５６１上には、ポリイミド膜などの有機膜からなる配向膜（図示省略）が形成されている。
上述のように、回路素子群５８が形成される層には、アドレス線１１のアドレス幹線１１１が回路素子群５８の８列ごとに形成されるため、回路素子群５８の幅をａ１とし、アドレス幹線１１１が形成される間隔の幅をｃとすると、回路素子群５８の８列ごとの幅は、８（ａ１）＋ｃとなる。
画素電極５６１は、それぞれ、回路素子群５８に対応して形成されている。具体的には、画素電極５６１は、アドレス線１１のアドレス幹線１１１の直上には形成されず、各回路素子群５８の直上にのみ形成されており、画素電極５６１の８列ごとの幅は、８（ａ１）＋ｃとなる。
画素電極５６１は、それぞれ、回路素子群５８に対応して形成されている。具体的には、画素電極５６１は、アドレス線１１のアドレス幹線１１１の直上には形成されず、各回路素子群５８の直上にのみ形成されており、画素電極５６１の８列ごとの幅は、８（ａ１）＋ｃとなる。
したがって、図４に示すように、回路素子群５８に対する画素電極５６１の相対位置は、等しい。
なお、回路素子群５８の長さをａ２、画素電極５６１の長さをｂ２とすると、ａ２とｂ２は等しくなっている。
なお、回路素子群５８の長さをａ２、画素電極５６１の長さをｂ２とすると、ａ２とｂ２は等しくなっている。
次に、対向基板７０について説明する。
対向基板７０は、ガラス基板７４を有し、このガラス基板７４のうち画素電極５６１の境界に対向する位置には、ブラックマトリクスを成す遮光膜７１が形成されている。
ガラス基板７４および遮光膜７１上には、カラーフィルタの着色層７２が形成されている。
カラーフィルタの着色層７２上には、画素電極５６１に対向するＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなる対向電極５６２が形成されている。対向電極５６２上には、配向膜（図示省略）が形成されている。
対向基板７０は、ガラス基板７４を有し、このガラス基板７４のうち画素電極５６１の境界に対向する位置には、ブラックマトリクスを成す遮光膜７１が形成されている。
ガラス基板７４および遮光膜７１上には、カラーフィルタの着色層７２が形成されている。
カラーフィルタの着色層７２上には、画素電極５６１に対向するＩＴＯ（Indium Tin Oxide）やＩＺＯ（Indium Zinc Oxide）などの透明導電膜からなる対向電極５６２が形成されている。対向電極５６２上には、配向膜（図示省略）が形成されている。
素子基板６０と対向基板７０との間には、液晶層が形成され、この液晶層は、素子基板６０および対向基板７０の周囲に形成された図示しないシール材により封止されている。
素子基板６０および対向基板７０の表面には、図示しない位相差板や偏光板が設けられている。
図７は、表示領域Ａの模式図である。
表示領域Ａは、複数の画素５０がマトリクス状に配列されて構成され、複数の画素５０は、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒ、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇ、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂの順にストライプ状に配列されている。そして、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブ画素で１画素を構成する。
また、アドレス幹線１１１は、画素５０の８列ごとに形成されおり、アドレス幹線１１１を挟んで隣り合う画素５０の間隔は、幅ｃだけ他の画素５０の間隔より広くなっている。
表示領域Ａは、複数の画素５０がマトリクス状に配列されて構成され、複数の画素５０は、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒ、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇ、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂの順にストライプ状に配列されている。そして、赤（Ｒ）、緑（Ｇ）、青（Ｂ）のサブ画素で１画素を構成する。
また、アドレス幹線１１１は、画素５０の８列ごとに形成されおり、アドレス幹線１１１を挟んで隣り合う画素５０の間隔は、幅ｃだけ他の画素５０の間隔より広くなっている。
ここで、複数の画素５０のうちアドレス幹線１１１を挟んで隣り合うものを特定画素群５０１とすると、特定画素群５０１同士は、カラーフィルタの着色層７２の色の配列が互いに異なる。
具体的には、複数の画素５０のうちアドレス幹線１１１Ａを挟んで隣り合うものは、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇと、である。また、複数の画素５０のうちアドレス幹線１１１Ｂを挟んで隣り合うものは、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂと、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、である。
また、複数の画素５０のうちアドレス幹線１１１Ａを挟んで隣り合う特定画素群５０１Ａは、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇと、から構成されている。一方、複数の画素５０のうちアドレス幹線１１１Ｂを挟んで隣り合う特定画素群５０１Ｂは、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂと、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、から構成されている。
具体的には、複数の画素５０のうちアドレス幹線１１１Ａを挟んで隣り合うものは、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇと、である。また、複数の画素５０のうちアドレス幹線１１１Ｂを挟んで隣り合うものは、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂと、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、である。
また、複数の画素５０のうちアドレス幹線１１１Ａを挟んで隣り合う特定画素群５０１Ａは、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇと、から構成されている。一方、複数の画素５０のうちアドレス幹線１１１Ｂを挟んで隣り合う特定画素群５０１Ｂは、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂと、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、から構成されている。
以上のように、電気光学装置１では、カラーフィルタの着色層７２の色は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３種類であり、アドレス幹線１１１で指定される領域のアドレス幹線１１１に交差する方向に並んだ画素５０の数は、８つである。
つまり、カラーフィルタの着色層７２の種類の数と、アドレス幹線１１１で指定される領域のアドレス幹線１１１に交差する方向に並んだ画素５０の数とは、互いに素な関係である。
したがって、この電気光学装置１では、カラーフィルタの着色層７２の色の配列が同一となる特定画素群５０１は、カラーフィルタの着色層７２の種類の数である“３”と、アドレス幹線１１１で指定される領域のアドレス幹線１１１に交差する方向に並んだ画素５０の数である“８”と、の最小公倍数である“２４”列の画素５０ごとに出現する。
つまり、カラーフィルタの着色層７２の種類の数と、アドレス幹線１１１で指定される領域のアドレス幹線１１１に交差する方向に並んだ画素５０の数とは、互いに素な関係である。
したがって、この電気光学装置１では、カラーフィルタの着色層７２の色の配列が同一となる特定画素群５０１は、カラーフィルタの着色層７２の種類の数である“３”と、アドレス幹線１１１で指定される領域のアドレス幹線１１１に交差する方向に並んだ画素５０の数である“８”と、の最小公倍数である“２４”列の画素５０ごとに出現する。
次に、電気光学装置１の表示について説明する。
電気光学装置１は、全反射型の表示を行う。すなわち、図５中矢印で示すように、外部から入射した周囲光は、対向基板７０の偏光板（図示省略）で直線偏光となり、ガラス基板７４、カラーフィルタの着色層７２、対向電極５６２を透過して、液晶層に入射する。液晶層に入射した光は、画素電極５６１を透過して、反射膜６５で反射され、再び画素電極５６１を透過して、液晶層を通過する。この液晶層を通過する間に、印加電圧に応じて偏光方向が回転される。液晶層を通過した光は、再び、対向電極５６２、カラーフィルタの着色層７２、およびガラス基板７４を透過して、対向基板７０の偏光板に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
電気光学装置１は、全反射型の表示を行う。すなわち、図５中矢印で示すように、外部から入射した周囲光は、対向基板７０の偏光板（図示省略）で直線偏光となり、ガラス基板７４、カラーフィルタの着色層７２、対向電極５６２を透過して、液晶層に入射する。液晶層に入射した光は、画素電極５６１を透過して、反射膜６５で反射され、再び画素電極５６１を透過して、液晶層を通過する。この液晶層を通過する間に、印加電圧に応じて偏光方向が回転される。液晶層を通過した光は、再び、対向電極５６２、カラーフィルタの着色層７２、およびガラス基板７４を透過して、対向基板７０の偏光板に達する。偏光板に達した光は、液晶による偏光方向の回転量に応じて、偏光板を透過する。
このような全反射型の電気光学装置１は、メモリセル５１、スイッチング回路５２、５３、トランスファゲート５４、５５などの回路上に画素電極５６１を形成できるので、画素電極５６１の有効面積を、メモリセル５１やその配線などの面積に影響されることなく、十分に広く確保でき、しかもバックライトなどの光源も不要であるため、高輝度の表示を、低い消費電力で実現できる。
本実施形態によれば、以下のような効果がある。
（１）走査線１２で選択される領域を指定するアドレス線１１をアドレス幹線１１１およびアドレス枝線１１２で構成したので、例えば、表示画像が変化する領域をアドレス線１１で指定することで、省電力化を実現できる。
（１）走査線１２で選択される領域を指定するアドレス線１１をアドレス幹線１１１およびアドレス枝線１１２で構成したので、例えば、表示画像が変化する領域をアドレス線１１で指定することで、省電力化を実現できる。
（２）カラーフィルタの着色層７２の種類の数を“３”とし、アドレス幹線１１１で指定される領域の当該アドレス幹線１１１に交差する方向に並んだ画素の数を“８”として、互いに素な関係とした。よって、カラーフィルタの着色層７２の色の配列が同一となる特定画素群５０１は、２４列の画素５０ごとに出現するので、出現周期が大きくなり、表示の偏りを分散できる。よって、固有の縞模様や斑模様の発生を抑制して、画質を向上できる。
＜変形例＞
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、電気光学装置１を全反射型の表示を行う構成としたが、これに限らず、透過型の表示を行う構成としてもよいし、半透過反射型の表示を行う構成としてもよい。
なお、本発明は前記実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
例えば、前記実施形態では、電気光学装置１を全反射型の表示を行う構成としたが、これに限らず、透過型の表示を行う構成としてもよいし、半透過反射型の表示を行う構成としてもよい。
また、前記実施形態では、複数の画素５０は、赤（Ｒ）のカラーフィルタの着色層を有する画素５０Ｒと、緑（Ｇ）のカラーフィルタの着色層を有する画素５０Ｇと、青（Ｂ）のカラーフィルタの着色層を有する画素５０Ｂと、を含んだが、これに限らない。
また、前記実施形態では、複数の画素５０は、３種類の画素５０を備えたが、これに限らず、例えば３種類や６種類の画素を備えてもよい。
また、前記実施形態では、３種類の画素５０の配列をストライプ配列としたが、これに限らず、例えばモザイク配列やデルタ配列であってもよい。
また、前記実施形態では、アドレス幹線１１１を画素５０の８列ごとに形成したが、これに限らず、例えば７列ごとや１０列ごとに形成してもよい。
また、液晶としては、ＴＮ（Twisted Nematic）液晶やＳＴＮ（Super Twisted Nematic）液晶などが挙げられる。
また、前記各実施形態では、本発明を電気光学物質として液晶を用いたが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。例えば、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいは、ヘリウムやネオン等の高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。
また、前記実施形態では、画素トランジスタ５９として、ポリシリコンＴＦＴを用いたが、これに限らず、アモルファスシリコンＴＦＴを用いてもよい。
また、前記各実施形態では、本発明を電気光学物質として液晶を用いたが、これに限らず、液晶以外の電気光学物質を用いた電気光学装置にも適用できる。例えば、着色された液体とこの液体に分散された白色の粒子とを含むマイクロカプセルを電気光学物質として用いた電気泳動表示パネル、極性が相違する領域ごとに異なる色に塗り分けられたツイストボールを電気光学物質として用いたツイストボールディスプレイパネル、黒色トナーを電気光学物質として用いたトナーディスプレイパネル、あるいは、ヘリウムやネオン等の高圧ガスを電気光学物資として用いたプラズマディスプレイパネルなど各種の電気光学装置に対しても、上記実施形態と同様に本発明が適用され得る。
また、前記実施形態では、画素トランジスタ５９として、ポリシリコンＴＦＴを用いたが、これに限らず、アモルファスシリコンＴＦＴを用いてもよい。
＜応用例＞
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図８は、電気光学装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
次に、上述した実施形態に係る電気光学装置１を適用した電子機器について説明する。
図８は、電気光学装置１を適用した携帯電話機の構成を示す斜視図である。携帯電話機３０００は、複数の操作ボタン３００１およびスクロールボタン３００２、ならびに電気光学装置１を備える。スクロールボタン３００２を操作することによって、電気光学装置１に表示される画面がスクロールされる。
なお、電気光学装置１が適用される電子機器としては、図８に示すもののほか、パーソナルコンピュータ、情報携帯端末、デジタルスチルカメラ、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置が適用可能である。
１…電気光学装置、１１…アドレス線、１２…走査線、２１…第１データ線（データ線）、２２…第２データ線（データ線）、５０、５０Ｒ、５０Ｇ、５０Ｂ…画素、５７…画素回路、５８…回路素子群、５９…画素トランジスタ、６０…素子基板、６４…平坦化膜（絶縁膜）、７０…対向基板、７２…カラーフィルタの着色層、１１１…アドレス幹線、１１２…アドレス枝線、５０１、５０１Ａ、５０１Ｂ…特定画素群、５６１…画素電極、３０００…携帯電話機（電子機器）。
Claims (6)
- 複数の走査線と、これら複数の走査線に交差する複数のデータ線と、前記複数の走査線および前記複数のデータ線の交差に対応して設けられた複数の画素と、を備え、
前記複数の画素は、複数種類のカラーフィルタを有する電気光学装置であって、
前記走査線で選択される領域を指定するアドレス線をさらに備え、
前記アドレス線は、前記データ線に沿って延びるアドレス幹線と、このアドレス幹線から前記走査線に沿って延びるアドレス枝線と、を備え、
前記複数の画素のうち前記アドレス幹線を挟んで隣り合う画素と前記複数の画素のうち前記アドレス幹線を挟まないで隣り合う画素と、を備え、
前記複数の画素のうち前記アドレス幹線を挟んで隣り合う画素の間隔は前記アドレス幹線を挟まないで隣り合う画素の間隔より広く、
前記複数種類のカラーフィルタはストライプ状に配列され、
前記複数の画素のうち前記アドレス幹線を挟んで隣り合うものを特定画素群とすると、少なくとも２つの特定画素群同士では、前記カラーフィルタの色の配列が互いに異なることを特徴とする電気光学装置。 - 請求項１に記載の電気光学装置において、
前記カラーフィルタの種類の数と、前記アドレス幹線で指定される領域の前記アドレス幹線に交差する方向に並んだ画素の数とは、互いに素な関係であることを特徴とする電気光学装置。 - 請求項１または２に記載の電気光学装置において、
前記複数の画素のうち前記複数種類のカラーフィルタを有した複数種類の画素は、アドレス幹線に交差する方向に順番に配列されることを特徴とする電気光学装置。 - 請求項３に記載の電気光学装置において、
前記複数種類の画素は、赤のカラーフィルタ、緑のカラーフィルタ、および青のカラーフィルタのいずれかを有する３種類の画素であり、
前記アドレス幹線で指定される領域の前記アドレス幹線に交差する方向に並んだ画素の数は８であることを特徴とする電気光学装置。 - 請求項１ないし４のいずれか一項に記載の電気光学装置であって、
前記複数の画素はそれぞれ画素電極を有し、
前記画素電極はアドレス幹線の直上には形成されていないことを特徴とする電気光学装置。 - 請求項１または５に記載の電気光学装置を備えたことを特徴とする電子機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005281398A JP4428330B2 (ja) | 2005-09-28 | 2005-09-28 | 電気光学装置、および電子機器 |
| US11/514,210 US8471986B2 (en) | 2005-09-28 | 2006-09-01 | Electro-optical device and electronic apparatus comprising an address line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005281398A JP4428330B2 (ja) | 2005-09-28 | 2005-09-28 | 電気光学装置、および電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007093847A JP2007093847A (ja) | 2007-04-12 |
| JP4428330B2 true JP4428330B2 (ja) | 2010-03-10 |
Family
ID=37893227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005281398A Expired - Fee Related JP4428330B2 (ja) | 2005-09-28 | 2005-09-28 | 電気光学装置、および電子機器 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8471986B2 (ja) |
| JP (1) | JP4428330B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4577349B2 (ja) * | 2007-03-29 | 2010-11-10 | セイコーエプソン株式会社 | 電気泳動表示装置とその駆動方法、及び電子機器 |
| US10319313B2 (en) * | 2007-05-21 | 2019-06-11 | E Ink Corporation | Methods for driving video electro-optic displays |
| JP5647864B2 (ja) * | 2010-11-05 | 2015-01-07 | 富士フイルム株式会社 | タッチパネル |
| CN106997111A (zh) * | 2017-04-05 | 2017-08-01 | 惠科股份有限公司 | 一种用于显示面板的测试装置及测试方法 |
| CN108766349B (zh) * | 2018-06-19 | 2021-03-23 | 京东方科技集团股份有限公司 | 像素电路及其驱动方法、阵列基板、显示面板 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55118077A (en) * | 1979-03-05 | 1980-09-10 | Hitachi Ltd | Color display unit |
| US5311337A (en) * | 1992-09-23 | 1994-05-10 | Honeywell Inc. | Color mosaic matrix display having expanded or reduced hexagonal dot pattern |
| US6111622A (en) * | 1993-03-12 | 2000-08-29 | Ois Optical Imaging Systems, Inc. | Day/night backlight for a liquid crystal display |
| US5796378A (en) * | 1994-03-29 | 1998-08-18 | Casio Computer Co., Ltd. | Birifringence control type liquid crystal display device and apparatus and method of driving the same |
| JPH08194205A (ja) | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP3630489B2 (ja) | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| JP3542504B2 (ja) * | 1997-08-28 | 2004-07-14 | キヤノン株式会社 | カラー表示装置 |
| EP0903613B1 (en) * | 1997-09-17 | 2003-01-02 | Matsushita Electric Industrial Co., Ltd. | Reflective liquid crystal display device |
| US6636194B2 (en) | 1998-08-04 | 2003-10-21 | Seiko Epson Corporation | Electrooptic device and electronic equipment |
| JP2001343636A (ja) | 2000-05-31 | 2001-12-14 | Sharp Corp | マトリクス型カラー表示装置 |
| JP3428593B2 (ja) | 2000-09-05 | 2003-07-22 | 株式会社東芝 | 表示装置及びその駆動方法 |
| US6873320B2 (en) * | 2000-09-05 | 2005-03-29 | Kabushiki Kaisha Toshiba | Display device and driving method thereof |
| US6703996B2 (en) * | 2001-06-08 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Device and method for addressing LCD pixels |
| TWI227340B (en) * | 2002-02-25 | 2005-02-01 | Himax Tech Inc | Color filter and liquid crystal display |
| US7023500B2 (en) * | 2002-06-05 | 2006-04-04 | Hitachi, Ltd. | Display device with active-matrix transistor having silicon film modified by selective laser irradiation |
| EP1704555A4 (en) * | 2003-12-15 | 2009-03-11 | Genoa Color Technologies Ltd | MULTIPLE PRIMARY LIQUID CRYSTAL DISPLAY |
-
2005
- 2005-09-28 JP JP2005281398A patent/JP4428330B2/ja not_active Expired - Fee Related
-
2006
- 2006-09-01 US US11/514,210 patent/US8471986B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US20070070006A1 (en) | 2007-03-29 |
| US8471986B2 (en) | 2013-06-25 |
| JP2007093847A (ja) | 2007-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4572854B2 (ja) | 液晶装置及び電子機器 | |
| TWI452559B (zh) | 顯示面板及其驅動方法 | |
| JP5024110B2 (ja) | 電気光学装置及び電子機器 | |
| US9147357B2 (en) | Display device and electronic apparatus | |
| JP2003344836A (ja) | 半透過反射型液晶装置、およびそれを用いた電子機器 | |
| US20200004071A1 (en) | Display device | |
| US6862071B2 (en) | Electrooptic device and electronic device | |
| JP2007094089A (ja) | 電気光学装置及び電子機器 | |
| JP2007071936A (ja) | 液晶装置、液晶装置の製造方法、および電子機器 | |
| US6753839B2 (en) | Electro-optical panel and electronic device | |
| JP4428330B2 (ja) | 電気光学装置、および電子機器 | |
| KR100771315B1 (ko) | 전기 광학 장치 및 전자기기 | |
| JP2007293153A (ja) | 液晶表示装置 | |
| JP2003316284A (ja) | 表示装置 | |
| JP4367506B2 (ja) | 電気光学装置の駆動方法、電気光学装置、及び電子機器 | |
| JP4709532B2 (ja) | 液晶表示装置 | |
| KR100470843B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| JP4747805B2 (ja) | 電気光学装置、駆動方法および電子機器 | |
| JP2009080303A (ja) | 液晶装置および電子機器 | |
| JP2007086506A (ja) | 電気光学装置及び電子機器 | |
| JP2007093845A (ja) | 電気光学装置および電子機器 | |
| JP2007093846A (ja) | 電気光学装置、および電子機器 | |
| JP2008165054A (ja) | 半透過型液晶表示装置 | |
| JP2007093851A (ja) | 電気光学装置および電子機器 | |
| JP2008197420A (ja) | 液晶表示装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090811 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4428330 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121225 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |