以下、図面を参照して本発明を実施するための最良の形態について説明する。尚、以下の各種実施形態は、本発明を電気光学装置の一例としての液晶装置に適用したものである。 本発明の各種実施形態は、少なくともR(赤)、G(緑)、B(青)、W(透明)の4色を用いて1つの画素を構成し、さらに、従来とは異なるレンダリング技術(描画操作技術)を用いて行方向(図1のX方向)の画面表示解像度を擬似的に高い画面表示解像度に変換してなる液晶装置である。ここで、「レンダリング技術」は、任意の1画素においてRGB各色の色層をそれぞれ備えたサブ画素に印加される階調信号を、自画素内のサブ画素のみならず、自画素の周辺の同一色相のサブ画素にも重畳させて印加するという画像処理技術を用いるものであり、実際の画素数よりも高い解像度感を視認できるものである。好適な例では、このレンダリング技術は、第1の画素内において複数の色のうち1色の色層を備えたサブ画素に印加される階調信号を、第1の画素に隣接し、1色の色層と同じ色層を備えたサブ画素に重畳させて印加してなるのが好ましい。これにより、例えば、QVGA(Quarter Video Graphics Array)規格に対応する画面表示解像度を有する液晶装置を用いた場合に、VGA(Video Graphics Array)規格に対応する画面表示解像度を実現することができる。
[第1実施形態]
第1実施形態は、本発明を、三端子素子の一例としてのa−Si型TFT(Thin Film Transistor)素子を用いたアクティブマトリクス駆動方式の液晶装置に適用する。
(液晶装置の構成)
まず、図1及び図2を参照して、本発明の第1実施形態に係る液晶装置100の構成等について説明する。
図1は、本発明の第1実施形態に係る液晶装置100の概略構成を模式的に示す平面図である。図1では、紙面手前側(観察側)にカラーフィルタ基板92が、また、紙面奥側に素子基板91が夫々配置されている。なお、図1では、紙面縦方向(列方向)をY方向と、また、紙面横方向(行方向)をX方向と夫々規定する。また、図1において、R(赤)、B(青)、G(緑)、W(透明)に対応する各領域は1つのサブ画素領域SGを示していると共に、R、G、B、Wに対応する2行3列のサブ画素領域SGは、1つの画素領域AGを示している。なお、以下では、サブ画素領域SG内に存在する1つの画素電極を「サブ画素」と称し、また、画素領域AG内に存在する複数の画素電極を「画素」と称する。
液晶装置100は、素子基板91と、その素子基板91に対向して配置されるカラーフィルタ基板92とが枠状のシール材5を介して貼り合わされ、そのシール材5の内側に液晶が封入されて液晶層4が形成されてなる。
ここに、液晶装置100は、R、G、B、Wの4色を用いて構成されるカラー表示用の液晶装置であると共に、スイッチング素子としてa−Si型TFT素子を用いたアクティブマトリクス駆動方式の液晶装置である。また、液晶装置100は、2重マトリクス方式を適用した液晶装置であると共に、照明装置からの照明光を利用して表示を行う透過型の液晶装置である。
まず、液晶装置100の平面構成について説明する。
素子基板91の平面構成は次の通りである。素子基板91の内面上には、主として、複数のソース線32a及び32b、並びに、複数のゲート線33、複数のa−Si型TFT素子21、複数の画素電極10、ドライバIC40、外部接続用配線35及びFPC(Flexible Printed Circuit)41などが形成若しくは実装されている。
図1に示すように、素子基板91は、カラーフィルタ基板92の一辺側から外側へ張り出してなる張り出し領域36を有しており、その張り出し領域36上には、ドライバIC40が実装されている。ドライバIC40の入力側の端子(図示略)は、複数の外部接続用配線35の一端側と電気的に接続されていると共に、複数の外部接続用配線35の他端側はFPCの出力側の端子(図示略)と電気的に接続されている。
各ソース線32a及び32bは、Y方向に延在するように形成されており、各ソース線32a及び32bの一端側は、ドライバIC40の出力側の端子(図示略)に電気的に接続されている。また、一組のソース線32a及び32bは、Y方向に列をなす画素電極群(以下、「Y方向画素電極群」とも呼ぶ)毎に、その両側に配置されており、いわゆる2重マトリクス構造をなしている。
各ゲート線33は、Y方向に延在するように形成された第1配線33aと、その第1配線33aの終端部からX方向に延在するように形成された第2配線33bとを備える。各ゲート線33の第2配線33bは、2行分のX方向に列をなす画素電極群(以下、「X方向画素電極群」とも呼ぶ)毎に設けられ、2行分に対応する画素電極群を同時駆動する。各ゲート線33の第1配線33aの一端側は、ドライバIC40の出力側の端子(図示略)に電気的に接続されている。各画素電極10は、例えばITO(Indium-Tin Oxide)などの透明導電材料により形成され、各サブ画素領域SGに対応する位置に設けられている。各TFT素子21は、各ソース線32と各ゲート線33の第2配線33bの交差位置に設けられており、各ソース線32、各ゲート線33及び各画素電極10等に電気的に接続されている。
1つの画素領域AGがX方向及びY方向に複数個、マトリクス状に並べられた領域が有効表示領域V(2点鎖線により囲まれる領域)である。この有効表示領域Vに、文字、数字、図形等の画像が表示される。なお、有効表示領域Vの外側の領域は表示に寄与しない額縁領域38である。この額縁領域38には、ゲート線33の第1配線33aが引き回されている。また、各ソース線32、各ゲート線33、各TFT素子21、及び各画素電極10等の内面上には、図示しない配向膜が形成されている。
次に、カラーフィルタ基板92の平面構成は次の通りである。カラーフィルタ基板92は、黒色の樹脂材料等よりなる遮光層(一般に「ブラックマトリクス」と呼ばれ、以下では、単に「BM」と略記する)、R、B、Gの3色の色層たる着色層6R、6B、6G、Wの色を形成する色層たる透明樹脂層、及び共通電極8(図2を参照)などを有する。なお、以下の説明において、色を問わずに着色層を指す場合は単に「着色層6」と記し、色を区別して着色層を指す場合は「着色層6R」などと記す。BMは、各サブ画素領域SGを区画する位置に形成されている。図1においてWに対応する各サブ画素領域SGには、着色層6は特に設けられておらず、その代わりに、例えば、透明性を有する透明樹脂材料などよりなる透明樹脂層(図示略)が設けられている。透明樹脂層は、着色層6と同一の大きさ及び厚さに形成されている。ここで、Wに対応する透明樹脂層は、赤み、青み、黄みなどの色味がかっていても良い。つまり、W(透明色)の透明樹脂層は完全に透明でなくても良い。なお、Wに対応するサブ画素は、いわゆるCIE色度図において、(x,y)=(0.3〜0.4、0.3〜0.4)の範囲に入っているのが好ましい。共通電極8は、画素電極と同様にITOなどの透明導電材料からなり、カラーフィルタ基板92の略一面に亘って形成されている。共通電極8は、シール材5の隅の領域E1において、配線15の一端側と電気的に接続されていると共に、当該配線の他端側は、ドライバIC40のCOMに対応する出力端子と電気的に接続されている。
以上の構成を有する液晶装置100では、電子機器等と接続されたFPC41側からの信号及び電力等に基づき、ドライバIC40によって、G1、G2、・・・、Gm−1、Gm(mは自然数)の順にゲート線33が順次排他的に1本ずつ選択されるとともに、選択されたゲート線33には、選択電圧のゲート信号が供給される一方、他の非選択のゲート線33には、非選択電圧のゲート信号が供給される。そして、ドライバIC40は、選択されたゲート線33に対応する位置にある画素電極10に対し、表示内容に応じたソース信号を、それぞれ対応するS1、S2、・・・、Sn−1、Sn(nは自然数)のソース線32a及び32b並びにTFT素子21を介して供給する。その結果、液晶層4の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層4の配向状態が制御されることとなる。
次に、図2を参照して、液晶装置100の断面構成について説明する。図2は、図1における切断線A−A’に沿った断面図であり、特に、RBGRBGRBG・・・の順に着色層6が配列されたX方向画素電極群を通る位置で切断した液晶装置の断面図である。
下側基板1は、ガラスや石英等の絶縁性を有する材料にて形成されている。下側基板1の内面上には、サブ画素領域SG毎に画素電極10が形成されている。下側基板1の内面上であって且つ画素電極10の隅の位置近傍には、当該画素電極10と電気的に接続されたTFT素子21が設けられている。下側基板1の内面上において、相隣接する画素電極10の間には、一組のソース線32a及び32bが形成されている。図2の断面構成では、各画素電極10は、対応するTFT素子21を介して、ソース線32aに電気的に接続されている。なお、図2に示される各画素電極10に対して、Y方向に隣接する各画素電極10は、図1に示すように、対応するTFT素子21を介して、ソース線32aではなくソース線32bに電気的に接続されている。下側基板1、画素電極10、TFT素子21、並びに、ソース線32a及び32bの各内面上には、図示しない配向膜が形成されている。また、下側基板1の外面上には偏光板11が配置されていると共に、偏光板11の外面上には、照明装置としてのバックライト15が配置されている。バックライト15は、例えば、LED(Light Emitting Diode)等といった点状光源や、冷陰極蛍光管等といった線状光源と導光板を組み合わせたものなどが好適である。
一方、上側基板2の内面上には、サブ画素領域SG毎に、R、B、Gの3色のいずれかからなる着色層6がRBGRBGRBG・・・の配列順序で設けられている。なお、図2と異なる断面では、それに対応するようにサブ画素領域SG毎に、着色層6及び透明樹脂層がGWRGWRGWR・・・の配列順序で設けられている。即ち、かかる断面構成では、図2において、着色層6Rを着色層6Gに、また、着色層6Bを透明樹脂層に、さらに、着色層6Gを着色層6Rに夫々置き換えた構成となっている。このため、着色層6R、6G及び6B並びに透明樹脂層は、各画素電極10と対向している。
また、各着色層6の間及び各透明樹脂層の周囲に対応する上側基板2の内面上には、隣接するサブ画素領域SGを隔て、一方のサブ画素領域SGから他方のサブ画素領域SGへの光の混入を防止するためBMが形成されている。着色層6、透明樹脂層及びBM等の内面上には、アクリル樹脂等からなるオーバーコート層19が形成されている。このオーバーコート層19は、液晶装置100の製造工程中に使用される薬剤等による腐食や汚染から、着色層6、透明樹脂層等を保護する機能を有している。オーバーコート層19の内面上には、ITO等からなる共通電極8が形成されている。なお、共通電極8等の内面上には、図示しない配向膜が形成されている。また、上側基板2の外面上には、偏光板12が配置されている。また、下側基板1と上側基板2とはシール材5を介して対向しており、その両基板の間には液晶が封入され液晶層4が形成されている。
以上の構成を有する液晶装置100において透過型表示がなされる場合、バックライト15から出射した照明光は、図2に示す経路Tに沿って進行し、画素電極10、着色層6、及び透明樹脂層等を通過して観察者に至る。この場合、その照明光は、着色層6及び透明樹脂層等を透過することにより所定の色相及び明るさを呈する。こうして、所望のカラー表示画像が観察者により視認される。
(配線及び画素配列等の構成)
次に、図1及び図3等を参照して、ソース線及びゲート線を含む配線、並びに画素配列等の構成について説明する。図3(a)は、2画素分に対応する素子基板91の部分平面図を示している。図3(b)は、図3(a)における切断線X1−X2に沿った断面図であり、特に、TFT素子21の断面構成を示している。なお、以下では、上記で説明した要素についての説明は省略又は簡略化する。
下側基板1上には、マトリクス状に画素電極10が配置されており、各画素電極10は、カラーフィルタ基板92側の共通電極8と対向している。各画素電極10のX方向(横方向)の長さは、後述する比較例1に係る画素電極70(図4(a)を参照)のX方向(横方向)の長さの約2倍に設定されていると共に、各画素電極10のY方向(縦方向)の長さは、当該画素電極70のY方向(縦方向)の長さと略同一の長さに設定されている。
また、1画素に対応する各画素電極10と各着色層6及び透明樹脂層との配置関係は次の通りである。図1及び図3において、1つの画素領域AGに着目した場合、1画素は、一対のR(赤)、一対のG(緑)、1つのB(青)、及び1つのW(透明)の着色層6及び透明樹脂層を有し、2行3列に対応する6つのサブ画素により構成されている。
そして、1つの画素領域AGにおいて、1行分に対応する3つのサブ画素に対応する位置には、左から右方向に向かってRBGの順序で着色層6が配列されていると共に、他の1行分に対応する3つのサブ画素に対応する位置には、同じく左から右方向に向かってGWRの順序で着色層6及び透明樹脂層が配列されている。このため、1つのB(青)の着色層6Bと、1つのW(透明色)の透明樹脂層とは同一の列方向に配置され、一対のR(赤)の着色層6Rと一対のG(緑)の着色層6Gとは、1つのB(青)の着色層6B及び1つのW(透明色)の透明樹脂層を中心として、互いに交差する位置に且つ斜め方向に対応する位置に配置されている。なお、以下では、説明の便宜上、RBGの順序で着色層6が配列されたX方向画素電極群を「RBG配列のX方向画素電極群」と称する。また、GWRの順序で着色層6及び透明樹脂層が配列されたX方向画素電極群を「GWR配列のX方向画素電極群」と称する。
また、画素電極10とTFT素子21の配置関係は次の通りである。まず、RBG配列のX方向画素電極群に着目した場合、TFT素子21は、紙面に向かって、その各画素電極10の左下隅の位置に設けられている。一方、GWR配列のX方向画素電極群に着目した場合、TFT素子21は、紙面に向かって、その各画素電極10の右上隅の位置に設けられている。以上の構成により、TFT素子21は、各Y方向画素電極群に対して千鳥状に配置されている。
ここで、図3(b)を参照して、TFT素子21の断面構成について説明する。
TFT素子21では、後述するゲート線33の第2配線33bから分岐したゲート電極401の上に、それを覆うようにゲート絶縁膜403が設けられている。ゲート絶縁膜403の上には、ゲート電極401に重なるようにa−Si層405が設けられている。a−Si層405の上には、2つに分断されたn+−a−Si層406a、406bが設けられている。さらに、n+−a−Si層406aの上には、後述するソース線32a又は32bから分岐したソース電極408が設けられ、n+−a−Si層406bの上にはドレイン電極409が設けられている。ドレイン電極409の上には、画素電極10が部分的に重なるように設けられている。
図3(a)に戻り、各Y方向画素電極群の両側には、一組のソース線32a及び32bが設けられており、いわゆる2重マトリクス構造をなす。各ソース線32aは、所定の間隔毎に右方向に分岐するソース電極408を有する。各ソース線32aのソース電極408は、各Y方向画素電極群における各画素電極10の左下隅の位置に設けられたTFT素子21と電気的に接続されている。一方、各ソース線32bは、所定の間隔毎に左方向に分岐するソース電極408を有する。各ソース線32bのソース電極408は、各Y方向画素電極群における各画素電極10の右上隅の位置に設けられたTFT素子21と電気的に接続されている。
各ゲート線33の第2配線33bは、2行分に対応する画素電極群毎に設けられている。各ゲート線33の第2配線33bは、所定の間隔毎に上下方向に分岐するゲート電極401を有する。各第2配線33bのゲート電極401は、RBG配列のX方向画素電極群における各画素電極10の左下隅の位置に設けられたTFT素子21と電気的に接続されていると共に、GWR配列のX方向画素電極群における各画素電極10の右上隅の位置に設けられたTFT素子21と電気的に接続されている。
また、このような画素配列構造を有する第1実施形態では、上記したレンダリング技術を用いて表示を行うようにしているため、例えば、QVGA規格に対応する画面表示解像度を有する液晶装置を用いた場合、VGA規格に対応する画面表示解像度を実現することが可能となっている。
次に、図4及び図5を参照して、各比較例と比較した、本発明の第1実施形態に係る液晶装置100の特有の作用効果について説明する。
図4(a)は、一般的に良く知られたRGBストライプ配列構造をなす液晶装置の部分平面図を示す(以下、「比較例1」と呼ぶ)。図4(b)は、比較例1の構成を基本として2重マトリクス方式を採用した液晶装置の部分平面図を示す(以下、「比較例2」と呼ぶ)。図5は、比較例1に係るソース線及びゲート線の配線数と、比較例2に係るソース線及びゲート線の配線数と、第1実施形態に係るソース線及びゲート線との配線数の比を比較した図表である。
まず、図4(a)を参照して、比較例1の構成について簡単に説明する。なお、比較例1において、第1実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
下側基板1上には、マトリクス状に画素電極70が配置されている。各画素電極70のY方向(縦方向)の長さは、第1実施形態の各画素電極10のY方向(縦方向)の長さと同一の長さに設定されていると共に、各画素電極70のX方向(横方向)の長さは、第1実施形態の各画素電極10のX方向(横方向)の長さの約1/2の長さに設定されている。このため、比較例1の各画素電極70は、第1実施形態の各画素電極10に対して約(1/2)倍の大きさ(面積)を有する。
ここで、各X方向画素電極群に着目すると、カラーフィルタ基板側であって各画素電極70に対応する位置には、RGBRGBRGB・・・の順に着色層6が配列されている。このため、比較例1は、いわゆるRGBストライプ配列構造をなしている。そして、比較例1では、1行3列の、RGBのサブ画素を1つの単位として1つの画素を構成している。また、相隣接するY方向画素電極群の間には、ソース線32が配置されていると共に、相隣接するX方向画素電極群の間には、ゲート線33の第2配線33bが配置されている。また、ソース線32と第2配線33bの交差位置には、TFT素子21が設けられ、当該TFT素子21は、対応する画素電極70に電気的に接続されている。したがって、比較例1は、RGBストライプ配列構造をなす単純マトリクス方式の液晶装置を構成している。
次に、図4(b)を参照して比較例2の構成について簡単に説明する。なお、比較例2において、比較例1及び第1実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
比較例2は、比較例1の構成を基本としているが、2重マトリクス方式を採用している点において比較例1と構成上相違する。具体的には、下側基板1上には、マトリクス状に画素電極70が配置されている。そして、比較例2では、比較例1と同様、1行3列の、RGBのサブ画素で1つの画素を構成している。また、任意の1行に対応するX方向画素電極群に着目したとき、TFT素子21は、その各画素電極70の左下隅の位置に配置されている。また、当該X方向画素電極群にY方向に相隣接する、他のX方向画素電極群に着目したとき、TFT素子21は、その各画素電極70の右上隅の位置に配置されている。このため、TFT素子21は、各Y方向画素電極群に対して千鳥状に配置されている。各Y方向画素電極群の両側には、一組のソース線32a及び32bが配置され、いわゆる2重マトリクス構造をなしている。ソース線32a及び32bの各ソース電極408は、対応するTFT素子21に電気的に接続されている。ゲート線33の第2配線33bは、2行分に対応する画素電極群毎に設けられ、2行分に対応する画素電極群を同時駆動する。このため、比較例2は、比較例1と比較してゲート線33の本数が半分になっている。各ゲート線33の第2配線33bは、ゲート電極401を有し、当該各ゲート電極401は、対応するTFT素子21に電気的に接続されている。したがって、比較例2は、RGBストライプ配列構造をなす2重マトリクス方式の液晶装置を構成している。
次に、図5を参照して、比較例1に係るソース線及びゲート線の配線数と、比較例2に係るソース線及びゲート線の配線数と、第1実施形態に係るソース線及びゲート線との配線数の比を比較する。
第1実施形態では、一対のR(赤)、一対のG(緑)、1つのB(青)、及び1つのW(透明)の着色層6及び透明樹脂層を有する2行3列の画素配列により1画素を構成し、また、レンダリング技術を適用して表示を行うようにしている。このため、第1実施形態の、図3(a)に示される2画素分に相当する画素配列構造は、図4(a)及び(b)に夫々示される8画素分に相当する画素配列構造と同一の画面表示解像度を有する。したがって、図3(a)の2画素分に相当する画素配列構造と、図4(a)の8画素分に相当する画素配列構造と、図4(b)の8画素分に相当する画素配列構造とは、ゲート線33及びソース線32の配線数を比較する上で基準が同一になっている。
まず、比較例1に着目すると、図4(a)に示される8画素分の画素電極70を駆動するには、4本のゲート線33と、6本のソース線32が必要である。次に、比較例2に着目すると、図4(b)に示される8画素分の画素電極70を駆動するには、2本のゲート線33と、12本のソース線32が必要である。次に、第1実施形態に着目すると、図3(a)に示される2画素分の画素電極10を駆動するには、2本のゲート線33と、6本のソース線32が必要である。
したがって、比較例1に係るソース線及びゲート線の配線数と、比較例2に係るソース線及びゲート線の配線数と、第1実施形態に係るソース線及びゲート線との配線数の比を比較すると、図5に示すように、ソース線32については、比較例1のソース線32の本数(6本):比較例2のソース線32の本数(12本):第1実施形態のソース線32の本数(6本)=1:2:1の関係になると共に、ゲート線33については、比較例1のゲート線33の本数(4本):比較例2のゲート線33の本数(2本):第1実施形態のゲート線33の本数(2本)=1:(1/2):(1/2)の関係になることが理解される。
以上の結果を踏まえると、まず、2重マトリクス方式を採用した比較例2では、比較例1と比べゲート線33の本数を半分にできるという利点があるものの、比較例1と比べてソース線32の本数が2倍になってしまうことが分かる。これにより、ソース線32を接続するためのドライバICの出力端子が増加するため、図1を参照して分かるようにドライバICのX方向の長さが長くなってしまう。したがって、これに伴い、額縁領域38も大きくなるため、比較例2の画素配列構造では、携帯電話などの縦長画面を有する液晶装置への適用に不向きである。
この点、2重マトリクス方式を採用した第1実施形態の画素配列構造によれば、比較例1と比べて、ソース線32の本数を同等にしつつ、ゲート線33の本数を1/2にすることができる。したがって、第1実施形態の場合、上記した比較例2のような不都合は生じず、当該比較例2と比べて液晶装置100の額縁領域38を小さくすることができる。その結果、携帯電話などの縦長画面を有する液晶装置へ好適に用いることができる。
(他の画素配列の構成)
また、本発明では、上記した第1実施形態の画素配列構造に代えて、図6(a)に示される画素配列構造を採用することもできる。図6(a)は、図3(a)に対応する部分平面図であり、第1実施形態の他の画素配列構造の部分平面図を示す。
ここで、図6(a)を参照して、第1実施形態の他の画素配列構造について説明する。なお、以下では、上記した要素については同一の符号を付し、その説明は簡略化又は省略する。
下側基板1上には、マトリクス状に画素電極71が配置されており、各画素電極71は、カラーフィルタ基板92側の共通電極8と対向している。各画素電極71のX方向(横方向)の長さは、比較例1の各画素電極70のX方向(横方向)の長さに対して約1.5倍の長さに設定されていると共に、各画素電極71のY方向(縦方向)の長さは、比較例1の画素電極70のY方向(縦方向)の長さと略同一の長さに設定されている。
また、各画素電極71と、着色層6及び透明樹脂層との配置関係は次の通りである。図6(a)において、1つの画素領域AGに着目した場合、1画素は、一対のR(赤)、一対のG(緑)、一対のB(青)、及び一対のW(透明)の着色層6及び透明樹脂層を有し、2行4列に対応する8つのサブ画素により構成されている。
そして、1つの画素領域AGにおいて、1行分に対応する4つのサブ画素に対応する位置には、左から右方向に向かってRGBWの順序で着色層6及び透明樹脂層が配列されていると共に、他の1行分に対応する4つのサブ画素に対応する位置には、同じく左から右方向に向かってBWRGの順序で着色層6及び透明樹脂層が配列されている。このため、一対のR(赤)の着色層6R及び一対のG(緑)の着色層6Gは、斜め方向に対応する位置に配置されていると共に、一対のB(青)の着色層6B及び一対のW(透明)の透明樹脂層は、その斜め方向と交差する方向に且つ斜め方向に対応する位置に配置され、一対のR(赤)の着色層6Rの各々は、一対のG(緑)の着色層6Gの各々とX方向に隣接する位置に配置されていると共に、一対のB(青)の着色層6Bの各々は、一対のW(透明)の透明樹脂層の各々とX方向に隣接する位置に配置されている。なお、以下では、説明の便宜上、RGBWの順序で着色層6及び透明樹脂層が配列されたX方向画素電極群を「RGBW配列のX方向画素電極群」と称する。また、BWRGの順序で着色層6及び透明樹脂層が配列されたX方向画素電極群を「BWRG配列のX方向画素電極群」と称する。
また、画素電極71とTFT素子21の配置関係は次の通りである。まず、RGBW配列のX方向画素電極群に着目した場合、TFT素子21は、紙面に向かって、その各画素電極71の左下隅の位置に設けられている。一方、BWRG配列のX方向画素電極群に着目した場合、TFT素子21は、紙面に向かって、その各画素電極71の右上隅の位置に設けられている。以上の構成により、TFT素子21は、各Y方向画素電極群に対して千鳥状に配置されている。なお、その他の構成は、上記した第1実施形態と同様の構成になっている。
また、このような他の画素配列構造を有する液晶装置では、上記したレンダリング技術を用いて表示を行うようにしているため、例えば、QVGA規格に対応する画面表示解像度を有する液晶装置を用いた場合、VGA規格に対応する画面表示解像度を実現することが可能となっている。
次に、図6(b)を参照して、比較例1に係るソース線及びゲート線の配線数と、比較例2に係るソース線及びゲート線の配線数と、第1実施形態の他の画素配列構造に係るソース線及びゲート線との配線数の比を比較する。
第1実施形態の他の画素配列構造に着目すると、図6(a)に示される2画素分に相当する画素電極71を駆動するには、2本のゲート線33と、8本のソース線32が必要である。
したがって、比較例1に係るソース線及びゲート線の配線数と、比較例2に係るソース線及びゲート線の配線数と、第1実施形態の他の画素配列構造に係るソース線及びゲート線との配線数の比を比較すると、図6(b)に示すように、ソース線32については、比較例1のソース線32の本数(6本):比較例2のソース線32の本数(12本):第1実施形態の他の画素配列構造に係るソース線32の本数(8本)=1:2:(4/3)の関係になると共に、ゲート線33については、比較例1のゲート線33の本数(4本):比較例2のゲート線33の本数(2本):第1実施形態の他の画素配列構造に係るゲート線33の本数(2本)=1:(1/2):(1/2)の関係になることが理解される。
以上の結果を踏まえると、第1実施形態の他の画素配列構造の場合、比較例1と比較するとソース線32の配線数は若干増えるが、比較例2と比較するとソース線32の配線数は少ない。また、第1実施形態の他の画素配列構造の場合、比較例1と比較するとゲート線33の配線数を1/2にすることができる。よって、第1実施形態の他の画素配列構造によれば、比較例2と比較して額縁領域38を小さくすることができ、上記した第1実施形態と略同様の作用効果を奏する。
[第2実施形態]
第2実施形態は、本発明を、二端子素子の一例としてのTFD(Thin Film Diode)素子を用いたアクティブマトリクス駆動方式の液晶装置に適用する。
(液晶装置の構成)
次に、図7乃至図10を参照して、本発明の第2実施形態に係る液晶装置200の構成について説明する。なお、以下において、第1実施形態と同一の要素については同一の符号を付し、その説明は簡略化又は省略する。
図7は、第2実施形態に係る液晶装置200の概略構成を模式的に示す平面図である。図7に示すように、液晶装置200は、素子基板93と、その素子基板93に対向して配置されるカラーフィルタ基板94とが、複数の金属粒子などの導通部材7が混入された枠状のシール材5を介して貼り合わされ、そのシール材5の内側に液晶が封入されて液晶層4が形成されてなる。図7では、紙面手前側(観察側)にカラーフィルタ基板94が、また、紙面奥側に素子基板93が夫々配置されている。
ここに、液晶装置200は、R、G、B、Wの4色を用いて構成されるカラー表示用の液晶装置であると共に、スイッチング素子としてTFD素子を用いたアクティブマトリクス駆動方式の液晶装置である。また、液晶装置200は、2重マトリクス方式を適用した液晶装置であると共に、照明装置からの照明光を利用して表示を行う透過型の液晶装置である。
まず、図7及び図8を参照して、素子基板93の平面構成について説明する。図8は、素子基板93の構成を概略的に示す平面図である。
素子基板93は、主として、複数のデータ線82a及び82b、複数のTFD素子22、複数の画素電極72、複数の引き回し配線31、XドライバIC42、複数のYドライバIC43、複数の外部接続用配線35、及びFPC41を備えている。
素子基板93の張り出し領域36上には、XドライバIC42、及び複数のYドライバIC43が実装されている。また、張り出し領域36上には、複数の外部接続用配線35が形成されている。
各YドライバIC43の入力側は、外部接続用配線35の一端側に電気的に接続されている一方、各YドライバIC43の出力側は、後述する各引き回し配線31の一端側に電気的に接続されている。これにより、各YドライバIC43は、各引き回し配線31に走査信号を出力することが可能となっている。
XドライバIC42の入力側は、外部接続用配線35の一端側に電気的に接続されている一方、XドライバIC42の出力側は、後述する各データ線82a及び82bの一端側に電気的に接続されている。これにより、XドライバIC42は各データ線82a及び82bにデータ信号を出力することが可能となっている。
複数のデータ線82a及び82bは、Y方向に延在する直線状の配線であり、張り出し領域36から有効表示領域Vにかけて形成されている。また、一組のデータ線82a及び82bは、Y方向画素電極群毎に、その両側に配置されており、いわゆる2重マトリクス構造をなしている。
複数の引き回し配線31は、Y方向に延在する第1配線31aと、その第1配線31aに対してX方向に且つ有効表示領域Vと逆側に略直角に折れ曲がる第2配線31bとにより構成されている。各第1配線31aは、額縁領域38内を張り出し領域31からY方向に延在するように形成されている。各第1配線31aの一端側は、XドライバIC43の出力側の端子(図示略)に電気的に接続されている。各第2配線31bは、額縁領域38内において、左右に位置するシール材5内までX方向に延在し、当該各第2配線31bの終端部は、シール材5内において複数の導通部材7に電気的に接続されている。
各TFD素子22及び各画素電極72は、各サブ画素領域SGに対応する位置に設けられている。各画素電極72は、対応する各TFD素子22を介して、対応する各データ線82a又82bに電気的に接続されている。また、各データ線82a及び82b、並びに、各引き回し配線31、各TFD素子22、及び各画素電極72等の内面上には、図示しない配向膜が形成されている。
以上の構成を有する素子基板93では、例えば携帯電話や情報端末などの電子機器からFPC41、XドライバIC42及び各YドライバIC43等を介して、各データ線82a及び82bにデータ信号を、また、各引き回し配線31に走査信号を夫々出力する。
次に、図7及び図9を参照して、カラーフィルタ基板94の平面構成について説明する。
カラーフィルタ基板94は、主として、R、G、Bの各着色層6、Wに対応する色を形成する透明樹脂層(図示略)、ストライプ状の形状を有する走査線81等を備えて構成される。
各着色層6及び各透明樹脂層は、後述する配列で画素電極72に対応する位置に形成されている。各走査線81は、X方向に延在するように且つY方向に一定の間隔をおいて形成されている。各走査線81の左端部或いは右端部は、図9に示すように、シール材5内まで延在しており、且つ、そのシール材5内に混入された複数の導通部材7と電気的に接続されている。
以上に述べた、カラーフィルタ基板94と素子基板93とがシール材5を介して貼り合わせられた状態が図7に示されている。図示のように、カラーフィルタ基板94の各走査線81は、素子基板93の各データ線82a及び82bと交差しており、且つ、相隣接する2行分に対応するX方向画素電極群と平面的に重なり合っている。
また、カラーフィルタ基板94の各走査線81と、素子基板93の各引き回し配線31とは、図示のように左辺200a側と右辺200b側との間で交互に重なり合っており、各走査線81と各引き回し配線31とは、シール材5内の導通部材7を介して上下導通している。つまり、カラーフィルタ基板94の各走査線81と、素子基板93の各引き回し配線31との導通は、図示のように左辺200a側と右辺200b側との間で交互に実現されている。このため、カラーフィルタ基板94の各走査線81は、素子基板93の各引き回し配線31を介して、紙面左右に夫々位置する各YドライバIC43に電気的に接続されている。
以上の構成を有する液晶装置200では、電子機器と接続されたFPC41側からの信号及び電力等に基づき、各YドライバIC43によって、各引き回し配線31を介して各走査線81が順次排他的に1本ずつ選択されるとともに、選択された走査線81には、選択電圧の走査信号が供給される一方、他の非選択の走査線81には、非選択電圧の走査信号が供給される。そして、XドライバIC42は、選択された走査線81に対応する位置にある画素電極72に対し、表示内容に応じたデータ信号を、それぞれ対応するデータ線82a及び82b並びにTFD素子22を介して供給する。その結果、液晶層4の表示状態が、非表示状態または中間表示状態に切り替えられ、液晶層4の配向状態が制御されることとなる。
次に、図10を参照して、液晶装置200の断面構成について説明する。図10は、図7における切断線B−B’に沿った断面図であり、特に、RBGRBG・・・の順に着色層が配列されたX方向画素電極群を通る位置で切断した液晶装置の断面図である。
下側基板1の内面上には、サブ画素領域SG毎に画素電極72が形成されている。下側基板1の内面上であって且つ画素電極72の隅の位置近傍には、当該画素電極72と電気的に接続されたTFD素子22が設けられている。下側基板1の内面上において、相隣接する画素電極72の間には、一組のデータ線82a及び82bが形成されている。図10の断面構成では、各画素電極72は、対応するTFD素子22を介して、データ線82aに電気的に接続されている。なお、図10に示される各画素電極72に対して、Y方向に隣接する各画素電極72は、図7に示すように、対応するTFD素子22を介して、データ線82aではなくデータ線82bに電気的に接続されている。下側基板1、画素電極72、TFD素子22、並びに、データ線82a及び82bの各内面上には、図示しない配向膜が形成されている。
一方、上側基板2の内面上には、サブ画素領域SG毎に、上記の第1実施形態と同様の配列順序で着色層6及び透明樹脂層が形成されている。また、各サブ画素領域SGを区画する位置にはBMが形成されている。着色層6、透明樹脂層及びBM等の内面上には、オーバーコート層19が形成されている。オーバーコート層19の内面上には、ITO等からなるストライプ状の走査線81が形成されている。なお、走査線81等の内面上には、図示しない配向膜が形成されている。
以上の構成を有する素子基板93とカラーフィルタ基板94は、複数の導通部材7が混入された枠状のシール材5を介して貼り合わされ、そのシール材5の内側に液晶が封入されて液晶層4が形成されてなる。また、この液晶装置200では、素子基板92の額縁領域38に引き回し配線31が形成されており、引き回し配線31の一端側(即ち、第2配線31b)は複数の導通部材7を通じて、カラーフィルタ基板94側の走査線81の一端側と上下導通している。
以上の構成を有する液晶装置200では、上記した第1実施形態と同様の原理により透過型表示がなされ、所望のカラー表示画像が観察者により視認される。
(配線及び画素配列等の構成)
次に、図7及び図11等を参照して、データ線及び走査線を含む配線、並びに画素配列等の構成について説明する。図11(a)は、2素分に対応する素子基板93の部分平面図を示している。図11(b)は、図11(a)における切断線X3−X4に沿った断面図であり、特に、TFD素子22の断面構成を示している。なお、以下では、上記で説明した要素についての説明は省略又は簡略化する。
下側基板1上には、マトリクス状に画素電極72が配置されている。各画素電極72と、着色層6及び透明樹脂層との配置関係は、上記した第1実施形態と同様である。また、画素電極72とTFD素子22の配置関係は、第1実施形態においてTFT素子21をTFD素子22に置き換えた構成と同様である。このため、TFD素子22は、各Y方向画素電極群に対して千鳥状に配置されている。
ここで、図11(b)を参照して、TFD素子22の断面構成について説明する。
TFD素子22は、第1のTFD素子22a及び第2のTFD素子22bを有して構成される。第1のTFD素子22a及び第2のTFD素子22bは、タンタル等からなる島状の第1金属膜322と、この第1金属膜322の表面を陽極酸化することによって形成され、酸化タンタルからなる絶縁膜323と、この表面に形成されて相互に離間する第2金属膜316、336とを有する。このうち、第2金属膜316、336は、クロム等の同一導電膜をパターニングしたものであり、前者の第2金属膜316は、後述するデータ線82a(又はデータ線82b)の折れ曲がり部分82xが用いられる一方、後者の第2金属膜336は画素電極72に接続するために用いられる。また、第1のTFD素子22aは、データ線82a(又はデータ線82b)側から画素電極72側に向かって見ると順番に、第2金属膜316/絶縁膜323/第1金属膜322となって、金属/絶縁体/金属の構造を採るため、その電流−電圧特性は正負双方向にわたって非線形となる。
一方、第2のTFD素子22bは、データ線82a(又はデータ線82b)側から画素電極72側に向かって見ると順番に、第1金属膜322/絶縁膜323/第2金属膜336となって、第1のTFD素子22aとは逆向きの構造を採る。このため、第2のTFD素子22bの電流−電圧特性は、第1のTFD素子22aの電流−電圧特性を、原点を中心に点対称化したものとなる。その結果、TFD素子22は、2つのTFD素子22a及び22bを互いに逆向きに直列接続した状態となるため、1つのTFD素子を用いた場合と比べると、電流−電圧の非線形特性が正負双方向にわたって対称化されることになる。
図11(a)に戻り、各Y方向画素電極群の両側には、一組のデータ線82a及び82bが設けられており、いわゆる2重マトリクス構造をなす。各データ線82aは、所定の間隔毎に右方向に分岐する折れ曲がり部分82xを有し、当該各折れ曲がり部分82xは、各Y方向画素電極群における各画素電極72の左下隅の位置に設けられたTFD素子22と電気的に接続されている。一方、各データ線82bは、所定の間隔毎に左方向に分岐する折れ曲がり部分82xを有し、当該各折れ曲がり部分82xは、各Y方向画素電極群における各画素電極72の右下隅の位置に設けられたTFD素子22と電気的に接続されている。カラーフィルタ基板94側において、各走査線81は、相隣接する2行分に対応するX方向画素電極群に対応する位置に設けられている。
また、このような画素配列構造を有する第2実施形態では、上記の第1実施形態と同様に、上記したレンダリング技術を用いて表示を行うようにしているため、例えば、QVGA規格に対応する画面表示解像度を有する液晶装置を用いた場合、VGA規格に対応する画面表示解像度を実現することが可能となっている。
次に、図4及び図5に戻り、上記の比較例1及び2と比較した、本発明の第2実施形態に係る液晶装置200の特有の作用効果について説明する。
ここでは、図4(a)に示す比較例1、及び図4(b)に示す比較例2において、ソース線32a及び32bを夫々データ線82a及び82bに置き換えると共に、TFT素子21をTFD素子22に置き換える。また、図4(a)及び(b)において、ゲート線33の第2配線33bがないものと想定し、その代わりに、図4(a)では、カラーフィルタ基板側であって各X方向画素電極群に対応する位置にストライプ状の走査線81が形成されているものと想定すると共に、図4(b)では、カラーフィルタ基板側であって相隣接する2行分に対応するX方向画素電極群毎に対応する位置にストライプ状の走査線81が形成されているものと想定する。
まず、比較例1に着目すると、図4(a)に示される8画素分の画素電極70を駆動するには、4本の走査線81と、6本のデータ線82が必要である。次に、比較例2に着目すると、図4(b)に示される8画素分の画素電極70を駆動するには、2本の走査線81と、12本のデータ線82が必要である。次に、第2実施形態に着目すると、図11(a)に示される2画素分の画素電極72を駆動するには、2本の走査線81と、6本のデータ線32が必要である。
したがって、比較例1に係るデータ線及び走査線の配線数と、比較例2に係るデータ線及び走査線の配線数と、第2実施形態に係るデータ線及び走査線との配線数の比を比較すると、図5に示すように、データ線82については、比較例1のデータ線82の本数(6本):比較例2のデータ線82の本数(12本):第2実施形態のデータ線82の本数(6本)=1:2:1の関係になると共に、走査線81については、比較例1の走査線81の本数(4本):比較例2の走査線81の本数(2本):第2実施形態の走査線81の本数(2本)=1:(1/2):(1/2)の関係になることが理解される。
以上の結果より、第2実施形態では、上記した第1実施形態と同様の作用効果を奏することが分かる。
(他の画素配列の構成)
また、本発明では、上記した第2実施形態の画素配列構造に代えて、図12(a)に示される画素配列構造を採用することもできる。なお、かかる画素配列構造は、上記した第1実施形態の他の画素配列構造に対応している。
ここで、図12(a)を参照して、第2実施形態の他の画素配列構造について説明する。なお、以下では、上記した要素については同一の符号を付し、その説明は簡略化又は省略する。
下側基板1上には、マトリクス状に画素電極73が配置されている。一組のデータ線82a及び82bは、Y方向画素電極群毎に、その両側に配置されている。各データ線82a及び82bの折れ曲がり部分82xは、対応するTFD素子22に電気的に接続されている。相隣接する2行分に対応するX方向画素電極群は、カラーフィルタ基板94側の走査線81と対向している。各画素電極73と、着色層6及び透明樹脂層との配置関係は、上記した第1実施形態の他の画素配列構造と同様である。また、画素電極73とTFD素子22の配置関係は、第1実施形態の他の画素配列構造においてTFT素子21をTFD素子22に置き換えた構成と同様である。このため、TFD素子22は、各Y方向画素電極群に対して千鳥状に配置されている。なお、その他の構成は、上記した第1実施形態の他の画素配列構造と同様になっている。
また、このような他の画素配列構造を有する液晶装置では、上記したレンダリング技術を用いて表示を行うようにしているため、例えば、QVGA規格に対応する画面表示解像度を有する液晶装置を用いた場合、VGA規格に対応する画面表示解像度を実現することが可能となっている。
次に、図12(b)を参照して、比較例1に係るデータ線及び走査線の配線数と、比較例2に係るデータ線及び走査線の配線数と、第2実施形態の他の画素配列構造に係るデータ線及び走査線との配線数の比を比較する。
第2実施形態の他の画素配列構造に着目すると、図12(a)に示される2画素分に相当する画素電極73を駆動するには、2本の走査線81と、8本のデータ線82が必要である。
したがって、比較例1に係るデータ線及び走査線の配線数と、比較例2に係るデータ線及び走査線の配線数と、第2実施形態の他の画素配列構造に係るデータ線及び走査線との配線数の比を比較すると、図12(b)に示すように、データ線82については、比較例1のデータ線82の本数(6本):比較例2のデータ線82の本数(12本):第2実施形態の他の画素配列構造に係るデータ線82の本数(8本)=1:2:(4/3)の関係になると共に、走査線81については、比較例1の走査線81の本数(4本):比較例2の走査線81の本数(2本):第2実施形態の他の画素配列構造に係る走査線81の本数(2本)=1:(1/2):(1/2)の関係になることが理解される。
以上の結果より、第2実施形態の他の画素配列構造によれば、上記した第1実施形態の他の画素配列構造と同様の作用効果を奏する。
[変形例]
上記の実施形態では、R、G、B、Wの4色を用いて1画素を構成したが、これに限らず、本発明では、R、G、Bに加え或いはWに代えて、その他の色、例えば、C(シアン)、M(マゼンタ)、Y(イエロー)などの補色系の色を用いて1画素を構成しても構わない。
また、上記の各種実施形態では、透過型の液晶装置に本発明を適用することにしたが、これに限らず、反射型又は半透過反射型の液晶装置にも本発明を適用しても構わない。また、本発明は、上記した液晶装置だけに限らず、電気光学装置の一例としての有機エレクトロルミネッセンス表示装置にも好適に適用することができる。
[電子機器]
次に、本発明による液晶装置100又は200を電子機器の表示装置として用いる場合の実施形態について説明する。
図13は、本実施形態の全体構成を示す概略構成図である。ここに示す電子機器は、上記の液晶装置100又は200と、これを制御する制御手段410とを有する。ここでは、液晶装置100又は200を、パネル構造体403と、半導体ICなどで構成される駆動回路402とに概念的に分けて描いてある。また、制御手段410は、表示情報出力源411と、表示情報処理回路412と、電源回路413と、タイミングジェネレータ414と、を有する。
表示情報出力源411は、ROM(Read Only Memory)やRAM(Random Access Memory)などからなるメモリと、磁気記録ディスクや光記録ディスクなどからなるストレージユニットと、デジタル画像信号を同調出力する同調回路とを備え、タイミングジェネレータ414によって生成された各種のクロック信号に基づいて、所定フォーマットの画像信号などの形で表示情報を表示情報処理回路412に供給するように構成されている。
表示情報処理回路412は、シリアル−パラレル変換回路、増幅・反転回路、ローテーション回路、ガンマ補正回路、クランプ回路などの周知の各種回路を備え、入力した表示情報の処理を実行して、その画像情報をクロック信号CLKとともに駆動回路402へ供給する。駆動回路402は、走査線駆動回路、データ線駆動回路及び検査回路を含む。また、電源回路413は、上述の各構成要素にそれぞれ所定の電圧を供給する。
次に、本発明に係る液晶装置100又は200を適用可能な電子機器の具体例について図14を参照して説明する。
まず、本発明に係る液晶装置100又は200を、可搬型のパーソナルコンピュータ(いわゆるノート型パソコン)の表示部に適用した例について説明する。図14(a)は、このパーソナルコンピュータの構成を示す斜視図である。同図に示すように、パーソナルコンピュータ710は、キーボード711を備えた本体部712と、本発明に係る液晶表示パネルを適用した表示部713とを備えている。
続いて、本発明に係る液晶装置100又は200を、携帯電話機の表示部に適用した例について説明する。図14(b)は、この携帯電話機の構成を示す斜視図である。同図に示すように、携帯電話機720は、複数の操作ボタン721のほか、受話口722、送話口723とともに、本発明に係る液晶装置100又は200を適用した表示部724を備える。
なお、本発明に係る液晶装置100又は200を適用可能な電子機器としては、図14(a)に示したパーソナルコンピュータや図14(b)に示した携帯電話機の他にも、液晶テレビ、ビューファインダ型・モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、ディジタルスチルカメラなどが挙げられる。
1 下側基板、 2 上側基板、 6 着色層、 8 共通電極、 9 透明樹脂層、 10、70、71、73 画素電極、 21 TFT素子、 22 TFD素子、 32a、32b ソース線、 33 ゲート線、 31 引き回し配線、 38 額縁領域、 81 走査線、 82a、82b データ線、 91、93 素子基板、 92、94 カラーフィルタ基板、 100、200 液晶装置