KR100470843B1 - 액티브 매트릭스형 표시 장치 - Google Patents

액티브 매트릭스형 표시 장치 Download PDF

Info

Publication number
KR100470843B1
KR100470843B1 KR10-2001-0071279A KR20010071279A KR100470843B1 KR 100470843 B1 KR100470843 B1 KR 100470843B1 KR 20010071279 A KR20010071279 A KR 20010071279A KR 100470843 B1 KR100470843 B1 KR 100470843B1
Authority
KR
South Korea
Prior art keywords
circuit
pixel
pixels
operation mode
holding
Prior art date
Application number
KR10-2001-0071279A
Other languages
English (en)
Other versions
KR20020038536A (ko
Inventor
쯔쯔이유스께
요꼬야마료이찌
마쯔모또쇼이찌로
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20020038536A publication Critical patent/KR20020038536A/ko
Application granted granted Critical
Publication of KR100470843B1 publication Critical patent/KR100470843B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액티브 매트릭스형 표시 장치의 저소비 전력화와 동시에 회로의 고정밀화를 도모한다.
복수 화소(2 화소, 4 화소)에 하나의 비율로 영상 신호를 보유하는 보유 회로(110)를 배치하고, 통상 동작 모드와 메모리 동작 모드를 전환하여 표시한다. 보유 회로(110)는 SRAM이다. SRAM은 회로 면적이 크므로, 복수 화소에서 공용하고, 메모리 동작 모드시에는 「화소 수」를 줄여 표시한다. 이에 따라, 1 화소의 면적을 축소할 수 있게 되므로, 통상 동작 모드에 있어서 보다 고정밀한 표시를 행할 수 있다. 또, 보유 회로(110)의 수를 줄임으로써, 보유 회로(110)를 각 화소에 배치한 경우에 비교하여, 메모리 동작 모드 시의 소비 전력을 더 삭감시킬 수 있다.

Description

액티브 매트릭스형 표시 장치{ACTIVE MATRIX TYPE DISPLAY DEVICE}
본 발명은 액티브 매트릭스형 표시 장치에 관한 것으로, 특히 화소에 대응하여 복수의 보유 회로가 설치된 액티브 매트릭스형 표시 장치에 관한 것이다.
최근, 표시 장치는 휴대 가능한 표시 장치, 예를 들면 휴대 텔레비전, 휴대 전화 등의 시장에 필요하게 되었다. 이러한 요구에 따라 표시 장치의 소형화, 경량화, 소비 전력 절약화에 대응하기 위해 연구 개발이 활발히 행해지고 있다.
도 8에 종래예에 따른 액정 표시 장치(Liquid Crystal Display ; LCD)의 일 화소 전극의 회로 구성도를 나타낸다. 절연성 기판(도시되지 않음) 위에 게이트 신호선(51), 드레인 신호선(61)이 교차하여 형성되어 있고, 그 교차부 근방에 양 신호선(51, 61)에 접속된 선택 화소 선택 TFT(70)가 설치되어 있다. 선택 화소 선택 TFT(70)의 소스(70s)는 액정(21)의 화소 전극(17)에 접속되어 있다.
또한, 화소 전극(17)의 전압을 1 필드 기간, 보유하기 위한 보조 용량(85)이 설치되어 있고, 보조 용량(85)의 한쪽 단자(86)는 선택 화소 선택 TFT(70)의 소스(70s)에 접속되며, 다른 전극(87)에는 각 화소 전극에 공통의 전위가 인가되어 있다.
여기서, 게이트 신호선(51)에 게이트 신호가 인가되면, 선택 화소 선택 TFT(70)는 온 상태가 되고, 드레인 신호선(61)으로부터 아날로그 영상 신호가 화소 전극(17)으로 전달됨과 함께 보조 용량(85)에 보유된다. 화소 전극(17)에 인가된 영상 신호 전압이 액정(21)에 인가되고, 그 전압에 따라 액정(21)이 배향된다. 이러한 화소 전극을 매트릭스형으로 배치함으로써 LCD를 얻을 수 있다.
종래의 LCD는 동화상, 정지 화상에 관계없이 표시를 얻을 수 있다. 이러한 LCD에 정지 화상을 표시하는 경우, 예를 들면 휴대 전화의 액정 표시부의 일부에 휴대 전화를 구동시키기 위한 배터리의 잔량 표시로서 건전지의 화상을 표시하게 된다.
그러나, 상술된 구성의 액정 표시 장치에서는 정지 화상을 표시하는 경우에도 동화상을 표시하는 경우와 마찬가지로, 게이트 신호로 선택 화소 선택 TFT(70)를 온 상태로 하여, 영상 신호를 각 화소 전극에 재기입할 필요가 생겼었다.
그 때문에, 게이트 신호 및 영상 신호 등의 구동 신호를 발생시키기 위한 드라이버 회로, 및 드라이버 회로의 동작 타이밍을 제어하기 위한 각종 신호를 발생시키는 외부 LSI는 항상 동작하기 때문에, 항상 큰 전력을 소비하였다. 이 때문에, 한정된 전원밖에 구비하지 않은 휴대 전화 등에서는 그 사용 가능 시간이 짧아진다는 결점이 있었다.
이에 대하여, 각 화소 전극에 스태틱형 메모리를 구비한 액정 표시 장치가 특개평8-194205호에 개시되어 있다. 동일한 공보의 일부를 인용하여 설명한다. 도 9는 특개평8-194205호에 개시되어 있는 보유 회로를 갖는 액티브 매트릭스형 표시 장치의 평면 회로 구성도이다. 게이트 신호선(51)과 참조선(52)이 행 방향으로, 드레인 신호선(61)이 열 방향으로, 각각 복수개 배치되어 있다. 그리고, 보유 회로(54)와 화소 전극(17) 사이에는 TFT(53)가 설치되어 있다. 보유 회로(54)에 보유된 데이터에 기초하여 표시를 행함으로써, 게이트 드라이버(50), 드레인 드라이버(60)를 정지시켜 소비 전력을 저감시키는 것이다.
도 10은 이 액정 표시 장치의 하나의 화소를 나타내는 회로 구성도이다. 기판 위에 화소 전극이 매트릭스형으로 배치되어 있고, 화소 전극(17) 사이에는 지면 좌우 방향으로 게이트 신호선(51)이, 상하 방향으로 드레인 신호선(61)이 배치되어 있다. 그리고 게이트 신호선(51)과 평행하게 참조선(52)이 배치되며, 게이트 신호선(51)과 드레인 신호선(61)의 교차부에 보유 회로(54)가 설치되고, 보유 회로(54)와 화소 전극(17) 사이에는 스위치 소자(53)가 설치되어 있다. 보유 회로(54)는 2단 인버터(55, 56)를 정귀환(正歸還)시킨 형태의 메모리, 즉 스태틱형 메모리(Static Random Access Memory ; SRAM)를 디지털 영상 신호의 보유 회로로서 이용한다. 특히 SRAM 은 DRAM과 달리, 데이터의 보유에 리프레시를 필요로 하지 않기 때문에 적합하다.
여기서, 스태틱형 메모리에 보유된 2치 디지털 신호에 따라, 스위치 소자(53)는 참조선 Vref와 화소 전극(17) 사이의 저항치를 보유 회로(54)의 출력에 따라 제어하고, 액정(21)의 바이어스 상태를 조정하고 있다. 한편, 공통 전극에는 교류 신호 Vcom을 입력한다. 본 장치는 이상적으로는, 정지 화상처럼 표시 화상에 변화가 없으면, 메모리에 대한 리프레시는 불필요하다.
그러나, 보유 회로(54)에 스태틱 RAM을 이용하면, 보유 회로를 구성하는 트랜지스터의 수는 4개 혹은 6개로 많아, 회로 면적이 크다. 그와 같은 스태틱 RAM을 화소 전극(17)사이에 배치하면, 화소 전극(17)의 면적이 작아져 액정 표시 장치의 개구율이 저하하거나, 하나의 화소 사이즈를 크게 해야하므로 고정밀화가 곤란하다는 문제가 있었다.
그래서, 본 발명은 보유 회로를 갖는 표시 장치에 있어서, 특히 통상의 표시를 행할 때에 더 고정밀한 액티브 매트릭스형 표시 장치를 얻는 것을 목적으로 한다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 행렬 형상으로 배치된 복수의 화소 전극 및 화소 전극에 대응하여 배치된 복수의 보유 회로를 구비하고, 수시로 입력되는 영상 신호에 따른 화소 전압을 화소 전극에 수시로 인가하여 표시하는 통상 동작 모드와, 보유 회로가 기억한 데이터에 따라 표시하는 메모리 동작 모드를 갖는 액티브 매트릭스형 표시 장치에 있어서, 보유 회로는 복수 화소에 하나 배치되며, 보유 회로 중 하나로부터의 출력은 복수의 화소 전극에 공급되는 액티브 매트릭스형 표시 장치이다.
또한, 보유 회로는 2 화소에 하나의 비율로 배치되고, 보유 회로의 출력은 두개의 화소 전극에 공급된다.
또한, 보유 회로는 4 화소에 하나의 비율로 배치되고, 보유 회로의 출력은 4개의 화소 전극에 공급된다.
또한, 행렬 형상으로 배치된 복수의 화소 전극 및 화소 전극에 대응하여 배치된 복수의 보유 회로를 구비하고, 수시로 입력되는 영상 신호에 따른 화소 전압을 화소 전극에 수시로 인가하여 표시하는 통상 동작 모드와, 보유 회로가 기억한 데이터에 따라 표시하는 메모리 동작 모드를 갖는 액티브 매트릭스형 표시 장치에 있어서, 보유 회로의 수는 화소 전극의 수에 비교하여 적은 액티브 매트릭스형 표시 장치이다.
또한, 보유 회로의 수는 화소 전극의 수의 1/2이다.
또한, 보유 회로의 수는 화소 전극의 수의 1/4이다.
또한, 행렬 형상으로 배치된 복수의 화소 전극 및 화소 전극에 대응하여 배치된 복수의 보유 회로를 구비하고, 수시로 입력되는 영상 신호에 따른 화소 전압을 화소 전극에 수시로 인가하여 표시하는 통상 동작 모드와, 보유 회로가 기억한 데이터에 따라 표시하는 메모리 동작 모드를 갖는 액티브 매트릭스형 표시 장치에 있어서, 메모리 동작 모드 시의 표시 화소 수는 통상 동작 모드 시의 표시 화소 수보다도 적은 액티브 매트릭스형 표시 장치이다.
또한, 메모리 동작 모드 시의 화소 수는 통상 동작 모드 시의 화소 수의 1/2이다.
또한, 메모리 동작 모드 시의 화소 수는 통상 동작 모드 시의 화소 수의 1/4이다.
또한, 상기 보유 회로는 3치 이상의 데이터를 보유하는 다비트 메모리이다.
본 발명의 제1 실시 형태에 따른 표시 장치에 대하여 설명한다. 도 1에 본 발명의 표시 장치를 액정 표시 장치에 응용한 경우의 회로 구성도를 나타낸다.
액정 표시 패널(100)에는 절연 기판(10) 위에 복수의 화소 전극(17)이 매트릭스 형상으로 배치되어 있다. 그리고, 게이트 신호를 공급하는 게이트 드라이버(50)에 접속된 복수의 게이트 신호선(51)이 한 방향으로 배치되어 있고, 이들 게이트 신호선(51)과 교차하는 방향으로 복수의 드레인 신호선(61)이 배치되어 있다.
드레인 신호선(61)에는 드레인 드라이버(60)로부터 출력되는 샘플링 펄스의 타이밍에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 온하고, 데이터 신호선(62)의 데이터 신호(아날로그 영상 신호 또는 디지털 영상 신호)가 공급된다.
게이트 드라이버(50)는 어떤 게이트 신호선(51)을 선택하고, 이것에 게이트 신호를 공급한다. 선택된 행의 화소 전극(17)에는 드레인 신호선(61)으로부터 데이터 신호가 공급된다.
이하, 각 화소의 상세한 구성에 대하여 설명한다. 게이트 신호선(51)과 드레인 신호선(61)의 교차부 근방에는 P 채널형 회로 선택 TFT(41) 및 N 채널형 회로 선택 TFT(42)로 이루어지는 회로 선택 회로(40)가 설치되어 있다. 회로 선택 TF T(41, 42)의 양 드레인은 드레인 신호선(61)에 접속됨과 함께, 이들의 양 게이트는 회로 선택 신호선(88)에 접속되어 있다. 회로 선택 TFT(41, 42)는 선택 신호선(88)으로부터의 선택 신호를 따라 어느 한쪽이 온된다. 또한, 후술된 바와 같이 회로 선택 회로(40)와 쌍을 이뤄, 회로 선택 회로(43)가 설치되어 있다. 회로 선택 회로(40, 43)는 각각의 트랜지스터가 상보적으로 동작하면 되고, P 채널, N 채널은 반대라도 물론 상관없다. 또한, 회로 선택 회로(40, 43)는 어느 한쪽만을 생략할 수도 있다.
이에 따라, 후술하는 통상 동작 모드인 아날로그 영상 신호 표시(풀컬러 동화상 대응)와 메모리 동작 모드인 디지털 영상 표시(저소비 전력, 정지 화상 대응)를 선택하여 전환하는 것이 가능해진다. 또, 회로 선택 회로(40)에 인접하여, N 채널형 화소 선택 TFT(71) 및 N 채널형 TFT(72)로 이루어지는 화소 선택 회로(70)가 배치되어 있다. 화소 선택 TFT(71, 72)는 각각 회로 선택 회로(40)의 회로 선택 TFT(41, 42)와 종렬로 접속됨과 함께, 이들의 게이트에는 게이트 신호선(51)이 접속되어 있다. 화소 선택 TFT(71, 72)는 게이트 신호선(51)으로부터의 게이트 신호에 따라 양방이 동시에 온하도록 구성되어 있다. 화소 선택 회로(70)는 회로 선택 회로(40)보다도 드레인 신호선(61)측에 배치해도 무방하다. 이 경우, 화소 선택 TFT(71, 72)를 하나의 TFT로 대용할 수도 있다.
또한, 아날로그 영상 신호를 보유하기 위한 보조 용량(85)이 설치되어 있다. 보조 용량(85)의 한쪽 전극은 화소 선택 TFT(71)의 소스에 접속되어 있다. 다른 쪽 전극은 공통의 보조 용량선(87)에 접속되고, 바이어스 전압 Vsc가 공급된다. 또한, 화소 선택 TFT(71)의 소스는 회로 선택 TFT(44) 및 컨택트(16)를 통해 화소 전극(17)에 접속되어 있다. 게이트 신호에 의해 화소 선택 TFT(70)의 게이트가 개방되면, 드레인 신호선(61)으로부터 공급되는 아날로그 영상 신호는 컨택트(16)를 통해 화소 전극(17)에 입력되며, 화소 전압으로서 액정을 구동시킨다. 화소 전압은 화소 선택 TFT(71)의 선택이 해제되고, 이어서 다시 선택되기까지의 1 필드 기간 유지되어야하지만, 액정의 용량만으로는 화소 전압은 시간 경과와 함께 점차로 저하하여, 1 필드 기간 충분히 유지되지 않는다. 그렇게 되면, 그 화소 전압의 저하가 표시 결함으로서 나타나 양호한 표시를 얻을 수 없게 된다. 그래서 화소 전압을 1 필드 기간 보유하기 위해 보조 용량(85)을 설치하고 있다.
이 보조 용량(85)과 화소 전극(17) 사이에는 회로 선택 회로(43)의 P 채널형 TFT(44)가 설치되고, 회로 선택 회로(43)의 회로 선택 TFT(41)과 동시에 온 오프하도록 구성되어 있다. 회로 선택 TFT(41)이 온하고, 아날로그 신호를 수시로 공급하여 액정을 구동시키는 동작 모드를 통상 동작 모드, 혹은 아날로그 동작 모드라고 한다.
또한, 화소 선택 회로(70)의 TFT(72)와 화소 전극(17) 사이에는 보유 회로(110)가 설치되어 있다. 보유 회로(110)는 정귀환된 두개의 인버터 회로와 신호 선택 회로(120)로 이루어져, 디지털 2치를 보유하는 스태틱형 메모리를 구성하고 있다.
또한, 신호 선택 회로(120)는 두개의 인버터로부터의 신호에 따라 신호를 선택하는 회로로서, 두개의 N 채널형 TFT(121, 122)로 구성되어 있다. TFT(121, 122)의 게이트에는 두개의 인버터로부터의 상보적인 출력 신호가 각각 인가되어 있으므로, TFT(121, 122)는 상보적으로 온 오프한다.
여기서, TFT(122)가 온하면 직류 전압의 대향 전극 신호 VCOM(신호 A)이 선택되고, TFT(121)가 온하면 그 대향 전극 신호 VCOM을 중심으로 한 교류 전압으로서 액정을 구동시키기 위한 교류 구동 신호(신호 B)가 선택되어, 회로 선택 회로(43)의 TFT(45)를 통해 액정(21)의 화소 전극(17)에 공급된다. 회로 선택 TFT(42)가 온하고, 보유 회로(110)에 보유된 데이터에 기초하여 표시를 하는 동작 모드를 메모리 모드 혹은 디지털 동작 모드라고 한다.
상술된 구성을 요약하면, 화소 선택 소자인 화소 선택 TFT(71) 및 아날로그 영상 신호를 보유하는 보조 용량(85)으로 이루어지는 회로(아날로그 표시 회로)와, 화소 선택 소자인 TFT(72), 2치의 디지털 영상 신호를 보유하는 보유 회로(110)로 이루어지는 회로(디지털 표시 회로)가 하나의 화소 전극 내에 설치되고, 또한 이들 두개의 회로를 선택하기 위한 회로 선택 회로(40, 43)가 설치되어 있다.
이어서, 액정 패널(100)의 주변 회로에 대하여 설명한다. 액정 패널(100)의 절연성 기판(10)과는 별도의 기판의 외부 부착 회로 기판(90)에는 패널 구동용 LSI(91)가 설치되어 있다. 이 외부 부착 회로 기판(90)의 패널 구동용 LSI(91)로부터 수직 스타트 신호 STV가 게이트 드라이버(50)에 입력되고, 수평 스타트 신호 STH가 드레인 드라이버(60)에 입력된다. 또한 영상 신호가 데이터선(62)에 입력된다.
이어서, 상술된 구성의 표시 장치의 구동 방법에 대하여 설명한다.
(1) 통상 동작 모드(아날로그 동작 모드)의 경우
모드 신호에 따라, 아날로그 표시 모드가 선택되면, LSI(91)는 데이터 신호선(62)에 아날로그 신호를 공급하는 상태로 설정됨과 함께, 회로 선택 신호선(88)의 전위가 「L」이 되고, 회로 선택 회로(40, 43)의 회로 선택 TFT(41, 43)가 온하고, 회로 선택 TFT(42, 45)가 오프한다.
또한, 수평 스타트 신호 STH에 기초하는 샘플링 신호에 따라 샘플링 트랜지스터 SP가 순차 온하여 데이터 신호선(62)의 아날로그 영상 신호가 드레인 신호선(61)에 공급된다.
또한, 수직 스타트 신호 STV에 기초하여, 게이트 신호가 게이트 신호선(51)에 공급된다. 게이트 신호에 따라, 화소 선택 TFT(71)가 온하면, 드레인 신호선(61)으로부터 아날로그 영상 신호 An. Sig가 화소 전극(17)에 전달됨과 함께, 보조 용량(85)에 보유된다. 화소 전극(17)에 인가된 영상 신호 전압이 액정(21)에 인가되며, 그 전압에 따라 액정(21)이 배향됨으로써 액정 표시를 얻을 수 있다.
이 아날로그 표시 모드에서는, 수시로 입력되는 아날로그 신호에 따라 수시로 액정을 구동시키므로, 풀컬러의 동화상을 표시하는데 적합하다. 단, 외부 부착 회로 기판(90)의 LSI(91), 각 드라이버(50, 60)에는 이들을 구동시키기 위해 끊임없이 전력이 소비되고 있다.
(2) 메모리 동작 모드(디지털 표시 모드)의 경우
모드 신호에 따라, 디지털 표시 모드가 선택되면, LSI(91)는 영상 신호를 디지털 변환하여 상위 1 비트를 추출한 디지털 데이터를 데이터 신호선(62)에 출력하는 상태로 설정됨과 함께, 회로 선택 신호선(88)의 전위가 「H」가 되고, 보유 회로(110)가 유효한 상태가 된다. 또한, 회로 선택 회로(40, 43)의 회로 선택 TFT(41, 44)가 오프됨과 함께 회로 선택 TFT(42, 45)가 온한다.
또한, 외부 부착 회로 기판(90)의 패널 구동용 LSI(91)로부터 게이트 드라이버(50) 및 드레인 드라이버(60)에 스타트 신호 STH가 입력된다. 그에 따라 샘플링 신호가 순차적으로 발생하고, 각각의 샘플링 신호에 따라 샘플링 트랜지스터 SP1, SP2, …, SPn이 순서대로 온하여 디지털 영상 신호 D.Sig를 샘플링하여 각 드레인 신호선(61)에 공급한다.
여기서 제1행, 즉 게이트 신호 G1이 인가되는 게이트 드레인 신호선(61)에 대하여 설명한다. 우선, 게이트 신호 G1에 의해 게이트 드레인 신호선(61)에 접속된 각 화소 전극의 각 화소 선택 TFT(72)가 1 수평 주사 기간 온한다. 제1행 제1 열의 화소 전극에 주목하면, 샘플링 신호 SP1에 의해 샘플링한 디지털 영상 신호 S11이 드레인 신호선(61)에 입력된다. 그리고 선택 화소 선택 TFT(72)가 게이트 신호에 의해 온 상태가 되면 그 디지털 신호 D. Sig가 보유 회로(110)에 입력되며, 2개의 인버터에 의해 보유된다.
이 인버터에서 보유된 신호는 신호 선택 회로(120)에 입력되어, 이 신호 선택 회로(120)에서 신호 A 또는 신호 B를 선택하고, 그 선택한 신호가 화소 전극(17)에 인가되어, 그 전압이 액정(21)에 인가된다.
이렇게 해서 1행째의 게이트 신호선으로부터 마지막 행의 게이트 신호선까지 주사함으로써, 1 화면분(1 필드 기간)의 스캔, 즉 모든 도트 스캔이 종료하여 1 화면이 표시된다.
여기서, 1 화면이 표시되면, 게이트 드라이버(50) 및 드레인 드라이버(60) 및 외부 부착의 패널 구동용 LSI(91)에 대한 전압 공급을 정지하여 이들의 구동을 멈추게 한다. 보유 회로(110)에는 항상 구동 전압 VDD, VSS를 공급하여 구동시키고, 또한 대향 전극 전압을 대향 전극(32)에, 각 신호 A 및 B를 선택 회로(120)에 공급한다.
즉, 보유 회로(110)에 이 보유 회로를 구동시키기 위한 구동 전압 VDD, VSS를 공급하고, 대향 전극에는 대향 전극 전압 VCOM을 인가하여, 액정 표시 패널(100)이 노말리 화이트(NW)인 경우에는 신호 A로는 대향 전극 전압과 동일한 전위의 교류 구동 전압을 인가하고, 신호 B로는 액정을 구동시키기 위한 교류 전압(예를 들면 60㎐)을 인가할 뿐이다. 그렇게 함으로써, 1 화면분을 보유하여 정지 화상으로서 표시할 수 있다. 또한 다른 게이트 드라이버(50), 드레인 드라이버(60) 및 외부 부착 LSI(91)에는 전압이 인가되지 않은 상태이다.
이 때, 드레인 신호선(61)에 디지털 영상 신호로 「H(하이)」가 보유 회로(110)에 입력된 경우에는 신호 선택 회로(120)에 있어서 제1 TFT(121)에는 「L」이 입력되게 되므로 제1 TFT(121)는 오프가 되며, 다른 쪽의 제2 TFT(122)에는「H」가 입력되게 되므로 제2 TFT(122)는 온이 된다. 그렇게 되면, 신호 B가 선택되어 액정에는 신호 B의 전압이 인가된다. 즉, 신호 B의 교류 전압이 인가되고, 액정이 전계에 의해 상승하기 때문에, NW의 표시 패널에서는 표시로서 흑 표시로 관찰할 수 있다.
드레인 신호선(61)에 디지털 영상 신호로 「L」이 보유 회로(110)에 입력된 경우에는 신호 선택 회로(120)에 있어서 제1 TFT(121)에는「H」가 입력되게 되므로 제1 TFT(121)는 온이 되며, 다른 쪽의 제2 TFT(122)에는「L」이 입력되게 되므로 제2 TFT(122)는 오프가 된다. 그렇게 되면, 신호 A가 선택되어 액정에는 신호 A의 전압이 인가된다. 즉, 대향 전극(32)과 동일한 전압이 인가되기 때문에, 전계가 발생하지 않고 액정은 상승하지 않기 때문에, NW의 표시 패널에서는 표시로서 백 표시로서 관찰할 수 있다.
이와 같이, 1 화면분을 기입하여 그것을 보유함으로써 정지 화상으로서 표시할 수 있지만, 그 경우에는 각 드라이버(50, 60) 및 LSI(91)의 구동을 정지시키므로, 그 만큼 저소비 전력화할 수 있다.
상기 실시 형태에서는 보유 회로(110)는 1 비트만을 보유하지만, 물론 보유 회로(110)를 다비트화하면, 메모리 동작 모드로 계조 표시를 행할 수도 있고, 보유 회로(110)를 아날로그치를 기억하는 메모리라고 하면, 메모리 동작 모드에서의 풀컬러 표시도 할 수 있다.
상술된 바와 같이, 본 발명의 실시 형태에 따르면 하나의 액정 표시 패널(100)로 풀컬러의 동화상 표시(아날로그 표시 모드인 경우)와, 저소비 전력의 디지털 계조 표시(디지털 표시 모드인 경우)라는 2 종류의 표시에 대응할 수 있다.
이어서, 제1 실시 형태의 레이아웃에 대하여, 도 2를 이용하여 설명한다. 도 2는 본 실시 형태의 레이아웃을 나타내는 개념도이다. 회로 선택 회로의 P 채널 회로 선택 TFT(41), N 채널 TFT(42), 화소 선택 회로의 N 채널 화소 선택 TF T(71, 72), 회로 선택 회로의 P 채널 TFT(44)가 직렬로 접속되고, 화소 전극(17)에 컨택트(16)를 통해 접속되어 있음과 함께 보조 용량(85)에 접속되어 있다. 또한, 회로 선택 TFT(42), 화소 선택 TFT(72), 보유 회로(110), 회로 선택 회로의 N 채널 TFT(45)가 컨택트(16)를 통해 화소 전극(17)에 접속되어 있다. 이상의 구성은 모두 화소 전극(17)에 중첩하여 배치되어 있다. 또, 보유 회로(110)에 접속되는 각 전원선은 생략하였다. 본 실시 형태는 각 화소마다 보유 회로(110)가 배치되어 있다.
그런데, 본 실시 형태의 LCD는 반사형 LCD이다. 본 실시 형태의 반사형 L CD의 도 2의 A-A'선 단면도를 도 3에 나타낸다. 한쪽의 절연성 기판(10) 위에 다결정 실리콘으로 이루어져 아일랜드화된 반도체층(11)이 배치되며, 그 위를 게이트 절연막(12)이 피복되어 배치되어 있다. 반도체층(11)의 상측으로서 게이트 절연막(12) 위에는 게이트 전극(13)이 배치되고, 이 게이트 전극(13) 양측에 위치하는 하층의 반도체층(11)에는 소스 및 드레인이 형성되어 있다. 게이트 전극(13) 및 게이트 절연막(12) 위에는 이들을 피복하여 층간 절연막(14)이 형성되어 있다. 그리고 그의 드레인 및 소스에 대응한 위치에는 컨택트가 형성되어 있고, 그 컨택트를 통해 드레인은 화소 선택 TFT(71)에 접속되고, 소스는 컨택트(16)를 통해 화소 전극(17)에 접속되어 있다. 평탄화 절연막(15) 위에 형성된 각 표시 전극(17)은 알루미늄(Al) 등의 반사 재료로 이루어져 있다. 각 표시 전극(17) 및 평탄화 절연막(15) 위에는 액정(21)을 배향하는 폴리이미드 등으로 이루어지는 배향막(20)이 형성되어 있다.
다른 쪽의 절연성 기판(30) 위에는 적(R), 녹(G), 청(B)의 각 색을 나타내는 컬러 필터(31), ITO(Indium Tin Oxide) 등의 투명 도전성막으로 이루어지는 대향 전극(32), 및 액정(21)을 배향하는 배향막(33)이 순서대로 형성되어 있다. 물론 컬러 표시로 하지 않은 경우에는 컬러 필터(31)는 불필요하다.
이렇게 함으로써 형성된 한쌍의 절연성 기판(10, 30)의 주변을 접착성 시일재에 의해 접착하고, 그것에 의해 형성된 공극에 액정(21)이 충전되어 있다.
반사형 LCD에서는 도면 중 점선 화살표로 나타낸 바와 같이 절연성 기판(30)측으로부터 입사한 외부광이 표시 전극(17)에 의해 반사되어, 관찰자(1)측으로 출사하여, 표시를 관찰할 수 있다.
이어서, 본 발명의 제2 실시 형태에 대하여 설명한다. 일반적으로 표시 장치에는 고정밀화, 즉 화소수를 늘리거나, 화소 수를 유지한 상태에서 소형화하는 요구가 있다. 그러나, 보유 회로(110)는 제1 실시 형태에서 나타낸 바와 같이 SRAM으로 구성되어 있다. SRAM은 복수의 TFT의 조합에 따라 구성할 수 있는 보유 회로이고, 동작 전압도 낮기 때문에 표시 장치의 구동 회로와 함께 유리 기판 위에 만들기에는 적합한 보유 회로이다. 한편, SRAM 하나를 구성하는데 필요한 트랜지스터는 4개 내지 6개이고, 일정한 회로 면적을 필요로 한다. 그와 같은 보유 회로(110)를 각 화소마다 배치하면, 화소 피치는 적어도 이 보유 회로(110)가 들어가는 크기로 할 필요가 있고, 보유 회로(110)를 갖지 않은 통상의 표시 장치의 화소 피치에 비교하여 수배의 크기가 필요해진다. 이에 대하여 본 실시 형태에서는 복수 화소에 하나의 비율로 보유 회로를 배치하고, 더 고정밀화하는 것이다.
도 4에 본 발명의 레이아웃 개념도를 나타낸다. 도 4에는 화소 전극(17a, 17b)에 대응하는 2 화소가 나타내어져 있다. 화소 전극(17a, 17b) 각각에 회로 선택 TFT(41), 화소 선택 TFT(71), 회로 선택 TFT(44)가 직렬로 접속되어 있음과 함께 보조 용량(85)이 접속되어 있다. 이상의 구성은 제1 실시 형태와 완전히 동일하다. 이후, 이들의 구성을 총칭하여 통상 동작 회로라고 하는 경우가 있다. 이 통상 동작 회로에 의해 통상 동작 모드(아날로그 동작 모드)시, 각 화소마다 표시를 행한다. 각 열마다 배치된 드레인 신호선(61)으로부터 각각의 화소에 대응시킨 영상 신호가 화소 전극(17a, 17b)에 입력되어, 각 화소마다의 표시를 행한다.
본 실시 형태의 특징으로 하는 점은 보유 회로(110)가 2 화소에 걸쳐 배치되어 있고, 2 화소에서 하나의 보유 회로(110)를 공유하고 있다는 점에 있다. 이하에, 이 점에 대하여 자세히 설명하겠다.
보유 회로(110)는 회로 선택 TFT(42)를 통해 드레인 신호선(61a)에 접속되고, 보유 회로(110)로부터 출력되는 영상 신호는 회로 선택 TFT(45a, 45b)를 통해 각각의 화소 전극(17a, 17b)에 입력된다. 그리고, 통상 동작 모드 시에 화소 전극(17b)에 영상 신호를 공급하던 드레인 신호선(61b)에는 보유 회로(110)는 접속되어 있지 않다. 그리고, 도시하지 않은 드레인 드라이버(60)는 드레인 신호선(61)에 대하여 한 개 간격으로 출력한다. 또한, 출력하는 영상 신호는 2개의 드레인 신호선(61)의 영상 신호로부터 산출되는 중간치에 따른 신호이다.
즉, 메모리 동작 모드(디지털 표시 모드)인 경우, 두개의 화소 전극(17a, 17b)에는 통상 동작 모드 시에 이들에게 공급되는 영상 신호의 중간 영상 신호가 공통으로 공급되고, 드레인 신호선(61b)은 스킵되므로, 화소 전극(17a와 17b)은 말하자면 하나의 화소로서 동작한다. 이와 같이, 2 화소를 1 화소로서 취급하고, 의사적으로「화소 수」를 줄여 표시를 행한다.
본 실시 형태에 따르면, 회로 면적을 필요로 하는 보유 회로(110)를 두개의 화소에서 공유하고 있으므로, 화소 배치를 보다 밀하게, 즉 표시 장치를 보다 고정밀하게 할 수 있다. 또한, 메모리 동작 모드 시에 동작시키는 SRAM의 수는 통상 모드 시의 화소 수의 1/2, 특히 열 수가 1/2이다. 따라서, 드레인 드라이버(60)의 동작 주파수를 더 낮출 수 있으며, 각 화소에 SRAM을 배치하는 제1 실시 형태에 비교하여, SRAM의 수가 적으므로, 메모리 동작 모드 시로 이행할 때 기입하는 SRAM의 수가 적고, 또한 메모리 동작 모드 시에 SRAM의 누설 전류가 적으므로, 소비 전력을 더 삭감시킬 수 있다.
이어서, 본 발명의 제3 실시 형태에 대하여 설명한다. 도 5에 본 발명의 레이아웃 개념도를 나타낸다. 도 5에는 4 화소가 도시되어 있다. 화소 전극(17a, 17b, 17c, 17d) 각각에 회로 선택 TFT(41), 화소 선택 TFT(71), 회로 선택 TFT(44), 보조 용량(85)으로 이루어지는 통상 동작 회로가 배치되어 있다.
제3 실시 형태가 특징으로 하는 점은 4 화소에서 하나의 보유 회로(110)를 공유하고 있다는 점이다. 그리고, 보유 회로(110)의 출력은 회로 선택 TFT(45a, 45b, 45c, 45d)를 통해 각각의 화소 전극(17a, 17b, 17c, 17d)에 공급된다. 각 구성 요건은 제1, 제2 실시 형태와 마찬가지이므로 상술은 생략한다.
또한, 본 실시 형태에서, 도면 1행째와 2행째의 화소에 배치되는 회로 선택 TFT(41), 화소 선택 TFT(71), 회로 선택 TFT(44), 보조 용량(85)의 배치를 비교하면, 행간을 축으로 하여 선대칭으로 배치되어 있다. 이에 따라, 각 화소의 행간측의 영역에 보유 회로(110)를 위한 통합된 스페이스를 확보하고 있다.
본 실시 형태에서도 통상 동작 모드인 경우에는 통상 동작 회로를 이용하여 각 화소마다 표시를 행한다. 그리고, 메모리 동작 모드시에는 4 화소를 하나의 화소로 하여, 화소 수를 줄여 표시를 행한다. 본 실시 형태에서 하나의 화소 전극에 배치되는 것은 보유 회로의 1/4 정도이므로, 하나의 화소당 배치되는 보유 회로의 면적은 그다지 크지 않다. 따라서, 제2 실시 형태에 비교하여 화소 배치를 더 밀하게 하여, 고정밀화시킬 수 있다. 그리고, 통상 동작 모드 시에 고정밀한 표시를 행한 후에 메모리 동작 모드시에는 소비 전류를 삭감시켜 표시를 행할 수 있다. 또, 메모리 동작 모드 시에 동작시키는 SRAM은 통상 모드 시 화소 수의 1/4이다. 제2 실시 형태와 마찬가지로, 드레인 드라이버의 동작 주파수를 저하시킬 수 있을 뿐만 아니라, 주사하는 게이트 신호선(51)도 1/2이 되므로, 게이트 드라이버(50)의 동작 주파수도 저하시킬 수 있으므로, 제2 실시 형태에 비교하여 메모리 동작 모드 시의 소비 전류를 더 삭감시킬 수 있다.
이어서, 본 발명의 제4 실시 형태에 대하여 설명한다. 도 6에 본 발명의 레이아웃 개념도를 나타낸다. 본 실시 형태는 컬러 표시를 행하는 표시 장치이다. 컬러 표시 장치의 경우, 예를 들면 RGB 3색의 화소를 하나의 회소(繪素)로서 이용한다. 도 6에는 2 회소, 6 화소가 나타내어져 있다. 이하에서는 각 회소, 화소의 구성을 특별히 구별하는 경우, 제1 회소에 대응하는 RGB의 화소에는 각각 R1, G1, B1, 제2 회소는 각각 R2, G2, B2를 도면 번호 뒤에 부기하여 구별한다.
각 화소에는 6개의 화소 전극(17)과, 이것에 접속되는 통상 동작 회로(200)가 배치되어 있다. 통상 동작 회로(200)는 도면 간략화를 위해 상기 각 실시예에서의 회로 선택 TFT(41), 화소 선택 TFT(71), 회로 선택 TFT(44), 보조 용량(85)을 통합하여 표시한 것으로, 상기 각 실시 형태와 구성 상의 차이는 없다. 그리고, 각각 2화소에 걸쳐 보유 회로(110R, 110G, 110B)가 배치되어 있다. 중앙의 2 화소에 배치된 보유 회로(110R)는 적의 영상 신호에 따른 데이터를 보유한다. 보유 회로(110R)는 드레인 신호선(61R2)에 TFT(42R)를 통해 접속되어 있다. 보유 회로(110R)의 출력은 좌단과 중앙의 R에 대응하는 화소 전극(17R1, 17R2) 각각에 TFT(45R1, 45R2)를 통해 공급된다. 단, 출력의 배선은 도면 간략을 위해 생략하였다. 마찬가지로, 좌단의 2 화소에 걸쳐 배치된 보유 회로(110G)는 녹색의 영상 신호에 따른 데이터를 보유하고, 드레인 신호선(61G1)에 TFT(42G)를 통해 접속되고, 그 출력은 TFT(45G1, 45G2)를 통해 화소 전극(17G1, 17G2)에 공급된다. 우단의 2 화소에 걸쳐 배치된 보유 회로(110B)는 청색의 영상 신호에 따른 데이터를 보유하고, 드레인 신호선(61b2)에 TFT(42B)를 통해 접속되고, 그 출력은 TFT(45B1, 45B2)를 통해 화소 전극(17B1, 17B2)에 공급된다.
본 실시 형태의 동작에 대하여 설명한다. 우선 통상 동작 모드시 6개의 화소 전극 각각에 각 통상 동작 회로(200)를 통해 접속되는 드레인 신호선(61)으로부터 영상 신호가 공급되고, 2 회소 6화소로서 동작한다. 이어서, 메모리 동작 모드시 드레인 신호선(61R2, 61G1, 61B2)으로부터 공급되는 신호를 보유 회로(110R, G, B)가 보유하고, 각각 TFT(45)를 통해 접속된 두개의 화소 전극(17)에 동일한 신호를 출력한다. 따라서 메모리 동작 시에는 도시된 화소는 1 회소 3 화소로서 동작한다.
본 실시 형태의 동작은 상기 제2 실시 형태의 동작과 비교하면 이해하기 쉽다. 즉, 보유 회로(110)는 2 화소에 하나 배치되고, 2 화소에 공유되어 있다는 점에서 제2 실시 형태와 일치한다. 제2 실시 형태와 상이한 점은 제2 실시 형태에서는 보유 회로(110)가 접속되는 두개의 화소 전극에 중첩되어 있었던 것에 대하여, 본 실시 형태에서는 보유 회로(110)가 배치되는 화소의 한 쪽이 다른 색의 화소이고, 보유 회로(110)의 배치와 그 보유 회로(110)가 신호를 공급하는 화소 전극(17)의 배치가 달라져 있는 것이다. 예를 들면 R에 대응하는 보유 회로(110R)는 화소 전극(17B1과 17R2)에 중복되어 배치되어 있지만, 그 출력은 화소 전극(17R1, 17R2)으로 되어 있는 것이다.
이와 같이 배치함으로써, 컬러의 표시 장치에 있어서, 통상 동작 모드에서는 각 화소마다 표시함으로써 고정밀한 표시를 행하고, 메모리 동작 모드인 경우 두개의 화소, 화소 전극(17R1과 17R2)을, 말하자면 하나의 화소로서 취급한다. 따라서, 본 실시 형태에 따르면, 보유 회로(110)를 두개의 화소에서 공유하고, 화소 배치를 보다 밀하게, 고정밀로 할 수 있다. 그리고, 메모리 동작 모드 시에는 「화소 수」를 줄여, 소비 전력을 삭감시킬 수 있다. 또한, 메모리 동작 모드 시에 동작시키는 SRAM은 통상 모드 시의 화소 수의 1/2이다. 따라서, 드레인 드라이버(60)의 동작 주파수를 더욱 낮출 수도 있으며, 각 화소에 SRAM을 배치하는 제1 실시 형태에 비교하여, 메모리 동작 모드 시의 소비 전류를 더 삭감시킬 수 있다. 또한, 통상 동작 모드로부터 메모리 동작 모드로 이행할 때, 모든 보유 회로(110)에 표시 데이터를 기입할 필요가 있지만, 이 기입 시에 일정한 전력을 소비한다. 보유 회로(110)의 수가 적으면 메모리 동작 모드에 대한 이행 시의 소비 전력도 삭감시킬 수 있다.
그런데, 본 실시 형태에서, 화소는 RGB의 순서대로 배치되어 있는데 비해, 보유 회로(110)는 GRB의 순으로 배치되어 있다. 이렇게 함으로써, 각 색의 드레인 신호선(61)과 그 색의 보유 회로(110)를 인접하여 배치할 수 있다. 만일 보유 회로(110)의 배치순을 화소의 배치순과 동일한 RGB의 순으로 하면, 좌단에 배치되는 보유 회로(110R)와 우단에 배치되는 보유 회로(110B)는 각각 드레인 배선(61R1, 61B2)과 접속할 수 있지만, 중앙에 배치되는 보유 회로(110G)는 드레인 신호선(61b1, 61R2) 사이에 배치되게 되며, 어느 한쪽의 배선을 걸치는 배선으로 하지 않으면, 드레인 신호선(61G1, 61G2) 어디에도 접속할 수 없다. 이에 대하여, 본 실시 형태와 같이 보유 회로의 배치순을 GRB라고 하면, 모든 보유 회로(110)가 중첩되는 화소의 한 쪽은 같은 색이고, 보유 회로에 같은 색의 드레인 신호선(61)이 인접하여 배치되므로, 드레인 신호선을 걸치는 배선을 할 필요가 없다. 보유 회로(110)의 배치순은 RBG의 순으로 해도 무방하다.
또한, 본 실시 형태에서, 인접하는 화소의 통상 동작 회로(200)의 회로 배치는 선 대칭이다. 즉, 화소 전극(17R1)에 접속되는 통상 동작 회로(200a)에 대하여, 화소 전극(17G1)에 접속되는 통상 동작 회로(200b)는 회로 구성은 동일하며, 화소의 열 사이를 축으로 하여 선대칭으로 배치되어 있다. 그리고, 예를 들면 화소 전극(17R1와 17G1)사이에는 드레인 신호선은 배치되지 않고, 화소 전극(17G1과 17B1) 사이에 2개의 드레인 신호선(61G1, 61B1)이 배치되어 있다. 본 실시 형태에서도 제2 실시 형태, 도 4에서 설명한 바와 같이 각 화소 전극 사이에 드레인 신호선(61)을 배치해도 무방하다. 이들의 배치에는 각각 장점과 단점이 있다. 보유 회로(110)와 드레인 신호선(61)이 교차하면, 드레인 신호선(61)으로부터 생기는 전계 등에 의해, 보유 회로(110)가 오동작할 우려가 있다. 이에 대하여, 도 6과 같이 배치함으로써, 보유 회로(110)와 드레인 신호선(61)이 교차하는 것을 막고, 보유 회로(110)의 오동작을 방지할 수 있다. 반대로, 드레인 신호선(61G1과 61B1)이 인접하여 배치되기 때문에, 그 사이에 커플링이 생길 우려가 있다. 이 때문에, 배선 간격을 적절하게 설정할 필요가 있다. 도 4에 도시된 바와 같이 각 화소 사이에 드레인 신호선(61)을 배치하면, 커플링이 생길 우려는 적다. 이들의 장점과 단점은 상호 상쇄되는 관계에 있지만, 발생하는 문제는 레이아웃이나 각종 막 두께를 조정함으로써도 해결할 수 있으므로, 어떤 레이아웃을 채용할지는 임의이다.
이어서, 본 발명의 제5 실시 형태에 대하여 설명한다. 도 7에 본 발명의 레이아웃 개념도를 나타낸다. 본 실시 형태도 컬러 표시 장치이다. 도 7에는 4 회소, 12 화소가 도시되어 있다. 이하에서는 각 회소, 화소의 구성을 특별히 구별하는 경우, RGB의 색 표기와 1로부터 12의 숫자를 도면의 번호 뒤에 부기하여 구별한다. 각 화소에는 제4 실시 형태와 마찬가지로, 통상 동작 모드 시에 동작하는 통상 동작 회로(200)가 배치되며, 통상 동작 모드에서는 상술된 각 실시 형태와 마찬가지로 각 화소마다 동작한다.
그리고, 각각 4 화소에 걸쳐 보유 회로(110R, 110G, 110B)가 배치되어 있다. 중앙의 4 화소에 배치된 보유 회로(110R)는 드레인 신호선(61R2)에 TFT(42R)를 통해 접속되어 있다. 보유 회로(110R)의 출력은 좌단과 중앙의 열, 2 행의 4개의 화소 전극(17R1, 17R2, 17R3, 17R4) 각각에 TFT(45R1, 45R2, 45R3, 45R4)를 통해 공급된다. 단, 그 배선은 도면을 간략하게 하기 위해 생략하였다. 보유 회로(110G, 110B)에 대해서도 마찬가지로 각각 4개의 화소 전극으로 출력되고 있다.
본 실시 형태의 동작에 대하여 설명한다. 우선 통상 동작 모드시, 6개의 화소 전극 각각에 통상 동작 회로(200)를 통해 각각의 드레인 신호선(61)으로부터 영상 신호가 공급되고, 4 회소 12 화소로서 동작한다. 이어서, 메모리 동작 모드시, 드레인 신호선(61R2, 61G1, 61B2)으로부터 공급되는 신호를 보유 회로(110R, G, B)가 보유하며, 각각 4 화소에 동일한 신호를 출력한다. 따라서 메모리 동작 시에는 도시된 화소는 1 회소 3 화소로서 동작한다.
본 실시 형태의 동작은 상기 제3 실시 형태의 동작과 비교하면 이해하기 쉽다. 즉, 보유 회로(110)는 4 화소에 하나 배치되고, 4 화소에 공유되어 있는 점에서 제3 실시 형태와 일치한다. 그리고, 본 실시 형태에서는 보유 회로(110R)가 화소 전극(17B1, B3, R2, R4)에 배치되고, 화소 전극(17R1, R2, R3, R4)으로 출력된다는 점에서 상이하다. 또한, 본 실시 형태와 제4 실시 형태와의 차이는 제2, 제3 실시 형태 차이와 마찬가지이다. 즉, 2행째의 화소에 배치되는 통상 동작 회로(200c, 200d)는 1행째의 화소에 배치되는 통상 동작 회로(200a, 200b)와 동일한 구성이고, 행간을 축으로 하여 선대칭으로 배치되어 있다. 이에 따라, 4개의 화소 중앙에 보유 회로(110)를 배치하기 위한 스페이스를 확보하고 있다.
본 실시 형태에서도 통상 동작 모드인 경우에는 각 화소마다 표시를 행한다. 그리고, 메모리 동작 모드시에는 4 화소를 하나의 화소로 하여 화소 수를 줄여 표시를 행한다. 본 실시 형태에서 하나의 화소 전극에 배치되는 것은 보유 회로의 1/4 정도이므로, 1화소당 배치되는 보유 회로의 면적은 그다지 크지 않다. 따라서, 제2 실시 형태에 비교하여 화소 배치를 더 밀하게 하여, 고정밀화시킬 수 있다. 그리고, 통상 동작 모드 시에 고정밀한 표시를 행한 후에, 메모리 동작 모드시에는 소비 전류를 삭감시켜 표시를 행할 수 있다. 또, 메모리 동작 모드 시에 동작시키는 SRAM은 통상 모드 시의 화소 수의 1/4이다. 제3 실시 형태와 마찬가지로, 드레인 드라이버(60), 게이트 드라이버(50)의 동작 주파수를 저하시킬 수 있으므로, 제4 실시 형태에 비교하여, 통상 동작 모드시부터 메모리 동작 모드 시로의 이행 시나, 메모리 동작 모드 시의 소비 전류를 더 삭감시킬 수 있다.
이어서 제6 실시 형태에 대하여 설명한다. 제1∼제5 실시 형태에서는 보유 회로(110)는 모두 2치를 기억하는 1 비트 SRAM을 예시하여 설명했지만, 본 발명은 3치 이상을 기억하는 다비트 메모리나, 아날로그값을 보유하는 아날로그 메모리에도 마찬가지로 실시할 수 있어, 보다 효과적이다. 도 11에 나타낸 액티브 매트릭스 표시 장치는 보유 회로(110)로서, 4치를 기억하는 2 비트 메모리를 갖는다. 2 비트 메모리는 두개의 SRAM을 조합한 구성이고, 신호 A, B, C, D의 서로 상이한 4치의 참조 전압이 입력된다. 드레인 신호선(61)은 각 화소(61a, 61b) 2개씩 배치된다.
드레인 신호선(61a, 61b)이 하이일 때, 인버터 회로(111, 113)로부터 로우가 트랜지스터(120a, b, e, f)로 출력되어 오프가 된다. 그리고 인버터 회로(112, 114)로부터 하이가 트랜지스터(120c, d, g, h)로 출력되고, 온이 된다. 그에 따라 트랜지스터(120c, g)를 통해 신호 A가 액정(21)에 공급된다. 마찬가지로, 드레인 신호선(61a)이 하이, 참조 번호 61b가 로우일 때, 트랜지스터(120d, e)가 온하여 신호 C가 액정(21)에 공급된다. 드레인 신호선(61a)이 로우, 참조 번호 61b가 하이일 때, 트랜지스터(120a, h)가 온하여 신호 B가 액정(21)에 공급된다. 드레인 신호선(61a)가 로우, 참조 번호 61b가 로우일 때, 트랜지스터(120b, f)가 온하여 신호 D가 액정(21)에 공급된다.
이와 같이 함으로써, 보유 회로(110)가 보유한 4치의 데이터에 기초하여 신호 A, B, C, D를 선택하여 액정(21)에 공급함으로써, 4 계조의 화상을 얻을 수 있다. 또, 도 11에서 통상 동작 회로(200)는 도면을 간략하게 하기 위해 도시를 생략했지만, 도 2, 도 4, 도 5, 도 6, 도 7에 나타낸 레이아웃과 완전히 동일하게 복수 화소에 배치하여, 고정밀화, 전력 절약화할 수 있다.
도 1과 도 11을 비교하면 분명히 알 수 있듯이, 일반적으로 보유 회로(110)를 다치화하면, 회로 규모는 커진다. 그러나, 4 화소에서 하나의 보유 회로(110)를 공유하면, 화소 사이즈를 축소시켜, 통상 동작 모드에서의 고정밀 표시가 가능해진다. 큰 회로 면적을 필요로 하는 보유 회로(110)를 복수 화소에서 공유한다고 하는 본 발명의 기술적 사상은 보다 회로 규모가 큰 다치의 보유 회로(110)에 적용하기에 더 효과적이라고 할 수 있다.
또한, 상기 실시 형태를 비교하면 분명히 알 수 있듯이, 보유 회로(110)를 몇개의 화소에서 공유할지는 임의이다. 보다 많은 화소에서 보유 회로(110)를 공유하면, 1화소당 배치하는 보유 회로(110)의 면적을 축소할 수 있고, 화소 전극을 보다 밀하게 배치할 수 있어, 통상 동작 시의 표시를 보다 고정밀로 할 수 있다. 또한, 보다 많은 화소에서 보유 회로(110)를 공유하면, 메모리 동작 시에 동작시키는 보유 회로(110)의 수를 적게 할 수 있으므로, 그 만큼 메모리 동작 시의 소비 전력을 삭감시킬 수 있다. 물론, 보유 회로(110)의 수가 적어지면, 메모리 동작 모드 시에서의 표시 「화소 수」는 적어지므로, 메모리 동작 모드 시의 표시 품질은 저하한다. 몇개의 화소에서 보유 회로(110)를 공유할지는 통상 동작 모드시와 메모리 동작 모드시와의 표시 품질, 소비 전류를 비교하여 최적으로 선택하면 된다. 단, 행 방향으로 배열된 3 화소에 하나의 보유 회로(110)를 배치하면, 보유 회로(110)를 위한 스페이스가 행 방향으로 긴 영역이 되기 때문에, 2 화소, 혹은 4 화소에서 하나의 보유 회로(110)를 배치하는 것이 최적이다.
또한, 상기 실시 형태에서는 보유 회로(110)를 복수 화소에 하나 배치하고, 이 출력을 복수의 화소 전극(17)에 공급하고, 메모리 동작 모드에서 의사적으로「화소 수」를 줄인 실시 형태를 설명했지만, 보유 회로(110)의 출력을 하나의 화소 전극(17)에 출력하고, 남은 화소 전극은 일정한 전압을 인가하여 흑 표시로 고정해도 무방하다(노말리 블랙의 경우에는 남은 화소 전극을 접지하여 흑으로 고정함). 이렇게 하면, 보유 회로(110)의 출력을 하나의 화소 전극에만 배선하고, 다른 화소에 접속하는 배선을 생략할 수 있어, 회로 면적을 더 축소하고, 통상 동작 모드 시의 표시를 더 고정밀화할 수 있다. 물론, 흑으로 고정되는 화소에 의해, 표시는 전체적으로 어두워지지만, 원래 메모리 동작 모드는 휴대 전화 등에서 일정 시간 주사되지 않았을 때에, 소비 전력을 삭감시키기 위한 모드로서, 메모리 동작 모드에서 화면이 어두워져도 문제가 되지 않은 경우가 많다. 또한, 메모리 동작 모드 시에 표시하는 화소의 실제 숫자를 줄임으로써, 보유 회로(110)의 출력인 신호 A의 구동 능력이 낮아도 동작 가능해지므로, 더 소비 전력을 삭감시킬 수 있다.
상기 실시 형태에서 보유 회로(110)가 중첩되는 화소 전극(17) 중 적어도 하나는 그 보유 회로가 접속되는 화소 전극(17)으로서 설명했지만, 보유 회로(110)의 배치는 화소 전극(17)의 배치와 일치시킬 필요는 반드시 없다. 단, 너무 보유 회로(110)와 화소 전극(17)과의 거리를 멀리 배치하면, 접속하는 배선이 길어져, 레이아웃하기 어려운 데다가, 배선에 의해 노이즈가 생길 가능성이 있다. 따라서, 보유 회로(110)가 중첩되는 화소 전극(17) 중 적어도 하나는 그 보유 회로가 접속되는 화소 전극(17)으로 하는 것이 더 적합하다.
상기 실시 형태에서는 반사형 LCD를 이용하여 설명했지만, 물론 투과형 LCD에 적용하여, 투명한 화소 전극과 보유 회로를 중첩시켜 배치할 수도 있다. 그러나 투과형 LCD에서는 금속 배선이 배치되어 있는 부분은 차광되므로, 개구율의 저하를 피할 수 없다. 또한, 투과형 LCD에서 화소 전극 아래에 보유 회로를 배치하면, 투과하는 광에 의해 보유 회로나 선택 회로의 트랜지스터가 오동작할 우려가 있기 때문에, 모든 트랜지스터의 게이트 위에 차광막을 마련할 필요가 있다. 따라서, 투과형 LCD에서는 개구율을 높이는 것이 곤란하다. 이에 비해, 반사형 LCD는 화소 전극 아래에 어떠한 회로가 배치되어도 개구율에 영향을 주지는 않는다. 또한, 투과형의 액정 표시 장치와 같이, 관찰자측과 반대측에 소위 백 라이트를 이용할 필요가 없으므로, 백 라이트를 점등시키기 위한 전력을 필요로 하지 않는다. 보유 회로를 가진 LCD의 원래 목적이 소비 전력의 삭감이므로, 본 발명의 표시 장치로서는 백 라이트가 불필요하며 저소비 전력화에 적합한 반사형 LCD인 것이 바람직하다.
또한, 상기 실시 형태는 액정 표시 장치를 이용하여 설명했지만, 본 발명은 이것에 한정되는 것은 아니며, 유기 EL 표시 장치나 LED 표시 장치등 여러가지 표시 장치에 적용할 수 있다.
이상 설명한 바와 같이, 본 발명의 액티브 매트릭스형 표시 장치는 보유 회로가 예를 들면 2 화소, 4 화소라고 하는 복수 화소에 하나 배치되고, 보유 회로 중 하나로부터의 출력은, 복수의 화소 전극에 공급되므로, 회로 면적을 필요로 하는 보유 회로의 수를 삭감시킬 수 있고, 화소 전극을 보다 밀하게 배치할 수 있으므로, 통상 동작 모드 시의 표시를 고정밀로 할 수 있다.
또한, 메모리 동작 모드 시의 표시 화소 수는 통상 동작 모드 시의 표시 화소 수보다도 적으므로, 메모리 동작 모드 시에 동작시키는 보유 회로가 적고, 통상 동작 모드로부터 메모리 동작 모드로의 이행 시 및 메모리 동작 모드 시의 소비 전력을 삭감시킬 수 있다.
또한, 상기 보유 회로는 3치 이상의 데이터를 보유하는 다비트의 메모리이므로, 보유 회로의 회로 규모가 크기 때문에, 보다 현저한 효과를 발휘할 수 있다.
도 1은 본 발명의 제1 실시 형태를 나타내는 회로도.
도 2는 본 발명의 제1 실시 형태의 평면 레이아웃을 나타내는 개념도.
도 3은 본 발명의 실시 형태의 단면도.
도 4는 본 발명의 제2 실시 형태의 평면 레이아웃을 나타내는 개념도.
도 5는 본 발명의 제3 실시 형태의 평면 레이아웃을 나타내는 개념도.
도 6은 본 발명의 제4 실시 형태의 평면 레이아웃을 나타내는 개념도.
도 7은 본 발명의 제5 실시 형태의 평면 레이아웃을 나타내는 개념도.
도 8은 액정 표시 장치의 1 화소를 나타내는 회로도.
도 9는 종래의 보유 회로를 갖는 표시 장치를 나타내는 회로도.
도 10은 종래의 보유 회로를 갖는 액정 표시 장치의 1 화소를 나타내는 회로도.
도 11은 본 발명의 제6 실시 형태를 나타내는 회로도.
<도면의 주요 부분에 대한 부호의 설명>
17 : 화소 전극
40, 43 : 회로 선택 회로
70 : 화소 선택 회로
85 : 보조 용량
110 : 보유 회로

Claims (10)

  1. 행렬 형상으로 배치된 복수의 화소 전극 및 상기 화소 전극에 대응하여 배치된 복수의 보유 회로를 구비하고,
    수시로 입력되는 영상 신호에 따른 화소 전압을 상기 화소 전극에 수시로 인가하여 표시하는 통상 동작 모드와, 상기 보유 회로가 기억한 데이터에 따라 표시하는 메모리 동작 모드를 갖는 액티브 매트릭스형 표시 장치에 있어서,
    상기 보유 회로는 복수 화소에 하나 배치되고,
    상기 보유 회로 각각의 출력은 복수의 화소 전극에 공급되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  2. 제1항에 있어서,
    상기 보유 회로는 2 화소에 하나의 비율로 배치되고,
    상기 보유 회로의 출력은, 두개의 화소 전극에 공급되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  3. 제1항에 있어서,
    상기 보유 회로는 4 화소에 하나의 비율로 배치되고,
    상기 보유 회로의 출력은 4개의 화소 전극에 공급되는 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  4. 행렬 형상으로 배치된 복수의 화소 전극 및 상기 화소 전극에 대응하여 배치된 복수의 보유 회로를 구비하고,
    수시로 입력되는 영상 신호에 따른 화소 전압을 상기 화소 전극에 수시로 인가하여 표시하는 통상 동작 모드와, 상기 보유 회로가 기억한 데이터에 따라 표시하는 메모리 동작 모드를 갖는 액티브 매트릭스형 표시 장치에 있어서,
    상기 보유 회로의 수는, 상기 화소 전극의 수에 비교하여 적은 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  5. 제4항에 있어서,
    상기 보유 회로의 수는 상기 화소 전극의 수의 1/2인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  6. 제4항에 있어서,
    상기 보유 회로의 수는 상기 화소 전극의 수의 1/4인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  7. 행렬 형상으로 배치된 복수의 화소 전극 및 상기 화소 전극에 대응하여 배치된 복수의 보유 회로를 구비하고,
    수시로 입력되는 영상 신호에 따른 화소 전압을 상기 화소 전극에 수시로 인가하여 표시하는 통상 동작 모드와, 상기 보유 회로가 기억한 데이터에 따라 표시하는 메모리 동작 모드를 갖는 액티브 매트릭스형 표시 장치에 있어서,
    상기 메모리 동작 모드 시의 표시 화소 수는 상기 통상 동작 모드 시의 표시 화소 수보다도 적은 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  8. 제7항에 있어서,
    상기 메모리 동작 모드 시의 화소 수는 상기 통상 동작 모드 시의 화소 수의 1/2인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  9. 제7항에 있어서,
    상기 메모리 동작 모드 시의 화소 수는 상기 통상 동작 모드 시의 화소 수의 1/4인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서,
    상기 보유 회로는 3치 이상의 데이터를 보유하는 다비트 메모리인 것을 특징으로 하는 액티브 매트릭스형 표시 장치.
KR10-2001-0071279A 2000-11-17 2001-11-16 액티브 매트릭스형 표시 장치 KR100470843B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000351250A JP3723443B2 (ja) 2000-11-17 2000-11-17 アクティブマトリクス型表示装置
JPJP-P-2000-00351250 2000-11-17

Publications (2)

Publication Number Publication Date
KR20020038536A KR20020038536A (ko) 2002-05-23
KR100470843B1 true KR100470843B1 (ko) 2005-03-08

Family

ID=18824338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0071279A KR100470843B1 (ko) 2000-11-17 2001-11-16 액티브 매트릭스형 표시 장치

Country Status (7)

Country Link
US (1) US6963324B2 (ko)
EP (1) EP1207513B1 (ko)
JP (1) JP3723443B2 (ko)
KR (1) KR100470843B1 (ko)
CN (1) CN100403386C (ko)
DE (1) DE60109714T2 (ko)
TW (1) TW521255B (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982992B2 (ja) * 2000-12-07 2007-09-26 三洋電機株式会社 アクティブマトリクス型表示装置
JP3603832B2 (ja) * 2001-10-19 2004-12-22 ソニー株式会社 液晶表示装置およびこれを用いた携帯端末装置
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
FR2866465A1 (fr) * 2004-02-18 2005-08-19 Thomson Licensing Sa Dispositif d'affichage avec valve lcos de taille reduite
US7825921B2 (en) * 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems
JP5084134B2 (ja) 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
JP4693009B2 (ja) * 2008-10-07 2011-06-01 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
JP4752908B2 (ja) 2008-12-17 2011-08-17 ソニー株式会社 液晶表示パネル及び電子機器
US8654291B2 (en) 2009-10-29 2014-02-18 Sharp Kabushiki Kaisha Pixel circuit and display device
EP2746749A1 (en) 2012-12-19 2014-06-25 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Optical sensor arrangement and method for measuring an observable

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH11260061A (ja) * 1998-03-13 1999-09-24 Sanyo Electric Co Ltd メモリ回路のパターン構成方法
JPH11295700A (ja) * 1998-04-15 1999-10-29 Seiko Epson Corp 反射型液晶装置及び反射型プロジェクタ
JP2000089191A (ja) * 1998-09-10 2000-03-31 Toshiba Corp 液晶表示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970253B2 (ja) * 1991-10-04 1999-11-02 住友金属工業株式会社 半導体装置及びその製造方法
CA2113213C (en) * 1993-01-11 2004-04-27 Kevin L. Kornher Pixel control circuitry for spatial light modulator
US5745088A (en) * 1993-01-11 1998-04-28 Texas Instruments Incorporated Time multiplexed addressing circuitry
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JPH10222130A (ja) * 1997-02-03 1998-08-21 Toshiba Corp 液晶表示装置
US6518945B1 (en) * 1997-07-25 2003-02-11 Aurora Systems, Inc. Replacing defective circuit elements by column and row shifting in a flat-panel display
US6288712B1 (en) * 1997-11-14 2001-09-11 Aurora Systems, Inc. System and method for reducing peak current and bandwidth requirements in a display driver circuit
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
EP1020840B1 (en) 1998-08-04 2006-11-29 Seiko Epson Corporation Electrooptic device and electronic device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08286170A (ja) * 1995-02-16 1996-11-01 Toshiba Corp 液晶表示装置
JPH11260061A (ja) * 1998-03-13 1999-09-24 Sanyo Electric Co Ltd メモリ回路のパターン構成方法
JPH11295700A (ja) * 1998-04-15 1999-10-29 Seiko Epson Corp 反射型液晶装置及び反射型プロジェクタ
JP2000089191A (ja) * 1998-09-10 2000-03-31 Toshiba Corp 液晶表示装置

Also Published As

Publication number Publication date
KR20020038536A (ko) 2002-05-23
JP3723443B2 (ja) 2005-12-07
EP1207513A1 (en) 2002-05-22
JP2002156922A (ja) 2002-05-31
DE60109714D1 (de) 2005-05-04
CN100403386C (zh) 2008-07-16
EP1207513B1 (en) 2005-03-30
TW521255B (en) 2003-02-21
US6963324B2 (en) 2005-11-08
DE60109714T2 (de) 2006-02-09
US20020060674A1 (en) 2002-05-23
CN1354452A (zh) 2002-06-19

Similar Documents

Publication Publication Date Title
KR100462133B1 (ko) 표시 장치
KR100481099B1 (ko) 표시 장치
US7389476B2 (en) Display including a plurality of display panels
US6975298B2 (en) Active matrix display device and driving method of the same
US7948461B2 (en) Image display device
EP1158482A2 (en) Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus
KR100472270B1 (ko) 액티브 매트릭스형 표시 장치
US7173589B2 (en) Display device
KR100470843B1 (ko) 액티브 매트릭스형 표시 장치
KR100472269B1 (ko) 액티브 매트릭스형 표시 장치
JP2007094262A (ja) 電気光学装置及び電子機器
JP4709532B2 (ja) 液晶表示装置
KR100469192B1 (ko) 액티브 매트릭스형 표시 장치
JP3668115B2 (ja) 表示装置
JP2002162947A (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP2002090777A (ja) アクティブマトリクス型表示装置
KR20030033566A (ko) 액정표시장치의 디램형 화소회로
JP2002091365A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130117

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140120

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 16