JP2002091365A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JP2002091365A JP2002091365A JP2000282165A JP2000282165A JP2002091365A JP 2002091365 A JP2002091365 A JP 2002091365A JP 2000282165 A JP2000282165 A JP 2000282165A JP 2000282165 A JP2000282165 A JP 2000282165A JP 2002091365 A JP2002091365 A JP 2002091365A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- circuit
- holding circuit
- display device
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 アクティブマトリクス型表示装置の低消費電
力化と同時に回路の高集積化を図る。 【解決手段】 各画素毎に映像信号を保持する保持回路
１１０を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。保持回路１１０を画素電極１７に
重畳して配置し、隣接画素同士で回路を重畳しあうこと
によって、回路配置のスペース効率を向上し、保持回路
１１０の回路面積を縮小する。特に反射型ＬＣＤにおい
て保持回路１１０を、反射表示電極１７に重畳して配置
することで、保持回路による開口率の低下がなく、より
高開口率の表示装置とすることができる。隣接２画素で
重畳しあえば、回路は点対称に配置でき、設計効率がよ
い。隣接３画素で重畳しあえば、スペース効率を更に向
上できる。
力化と同時に回路の高集積化を図る。 【解決手段】 各画素毎に映像信号を保持する保持回路
１１０を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。保持回路１１０を画素電極１７に
重畳して配置し、隣接画素同士で回路を重畳しあうこと
によって、回路配置のスペース効率を向上し、保持回路
１１０の回路面積を縮小する。特に反射型ＬＣＤにおい
て保持回路１１０を、反射表示電極１７に重畳して配置
することで、保持回路による開口率の低下がなく、より
高開口率の表示装置とすることができる。隣接２画素で
重畳しあえば、回路は点対称に配置でき、設計効率がよ
い。隣接３画素で重畳しあえば、スペース効率を更に向
上できる。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
【０００２】
【従来の技術】近年、表示装置は携帯可能な表示装置、
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。
【０００３】図５に従来例に係る液晶表示装置（Liquid
Crystal Display；ＬＣＤ）の一表示画素の回路構成図
を示す。絶縁性基板（不図示）上に、ゲート信号線５
１、ドレイン信号線６１とが交差して形成されており、
その交差部近傍に両信号線５１、６１に接続された選択
画素選択ＴＦＴ７０が設けられている。選択画素選択Ｔ
ＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接
続されている。
Crystal Display；ＬＣＤ）の一表示画素の回路構成図
を示す。絶縁性基板（不図示）上に、ゲート信号線５
１、ドレイン信号線６１とが交差して形成されており、
その交差部近傍に両信号線５１、６１に接続された選択
画素選択ＴＦＴ７０が設けられている。選択画素選択Ｔ
ＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接
続されている。
【０００４】また、画素電極１７の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は選択画素選択ＴＦ
Ｔ７０のソース７０ｓに接続され、他方の電極８７には
各表示画素に共通の電位が印加されている。
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は選択画素選択ＴＦ
Ｔ７０のソース７０ｓに接続され、他方の電極８７には
各表示画素に共通の電位が印加されている。
【０００５】ここで、ゲート信号線５１にゲート信号が
印加されると、選択画素選択ＴＦＴ７０はオン状態とな
り、ドレイン信号線６１からアナログ映像信号が画素電
極１７に伝達されると共に、補助容量８５に保持され
る。画素電極１７に印加された映像信号電圧が液晶２１
に印加され、その電圧に応じて液晶２１が配向する。こ
のような表示画素をマトリクス状に配置することにより
ＬＣＤを得ることができる。
印加されると、選択画素選択ＴＦＴ７０はオン状態とな
り、ドレイン信号線６１からアナログ映像信号が画素電
極１７に伝達されると共に、補助容量８５に保持され
る。画素電極１７に印加された映像信号電圧が液晶２１
に印加され、その電圧に応じて液晶２１が配向する。こ
のような表示画素をマトリクス状に配置することにより
ＬＣＤを得ることができる。
【０００６】従来のＬＣＤは、動画像、静止画像に関係
なく表示を得ることができる。かかるＬＣＤに静止画像
を表示する場合、例えば携帯電話の液晶表示部の一部に
携帯電話を駆動するためのバッテリの残量表示として、
乾電池の画像を表示することになる。
なく表示を得ることができる。かかるＬＣＤに静止画像
を表示する場合、例えば携帯電話の液晶表示部の一部に
携帯電話を駆動するためのバッテリの残量表示として、
乾電池の画像を表示することになる。
【０００７】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、ゲート信号で選択画素選
択ＴＦＴ７０をオン状態にして、映像信号を各表示画素
に再書き込みする必要が生じていた。
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、ゲート信号で選択画素選
択ＴＦＴ７０をオン状態にして、映像信号を各表示画素
に再書き込みする必要が生じていた。
【０００８】そのため、ゲート信号及び映像信号等の駆
動信号を発生するためのドライバ回路、及びドライバ回
路の動作タイミングを制御するための各種信号を発生す
る外部ＬＳＩは常時動作するため、常に大きな電力を消
費していた。このため、限られた電源しか備えていない
携帯電話等では、その使用可能時間が短くなるという欠
点があった。
動信号を発生するためのドライバ回路、及びドライバ回
路の動作タイミングを制御するための各種信号を発生す
る外部ＬＳＩは常時動作するため、常に大きな電力を消
費していた。このため、限られた電源しか備えていない
携帯電話等では、その使用可能時間が短くなるという欠
点があった。
【０００９】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
る。図６は特開平８−１９４２０５号に開示されている
保持回路付きアクティブマトリクス型表示装置の平面回
路構成図である。ゲート信号線５１と参照線５２が行方
向に、ドレイン信号線６１が列方向に、それぞれ複数配
置されている。そして、保持回路５４と画素電極１７間
にはＴＦＴ５３が設けられている。保持回路５４に保持
されたデータに基づいて表示を行うことにより、ゲート
ドライバ５０、ドレインドライバ６０を停止して消費電
力を低減するものである。
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
る。図６は特開平８−１９４２０５号に開示されている
保持回路付きアクティブマトリクス型表示装置の平面回
路構成図である。ゲート信号線５１と参照線５２が行方
向に、ドレイン信号線６１が列方向に、それぞれ複数配
置されている。そして、保持回路５４と画素電極１７間
にはＴＦＴ５３が設けられている。保持回路５４に保持
されたデータに基づいて表示を行うことにより、ゲート
ドライバ５０、ドレインドライバ６０を停止して消費電
力を低減するものである。
【００１０】図７はこの液晶表示装置の一画素を示す回
路構成図である。基板上に画素電極がマトリクス状に配
置されており、画素電極１７間には紙面左右方向にゲー
ト信号線５１が、上下方向にドレイン信号線６１が配置
されている。そしてゲート信号線５１と平行に参照線５
２が配置され、ゲート信号線５１とドレイン信号線６１
の交差部に保持回路５４が設けられ、保持回路５４と画
素電極１７間にはスイッチ素子５３が設けられている。
保持回路５４は２段インバータ５５，５６を正帰還させ
た形のメモリ、即ちスタティック型メモリ（Static Ran
dom Access Memory；ＳＲＡＭ）をデジタル映像信号の
保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異
なり、データの保持にリフレッシュを必要としないので
好適である。
路構成図である。基板上に画素電極がマトリクス状に配
置されており、画素電極１７間には紙面左右方向にゲー
ト信号線５１が、上下方向にドレイン信号線６１が配置
されている。そしてゲート信号線５１と平行に参照線５
２が配置され、ゲート信号線５１とドレイン信号線６１
の交差部に保持回路５４が設けられ、保持回路５４と画
素電極１７間にはスイッチ素子５３が設けられている。
保持回路５４は２段インバータ５５，５６を正帰還させ
た形のメモリ、即ちスタティック型メモリ（Static Ran
dom Access Memory；ＳＲＡＭ）をデジタル映像信号の
保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異
なり、データの保持にリフレッシュを必要としないので
好適である。
【００１１】ここで、スタティック型メモリに保持され
た２値デジタル信号に応じて、スイッチ素子５３は参照
線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路
５４の出力に応じて制御し、液晶２１のバイアス状態を
調整している。一方、共通電極には交流信号Ｖｃｏｍを
入力する。本装置は理想上、静止画像のように表示画像
に変化がなければ、メモリへのリフレッシュは不要であ
る。
た２値デジタル信号に応じて、スイッチ素子５３は参照
線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路
５４の出力に応じて制御し、液晶２１のバイアス状態を
調整している。一方、共通電極には交流信号Ｖｃｏｍを
入力する。本装置は理想上、静止画像のように表示画像
に変化がなければ、メモリへのリフレッシュは不要であ
る。
【００１２】
【発明が解決しようとする課題】しかしながら、保持回
路５４にスタティックＲＡＭを用いると、保持回路を構
成するトランジスタの数は４つもしくは６つと多く、回
路面積が大きい。そのようなスタティックＲＡＭを画素
電極１７の間に配置すると、画素電極１７の面積が小さ
くなって液晶表示装置の開口率が低下するか、一つの画
素サイズを大きくせざるをえずに高精細化が困難である
という問題があった。
路５４にスタティックＲＡＭを用いると、保持回路を構
成するトランジスタの数は４つもしくは６つと多く、回
路面積が大きい。そのようなスタティックＲＡＭを画素
電極１７の間に配置すると、画素電極１７の面積が小さ
くなって液晶表示装置の開口率が低下するか、一つの画
素サイズを大きくせざるをえずに高精細化が困難である
という問題があった。
【００１３】そこで、本発明は、保持回路を有する表示
装置において、より高精細、もしくはより開口率を向上
させることを目的とする。
装置において、より高精細、もしくはより開口率を向上
させることを目的とする。
【００１４】
【課題を解決するための手段】本発明は上記課題を解決
するために成されたものであり、行方向に延び、列方向
に複数配置されるゲート信号線と、ゲート線の１本にゲ
ートが接続された複数の画素選択トランジスタと、画素
選択トランジスタそれぞれに接続され、マトリクス状に
配置された複数の画素電極と、複数の画素電極に対向す
る対向電極と、画素電極に対応して配置され、映像信号
に応じたデータを記憶する保持回路とを有し、保持回路
が記憶したデータに応じて表示するアクティブマトリク
ス型表示装置において、保持回路の少なくとも一部は、
隣接する画素の画素電極に重畳して配置されているアク
ティブマトリクス型表示装置である。
するために成されたものであり、行方向に延び、列方向
に複数配置されるゲート信号線と、ゲート線の１本にゲ
ートが接続された複数の画素選択トランジスタと、画素
選択トランジスタそれぞれに接続され、マトリクス状に
配置された複数の画素電極と、複数の画素電極に対向す
る対向電極と、画素電極に対応して配置され、映像信号
に応じたデータを記憶する保持回路とを有し、保持回路
が記憶したデータに応じて表示するアクティブマトリク
ス型表示装置において、保持回路の少なくとも一部は、
隣接する画素の画素電極に重畳して配置されているアク
ティブマトリクス型表示装置である。
【００１５】また、行方向に延び、列方向に複数配置さ
れるゲート信号線と、ゲート線の１本にゲートが接続さ
れた複数の画素選択トランジスタと、画素選択トランジ
スタそれぞれに接続され、マトリクス状に配置された複
数の画素電極と、複数の画素電極に対向する対向電極
と、画素電極に対応して配置され、映像信号に応じたデ
ータを記憶する保持回路とを有し、随時入力される映像
信号に応じた画素電圧を随時印加して表示する通常動作
モードと、保持回路が記憶したデータに応じて表示する
メモリ動作モードとを有するアクティブマトリクス型表
示装置において、保持回路の少なくとも一部は、隣接す
る画素の画素電極に重畳して配置されているアクティブ
マトリクス型表示装置である。
れるゲート信号線と、ゲート線の１本にゲートが接続さ
れた複数の画素選択トランジスタと、画素選択トランジ
スタそれぞれに接続され、マトリクス状に配置された複
数の画素電極と、複数の画素電極に対向する対向電極
と、画素電極に対応して配置され、映像信号に応じたデ
ータを記憶する保持回路とを有し、随時入力される映像
信号に応じた画素電圧を随時印加して表示する通常動作
モードと、保持回路が記憶したデータに応じて表示する
メモリ動作モードとを有するアクティブマトリクス型表
示装置において、保持回路の少なくとも一部は、隣接す
る画素の画素電極に重畳して配置されているアクティブ
マトリクス型表示装置である。
【００１６】行方向に延び、列方向に複数配置されるゲ
ート信号線、ゲート線の１本にゲートが接続された複数
の画素選択トランジスタ、画素選択トランジスタそれぞ
れに接続されマトリクス状に配置された複数の画素電
極、画素電極それぞれに接続された補助容量が形成され
た第１の基板と、複数の画素電極に対向する対向電極が
形成された第２の基板と、第１及び第２の基板間に封入
された液晶層と、画素電極に対応して配置され、映像信
号に応じたデータを記憶する保持回路とを有し、画素電
極と対向電極との間に随時入力される映像信号に応じた
所定の画素電圧を随時印加して液晶層を駆動して表示す
る通常動作モードと、保持回路が記憶したデータに応じ
て表示するメモリ動作モードとを有するアクティブマト
リクス型表示装置において、保持回路の少なくとも一部
は、隣接する画素電極に重畳して配置されているアクテ
ィブマトリクス型表示装置である。
ート信号線、ゲート線の１本にゲートが接続された複数
の画素選択トランジスタ、画素選択トランジスタそれぞ
れに接続されマトリクス状に配置された複数の画素電
極、画素電極それぞれに接続された補助容量が形成され
た第１の基板と、複数の画素電極に対向する対向電極が
形成された第２の基板と、第１及び第２の基板間に封入
された液晶層と、画素電極に対応して配置され、映像信
号に応じたデータを記憶する保持回路とを有し、画素電
極と対向電極との間に随時入力される映像信号に応じた
所定の画素電圧を随時印加して液晶層を駆動して表示す
る通常動作モードと、保持回路が記憶したデータに応じ
て表示するメモリ動作モードとを有するアクティブマト
リクス型表示装置において、保持回路の少なくとも一部
は、隣接する画素電極に重畳して配置されているアクテ
ィブマトリクス型表示装置である。
【００１７】行方向に延び、列方向に複数配置されるゲ
ート信号線、ゲート線の１本にゲートが接続された複数
の画素選択トランジスタ、画素選択トランジスタそれぞ
れに接続されマトリクス状に配置された複数の画素電
極、画素電極それぞれに接続された補助容量が形成され
た第１の基板と、複数の画素電極に対向する対向電極が
形成された第２の基板と、第１及び第２の基板間に封入
された液晶層と、画素電極に対応して配置され、映像信
号に応じたデータを記憶する保持回路とを有し、保持回
路が記憶したデータに応じて表示を行うアクティブマト
リクス型表示装置において、保持回路の少なくとも一部
は、隣接する画素電極に重畳して配置されているアクテ
ィブマトリクス型表示装置である。
ート信号線、ゲート線の１本にゲートが接続された複数
の画素選択トランジスタ、画素選択トランジスタそれぞ
れに接続されマトリクス状に配置された複数の画素電
極、画素電極それぞれに接続された補助容量が形成され
た第１の基板と、複数の画素電極に対向する対向電極が
形成された第２の基板と、第１及び第２の基板間に封入
された液晶層と、画素電極に対応して配置され、映像信
号に応じたデータを記憶する保持回路とを有し、保持回
路が記憶したデータに応じて表示を行うアクティブマト
リクス型表示装置において、保持回路の少なくとも一部
は、隣接する画素電極に重畳して配置されているアクテ
ィブマトリクス型表示装置である。
【００１８】また、画素電極は、光を反射する反射電極
である。
である。
【００１９】また、画素選択トランジスタ及び保持回路
は、隣接画素同士で互いに点対称に配置されている。
は、隣接画素同士で互いに点対称に配置されている。
【００２０】また、隣接する画素は少なくとも１本の配
線を共有し、共有する配線は、画素電極の実質中央に配
置されている。
線を共有し、共有する配線は、画素電極の実質中央に配
置されている。
【００２１】また、画素選択トランジスタ及び保持回路
は、隣接画素同士で共有する配線の所定の点を中心とし
て互いに点対称に配置されている。
は、隣接画素同士で共有する配線の所定の点を中心とし
て互いに点対称に配置されている。
【００２２】また、共有する配線はゲート信号線であ
る。
る。
【００２３】また、保持回路は、反射表示電極と第１の
基板との間に配置されている。
基板との間に配置されている。
【００２４】また、各画素に対応する回路を構成する各
素子、補助容量、配線が画素電極と形成する容量の各画
素毎の差△CCは、画素電極と対向電極とが液晶を挟んで
形成する容量CLCと、補助容量CSCとを合計した容量(CLC
+CSC)に対し、 △CC≦(CLC+CSC)／５０ を満たす。
素子、補助容量、配線が画素電極と形成する容量の各画
素毎の差△CCは、画素電極と対向電極とが液晶を挟んで
形成する容量CLCと、補助容量CSCとを合計した容量(CLC
+CSC)に対し、 △CC≦(CLC+CSC)／５０ を満たす。
【００２５】
【発明の実施の形態】次に、本発明の実施形態に係る表
示装置について説明する。図１に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
示装置について説明する。図１に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
【００２６】液晶表示パネル１００には、絶縁基板１０
上に複数の画素電極１７がマトリックス状に配置されて
いる。そして、ゲート信号を供給するゲートドライバ５
０に接続された複数のゲート信号線５１が一方向に配置
されており、これらのゲート信号線５１と交差する方向
に複数のドレイン信号線６１が配置されている。
上に複数の画素電極１７がマトリックス状に配置されて
いる。そして、ゲート信号を供給するゲートドライバ５
０に接続された複数のゲート信号線５１が一方向に配置
されており、これらのゲート信号線５１と交差する方向
に複数のドレイン信号線６１が配置されている。
【００２７】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。
【００２８】ゲートドライバ５０は、あるゲート信号線
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
【００２９】以下、各画素の詳細な構成について説明す
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。また、回路選択
回路４０、４３はいずれか一方のみを省略することもで
きる。
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。また、回路選択
回路４０、４３はいずれか一方のみを省略することもで
きる。
【００３０】これにより、後述する通常動作モードであ
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。
【００３１】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７０のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７０のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
【００３２】この補助容量８５と画素電極１７との間に
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４３の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４３の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
【００３３】また、画素選択回路７０のＴＦＴ７２と画
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するスタティック型メモリを構成している。
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するスタティック型メモリを構成している。
【００３４】また、信号選択回路１２０は、２つのイン
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
【００３５】ここで、ＴＦＴ１２２がオンすると直流電
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２１がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５
を介して、液晶２１の画素電極１７に供給される。回路
選択ＴＦＴ４２がオンし、保持回路１１０に保持された
データに基づいて表示をする動作モードをメモリモード
もしくはデジタル動作モードと呼ぶ。
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２１がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５
を介して、液晶２１の画素電極１７に供給される。回路
選択ＴＦＴ４２がオンし、保持回路１１０に保持された
データに基づいて表示をする動作モードをメモリモード
もしくはデジタル動作モードと呼ぶ。
【００３６】上述した構成を要約すれば、画素選択素子
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの表示画素内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの表示画素内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
【００３７】次に、液晶パネル１００の周辺回路につい
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９
１が設けられている。この外付け回路基板９０のパネル
駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲート
ドライバ５０に入力され、水平スタート信号ＳＴＨがド
レインドライバ６０に入力される。また映像信号がデー
タ線６２に入力される。
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９
１が設けられている。この外付け回路基板９０のパネル
駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲート
ドライバ５０に入力され、水平スタート信号ＳＴＨがド
レインドライバ６０に入力される。また映像信号がデー
タ線６２に入力される。
【００３８】次に、上述した構成の表示装置の駆動方法
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、ＬＳＩ９１はデータ信号線６２にアナログ信号を供
給する状態に設定されると共に、回路選択信号線８８の
電位が「Ｌ」となり、回路選択回路４０，４３の回路選
択ＴＦＴ４１，４３がオンし、回路選択ＴＦＴ４２、４
５がオフする。
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、ＬＳＩ９１はデータ信号線６２にアナログ信号を供
給する状態に設定されると共に、回路選択信号線８８の
電位が「Ｌ」となり、回路選択回路４０，４３の回路選
択ＴＦＴ４１，４３がオンし、回路選択ＴＦＴ４２、４
５がオフする。
【００３９】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
が順次オンしデータ信号線６２のアナログ映像信号がド
レイン信号線６１に供給される。
ンプリング信号に応じてサンプリングトランジスタＳＰ
が順次オンしデータ信号線６２のアナログ映像信号がド
レイン信号線６１に供給される。
【００４０】また、垂直スタート信号ＳＴＶに基づい
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７に印加された映像信号電圧が液晶
２１に印加され、その電圧に応じて液晶２１が配向する
ことにより液晶表示を得ることができる。
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７に印加された映像信号電圧が液晶
２１に印加され、その電圧に応じて液晶２１が配向する
ことにより液晶表示を得ることができる。
【００４１】このアナログ表示モードでは、随時入力さ
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６
０にはそれらを駆動するために、絶えず電力が消費され
ている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、ＬＳＩ９１は映像信号をデジタル変換して上位１ビ
ットを抽出したデジタルデータをデータ信号線６２に出
力する状態に設定されると共に、回路選択信号線８８の
電位が「Ｈ」となり、保持回路１１０が有効な状態にな
る。また、回路選択回路４０，４３の回路選択ＴＦＴ４
１，４４がオフすると共に、回路選択ＴＦＴ４２，４５
がオンする。
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６
０にはそれらを駆動するために、絶えず電力が消費され
ている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、ＬＳＩ９１は映像信号をデジタル変換して上位１ビ
ットを抽出したデジタルデータをデータ信号線６２に出
力する状態に設定されると共に、回路選択信号線８８の
電位が「Ｈ」となり、保持回路１１０が有効な状態にな
る。また、回路選択回路４０，４３の回路選択ＴＦＴ４
１，４４がオフすると共に、回路選択ＴＦＴ４２，４５
がオンする。
【００４２】また、外付け回路基板９０のパネル駆動用
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＨが入力される。それに応
じてサンプリング信号が順次発生し、それぞれのサンプ
リング信号に応じてサンプリングトランジスタＳＰ１，
ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号
Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に
供給する。
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＨが入力される。それに応
じてサンプリング信号が順次発生し、それぞれのサンプ
リング信号に応じてサンプリングトランジスタＳＰ１，
ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号
Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に
供給する。
【００４３】ここで第１行、即ちゲート信号Ｇ１が印加
されるゲートドレイン信号線６１について説明する。ま
ず、ゲート信号Ｇ１によってゲートドレイン信号線６１
に接続された各表示画素の各画素選択ＴＦＴ７２が１水
平走査期間オンする。第１行第１列の表示画素に注目す
ると、サンプリング信号ＳＰ１によってサンプリングし
たデジタル映像信号Ｓ１１がドレイン信号線６１に入力
される。そして選択画素選択ＴＦＴ７２がゲート信号に
よってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが
保持回路１１０に入力され、２つのインバータによって
保持される。
されるゲートドレイン信号線６１について説明する。ま
ず、ゲート信号Ｇ１によってゲートドレイン信号線６１
に接続された各表示画素の各画素選択ＴＦＴ７２が１水
平走査期間オンする。第１行第１列の表示画素に注目す
ると、サンプリング信号ＳＰ１によってサンプリングし
たデジタル映像信号Ｓ１１がドレイン信号線６１に入力
される。そして選択画素選択ＴＦＴ７２がゲート信号に
よってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが
保持回路１１０に入力され、２つのインバータによって
保持される。
【００４４】このインバータで保持された信号は、信号
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶２１に印加され
る。
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶２１に印加され
る。
【００４５】こうして１行目のゲート信号線から最終行
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
【００４６】ここで、１画面が表示されると、ゲートド
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。保持回路１１０には常に電圧ＶDD，ＶSSを
供給して駆動し、また対向電極電圧を対向電極３２に、
各信号Ａ及びＢを選択回路１２０に供給する。
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。保持回路１１０には常に電圧ＶDD，ＶSSを
供給して駆動し、また対向電極電圧を対向電極３２に、
各信号Ａ及びＢを選択回路１２０に供給する。
【００４７】即ち、保持回路１１０にこの保持回路を駆
動するためのＶDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOMを印加し、液晶表示パネル１００がノーマ
リーホワイト（ＮＷ）の場合には、信号Ａには対向電極
電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液
晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加
するのみである。そうすることにより、１画面分を保持
して静止画像として表示することができる。また他のゲ
ートドライバ５０、ドレインドライバ６０及び外付けＬ
ＳＩ９１には電圧が印加されていない状態である。
動するためのＶDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOMを印加し、液晶表示パネル１００がノーマ
リーホワイト（ＮＷ）の場合には、信号Ａには対向電極
電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液
晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加
するのみである。そうすることにより、１画面分を保持
して静止画像として表示することができる。また他のゲ
ートドライバ５０、ドレインドライバ６０及び外付けＬ
ＳＩ９１には電圧が印加されていない状態である。
【００４８】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１には「Ｌ」が入力されることになるので第１のＴ
ＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２に
は「Ｈ」が入力されることになるので第２のＴＦＴ１２
２はオンとなる。そうすると、信号Ｂが選択されて液晶
には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電
圧が印加され、液晶が電界によって立ち上がるため、Ｎ
Ｗの表示パネルでは表示としては黒表示として観察でき
る。
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１には「Ｌ」が入力されることになるので第１のＴ
ＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２に
は「Ｈ」が入力されることになるので第２のＴＦＴ１２
２はオンとなる。そうすると、信号Ｂが選択されて液晶
には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電
圧が印加され、液晶が電界によって立ち上がるため、Ｎ
Ｗの表示パネルでは表示としては黒表示として観察でき
る。
【００４９】ドレイン信号線６１にデジタル映像信号で
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。そ
うすると、信号Ａが選択されて液晶には信号Ａの電圧が
印加される。即ち、対向電極３２と同じ電圧が印加され
るため、電界が発生せず液晶は立ち上がらないため、Ｎ
Ｗの表示パネルでは表示としては白表示として観察でき
る。
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。そ
うすると、信号Ａが選択されて液晶には信号Ａの電圧が
印加される。即ち、対向電極３２と同じ電圧が印加され
るため、電界が発生せず液晶は立ち上がらないため、Ｎ
Ｗの表示パネルでは表示としては白表示として観察でき
る。
【００５０】このように、１画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分低消費電力化することができる。
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分低消費電力化することができる。
【００５１】上記実施形態では、保持回路１１０は１ビ
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。
【００５２】上述したように、本発明の実施形態によれ
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示（アナログ表示モードの場合）と、低消費電力のデ
ジタル階調表示（デジタル表示モードの場合）という２
種類の表示に対応することができる。
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示（アナログ表示モードの場合）と、低消費電力のデ
ジタル階調表示（デジタル表示モードの場合）という２
種類の表示に対応することができる。
【００５３】次に、本実施形態のレイアウトについて、
図２を用いて説明する。図２は本実施形態のレイアウト
を示す概念図である。回路選択回路のＰチャネル回路選
択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路の
Ｎチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャ
ネルＴＦＴ４４が直列に接続され、画素電極１７にコン
タクト１６を介して接続されているとともに補助容量８
５に接続されている。また、回路選択ＴＦＴ４２、保持
回路１１０、回路選択回路のＮチャネルＴＦＴ４５がコ
ンタクト１６を介して画素電極１７に接続されている。
以上の構成はいずれも画素電極１７に重畳して配置され
ている。特に、多くの面積を必要とする保持回路１１０
を画素電極１７間に配置せず、画素電極１７に重畳する
ので、画素電極１７を最大の面積にすることができる。
逆に言えば、一つの画素に必要な面積が最小となるの
で、高精細なＬＣＤとすることができる。
図２を用いて説明する。図２は本実施形態のレイアウト
を示す概念図である。回路選択回路のＰチャネル回路選
択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路の
Ｎチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャ
ネルＴＦＴ４４が直列に接続され、画素電極１７にコン
タクト１６を介して接続されているとともに補助容量８
５に接続されている。また、回路選択ＴＦＴ４２、保持
回路１１０、回路選択回路のＮチャネルＴＦＴ４５がコ
ンタクト１６を介して画素電極１７に接続されている。
以上の構成はいずれも画素電極１７に重畳して配置され
ている。特に、多くの面積を必要とする保持回路１１０
を画素電極１７間に配置せず、画素電極１７に重畳する
ので、画素電極１７を最大の面積にすることができる。
逆に言えば、一つの画素に必要な面積が最小となるの
で、高精細なＬＣＤとすることができる。
【００５４】ところで、本実施形態のＬＣＤは反射型Ｌ
ＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’
線断面図を図３に示す。一方の絶縁性基板１０上に、多
結晶シリコンから成り島化された半導体層１１が配置さ
れ、その上をゲート絶縁膜１２が覆って配置されてい
る。半導体層１１の上方であってゲート絶縁膜１２上に
はゲート電極１３が配置され、このゲート電極１３の両
側に位置する下層の半導体層１１には、ソース及びドレ
インが形成されている。ゲート電極１３及びゲート絶縁
膜１２上にはこれらを覆って層間絶縁膜１４が形成され
ている。そしてそのドレイン及びソースに対応した位置
にはコンタクトが形成されており、そのコンタクトを介
してドレインは画素選択ＴＦＴ７１に、ソースはコンタ
クト１６を介して画素電極１７に、それぞれ接続されて
いる。平坦化絶縁膜１５上に形成された各表示電極１７
はアルミニウム（Ａｌ）等の反射材料から成っている。
各表示電極１７及び平坦化絶縁膜１５上には液晶２１を
配向するポリイミド等から成る配向膜２０が形成されて
いる。
ＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’
線断面図を図３に示す。一方の絶縁性基板１０上に、多
結晶シリコンから成り島化された半導体層１１が配置さ
れ、その上をゲート絶縁膜１２が覆って配置されてい
る。半導体層１１の上方であってゲート絶縁膜１２上に
はゲート電極１３が配置され、このゲート電極１３の両
側に位置する下層の半導体層１１には、ソース及びドレ
インが形成されている。ゲート電極１３及びゲート絶縁
膜１２上にはこれらを覆って層間絶縁膜１４が形成され
ている。そしてそのドレイン及びソースに対応した位置
にはコンタクトが形成されており、そのコンタクトを介
してドレインは画素選択ＴＦＴ７１に、ソースはコンタ
クト１６を介して画素電極１７に、それぞれ接続されて
いる。平坦化絶縁膜１５上に形成された各表示電極１７
はアルミニウム（Ａｌ）等の反射材料から成っている。
各表示電極１７及び平坦化絶縁膜１５上には液晶２１を
配向するポリイミド等から成る配向膜２０が形成されて
いる。
【００５５】他方の絶縁性基板３０上には、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。もちろんカラー表示としない場
合には、カラーフィルタ３１は不要である。
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。もちろんカラー表示としない場
合には、カラーフィルタ３１は不要である。
【００５６】こうして形成された一対の絶縁性基板１
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１が充填されている。
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１が充填されている。
【００５７】反射型ＬＣＤでは、図中点線矢印で示すよ
うに、絶縁性基板３０側から入射した外光が表示電極１
７によって反射されて、観察者１側に出射し、表示を観
察することができる。
うに、絶縁性基板３０側から入射した外光が表示電極１
７によって反射されて、観察者１側に出射し、表示を観
察することができる。
【００５８】反射型ＬＣＤは画素電極１７を光が透過し
ないので画素電極１７の下にどのような素子が配置され
ていても開口率に影響を及ぼさない。そして、大きい面
積を必要とする保持回路１１０を画素電極１７の下に配
置することによって、画素の間隔を通常のＬＣＤと同等
にすることもできる。また、本実施形態のように全ての
構成を画素電極の下に配置する必要はなく、一部の構成
を画素電極間に配置してもよい。
ないので画素電極１７の下にどのような素子が配置され
ていても開口率に影響を及ぼさない。そして、大きい面
積を必要とする保持回路１１０を画素電極１７の下に配
置することによって、画素の間隔を通常のＬＣＤと同等
にすることもできる。また、本実施形態のように全ての
構成を画素電極の下に配置する必要はなく、一部の構成
を画素電極間に配置してもよい。
【００５９】次に本発明の第２の実施形態について説明
する。本実施形態はＲＧＢ各色の画素が整列して配置さ
れたストライプ配列であって、それぞれの画素電極１７
にはＲＧＢのいずれかのカラーフィルタが対応して配置
されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示
す。ＲＧＢそれぞれの画素は、図２と同様の回路を有
し、それぞれの画素でその画素のデータを保持回路１１
０に保持することができるようになっている。
する。本実施形態はＲＧＢ各色の画素が整列して配置さ
れたストライプ配列であって、それぞれの画素電極１７
にはＲＧＢのいずれかのカラーフィルタが対応して配置
されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示
す。ＲＧＢそれぞれの画素は、図２と同様の回路を有
し、それぞれの画素でその画素のデータを保持回路１１
０に保持することができるようになっている。
【００６０】本実施形態で特徴的な点は、画素電極１７
のレイアウトと、保持回路や選択回路、補助容量などの
回路レイアウトが一致していない点である。この点につ
いて、以下により詳細に述べる。まず画素電極１７Ｒに
着目する。画素電極１７Ｒは図面左端に配置され、上下
方向に長い矩形状である。画素電極１７Ｒとその回路と
を接続するコンタクトは１６Ｒで示されている。そし
て、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７
１Ｒが直列に接続され、その一部は隣接画素である画素
電極１７Ｇにまで延在している。同様に補助容量８５
Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在してい
る。そして、画素電極１７Ｇは、コンタクト１６Ｇを介
して対応する回路に接続されており、回路選択ＴＦＴ４
１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回
路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳し
て配置されている。
のレイアウトと、保持回路や選択回路、補助容量などの
回路レイアウトが一致していない点である。この点につ
いて、以下により詳細に述べる。まず画素電極１７Ｒに
着目する。画素電極１７Ｒは図面左端に配置され、上下
方向に長い矩形状である。画素電極１７Ｒとその回路と
を接続するコンタクトは１６Ｒで示されている。そし
て、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７
１Ｒが直列に接続され、その一部は隣接画素である画素
電極１７Ｇにまで延在している。同様に補助容量８５
Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在してい
る。そして、画素電極１７Ｇは、コンタクト１６Ｇを介
して対応する回路に接続されており、回路選択ＴＦＴ４
１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回
路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳し
て配置されている。
【００６１】そして、画素電極１７Ｒ、Ｇに対応する回
路はゲート信号線を共有し、ゲート信号線上の一点を中
心として互いに点対称に配置されている。以下、同様
に、画素電極１７Ｂに対応する回路は、更にその隣の図
示しない画素電極に延在する。この画素を画素電極１７
Ｒ’とすると、画素電極１７Ｒ’に対応する回路は、逆
に画素電極１７Ｂに重畳する。
路はゲート信号線を共有し、ゲート信号線上の一点を中
心として互いに点対称に配置されている。以下、同様
に、画素電極１７Ｂに対応する回路は、更にその隣の図
示しない画素電極に延在する。この画素を画素電極１７
Ｒ’とすると、画素電極１７Ｒ’に対応する回路は、逆
に画素電極１７Ｂに重畳する。
【００６２】このように配置することのメリットについ
て以下に説明する。例えばＲＧＢ３色を一つの絵素とし
て、この絵素をほぼ正方形に使用とすると、ＲＧＢ個々
の画素は３：１で縦長の長方形となる。一般的にストラ
イプ配列のＲＧＢ個々の画素は一方向に長い矩形とな
る。そのような細長い矩形の画素電極１７の下に、レイ
アウトをあわせて保持回路１１０等を配置しようとする
と、回路の設計が困難になる。それに対して本発明であ
れば、画素電極１７のレイアウトと回路のレイアウトが
異なるので、よけいな配線の迂回などが不要となってス
ペース効率が上がり、保持回路が必要とする面積をより
小さくすることができる。保持回路付きＬＣＤの場合、
１画素の最小面積は、主に保持回路の占める面積が支配
的であるので、保持回路を縮小することは、ＬＣＤの高
精細化に直結すると言える。
て以下に説明する。例えばＲＧＢ３色を一つの絵素とし
て、この絵素をほぼ正方形に使用とすると、ＲＧＢ個々
の画素は３：１で縦長の長方形となる。一般的にストラ
イプ配列のＲＧＢ個々の画素は一方向に長い矩形とな
る。そのような細長い矩形の画素電極１７の下に、レイ
アウトをあわせて保持回路１１０等を配置しようとする
と、回路の設計が困難になる。それに対して本発明であ
れば、画素電極１７のレイアウトと回路のレイアウトが
異なるので、よけいな配線の迂回などが不要となってス
ペース効率が上がり、保持回路が必要とする面積をより
小さくすることができる。保持回路付きＬＣＤの場合、
１画素の最小面積は、主に保持回路の占める面積が支配
的であるので、保持回路を縮小することは、ＬＣＤの高
精細化に直結すると言える。
【００６３】次に、回路をゲート信号線を挟んで対称に
配置することのメリットについて以下に説明する。隣接
画素同士で領域をシェアしあう場合、画素毎に回路内の
レイアウトを調整する必要が生じるが、隣接画素同士で
点対称に配置すれば、一つの画素の回路を設計し、その
回路をミラーリングして設計することができ、回路設計
の効率がよい。ただし、図中で画素上下端に示した４本
の電源線への結線は調整する必要がある。また、回路レ
イアウトを点対称にせず、平行に移動したとすると、隣
接画素同士のゲート信号線は、互いに離れて配置する必
要が生じ、ゲート信号線を各行２本配置する必要が生じ
る。これに対し、本実施形態では、回路を対称に配置し
ているので、ゲート信号線は各行１本でよく、増やす必
要がない。また、保持回路１１０がＳＲＡＭであれば、
高低２種類の電源線（VDD、VSS）、高低２種類の参照電
源線（信号Ａ、信号Ｂ）、合計４本の電源線が必要であ
る。これらは全画素で共通に用いられる電源である。こ
れらの電源線も、回路を対称に配置することで列方向に
隣接する画素同士で共有することができる。このよう
に、各種配線を複数画素で共有することによって回路面
積を縮小し、より高精細なＬＣＤとすることができる。
配置することのメリットについて以下に説明する。隣接
画素同士で領域をシェアしあう場合、画素毎に回路内の
レイアウトを調整する必要が生じるが、隣接画素同士で
点対称に配置すれば、一つの画素の回路を設計し、その
回路をミラーリングして設計することができ、回路設計
の効率がよい。ただし、図中で画素上下端に示した４本
の電源線への結線は調整する必要がある。また、回路レ
イアウトを点対称にせず、平行に移動したとすると、隣
接画素同士のゲート信号線は、互いに離れて配置する必
要が生じ、ゲート信号線を各行２本配置する必要が生じ
る。これに対し、本実施形態では、回路を対称に配置し
ているので、ゲート信号線は各行１本でよく、増やす必
要がない。また、保持回路１１０がＳＲＡＭであれば、
高低２種類の電源線（VDD、VSS）、高低２種類の参照電
源線（信号Ａ、信号Ｂ）、合計４本の電源線が必要であ
る。これらは全画素で共通に用いられる電源である。こ
れらの電源線も、回路を対称に配置することで列方向に
隣接する画素同士で共有することができる。このよう
に、各種配線を複数画素で共有することによって回路面
積を縮小し、より高精細なＬＣＤとすることができる。
【００６４】次に、第３の実施形態について図８を用い
て説明する。図８は第２の実施形態が２画素で画素領域
を共有して回路を配置していたのに比較して３画素１７
Ｒ、１７Ｇ、１７Ｂで画素領域を共有して回路を配置す
るようにレイアウトしている点で第２の実施形態と異な
る。本実施形態において、回路構成については第２の実
施形態と全く同様であるので、図面の簡略化のために、
回路選択ＴＦＴ４１、４２、４４、４５、コンタクト１
６、補助容量８５、保持回路１１０及びそれらを結ぶ配
線を回路２００として表示し、画素選択ＴＦＴ７１、コ
ンタクト１６をそれぞれＲ、Ｇ、Ｂとして表示してい
る。本実施形態において、各画素の回路２００Ｒ、２０
０Ｇ、２００Ｂは、それぞれ隣接する３画素の領域に跨
って配置されている。このように、より多くの画素に跨
って配置すれば、より多くのスペースを利用することが
でき、回路毎のデッドスペースを減らしスペース効率を
更に向上することができるので、回路２００の面積を更
に縮小することができる。ただし、本実施形態は、３画
素に跨って形成するので、上記実施形態と異なり点対称
に配置することができない。従って、本実施形態の回路
２００の配置は、各画素毎で個別に設計する必要があ
り、第２の実施形態のように２画素で回路領域を共有す
る方が回路設計の効率はよい。そして、画素選択ＴＦＴ
７１や、画素電極とのコンタクト１６は、ＲＧＢそれぞ
れの画素に重畳させた方がよい。従って、必然的に回路
２００は、ＲＧＢ毎に内部の配置が異なる。
て説明する。図８は第２の実施形態が２画素で画素領域
を共有して回路を配置していたのに比較して３画素１７
Ｒ、１７Ｇ、１７Ｂで画素領域を共有して回路を配置す
るようにレイアウトしている点で第２の実施形態と異な
る。本実施形態において、回路構成については第２の実
施形態と全く同様であるので、図面の簡略化のために、
回路選択ＴＦＴ４１、４２、４４、４５、コンタクト１
６、補助容量８５、保持回路１１０及びそれらを結ぶ配
線を回路２００として表示し、画素選択ＴＦＴ７１、コ
ンタクト１６をそれぞれＲ、Ｇ、Ｂとして表示してい
る。本実施形態において、各画素の回路２００Ｒ、２０
０Ｇ、２００Ｂは、それぞれ隣接する３画素の領域に跨
って配置されている。このように、より多くの画素に跨
って配置すれば、より多くのスペースを利用することが
でき、回路毎のデッドスペースを減らしスペース効率を
更に向上することができるので、回路２００の面積を更
に縮小することができる。ただし、本実施形態は、３画
素に跨って形成するので、上記実施形態と異なり点対称
に配置することができない。従って、本実施形態の回路
２００の配置は、各画素毎で個別に設計する必要があ
り、第２の実施形態のように２画素で回路領域を共有す
る方が回路設計の効率はよい。そして、画素選択ＴＦＴ
７１や、画素電極とのコンタクト１６は、ＲＧＢそれぞ
れの画素に重畳させた方がよい。従って、必然的に回路
２００は、ＲＧＢ毎に内部の配置が異なる。
【００６５】この時、各画素電極と回路２００を構成す
る各素子、補助容量、配線などが画素電極と対向する面
積を、各画素でできるだけ等しくする必要がある。各画
素毎に回路素子や配線との対向面積が画素毎に異なる
と、それによって生じる寄生容量が画素毎に異なってし
まい、画面を表示するときに画像がちらつくなど、表示
品質を低下させる原因となってしまう。回路２００毎の
対向面積を全く等しくすることは理想的であるが、困難
である。そこで、回路２００を構成する各素子、補助容
量、配線が画素電極と形成する容量の各画素毎の差△CC
は、前記画素電極と前記対向電極とが液晶を挟んで形成
する容量CLCと、前記補助容量CSCとを合計した容量(CLC
+CSC)に対し、１／５０よりも小さくなるように、即ち △CC≦(CLC+CSC)／５０ となるように設計するとよい。このように配置すれば、
各画素毎の対向面積の差による表示品質の低下はそれほ
ど顕著とならない。また、 △CC≦(CLC+CSC)／１００ とすれば、表示品質の低下はほとんど視認されない。更
に、 △CC≦(CLC+CSC)／２００ とすれば、表示品質の低下は実質的になくなる。
る各素子、補助容量、配線などが画素電極と対向する面
積を、各画素でできるだけ等しくする必要がある。各画
素毎に回路素子や配線との対向面積が画素毎に異なる
と、それによって生じる寄生容量が画素毎に異なってし
まい、画面を表示するときに画像がちらつくなど、表示
品質を低下させる原因となってしまう。回路２００毎の
対向面積を全く等しくすることは理想的であるが、困難
である。そこで、回路２００を構成する各素子、補助容
量、配線が画素電極と形成する容量の各画素毎の差△CC
は、前記画素電極と前記対向電極とが液晶を挟んで形成
する容量CLCと、前記補助容量CSCとを合計した容量(CLC
+CSC)に対し、１／５０よりも小さくなるように、即ち △CC≦(CLC+CSC)／５０ となるように設計するとよい。このように配置すれば、
各画素毎の対向面積の差による表示品質の低下はそれほ
ど顕著とならない。また、 △CC≦(CLC+CSC)／１００ とすれば、表示品質の低下はほとんど視認されない。更
に、 △CC≦(CLC+CSC)／２００ とすれば、表示品質の低下は実質的になくなる。
【００６６】上記実施形態では、反射型ＬＣＤを用いて
説明したが、もちろん透過型ＬＣＤに適用し、透明な画
素電極と保持回路とを重畳して配置することも可能であ
る。しかし透過型ＬＣＤでは、金属配線が配置されてい
るところは遮光されるので、開口率の低下が避けられな
い。また、透過型ＬＣＤで画素電極の下に保持回路を配
置すると、透過する光によって保持回路や選択回路のト
ランジスタが誤動作する恐れがあるため、全てのトラン
ジスタのゲート上に遮光膜を儲ける必要がある。従っ
て、透過型ＬＣＤでは開口率を高くすることが困難であ
る。これに対し、反射型ＬＣＤは、画素電極下にどのよ
うな回路が配置されても開口率に影響を与えることはな
い。更に、透過型の液晶表示装置のように、観察者側と
反対側にいわゆるバックライトを用いる必要が無いた
め、バックライトを点灯させるための電力を必要としな
い。保持回路付きＬＣＤのそもそもの目的が消費電力の
削減であるから、本発明の表示装置としては、バックラ
イト不要で低消費電力化に適した反射型ＬＣＤであるこ
とが好ましい。
説明したが、もちろん透過型ＬＣＤに適用し、透明な画
素電極と保持回路とを重畳して配置することも可能であ
る。しかし透過型ＬＣＤでは、金属配線が配置されてい
るところは遮光されるので、開口率の低下が避けられな
い。また、透過型ＬＣＤで画素電極の下に保持回路を配
置すると、透過する光によって保持回路や選択回路のト
ランジスタが誤動作する恐れがあるため、全てのトラン
ジスタのゲート上に遮光膜を儲ける必要がある。従っ
て、透過型ＬＣＤでは開口率を高くすることが困難であ
る。これに対し、反射型ＬＣＤは、画素電極下にどのよ
うな回路が配置されても開口率に影響を与えることはな
い。更に、透過型の液晶表示装置のように、観察者側と
反対側にいわゆるバックライトを用いる必要が無いた
め、バックライトを点灯させるための電力を必要としな
い。保持回路付きＬＣＤのそもそもの目的が消費電力の
削減であるから、本発明の表示装置としては、バックラ
イト不要で低消費電力化に適した反射型ＬＣＤであるこ
とが好ましい。
【００６７】また、上記実施形態は、液晶表示装置を用
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
【００６８】
【発明の効果】以上に説明したように、本発明のアクテ
ィブマトリクス型表示装置は、保持回路の少なくとも一
部が、隣接する画素の画素電極に重畳して配置され、画
素電極１７のレイアウトと回路のレイアウトが異なるの
で、よけいな配線の迂回などが不要となってスペース効
率が上がり、保持回路が必要とする面積をより小さくす
ることができる。これによって、より高精細な保持回路
付き表示装置とすることができる。
ィブマトリクス型表示装置は、保持回路の少なくとも一
部が、隣接する画素の画素電極に重畳して配置され、画
素電極１７のレイアウトと回路のレイアウトが異なるの
で、よけいな配線の迂回などが不要となってスペース効
率が上がり、保持回路が必要とする面積をより小さくす
ることができる。これによって、より高精細な保持回路
付き表示装置とすることができる。
【００６９】そして、画素電極は、光を反射する反射電
極であるので、画素電極の表示面から見た裏側にメモリ
回路を配置しても開口率が低下することはない。
極であるので、画素電極の表示面から見た裏側にメモリ
回路を配置しても開口率が低下することはない。
【００７０】また、画素選択トランジスタ及び保持回路
は、隣接画素同士で互いに点対称に配置されているの
で、隣接画素内の回路配置を各画素共通とすることがで
きるので、回路設計を効率よく行うことができる。
は、隣接画素同士で互いに点対称に配置されているの
で、隣接画素内の回路配置を各画素共通とすることがで
きるので、回路設計を効率よく行うことができる。
【００７１】また、隣接する画素は少なくとも１本の配
線を共有し、共有する配線は、画素電極の実質中央に配
置されているので、回路を点対称に配置しても、画素電
極１行につき１本のゲート信号線を配置すればよく、回
路面積を縮小することができる。
線を共有し、共有する配線は、画素電極の実質中央に配
置されているので、回路を点対称に配置しても、画素電
極１行につき１本のゲート信号線を配置すればよく、回
路面積を縮小することができる。
【００７２】また、画素選択トランジスタ及び保持回路
は、隣接画素同士で共有する配線の所定の点を中心とし
て互いに点対称に配置されているので、回路設計を容易
に行うことができる。
は、隣接画素同士で共有する配線の所定の点を中心とし
て互いに点対称に配置されているので、回路設計を容易
に行うことができる。
【００７３】また、各画素に対応する回路を構成する各
素子、補助容量、配線が画素電極と形成する容量の各画
素毎の差△CCは、画素電極と対向電極とが液晶を挟んで
形成する容量CLCと、補助容量CSCとを合計した容量(CLC
+CSC)に対し、 △CC≦(CLC+CSC)／５０ を満たすので、回路レイアウトを複数画素に跨って配置
しても表示品質の低下が少ない。
素子、補助容量、配線が画素電極と形成する容量の各画
素毎の差△CCは、画素電極と対向電極とが液晶を挟んで
形成する容量CLCと、補助容量CSCとを合計した容量(CLC
+CSC)に対し、 △CC≦(CLC+CSC)／５０ を満たすので、回路レイアウトを複数画素に跨って配置
しても表示品質の低下が少ない。
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
【図３】本発明の実施形態の断面図である。
【図４】本発明の第２の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
【図５】液晶表示装置の１画素を示す回路図である。
【図６】従来の保持回路付き表示装置を示す回路図であ
る。
る。
【図７】従来の保持回路付き液晶表示装置の１画素を示
す回路図である。
す回路図である。
【図８】本発明の第３の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
１７ 画素電極 ４０、４３ 回路選択回路 ７０ 画素選択回路 ８５ 補助容量 １１０ 保持回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０２Ｆ 1/1368 Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｆ 9/30 ３３８ Ｇ０９Ｇ 3/30 Ｊ Ｇ０９Ｇ 3/30 3/36 3/36 Ｇ０２Ｆ 1/136 ５００ Ｆターム(参考） 2H092 HA05 JA24 JA38 JA42 JB13 JB23 JB32 JB38 JB42 NA25 PA06 QA07 2H093 NA16 NA80 NC13 NC22 NC23 NC26 NC34 NC35 NC59 NC90 ND39 NE06 NE07 NF05 5C006 AA01 BB16 BB28 BC03 BC06 BC12 BC20 BF02 BF11 BF24 BF37 EB05 FA47 5C080 AA10 BB05 DD25 DD26 EE19 FF11 GG07 GG08 JJ02 JJ03 JJ06 5C094 AA05 AA22 BA03 BA43 CA19 DA09 DA13 EA03 EA04 EA06 EA07 EA10 FA01 FB19 GA10
Claims (11)
- 【請求項１】 行方向に延び、列方向に複数配置される
ゲート信号線と、前記ゲート線の１本にゲートが接続さ
れた複数の画素選択トランジスタと、前記画素選択トラ
ンジスタそれぞれに接続され、マトリクス状に配置され
た複数の画素電極と、前記複数の画素電極に対向する対
向電極と、前記画素電極に対応して配置され、映像信号
に応じたデータを記憶する保持回路とを有し、前記保持
回路が記憶したデータに応じて表示するアクティブマト
リクス型表示装置において、前記保持回路の少なくとも
一部は、隣接する画素の前記画素電極に重畳して配置さ
れていることを特徴とするアクティブマトリクス型表示
装置。 - 【請求項２】 行方向に延び、列方向に複数配置される
ゲート信号線と、前記ゲート線の１本にゲートが接続さ
れた複数の画素選択トランジスタと、前記画素選択トラ
ンジスタそれぞれに接続され、マトリクス状に配置され
た複数の画素電極と、前記複数の画素電極に対向する対
向電極と、前記画素電極に対応して配置され、映像信号
に応じたデータを記憶する保持回路とを有し、随時入力
される映像信号に応じた画素電圧を随時印加して表示す
る通常動作モードと、前記保持回路が記憶したデータに
応じて表示するメモリ動作モードとを有するアクティブ
マトリクス型表示装置において、前記保持回路の少なく
とも一部は、隣接する画素の前記画素電極に重畳して配
置されていることを特徴とするアクティブマトリクス型
表示装置。 - 【請求項３】 行方向に延び、列方向に複数配置される
ゲート信号線、前記ゲート線の１本にゲートが接続され
た複数の画素選択トランジスタ、前記画素選択トランジ
スタそれぞれに接続されマトリクス状に配置された複数
の画素電極、前記画素電極それぞれに接続された補助容
量が形成された第１の基板と、前記複数の画素電極に対
向する対向電極が形成された第２の基板と、前記第１及
び第２の基板間に封入された液晶層と、前記画素電極に
対応して配置され、映像信号に応じたデータを記憶する
保持回路とを有し、前記画素電極と前記対向電極との間
に随時入力される映像信号に応じた所定の画素電圧を随
時印加して前記液晶層を駆動して表示する通常動作モー
ドと、前記保持回路が記憶したデータに応じて表示する
メモリ動作モードとを有するアクティブマトリクス型表
示装置において、前記保持回路の少なくとも一部は、隣
接する前記画素電極に重畳して配置されていることを特
徴とするアクティブマトリクス型表示装置。 - 【請求項４】 行方向に延び、列方向に複数配置される
ゲート信号線、前記ゲート線の１本にゲートが接続され
た複数の画素選択トランジスタ、前記画素選択トランジ
スタそれぞれに接続されマトリクス状に配置された複数
の画素電極、前記画素電極それぞれに接続された補助容
量が形成された第１の基板と、前記複数の画素電極に対
向する対向電極が形成された第２の基板と、前記第１及
び第２の基板間に封入された液晶層と、前記画素電極に
対応して配置され、映像信号に応じたデータを記憶する
保持回路とを有し、前記保持回路が記憶したデータに応
じて表示を行うアクティブマトリクス型表示装置におい
て、前記保持回路の少なくとも一部は、隣接する前記画
素電極に重畳して配置されていることを特徴とするアク
ティブマトリクス型表示装置。 - 【請求項５】 前記画素電極は、光を反射する反射電極
であることを特徴とする請求項１乃至請求項４のいずれ
かに記載のアクティブマトリクス型表示装置。 - 【請求項６】 前記画素選択トランジスタ及び前記保持
回路は、隣接画素同士で互いに点対称に配置されている
ことを特徴とする請求項１乃至請求項４のいずれかに記
載のアクティブマトリクス型表示装置。 - 【請求項７】 隣接する画素は少なくとも１本の配線を
共有し、 該共有する配線は、前記画素電極の実質中央に配置され
ていることを特徴とする請求項１乃至４のいずれかに記
載のアクティブマトリクス型表示装置。 - 【請求項８】 前記画素選択トランジスタ及び前記保持
回路は、隣接画素同士で前記共有する配線の所定の点を
中心として互いに点対称に配置されていることを特徴と
する請求項７に記載のアクティブマトリクス表示装置。 - 【請求項９】 前記共有する配線はゲート信号線である
ことを特徴等する請求項６もしくは請求項８に記載のア
クティブマトリクス表示装置。 - 【請求項１０】 前記保持回路は、前記反射表示電極と
前記第１の基板との間に配置されていることを特徴とす
る請求項１乃至請求項９のいずれかに記載のアクティブ
マトリクス型表示装置。 - 【請求項１１】 前記各画素に対応する回路を構成する
各素子、補助容量、配線が画素電極と形成する容量の各
画素毎の差△CCは、前記画素電極と前記対向電極とが液
晶を挟んで形成する容量CLCと、前記補助容量CSCとを合
計した容量(CLC+CSC)に対し、 △CC≦(CLC+CSC)／５０ を満たすことを特徴とする請求項３もしくは請求項４に
記載のアクティブマトリクス型表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282165A JP2002091365A (ja) | 2000-09-18 | 2000-09-18 | アクティブマトリクス型表示装置 |
| TW090122538A TW594329B (en) | 2000-09-18 | 2001-09-12 | Active matrix type display device |
| KR10-2001-0057103A KR100469192B1 (ko) | 2000-09-18 | 2001-09-17 | 액티브 매트릭스형 표시 장치 |
| US09/953,236 US7095389B2 (en) | 2000-09-18 | 2001-09-17 | Active matrix display device |
| EP01122309A EP1205787A3 (en) | 2000-09-18 | 2001-09-18 | Active matrix display device |
| CNB011331739A CN1249489C (zh) | 2000-09-18 | 2001-09-18 | 有源矩阵型显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000282165A JP2002091365A (ja) | 2000-09-18 | 2000-09-18 | アクティブマトリクス型表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002091365A true JP2002091365A (ja) | 2002-03-27 |
Family
ID=18766720
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000282165A Pending JP2002091365A (ja) | 2000-09-18 | 2000-09-18 | アクティブマトリクス型表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002091365A (ja) |
-
2000
- 2000-09-18 JP JP2000282165A patent/JP2002091365A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6853371B2 (en) | Display device | |
| US7389476B2 (en) | Display including a plurality of display panels | |
| US6825834B2 (en) | Active matrix display device | |
| JP4387278B2 (ja) | 液晶パネル及び液晶表示装置 | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| US7173589B2 (en) | Display device | |
| JP3982992B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2003316284A (ja) | 表示装置 | |
| JP3723443B2 (ja) | アクティブマトリクス型表示装置 | |
| JP4709532B2 (ja) | 液晶表示装置 | |
| JP2003315817A (ja) | 表示装置 | |
| US7095389B2 (en) | Active matrix display device | |
| JP3668115B2 (ja) | 表示装置 | |
| JP2002162947A (ja) | 表示装置 | |
| JP3711006B2 (ja) | 表示装置 | |
| JP2002090777A (ja) | アクティブマトリクス型表示装置 | |
| JP2002091365A (ja) | アクティブマトリクス型表示装置 | |
| JP2003177681A (ja) | 電気光学装置および電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040421 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080617 |