JP3723443B2

JP3723443B2 - アクティブマトリクス型表示装置

Info

Publication number: JP3723443B2
Application number: JP2000351250A
Authority: JP
Inventors: 雄介筒井; 良一横山; 昭一郎松本
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2000-11-17
Filing date: 2000-11-17
Publication date: 2005-12-07
Anticipated expiration: 2020-11-17
Also published as: EP1207513A1; TW521255B; US6963324B2; KR100470843B1; CN1354452A; CN100403386C; DE60109714T2; DE60109714D1; JP2002156922A; KR20020038536A; US20020060674A1; EP1207513B1

Description

【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型表示装置に関するものであり、特に画素に対応して複数の保持回路が設けられたアクティブマトリクス型表示装置に関するものである。
【０００２】
【従来の技術】
近年、表示装置は携帯可能な表示装置、例えば携帯テレビ、携帯電話等が市場ニーズとして要求されている。かかる要求に応じて表示装置の小型化、軽量化、省消費電力化に対応すべく研究開発が盛んに行われている。
【０００３】
図８に従来例に係る液晶表示装置（Liquid Crystal Display；ＬＣＤ）の一画素電極の回路構成図を示す。絶縁性基板（不図示）上に、ゲート信号線５１、ドレイン信号線６１とが交差して形成されており、その交差部近傍に両信号線５１、６１に接続された選択画素選択ＴＦＴ７０が設けられている。選択画素選択ＴＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接続されている。
【０００４】
また、画素電極１７の電圧を１フィールド期間、保持するための補助容量８５が設けられており、この補助容量８５の一方の端子８６は選択画素選択ＴＦＴ７０のソース７０ｓに接続され、他方の電極８７には各画素電極に共通の電位が印加されている。
【０００５】
ここで、ゲート信号線５１にゲート信号が印加されると、選択画素選択ＴＦＴ７０はオン状態となり、ドレイン信号線６１からアナログ映像信号が画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向する。このような画素電極をマトリクス状に配置することによりＬＣＤを得ることができる。
【０００６】
従来のＬＣＤは、動画像、静止画像に関係なく表示を得ることができる。かかるＬＣＤに静止画像を表示する場合、例えば携帯電話の液晶表示部の一部に携帯電話を駆動するためのバッテリの残量表示として、乾電池の画像を表示することになる。
【０００７】
しかしながら、上述した構成の液晶表示装置においては、静止画像を表示する場合であっても、動画像を表示する場合と同様に、ゲート信号で選択画素選択ＴＦＴ７０をオン状態にして、映像信号を各画素電極に再書き込みする必要が生じていた。
【０００８】
そのため、ゲート信号及び映像信号等の駆動信号を発生するためのドライバ回路、及びドライバ回路の動作タイミングを制御するための各種信号を発生する外部ＬＳＩは常時動作するため、常に大きな電力を消費していた。このため、限られた電源しか備えていない携帯電話等では、その使用可能時間が短くなるという欠点があった。
【０００９】
これに対して、各画素電極にスタティック型メモリを備えた液晶表示装置が特開平８−１９４２０５号に開示されている。同公報の一部を引用して説明する。図９は特開平８−１９４２０５号に開示されている保持回路付きアクティブマトリクス型表示装置の平面回路構成図である。ゲート信号線５１と参照線５２が行方向に、ドレイン信号線６１が列方向に、それぞれ複数配置されている。そして、保持回路５４と画素電極１７間にはＴＦＴ５３が設けられている。保持回路５４に保持されたデータに基づいて表示を行うことにより、ゲートドライバ５０、ドレインドライバ６０を停止して消費電力を低減するものである。
【００１０】
図１０はこの液晶表示装置の一画素を示す回路構成図である。基板上に画素電極がマトリクス状に配置されており、画素電極１７間には紙面左右方向にゲート信号線５１が、上下方向にドレイン信号線６１が配置されている。そしてゲート信号線５１と平行に参照線５２が配置され、ゲート信号線５１とドレイン信号線６１の交差部に保持回路５４が設けられ、保持回路５４と画素電極１７間にはスイッチ素子５３が設けられている。保持回路５４は２段インバータ５５，５６を正帰還させた形のメモリ、即ちスタティック型メモリ（Static Random Access Memory；ＳＲＡＭ）をデジタル映像信号の保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異なり、データの保持にリフレッシュを必要としないので好適である。
【００１１】
ここで、スタティック型メモリに保持された２値デジタル信号に応じて、スイッチ素子５３は参照線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路５４の出力に応じて制御し、液晶２１のバイアス状態を調整している。一方、共通電極には交流信号Ｖｃｏｍを入力する。本装置は理想上、静止画像のように表示画像に変化がなければ、メモリへのリフレッシュは不要である。
【００１２】
【発明が解決しようとする課題】
しかしながら、保持回路５４にスタティックＲＡＭを用いると、保持回路を構成するトランジスタの数は４つもしくは６つと多く、回路面積が大きい。そのようなスタティックＲＡＭを画素電極１７の間に配置すると、画素電極１７の面積が小さくなって液晶表示装置の開口率が低下するか、一つの画素サイズを大きくせざるをえずに高精細化が困難であるという問題があった。
【００１３】
そこで、本発明は、保持回路を有する表示装置において、特に通常の表示を行う時により高精細なアクティブマトリクス型表示装置を得ることを目的とする。
【００１４】
【課題を解決するための手段】
本発明は上記課題を解決するために成されたものであり、行列状に配置された複数の画素電極、画素電極に対応して配置された複数の保持回路を備え、随時入力される映像信号に応じた画素電圧を画素電極に随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、保持回路は、複数画素に１つ配置され、保持回路の一つからの出力は、複数の画素電極に供給されるアクティブマトリクス型表示装置である。
【００１５】
さらに、保持回路は２画素に１つの割合で配置され、保持回路の出力は、２つの画素電極に供給される。
【００１６】
さらに、保持回路は４画素に１つの割合で配置され、保持回路の出力は、４つの画素電極に供給される。
【００１７】
また、行列状に配置された複数の画素電極、画素電極に対応して配置された複数の保持回路を備え、随時入力される映像信号に応じた画素電圧を画素電極に随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、保持回路の数は、画素電極の数に比較して少ないアクティブマトリクス型表示装置である。
【００１８】
さらに、保持回路の数は、画素電極の数の１／２である。
【００１９】
さらに、保持回路の数は、画素電極の数の１／４である。
【００２０】
また、行列状に配置された複数の画素電極、画素電極に対応して配置された複数の保持回路を備え、随時入力される映像信号に応じた画素電圧を画素電極に随時印加して表示する通常動作モードと、保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、メモリ動作モード時の表示画素数は通常動作モード時の表示画素数よりも少ないアクティブマトリクス型表示装置である。
【００２１】
さらに、メモリ動作モード時の画素数は、通常動作モード時の画素数の１／２である。
【００２２】
さらに、メモリ動作モード時の画素数は、通常動作モード時の画素数の１／４である。
【００２３】
さらに、前記保持回路は３値以上のデータを保持する多ビットのメモリである。
【００２４】
【発明の実施の形態】
本発明の第１の実施形態に係る表示装置について説明する。図１に本発明の表示装置を液晶表示装置に応用した場合の回路構成図を示す。
【００２５】
液晶表示パネル１００には、絶縁基板１０上に複数の画素電極１７がマトリックス状に配置されている。そして、ゲート信号を供給するゲートドライバ５０に接続された複数のゲート信号線５１が一方向に配置されており、これらのゲート信号線５１と交差する方向に複数のドレイン信号線６１が配置されている。
【００２６】
ドレイン信号線６１には、ドレインドライバ６０から出力されるサンプリングパルスのタイミングに応じて、サンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎがオンし、データ信号線６２のデータ信号（アナログ映像信号又はデジタル映像信号）が供給される。
【００２７】
ゲートドライバ５０は、あるゲート信号線５１を選択し、これにゲート信号を供給する。選択された行の画素電極１７にはドレイン信号線６１からデータ信号が供給される。
【００２８】
以下、各画素の詳細な構成について説明する。ゲート信号線５１とドレイン信号線６１の交差部近傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネル型回路選択ＴＦＴ４２から成る回路選択回路４０が設けられている。回路選択ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に接続されると共に、それらの両ゲートは回路選択信号線８８に接続されている。回路選択ＴＦＴ４１，４２は、選択信号線８８からの選択信号に応じていずれか一方がオンする。また、後述するように回路選択回路４０と対を成して、回路選択回路４３が設けられている。回路選択回路４０、４３は、それぞれのトランジスタが相補的に動作すればよく、Ｐチャネル、Ｎチャネルは逆でももちろんよい。また、回路選択回路４０、４３はいずれか一方のみを省略することもできる。
【００２９】
これにより、後述する通常動作モードであるアナログ映像信号表示（フルカラー動画像対応）とメモリ動作モードであるデジタル映像表示（低消費電力、静止画像対応）とを選択して切換えることが可能となる。また、回路選択回路４０に隣接して、Ｎチャネル型画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る画素選択回路７０が配置されている。画素選択ＴＦＴ７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦＴ４１，４２と縦列に接続されると共に、それらのゲートにはゲート信号線５１が接続されている。画素選択ＴＦＴ７１，７２はゲート信号線５１からのゲート信号に応じて両方が同時にオンするように構成されている。画素選択回路７０は回路選択回路４０よりもドレイン信号線６１側に配置しても良い。この場合、画素選択ＴＦＴ７１、７２を１個のＴＦＴで代用することもできる。
【００３０】
また、アナログ映像信号を保持するための補助容量８５が設けられている。補助容量８５の一方の電極は画素選択ＴＦＴ７１のソースに接続されている。他方の電極は共通の補助容量線８７に接続され、バイアス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ７１のソースは回路選択ＴＦＴ４４及びコンタクト１６を介して画素電極１７に接続されている。ゲート信号によって画素選択ＴＦＴ７０のゲートが開くと、ドレイン信号線６１から供給されるアナログ映像信号はコンタクト１６を介して画素電極１７に入力され、画素電圧として液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選択が解除され、次に再び選択されるまでの１フィールド期間保持されなければならないが、液晶の容量のみでは、画素電圧は時間経過とともに次第に低下してしまい、１フィールド期間十分に保持されない。そうすると、その画素電圧の低下が表示むらとして現れてしまい良好な表示が得られなくなる。そこで画素電圧を１フィールド期間保持するために補助容量８５を設けている。
【００３１】
この補助容量８５と画素電極１７との間には、回路選択回路４３のＰチャネル型ＴＦＴ４４が設けられ、回路選択回路４３の回路選択ＴＦＴ４１と同時にオンオフするように構成されている。回路選択ＴＦＴ４１がオンし、アナログ信号を随時供給して液晶を駆動する動作モードを通常動作モード、もしくはアナログ動作モードと呼ぶ。
【００３２】
また、画素選択回路７０のＴＦＴ７２と画素電極１７との間には、保持回路１１０が設けられている。保持回路１１０は、正帰還された２つのインバータ回路と信号選択回路１２０から成り、デジタル２値を保持するスタティック型メモリを構成している。
【００３３】
また、信号選択回路１２０は、２つのインバータからの信号に応じて信号を選択する回路であって、２つのＮチャネル型ＴＦＴ１２１、１２２で構成されている。ＴＦＴ１２１、１２２のゲートには２つのインバータからの相補的な出力信号がそれぞれ印加されているので、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００３４】
ここで、ＴＦＴ１２２がオンすると直流電圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ１２１がオンするとその対向電極信号ＶCOMを中心とした交流電圧であって液晶を駆動するための交流駆動信号（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５を介して、液晶２１の画素電極１７に供給される。回路選択ＴＦＴ４２がオンし、保持回路１１０に保持されたデータに基づいて表示をする動作モードをメモリモードもしくはデジタル動作モードと呼ぶ。
【００３５】
上述した構成を要約すれば、画素選択素子である画素選択ＴＦＴ７１及びアナログ映像信号を保持する補助容量８５から成る回路（アナログ表示回路）と、画素選択素子であるＴＦＴ７２、２値のデジタル映像信号を保持する保持回路１１０から成る回路（デジタル表示回路）とが１つの画素電極内に設けられ、更に、これら２つの回路を選択するための回路選択回路４０，４３が設けられている。
【００３６】
次に、液晶パネル１００の周辺回路について説明する。液晶パネル１００の絶縁性基板１０とは別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９１が設けられている。この外付け回路基板９０のパネル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲートドライバ５０に入力され、水平スタート信号ＳＴＨがドレインドライバ６０に入力される。また映像信号がデータ線６２に入力される。
【００３７】
次に、上述した構成の表示装置の駆動方法について説明する。
（１）通常動作モード（アナログ動作モード）の場合
モード信号に応じて、アナログ表示モードが選択されると、ＬＳＩ９１はデータ信号線６２にアナログ信号を供給する状態に設定されると共に、回路選択信号線８８の電位が「Ｌ」となり、回路選択回路４０，４３の回路選択ＴＦＴ４１，４３がオンし、回路選択ＴＦＴ４２、４５がオフする。
【００３８】
また、水平スタート信号ＳＴＨに基づくサンプリング信号に応じてサンプリングトランジスタＳＰが順次オンしデータ信号線６２のアナログ映像信号がドレイン信号線６１に供給される。
【００３９】
また、垂直スタート信号ＳＴＶに基づいて、ゲート信号がゲート信号線５１に供給される。ゲート信号に応じて、画素選択ＴＦＴ７１がオンすると、ドレイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが画素電極１７に伝達されると共に、補助容量８５に保持される。画素電極１７に印加された映像信号電圧が液晶２１に印加され、その電圧に応じて液晶２１が配向することにより液晶表示を得ることができる。
【００４０】
このアナログ表示モードでは、随時入力されるアナログ信号に応じて随時液晶を駆動するので、フルカラーの動画像を表示するのに好適である。ただし、外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそれらを駆動するために、絶えず電力が消費されている。
（２）メモリ動作モード（デジタル表示モード）の場合
モード信号に応じて、デジタル表示モードが選択されると、ＬＳＩ９１は映像信号をデジタル変換して上位１ビットを抽出したデジタルデータをデータ信号線６２に出力する状態に設定されると共に、回路選択信号線８８の電位が「Ｈ」となり、保持回路１１０が有効な状態になる。また、回路選択回路４０，４３の回路選択ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４２，４５がオンする。
【００４１】
また、外付け回路基板９０のパネル駆動用ＬＳＩ９１から、ゲートドライバ５０及びドレインドライバ６０にスタート信号ＳＴＨが入力される。それに応じてサンプリング信号が順次発生し、それぞれのサンプリング信号に応じてサンプリングトランジスタＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に供給する。
【００４２】
ここで第１行、即ちゲート信号Ｇ１が印加されるゲートドレイン信号線６１について説明する。まず、ゲート信号Ｇ１によってゲートドレイン信号線６１に接続された各画素電極の各画素選択ＴＦＴ７２が１水平走査期間オンする。第１行第１列の画素電極に注目すると、サンプリング信号ＳＰ１によってサンプリングしたデジタル映像信号Ｓ１１がドレイン信号線６１に入力される。そして選択画素選択ＴＦＴ７２がゲート信号によってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが保持回路１１０に入力され、２つのインバータによって保持される。
【００４３】
このインバータで保持された信号は、信号選択回路１２０に入力されて、この信号選択回路１２０で信号Ａ又は信号Ｂを選択して、その選択した信号が画素電極１７に印加され、その電圧が液晶２１に印加される。
【００４４】
こうして１行目のゲート信号線から最終行のゲート信号線まで走査することにより、１画面分（１フィールド期間）のスキャン、即ち全ドットスキャンが終了し１画面が表示される。
【００４５】
ここで、１画面が表示されると、ゲートドライバ５０並びにドレインドライバ６０及び外付けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆動を止める。保持回路１１０には常に駆動電圧ＶDD，ＶSSを供給して駆動し、また対向電極電圧を対向電極３２に、各信号Ａ及びＢを選択回路１２０に供給する。
【００４６】
即ち、保持回路１１０にこの保持回路を駆動するための駆動電圧ＶDD、ＶSSを供給し、対向電極には対向電極電圧ＶCOMを印加し、液晶表示パネル１００がノーマリーホワイト（ＮＷ）の場合には、信号Ａには対向電極電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加するのみである。そうすることにより、１画面分を保持して静止画像として表示することができる。また他のゲートドライバ５０、ドレインドライバ６０及び外付けＬＳＩ９１には電圧が印加されていない状態である。
【００４７】
このとき、ドレイン信号線６１にデジタル映像信号で「Ｈ（ハイ）」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｌ」が入力されることになるので第１のＴＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２には「Ｈ」が入力されることになるので第２のＴＦＴ１２２はオンとなる。そうすると、信号Ｂが選択されて液晶には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が印加され、液晶が電界によって立ち上がるため、ＮＷの表示パネルでは表示としては黒表示として観察できる。
【００４８】
ドレイン信号線６１にデジタル映像信号で「Ｌ」が保持回路１１０に入力された場合には、信号選択回路１２０において第１のＴＦＴ１２１には「Ｈ」が入力されることになるので第１のＴＦＴ１２１はオンとなり、他方の第２のＴＦＴ１２２には「Ｌ」が入力されることになるので第２のＴＦＴ１２２はオフとなる。そうすると、信号Ａが選択されて液晶には信号Ａの電圧が印加される。即ち、対向電極３２と同じ電圧が印加されるため、電界が発生せず液晶は立ち上がらないため、ＮＷの表示パネルでは表示としては白表示として観察できる。
【００４９】
このように、１画面分を書き込みそれを保持することにより静止画像として表示できるが、その場合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を停止するので、その分低消費電力化することができる。
【００５０】
上記実施形態では、保持回路１１０は１ビットのみを保持するが、もちろん保持回路１１０を多ビット化すれば、メモリ動作モードで階調表示を行うこともできるし、保持回路１１０をアナログ値を記憶するメモリとすれば、メモリ動作モードでのフルカラー表示もできる。
【００５１】
上述したように、本発明の実施形態によれば、１つの液晶表示パネル１００でフルカラーの動画像表示（アナログ表示モードの場合）と、低消費電力のデジタル階調表示（デジタル表示モードの場合）という２種類の表示に対応することができる。
【００５２】
次に、第１の実施形態のレイアウトについて、図２を用いて説明する。図２は本実施形態のレイアウトを示す概念図である。回路選択回路のＰチャネル回路選択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路のＮチャネル画素選択ＴＦＴ７１、７２、回路選択回路のＰチャネルＴＦＴ４４が直列に接続され、画素電極１７にコンタクト１６を介して接続されているとともに補助容量８５に接続されている。また、回路選択ＴＦＴ４２、画素選択ＴＦＴ７２、保持回路１１０、回路選択回路のＮチャネルＴＦＴ４５がコンタクト１６を介して画素電極１７に接続されている。以上の構成はいずれも画素電極１７に重畳して配置されている。なお、保持回路１１０に接続される各電源線は省略した。本実施形態は、各画素毎に保持回路１１０が配置されている。
【００５３】
ところで、本実施形態のＬＣＤは反射型ＬＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’線断面図を図３に示す。一方の絶縁性基板１０上に、多結晶シリコンから成り島化された半導体層１１が配置され、その上をゲート絶縁膜１２が覆って配置されている。半導体層１１の上方であってゲート絶縁膜１２上にはゲート電極１３が配置され、このゲート電極１３の両側に位置する下層の半導体層１１には、ソース及びドレインが形成されている。ゲート電極１３及びゲート絶縁膜１２上にはこれらを覆って層間絶縁膜１４が形成されている。そしてそのドレイン及びソースに対応した位置にはコンタクトが形成されており、そのコンタクトを介してドレインは画素選択ＴＦＴ７１に、ソースはコンタクト１６を介して画素電極１７に、それぞれ接続されている。平坦化絶縁膜１５上に形成された各表示電極１７はアルミニウム（Ａｌ）等の反射材料から成っている。各表示電極１７及び平坦化絶縁膜１５上には液晶２１を配向するポリイミド等から成る配向膜２０が形成されている。
【００５４】
他方の絶縁性基板３０上には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から成る対向電極３２、及び液晶２１を配向する配向膜３３が順に形成されている。もちろんカラー表示としない場合には、カラーフィルタ３１は不要である。
【００５５】
こうして形成された一対の絶縁性基板１０，３０の周辺を接着性シール材によって接着し、それによって形成された空隙に液晶２１が充填されている。
【００５６】
反射型ＬＣＤでは、図中点線矢印で示すように、絶縁性基板３０側から入射した外光が表示電極１７によって反射されて、観察者１側に出射し、表示を観察することができる。
【００５７】
次に、本発明の第２の実施形態について説明する。一般的に、表示装置には、高精細化、即ち画素数を増やしたり、画素数を維持したまま小型化したりする要求がある。しかし、保持回路１１０は、第１の実施形態で示したように、ＳＲＡＭで構成されている。ＳＲＡＭは複数のＴＦＴの組み合わせによって構成できる保持回路であり、動作電圧も低いため、表示装置の駆動回路とともにガラス基板上に作り込むには適した保持回路である。一方、ＳＲＡＭ一つを構成するのに必要なトランジスタは４つ乃至６つであり、一定の回路面積を必要とする。そのような保持回路１１０を各画素毎に配置すれば、画素ピッチは少なくともこの保持回路１１０が入る大きさとする必要があり、保持回路１１０を有さない通常の表示装置の画素ピッチに比較して数倍の大きさが必要となる。これに対し本実施形態では、複数画素に１つの割合で保持回路を配置し、より高精細化するものである。
【００５８】
図４に本発明のレイアウト概念図を示す。図４には、画素電極１７ａ、１７ｂに対応する２画素が示されている。画素電極１７ａ、１７ｂそれぞれに回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４４が直列に接続されているとともに補助容量８５が接続されている。以上の構成は第１の実施形態と全く同様である。以降、これらの構成を総称して通常動作回路と言うことがある。この通常動作回路によって、通常動作モード（アナログ動作モード）時、各画素毎に表示を行う。各列毎に配置されたドレイン信号線６１からそれぞれの画素に対応した映像信号が画素電極１７ａ、１７ｂに入力され、各画素毎の表示を行う。
【００５９】
本実施形態の特徴とするところは、保持回路１１０が２画素にまたがって配置されており、２画素で１つの保持回路１１０を共有している点にある。以下に、この点について詳しく説明する。
【００６０】
保持回路１１０は、回路選択ＴＦＴ４２を介してドレイン信号線６１ａに接続され、保持回路１１０から出力される映像信号は、回路選択ＴＦＴ４５ａ、４５ｂを介してそれぞれの画素電極１７ａ、１７ｂに入力される。そして、通常動作モードの時に画素電極１７ｂに映像信号を供給していたドレイン信号線６１ｂには保持回路１１０は接続されていない。そして、図示しないドレインドライバ６０はドレイン信号線６１に対して一本おきに出力する。また、出力する映像信号は、２本のドレイン信号線６１の映像信号より算出される中間値に応じた信号である。
【００６１】
即ち、メモリ動作モード（デジタル表示モード）の場合、２つの画素電極１７ａ、１７ｂには通常動作モード時にこれらに供給される映像信号の中間の映像信号が共通して供給され、ドレイン信号線６１ｂはとばされるので、画素電極１７ａと１７ｂとは、いわば一つの画素として振る舞う。このように、２画素を１画素として扱い、擬似的に「画素数」を落として表示を行う。
【００６２】
本実施形態によれば、回路面積を必要とする保持回路１１０を二つの画素で共有しているので、画素配置をより密に、即ち表示装置をより高精細にすることができる。また、メモリ動作モード時に動作させるＳＲＡＭの数は、通常モード時の画素数の１／２、特に、列数が１／２である。従って、ドレインドライバ６０の動作周波数をさらに低くすることが可能であり、各画素にＳＲＡＭを配置する第１の実施形態に比較して、ＳＲＡＭの数が少ないので、メモリ動作モード時に移行する時の書き込むＳＲＡＭの数が少なく、また、メモリ動作モード時にＳＲＡＭの洩れ電流が少ないので、消費電力をさらに削減することができる。
【００６３】
次に、本発明の第３の実施形態について説明する。図５に本発明のレイアウト概念図を示す。図５には、４画素が示されている。画素電極１７ａ、１７ｂ、１７ｃ、１７ｄそれぞれに回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４４、補助容量８５よりなる通常動作回路が配置されている。
【００６４】
第３の実施形態の特徴とするところは、４画素で１つの保持回路１１０を共有している点である。そして、保持回路１１０の出力は、回路選択ＴＦＴ４５ａ、４５ｂ、４５ｃ、４５ｄを介してそれぞれの画素電極１７ａ、１７ｂ、１７ｃ、１７ｄに供給される。各構成要件は第１、第２の実施形態と同様であるので詳述は省略する。
【００６５】
また、本実施形態において、図面１行目と２行目の画素に配置される回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４４、補助容量８５の配置を比較すると、行間を軸として線対称に配置されている。これによって、各画素の行間側の領域に保持回路１１０のためのまとまったスペースを確保している。
【００６６】
本実施形態においても、通常動作モードの場合は、通常動作回路を用いて各画素毎に表示を行う。そして、メモリ動作モード時には、４画素を一つの画素として、画素数を落とした表示を行う。本実施形態において、一つの画素電極に配置されるのは保持回路の１／４程度であるので、一画素あたりに配置される保持回路の面積はさほど大きくない。従って、第２の実施形態に比較して画素配置をさらに密にし、高精細化することができる。そして、通常動作モード時に高精細な表示を行った上で、メモリ動作モード時には消費電流を削減して表示を行うことができる。また、メモリ動作モード時に動作させるＳＲＡＭは、通常モード時の画素数の１／４である。第２の実施形態と同様、ドレインドライバの動作周波数を低下させることができるだけでなく、走査するゲート信号線５１も１／２になるので、ゲートドライバ５０の動作周波数も低下させることができるので、第２の実施形態に比較して、メモリ動作モード時の消費電流をさらに削減することができる。
【００６７】
次に、本発明の第４の実施形態について説明する。図６に本発明のレイアウト概念図を示す。本実施形態は、カラー表示を行う表示装置である。カラー表示装置の場合、例えばＲＧＢ３色の画素を一つの絵素として用いる。図６には、２絵素、６画素が示されている。以下では、各絵素、画素の構成を特に区別する場合、第１の絵素に対応するＲＧＢの画素にはそれぞれＲ１、Ｇ１、Ｂ１、第２の絵素はそれぞれＲ２、Ｇ２、Ｂ２を図番の後に付記して区別する。
【００６８】
各画素には、６つの画素電極１７と、これに接続される通常動作回路２００が配置されている。通常動作回路２００は、図面簡略化のために上記各実施例における回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４４、補助容量８５をまとめて表したものであり、上記各実施形態と構成上の差違はない。そして、それぞれ２画素にまたがって保持回路１１０Ｒ、１１０Ｇ、１１０Ｂが配置されている。中央の２画素に配置された保持回路１１０Ｒは、赤の映像信号に応じたデータを保持する。保持回路１１０Ｒは、ドレイン信号線６１Ｒ２にＴＦＴ４２Ｒを介して接続されている。保持回路１１０Ｒの出力は、左端と中央のＲに対応する画素電極１７Ｒ１、１７Ｒ２それぞれにＴＦＴ４５Ｒ１、４５Ｒ２を介して供給される。ただし、出力の配線は図面簡略のため省略した。同様に、左端の２画素にまたがって配置された保持回路１１０Ｇは、緑の映像信号に応じたデータを保持し、ドレイン信号線６１Ｇ１にＴＦＴ４２Ｇを介して接続され、その出力はＴＦＴ４５Ｇ１、４５Ｇ２を介して画素電極１７Ｇ１、１７Ｇ２に供給される。右端の２画素にまたがって配置された保持回路１１０Ｂは、青の映像信号に応じたデータを保持し、ドレイン信号線６１Ｂ２にＴＦＴ４２Ｂを介して接続され、その出力はＴＦＴ４５Ｂ１、４５Ｂ２を介して画素電極１７Ｂ１、１７Ｂ２に供給される。
【００６９】
本実施形態の動作について説明する。まず通常動作モード時、６つの画素電極それぞれに、各通常動作回路２００を介して接続されるドレイン信号線６１から映像信号が供給され、２絵素６画素として動作する。次に、メモリ動作モード時、ドレイン信号線６１Ｒ２、６１Ｇ１、６１Ｂ２から供給される信号を保持回路１１０Ｒ、Ｇ、Ｂが保持し、それぞれＴＦＴ４５を介して接続された２つの画素電極１７に同じ信号を出力する。従ってメモリ動作時には、図示した画素は、１絵素３画素として動作する。
【００７０】
本実施形態の動作は、上記第２の実施形態の動作と比較すれば理解しやすい。即ち、保持回路１１０は２画素に一つ配置され、２画素で共有されている点で第２の実施形態と一致する。第２の実施形態と異なる点は、第２の実施形態では保持回路１１０が接続される２つの画素電極に重畳していたのに対し、本実施形態では、保持回路１１０が配置される画素の片方が、別の色の画素であり、保持回路１１０の配置とその保持回路１１０が信号を供給する画素電極１７の配置とが異なっていることである。例えば、Ｒに対応する保持回路１１０Ｒは、画素電極１７Ｂ１と１７Ｒ２に重ねて配置されているが、その出力は画素電極１７Ｒ１、１７Ｒ２にされているのである。
【００７１】
このように配置することによって、カラーの表示装置において、通常動作モードにおいては、各画素毎に表示することによって高精細な表示を行い、メモリ動作モードの場合、二つの画素、画素電極１７Ｒ１と１７Ｒ２とを、いわば一つの画素として扱う。従って、本実施形態によれば、保持回路１１０を二つの画素で共有し、画素配置をより密に、高精細にすることができる。そして、メモリ動作モード時は、「画素数」を減らし、消費電力を削減することができる。また、メモリ動作モード時に動作させるＳＲＡＭは、通常モード時の画素数の１／２である。従って、ドレインドライバ６０の動作周波数をさらに低くすることも可能であり、各画素にＳＲＡＭを配置する第１の実施形態に比較して、メモリ動作モード時の消費電流をさらに削減することができる。また、通常動作モードからメモリ動作モードに移行する時、全ての保持回路１１０に表示データを書き込む必要があるが、この書き込み時に一定の電力を消費する。保持回路１１０の数が少なければメモリ動作モードへの移行時の消費電力も削減することができる。
【００７２】
ところで、本実施形態において、画素はＲＧＢの順で配置されているのに対し、保持回路１１０はＧＲＢの順で配置されている。こうすることによって、各色のドレイン信号線６１とその色の保持回路１１０とを隣接して配置することができる。もしも保持回路１１０の配置順を画素の配置順と同じＲＧＢの順にすると、左端に配置される保持回路１１０Ｒと右端に配置される保持回路１１０Ｂは、それぞれドレイン配線６１Ｒ１、６１Ｂ２と接続することができるが、中央に配置される保持回路１１０Ｇは、ドレイン信号線６１Ｂ１、６１Ｒ２の間に配置されることになり、どちらかの配線をまたがる配線としなければ、ドレイン信号線６１Ｇ１、６１Ｇ２いずれにも接続することができない。これに対し、本実施形態のように、保持回路の配置順をＧＲＢとすれば、全ての保持回路１１０が重なる画素の片方は、同色であり、保持回路に同色のドレイン信号線６１が隣接して配置されるので、ドレイン信号線をまたがる配線をする必要がない。保持回路１１０の配置順は、ＲＢＧの順としてもよい。
【００７３】
また、本実施形態において、隣接する画素の通常動作回路２００の回路配置は線対称である。即ち、画素電極１７Ｒ１に接続される通常動作回路２００ａに対し、画素電極１７Ｇ１に接続される通常動作回路２００ｂは、回路構成は同じで、画素の列間を軸として線対称に配置されている。そして、例えば画素電極１７Ｒ１と１７Ｇ１の間にはドレイン信号線は配置されず、画素電極１７Ｇ１と１７Ｂ１との間に２本のドレイン信号線６１Ｇ１、６１Ｂ１が配置されている。本実施形態においても、第２の実施形態、図４で説明したように、各画素電極間にドレイン信号線６１を配置してもよい。これらの配置には、それぞれ長所と短所がある。保持回路１１０とドレイン信号線６１とが交差すると、ドレイン信号線６１から生じる電界などにより、保持回路１１０が誤動作する恐れがある。これに対し、図６のように配置することで、保持回路１１０とドレイン信号線６１が交差することを防ぎ、保持回路１１０の誤動作を防止できる。逆に、ドレイン信号線６１Ｇ１と６１Ｂ１とが隣接して配置されるため、この間でカップリングが生じる恐れがある。このため、配線間隔を適切に設定する必要がある。図４に示したように各画素間にドレイン信号線６１を配置すれば、カップリングが生じる恐れは少ない。これらの長所と短所は互いに相殺する関係にあるが、生じる問題は、レイアウトや各種膜厚を調整することでも解決できるので、いずれのレイアウトを採用するかは任意である。
【００７４】
次に、本発明の第５の実施形態について説明する。図７に本発明のレイアウト概念図を示す。本実施形態もカラー表示装置である。図７には、４絵素、１２画素が示されている。以下では、各絵素、画素の構成を特に区別する場合、ＲＧＢの色表記と１から１２の数字を図番の後に付記して区別する。各画素には、第４の実施形態と同様、通常動作モード時に動作する通常動作回路２００が配置され、通常動作モードにおいては上述した各実施形態と同様、各画素毎に動作する。
【００７５】
そして、それぞれ４画素にまたがって保持回路１１０Ｒ、１１０Ｇ、１１０Ｂが配置されている。中央の４画素に配置された保持回路１１０Ｒは、ドレイン信号線６１Ｒ２にＴＦＴ４２Ｒを介して接続されている。保持回路１１０Ｒの出力は、左端と中央の列、２行の４つの画素電極１７Ｒ１、１７Ｒ２、１７Ｒ３、１７Ｒ４それぞれにＴＦＴ４５Ｒ１、４５Ｒ２、４５Ｒ３、４５Ｒ４を介して供給される。ただし、その配線は図面簡略のため省略した。保持回路１１０Ｇ、１１０Ｂについても同様に、それぞれ４つの画素電極に出力されている。
【００７６】
本実施形態の動作について説明する。まず通常動作モード時、６つの画素電極それぞれに、通常動作回路２００を介してそれぞれのドレイン信号線６１から映像信号が供給され、４絵素１２画素として動作する。次に、メモリ動作モード時、ドレイン信号線６１Ｒ２、６１Ｇ１、６１Ｂ２から供給される信号を保持回路１１０Ｒ、Ｇ、Ｂが保持し、それぞれ４画素に同じ信号を出力する。従ってメモリ動作時には、図示した画素は、１絵素３画素として動作する。
【００７７】
本実施形態の動作は、上記第３の実施形態の動作と比較すれば理解しやすい。即ち、保持回路１１０は４画素に一つ配置され、４画素で共有されている点で第３の実施形態と一致する。そして、本実施形態では、保持回路１１０Ｒが画素電極１７Ｂ１、Ｂ３、Ｒ２、Ｒ４に配置され、画素電極１７Ｒ１、Ｒ２、Ｒ３、Ｒ４に出力する点で異なっている。また、本実施形態と第４の実施形態との差違は、第２、第３の実施形態差違と同様である。即ち、２行目の画素に配置される通常動作回路２００ｃ、２００ｄは１行目の画素に配置される通常動作回路２００ａ、２００ｂと同じ構成であり、行間を軸として線対称に配置されている。これによって、４つの画素の中央に保持回路１１０を配置するためのスペースを確保している。
【００７８】
本実施形態においても、通常動作モードの場合は、各画素毎に表示を行う。そして、メモリ動作モード時には、４画素を一つの画素として、画素数を落とした表示を行う。本実施形態において、一つの画素電極に配置されるのは保持回路の１／４程度であるので、一画素あたりに配置される保持回路の面積はさほど大きくない。従って、第２の実施形態に比較して画素配置をさらに密にし、高精細化することができる。そして、通常動作モード時に高精細な表示を行った上で、メモリ動作モード時には消費電流を削減して表示を行うことができる。また、メモリ動作モード時に動作させるＳＲＡＭは、通常モード時の画素数の１／４である。第３の実施形態と同様、ドレインドライバ６０、ゲートドライバ５０の動作周波数を低下させることができるので、第４の実施形態に比較して、通常動作モード時からメモリ動作モード時への移行時や、メモリ動作モード時の消費電流をさらに削減することができる。
【００７９】
次に第６の実施形態について説明する。第１〜第５の実施形態では、保持回路１１０は、全て２値を記憶する１ビットＳＲＡＭを例示して説明したが、本発明は、３値以上を記憶する多ビットメモリや、アナログ値を保持するアナログメモリでも同様に実施することができ、より効果的である。図１１に示したアクティブマトリクス表示装置は、保持回路１１０として、４値を記憶する２ビットメモリを有する。２ビットメモリは、２つのＳＲＡＭを組み合わせた構成であり、信号Ａ、Ｂ、Ｃ、Ｄの互いに異なる４値の参照電圧が入力される。ドレイン信号線６１は、各画素６１ａ、６１ｂの２本ずつ配置される。
【００８０】
ドレイン信号線６１ａ、６１ｂがハイの時、インバータ回路１１１、１１３からロウがトランジスタ１２０ａ、ｂ、ｅ、ｆに出力され、オフとなる。そしてインバータ回路１１２、１１４からハイがトランジスタ１２０ｃ、ｄ、ｇ、ｈに出力され、オンとなる。それによってトランジスタ１２０ｃ、ｇを介して信号Ａが液晶２１に供給される。同様に、ドレイン信号線６１ａがハイ、６１ｂがロウの時、トランジスタ１２０ｄ，ｅがオンして信号Ｃが液晶２１に供給される。ドレイン信号線６１ａがロウ、６１ｂがハイの時、トランジスタ１２０ａ，ｈがオンして信号Ｂが液晶２１に供給される。ドレイン信号線６１ａがロウ、６１ｂがロウの時、トランジスタ１２０ｂ，ｆがオンして信号Ｄが液晶２１に供給される。
【００８１】
このようにして、保持回路１１０が保持した４値のデータに基づいて信号Ａ、Ｂ、Ｃ、Ｄを選択して液晶２１に供給することで、４階調の画像を得ることができる。なお、図１１において、通常動作回路２００は、図面簡略化のために図示を省略したが、図２、４、５、６、７に示したレイアウトと全く同様、複数画素に配置し、高精細化、省電力化することができる。
【００８２】
図１と図１１とを比較すれば明らかなように、一般的に保持回路１１０を多値化すると、回路規模は大きくなる。しかし、４画素で１つの保持回路１１０を共有すれば、画素サイズを縮小し、通常動作モードでの高精細表示が可能となる。大きな回路面積を必要とする保持回路１１０を複数画素で共有するという本発明の技術的思想は、より回路規模が大きい多値の保持回路１１０に適用してさらに効果的であるといえる。
【００８３】
また、上記実施形態を比較すれば明らかなように、保持回路１１０をいくつの画素で共有するかは、任意である。より多くの画素で保持回路１１０を共有すれば、一画素あたりに配置する保持回路１１０の面積を縮小でき、画素電極をより密に配置することができ、通常動作時の表示をより高精細にすることができる。また、より多くの画素で保持回路１１０を共有すれば、メモリ動作時に動作させる保持回路１１０の数を少なくすることができるので、その分だけメモリ動作時の消費電力を削減することができる。もちろん、保持回路１１０の数が少なくなれば、メモリ動作モード時における表示「画素数」は少なくなるので、メモリ動作モード時の表示品質は低下する。いくつの画素で保持回路１１０を共有するかは、通常動作モード時とメモリ動作モード時との表示品質、消費電流とを比較して最適に選択すればよい。ただし、行方向に並んだ３画素で一つの保持回路１１０を配置すると、保持回路１１０のためのスペースが行方向に長い領域となるため、２画素、もしくは４画素で１つの保持回路１１０を配置するのが最適である。
【００８４】
また、上記実施形態では、保持回路１１０を複数画素に１つ配置し、この出力を複数の画素電極１７に供給し、メモリ動作モードにおいて擬似的に「画素数」を減らした実施形態を説明したが、保持回路１１０の出力を１つの画素電極１７に出力し、残りの画素電極は一定の電圧を印加して黒表示に固定してもよい。（ノーマリーブラックの場合は残りの画素電極を接地して黒に固定する。）こうすれば、保持回路１１０の出力を１つの画素電極のみに配線し、他の画素に接続する配線を省略することができ、回路面積をさらに縮小し、通常動作モード時の表示をさらに高精細化することができる。もちろん、黒に固定される画素によって、表示は全体的に暗くなるが、そもそもメモリ動作モードは、携帯電話などで一定時間走査されなかったときに、消費電力を削減するためのモードであり、メモリ動作モードにおいて画面が暗くなっても問題とならない場合が多い。しかも、メモリ動作モード時に、表示する画素の実数を減らすことによって、保持回路１１０の出力である信号Ａの駆動能力が低くても動作可能となるため、さらに消費電力を削減することができる。
【００８５】
上記実施形態において、保持回路１１０が重畳する画素電極１７の少なくとも一つはその保持回路が接続される画素電極１７として説明したが、保持回路１１０の配置は、画素電極１７の配置と一致させる必要は必ずしもない。ただし、あまり保持回路１１０と画素電極１７との距離を遠くに配置すると、接続する配線が長くなり、レイアウトがしにくい上、配線でノイズを拾う可能性がある。従って、保持回路１１０が重畳する画素電極１７の少なくとも一つはその保持回路が接続される画素電極１７とした方が、より好適である。
【００８６】
上記実施形態では、反射型ＬＣＤを用いて説明したが、もちろん透過型ＬＣＤに適用し、透明な画素電極と保持回路とを重畳して配置することも可能である。しかし透過型ＬＣＤでは、金属配線が配置されているところは遮光されるので、開口率の低下が避けられない。また、透過型ＬＣＤで画素電極の下に保持回路を配置すると、透過する光によって保持回路や選択回路のトランジスタが誤動作する恐れがあるため、全てのトランジスタのゲート上に遮光膜を儲ける必要がある。従って、透過型ＬＣＤでは開口率を高くすることが困難である。これに対し、反射型ＬＣＤは、画素電極下にどのような回路が配置されても開口率に影響を与えることはない。更に、透過型の液晶表示装置のように、観察者側と反対側にいわゆるバックライトを用いる必要が無いため、バックライトを点灯させるための電力を必要としない。保持回路付きＬＣＤのそもそもの目的が消費電力の削減であるから、本発明の表示装置としては、バックライト不要で低消費電力化に適した反射型ＬＣＤであることが好ましい。
【００８７】
また、上記実施形態は、液晶表示装置を用いて説明したが、本発明はこれにとらわれるものではなく、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な表示装置に適用することができる。
【００８８】
【発明の効果】
以上に説明したように、本発明のアクティブマトリクス型表示装置は、保持回路が、例えば２画素、４画素といった複数画素に１つ配置され、保持回路の一つからの出力は、複数の画素電極に供給されるので、回路面積を必要とする保持回路の数を削減でき、画素電極をより密に配置できるので、通常動作モード時の表示を高精細にすることができる。
【００８９】
また、メモリ動作モード時の表示画素数は通常動作モード時の表示画素数よりも少ないので、メモリ動作モード時に動作させる保持回路が少なく、通常動作モードからメモリ動作モードへの移行時及びメモリ動作モード時の消費電力を削減できる。
【００９０】
さらに、前記保持回路は３値以上のデータを保持する多ビットのメモリであるので、保持回路の回路規模が大きいため、より顕著な効果を奏することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示す概念図である。
【図３】本発明の実施形態の断面図である。
【図４】本発明の第２の実施形態の平面レイアウトを示す概念図である。
【図５】本発明の第３の実施形態の平面レイアウトを示す概念図である。
【図６】本発明の第４の実施形態の平面レイアウトを示す概念図である。
【図７】本発明の第５の実施形態の平面レイアウトを示す概念図である。
【図８】液晶表示装置の１画素を示す回路図である。
【図９】従来の保持回路付き表示装置を示す回路図である。
【図１０】従来の保持回路付き液晶表示装置の１画素を示す回路図である。
【図１１】本発明の第６の実施形態を示す回路図である。
【符号の説明】
１７画素電極
４０、４３回路選択回路
７０画素選択回路
８５補助容量
１１０保持回路

Claims

行列状に配置された複数の画素電極、前記画素電極に対応して配置された複数の保持回路を備え、
随時入力される映像信号に応じた画素電圧を前記画素電極に随時印加して表示する通常動作モードと、前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
前記保持回路は、複数画素に１つ配置され、
前記保持回路それぞれの出力は、複数の画素電極に供給されることを特徴とするアクティブマトリクス型表示装置。
前記保持回路は２画素に１つの割合で配置され、
前記保持回路の出力は、２つの画素電極に供給されることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
前記保持回路は４画素に１つの割合で配置され、
前記保持回路の出力は、４つの画素電極に供給されることを特徴とする請求項１に記載のアクティブマトリクス型表示装置。
行列状に配置された複数の画素電極、前記画素電極に対応して配置された複数の保持回路を備え、
随時入力される映像信号に応じた画素電圧を前記画素電極に随時印加して表示する通常動作モードと、前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
前記保持回路の数は、前記画素電極の数に比較して少ないことを特徴とするアクティブマトリクス型表示装置。
前記保持回路の数は、前記画素電極の数の１／２であることを特徴とする請求項４に記載のアクティブマトリクス型表示装置。
前記保持回路の数は、前記画素電極の数の１／４であることを特徴とする請求項４に記載のアクティブマトリクス型表示装置。
行列状に配置された複数の画素電極、前記画素電極に対応して配置された複数の保持回路を備え、
随時入力される映像信号に応じた画素電圧を前記画素電極に随時印加して表示する通常動作モードと、前記保持回路が記憶したデータに応じて表示するメモリ動作モードとを有するアクティブマトリクス型表示装置において、
前記前記メモリ動作モード時の表示画素数は前記通常動作モード時の表示画素数よりも少ないことを特徴とするアクティブマトリクス型表示装置。
前記メモリ動作モード時の画素数は、前記通常動作モード時の画素数の１／２であることを特徴とする請求項７に記載のアクティブマトリクス表示装置。
前記メモリ動作モード時の画素数は、前記通常動作モード時の画素数の１／４であることを特徴とする請求項７に記載のアクティブマトリクス表示装置。
前記保持回路は３値以上のデータを保持する多ビットのメモリであることを特徴とする請求項１乃至請求項９のいずれかに記載のアクティブマトリクス表示装置。