JP2002156922A - アクティブマトリクス型表示装置 - Google Patents

アクティブマトリクス型表示装置

Info

Publication number
JP2002156922A
JP2002156922A JP2000351250A JP2000351250A JP2002156922A JP 2002156922 A JP2002156922 A JP 2002156922A JP 2000351250 A JP2000351250 A JP 2000351250A JP 2000351250 A JP2000351250 A JP 2000351250A JP 2002156922 A JP2002156922 A JP 2002156922A
Authority
JP
Japan
Prior art keywords
circuit
pixels
pixel
operation mode
holding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000351250A
Other languages
English (en)
Other versions
JP3723443B2 (ja
Inventor
Yusuke Tsutsui
雄介 筒井
Ryoichi Yokoyama
良一 横山
Shoichiro Matsumoto
昭一郎 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000351250A priority Critical patent/JP3723443B2/ja
Priority to TW090125629A priority patent/TW521255B/zh
Priority to KR10-2001-0071279A priority patent/KR100470843B1/ko
Priority to CNB01138543XA priority patent/CN100403386C/zh
Priority to EP01127558A priority patent/EP1207513B1/en
Priority to DE60109714T priority patent/DE60109714T2/de
Priority to US09/988,227 priority patent/US6963324B2/en
Publication of JP2002156922A publication Critical patent/JP2002156922A/ja
Application granted granted Critical
Publication of JP3723443B2 publication Critical patent/JP3723443B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3607—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals for displaying colours or for displaying grey scales with a specific pixel layout, e.g. using sub-pixels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0452—Details of colour pixel setup, e.g. pixel composed of a red, a blue and two green components
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0428—Gradation resolution change

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

(57)【要約】 【課題】 アクティブマトリクス型表示装置の低消費電
力化と同時に回路の高精細化を図る。 【解決手段】 複数画素（２画素、４画素）に１つの割
合で映像信号を保持する保持回路１１０を配置し、通常
動作モードとメモリ動作モードを切り換えて表示する。
保持回路１１０はＳＲＡＭである。ＳＲＡＭは回路面積
が大きいので、複数画素で共用し、メモリ動作モード時
には「画素数」を減らして表示する。これによって、１
画素の面積を縮小できるようになるので、通常動作モー
ドにおいてより高精細な表示を行うことができる。ま
た、保持回路１１０の数を減らすことによって、保持回
路１１０を各画素に配置した場合に比較して、メモリ動
作モード時の消費電力をさらに削減することができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
【０００２】
【従来の技術】近年、表示装置は携帯可能な表示装置、
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。
【０００３】図８に従来例に係る液晶表示装置（Liquid
Crystal Display；ＬＣＤ）の一画素電極の回路構成図
を示す。絶縁性基板（不図示）上に、ゲート信号線５
１、ドレイン信号線６１とが交差して形成されており、
その交差部近傍に両信号線５１、６１に接続された選択
画素選択ＴＦＴ７０が設けられている。選択画素選択Ｔ
ＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接
続されている。
【０００４】また、画素電極１７の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は選択画素選択ＴＦ
Ｔ７０のソース７０ｓに接続され、他方の電極８７には
各画素電極に共通の電位が印加されている。
【０００５】ここで、ゲート信号線５１にゲート信号が
印加されると、選択画素選択ＴＦＴ７０はオン状態とな
り、ドレイン信号線６１からアナログ映像信号が画素電
極１７に伝達されると共に、補助容量８５に保持され
る。画素電極１７に印加された映像信号電圧が液晶２１
に印加され、その電圧に応じて液晶２１が配向する。こ
のような画素電極をマトリクス状に配置することにより
ＬＣＤを得ることができる。
【０００６】従来のＬＣＤは、動画像、静止画像に関係
なく表示を得ることができる。かかるＬＣＤに静止画像
を表示する場合、例えば携帯電話の液晶表示部の一部に
携帯電話を駆動するためのバッテリの残量表示として、
乾電池の画像を表示することになる。
【０００７】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、ゲート信号で選択画素選
択ＴＦＴ７０をオン状態にして、映像信号を各画素電極
に再書き込みする必要が生じていた。
【０００８】そのため、ゲート信号及び映像信号等の駆
動信号を発生するためのドライバ回路、及びドライバ回
路の動作タイミングを制御するための各種信号を発生す
る外部ＬＳＩは常時動作するため、常に大きな電力を消
費していた。このため、限られた電源しか備えていない
携帯電話等では、その使用可能時間が短くなるという欠
点があった。
【０００９】これに対して、各画素電極にスタティック
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
る。図９は特開平８−１９４２０５号に開示されている
保持回路付きアクティブマトリクス型表示装置の平面回
路構成図である。ゲート信号線５１と参照線５２が行方
向に、ドレイン信号線６１が列方向に、それぞれ複数配
置されている。そして、保持回路５４と画素電極１７間
にはＴＦＴ５３が設けられている。保持回路５４に保持
されたデータに基づいて表示を行うことにより、ゲート
ドライバ５０、ドレインドライバ６０を停止して消費電
力を低減するものである。
【００１０】図１０はこの液晶表示装置の一画素を示す
回路構成図である。基板上に画素電極がマトリクス状に
配置されており、画素電極１７間には紙面左右方向にゲ
ート信号線５１が、上下方向にドレイン信号線６１が配
置されている。そしてゲート信号線５１と平行に参照線
５２が配置され、ゲート信号線５１とドレイン信号線６
１の交差部に保持回路５４が設けられ、保持回路５４と
画素電極１７間にはスイッチ素子５３が設けられてい
る。保持回路５４は２段インバータ５５，５６を正帰還
させた形のメモリ、即ちスタティック型メモリ（Static
Random Access Memory；ＳＲＡＭ）をデジタル映像信
号の保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭ
と異なり、データの保持にリフレッシュを必要としない
ので好適である。
【００１１】ここで、スタティック型メモリに保持され
た２値デジタル信号に応じて、スイッチ素子５３は参照
線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路
５４の出力に応じて制御し、液晶２１のバイアス状態を
調整している。一方、共通電極には交流信号Ｖｃｏｍを
入力する。本装置は理想上、静止画像のように表示画像
に変化がなければ、メモリへのリフレッシュは不要であ
る。
【００１２】
【発明が解決しようとする課題】しかしながら、保持回
路５４にスタティックＲＡＭを用いると、保持回路を構
成するトランジスタの数は４つもしくは６つと多く、回
路面積が大きい。そのようなスタティックＲＡＭを画素
電極１７の間に配置すると、画素電極１７の面積が小さ
くなって液晶表示装置の開口率が低下するか、一つの画
素サイズを大きくせざるをえずに高精細化が困難である
という問題があった。
【００１３】そこで、本発明は、保持回路を有する表示
装置において、特に通常の表示を行う時により高精細な
アクティブマトリクス型表示装置を得ることを目的とす
る。
【００１４】
【課題を解決するための手段】本発明は上記課題を解決
するために成されたものであり、行列状に配置された複
数の画素電極、画素電極に対応して配置された複数の保
持回路を備え、随時入力される映像信号に応じた画素電
圧を画素電極に随時印加して表示する通常動作モード
と、保持回路が記憶したデータに応じて表示するメモリ
動作モードとを有するアクティブマトリクス型表示装置
において、保持回路は、複数画素に１つ配置され、保持
回路の一つからの出力は、複数の画素電極に供給される
アクティブマトリクス型表示装置である。
【００１５】さらに、保持回路は２画素に１つの割合で
配置され、保持回路の出力は、２つの画素電極に供給さ
れる。
【００１６】さらに、保持回路は４画素に１つの割合で
配置され、保持回路の出力は、４つの画素電極に供給さ
れる。
【００１７】また、行列状に配置された複数の画素電
極、画素電極に対応して配置された複数の保持回路を備
え、随時入力される映像信号に応じた画素電圧を画素電
極に随時印加して表示する通常動作モードと、保持回路
が記憶したデータに応じて表示するメモリ動作モードと
を有するアクティブマトリクス型表示装置において、保
持回路の数は、画素電極の数に比較して少ないアクティ
ブマトリクス型表示装置である。
【００１８】さらに、保持回路の数は、画素電極の数の
１／２である。
【００１９】さらに、保持回路の数は、画素電極の数の
１／４である。
【００２０】また、行列状に配置された複数の画素電
極、画素電極に対応して配置された複数の保持回路を備
え、随時入力される映像信号に応じた画素電圧を画素電
極に随時印加して表示する通常動作モードと、保持回路
が記憶したデータに応じて表示するメモリ動作モードと
を有するアクティブマトリクス型表示装置において、メ
モリ動作モード時の表示画素数は通常動作モード時の表
示画素数よりも少ないアクティブマトリクス型表示装置
である。
【００２１】さらに、メモリ動作モード時の画素数は、
通常動作モード時の画素数の１／２である。
【００２２】さらに、メモリ動作モード時の画素数は、
通常動作モード時の画素数の１／４である。
【００２３】さらに、前記保持回路は３値以上のデータ
を保持する多ビットのメモリである。
【００２４】
【発明の実施の形態】本発明の第１の実施形態に係る表
示装置について説明する。図１に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
【００２５】液晶表示パネル１００には、絶縁基板１０
上に複数の画素電極１７がマトリックス状に配置されて
いる。そして、ゲート信号を供給するゲートドライバ５
０に接続された複数のゲート信号線５１が一方向に配置
されており、これらのゲート信号線５１と交差する方向
に複数のドレイン信号線６１が配置されている。
【００２６】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。
【００２７】ゲートドライバ５０は、あるゲート信号線
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
【００２８】以下、各画素の詳細な構成について説明す
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。また、回路選択
回路４０、４３はいずれか一方のみを省略することもで
きる。
【００２９】これにより、後述する通常動作モードであ
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。画
素選択回路７０は回路選択回路４０よりもドレイン信号
線６１側に配置しても良い。この場合、画素選択ＴＦＴ
７１、７２を１個のＴＦＴで代用することもできる。
【００３０】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７０のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
【００３１】この補助容量８５と画素電極１７との間に
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４３の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
【００３２】また、画素選択回路７０のＴＦＴ７２と画
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するスタティック型メモリを構成している。
【００３３】また、信号選択回路１２０は、２つのイン
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
【００３４】ここで、ＴＦＴ１２２がオンすると直流電
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２１がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４５
を介して、液晶２１の画素電極１７に供給される。回路
選択ＴＦＴ４２がオンし、保持回路１１０に保持された
データに基づいて表示をする動作モードをメモリモード
もしくはデジタル動作モードと呼ぶ。
【００３５】上述した構成を要約すれば、画素選択素子
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの画素電極内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
【００３６】次に、液晶パネル１００の周辺回路につい
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９
１が設けられている。この外付け回路基板９０のパネル
駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲート
ドライバ５０に入力され、水平スタート信号ＳＴＨがド
レインドライバ６０に入力される。また映像信号がデー
タ線６２に入力される。
【００３７】次に、上述した構成の表示装置の駆動方法
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、ＬＳＩ９１はデータ信号線６２にアナログ信号を供
給する状態に設定されると共に、回路選択信号線８８の
電位が「Ｌ」となり、回路選択回路４０，４３の回路選
択ＴＦＴ４１，４３がオンし、回路選択ＴＦＴ４２、４
５がオフする。
【００３８】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
が順次オンしデータ信号線６２のアナログ映像信号がド
レイン信号線６１に供給される。
【００３９】また、垂直スタート信号ＳＴＶに基づい
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７に印加された映像信号電圧が液晶
２１に印加され、その電圧に応じて液晶２１が配向する
ことにより液晶表示を得ることができる。
【００４０】このアナログ表示モードでは、随時入力さ
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６
０にはそれらを駆動するために、絶えず電力が消費され
ている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、ＬＳＩ９１は映像信号をデジタル変換して上位１ビ
ットを抽出したデジタルデータをデータ信号線６２に出
力する状態に設定されると共に、回路選択信号線８８の
電位が「Ｈ」となり、保持回路１１０が有効な状態にな
る。また、回路選択回路４０，４３の回路選択ＴＦＴ４
１，４４がオフすると共に、回路選択ＴＦＴ４２，４５
がオンする。
【００４１】また、外付け回路基板９０のパネル駆動用
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＨが入力される。それに応
じてサンプリング信号が順次発生し、それぞれのサンプ
リング信号に応じてサンプリングトランジスタＳＰ１，
ＳＰ２，…，ＳＰｎが順にオンしてデジタル映像信号
Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１に
供給する。
【００４２】ここで第１行、即ちゲート信号Ｇ１が印加
されるゲートドレイン信号線６１について説明する。ま
ず、ゲート信号Ｇ１によってゲートドレイン信号線６１
に接続された各画素電極の各画素選択ＴＦＴ７２が１水
平走査期間オンする。第１行第１列の画素電極に注目す
ると、サンプリング信号ＳＰ１によってサンプリングし
たデジタル映像信号Ｓ１１がドレイン信号線６１に入力
される。そして選択画素選択ＴＦＴ７２がゲート信号に
よってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが
保持回路１１０に入力され、２つのインバータによって
保持される。
【００４３】このインバータで保持された信号は、信号
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶２１に印加され
る。
【００４４】こうして１行目のゲート信号線から最終行
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
【００４５】ここで、１画面が表示されると、ゲートド
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。保持回路１１０には常に駆動電圧ＶDD，Ｖ
SSを供給して駆動し、また対向電極電圧を対向電極３２
に、各信号Ａ及びＢを選択回路１２０に供給する。
【００４６】即ち、保持回路１１０にこの保持回路を駆
動するための駆動電圧ＶDD、ＶSSを供給し、対向電極に
は対向電極電圧ＶCOMを印加し、液晶表示パネル１００
がノーマリーホワイト（ＮＷ）の場合には、信号Ａには
対向電極電圧と同じ電位の交流駆動電圧を印加し、信号
Ｂには液晶を駆動するための交流電圧（例えば６０Ｈ
ｚ）を印加するのみである。そうすることにより、１画
面分を保持して静止画像として表示することができる。
また他のゲートドライバ５０、ドレインドライバ６０及
び外付けＬＳＩ９１には電圧が印加されていない状態で
ある。
【００４７】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１には「Ｌ」が入力されることになるので第１のＴ
ＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２に
は「Ｈ」が入力されることになるので第２のＴＦＴ１２
２はオンとなる。そうすると、信号Ｂが選択されて液晶
には信号Ｂの電圧が印加される。即ち、信号Ｂの交流電
圧が印加され、液晶が電界によって立ち上がるため、Ｎ
Ｗの表示パネルでは表示としては黒表示として観察でき
る。
【００４８】ドレイン信号線６１にデジタル映像信号で
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。そ
うすると、信号Ａが選択されて液晶には信号Ａの電圧が
印加される。即ち、対向電極３２と同じ電圧が印加され
るため、電界が発生せず液晶は立ち上がらないため、Ｎ
Ｗの表示パネルでは表示としては白表示として観察でき
る。
【００４９】このように、１画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分低消費電力化することができる。
【００５０】上記実施形態では、保持回路１１０は１ビ
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。
【００５１】上述したように、本発明の実施形態によれ
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示（アナログ表示モードの場合）と、低消費電力のデ
ジタル階調表示（デジタル表示モードの場合）という２
種類の表示に対応することができる。
【００５２】次に、第１の実施形態のレイアウトについ
て、図２を用いて説明する。図２は本実施形態のレイア
ウトを示す概念図である。回路選択回路のＰチャネル回
路選択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回
路のＮチャネル画素選択ＴＦＴ７１、７２、回路選択回
路のＰチャネルＴＦＴ４４が直列に接続され、画素電極
１７にコンタクト１６を介して接続されているとともに
補助容量８５に接続されている。また、回路選択ＴＦＴ
４２、画素選択ＴＦＴ７２、保持回路１１０、回路選択
回路のＮチャネルＴＦＴ４５がコンタクト１６を介して
画素電極１７に接続されている。以上の構成はいずれも
画素電極１７に重畳して配置されている。なお、保持回
路１１０に接続される各電源線は省略した。本実施形態
は、各画素毎に保持回路１１０が配置されている。
【００５３】ところで、本実施形態のＬＣＤは反射型Ｌ
ＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’
線断面図を図３に示す。一方の絶縁性基板１０上に、多
結晶シリコンから成り島化された半導体層１１が配置さ
れ、その上をゲート絶縁膜１２が覆って配置されてい
る。半導体層１１の上方であってゲート絶縁膜１２上に
はゲート電極１３が配置され、このゲート電極１３の両
側に位置する下層の半導体層１１には、ソース及びドレ
インが形成されている。ゲート電極１３及びゲート絶縁
膜１２上にはこれらを覆って層間絶縁膜１４が形成され
ている。そしてそのドレイン及びソースに対応した位置
にはコンタクトが形成されており、そのコンタクトを介
してドレインは画素選択ＴＦＴ７１に、ソースはコンタ
クト１６を介して画素電極１７に、それぞれ接続されて
いる。平坦化絶縁膜１５上に形成された各表示電極１７
はアルミニウム（Ａｌ）等の反射材料から成っている。
各表示電極１７及び平坦化絶縁膜１５上には液晶２１を
配向するポリイミド等から成る配向膜２０が形成されて
いる。
【００５４】他方の絶縁性基板３０上には、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。もちろんカラー表示としない場
合には、カラーフィルタ３１は不要である。
【００５５】こうして形成された一対の絶縁性基板１
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１が充填されている。
【００５６】反射型ＬＣＤでは、図中点線矢印で示すよ
うに、絶縁性基板３０側から入射した外光が表示電極１
７によって反射されて、観察者１側に出射し、表示を観
察することができる。
【００５７】次に、本発明の第２の実施形態について説
明する。一般的に、表示装置には、高精細化、即ち画素
数を増やしたり、画素数を維持したまま小型化したりす
る要求がある。しかし、保持回路１１０は、第１の実施
形態で示したように、ＳＲＡＭで構成されている。ＳＲ
ＡＭは複数のＴＦＴの組み合わせによって構成できる保
持回路であり、動作電圧も低いため、表示装置の駆動回
路とともにガラス基板上に作り込むには適した保持回路
である。一方、ＳＲＡＭ一つを構成するのに必要なトラ
ンジスタは４つ乃至６つであり、一定の回路面積を必要
とする。そのような保持回路１１０を各画素毎に配置す
れば、画素ピッチは少なくともこの保持回路１１０が入
る大きさとする必要があり、保持回路１１０を有さない
通常の表示装置の画素ピッチに比較して数倍の大きさが
必要となる。これに対し本実施形態では、複数画素に１
つの割合で保持回路を配置し、より高精細化するもので
ある。
【００５８】図４に本発明のレイアウト概念図を示す。
図４には、画素電極１７ａ、１７ｂに対応する２画素が
示されている。画素電極１７ａ、１７ｂそれぞれに回路
選択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ
４４が直列に接続されているとともに補助容量８５が接
続されている。以上の構成は第１の実施形態と全く同様
である。以降、これらの構成を総称して通常動作回路と
言うことがある。この通常動作回路によって、通常動作
モード（アナログ動作モード）時、各画素毎に表示を行
う。各列毎に配置されたドレイン信号線６１からそれぞ
れの画素に対応した映像信号が画素電極１７ａ、１７ｂ
に入力され、各画素毎の表示を行う。
【００５９】本実施形態の特徴とするところは、保持回
路１１０が２画素にまたがって配置されており、２画素
で１つの保持回路１１０を共有している点にある。以下
に、この点について詳しく説明する。
【００６０】保持回路１１０は、回路選択ＴＦＴ４２を
介してドレイン信号線６１ａに接続され、保持回路１１
０から出力される映像信号は、回路選択ＴＦＴ４５ａ、
４５ｂを介してそれぞれの画素電極１７ａ、１７ｂに入
力される。そして、通常動作モードの時に画素電極１７
ｂに映像信号を供給していたドレイン信号線６１ｂには
保持回路１１０は接続されていない。そして、図示しな
いドレインドライバ６０はドレイン信号線６１に対して
一本おきに出力する。また、出力する映像信号は、２本
のドレイン信号線６１の映像信号より算出される中間値
に応じた信号である。
【００６１】即ち、メモリ動作モード（デジタル表示モ
ード）の場合、２つの画素電極１７ａ、１７ｂには通常
動作モード時にこれらに供給される映像信号の中間の映
像信号が共通して供給され、ドレイン信号線６１ｂはと
ばされるので、画素電極１７ａと１７ｂとは、いわば一
つの画素として振る舞う。このように、２画素を１画素
として扱い、擬似的に「画素数」を落として表示を行
う。
【００６２】本実施形態によれば、回路面積を必要とす
る保持回路１１０を二つの画素で共有しているので、画
素配置をより密に、即ち表示装置をより高精細にするこ
とができる。また、メモリ動作モード時に動作させるＳ
ＲＡＭの数は、通常モード時の画素数の１／２、特に、
列数が１／２である。従って、ドレインドライバ６０の
動作周波数をさらに低くすることが可能であり、各画素
にＳＲＡＭを配置する第１の実施形態に比較して、ＳＲ
ＡＭの数が少ないので、メモリ動作モード時に移行する
時の書き込むＳＲＡＭの数が少なく、また、メモリ動作
モード時にＳＲＡＭの洩れ電流が少ないので、消費電力
をさらに削減することができる。
【００６３】次に、本発明の第３の実施形態について説
明する。図５に本発明のレイアウト概念図を示す。図５
には、４画素が示されている。画素電極１７ａ、１７
ｂ、１７ｃ、１７ｄそれぞれに回路選択ＴＦＴ４１、画
素選択ＴＦＴ７１、回路選択ＴＦＴ４４、補助容量８５
よりなる通常動作回路が配置されている。
【００６４】第３の実施形態の特徴とするところは、４
画素で１つの保持回路１１０を共有している点である。
そして、保持回路１１０の出力は、回路選択ＴＦＴ４５
ａ、４５ｂ、４５ｃ、４５ｄを介してそれぞれの画素電
極１７ａ、１７ｂ、１７ｃ、１７ｄに供給される。各構
成要件は第１、第２の実施形態と同様であるので詳述は
省略する。
【００６５】また、本実施形態において、図面１行目と
２行目の画素に配置される回路選択ＴＦＴ４１、画素選
択ＴＦＴ７１、回路選択ＴＦＴ４４、補助容量８５の配
置を比較すると、行間を軸として線対称に配置されてい
る。これによって、各画素の行間側の領域に保持回路１
１０のためのまとまったスペースを確保している。
【００６６】本実施形態においても、通常動作モードの
場合は、通常動作回路を用いて各画素毎に表示を行う。
そして、メモリ動作モード時には、４画素を一つの画素
として、画素数を落とした表示を行う。本実施形態にお
いて、一つの画素電極に配置されるのは保持回路の１／
４程度であるので、一画素あたりに配置される保持回路
の面積はさほど大きくない。従って、第２の実施形態に
比較して画素配置をさらに密にし、高精細化することが
できる。そして、通常動作モード時に高精細な表示を行
った上で、メモリ動作モード時には消費電流を削減して
表示を行うことができる。また、メモリ動作モード時に
動作させるＳＲＡＭは、通常モード時の画素数の１／４
である。第２の実施形態と同様、ドレインドライバの動
作周波数を低下させることができるだけでなく、走査す
るゲート信号線５１も１／２になるので、ゲートドライ
バ５０の動作周波数も低下させることができるので、第
２の実施形態に比較して、メモリ動作モード時の消費電
流をさらに削減することができる。
【００６７】次に、本発明の第４の実施形態について説
明する。図６に本発明のレイアウト概念図を示す。本実
施形態は、カラー表示を行う表示装置である。カラー表
示装置の場合、例えばＲＧＢ３色の画素を一つの絵素と
して用いる。図６には、２絵素、６画素が示されてい
る。以下では、各絵素、画素の構成を特に区別する場
合、第１の絵素に対応するＲＧＢの画素にはそれぞれＲ
１、Ｇ１、Ｂ１、第２の絵素はそれぞれＲ２、Ｇ２、Ｂ
２を図番の後に付記して区別する。
【００６８】各画素には、６つの画素電極１７と、これ
に接続される通常動作回路２００が配置されている。通
常動作回路２００は、図面簡略化のために上記各実施例
における回路選択ＴＦＴ４１、画素選択ＴＦＴ７１、回
路選択ＴＦＴ４４、補助容量８５をまとめて表したもの
であり、上記各実施形態と構成上の差違はない。そし
て、それぞれ２画素にまたがって保持回路１１０Ｒ、１
１０Ｇ、１１０Ｂが配置されている。中央の２画素に配
置された保持回路１１０Ｒは、赤の映像信号に応じたデ
ータを保持する。保持回路１１０Ｒは、ドレイン信号線
６１Ｒ２にＴＦＴ４２Ｒを介して接続されている。保持
回路１１０Ｒの出力は、左端と中央のＲに対応する画素
電極１７Ｒ１、１７Ｒ２それぞれにＴＦＴ４５Ｒ１、４
５Ｒ２を介して供給される。ただし、出力の配線は図面
簡略のため省略した。同様に、左端の２画素にまたがっ
て配置された保持回路１１０Ｇは、緑の映像信号に応じ
たデータを保持し、ドレイン信号線６１Ｇ１にＴＦＴ４
２Ｇを介して接続され、その出力はＴＦＴ４５Ｇ１、４
５Ｇ２を介して画素電極１７Ｇ１、１７Ｇ２に供給され
る。右端の２画素にまたがって配置された保持回路１１
０Ｂは、青の映像信号に応じたデータを保持し、ドレイ
ン信号線６１Ｂ２にＴＦＴ４２Ｂを介して接続され、そ
の出力はＴＦＴ４５Ｂ１、４５Ｂ２を介して画素電極１
７Ｂ１、１７Ｂ２に供給される。
【００６９】本実施形態の動作について説明する。まず
通常動作モード時、６つの画素電極それぞれに、各通常
動作回路２００を介して接続されるドレイン信号線６１
から映像信号が供給され、２絵素６画素として動作す
る。次に、メモリ動作モード時、ドレイン信号線６１Ｒ
２、６１Ｇ１、６１Ｂ２から供給される信号を保持回路
１１０Ｒ、Ｇ、Ｂが保持し、それぞれＴＦＴ４５を介し
て接続された２つの画素電極１７に同じ信号を出力す
る。従ってメモリ動作時には、図示した画素は、１絵素
３画素として動作する。
【００７０】本実施形態の動作は、上記第２の実施形態
の動作と比較すれば理解しやすい。即ち、保持回路１１
０は２画素に一つ配置され、２画素で共有されている点
で第２の実施形態と一致する。第２の実施形態と異なる
点は、第２の実施形態では保持回路１１０が接続される
２つの画素電極に重畳していたのに対し、本実施形態で
は、保持回路１１０が配置される画素の片方が、別の色
の画素であり、保持回路１１０の配置とその保持回路１
１０が信号を供給する画素電極１７の配置とが異なって
いることである。例えば、Ｒに対応する保持回路１１０
Ｒは、画素電極１７Ｂ１と１７Ｒ２に重ねて配置されて
いるが、その出力は画素電極１７Ｒ１、１７Ｒ２にされ
ているのである。
【００７１】このように配置することによって、カラー
の表示装置において、通常動作モードにおいては、各画
素毎に表示することによって高精細な表示を行い、メモ
リ動作モードの場合、二つの画素、画素電極１７Ｒ１と
１７Ｒ２とを、いわば一つの画素として扱う。従って、
本実施形態によれば、保持回路１１０を二つの画素で共
有し、画素配置をより密に、高精細にすることができ
る。そして、メモリ動作モード時は、「画素数」を減ら
し、消費電力を削減することができる。また、メモリ動
作モード時に動作させるＳＲＡＭは、通常モード時の画
素数の１／２である。従って、ドレインドライバ６０の
動作周波数をさらに低くすることも可能であり、各画素
にＳＲＡＭを配置する第１の実施形態に比較して、メモ
リ動作モード時の消費電流をさらに削減することができ
る。また、通常動作モードからメモリ動作モードに移行
する時、全ての保持回路１１０に表示データを書き込む
必要があるが、この書き込み時に一定の電力を消費す
る。保持回路１１０の数が少なければメモリ動作モード
への移行時の消費電力も削減することができる。
【００７２】ところで、本実施形態において、画素はＲ
ＧＢの順で配置されているのに対し、保持回路１１０は
ＧＲＢの順で配置されている。こうすることによって、
各色のドレイン信号線６１とその色の保持回路１１０と
を隣接して配置することができる。もしも保持回路１１
０の配置順を画素の配置順と同じＲＧＢの順にすると、
左端に配置される保持回路１１０Ｒと右端に配置される
保持回路１１０Ｂは、それぞれドレイン配線６１Ｒ１、
６１Ｂ２と接続することができるが、中央に配置される
保持回路１１０Ｇは、ドレイン信号線６１Ｂ１、６１Ｒ
２の間に配置されることになり、どちらかの配線をまた
がる配線としなければ、ドレイン信号線６１Ｇ１、６１
Ｇ２いずれにも接続することができない。これに対し、
本実施形態のように、保持回路の配置順をＧＲＢとすれ
ば、全ての保持回路１１０が重なる画素の片方は、同色
であり、保持回路に同色のドレイン信号線６１が隣接し
て配置されるので、ドレイン信号線をまたがる配線をす
る必要がない。保持回路１１０の配置順は、ＲＢＧの順
としてもよい。
【００７３】また、本実施形態において、隣接する画素
の通常動作回路２００の回路配置は線対称である。即
ち、画素電極１７Ｒ１に接続される通常動作回路２００
ａに対し、画素電極１７Ｇ１に接続される通常動作回路
２００ｂは、回路構成は同じで、画素の列間を軸として
線対称に配置されている。そして、例えば画素電極１７
Ｒ１と１７Ｇ１の間にはドレイン信号線は配置されず、
画素電極１７Ｇ１と１７Ｂ１との間に２本のドレイン信
号線６１Ｇ１、６１Ｂ１が配置されている。本実施形態
においても、第２の実施形態、図４で説明したように、
各画素電極間にドレイン信号線６１を配置してもよい。
これらの配置には、それぞれ長所と短所がある。保持回
路１１０とドレイン信号線６１とが交差すると、ドレイ
ン信号線６１から生じる電界などにより、保持回路１１
０が誤動作する恐れがある。これに対し、図６のように
配置することで、保持回路１１０とドレイン信号線６１
が交差することを防ぎ、保持回路１１０の誤動作を防止
できる。逆に、ドレイン信号線６１Ｇ１と６１Ｂ１とが
隣接して配置されるため、この間でカップリングが生じ
る恐れがある。このため、配線間隔を適切に設定する必
要がある。図４に示したように各画素間にドレイン信号
線６１を配置すれば、カップリングが生じる恐れは少な
い。これらの長所と短所は互いに相殺する関係にある
が、生じる問題は、レイアウトや各種膜厚を調整するこ
とでも解決できるので、いずれのレイアウトを採用する
かは任意である。
【００７４】次に、本発明の第５の実施形態について説
明する。図７に本発明のレイアウト概念図を示す。本実
施形態もカラー表示装置である。図７には、４絵素、１
２画素が示されている。以下では、各絵素、画素の構成
を特に区別する場合、ＲＧＢの色表記と１から１２の数
字を図番の後に付記して区別する。各画素には、第４の
実施形態と同様、通常動作モード時に動作する通常動作
回路２００が配置され、通常動作モードにおいては上述
した各実施形態と同様、各画素毎に動作する。
【００７５】そして、それぞれ４画素にまたがって保持
回路１１０Ｒ、１１０Ｇ、１１０Ｂが配置されている。
中央の４画素に配置された保持回路１１０Ｒは、ドレイ
ン信号線６１Ｒ２にＴＦＴ４２Ｒを介して接続されてい
る。保持回路１１０Ｒの出力は、左端と中央の列、２行
の４つの画素電極１７Ｒ１、１７Ｒ２、１７Ｒ３、１７
Ｒ４それぞれにＴＦＴ４５Ｒ１、４５Ｒ２、４５Ｒ３、
４５Ｒ４を介して供給される。ただし、その配線は図面
簡略のため省略した。保持回路１１０Ｇ、１１０Ｂにつ
いても同様に、それぞれ４つの画素電極に出力されてい
る。
【００７６】本実施形態の動作について説明する。まず
通常動作モード時、６つの画素電極それぞれに、通常動
作回路２００を介してそれぞれのドレイン信号線６１か
ら映像信号が供給され、４絵素１２画素として動作す
る。次に、メモリ動作モード時、ドレイン信号線６１Ｒ
２、６１Ｇ１、６１Ｂ２から供給される信号を保持回路
１１０Ｒ、Ｇ、Ｂが保持し、それぞれ４画素に同じ信号
を出力する。従ってメモリ動作時には、図示した画素
は、１絵素３画素として動作する。
【００７７】本実施形態の動作は、上記第３の実施形態
の動作と比較すれば理解しやすい。即ち、保持回路１１
０は４画素に一つ配置され、４画素で共有されている点
で第３の実施形態と一致する。そして、本実施形態で
は、保持回路１１０Ｒが画素電極１７Ｂ１、Ｂ３、Ｒ
２、Ｒ４に配置され、画素電極１７Ｒ１、Ｒ２、Ｒ３、
Ｒ４に出力する点で異なっている。また、本実施形態と
第４の実施形態との差違は、第２、第３の実施形態差違
と同様である。即ち、２行目の画素に配置される通常動
作回路２００ｃ、２００ｄは１行目の画素に配置される
通常動作回路２００ａ、２００ｂと同じ構成であり、行
間を軸として線対称に配置されている。これによって、
４つの画素の中央に保持回路１１０を配置するためのス
ペースを確保している。
【００７８】本実施形態においても、通常動作モードの
場合は、各画素毎に表示を行う。そして、メモリ動作モ
ード時には、４画素を一つの画素として、画素数を落と
した表示を行う。本実施形態において、一つの画素電極
に配置されるのは保持回路の１／４程度であるので、一
画素あたりに配置される保持回路の面積はさほど大きく
ない。従って、第２の実施形態に比較して画素配置をさ
らに密にし、高精細化することができる。そして、通常
動作モード時に高精細な表示を行った上で、メモリ動作
モード時には消費電流を削減して表示を行うことができ
る。また、メモリ動作モード時に動作させるＳＲＡＭ
は、通常モード時の画素数の１／４である。第３の実施
形態と同様、ドレインドライバ６０、ゲートドライバ５
０の動作周波数を低下させることができるので、第４の
実施形態に比較して、通常動作モード時からメモリ動作
モード時への移行時や、メモリ動作モード時の消費電流
をさらに削減することができる。
【００７９】次に第６の実施形態について説明する。第
１〜第５の実施形態では、保持回路１１０は、全て２値
を記憶する１ビットＳＲＡＭを例示して説明したが、本
発明は、３値以上を記憶する多ビットメモリや、アナロ
グ値を保持するアナログメモリでも同様に実施すること
ができ、より効果的である。図１１に示したアクティブ
マトリクス表示装置は、保持回路１１０として、４値を
記憶する２ビットメモリを有する。２ビットメモリは、
２つのＳＲＡＭを組み合わせた構成であり、信号Ａ、
Ｂ、Ｃ、Ｄの互いに異なる４値の参照電圧が入力され
る。ドレイン信号線６１は、各画素６１ａ、６１ｂの２
本ずつ配置される。
【００８０】ドレイン信号線６１ａ、６１ｂがハイの
時、インバータ回路１１１、１１３からロウがトランジ
スタ１２０ａ、ｂ、ｅ、ｆに出力され、オフとなる。そ
してインバータ回路１１２、１１４からハイがトランジ
スタ１２０ｃ、ｄ、ｇ、ｈに出力され、オンとなる。そ
れによってトランジスタ１２０ｃ、ｇを介して信号Ａが
液晶２１に供給される。同様に、ドレイン信号線６１ａ
がハイ、６１ｂがロウの時、トランジスタ１２０ｄ，ｅ
がオンして信号Ｃが液晶２１に供給される。ドレイン信
号線６１ａがロウ、６１ｂがハイの時、トランジスタ１
２０ａ，ｈがオンして信号Ｂが液晶２１に供給される。
ドレイン信号線６１ａがロウ、６１ｂがロウの時、トラ
ンジスタ１２０ｂ，ｆがオンして信号Ｄが液晶２１に供
給される。
【００８１】このようにして、保持回路１１０が保持し
た４値のデータに基づいて信号Ａ、Ｂ、Ｃ、Ｄを選択し
て液晶２１に供給することで、４階調の画像を得ること
ができる。なお、図１１において、通常動作回路２００
は、図面簡略化のために図示を省略したが、図２、４、
５、６、７に示したレイアウトと全く同様、複数画素に
配置し、高精細化、省電力化することができる。
【００８２】図１と図１１とを比較すれば明らかなよう
に、一般的に保持回路１１０を多値化すると、回路規模
は大きくなる。しかし、４画素で１つの保持回路１１０
を共有すれば、画素サイズを縮小し、通常動作モードで
の高精細表示が可能となる。大きな回路面積を必要とす
る保持回路１１０を複数画素で共有するという本発明の
技術的思想は、より回路規模が大きい多値の保持回路１
１０に適用してさらに効果的であるといえる。
【００８３】また、上記実施形態を比較すれば明らかな
ように、保持回路１１０をいくつの画素で共有するか
は、任意である。より多くの画素で保持回路１１０を共
有すれば、一画素あたりに配置する保持回路１１０の面
積を縮小でき、画素電極をより密に配置することがで
き、通常動作時の表示をより高精細にすることができ
る。また、より多くの画素で保持回路１１０を共有すれ
ば、メモリ動作時に動作させる保持回路１１０の数を少
なくすることができるので、その分だけメモリ動作時の
消費電力を削減することができる。もちろん、保持回路
１１０の数が少なくなれば、メモリ動作モード時におけ
る表示「画素数」は少なくなるので、メモリ動作モード
時の表示品質は低下する。いくつの画素で保持回路１１
０を共有するかは、通常動作モード時とメモリ動作モー
ド時との表示品質、消費電流とを比較して最適に選択す
ればよい。ただし、行方向に並んだ３画素で一つの保持
回路１１０を配置すると、保持回路１１０のためのスペ
ースが行方向に長い領域となるため、２画素、もしくは
４画素で１つの保持回路１１０を配置するのが最適であ
る。
【００８４】また、上記実施形態では、保持回路１１０
を複数画素に１つ配置し、この出力を複数の画素電極１
７に供給し、メモリ動作モードにおいて擬似的に「画素
数」を減らした実施形態を説明したが、保持回路１１０
の出力を１つの画素電極１７に出力し、残りの画素電極
は一定の電圧を印加して黒表示に固定してもよい。（ノ
ーマリーブラックの場合は残りの画素電極を接地して黒
に固定する。）こうすれば、保持回路１１０の出力を１
つの画素電極のみに配線し、他の画素に接続する配線を
省略することができ、回路面積をさらに縮小し、通常動
作モード時の表示をさらに高精細化することができる。
もちろん、黒に固定される画素によって、表示は全体的
に暗くなるが、そもそもメモリ動作モードは、携帯電話
などで一定時間走査されなかったときに、消費電力を削
減するためのモードであり、メモリ動作モードにおいて
画面が暗くなっても問題とならない場合が多い。しか
も、メモリ動作モード時に、表示する画素の実数を減ら
すことによって、保持回路１１０の出力である信号Ａの
駆動能力が低くても動作可能となるため、さらに消費電
力を削減することができる。
【００８５】上記実施形態において、保持回路１１０が
重畳する画素電極１７の少なくとも一つはその保持回路
が接続される画素電極１７として説明したが、保持回路
１１０の配置は、画素電極１７の配置と一致させる必要
は必ずしもない。ただし、あまり保持回路１１０と画素
電極１７との距離を遠くに配置すると、接続する配線が
長くなり、レイアウトがしにくい上、配線でノイズを拾
う可能性がある。従って、保持回路１１０が重畳する画
素電極１７の少なくとも一つはその保持回路が接続され
る画素電極１７とした方が、より好適である。
【００８６】上記実施形態では、反射型ＬＣＤを用いて
説明したが、もちろん透過型ＬＣＤに適用し、透明な画
素電極と保持回路とを重畳して配置することも可能であ
る。しかし透過型ＬＣＤでは、金属配線が配置されてい
るところは遮光されるので、開口率の低下が避けられな
い。また、透過型ＬＣＤで画素電極の下に保持回路を配
置すると、透過する光によって保持回路や選択回路のト
ランジスタが誤動作する恐れがあるため、全てのトラン
ジスタのゲート上に遮光膜を儲ける必要がある。従っ
て、透過型ＬＣＤでは開口率を高くすることが困難であ
る。これに対し、反射型ＬＣＤは、画素電極下にどのよ
うな回路が配置されても開口率に影響を与えることはな
い。更に、透過型の液晶表示装置のように、観察者側と
反対側にいわゆるバックライトを用いる必要が無いた
め、バックライトを点灯させるための電力を必要としな
い。保持回路付きＬＣＤのそもそもの目的が消費電力の
削減であるから、本発明の表示装置としては、バックラ
イト不要で低消費電力化に適した反射型ＬＣＤであるこ
とが好ましい。
【００８７】また、上記実施形態は、液晶表示装置を用
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
【００８８】
【発明の効果】以上に説明したように、本発明のアクテ
ィブマトリクス型表示装置は、保持回路が、例えば２画
素、４画素といった複数画素に１つ配置され、保持回路
の一つからの出力は、複数の画素電極に供給されるの
で、回路面積を必要とする保持回路の数を削減でき、画
素電極をより密に配置できるので、通常動作モード時の
表示を高精細にすることができる。
【００８９】また、メモリ動作モード時の表示画素数は
通常動作モード時の表示画素数よりも少ないので、メモ
リ動作モード時に動作させる保持回路が少なく、通常動
作モードからメモリ動作モードへの移行時及びメモリ動
作モード時の消費電力を削減できる。
【００９０】さらに、前記保持回路は３値以上のデータ
を保持する多ビットのメモリであるので、保持回路の回
路規模が大きいため、より顕著な効果を奏することがで
きる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示
す概念図である。
【図３】本発明の実施形態の断面図である。
【図４】本発明の第２の実施形態の平面レイアウトを示
す概念図である。
【図５】本発明の第３の実施形態の平面レイアウトを示
す概念図である。
【図６】本発明の第４の実施形態の平面レイアウトを示
す概念図である。
【図７】本発明の第５の実施形態の平面レイアウトを示
す概念図である。
【図８】液晶表示装置の１画素を示す回路図である。
【図９】従来の保持回路付き表示装置を示す回路図であ
る。
【図１０】従来の保持回路付き液晶表示装置の１画素を
示す回路図である。
【図１１】本発明の第６の実施形態を示す回路図であ
る。
【符号の説明】
１７ 画素電極 ４０、４３ 回路選択回路 ７０ 画素選択回路 ８５ 補助容量 １１０ 保持回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/36 Ｇ０９Ｇ 3/36 (72)発明者 松本 昭一郎 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H093 NA16 NA51 NC28 NC34 ND39 ND52 NE04 5C006 AA02 AA03 AF69 BB16 BC06 FA04 FA47 FA56 5C080 AA10 BB05 DD01 DD26 EE18 EE29 FF11 JJ02 JJ03 JJ06 KK07 KK47 5C094 AA05 AA22 BA03 BA43 CA19 EA04 EA07 GA10

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 行列状に配置された複数の画素電極、前
    記画素電極に対応して配置された複数の保持回路を備
    え、随時入力される映像信号に応じた画素電圧を前記画
    素電極に随時印加して表示する通常動作モードと、前記
    保持回路が記憶したデータに応じて表示するメモリ動作
    モードとを有するアクティブマトリクス型表示装置にお
    いて、前記保持回路は、複数画素に１つ配置され、前記
    保持回路それぞれの出力は、複数の画素電極に供給され
    ることを特徴とするアクティブマトリクス型表示装置。
  2. 【請求項２】 前記保持回路は２画素に１つの割合で配
    置され、前記保持回路の出力は、２つの画素電極に供給
    されることを特徴とする請求項１に記載のアクティブマ
    トリクス型表示装置。
  3. 【請求項３】 前記保持回路は４画素に１つの割合で配
    置され、前記保持回路の出力は、４つの画素電極に供給
    されることを特徴とする請求項１に記載のアクティブマ
    トリクス型表示装置。
  4. 【請求項４】 行列状に配置された複数の画素電極、前
    記画素電極に対応して配置された複数の保持回路を備
    え、随時入力される映像信号に応じた画素電圧を前記画
    素電極に随時印加して表示する通常動作モードと、前記
    保持回路が記憶したデータに応じて表示するメモリ動作
    モードとを有するアクティブマトリクス型表示装置にお
    いて、前記保持回路の数は、前記画素電極の数に比較し
    て少ないことを特徴とするアクティブマトリクス型表示
    装置。
  5. 【請求項５】 前記保持回路の数は、前記画素電極の数
    の１／２であることを特徴とする請求項４に記載のアク
    ティブマトリクス型表示装置。
  6. 【請求項６】 前記保持回路の数は、前記画素電極の数
    の１／４であることを特徴とする請求項４に記載のアク
    ティブマトリクス型表示装置。
  7. 【請求項７】 行列状に配置された複数の画素電極、前
    記画素電極に対応して配置された複数の保持回路を備
    え、随時入力される映像信号に応じた画素電圧を前記画
    素電極に随時印加して表示する通常動作モードと、前記
    保持回路が記憶したデータに応じて表示するメモリ動作
    モードとを有するアクティブマトリクス型表示装置にお
    いて、前記前記メモリ動作モード時の表示画素数は前記
    通常動作モード時の表示画素数よりも少ないことを特徴
    とするアクティブマトリクス型表示装置。
  8. 【請求項８】 前記メモリ動作モード時の画素数は、前
    記通常動作モード時の画素数の１／２であることを特徴
    とする請求項７に記載のアクティブマトリクス表示装
    置。
  9. 【請求項９】 前記メモリ動作モード時の画素数は、前
    記通常動作モード時の画素数の１／４であることを特徴
    とする請求項７に記載のアクティブマトリクス表示装
    置。
  10. 【請求項１０】 前記保持回路は３値以上のデータを保
    持する多ビットのメモリであることを特徴とする請求項
    １乃至請求項９のいずれかに記載のアクティブマトリク
    ス表示装置。
JP2000351250A 2000-11-17 2000-11-17 アクティブマトリクス型表示装置 Expired - Fee Related JP3723443B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000351250A JP3723443B2 (ja) 2000-11-17 2000-11-17 アクティブマトリクス型表示装置
TW090125629A TW521255B (en) 2000-11-17 2001-10-17 Active matrix type display device
CNB01138543XA CN100403386C (zh) 2000-11-17 2001-11-16 有源矩阵型显示装置
KR10-2001-0071279A KR100470843B1 (ko) 2000-11-17 2001-11-16 액티브 매트릭스형 표시 장치
EP01127558A EP1207513B1 (en) 2000-11-17 2001-11-19 Active matrix display device with pixels comprising both analog and digital storage
DE60109714T DE60109714T2 (de) 2000-11-17 2001-11-19 Aktivmatrix-Flüssigkristallanzeigevorrichtung mit Bildelementen mit analogem und digitalem Speicher
US09/988,227 US6963324B2 (en) 2000-11-17 2001-11-19 Active matrix display device with shared retaining circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000351250A JP3723443B2 (ja) 2000-11-17 2000-11-17 アクティブマトリクス型表示装置

Publications (2)

Publication Number Publication Date
JP2002156922A true JP2002156922A (ja) 2002-05-31
JP3723443B2 JP3723443B2 (ja) 2005-12-07

Family

ID=18824338

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000351250A Expired - Fee Related JP3723443B2 (ja) 2000-11-17 2000-11-17 アクティブマトリクス型表示装置

Country Status (7)

Country Link
US (1) US6963324B2 (ja)
EP (1) EP1207513B1 (ja)
JP (1) JP3723443B2 (ja)
KR (1) KR100470843B1 (ja)
CN (1) CN100403386C (ja)
DE (1) DE60109714T2 (ja)
TW (1) TW521255B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036604A1 (fr) * 2001-10-19 2003-05-01 Sony Corporation Affichage a cristaux liquides et dispositif terminal portatif l'utilisant
JP2008529036A (ja) * 2004-02-18 2008-07-31 トムソン ライセンシング 画像表示装置
JP2010091726A (ja) * 2008-10-07 2010-04-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
JP2010145663A (ja) * 2008-12-17 2010-07-01 Sony Corp 液晶表示パネル及び電子機器
WO2011052472A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3982992B2 (ja) * 2000-12-07 2007-09-26 三洋電機株式会社 アクティブマトリクス型表示装置
GB0128419D0 (en) * 2001-11-28 2002-01-16 Koninkl Philips Electronics Nv Electroluminescent display device
US7825921B2 (en) 2004-04-09 2010-11-02 Samsung Electronics Co., Ltd. System and method for improving sub-pixel rendering of image data in non-striped display systems
JP5084134B2 (ja) 2005-11-21 2012-11-28 日本電気株式会社 表示装置及びこれらを用いた機器
EP2746749A1 (en) 2012-12-19 2014-06-25 FRAUNHOFER-GESELLSCHAFT zur Förderung der angewandten Forschung e.V. Optical sensor arrangement and method for measuring an observable

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2970253B2 (ja) * 1991-10-04 1999-11-02 住友金属工業株式会社 半導体装置及びその製造方法
JP3547160B2 (ja) * 1993-01-11 2004-07-28 テキサス インスツルメンツ インコーポレイテツド 空間光変調器
US5745088A (en) * 1993-01-11 1998-04-28 Texas Instruments Incorporated Time multiplexed addressing circuitry
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US5945972A (en) * 1995-11-30 1999-08-31 Kabushiki Kaisha Toshiba Display device
JPH10222130A (ja) * 1997-02-03 1998-08-21 Toshiba Corp 液晶表示装置
US6518945B1 (en) * 1997-07-25 2003-02-11 Aurora Systems, Inc. Replacing defective circuit elements by column and row shifting in a flat-panel display
US6288712B1 (en) * 1997-11-14 2001-09-11 Aurora Systems, Inc. System and method for reducing peak current and bandwidth requirements in a display driver circuit
JP3279238B2 (ja) * 1997-12-01 2002-04-30 株式会社日立製作所 液晶表示装置
JPH11260061A (ja) * 1998-03-13 1999-09-24 Sanyo Electric Co Ltd メモリ回路のパターン構成方法
JP3832086B2 (ja) * 1998-04-15 2006-10-11 セイコーエプソン株式会社 反射型液晶装置及び反射型プロジェクタ
US6636194B2 (en) 1998-08-04 2003-10-21 Seiko Epson Corporation Electrooptic device and electronic equipment
JP2000089191A (ja) * 1998-09-10 2000-03-31 Toshiba Corp 液晶表示装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003036604A1 (fr) * 2001-10-19 2003-05-01 Sony Corporation Affichage a cristaux liquides et dispositif terminal portatif l'utilisant
US7123229B2 (en) 2001-10-19 2006-10-17 Sony Corporation Liquid crystal display device and portable terminal device comprising it
KR101103306B1 (ko) 2004-02-18 2012-01-11 톰슨 라이센싱 축소된 크기의 ｌｃｏｓ 밸브를 구비한 디스플레이 디바이스
CN100440306C (zh) * 2004-02-18 2008-12-03 汤姆森许可贸易公司 具有缩减尺寸lcos光阀的显示设备
JP4764834B2 (ja) * 2004-02-18 2011-09-07 トムソン ライセンシング 画像表示装置
JP2008529036A (ja) * 2004-02-18 2008-07-31 トムソン ライセンシング 画像表示装置
JP2010091726A (ja) * 2008-10-07 2010-04-22 Toppoly Optoelectronics Corp アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
JP4693009B2 (ja) * 2008-10-07 2011-06-01 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
JP2010145663A (ja) * 2008-12-17 2010-07-01 Sony Corp 液晶表示パネル及び電子機器
US8866710B2 (en) 2008-12-17 2014-10-21 Japan Display Inc. Liquid crystal display panel and electronic device
US9417495B2 (en) 2008-12-17 2016-08-16 Japan Display, Inc. Liquid crystal display panel and electronic device
WO2011052472A1 (ja) * 2009-10-29 2011-05-05 シャープ株式会社 画素回路及び表示装置
CN102598107A (zh) * 2009-10-29 2012-07-18 夏普株式会社 像素电路和显示装置
US8654291B2 (en) 2009-10-29 2014-02-18 Sharp Kabushiki Kaisha Pixel circuit and display device
CN102598107B (zh) * 2009-10-29 2014-12-17 夏普株式会社 像素电路和显示装置

Also Published As

Publication number Publication date
US20020060674A1 (en) 2002-05-23
KR100470843B1 (ko) 2005-03-08
DE60109714D1 (de) 2005-05-04
JP3723443B2 (ja) 2005-12-07
TW521255B (en) 2003-02-21
EP1207513A1 (en) 2002-05-22
CN100403386C (zh) 2008-07-16
CN1354452A (zh) 2002-06-19
DE60109714T2 (de) 2006-02-09
EP1207513B1 (en) 2005-03-30
US6963324B2 (en) 2005-11-08
KR20020038536A (ko) 2002-05-23

Similar Documents

Publication Publication Date Title
US7389476B2 (en) Display including a plurality of display panels
US6853371B2 (en) Display device
US7075507B2 (en) Electro-optical device, gray scale display method, and electronic apparatus
US6825834B2 (en) Active matrix display device
KR20010062655A (ko) 표시 장치
US7173589B2 (en) Display device
JP4017371B2 (ja) アクティブマトリクス型表示装置
JP3723443B2 (ja) アクティブマトリクス型表示装置
JP2002174824A (ja) アクティブマトリクス型表示装置
JP4115099B2 (ja) 表示装置
JP3863729B2 (ja) 表示装置
JP2005173565A (ja) 液晶表示装置
US7095389B2 (en) Active matrix display device
JP2002162948A (ja) 表示装置及びその駆動方法
JP2002091397A (ja) 表示装置
JP3668115B2 (ja) 表示装置
JP2002162947A (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP2002090777A (ja) アクティブマトリクス型表示装置
JP2002091365A (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050819

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050915

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090922

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100922

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110922

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120922

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130922

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees