JP2002174824A - アクティブマトリクス型表示装置 - Google Patents
アクティブマトリクス型表示装置Info
- Publication number
- JP2002174824A JP2002174824A JP2000372835A JP2000372835A JP2002174824A JP 2002174824 A JP2002174824 A JP 2002174824A JP 2000372835 A JP2000372835 A JP 2000372835A JP 2000372835 A JP2000372835 A JP 2000372835A JP 2002174824 A JP2002174824 A JP 2002174824A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- circuit
- pixel electrode
- holding circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
- G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/022—Power management, e.g. power saving in absence of operation, e.g. no data being entered during a predetermined time
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
- G09G2340/0421—Horizontal resolution change
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】
【課題】 アクティブマトリクス型表示装置の低消費電
力化と同時に回路の高集積化を図る。 【解決手段】 各画素毎に映像信号を保持する保持回路
１１０を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。通常動作モード時において、保持
回路１１０の少なくとも一部を一定電圧に固定し、これ
を補助容量の一部として用いる。これによって、補助容
量電極の面積を縮小し、高精細化する。また、保持回路
１１０と画素電極とが重畳する面積が画素毎に異なって
いる場合、重畳面積、ひいてはそこに生じる寄生容量に
応じて補助容量電極の面積を設定し、合計容量を一定に
近づけ、表示品質を向上する。
力化と同時に回路の高集積化を図る。 【解決手段】 各画素毎に映像信号を保持する保持回路
１１０を配置し、通常動作モードとメモリ動作モードを
切り換えて表示する。通常動作モード時において、保持
回路１１０の少なくとも一部を一定電圧に固定し、これ
を補助容量の一部として用いる。これによって、補助容
量電極の面積を縮小し、高精細化する。また、保持回路
１１０と画素電極とが重畳する面積が画素毎に異なって
いる場合、重畳面積、ひいてはそこに生じる寄生容量に
応じて補助容量電極の面積を設定し、合計容量を一定に
近づけ、表示品質を向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
クス型表示装置に関するものであり、特に画素に対応し
て複数の保持回路が設けられたアクティブマトリクス型
表示装置に関するものである。
【０００２】
【従来の技術】近年、表示装置は携帯可能な表示装置、
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。
例えば携帯テレビ、携帯電話等が市場ニーズとして要求
されている。かかる要求に応じて表示装置の小型化、軽
量化、省消費電力化に対応すべく研究開発が盛んに行わ
れている。
【０００３】図７に従来例に係る液晶表示装置（Liquid
Crystal Display；ＬＣＤ）の一表示画素の回路構成図
を示す。絶縁性基板（不図示）上に、ゲート信号線５
１、ドレイン信号線６１とが交差して形成されており、
その交差部近傍に両信号線５１、６１に接続された選択
画素選択ＴＦＴ７０が設けられている。選択画素選択Ｔ
ＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接
続されている。
Crystal Display；ＬＣＤ）の一表示画素の回路構成図
を示す。絶縁性基板（不図示）上に、ゲート信号線５
１、ドレイン信号線６１とが交差して形成されており、
その交差部近傍に両信号線５１、６１に接続された選択
画素選択ＴＦＴ７０が設けられている。選択画素選択Ｔ
ＦＴ７０のソース７０ｓは液晶２１の画素電極１７に接
続されている。
【０００４】また、画素電極１７の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は選択画素選択ＴＦ
Ｔ７０のソース７０ｓに接続され、他方の電極８７には
各表示画素に共通の電位が印加されている。
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６は選択画素選択ＴＦ
Ｔ７０のソース７０ｓに接続され、他方の電極８７には
各表示画素に共通の電位が印加されている。
【０００５】ここで、ゲート信号線５１にゲート信号が
印加されると、選択画素選択ＴＦＴ７０はオン状態とな
り、ドレイン信号線６１からアナログ映像信号が画素電
極１７に伝達されると共に、補助容量８５に保持され
る。画素電極１７に印加された映像信号電圧が液晶２１
に印加され、その電圧に応じて液晶２１が配向する。こ
のような表示画素をマトリクス状に配置することにより
ＬＣＤを得ることができる。
印加されると、選択画素選択ＴＦＴ７０はオン状態とな
り、ドレイン信号線６１からアナログ映像信号が画素電
極１７に伝達されると共に、補助容量８５に保持され
る。画素電極１７に印加された映像信号電圧が液晶２１
に印加され、その電圧に応じて液晶２１が配向する。こ
のような表示画素をマトリクス状に配置することにより
ＬＣＤを得ることができる。
【０００６】従来のＬＣＤは、動画像、静止画像に関係
なく表示を得ることができる。かかるＬＣＤに静止画像
を表示する場合、例えば携帯電話の液晶表示部の一部に
携帯電話を駆動するためのバッテリの残量表示として、
乾電池の画像を表示することになる。
なく表示を得ることができる。かかるＬＣＤに静止画像
を表示する場合、例えば携帯電話の液晶表示部の一部に
携帯電話を駆動するためのバッテリの残量表示として、
乾電池の画像を表示することになる。
【０００７】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、ゲート信号で選択画素選
択ＴＦＴ７０をオン状態にして、映像信号を各表示画素
に再書き込みする必要が生じていた。
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、ゲート信号で選択画素選
択ＴＦＴ７０をオン状態にして、映像信号を各表示画素
に再書き込みする必要が生じていた。
【０００８】そのため、ゲート信号及び映像信号等の駆
動信号を発生するためのドライバ回路、及びドライバ回
路の動作タイミングを制御するための各種信号を発生す
る外部ＬＳＩは常時動作するため、常に大きな電力を消
費していた。このため、限られた電源しか備えていない
携帯電話等では、その使用可能時間が短くなるという欠
点があった。
動信号を発生するためのドライバ回路、及びドライバ回
路の動作タイミングを制御するための各種信号を発生す
る外部ＬＳＩは常時動作するため、常に大きな電力を消
費していた。このため、限られた電源しか備えていない
携帯電話等では、その使用可能時間が短くなるという欠
点があった。
【０００９】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
る。図８は特開平８−１９４２０５号に開示されている
保持回路付きアクティブマトリクス型表示装置の平面回
路構成図である。ゲート信号線５１と参照線５２が行方
向に、ドレイン信号線６１が列方向に、それぞれ複数配
置されている。そして、保持回路５４と画素電極１７間
にはＴＦＴ５３が設けられている。保持回路５４に保持
されたデータに基づいて表示を行うことにより、ゲート
ドライバ５０、ドレインドライバ６０を停止して消費電
力を低減するものである。
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
る。図８は特開平８−１９４２０５号に開示されている
保持回路付きアクティブマトリクス型表示装置の平面回
路構成図である。ゲート信号線５１と参照線５２が行方
向に、ドレイン信号線６１が列方向に、それぞれ複数配
置されている。そして、保持回路５４と画素電極１７間
にはＴＦＴ５３が設けられている。保持回路５４に保持
されたデータに基づいて表示を行うことにより、ゲート
ドライバ５０、ドレインドライバ６０を停止して消費電
力を低減するものである。
【００１０】図９はこの液晶表示装置の一画素を示す回
路構成図である。基板上に画素電極がマトリクス状に配
置されており、画素電極１７間には紙面左右方向にゲー
ト信号線５１が、上下方向にドレイン信号線６１が配置
されている。そしてゲート信号線５１と平行に参照線５
２が配置され、ゲート信号線５１とドレイン信号線６１
の交差部に保持回路５４が設けられ、保持回路５４と画
素電極１７間にはスイッチ素子５３が設けられている。
保持回路５４は２段インバータ５５，５６を正帰還させ
た形のメモリ、即ちスタティック型メモリ（Static Ran
dom Access Memory；ＳＲＡＭ）をデジタル映像信号の
保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異
なり、データの保持にリフレッシュを必要としないので
好適である。
路構成図である。基板上に画素電極がマトリクス状に配
置されており、画素電極１７間には紙面左右方向にゲー
ト信号線５１が、上下方向にドレイン信号線６１が配置
されている。そしてゲート信号線５１と平行に参照線５
２が配置され、ゲート信号線５１とドレイン信号線６１
の交差部に保持回路５４が設けられ、保持回路５４と画
素電極１７間にはスイッチ素子５３が設けられている。
保持回路５４は２段インバータ５５，５６を正帰還させ
た形のメモリ、即ちスタティック型メモリ（Static Ran
dom Access Memory；ＳＲＡＭ）をデジタル映像信号の
保持回路として用いる。特にＳＲＡＭは、ＤＲＡＭと異
なり、データの保持にリフレッシュを必要としないので
好適である。
【００１１】ここで、スタティック型メモリに保持され
た２値デジタル信号に応じて、スイッチ素子５３は参照
線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路
５４の出力に応じて制御し、液晶２１のバイアス状態を
調整している。一方、共通電極には交流信号Ｖｃｏｍを
入力する。本装置は理想上、静止画像のように表示画像
に変化がなければ、メモリへのリフレッシュは不要であ
る。
た２値デジタル信号に応じて、スイッチ素子５３は参照
線Ｖｒｅｆと画素電極１７との間の抵抗値を、保持回路
５４の出力に応じて制御し、液晶２１のバイアス状態を
調整している。一方、共通電極には交流信号Ｖｃｏｍを
入力する。本装置は理想上、静止画像のように表示画像
に変化がなければ、メモリへのリフレッシュは不要であ
る。
【００１２】
【発明が解決しようとする課題】しかしながら、保持回
路５４にスタティックＲＡＭを用いると、保持回路を構
成するトランジスタの数は４つもしくは６つと多く、回
路面積が大きい。そのため、一つの画素サイズを大きく
せざるをえずに高精細化が困難であるという問題があっ
た。
路５４にスタティックＲＡＭを用いると、保持回路を構
成するトランジスタの数は４つもしくは６つと多く、回
路面積が大きい。そのため、一つの画素サイズを大きく
せざるをえずに高精細化が困難であるという問題があっ
た。
【００１３】そこで、本発明は、保持回路を有する表示
装置において、より高精細な表示装置を提供することを
目的とする。
装置において、より高精細な表示装置を提供することを
目的とする。
【００１４】
【課題を解決するための手段】本発明は上記課題を解決
するために成されたものであり、基板上の一方向に配置
された複数のゲート信号線と、ゲート信号線に交差する
方向に配置された複数のドレイン信号線と、ゲート信号
線からの走査信号により選択されると共にドレイン信号
線から映像信号が供給される複数の画素電極と、複数の
画素電極に対向する対向電極と、画素電極と対向電極と
の間に挟持される液晶と、画素電極と対向して配置さ
れ、画素電極と対向電極との間に印加される電圧を保持
する補助容量を形成する補助容量電極と、画素電極に対
応して配置され、映像信号に応じたデータを記憶する保
持回路とを有し、随時入力される映像信号に応じた画素
電圧を随時印加して表示する通常動作モードと、保持回
路が記憶したデータに応じて表示するメモリ動作モード
とを有するアクティブマトリクス型表示装置において、
通常動作モード時に、保持回路の少なくとも一部は、所
定の電位に固定され、画素電極と対向電極との間の電圧
を維持する補助容量として機能するアクティブマトリク
ス型表示装置である。
するために成されたものであり、基板上の一方向に配置
された複数のゲート信号線と、ゲート信号線に交差する
方向に配置された複数のドレイン信号線と、ゲート信号
線からの走査信号により選択されると共にドレイン信号
線から映像信号が供給される複数の画素電極と、複数の
画素電極に対向する対向電極と、画素電極と対向電極と
の間に挟持される液晶と、画素電極と対向して配置さ
れ、画素電極と対向電極との間に印加される電圧を保持
する補助容量を形成する補助容量電極と、画素電極に対
応して配置され、映像信号に応じたデータを記憶する保
持回路とを有し、随時入力される映像信号に応じた画素
電圧を随時印加して表示する通常動作モードと、保持回
路が記憶したデータに応じて表示するメモリ動作モード
とを有するアクティブマトリクス型表示装置において、
通常動作モード時に、保持回路の少なくとも一部は、所
定の電位に固定され、画素電極と対向電極との間の電圧
を維持する補助容量として機能するアクティブマトリク
ス型表示装置である。
【００１５】また、基板上の一方向に配置された複数の
ゲート信号線と、ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、ゲート信号線からの走査
信号により選択されると共にドレイン信号線から映像信
号が供給される複数の画素電極と、複数の画素電極に対
向する対向電極と、画素電極と対向電極との間に挟持さ
れる液晶と、画素電極と対向電極との間に印加される電
圧を保持する補助容量と、画素電極に対応して配置さ
れ、映像信号に応じたデータを記憶する保持回路とを有
し、随時入力される映像信号に応じた画素電圧を随時印
加して表示する通常動作モードと、保持回路が記憶した
データに応じて表示するメモリ動作モードとを有するア
クティブマトリクス型表示装置において、補助容量は、
保持回路が画素電極に重畳する面積に応じた容量を有す
るアクティブマトリクス型表示装置である。
ゲート信号線と、ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、ゲート信号線からの走査
信号により選択されると共にドレイン信号線から映像信
号が供給される複数の画素電極と、複数の画素電極に対
向する対向電極と、画素電極と対向電極との間に挟持さ
れる液晶と、画素電極と対向電極との間に印加される電
圧を保持する補助容量と、画素電極に対応して配置さ
れ、映像信号に応じたデータを記憶する保持回路とを有
し、随時入力される映像信号に応じた画素電圧を随時印
加して表示する通常動作モードと、保持回路が記憶した
データに応じて表示するメモリ動作モードとを有するア
クティブマトリクス型表示装置において、補助容量は、
保持回路が画素電極に重畳する面積に応じた容量を有す
るアクティブマトリクス型表示装置である。
【００１６】また、基板上の一方向に配置された複数の
ゲート信号線と、ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、ゲート信号線からの走査
信号により選択されると共にドレイン信号線から映像信
号が供給される複数の画素電極と、複数の画素電極に対
向する対向電極と、画素電極と対向電極との間に挟持さ
れる液晶と、画素電極と対向電極との間に印加される電
圧を保持する補助容量と、画素電極に対応して配置さ
れ、映像信号に応じたデータを記憶する保持回路とを有
し、随時入力される映像信号に応じた画素電圧を随時印
加して表示する通常動作モードと、保持回路が記憶した
データに応じて表示するメモリ動作モードとを有するア
クティブマトリクス型表示装置において、補助容量は、
保持回路と画素電極との間に生じる寄生容量に応じた容
量を有するアクティブマトリクス型表示装置である。
ゲート信号線と、ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、ゲート信号線からの走査
信号により選択されると共にドレイン信号線から映像信
号が供給される複数の画素電極と、複数の画素電極に対
向する対向電極と、画素電極と対向電極との間に挟持さ
れる液晶と、画素電極と対向電極との間に印加される電
圧を保持する補助容量と、画素電極に対応して配置さ
れ、映像信号に応じたデータを記憶する保持回路とを有
し、随時入力される映像信号に応じた画素電圧を随時印
加して表示する通常動作モードと、保持回路が記憶した
データに応じて表示するメモリ動作モードとを有するア
クティブマトリクス型表示装置において、補助容量は、
保持回路と画素電極との間に生じる寄生容量に応じた容
量を有するアクティブマトリクス型表示装置である。
【００１７】さらに、保持回路は、複数の画素電極にま
たがって配置されている。
たがって配置されている。
【００１８】さらに、補助容量は、各画素毎に異なる容
量値を有し、補助容量の容量値と保持回路が画素電極と
形成する容量の合計は、保持回路が画素電極と形成する
容量の画素毎の差よりも小さい。
量値を有し、補助容量の容量値と保持回路が画素電極と
形成する容量の合計は、保持回路が画素電極と形成する
容量の画素毎の差よりも小さい。
【００１９】さらに、任意の２画素における合計容量C
totalの差を△Ctotal、画素電極と対向電極とが液晶を
挟んで形成する容量CLCとすると、 △Ctotal≦(CLC+Ctotal)／５ を満たす。
totalの差を△Ctotal、画素電極と対向電極とが液晶を
挟んで形成する容量CLCとすると、 △Ctotal≦(CLC+Ctotal)／５ を満たす。
【００２０】
【発明の実施の形態】次に、本発明の実施形態に係る表
示装置について説明する。図１に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
示装置について説明する。図１に本発明の表示装置を液
晶表示装置に応用した場合の回路構成図を示す。
【００２１】液晶表示パネル１００には、絶縁基板１０
上に複数の画素電極１７がマトリックス状に配置されて
いる。そして、ゲート信号を供給するゲートドライバ５
０に接続された複数のゲート信号線５１が一方向に配置
されており、これらのゲート信号線５１と交差する方向
に複数のドレイン信号線６１が配置されている。
上に複数の画素電極１７がマトリックス状に配置されて
いる。そして、ゲート信号を供給するゲートドライバ５
０に接続された複数のゲート信号線５１が一方向に配置
されており、これらのゲート信号線５１と交差する方向
に複数のドレイン信号線６１が配置されている。
【００２２】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
・・・，ＳＰｎがオンし、データ信号線６２のデータ信
号（アナログ映像信号又はデジタル映像信号）が供給さ
れる。
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
・・・，ＳＰｎがオンし、データ信号線６２のデータ信
号（アナログ映像信号又はデジタル映像信号）が供給さ
れる。
【００２３】ゲートドライバ５０は、あるゲート信号線
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
５１を選択し、これにゲート信号を供給する。選択され
た行の画素電極１７にはドレイン信号線６１からデータ
信号が供給される。
【００２４】以下、各画素の詳細な構成について説明す
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。また、回路選択
回路４０、４３はいずれか一方のみを省略することもで
きる。
る。ゲート信号線５１とドレイン信号線６１の交差部近
傍には、Ｐチャネル型回路選択ＴＦＴ４１及びＮチャネ
ル型回路選択ＴＦＴ４２から成る回路選択回路４０が設
けられている。回路選択ＴＦＴ４１，４２の両ドレイン
はドレイン信号線６１に接続されると共に、それらの両
ゲートは回路選択信号線８８に接続されている。回路選
択ＴＦＴ４１，４２は、選択信号線８８からの選択信号
に応じていずれか一方がオンする。また、後述するよう
に回路選択回路４０と対を成して、回路選択回路４３が
設けられている。回路選択回路４０、４３は、それぞれ
のトランジスタが相補的に動作すればよく、Ｐチャネ
ル、Ｎチャネルは逆でももちろんよい。また、回路選択
回路４０、４３はいずれか一方のみを省略することもで
きる。
【００２５】これにより、後述する通常動作モードであ
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。
るアナログ映像信号表示（フルカラー動画像対応）とメ
モリ動作モードであるデジタル映像表示（低消費電力、
静止画像対応）とを選択して切換えることが可能とな
る。また、回路選択回路４０に隣接して、Ｎチャネル型
画素選択ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成
る画素選択回路７０が配置されている。画素選択ＴＦＴ
７１，７２はそれぞれ回路選択回路４０の回路選択ＴＦ
Ｔ４１，４２と縦列に接続されると共に、それらのゲー
トにはゲート信号線５１が接続されている。画素選択Ｔ
ＦＴ７１，７２はゲート信号線５１からのゲート信号に
応じて両方が同時にオンするように構成されている。
【００２６】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７０のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
補助容量８５は所定の面積を有して対向する１組の電極
によって構成され、その一方の電極は画素選択ＴＦＴ７
１と一体の半導体層、他方の電極は補助容量線８７であ
る。補助容量線８７は、行方向の複数画素で連結されて
おり、一定電圧VSCが印加されている。
補助容量８５が設けられている。補助容量８５の一方の
電極は画素選択ＴＦＴ７１のソースに接続されている。
他方の電極は共通の補助容量線８７に接続され、バイア
ス電圧Ｖｓｃが供給されている。また、画素選択ＴＦＴ
７１のソースは回路選択ＴＦＴ４４及びコンタクト１６
を介して画素電極１７に接続されている。ゲート信号に
よって画素選択ＴＦＴ７０のゲートが開くと、ドレイン
信号線６１から供給されるアナログ映像信号はコンタク
ト１６を介して画素電極１７に入力され、画素電圧とし
て液晶を駆動する。画素電圧は画素選択ＴＦＴ７１の選
択が解除され、次に再び選択されるまでの１フィールド
期間保持されなければならないが、液晶の容量のみで
は、画素電圧は時間経過とともに次第に低下してしま
い、１フィールド期間十分に保持されない。そうする
と、その画素電圧の低下が表示むらとして現れてしまい
良好な表示が得られなくなる。そこで画素電圧を１フィ
ールド期間保持するために補助容量８５を設けている。
補助容量８５は所定の面積を有して対向する１組の電極
によって構成され、その一方の電極は画素選択ＴＦＴ７
１と一体の半導体層、他方の電極は補助容量線８７であ
る。補助容量線８７は、行方向の複数画素で連結されて
おり、一定電圧VSCが印加されている。
【００２７】この補助容量８５と画素電極１７との間に
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４３の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
は、回路選択回路４３のＰチャネル型ＴＦＴ４４が設け
られ、回路選択回路４３の回路選択ＴＦＴ４１と同時に
オンオフするように構成されている。回路選択ＴＦＴ４
１がオンし、アナログ信号を随時供給して液晶を駆動す
る動作モードを通常動作モード、もしくはアナログ動作
モードと呼ぶ。
【００２８】また、画素選択回路７０のＴＦＴ７２と画
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するスタティック型メモリを構成している。
素電極１７との間には、保持回路１１０が設けられてい
る。保持回路１１０は、正帰還された２つのインバータ
回路と信号選択回路１２０から成り、デジタル２値を保
持するスタティック型メモリを構成している。
【００２９】また、信号選択回路１２０は、２つのイン
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
バータからの信号に応じて信号を選択する回路であっ
て、２つのＮチャネル型ＴＦＴ１２１、１２２で構成さ
れている。ＴＦＴ１２１、１２２のゲートには２つのイ
ンバータからの相補的な出力信号がそれぞれ印加されて
いるので、ＴＦＴ１２１、１２２は相補的にオンオフす
る。
【００３０】ここで、ＴＦＴ１２１がオンすると直流電
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２２がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４
５、コンタクト１６を介して、液晶２１の画素電極１７
に供給される。回路選択ＴＦＴ４２がオンし、保持回路
１１０に保持されたデータに基づいて表示をする動作モ
ードをメモリモードもしくはデジタル動作モードと呼
ぶ。
圧の対向電極信号ＶCOM（信号Ａ）が選択され、ＴＦＴ
１２２がオンするとその対向電極信号ＶCOMを中心とし
た交流電圧であって液晶を駆動するための交流駆動信号
（信号Ｂ）が選択され、回路選択回路４３のＴＦＴ４
５、コンタクト１６を介して、液晶２１の画素電極１７
に供給される。回路選択ＴＦＴ４２がオンし、保持回路
１１０に保持されたデータに基づいて表示をする動作モ
ードをメモリモードもしくはデジタル動作モードと呼
ぶ。
【００３１】上述した構成を要約すれば、画素選択素子
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの表示画素内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
である画素選択ＴＦＴ７１及びアナログ映像信号を保持
する補助容量８５から成る回路（アナログ表示回路）
と、画素選択素子であるＴＦＴ７２、２値のデジタル映
像信号を保持する保持回路１１０から成る回路（デジタ
ル表示回路）とが１つの表示画素内に設けられ、更に、
これら２つの回路を選択するための回路選択回路４０，
４３が設けられている。
【００３２】次に、液晶パネル１００の周辺回路につい
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９
１が設けられている。この外付け回路基板９０のパネル
駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲート
ドライバ５０に入力され、水平スタート信号ＳＴＨがド
レインドライバ６０に入力される。また映像信号がデー
タ線６２に入力される。
て説明する。液晶パネル１００の絶縁性基板１０とは別
基板の外付け回路基板９０には、パネル駆動用ＬＳＩ９
１が設けられている。この外付け回路基板９０のパネル
駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲート
ドライバ５０に入力され、水平スタート信号ＳＴＨがド
レインドライバ６０に入力される。また映像信号がデー
タ線６２に入力される。
【００３３】次に、上述した構成の表示装置の駆動方法
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、ＬＳＩ９１はデータ信号線６２にアナログ信号を供
給する状態に設定されると共に、回路選択信号線８８の
電位がＬ（ロウ）となり、回路選択回路４０，４３のＰ
チャネル回路選択ＴＦＴ４１，４３がオンし、Ｎチャネ
ル回路選択ＴＦＴ４２、４５がオフする。
について説明する。 （１）通常動作モード（アナログ動作モード）の場合 モード信号に応じて、アナログ表示モードが選択される
と、ＬＳＩ９１はデータ信号線６２にアナログ信号を供
給する状態に設定されると共に、回路選択信号線８８の
電位がＬ（ロウ）となり、回路選択回路４０，４３のＰ
チャネル回路選択ＴＦＴ４１，４３がオンし、Ｎチャネ
ル回路選択ＴＦＴ４２、４５がオフする。
【００３４】そして、保持回路１１０を動作させるため
に用いられる各配線VDD、VSS、信号Ａ、信号Ｂは全てロ
ウに固定され、保持回路１１０を構成する全てのトラン
ジスタ、回路配線などの構成がロウに固定される。
に用いられる各配線VDD、VSS、信号Ａ、信号Ｂは全てロ
ウに固定され、保持回路１１０を構成する全てのトラン
ジスタ、回路配線などの構成がロウに固定される。
【００３５】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線
６２のアナログ映像信号がドレイン信号線６１に供給さ
れる。
ンプリング信号に応じてサンプリングトランジスタＳＰ
１，ＳＰ２，・・・，ＳＰｎが順次オンしデータ信号線
６２のアナログ映像信号がドレイン信号線６１に供給さ
れる。
【００３６】また、垂直スタート信号ＳＴＶに基づい
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７と対向電極の間に生じる画素電圧
は、液晶を通じて放電するが、補助容量８５は次の垂直
周期でこの画素が再び選択されるまでの間、画素電圧を
保持できる容量に設定されている。画素電極１７に印加
された映像信号電圧が液晶２１に印加され、その電圧に
応じて液晶２１が配向することにより液晶表示を得るこ
とができる。
て、ゲート信号がゲート信号線５１に供給される。ゲー
ト信号に応じて、画素選択ＴＦＴ７１がオンすると、ド
レイン信号線６１からアナログ映像信号Ａｎ．Ｓｉｇが
画素電極１７に伝達されると共に、補助容量８５に保持
される。画素電極１７と対向電極の間に生じる画素電圧
は、液晶を通じて放電するが、補助容量８５は次の垂直
周期でこの画素が再び選択されるまでの間、画素電圧を
保持できる容量に設定されている。画素電極１７に印加
された映像信号電圧が液晶２１に印加され、その電圧に
応じて液晶２１が配向することにより液晶表示を得るこ
とができる。
【００３７】このアナログ表示モードでは、随時入力さ
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６
０にはそれらを駆動するために、絶えず電力が消費され
ている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、ＬＳＩ９１は映像信号をデジタル変換して上位１ビ
ットを抽出したデジタルデータをデータ信号線６２に出
力する状態に設定されると共に、回路選択信号線８８の
電位がハイとなり、回路選択回路４０，４３の回路選択
ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４
２，４５がオンする。そして、保持回路１１０を駆動す
るための各配線VDD、VSS、信号Ａ、信号Ｂに所定の電圧
が印加され、保持回路１１０が有効な状態になる。
れるアナログ信号に応じて随時液晶を駆動するので、フ
ルカラーの動画像を表示するのに好適である。ただし、
外付け回路基板９０のＬＳＩ９１、各ドライバ５０，６
０にはそれらを駆動するために、絶えず電力が消費され
ている。 （２）メモリ動作モード（デジタル表示モード）の場合 モード信号に応じて、デジタル表示モードが選択される
と、ＬＳＩ９１は映像信号をデジタル変換して上位１ビ
ットを抽出したデジタルデータをデータ信号線６２に出
力する状態に設定されると共に、回路選択信号線８８の
電位がハイとなり、回路選択回路４０，４３の回路選択
ＴＦＴ４１，４４がオフすると共に、回路選択ＴＦＴ４
２，４５がオンする。そして、保持回路１１０を駆動す
るための各配線VDD、VSS、信号Ａ、信号Ｂに所定の電圧
が印加され、保持回路１１０が有効な状態になる。
【００３８】また、外付け回路基板９０のパネル駆動用
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＨが入力される。それに応
じてサンプリング信号が順次発生し、それぞれのサンプ
リング信号に応じてサンプリングトランジスタＳＰ１，
ＳＰ２，・・・，ＳＰｎが順にオンしてデジタル映像信
号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１
に供給する。
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＨが入力される。それに応
じてサンプリング信号が順次発生し、それぞれのサンプ
リング信号に応じてサンプリングトランジスタＳＰ１，
ＳＰ２，・・・，ＳＰｎが順にオンしてデジタル映像信
号Ｄ．Ｓｉｇをサンプリングして各ドレイン信号線６１
に供給する。
【００３９】次に保持回路１１０について説明する。ま
ず、ゲート信号Ｇ１によってゲートドレイン信号線６１
に接続された各表示画素の各画素選択ＴＦＴ７２が１水
平走査期間オンする。第１行第１列の表示画素に注目す
ると、サンプリング信号ＳＰ１によってサンプリングし
たデジタル映像信号Ｓ１１がドレイン信号線６１に入力
される。そして選択画素選択ＴＦＴ７２がゲート信号に
よってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが
保持回路１１０に入力され、２つのインバータによって
保持される。
ず、ゲート信号Ｇ１によってゲートドレイン信号線６１
に接続された各表示画素の各画素選択ＴＦＴ７２が１水
平走査期間オンする。第１行第１列の表示画素に注目す
ると、サンプリング信号ＳＰ１によってサンプリングし
たデジタル映像信号Ｓ１１がドレイン信号線６１に入力
される。そして選択画素選択ＴＦＴ７２がゲート信号に
よってオン状態になるとそのデジタル信号Ｄ．Ｓｉｇが
保持回路１１０に入力され、２つのインバータによって
保持される。
【００４０】このインバータで保持された信号は、信号
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶２１に印加され
る。
選択回路１２０に入力されて、この信号選択回路１２０
で信号Ａ又は信号Ｂを選択して、その選択した信号が画
素電極１７に印加され、その電圧が液晶２１に印加され
る。
【００４１】こうして１行目のゲート信号線から最終行
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
のゲート信号線まで走査することにより、１画面分（１
フィールド期間）のスキャン、即ち全ドットスキャンが
終了し１画面が表示される。
【００４２】ここで、１画面が表示されると、ゲートド
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。保持回路１１０には常に参照電圧ＶDD，Ｖ
SSを供給して駆動し、また対向電極電圧を対向電極３２
に、各信号Ａ及びＢを選択回路１２０に供給する。
ライバ５０並びにドレインドライバ６０及び外付けのパ
ネル駆動用ＬＳＩ９１への電圧供給を停止しそれらの駆
動を止める。保持回路１１０には常に参照電圧ＶDD，Ｖ
SSを供給して駆動し、また対向電極電圧を対向電極３２
に、各信号Ａ及びＢを選択回路１２０に供給する。
【００４３】即ち、保持回路１１０にこの保持回路を駆
動するためのＶDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOMを印加し、液晶表示パネル１００がノーマ
リーホワイト（ＮＷ）の場合には、信号Ａには対向電極
電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液
晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加
するのみである。そうすることにより、１画面分を保持
して静止画像として表示することができる。また他のゲ
ートドライバ５０、ドレインドライバ６０及び外付けＬ
ＳＩ９１には電圧が印加されていない状態である。
動するためのＶDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOMを印加し、液晶表示パネル１００がノーマ
リーホワイト（ＮＷ）の場合には、信号Ａには対向電極
電圧と同じ電位の交流駆動電圧を印加し、信号Ｂには液
晶を駆動するための交流電圧（例えば６０Ｈｚ）を印加
するのみである。そうすることにより、１画面分を保持
して静止画像として表示することができる。また他のゲ
ートドライバ５０、ドレインドライバ６０及び外付けＬ
ＳＩ９１には電圧が印加されていない状態である。
【００４４】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１にはロウが入力されることになるので第１のＴＦ
Ｔ１２１はオフとなり、他方の第２のＴＦＴ１２２には
ハイが入力されることになるので第２のＴＦＴ１２２は
オンとなる。そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が
印加され、液晶が電界によって立ち上がるため、ＮＷの
表示パネルでは表示としては黒表示として観察できる。
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１にはロウが入力されることになるので第１のＴＦ
Ｔ１２１はオフとなり、他方の第２のＴＦＴ１２２には
ハイが入力されることになるので第２のＴＦＴ１２２は
オンとなる。そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が
印加され、液晶が電界によって立ち上がるため、ＮＷの
表示パネルでは表示としては黒表示として観察できる。
【００４５】ドレイン信号線６１にデジタル映像信号で
ロウが保持回路１１０に入力された場合には、信号選択
回路１２０において第１のＴＦＴ１２１にはハイが入力
されることになるので第１のＴＦＴ１２１はオンとな
り、他方の第２のＴＦＴ１２２にはロウが入力されるこ
とになるので第２のＴＦＴ１２２はオフとなる。そうす
ると、信号Ａが選択されて液晶には信号Ａの電圧が印加
される。即ち、対向電極３２と同じ電圧が印加されるた
め、電界が発生せず液晶は立ち上がらないため、ＮＷの
表示パネルでは表示としては白表示として観察できる。
ロウが保持回路１１０に入力された場合には、信号選択
回路１２０において第１のＴＦＴ１２１にはハイが入力
されることになるので第１のＴＦＴ１２１はオンとな
り、他方の第２のＴＦＴ１２２にはロウが入力されるこ
とになるので第２のＴＦＴ１２２はオフとなる。そうす
ると、信号Ａが選択されて液晶には信号Ａの電圧が印加
される。即ち、対向電極３２と同じ電圧が印加されるた
め、電界が発生せず液晶は立ち上がらないため、ＮＷの
表示パネルでは表示としては白表示として観察できる。
【００４６】このように、１画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分低消費電力化することができる。
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分低消費電力化することができる。
【００４７】次に、通常動作モード時の保持回路１１０
の機能について説明する。通常動作モード時は、アナロ
グ表示回路が選択されているので、保持回路１１０が保
持しているメモリ内容は表示に寄与しない。一方、保持
回路１１０は画素電極１７に重畳して配置されている。
そして、保持回路１１０を構成する各素子、配線は、通
常動作モード時に一定電圧に固定される。これによって
保持回路１１０と画素電極１７との間には、一定の寄生
容量が生じ、この容量は、通常動作モードにおいて補助
容量８５と共に補助容量の一部として機能する。従っ
て、本実施形態の補助容量８５は、従来の補助容量に比
較して容量値を小さくすることができる。補助容量８５
の容量値は、電極同士が対向する面積に比例するので、
容量値が小いということは、即ち補助容量８５の面積が
従来の補助容量の面積に比較して小さいということであ
る。従って、本実施形態は、補助容量の面積を小さくし
た分だけ画素サイズを小さくでき、高精細化することが
できる。
の機能について説明する。通常動作モード時は、アナロ
グ表示回路が選択されているので、保持回路１１０が保
持しているメモリ内容は表示に寄与しない。一方、保持
回路１１０は画素電極１７に重畳して配置されている。
そして、保持回路１１０を構成する各素子、配線は、通
常動作モード時に一定電圧に固定される。これによって
保持回路１１０と画素電極１７との間には、一定の寄生
容量が生じ、この容量は、通常動作モードにおいて補助
容量８５と共に補助容量の一部として機能する。従っ
て、本実施形態の補助容量８５は、従来の補助容量に比
較して容量値を小さくすることができる。補助容量８５
の容量値は、電極同士が対向する面積に比例するので、
容量値が小いということは、即ち補助容量８５の面積が
従来の補助容量の面積に比較して小さいということであ
る。従って、本実施形態は、補助容量の面積を小さくし
た分だけ画素サイズを小さくでき、高精細化することが
できる。
【００４８】この時、保持回路１１０の電位をどのよう
な電圧に固定するかは、任意である。補助容量として求
められるのは、一定期間でパルスが印加されるような変
動する電位ではなく、ある一定の電圧に固定されること
であり、その電圧がどのような値であっても、また保持
回路１１０内で互いに異なる電位に固定されていても補
助容量として機能させることができる。従って、参照電
圧VDD、VSSを所定の電圧に保持しておくことで、通常動
作モード時に保持回路１１０の内容を保持し続け、かつ
保持回路１１０を補助容量として用いることもできる。
な電圧に固定するかは、任意である。補助容量として求
められるのは、一定期間でパルスが印加されるような変
動する電位ではなく、ある一定の電圧に固定されること
であり、その電圧がどのような値であっても、また保持
回路１１０内で互いに異なる電位に固定されていても補
助容量として機能させることができる。従って、参照電
圧VDD、VSSを所定の電圧に保持しておくことで、通常動
作モード時に保持回路１１０の内容を保持し続け、かつ
保持回路１１０を補助容量として用いることもできる。
【００４９】上記実施形態では、保持回路１１０は１ビ
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。どのようなメモリを保持回路１１０に用いて
も、一定電圧に固定して、補助容量として用いることが
できる。
ットのみを保持するが、もちろん保持回路１１０を多ビ
ット化すれば、メモリ動作モードで階調表示を行うこと
もできるし、保持回路１１０をアナログ値を記憶するメ
モリとすれば、メモリ動作モードでのフルカラー表示も
できる。どのようなメモリを保持回路１１０に用いて
も、一定電圧に固定して、補助容量として用いることが
できる。
【００５０】上述したように、本発明の実施形態によれ
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示を行う通常動作モード（アナログ表示モード）と、
低消費電力でデジタル階調表示を行うメモリ動作モード
（デジタル表示モードの場合）という２種類の表示に対
応することができる。
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示を行う通常動作モード（アナログ表示モード）と、
低消費電力でデジタル階調表示を行うメモリ動作モード
（デジタル表示モードの場合）という２種類の表示に対
応することができる。
【００５１】次に、本実施形態のレイアウトについて、
図２を用いて説明する。図２は本実施形態のレイアウト
を示す概念図である。回路選択回路のＰチャネル回路選
択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路の
Ｎチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャ
ネルＴＦＴ４４が直列に接続され、画素電極１７にコン
タクト１６を介して接続されているとともに補助容量８
５に接続されている。補助容量８５は、補助容量線８７
に接続された第１の補助容量電極８５ａと画素選択ＴＦ
Ｔ７１の半導体層に接続された第２の補助容量電極８５
ｂが対向することによって形成されている。補助容量８
５の容量値はこの対向する電極８５ａ、８５ｂの面積に
比例する。また、回路選択ＴＦＴ４２、保持回路１１
０、回路選択回路のＮチャネルＴＦＴ４５がコンタクト
１６を介して画素電極１７に接続されている。以上の構
成はいずれも画素電極１７に重畳して配置されている。
特に、多くの面積を必要とする保持回路１１０を画素電
極１７間に配置せず、画素電極１７に重畳するので、画
素電極１７を最大の面積にすることができる。逆に言え
ば、一つの画素に必要な面積が最小となるので、高精細
なＬＣＤとすることができる。
図２を用いて説明する。図２は本実施形態のレイアウト
を示す概念図である。回路選択回路のＰチャネル回路選
択ＴＦＴ４１、ＮチャネルＴＦＴ４２、画素選択回路の
Ｎチャネル画素選択ＴＦＴ７１、回路選択回路のＰチャ
ネルＴＦＴ４４が直列に接続され、画素電極１７にコン
タクト１６を介して接続されているとともに補助容量８
５に接続されている。補助容量８５は、補助容量線８７
に接続された第１の補助容量電極８５ａと画素選択ＴＦ
Ｔ７１の半導体層に接続された第２の補助容量電極８５
ｂが対向することによって形成されている。補助容量８
５の容量値はこの対向する電極８５ａ、８５ｂの面積に
比例する。また、回路選択ＴＦＴ４２、保持回路１１
０、回路選択回路のＮチャネルＴＦＴ４５がコンタクト
１６を介して画素電極１７に接続されている。以上の構
成はいずれも画素電極１７に重畳して配置されている。
特に、多くの面積を必要とする保持回路１１０を画素電
極１７間に配置せず、画素電極１７に重畳するので、画
素電極１７を最大の面積にすることができる。逆に言え
ば、一つの画素に必要な面積が最小となるので、高精細
なＬＣＤとすることができる。
【００５２】また、上述したように、通常動作モードに
おいては保持回路１１０に一定の電圧が印加され、補助
容量として機能するので、補助容量電極８５ａ、８５ｂ
の面積は従来の液晶表示装置に比較して縮小されてい
る。
おいては保持回路１１０に一定の電圧が印加され、補助
容量として機能するので、補助容量電極８５ａ、８５ｂ
の面積は従来の液晶表示装置に比較して縮小されてい
る。
【００５３】ところで、本実施形態のＬＣＤは反射型Ｌ
ＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’
線断面図を図３に示す。一方の絶縁性基板１０上に、多
結晶シリコンから成り島化された半導体層１１が配置さ
れ、その上をゲート絶縁膜１２が覆って配置されてい
る。半導体層１１の上方であってゲート絶縁膜１２上に
はゲート電極１３が配置され、このゲート電極１３の両
側に位置する下層の半導体層１１には、ソース及びドレ
インが形成されている。ゲート電極１３及びゲート絶縁
膜１２上にはこれらを覆って層間絶縁膜１４が形成され
ている。そしてそのドレイン及びソースに対応した位置
にはコンタクトが形成されており、そのコンタクトを介
してドレインは画素選択ＴＦＴ７１に、ソースはコンタ
クト１６を介して画素電極１７に、それぞれ接続されて
いる。平坦化絶縁膜１５上に形成された各表示電極１７
はアルミニウム（Ａｌ）等の反射材料から成っている。
各表示電極１７及び平坦化絶縁膜１５上には液晶２１を
配向するポリイミド等から成る配向膜２０が形成されて
いる。
ＣＤである。本実施形態の反射型ＬＣＤの図２Ａ−Ａ’
線断面図を図３に示す。一方の絶縁性基板１０上に、多
結晶シリコンから成り島化された半導体層１１が配置さ
れ、その上をゲート絶縁膜１２が覆って配置されてい
る。半導体層１１の上方であってゲート絶縁膜１２上に
はゲート電極１３が配置され、このゲート電極１３の両
側に位置する下層の半導体層１１には、ソース及びドレ
インが形成されている。ゲート電極１３及びゲート絶縁
膜１２上にはこれらを覆って層間絶縁膜１４が形成され
ている。そしてそのドレイン及びソースに対応した位置
にはコンタクトが形成されており、そのコンタクトを介
してドレインは画素選択ＴＦＴ７１に、ソースはコンタ
クト１６を介して画素電極１７に、それぞれ接続されて
いる。平坦化絶縁膜１５上に形成された各表示電極１７
はアルミニウム（Ａｌ）等の反射材料から成っている。
各表示電極１７及び平坦化絶縁膜１５上には液晶２１を
配向するポリイミド等から成る配向膜２０が形成されて
いる。
【００５４】他方の絶縁性基板３０上には、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。もちろんカラー表示としない場
合には、カラーフィルタ３１は不要である。
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。もちろんカラー表示としない場
合には、カラーフィルタ３１は不要である。
【００５５】こうして形成された一対の絶縁性基板１
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１が充填されている。
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１が充填されている。
【００５６】反射型ＬＣＤでは、図中点線矢印で示すよ
うに、絶縁性基板３０側から入射した外光が表示電極１
７によって反射されて、観察者１側に出射し、表示を観
察することができる。
うに、絶縁性基板３０側から入射した外光が表示電極１
７によって反射されて、観察者１側に出射し、表示を観
察することができる。
【００５７】反射型ＬＣＤは画素電極１７を光が透過し
ないので画素電極１７の下にどのような素子が配置され
ていても開口率に影響を及ぼさない。そして、大きい面
積を必要とする保持回路１１０を画素電極１７の下に配
置することによって、画素の間隔を通常のＬＣＤと同等
にすることもできる。また、本実施形態のように全ての
構成を画素電極の下に配置する必要はなく、一部の構成
を画素電極間に配置してもよい。
ないので画素電極１７の下にどのような素子が配置され
ていても開口率に影響を及ぼさない。そして、大きい面
積を必要とする保持回路１１０を画素電極１７の下に配
置することによって、画素の間隔を通常のＬＣＤと同等
にすることもできる。また、本実施形態のように全ての
構成を画素電極の下に配置する必要はなく、一部の構成
を画素電極間に配置してもよい。
【００５８】次に本発明の第２の実施形態について説明
する。図４は本実施形態の平面レイアウトを示す概念図
である。本実施形態はＲＧＢ各色の画素が整列して配置
されたストライプ配列であって、それぞれの画素電極１
７にはＲＧＢのいずれかのカラーフィルタが対応して配
置されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示
す。ＲＧＢそれぞれの画素は、図２と同様の回路を有
し、それぞれの画素でその画素のデータを保持回路１１
０に保持することができるようになっている。
する。図４は本実施形態の平面レイアウトを示す概念図
である。本実施形態はＲＧＢ各色の画素が整列して配置
されたストライプ配列であって、それぞれの画素電極１
７にはＲＧＢのいずれかのカラーフィルタが対応して配
置されており、それを１７Ｒ、１７Ｇ、１７Ｂとして示
す。ＲＧＢそれぞれの画素は、図２と同様の回路を有
し、それぞれの画素でその画素のデータを保持回路１１
０に保持することができるようになっている。
【００５９】本実施形態で特徴的な点は、画素電極１７
のレイアウトと、保持回路や選択回路、補助容量などの
回路レイアウトが一致していない点である。この点につ
いて、以下により詳細に述べる。まず画素電極１７Ｒに
着目する。画素電極１７Ｒは図面左端に配置され、上下
方向に長い矩形状である。画素電極１７Ｒとその回路と
を接続するコンタクトは１６Ｒで示されている。そし
て、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７
１Ｒが直列に接続され、その一部は隣接画素である画素
電極１７Ｇにまで延在している。同様に補助容量８５
Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在してい
る。そして、画素電極１７Ｇは、コンタクト１６Ｇを介
して対応する回路に接続されており、回路選択ＴＦＴ４
１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回
路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳し
て配置されている。
のレイアウトと、保持回路や選択回路、補助容量などの
回路レイアウトが一致していない点である。この点につ
いて、以下により詳細に述べる。まず画素電極１７Ｒに
着目する。画素電極１７Ｒは図面左端に配置され、上下
方向に長い矩形状である。画素電極１７Ｒとその回路と
を接続するコンタクトは１６Ｒで示されている。そし
て、回路選択ＴＦＴ４１Ｒ、４４Ｒ、画素選択ＴＦＴ７
１Ｒが直列に接続され、その一部は隣接画素である画素
電極１７Ｇにまで延在している。同様に補助容量８５
Ｒ、保持回路１１０Ｒも画素電極１７Ｇに延在してい
る。そして、画素電極１７Ｇは、コンタクト１６Ｇを介
して対応する回路に接続されており、回路選択ＴＦＴ４
１Ｇ、画素選択ＴＦＴ７１Ｇ、補助容量８５Ｇ、保持回
路１１０Ｇは、隣接画素である画素電極１７Ｒに重畳し
て配置されている。
【００６０】そして、画素電極１７Ｒ、Ｇに対応する回
路はゲート信号線５１を共有し、ゲート信号線５１上の
一点を中心として互いに点対称に配置されている。以
下、同様に、画素電極１７Ｂに対応する回路は、更にそ
の隣の図示しない画素電極に延在する。この画素を画素
電極１７Ｒ’とすると、画素電極１７Ｒ’に対応する回
路は、逆に画素電極１７Ｂに重畳する。
路はゲート信号線５１を共有し、ゲート信号線５１上の
一点を中心として互いに点対称に配置されている。以
下、同様に、画素電極１７Ｂに対応する回路は、更にそ
の隣の図示しない画素電極に延在する。この画素を画素
電極１７Ｒ’とすると、画素電極１７Ｒ’に対応する回
路は、逆に画素電極１７Ｂに重畳する。
【００６１】このように配置することのメリットについ
て以下に説明する。例えばＲＧＢ３色を一つの絵素とし
て、この絵素をほぼ正方形にしようとすると、ＲＧＢ個
々の画素は３：１で縦長の長方形となる。一般的にスト
ライプ配列のＲＧＢ個々の画素は一方向に長い矩形とな
る。そのような細長い矩形の画素電極１７の下に、レイ
アウトをあわせて保持回路１１０等を配置しようとする
と、回路の設計が困難になる。それに対して本実施形態
であれば、画素電極１７のレイアウトと回路のレイアウ
トが異なるので、よけいな配線の迂回などが不要となっ
てスペース効率が上がり、保持回路が必要とする面積を
より小さくすることができる。保持回路付きＬＣＤの場
合、１画素の最小面積は、主に保持回路の占める面積が
支配的であるので、保持回路を縮小することは、ＬＣＤ
の高精細化に直結すると言える。
て以下に説明する。例えばＲＧＢ３色を一つの絵素とし
て、この絵素をほぼ正方形にしようとすると、ＲＧＢ個
々の画素は３：１で縦長の長方形となる。一般的にスト
ライプ配列のＲＧＢ個々の画素は一方向に長い矩形とな
る。そのような細長い矩形の画素電極１７の下に、レイ
アウトをあわせて保持回路１１０等を配置しようとする
と、回路の設計が困難になる。それに対して本実施形態
であれば、画素電極１７のレイアウトと回路のレイアウ
トが異なるので、よけいな配線の迂回などが不要となっ
てスペース効率が上がり、保持回路が必要とする面積を
より小さくすることができる。保持回路付きＬＣＤの場
合、１画素の最小面積は、主に保持回路の占める面積が
支配的であるので、保持回路を縮小することは、ＬＣＤ
の高精細化に直結すると言える。
【００６２】次に、回路をゲート信号線５１を挟んで対
称に配置することのメリットについて以下に説明する。
隣接画素同士で領域をシェアしあう場合、画素毎に回路
内のレイアウトを調整する必要が生じるが、隣接画素同
士で点対称に配置すれば、一つの画素の回路を設計し、
その回路をミラーリングして設計することができ、回路
設計の効率がよい。ただし、図中で画素上下端に示した
４本の電源線への結線は調整する必要がある。また、回
路レイアウトを点対称にせず、平行に移動したとする
と、隣接画素同士のゲート信号線５１は、互いに離れて
配置する必要が生じ、ゲート信号線５１を各行２本配置
する必要が生じる。これに対し、本実施形態では、ゲー
ト信号線５１を中心として回路を対称に配置しているの
で、ゲート信号線５１は各行１本でよく、増やす必要が
ない。また、保持回路１１０がＳＲＡＭであれば、高低
２種類の電源線（VDD、VSS）、高低２種類の参照電源線
（信号Ａ、信号Ｂ）、合計４本の電源線が必要である。
これらは全画素で共通に用いられる電源である。これら
の電源線も、回路を対称に配置することで列方向に隣接
する画素同士で共有することができる。このように、各
種配線を複数画素で共有することによって回路面積を縮
小し、より高精細なＬＣＤとすることができる。
称に配置することのメリットについて以下に説明する。
隣接画素同士で領域をシェアしあう場合、画素毎に回路
内のレイアウトを調整する必要が生じるが、隣接画素同
士で点対称に配置すれば、一つの画素の回路を設計し、
その回路をミラーリングして設計することができ、回路
設計の効率がよい。ただし、図中で画素上下端に示した
４本の電源線への結線は調整する必要がある。また、回
路レイアウトを点対称にせず、平行に移動したとする
と、隣接画素同士のゲート信号線５１は、互いに離れて
配置する必要が生じ、ゲート信号線５１を各行２本配置
する必要が生じる。これに対し、本実施形態では、ゲー
ト信号線５１を中心として回路を対称に配置しているの
で、ゲート信号線５１は各行１本でよく、増やす必要が
ない。また、保持回路１１０がＳＲＡＭであれば、高低
２種類の電源線（VDD、VSS）、高低２種類の参照電源線
（信号Ａ、信号Ｂ）、合計４本の電源線が必要である。
これらは全画素で共通に用いられる電源である。これら
の電源線も、回路を対称に配置することで列方向に隣接
する画素同士で共有することができる。このように、各
種配線を複数画素で共有することによって回路面積を縮
小し、より高精細なＬＣＤとすることができる。
【００６３】本実施形態においても、通常動作モード時
には保持回路１１０は一定電圧に固定され、保持回路１
１０は補助容量として機能する。保持回路１１０は互い
に隣接画素に延在しているが、保持回路１１０がどちら
の画素に接続されているかには関係なく、その保持回路
１１０が重畳する画素電極１７と容量を形成し、その画
素の補助容量として機能する。
には保持回路１１０は一定電圧に固定され、保持回路１
１０は補助容量として機能する。保持回路１１０は互い
に隣接画素に延在しているが、保持回路１１０がどちら
の画素に接続されているかには関係なく、その保持回路
１１０が重畳する画素電極１７と容量を形成し、その画
素の補助容量として機能する。
【００６４】次に、第３の実施形態について図５を用い
て説明する。図５は第２の実施形態が２画素で画素領域
を共有して回路を配置していたのに比較して３画素１７
Ｒ、１７Ｇ、１７Ｂで画素領域を共有して回路を配置す
るようにレイアウトしている点で第２の実施形態と異な
る。本実施形態において、回路構成については第２の実
施形態と全く同様であるので、図面の簡略化のために、
回路選択ＴＦＴ４１、４２、４４、４５、コンタクト１
６、補助容量８５、保持回路１１０及びそれらを結ぶ配
線を回路２００として表示し、画素選択ＴＦＴ７１、コ
ンタクト１６をそれぞれＲ、Ｇ、Ｂとして表示してい
る。本実施形態において、各画素の回路２００Ｒ、２０
０Ｇ、２００Ｂは、それぞれ隣接する３画素の領域に跨
って配置されている。このように、より多くの画素に跨
って配置すれば、より多くのスペースを利用することが
でき、回路毎のデッドスペースを減らしスペース効率を
更に向上することができるので、回路２００の面積を更
に縮小することができる。ただし、本実施形態は、３画
素に跨って形成するので、上記実施形態と異なり点対称
に配置することができない。従って、本実施形態の回路
２００の配置は、各画素毎で個別に設計する必要があ
り、第２の実施形態のように２画素で回路領域を共有す
る方が回路設計の効率はよい。そして、画素選択ＴＦＴ
７１や、画素電極とのコンタクト１６は、ＲＧＢそれぞ
れの画素に重畳させた方がよい。従って、必然的に回路
２００は、ＲＧＢ毎に内部の配置が異なる。
て説明する。図５は第２の実施形態が２画素で画素領域
を共有して回路を配置していたのに比較して３画素１７
Ｒ、１７Ｇ、１７Ｂで画素領域を共有して回路を配置す
るようにレイアウトしている点で第２の実施形態と異な
る。本実施形態において、回路構成については第２の実
施形態と全く同様であるので、図面の簡略化のために、
回路選択ＴＦＴ４１、４２、４４、４５、コンタクト１
６、補助容量８５、保持回路１１０及びそれらを結ぶ配
線を回路２００として表示し、画素選択ＴＦＴ７１、コ
ンタクト１６をそれぞれＲ、Ｇ、Ｂとして表示してい
る。本実施形態において、各画素の回路２００Ｒ、２０
０Ｇ、２００Ｂは、それぞれ隣接する３画素の領域に跨
って配置されている。このように、より多くの画素に跨
って配置すれば、より多くのスペースを利用することが
でき、回路毎のデッドスペースを減らしスペース効率を
更に向上することができるので、回路２００の面積を更
に縮小することができる。ただし、本実施形態は、３画
素に跨って形成するので、上記実施形態と異なり点対称
に配置することができない。従って、本実施形態の回路
２００の配置は、各画素毎で個別に設計する必要があ
り、第２の実施形態のように２画素で回路領域を共有す
る方が回路設計の効率はよい。そして、画素選択ＴＦＴ
７１や、画素電極とのコンタクト１６は、ＲＧＢそれぞ
れの画素に重畳させた方がよい。従って、必然的に回路
２００は、ＲＧＢ毎に内部の配置が異なる。
【００６５】この時、各画素電極と回路２００を構成す
る各素子、補助容量、配線などが画素電極と対向する面
積を、各画素でできるだけ等しくする必要がある。各画
素毎に回路素子や配線との対向面積が画素毎に異なる
と、それによって生じる寄生容量が画素毎に異なってし
まい、画面を表示するときに画像がちらつくなど、表示
品質を低下させる原因となってしまう。しかし、保持回
路と画素電極との寄生容量を画素毎に揃えるように回路
設計を行うことは困難である。そこで本実施形態におい
ては、回路２００を構成する各素子、配線が画素電極と
形成する容量CCと、補助容量CSCとの合計容量C
totalが、各画素で等しくなるように、補助容量値C SCが
設定されている。即ち、画素毎に容量CCが異なっていて
も、その差を吸収するように補助容量CSCの容量が設定
されている。
る各素子、補助容量、配線などが画素電極と対向する面
積を、各画素でできるだけ等しくする必要がある。各画
素毎に回路素子や配線との対向面積が画素毎に異なる
と、それによって生じる寄生容量が画素毎に異なってし
まい、画面を表示するときに画像がちらつくなど、表示
品質を低下させる原因となってしまう。しかし、保持回
路と画素電極との寄生容量を画素毎に揃えるように回路
設計を行うことは困難である。そこで本実施形態におい
ては、回路２００を構成する各素子、配線が画素電極と
形成する容量CCと、補助容量CSCとの合計容量C
totalが、各画素で等しくなるように、補助容量値C SCが
設定されている。即ち、画素毎に容量CCが異なっていて
も、その差を吸収するように補助容量CSCの容量が設定
されている。
【００６６】例えば、回路２００Ｒ、２００Ｇ、２００
Ｂの画素電極１７Ｒに重畳する部分よりも画素電極１７
Ｇに重畳する面積が大きく、寄生容量が大きかった場
合、回路２００Ｒに含まれる補助容量８５の容量値を大
きく、回路２００Ｇに含まれる補助容量８５の容量値を
小さく設計すれば、両画素の合計容量Ctotalの差を小さ
くすることができる。
Ｂの画素電極１７Ｒに重畳する部分よりも画素電極１７
Ｇに重畳する面積が大きく、寄生容量が大きかった場
合、回路２００Ｒに含まれる補助容量８５の容量値を大
きく、回路２００Ｇに含まれる補助容量８５の容量値を
小さく設計すれば、両画素の合計容量Ctotalの差を小さ
くすることができる。
【００６７】ただし、寄生容量は、重畳する面積、電極
間距離、電極間の誘電率など、様々な要因によって決ま
り、回路２００と画素電極との間に生じる寄生容量を完
全に正確に予想することは困難である。従って、合計容
量Ctotalを各画素で完全に等しくすることも困難であ
る。少なくとも合計容量Ctotalの画素毎の差が、保持回
路１１０と画素電極とが形成する容量の画素毎の差より
も縮小されていれば効果を奏することができる。そこ
で、任意の２画素における合計容量Ctotalの差を△C
total、前記画素電極と前記対向電極とが液晶を挟んで
形成する容量CLCとすると、 △Ctotal≦(CLC+Ctotal)／５ となるように設計するとよい。このように配置すれば、
各画素毎の対向面積の差による表示品質の低下はそれほ
ど顕著とならない。また、 △Ctota l≦(CLC+Ctotal)／１０ とすれば、表示品質の低下はほとんど視認されない。更
に、 △Ctotal≦(CLC+Ctotal)／２０ とすれば、表示品質の低下は実質的になくなる。
間距離、電極間の誘電率など、様々な要因によって決ま
り、回路２００と画素電極との間に生じる寄生容量を完
全に正確に予想することは困難である。従って、合計容
量Ctotalを各画素で完全に等しくすることも困難であ
る。少なくとも合計容量Ctotalの画素毎の差が、保持回
路１１０と画素電極とが形成する容量の画素毎の差より
も縮小されていれば効果を奏することができる。そこ
で、任意の２画素における合計容量Ctotalの差を△C
total、前記画素電極と前記対向電極とが液晶を挟んで
形成する容量CLCとすると、 △Ctotal≦(CLC+Ctotal)／５ となるように設計するとよい。このように配置すれば、
各画素毎の対向面積の差による表示品質の低下はそれほ
ど顕著とならない。また、 △Ctota l≦(CLC+Ctotal)／１０ とすれば、表示品質の低下はほとんど視認されない。更
に、 △Ctotal≦(CLC+Ctotal)／２０ とすれば、表示品質の低下は実質的になくなる。
【００６８】次に、本発明の第３の実施形態について述
べる。図６は本実施形態のレイアウト概念図である。図
６には、画素電極１７ａ、１７ｂに対応する２画素が示
されている。画素電極１７ａ、１７ｂそれぞれに回路選
択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４
４が直列に接続されているとともに補助容量８５が接続
されている。以上の構成は第１の実施形態と全く同様で
ある。
べる。図６は本実施形態のレイアウト概念図である。図
６には、画素電極１７ａ、１７ｂに対応する２画素が示
されている。画素電極１７ａ、１７ｂそれぞれに回路選
択ＴＦＴ４１、画素選択ＴＦＴ７１、回路選択ＴＦＴ４
４が直列に接続されているとともに補助容量８５が接続
されている。以上の構成は第１の実施形態と全く同様で
ある。
【００６９】本実施形態の特徴とするところは、保持回
路１１０が２画素にまたがって配置されており、２画素
で１つの保持回路１１０を共有している点にある。以下
に、この点について詳しく説明する。
路１１０が２画素にまたがって配置されており、２画素
で１つの保持回路１１０を共有している点にある。以下
に、この点について詳しく説明する。
【００７０】保持回路１１０は、回路選択ＴＦＴ４２を
介してドレイン信号線６１ａに接続され、保持回路１１
０から出力される映像信号は、回路選択ＴＦＴ４５ａ、
４５ｂを介してそれぞれの画素電極１７ａ、１７ｂに入
力される。そして、通常動作モードの時に画素電極１７
ｂに映像信号を供給していたドレイン信号線６１ｂには
保持回路１１０は接続されていない。そして、図示しな
いドレインドライバ６０はドレイン信号線６１に対して
一本おきに出力する。また、出力する映像信号は、２本
のドレイン信号線６１の映像信号より算出される中間値
に応じた信号である。
介してドレイン信号線６１ａに接続され、保持回路１１
０から出力される映像信号は、回路選択ＴＦＴ４５ａ、
４５ｂを介してそれぞれの画素電極１７ａ、１７ｂに入
力される。そして、通常動作モードの時に画素電極１７
ｂに映像信号を供給していたドレイン信号線６１ｂには
保持回路１１０は接続されていない。そして、図示しな
いドレインドライバ６０はドレイン信号線６１に対して
一本おきに出力する。また、出力する映像信号は、２本
のドレイン信号線６１の映像信号より算出される中間値
に応じた信号である。
【００７１】即ち、メモリ動作モード（デジタル表示モ
ード）の場合、２つの画素電極１７ａ、１７ｂには通常
動作モード時にこれらに供給される映像信号の中間の映
像信号が共通して供給され、ドレイン信号線６１ｂはと
ばされるので、画素電極１７ａと１７ｂとは、いわば一
つの画素として振る舞う。このように、２画素を１画素
として扱い、擬似的に「画素数」を落として表示を行
う。
ード）の場合、２つの画素電極１７ａ、１７ｂには通常
動作モード時にこれらに供給される映像信号の中間の映
像信号が共通して供給され、ドレイン信号線６１ｂはと
ばされるので、画素電極１７ａと１７ｂとは、いわば一
つの画素として振る舞う。このように、２画素を１画素
として扱い、擬似的に「画素数」を落として表示を行
う。
【００７２】本実施形態によれば、回路面積を必要とす
る保持回路１１０を二つの画素で共有しているので、画
素配置をより密に、即ち表示装置をより高精細にするこ
とができる。また、メモリ動作モード時に動作させるＳ
ＲＡＭの数は、通常モード時の画素数の１／２、特に、
列数が１／２である。従って、ドレインドライバ６０の
動作周波数をさらに低くすることが可能であり、各画素
にＳＲＡＭを配置する第１の実施形態に比較して、ＳＲ
ＡＭの数が少ないので、メモリ動作モード時に移行する
時の書き込むＳＲＡＭの数が少なく、また、メモリ動作
モード時にＳＲＡＭの洩れ電流が少ないので、消費電力
をさらに削減することができる。
る保持回路１１０を二つの画素で共有しているので、画
素配置をより密に、即ち表示装置をより高精細にするこ
とができる。また、メモリ動作モード時に動作させるＳ
ＲＡＭの数は、通常モード時の画素数の１／２、特に、
列数が１／２である。従って、ドレインドライバ６０の
動作周波数をさらに低くすることが可能であり、各画素
にＳＲＡＭを配置する第１の実施形態に比較して、ＳＲ
ＡＭの数が少ないので、メモリ動作モード時に移行する
時の書き込むＳＲＡＭの数が少なく、また、メモリ動作
モード時にＳＲＡＭの洩れ電流が少ないので、消費電力
をさらに削減することができる。
【００７３】さて、本実施形態の場合も、画素電極毎に
重畳する保持回路１１０の部分が異なるため、画素電極
と保持回路１１０との間に生じる寄生容量が異なる。そ
こで、上記実施形態と同様、保持回路１１０を構成する
素子、配線が画素電極と形成する容量CCと、補助容量C
SCとの合計容量Ctotalが、各画素で等しくなるように
（少なくとも差が小さくなるように）、補助容量値CSC
が設定されている。
重畳する保持回路１１０の部分が異なるため、画素電極
と保持回路１１０との間に生じる寄生容量が異なる。そ
こで、上記実施形態と同様、保持回路１１０を構成する
素子、配線が画素電極と形成する容量CCと、補助容量C
SCとの合計容量Ctotalが、各画素で等しくなるように
（少なくとも差が小さくなるように）、補助容量値CSC
が設定されている。
【００７４】そして、通常動作モード時には保持回路１
１０は一定電圧に固定され、補助容量として機能する。
１０は一定電圧に固定され、補助容量として機能する。
【００７５】なお、上述したような複数画素で一つの保
持回路１１０を共有する思想は、特願２０００−３５１
２５０により詳しく開示されているように、上記実施形
態以外にも様々な実施形態が考えられるが、いずれの実
施形態においても、保持回路１１０を構成する素子、配
線が画素電極と形成する容量CCと、補助容量CSCとの合
計容量Ctotalが、各画素で等しくなるように（少なくと
も差が小さくなるように）、補助容量値CSCが設定され
ていればよい。
持回路１１０を共有する思想は、特願２０００−３５１
２５０により詳しく開示されているように、上記実施形
態以外にも様々な実施形態が考えられるが、いずれの実
施形態においても、保持回路１１０を構成する素子、配
線が画素電極と形成する容量CCと、補助容量CSCとの合
計容量Ctotalが、各画素で等しくなるように（少なくと
も差が小さくなるように）、補助容量値CSCが設定され
ていればよい。
【００７６】上記実施形態では、反射型ＬＣＤを用いて
説明したが、もちろん透過型ＬＣＤに適用し、透明な画
素電極と保持回路とを重畳して配置することも可能であ
る。しかし透過型ＬＣＤでは、金属配線が配置されてい
るところは遮光されるので、開口率の低下が避けられな
い。また、透過型ＬＣＤで画素電極の下に保持回路を配
置すると、透過する光によって保持回路や選択回路のト
ランジスタが誤動作する恐れがあるため、全てのトラン
ジスタのゲート上に遮光膜を儲ける必要がある。従っ
て、透過型ＬＣＤでは開口率を高くすることが困難であ
る。これに対し、反射型ＬＣＤは、画素電極下にどのよ
うな回路が配置されても開口率に影響を与えることはな
い。更に、透過型の液晶表示装置のように、観察者側と
反対側にいわゆるバックライトを用いる必要が無いた
め、バックライトを点灯させるための電力を必要としな
い。保持回路付きＬＣＤのそもそもの目的が消費電力の
削減であるから、本発明の表示装置としては、バックラ
イト不要で低消費電力化に適した反射型ＬＣＤであるこ
とが好ましい。
説明したが、もちろん透過型ＬＣＤに適用し、透明な画
素電極と保持回路とを重畳して配置することも可能であ
る。しかし透過型ＬＣＤでは、金属配線が配置されてい
るところは遮光されるので、開口率の低下が避けられな
い。また、透過型ＬＣＤで画素電極の下に保持回路を配
置すると、透過する光によって保持回路や選択回路のト
ランジスタが誤動作する恐れがあるため、全てのトラン
ジスタのゲート上に遮光膜を儲ける必要がある。従っ
て、透過型ＬＣＤでは開口率を高くすることが困難であ
る。これに対し、反射型ＬＣＤは、画素電極下にどのよ
うな回路が配置されても開口率に影響を与えることはな
い。更に、透過型の液晶表示装置のように、観察者側と
反対側にいわゆるバックライトを用いる必要が無いた
め、バックライトを点灯させるための電力を必要としな
い。保持回路付きＬＣＤのそもそもの目的が消費電力の
削減であるから、本発明の表示装置としては、バックラ
イト不要で低消費電力化に適した反射型ＬＣＤであるこ
とが好ましい。
【００７７】また、上記実施形態は、液晶表示装置を用
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
いて説明したが、本発明はこれにとらわれるものではな
く、有機ＥＬ表示装置や、ＬＥＤ表示装置など、様々な
表示装置に適用することができる。
【００７８】
【発明の効果】以上に説明したように、本発明のアクテ
ィブマトリクス型表示装置は、通常動作モード時に、保
持回路の少なくとも一部が所定の電圧に固定されて補助
容量として機能するので、補助容量電極の面積を縮小す
ることができる。従って、画素サイズを縮小し、より高
精細な表示装置とすることができる。
ィブマトリクス型表示装置は、通常動作モード時に、保
持回路の少なくとも一部が所定の電圧に固定されて補助
容量として機能するので、補助容量電極の面積を縮小す
ることができる。従って、画素サイズを縮小し、より高
精細な表示装置とすることができる。
【００７９】また、補助容量は、保持回路が画素電極に
重畳する面積やそこに生じる寄生容量に応じた容量を有
するので、保持回路が複数の画素電極にまたがって配置
されている等のように、画素毎に保持回路と画素電極が
重畳する面積が異なっていたとしても、画素毎の寄生容
量の差を縮小し、より表示品質を高くすることができ
る。
重畳する面積やそこに生じる寄生容量に応じた容量を有
するので、保持回路が複数の画素電極にまたがって配置
されている等のように、画素毎に保持回路と画素電極が
重畳する面積が異なっていたとしても、画素毎の寄生容
量の差を縮小し、より表示品質を高くすることができ
る。
【００８０】さらに、任意の２画素における合計容量C
totalの差△Ctotalを、画素電極と対向電極とが液晶を
挟んで形成する容量CLCに対して △Ctotal≦(CLC+Ctotal)／５ を満たすようにすることによって、顕著な画質低下を防
止することができる。
totalの差△Ctotalを、画素電極と対向電極とが液晶を
挟んで形成する容量CLCに対して △Ctotal≦(CLC+Ctotal)／５ を満たすようにすることによって、顕著な画質低下を防
止することができる。
【図１】本発明の第１の実施形態を示す回路図である。
【図２】本発明の第１の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
【図３】本発明の実施形態の断面図である。
【図４】本発明の第２の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
【図５】本発明の第３の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
【図６】本発明の第４の実施形態の平面レイアウトを示
す概念図である。
す概念図である。
【図７】液晶表示装置の１画素を示す回路図である。
【図８】従来の保持回路付き表示装置を示す回路図であ
る。
る。
【図９】従来の保持回路付き液晶表示装置の１画素を示
す回路図である。
す回路図である。
１７ 画素電極 ４０、４３ 回路選択回路 ７０ 画素選択回路 ８５ 補助容量 １１０ 保持回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉村 岳雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株式会社内 Ｆターム(参考） 2H092 GA59 HA05 JB43 NA24 NA26 PA06 2H093 NA16 NC34 NC40 NC90 ND39 ND55 5C006 AA01 BB16 BC03 BC06 BC12 BC20 EB05 FA41 FA47 5C080 AA06 AA07 AA10 BB05 CC03 DD01 DD07 DD25 DD26 EE19 EE29 EE30 FF11 JJ02 JJ03 JJ06 KK43 5C094 AA02 AA05 BA03 BA43 CA19 EA04 EA05 EB02 ED02 HA08
Claims (6)
- 【請求項１】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線からの
走査信号により選択されると共に前記ドレイン信号線か
ら映像信号が供給される複数の画素電極と、前記複数の
画素電極に対向する対向電極と、前記画素電極と前記対
向電極との間に挟持される液晶と、前記画素電極と対向
して配置され、前記画素電極と前記対向電極との間に印
加される電圧を保持する補助容量を形成する補助容量電
極と、前記画素電極に対応して配置され、映像信号に応
じたデータを記憶する保持回路とを有し、随時入力され
る映像信号に応じた画素電圧を随時印加して表示する通
常動作モードと、前記保持回路が記憶したデータに応じ
て表示するメモリ動作モードとを有するアクティブマト
リクス型表示装置において、前記通常動作モード時に、
前記保持回路の少なくとも一部は、所定の電位に固定さ
れ、前記画素電極と前記対向電極との間の電圧を維持す
る補助容量として機能することを特徴とするアクティブ
マトリクス型表示装置。 - 【請求項２】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線からの
走査信号により選択されると共に前記ドレイン信号線か
ら映像信号が供給される複数の画素電極と、前記複数の
画素電極に対向する対向電極と、前記画素電極と前記対
向電極との間に挟持される液晶と、前記画素電極と前記
対向電極との間に印加される電圧を保持する補助容量
と、前記画素電極に対応して配置され、映像信号に応じ
たデータを記憶する保持回路とを有し、随時入力される
映像信号に応じた画素電圧を随時印加して表示する通常
動作モードと、前記保持回路が記憶したデータに応じて
表示するメモリ動作モードとを有するアクティブマトリ
クス型表示装置において、前記補助容量は、前記保持回
路が前記画素電極に重畳する面積に応じた容量を有する
ことを特徴とするアクティブマトリクス型表示装置。 - 【請求項３】 基板上の一方向に配置された複数のゲー
ト信号線と、前記ゲート信号線に交差する方向に配置さ
れた複数のドレイン信号線と、前記ゲート信号線からの
走査信号により選択されると共に前記ドレイン信号線か
ら映像信号が供給される複数の画素電極と、前記複数の
画素電極に対向する対向電極と、前記画素電極と前記対
向電極との間に挟持される液晶と、前記画素電極と前記
対向電極との間に印加される電圧を保持する補助容量
と、前記画素電極に対応して配置され、映像信号に応じ
たデータを記憶する保持回路とを有し、随時入力される
映像信号に応じた画素電圧を随時印加して表示する通常
動作モードと、前記保持回路が記憶したデータに応じて
表示するメモリ動作モードとを有するアクティブマトリ
クス型表示装置において、前記補助容量は、前記保持回
路と前記画素電極との間に生じる寄生容量に応じた容量
を有することを特徴とするアクティブマトリクス型表示
装置。 - 【請求項４】 前記保持回路は、複数の前記画素電極に
またがって配置されていることを特徴とする請求項１乃
至請求項３に記載のアクティブマトリクス型表示装置。 - 【請求項５】 前記補助容量は、各画素毎に異なる容量
値を有し、補助容量の容量値と前記保持回路が画素電極
と形成する容量の合計の画素毎の差は、前記保持回路が
画素電極と形成する容量の画素毎の差よりも小さいこと
を特徴とする請求項１乃至請求項３に記載のアクティブ
マトリクス型表示装置。 - 【請求項６】 任意の２画素における合計容量Ctotalの
差を△Ctotal、前記画素電極と前記対向電極とが液晶を
挟んで形成する容量CLCとすると、 △Ctotal≦(CLC+Ctotal)／５ を満たすことを特徴とする請求項５に記載のアクティブ
マトリクス型表示装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372835A JP3982992B2 (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置 |
| TW090125633A TW533394B (en) | 2000-12-07 | 2001-10-17 | Active matrix display device |
| US10/003,686 US6671023B2 (en) | 2000-12-07 | 2001-12-06 | Active matrix display device |
| KR10-2001-0076933A KR100472269B1 (ko) | 2000-12-07 | 2001-12-06 | 액티브 매트릭스형 표시 장치 |
| EP01129105A EP1213701A3 (en) | 2000-12-07 | 2001-12-07 | Active matrix display device |
| CNB2005100785277A CN100412626C (zh) | 2000-12-07 | 2001-12-07 | 有源矩阵型显示装置 |
| CNB011428007A CN1240034C (zh) | 2000-12-07 | 2001-12-07 | 有源矩阵型显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000372835A JP3982992B2 (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002174824A true JP2002174824A (ja) | 2002-06-21 |
| JP3982992B2 JP3982992B2 (ja) | 2007-09-26 |
Family
ID=18842314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000372835A Expired - Fee Related JP3982992B2 (ja) | 2000-12-07 | 2000-12-07 | アクティブマトリクス型表示装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6671023B2 (ja) |
| EP (1) | EP1213701A3 (ja) |
| JP (1) | JP3982992B2 (ja) |
| KR (1) | KR100472269B1 (ja) |
| CN (2) | CN1240034C (ja) |
| TW (1) | TW533394B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036604A1 (fr) * | 2001-10-19 | 2003-05-01 | Sony Corporation | Affichage a cristaux liquides et dispositif terminal portatif l'utilisant |
| WO2011033822A1 (ja) * | 2009-09-16 | 2011-03-24 | シャープ株式会社 | 液晶表示装置 |
| JP2018037477A (ja) * | 2016-08-30 | 2018-03-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002207460A (ja) * | 2001-01-10 | 2002-07-26 | Toshiba Corp | 表示装置 |
| TW575961B (en) * | 2002-12-03 | 2004-02-11 | Quanta Display Inc | Pixel structure |
| CN102394049B (zh) * | 2005-05-02 | 2015-04-15 | 株式会社半导体能源研究所 | 显示装置的驱动方法 |
| US8059109B2 (en) * | 2005-05-20 | 2011-11-15 | Semiconductor Energy Laboratory Co., Ltd. | Display device and electronic apparatus |
| EP1724751B1 (en) * | 2005-05-20 | 2013-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and electronic apparatus |
| KR101393628B1 (ko) * | 2007-02-14 | 2014-05-12 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
| TWI427596B (zh) * | 2009-08-14 | 2014-02-21 | Innolux Corp | 顯示裝置 |
| US8416159B2 (en) | 2010-07-22 | 2013-04-09 | Chimei Innolux Corporation | Display apparatus |
| US8823624B2 (en) * | 2010-08-13 | 2014-09-02 | Au Optronics Corporation | Display device having memory in pixels |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823091A (ja) | 1981-08-04 | 1983-02-10 | セイコーインスツルメンツ株式会社 | 画像表示装置 |
| US4870396A (en) * | 1987-08-27 | 1989-09-26 | Hughes Aircraft Company | AC activated liquid crystal display cell employing dual switching devices |
| JP2784615B2 (ja) | 1991-10-16 | 1998-08-06 | 株式会社半導体エネルギー研究所 | 電気光学表示装置およびその駆動方法 |
| JPH05323365A (ja) * | 1992-05-19 | 1993-12-07 | Casio Comput Co Ltd | アクティブマトリックス液晶表示装置 |
| JPH06102530A (ja) * | 1992-09-18 | 1994-04-15 | Sharp Corp | 液晶表示装置 |
| TW295652B (ja) * | 1994-10-24 | 1997-01-11 | Handotai Energy Kenkyusho Kk | |
| JPH08194205A (ja) | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| JP3630489B2 (ja) * | 1995-02-16 | 2005-03-16 | 株式会社東芝 | 液晶表示装置 |
| US5945972A (en) | 1995-11-30 | 1999-08-31 | Kabushiki Kaisha Toshiba | Display device |
| US6181311B1 (en) * | 1996-02-23 | 2001-01-30 | Canon Kabushiki Kaisha | Liquid crystal color display apparatus and driving method thereof |
| JP3319561B2 (ja) | 1996-03-01 | 2002-09-03 | 株式会社東芝 | 液晶表示装置 |
| KR100270147B1 (ko) | 1996-03-01 | 2000-10-16 | 니시무로 타이죠 | 액정표시장치 |
| JP3305946B2 (ja) | 1996-03-07 | 2002-07-24 | 株式会社東芝 | 液晶表示装置 |
| EP0797182A1 (en) | 1996-03-19 | 1997-09-24 | Hitachi, Ltd. | Active matrix LCD with data holding circuit in each pixel |
| US5790090A (en) | 1996-10-16 | 1998-08-04 | International Business Machines Corporation | Active matrix liquid crystal display with reduced drive pulse amplitudes |
| US5952991A (en) | 1996-11-14 | 1999-09-14 | Kabushiki Kaisha Toshiba | Liquid crystal display |
| JP3279238B2 (ja) * | 1997-12-01 | 2002-04-30 | 株式会社日立製作所 | 液晶表示装置 |
| JP3629712B2 (ja) | 1998-08-04 | 2005-03-16 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| TW594329B (en) * | 2000-09-18 | 2004-06-21 | Sanyo Electric Co | Active matrix type display device |
| EP1204089B1 (en) * | 2000-11-06 | 2006-04-26 | SANYO ELECTRIC Co., Ltd. | Active matrix display device with pixels comprising both analog and digital storage |
| JP3723443B2 (ja) * | 2000-11-17 | 2005-12-07 | 三洋電機株式会社 | アクティブマトリクス型表示装置 |
| JP2001242819A (ja) | 2000-12-28 | 2001-09-07 | Seiko Epson Corp | 電気光学装置及び電子機器 |
-
2000
- 2000-12-07 JP JP2000372835A patent/JP3982992B2/ja not_active Expired - Fee Related
-
2001
- 2001-10-17 TW TW090125633A patent/TW533394B/zh not_active IP Right Cessation
- 2001-12-06 KR KR10-2001-0076933A patent/KR100472269B1/ko active IP Right Grant
- 2001-12-06 US US10/003,686 patent/US6671023B2/en not_active Expired - Lifetime
- 2001-12-07 EP EP01129105A patent/EP1213701A3/en not_active Withdrawn
- 2001-12-07 CN CNB011428007A patent/CN1240034C/zh not_active Expired - Lifetime
- 2001-12-07 CN CNB2005100785277A patent/CN100412626C/zh not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003036604A1 (fr) * | 2001-10-19 | 2003-05-01 | Sony Corporation | Affichage a cristaux liquides et dispositif terminal portatif l'utilisant |
| US7123229B2 (en) | 2001-10-19 | 2006-10-17 | Sony Corporation | Liquid crystal display device and portable terminal device comprising it |
| WO2011033822A1 (ja) * | 2009-09-16 | 2011-03-24 | シャープ株式会社 | 液晶表示装置 |
| JP5437382B2 (ja) * | 2009-09-16 | 2014-03-12 | シャープ株式会社 | 液晶表示装置 |
| US8860646B2 (en) | 2009-09-16 | 2014-10-14 | Sharp Kabushiki Kaisha | Liquid crystal display device |
| JP2018037477A (ja) * | 2016-08-30 | 2018-03-08 | 京セラディスプレイ株式会社 | ドットマトリクス型表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1707322A (zh) | 2005-12-14 |
| EP1213701A2 (en) | 2002-06-12 |
| TW533394B (en) | 2003-05-21 |
| KR20020045563A (ko) | 2002-06-19 |
| US6671023B2 (en) | 2003-12-30 |
| JP3982992B2 (ja) | 2007-09-26 |
| KR100472269B1 (ko) | 2005-03-08 |
| CN1357870A (zh) | 2002-07-10 |
| US20020089481A1 (en) | 2002-07-11 |
| CN100412626C (zh) | 2008-08-20 |
| EP1213701A3 (en) | 2006-01-04 |
| CN1240034C (zh) | 2006-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7389476B2 (en) | Display including a plurality of display panels | |
| US6853371B2 (en) | Display device | |
| US6825834B2 (en) | Active matrix display device | |
| JP4017371B2 (ja) | アクティブマトリクス型表示装置 | |
| US7173589B2 (en) | Display device | |
| JP2002174824A (ja) | アクティブマトリクス型表示装置 | |
| US6828734B2 (en) | Display device | |
| JP3723443B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2003315817A (ja) | 表示装置 | |
| US7095389B2 (en) | Active matrix display device | |
| JP3668115B2 (ja) | 表示装置 | |
| JP2002162947A (ja) | 表示装置 | |
| JP2002090777A (ja) | アクティブマトリクス型表示装置 | |
| JP2002091397A (ja) | 表示装置 | |
| JP3711006B2 (ja) | 表示装置 | |
| JP2002091365A (ja) | アクティブマトリクス型表示装置 | |
| JP2002162949A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040324 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070316 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070703 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100713 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110713 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120713 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130713 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |