JP2002162948A - 表示装置及びその駆動方法 - Google Patents

表示装置及びその駆動方法

Info

Publication number
JP2002162948A
JP2002162948A JP2001243091A JP2001243091A JP2002162948A JP 2002162948 A JP2002162948 A JP 2002162948A JP 2001243091 A JP2001243091 A JP 2001243091A JP 2001243091 A JP2001243091 A JP 2001243091A JP 2002162948 A JP2002162948 A JP 2002162948A
Authority
JP
Japan
Prior art keywords
signal
circuit
display device
display
holding circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001243091A
Other languages
English (en)
Other versions
JP5004386B2 (ja
Inventor
Ryoichi Yokoyama
良一 横山
Kiyoshi Yoneda
清 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2001243091A priority Critical patent/JP5004386B2/ja
Priority to TW090122418A priority patent/TWI249632B/zh
Priority to KR10-2001-0057508A priority patent/KR100481108B1/ko
Priority to CNB011331747A priority patent/CN1322358C/zh
Publication of JP2002162948A publication Critical patent/JP2002162948A/ja
Application granted granted Critical
Publication of JP5004386B2 publication Critical patent/JP5004386B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Abstract

(57)【要約】 【課題】 保持回路１１０へのデータの誤書き込みを防
止すると共に、低消費電力化及び表示画素の高集積化を
図る。 【解決手段】 表示画素にデジタル映像データを保持す
るための保持回路を備えた表示装置において、データ書
き込み時には、保持回路１１０に供給される電源電圧を
データ保持に必要な最小電圧に設定し、書き込み終了後
に、昇圧回路９５により保持回路１１０に供給される電
源電圧を昇圧する。保持回路１１０はゲート信号線５１
から入力される信号に応じて、ドレイン信号線６１から
のデジタル映像信号が書き込まれると共に該デジタル映
像信号を保持する。そして、保持回路１１０に保持され
た信号に応じて表示が行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は表示装置及びその駆
動方法に関し、特に携帯可能な表示装置に用いて好適な
表示装置及びその駆動方法に関する。
【０００２】
【従来の技術】近年、携帯可能な表示装置、例えば携帯
テレビ、携帯電話等が市場ニーズとして要求されてい
る。かかる要求に応じて表示装置の小型化、軽量化、省
消費電力化に対応すべく研究開発が盛んに行われてい
る。
【０００３】図７に従来例に係る液晶表示装置の一表示
画素の回路構成図を示す。絶縁性基板（不図示）上に、
ゲート信号線５１、ドレイン信号線６１とが交差して形
成されており、その交差部近傍に両信号線５１、６１に
接続された画素選択ＴＦＴ６５が設けられている。ＴＦ
Ｔ６５のソース１１ｓは液晶２１の表示電極８０に接続
されている。
【０００４】また、表示電極８０の電圧を１フィールド
期間、保持するための補助容量８５が設けられており、
この補助容量８５の一方の端子８６はＴＦＴ６５のソー
ス１１ｓに接続され、他方の電極８７には各表示画素に
共通の電位が印加されている。
【０００５】ここで、ゲート信号線５１に走査信号が印
加されると、ＴＦＴ６５はオン状態となり、ドレイン信
号線６１からアナログ映像信号が表示電極８０に伝達さ
れると共に、補助容量８５に保持される。表示電極８０
に印加された映像信号電圧が液晶２１に印加され、その
電圧に応じて液晶２１が配向することにより液晶表示を
得ることができる。
【０００６】したがって、動画像、静止画像に関係なく
表示を得ることができる。かかる液晶表示装置に静止画
像を表示する場合、例えば携帯電話の液晶表示部の一部
に携帯電話を駆動するためのバッテリの残量表示とし
て、乾電池の画像を表示することになる。
【０００７】しかしながら、上述した構成の液晶表示装
置においては、静止画像を表示する場合であっても、動
画像を表示する場合と同様に、走査信号でＴＦＴ６５を
オン状態にして、映像信号を各表示画素に再書き込みす
る必要が生じていた。
【０００８】そのため、走査信号及び映像信号等の駆動
信号を発生するためのドライバ回路、及びドライバ回路
の動作タイミングを制御するための各種信号を発生する
外部ＬＳＩは常時動作するため、常に大きな電力を消費
していた。このため、限られた電源しか備えていない携
帯電話等では、その使用可能時間が短くなるという欠点
があった。
【０００９】これに対して、各表示画素にスタティック
型メモリを備えた液晶表示装置が特開平８−１９４２０
５号に開示されている。同公報の一部を引用して説明す
ると、この液晶表示装置は、図８に示すように、２段イ
ンバータＩＮＶ１，ＩＮＶ２を正帰還させた形のメモ
リ、即ちスタティック型メモリをデジタル映像信号の保
持回路として用いることにより、消費電力を低減するも
のである。
【００１０】ここで、スタティック型メモリに保持され
た２値デジタル映像信号に応じて、スイッチ素子２４は
参照線Ｖrefと表示電極８０との間の抵抗値を制御し、
液晶２１のバイアス状態を調整している。一方、共通電
極には交流信号Ｖcomを入力する。本装置は理想上、静
止画像のように表示画像に変化がなければ、メモリへの
リフレッシュは不要である。
【００１１】上述したように、デジタル映像信号を保持
するためのスタティック型メモリを備えた液晶表示装置
では、低階調度の静止画像を表示すると共に、消費電力
を低減するのに適している。
【００１２】
【発明が解決しようとする課題】しかしながら、上述し
た構成の液晶表示装置は以下の問題点を有していた。こ
の問題点について図９を参照しながら説明する。いま、
画素選択ＴＦＴ６５のソース１１ｓが「Ｌ（ロウ）」レ
ベルであり、インバータＩＮＶ１の出力ノードに「Ｈ
（ハイ）」レベルが保持されているとする。
【００１３】この保持状態から、外部回路よりドレイン
信号線６１に「Ｈ」を出力し、スタティック型メモリに
「Ｈ」の書き込みを行う場合、インバータＩＮＶ２のＮ
チャネル型ＴＦＴがオンしているので、図の破線で示す
ように、ドレイン信号線６１→ＴＦＴ６５→Ｎチャネル
型ＴＦＴの経路で電流が流れる。つまり、「Ｈ」レベル
と「Ｌ」レベルの引っ張り合いが起こり、「Ｈ」の低下
により誤書き込みが生じるおそれがある。
【００１４】ここで、「Ｈ」のデータを正常に書き込む
ためには、ＴＦＴ６５のソース１１ｓがインバータＩＮ
Ｖ１のしきい値電圧より高くするという条件を満足しな
ければならないが、上記の電流経路が存在するためにＴ
ＦＴ６５のソース１１ｓが低下してしまうおそれがあ
る。
【００１５】そこで、上記条件を満足するためには次の
対策が考えられる。 外部回路からドレイン線６１に供給する「Ｈ」レベル
の電圧を高くする。 画素ＴＦＴ６５のオン抵抗を下げるためにゲート信号
線５１が選択された時の電圧を高くするか、ＴＦＴ６５
のチャネル幅を大きくする。
【００１６】しかしながら、は外部回路の電源電圧が
上昇するため消費電力が増加してしてしまうという欠点
がある。はゲートドライバの電源電圧の上昇、ＴＦＴ
サイズが増加し、画素の微細ピッチでのレイアウトが困
難となるという欠点がある。
【００１７】本発明は、表示画素にデジタル映像データ
を保持するためのスタティック型メモリを備えた表示装
置において、当該スタティック型メモリへのデータの誤
書き込みを防止すると共に、低消費電力化及び画素の微
細レイアウトを可能とした表示装置を提供するものであ
る。
【００１８】
【課題を解決するための手段】本願に開示される発明の
うち、主なものの概要を説明すれば以下の通りである。
【００１９】すなわち、本発明の第１の構成は、基板上
の一方向に配置された複数のゲート信号線と、前記ゲー
ト線と交差する方向に配置された複数のドレイン信号線
と、前記ゲート信号線からの走査信号により選択される
と共に前記ドレイン信号線から映像信号が供給される表
示画素がマトリックス状に配置された表示装置におい
て、前記表示画素内に配置され、前記ゲート信号線から
入力される信号に応じて前記ドレイン信号線からのデジ
タル映像信号が書き込まれると共にそのデジタル映像信
号を保持する保持回路と、前記デジタル映像信号の書き
込み終了後に前記保持回路に供給される電源電圧を昇圧
する昇圧回路とを備え、前記保持回路の出力に応じて表
示を行うものである。
【００２０】かかる構成によれば、保持回路に供給する
電源電圧を書き込み時には、デジタル映像信号を保持で
きる程度に低く設定し、書き込み後の表示時には良好な
画像が得られる程度に高く設定することができるので、
当該保持回路へのデジタル映像信号の誤書き込みを防止
すると共に、低消費電力化を図ることができる。
【００２１】また、上記構成によれば、画素選択素子を
小さくすることができるので画素の微細レイアウトを行
う可能となる。
【００２２】上記構成において、前記保持回路は正帰還
された２段のインバータ回路から構成することにより、
回路素子数を最小限にすることができる。また、インバ
ータ回路は低消費電力化のためにはＣＭＯＳ型インバー
タであることが望ましい。
【００２３】また上記構成において、前記保持回路の出
力に応じて表示電極に供給する信号を選択する信号選択
回路を備え、該信号選択回路は前記保持回路からの信号
がゲートに印加された複数の薄膜トランジスタから成
る。保持回路の出力に応じた表示を可能にすると共に、
信号選択回路の回路素子数を低減するためである。
【００２４】更に、上記構成において、前記昇圧回路に
より昇圧された電源電圧は、前記表示電極に供給する信
号に前記薄膜トランジスタのしきい値電圧を加えた電圧
より高いことである。これにより、表示電極に供給する
信号が低下するのが防止されるので、コントラストの良
い、良質な画像表示を得ることができる。
【００２５】また、本発明の表示装置の駆動方法は、基
板上の一方向に配置された複数のゲート信号線と、前記
ゲート線と交差する方向に配置された複数のドレイン信
号線と、前記ゲート信号線からの走査信号により選択さ
れ、前記ドレイン信号線から映像信号が供給される共に
マトリックス状に配置された表示画素と、前記表示画素
内に前記ゲート信号線から入力される信号に応じて前記
ドレイン信号線からのデジタル映像信号が書き込まれる
と共にそのデジタル映像信号を保持する保持回路と、前
記保持回路に供給される電源電圧を昇圧する昇圧回路と
を備える表示装置の駆動方法において、前記ゲート信号
線から入力される信号に応じて前記ドレイン信号線から
のデジタル映像信号を前記保持回路に書き込んだ後に、
前記昇圧回路により前記保持回路に供給される電源電圧
を昇圧し、前記保持回路によって保持されたデジタル映
像信号に応じて画像表示を行うものである。
【００２６】かかる構成によれば、当該保持回路へのデ
ジタル映像信号の誤書き込みを防止すると共に、低消費
電力化を図ることができる。
【００２７】
【発明の実施の形態】次に、本発明の実施形態に係る表
示装置について説明する。図１に第１の実施形態に係る
液晶表示装置の回路構成図を示す。
【００２８】絶縁基板１０上に、走査信号を供給するゲ
ートドライバ５０に接続された複数のゲート信号線５１
が一方向に配置されており、これらのゲート信号線５１
と交差する方向に複数のドレイン信号線６１が配置され
ている。
【００２９】ドレイン信号線６１には、ドレインドライ
バ６０から出力されるサンプリングパルスのタイミング
に応じて、サンプリングトランジスタＳＰ１，ＳＰ２，
…，ＳＰｎがオンし、データ信号線６２のデータ信号
（アナログ映像信号又はデジタル映像信号）が供給され
る。
【００３０】液晶表示パネル１００は、ゲート信号線５
１からの走査信号により選択されると共に、ドレイン信
号線６１からのデータ信号が供給される複数の表示画素
２００がマトリックス状に配置されて構成されている。
【００３１】以下、表示画素２００の詳細な構成につい
て説明する。ゲート信号線５１とドレイン信号線６１の
交差部近傍には、Ｐチャネル型ＴＦＴ４１及びＮチャネ
ル型４２から成る回路選択回路４０が設けられている。
ＴＦＴ４１，４２の両ドレインはドレイン信号線６１に
接続されると共に、それらの両ゲートは回路選択信号線
８８に接続されている。ＴＦＴ４１，４２は、回路選択
信号線８８からの回路選択信号に応じていずれか一方が
オンする。また、後述するように回路選択回路４０と対
を成して、Ｐチャネル型ＴＦＴ４４及びＮチャネル型Ｔ
ＦＴ４５から成る回路選択回路４３が設けられている。
【００３２】これにより、後述するアナログ表示モード
（フルカラー動画像対応）とデジタル表示モード（低消
費電力、静止画像対応）とを選択して切換えることが可
能となる。また、回路選択回路４０に隣接して、Ｎチャ
ネル型ＴＦＴ７１及びＮチャネル型ＴＦＴ７２から成る
画素選択回路７０が配置されている。ＴＦＴ７１，７２
はそれぞれ回路選択回路４０のＴＦＴ４１，４２と縦列
に接続されると共に、それらの両ゲートにはゲート信号
線５１が接続されている。ＴＦＴ７１，７２はゲート信
号線５１からの走査信号に応じて両方が同時にオンする
ように構成されている。
【００３３】また、アナログ映像信号を保持するための
補助容量８５が設けられている。補助容量８５の一方の
電極８６はＴＦＴ７１のソース１１ｓに接続されてい
る。他方の電極８７は共通の補助容量線８１に接続さ
れ、バイアス電圧Ｖscが供給されている。ＴＦＴ７１の
ゲートが開いてアナログ映像信号が液晶２１に印加され
ると、その信号は１フィールド期間保持されなければな
らないが、液晶２１のみではその信号の電圧は時間経過
とともに次第に低下してしまう。そうすると、表示むら
として現れてしまい良好な表示が得られなくなる。そこ
でその電圧を１フィールド期間保持するために補助容量
８５を設けている。
【００３４】この補助容量８５と液晶２１との間には、
回路選択回路４３のＰチャネル型ＴＦＴ４４が設けら
れ、回路選択回路４０のＴＦＴ４１と同時にオンオフす
るように構成されている。また、画素選択回路７０のＴ
ＦＴ７２と液晶２１の表示電極８０との間には、保持回
路１１０、信号選択回路１２０が設けられている。
【００３５】保持回路１１０は、正帰還された２つのイ
ンバータ回路から成り、デジタル２値を保持するスタテ
ィック型メモリを構成している。ここで、インバータ回
路は低消費電力化のため静消費電流が少ないＣＭＯＳ型
インバータ回路であることが好ましい。
【００３６】また、信号選択回路１２０は、保持回路１
１０からの信号に応じて信号を選択する回路であって、
２つのＮチャネル型ＴＦＴ１２１、１２２で構成されて
いる。ＴＦＴ１２１、１２２のゲートには保持回路１１
０からの相補的な出力信号がそれぞれ印加されているの
で、ＴＦＴ１２１、１２２は相補的にオンオフする。
【００３７】ここで、ＴＦＴ１２２がオンすると交流駆
動信号（信号Ｂ）が選択され、ＴＦＴ１２１がオンする
とその対向電極信号ＶCOM（信号Ａ）が選択され、回路
選択回路４３のＴＦＴ４５を介して、液晶２１に電圧を
印加する表示電極８０に供給される。
【００３８】デジタル表示モード時において、一垂直期
間の間に全ドットスキャンが行われ、保持回路１１０に
はドレイン信号線６１からのデジタル映像データが書き
込まれる。ここで、保持回路１１０を構成する２つのイ
ンバータ回路に供給される電源電圧ＶDDをデータ書き込
み期間中は、保持回路１１０がデータを保持するのに必
要な最小な電圧（例えば３Ｖ）に設定すると共に、デー
タ書き込み期間終了後、保持回路１１０に保持されたデ
ータに基づく表示（静止画像の表示）を行う期間につい
ては、より高電圧に昇圧するようにした。
【００３９】このとき、電源電圧ＶDDは、信号Ａ，Ｂの
最も高い電圧にＴＦＴ１２１，１２２のしきい値電圧
（Ｖt）を加えた電圧より高い電圧まで昇圧することが
好ましい。すなわち、ＶDD ＞ Ｖt ＋ ｍａｘ(信号Ａ，
信号Ｂ) という関係を満たすことである。このＶDDと
しては８Ｖ程度が適当である。この関係を満たさない場
合には、ＴＦＴ１２１，１２２によって信号Ａ，Ｂをレ
ベル低下することなく表示電極８０に供給し充電するこ
とができず、液晶表示のコントラストが悪化するからで
ある。
【００４０】次に、液晶パネル１００の周辺回路につい
て説明すると、液晶パネル１００の絶縁性基板１０とは
別基板の外付け回路基板９０には、パネル駆動用ＬＳＩ
９１が設けられている。この外付け回路基板９０のパネ
ル駆動用ＬＳＩ９１から垂直スタート信号ＳＴＶがゲー
トドライバ５０に入力され、水平スタート信号ＳＴＨが
ドレインドライバ６０に入力される。また映像信号がデ
ータ線６２に入力される。
【００４１】また、外付け回路基板９０には上述の保持
回路１１０を構成する２つのインバータ回路に供給され
る電源電圧ＶDDを昇圧するための昇圧回路９５が設けら
れている。昇圧回路９５は、タイミングコントローラ
（不図示）から書き込み期間の終了信号Ｖendに基づい
て昇圧を開始する。
【００４２】タイミングコントローラ（不図示）外部か
らの垂直同期信号Ｖsyncに基づいてこの信号Ｖendを作
成するが、垂直同期信号Ｖsync自体を用いてもよい。昇
圧回路９５としては適宜選択することができるが例えば
チャージポンプ型の回路を用いることができる。
【００４３】図２に昇圧回路９５の回路構成例を示す。
図２において、１６０は、書き込み期間の終了信号Ｖen
dに応じて発振動作を開始するリングオシレータ（RingO
scillator）である。このリングオシレータ１６０の発
振クロックはインバータを通してコンデンサＣ１，Ｃ２
の一端に印加されている。ここで、コンデンサＣ１に印
加されるクロックPCLK2とコンデンサＣ２に印加される
クロックPCLK１と互いに逆位相となるように上記インバ
ータの段数が決定されている。
【００４４】また、リングオシレータ１６０及びインバ
ータの電源電圧はＶddであるとする。したがって、クロ
ックPCLK１及びクロックPCLK2の振幅もＶddである。コ
ンデンサＣ１の他端はＴＦＴ１６１とＴＦＴ１６２の接
続点Ｎ１に結合されている。
【００４５】また、コンデンサＣ２の他端はＴＦＴ１６
３とＴＦＴ１６４の接続点Ｎ２に結合されている。ここ
で、ＴＦＴ１６１及びＴＦＴ１６３はＮチャネル型であ
り、それらのソースには電源電圧Ｖdd（例えば、３Ｖ）
が供給されている。ＴＦＴ１６２及びＴＦＴ１６４はＰ
チャネル型であり、それらのソースは互いに接続されて
いる。この共通ソースから昇圧された電圧ＶPPが得られ
る。
【００４６】また、初期状態において、接続点Ｎ１の電
圧を電源電圧Ｖddには設定するための初期設定用のＴＦ
Ｔ１６５が設けられている。同様に、初期状態におい
て、接続点Ｎ２の電圧を電源電圧Ｖddには設定するため
の初期設定用のＴＦＴ１６６が設けられている。これら
のＴＦＴ１６５及びＴＦＴ１６６はいずれもＮチャネル
型であって、それらのゲート及びソースには電源電圧Ｖ
ddが供給されている。
【００４７】上述した構成の昇圧回路の動作を説明すれ
ば以下の通りである。終了信号Ｖendに応じてリングオ
シレータ１６０は発振動作を開始すると、コンデンサＣ
１にクロックPCLK2が印加され、コンデンサＣ２には逆
位相のクロックPCLK１が印加される。クロックPCLK2が
ハイレベルの時、容量結合により接続点Ｎ１の電圧は上
昇する。コンデンサＣ１の容量値は接続点Ｎ１に付随す
る寄生容量の容量値より十分大きければ、接続点Ｎ１の
電圧は２Ｖddである。例えば、Ｖddが３Ｖであれば、接
続点Ｎ１の電圧は６Ｖとなる。このとき、ＴＦＴ１６２
及び１６３がオンするので、ＴＦＴ１６２を通して昇圧
された電圧６Ｖが電圧ＶPPとして出力される。
【００４８】次に、クロックPCLK2がロウレベルに落
ち、クロックPCLK1がハイレベルに立ち上がると、容量
結合により接続点Ｎ２の電圧は上昇する。コンデンサＣ
２の容量値は接続点Ｎ２に付随する寄生容量の容量値よ
り十分大きければ、接続点Ｎ２の電圧は２Ｖddである。
例えば、Ｖddが３Ｖであれば、接続点Ｎ１の電圧は６Ｖ
となる。これにより、ＴＦＴ１６２及び１６３はオフ
し、ＴＦＴ１６１及び１６４がオンする。すると、接続
点Ｎ１の電圧は再びＶdd(３Ｖ)に戻る。同時に、ＴＦＴ
１６４を通して昇圧された電圧６Ｖが電圧ＶPPとして出
力される。上記の動作が繰り返されることにより、電源
電圧Ｖddが昇圧され、電圧ＶPPとして出力される。
【００４９】図３は映像信号の切換回路の回路構成図で
ある。スイッチＳＷ１が端子Ｐ２側と接続されると入力
端子Ｄｉｎから入力されたｎビットのデジタル映像信号
はＤＡコンバータ１３０によってアナログ映像信号に変
換された後、データ線６２に出力される。
【００５０】一方、スイッチＳＷ１が端子Ｐ１側に切り
換わると、ｎビットのデジタル映像信号の例えば最上位
ビットがデータ線６２に出力される。スイッチＳＷ１の
切換えは、アナログ表示モードと低消費電力対応のデジ
タル表示モードの切換えを制御するモード切換信号ＭＤ
に応じて行われる。
【００５１】次に、図１乃至図４を参照しながら、上述
した構成の表示装置の駆動方法について説明する。図４
は、液晶表示装置がデジタル表示モードに選択された場
合のタイミング図である。 （１）アナログ表示モードの場合 モード切換信号ＭＤに応じて、アナログ表示モードが選
択されると、データ信号線６２にアナログ映像信号が出
力される状態に設定されると共に、回路選択信号線８８
が「Ｌ」となり、回路選択回路４０，４３のＴＦＴ４
１，４４がオンする。
【００５２】また、水平スタート信号ＳＴＨに基づくサ
ンプリング信号に応じてサンプリングトランジスタＳＰ
がオンしデータ信号線６２のアナログ映像信号がドレイ
ン信号線６１に供給される。
【００５３】また、垂直スタート信号ＳＴＶに基づい
て、走査信号がゲート信号線５１に供給される。走査信
号に応じて、ＴＦＴ７１がオンすると、ドレイン信号線
６１からアナログ映像信号Ｓｉｇが表示電極８０に伝達
されると共に、補助容量８５に保持される。表示電極８
０に印加された映像信号電圧が液晶２１に印加され、そ
の電圧に応じて液晶２１が配向することにより液晶表示
を得ることができる。
【００５４】このアナログ表示モードでは、フルカラー
の動画像を表示するのに好適である。ただし、外付け回
路基板９０のＬＳＩ９１、各ドライバ５０，６０にはそ
れらを駆動するために、絶えず電力が消費されている。 （２）デジタル表示モード モード切換信号ＭＤに応じて、デジタル表示モードが選
択されると、データ信号線６２にデジタル映像信号が出
力される状態に設定されると共に、回路選択信号線８８
の電位が「Ｈ」となり、保持回路１１０が動作可能な状
態になる。また、回路選択回路４０，４３のＴＦＴ４
１，４４がオフすると共に、ＴＦＴ４２，４５がオンす
る。
【００５５】また、外付け回路基板９０のパネル駆動用
ＬＳＩ９１から、ゲートドライバ５０及びドレインドラ
イバ６０にスタート信号ＳＴＶ，ＳＴＨが入力される。
それに応じてサンプリング信号が順次発生し、それぞれ
のサンプリング信号に応じてサンプリングトランジスタ
ＳＰ１，ＳＰ２，…，ＳＰｎが順にオンしてデジタル映
像信号Ｓｉｇをサンプリングして各ドレイン信号線６１
に供給する。
【００５６】ここで第１行、即ち走査信号Ｇ１が印加さ
れるゲート信号線５１について説明する。まず、走査信
号Ｇ１によってゲート信号線５１に接続された各表示画
素Ｐ１１、Ｐ１２、…Ｐ１ｎの各ＴＦＴが１水平走査期
間オンする。
【００５７】第１行第１列の表示画素Ｐ１１に注目する
と、サンプリング信号ＳＰ１によってサンプリングした
デジタル映像信号Ｓ１１がドレイン信号線６１に入力さ
れる。そしてＴＦＴ７２が走査信号Ｇ１によってオン状
態になるとそのドレイン信号Ｄ１が表示画素Ｐ１１の保
持回路１１０に書き込まれる。
【００５８】この書き込み時には、保持回路１１０の２
つのインバータ回路に供給される電源電圧ＶDDは、保持
回路１１０がデータを保持するのに必要な最小な電圧
（例えば３Ｖ）に設定されている。このため、図1に示
したインバータＩＮＶ２のＮチャネル型ＴＦＴのオン抵
抗が高くなると共に、インバータＩＮＶ１のしきい値が
下がるので、インバータＩＮＶ１の出力ノードが「Ｈ」
レベルのときに、ドレイン信号Ｄ１（＝デジタル映像信
号Ｓ１１）の「Ｈ」レベルを書き込む場合に、書き込み
の余裕度が向上する。
【００５９】すなわち、ドレイン信号Ｄ１（＝デジタル
映像信号Ｓ１１）の「Ｈ」レベルの電圧を下げることが
できるので、ドレインドライバ６０等の駆動回路の電源
電圧を低くすることができる。また、画素選択回路７０
を構成するＴＦＴ７２のサイズも小さくすることができ
る。
【００６０】この保持回路１１０で保持された信号は、
信号選択回路１２０に入力されて、この信号選択回路１
２０で信号Ａ又は信号Ｂを選択して、その選択した信号
が表示電極８０に印加され、その電圧が液晶２１に印加
される。こうしてゲート信号線５１から最終行のゲート
信号線５１まで走査することにより、１画面分（１フィ
ールド期間）の書き込みが終了する。
【００６１】その後、保持回路１１０に保持されたデー
タに基づく表示（静止画像の表示）を行う。そして、書
き込み期間の終了信号Ｖendに応じて、昇圧回路９５が
動作し、保持回路１１０に供給される電源電圧ＶDDが昇
圧される。このとき、電源電圧ＶDDは、信号Ａ，Ｂの最
も高い電圧にＴＦＴ１２１，１２２のしきい値電圧（Ｖ
t）を加えた電圧より高い電圧まで昇圧することが好ま
しい。
【００６２】これにより、ＴＦＴ１２１，１２２によっ
て信号Ａ，Ｂはレベル低下することなく表示電極８０へ
供給されるので、良好な画質の表示を得ることができ
る。
【００６３】なお、このデジタル表示モード時には、ゲ
ートドライバ５０並びにドレインドライバ６０及び外付
けのパネル駆動用ＬＳＩ９１への電圧供給を停止しそれ
らの駆動を止める。保持回路１１０には常に電圧ＶDD，
ＶSSを供給して駆動し、また対向電極電圧を対向電極３
２に、各信号Ａ及びＢを選択回路１２０に供給する。
【００６４】即ち、保持回路１１０にこの保持回路を駆
動するためのＶDD、ＶSSを供給し、対向電極には対向電
極電圧ＶCOM（信号Ａ）を印加し、液晶表示パネル１０
０がノーマリーホワイト（ＮＷ）の場合には、信号Ａに
は対向電極３２と同じ電位の電圧を印加し、信号Ｂには
液晶を駆動するための交流電圧（例えば６０Ｈｚ）を印
加するのみである。そうすることにより、１画面分を保
持して静止画像として表示することができる。また他の
ゲートドライバ５０、ドレインドライバ６０及び外付け
ＬＳＩ９１には電圧が印加されていない状態である。
【００６５】このとき、ドレイン信号線６１にデジタル
映像信号で「Ｈ（ハイ）」が保持回路１１０に入力され
た場合には、信号選択回路１２０において第１のＴＦＴ
１２１には「Ｌ」が入力されることになるので第１のＴ
ＦＴ１２１はオフとなり、他方の第２のＴＦＴ１２２に
は「Ｈ」が入力されることになるので第２のＴＦＴ１２
２はオンとなる。
【００６６】そうすると、信号Ｂが選択されて液晶には
信号Ｂの電圧が印加される。即ち、信号Ｂの交流電圧が
印加され、液晶が電界によって立ち上がるため、ＮＷの
表示パネルでは表示としては黒表示として観察できる。
【００６７】ドレイン信号線６１にデジタル映像信号で
「Ｌ」が保持回路１１０に入力された場合には、信号選
択回路１２０において第１のＴＦＴ１２１には「Ｈ」が
入力されることになるので第１のＴＦＴ１２１はオンと
なり、他方の第２のＴＦＴ１２２には「Ｌ」が入力され
ることになるので第２のＴＦＴ１２２はオフとなる。
【００６８】そうすると、信号Ａが選択されて液晶には
信号Ａの電圧が印加される。即ち、対向電極３２と同じ
電圧が印加されるため、電界が発生せず液晶は立ち上が
らないため、ＮＷの表示パネルでは表示としては白表示
として観察できる。
【００６９】このように、１画面分を書き込みそれを保
持することにより静止画像として表示できるが、その場
合には、各ドライバ５０，６０及びＬＳＩ９１の駆動を
停止するので、その分、低消費電力化することができ
る。
【００７０】上述したように、本発明の実施形態によれ
ば、１つの液晶表示パネル１００でフルカラーの動画像
表示（アナログ表示モードの場合）と、デジタル階調表
示（デジタル表示モードの場合）という２種類の表示に
対応することができる。また、保持回路１１０の書き込
み時の誤動作を防止することができると共に、低消費電
力及び画素の微細レイアウトが可能となる。
【００７１】また、上述の実施形態ではアナログ表示モ
ードとデジタル表示モードを選択可能な表示装置につい
て説明したが、本発明はデジタル映像信号を書き込み、
保持する回路１１０を備え、その保持信号に応じて画像
表示を行う表示装置に広く適用することができるもので
ある。
【００７２】また、本発明の表示装置は、液晶表示装置
の中でも特に、反射型液晶表示装置に適用することが好
ましい。そこで、この反射型液晶表示装置のデバイス構
造について図５を参照しながら説明する。
【００７３】図５に示すように、一方の絶縁性基板１０
上に、多結晶シリコンから成り島化された半導体層１１
上にゲート絶縁膜１２を形成し、半導体層１１の上方で
あってゲート絶縁膜１２上にゲート電極１３を形成す
る。
【００７４】ゲート電極１３の両側に位置する下層の半
導体層１１には、ソース１１ｓ及びドレイン１１ｄが形
成されている。ゲート電極１３及びゲート絶縁膜１２上
には層間絶縁膜１４を堆積し、そのドレイン１１ｄに対
応した位置及びソース１１ｓに対応した位置にコンタク
トホール１５が形成されており、そのコンタクトホール
１５を介してドレイン１１ｄはドレイン電極１６に接続
されており、ソース１１ｓは層間絶縁膜１４上に設けた
平坦化絶縁膜１７に設けたコンタクトホール１８も介し
て表示電極１９に接続されている。
【００７５】平坦化絶縁膜１７上に形成された各表示電
極１９はアルミニウム（Ａｌ）等の反射材料から成って
いる。各表示電極１９及び平坦化絶縁膜１７上には液晶
２１を配向するポリイミド等から成る配向膜２０が形成
されている。
【００７６】他方の絶縁性基板３０上には、赤（Ｒ）、
緑（Ｇ）、青（Ｂ）の各色を呈するカラーフィルタ３
１、ＩＴＯ（Indium Tin Oxide）等の透明導電性膜から
成る対向電極３２、及び液晶２１を配向する配向膜３３
が順に形成されている。カラー表示としない場合にはカ
ラーフィルタ３１は不要である。
【００７７】こうして形成された一対の絶縁性基板１
０，３０の周辺を接着性シール材によって接着し、それ
によって形成された空隙に液晶２１を充填して、反射型
液晶表示装置が完成する。
【００７８】図中点線矢印で示すように、観察者１側か
ら入射した外光は、対向電極基板３０から順に入射し、
表示電極１９によって反射されて、観察者１側に出射
し、表示を観察者１が観察することができる。
【００７９】このように、反射型液晶表示装置は外光を
反射させて表示を観察する方式であり、透過型の液晶表
示装置のように、観察者側と反対側にいわゆるバックラ
イトを用いる必要が無いため、そのバックライトを点灯
させるための電力を必要としない。従って、本発明の表
示装置として、バックライト不要で省消費電力化に適し
た反射型液晶表示装置であることが好ましい。
【００８０】上述の実施の形態においては、１画面の全
ドットスキャン期間には、対向電極電圧及び信号Ａ及び
Ｂの電圧は印加している場合について示したが、本発明
はそれに限定されるものではなく、この期間においても
これらの各電圧を印加しなくても良い。
【００８１】また、上述の実施の形態においては、デジ
タル表示モードにおいて、１ビットのデジタルデータ信
号を入力した場合について説明したが、本発明はそれに
限定されるものではなく、複数ビットのデジタルデータ
信号の場合でも適用することが可能である。
【００８２】そうすることにより、多階調の表示を行う
ことができる。その際、入力するビット数に応じた保持
回路及び信号選択回路の数にする必要がある。
【００８３】また、上述の実施の形態においては、静止
画像を液晶表示パネルの一部に表示する場合を説明した
が、本願はそれに限定されるものではなく、全表示画素
に静止画を表示することも可能であり、本願発明の特有
の効果を奏するものである。
【００８４】上述の実施の形態においては、反射型液晶
表示装置の場合について説明したが、１画素内でＴＦ
Ｔ、保持回路、信号選択回路及び信号配線を除く領域に
透明電極を配置することにより、透過型液晶表示装置に
も用いることができる。また、透過型液晶表示装置に用
いた場合にも、１画面を表示した後に、ゲートドライバ
５０並びにドレインドライバ６０及び外付けのパネル駆
動用ＬＳＩ９１への電圧供給を停止することにより、そ
の分の消費電力の低減を図ることができる。
【００８５】次に、本発明の第２の実施形態に係る表示
装置について説明する。図６に本発明の表示装置をＥＬ
（エレクトロルミネッセンス）表示装置に応用した場合
の回路構成図を示す。ゲート信号線５１とドレイン信号
線６１の交差部近傍には画素選択ＴＦＴ７２が配置さ
れ、ＴＦＴ７２のソースは保持回路１１０に接続されて
いる。保持回路１１０は正帰還された２つのインバータ
回路ＩＮＶ１，ＩＮＶ２によって構成されている。
【００８６】そして、保持回路１１０の出力は、Ｎチャ
ネル型のＥＬ駆動用ＴＦＴ１２５のゲートに印加されて
いる。ＥＬ駆動用ＴＦＴのソースは電圧源ＶＡに接続さ
れると共に、ドレインは有機ＥＬ素子２２のアノードに
接続されている。有機ＥＬ素子２２のカソード３３は共
通電圧ＶCOMにバイアスされている。
【００８７】ここで、保持回路１１０には上述の実施形
態と同様にして、ドレイン信号線６１からのデジタル映
像データが書き込まれる。ここで、保持回路１１０を構
成する２つのインバータ回路に供給される電源電圧ＶDD
をデータ書き込み期間中は、保持回路１１０がデータを
保持するのに必要な最小な電圧（例えば３Ｖ）に設定す
る。
【００８８】いま、保持回路１１０から「Ｈ」が出力さ
れる場合を考えると、ＥＬ駆動用ＴＦＴ１２５のゲート
には比較的低い電圧（例えば３Ｖ）される。ここで、Ｅ
Ｌ駆動用ＴＦＴ１２５のしきい値を調整することによ
り、有機ＥＬ素子２２がオフ状態又は高抵抗状態であ
り、消灯しているものとする。
【００８９】そして、データ書き込み期間終了後、保持
回路１１０に保持されたデータに基づく表示（静止画像
の表示）を行う期間については、電源電圧ＶDDを高電圧
に昇圧する。すると、ＥＬ駆動用ＴＦＴ１２５のゲート
の電圧も高くなる。よって有機ＥＬ素子２２のアノード
にＶＦ以上のバイアスが加わることによりオン状態とな
り、点灯するようになる。
【００９０】したがって、上述した構成のＥＬ表示装置
によれば、データ書き込み期間中は電源電圧ＶDDが低く
設定されることで、前述した実施形態と同様に、低消費
電力化が可能でありと共に、書き込み終了後に電源電圧
ＶDDが昇圧されることにより、有機ＥＬ素子が点灯して
良好な発光表示が得られる。
【００９１】
【発明の効果】本発明の表示装置によれば、各表示画素
にデジタル映像データを保持するための保持回路を備え
た表示装置において、保持回路に供給する電源電圧を書
き込み時には低く設定し、書き込み後の表示時には高く
設定しているので、当該保持回路へのデータの誤書き込
みを防止すると共に、低消費電力化を図ることができ
る。
【００９２】また、本発明の表示装置によれば、画素選
択素子を小さくすることができるので画素の微細レイア
ウトを行うことが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る液晶表示装置の
回路構成図である。
【図２】本発明の第１の実施形態に係る昇圧回路の回路
構成図である。
【図３】本発明の第１の実施形態に係る映像信号の切換
回路の回路構成図である。
【図４】本発明の第１の実施形態に係る液晶表示装置の
タイミング図である。
【図５】反射型液晶表示装置の断面図である。
【図６】本発明の第２の実施形態に係るＥＬ表示装置の
回路構成図である。
【図７】従来例に係る液晶表示装置の回路構成図であ
る。
【図８】従来例に係る液晶表示装置の他の回路構成図で
ある。
【図９】従来例に係る液晶表示装置の問題点を説明する
ための回路図である。
【符号の説明】
１０ 絶縁性基板 １３ ゲート電極 ２１ 液晶 ４０ 回路選択回路 ４３ 回路選択回路 ５０ ゲートドライバ ５１ ゲート信号線 ６０ ドレインドライバ ６１ ドレイン信号線 ７０ 画素選択回路 ８５ 補助容量 ９５ 昇圧回路 １１０ 保持回路 １２０ 信号選択回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/30 Ｇ０９Ｇ 3/30 Ｊ Ｆターム(参考） 2H093 NA16 NA31 NA43 NA51 NC03 NC16 NC22 NC23 NC34 NC35 ND39 NE06 5C006 BB16 BC06 BF27 BF33 BF46 FA47 5C080 AA06 AA10 BB05 DD09 DD26 FF11 JJ02 JJ03 JJ04 JJ06

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板上の一方向に配置された複数のゲー
    ト信号線と、前記ゲート信号線と交差する方向に配置さ
    れた複数のドレイン信号線と、前記ゲート信号線からの
    走査信号により選択されると共に前記ドレイン信号線か
    ら映像信号が供給される表示画素がマトリックス状に配
    置された表示装置において、 前記ゲート信号線から入力される信号に応じて前記ドレ
    イン信号線からのデジタル映像信号が書き込まれると共
    に該デジタル映像信号を保持する保持回路と、 前記デジタル映像信号の書き込み終了後に前記保持回路
    に供給される電源電圧を昇圧する昇圧回路とを備え、前
    記保持回路の出力に応じて表示を行うことを特徴とする
    表示装置。
  2. 【請求項２】 前記保持回路は正帰還された２段のイン
    バータ回路から成ることを特徴とする請求項１に記載の
    表示装置。
  3. 【請求項３】 前記インバータ回路はＣＭＯＳ型インバ
    ータ回路であることを特徴とする請求項２に記載の表示
    装置。
  4. 【請求項４】 前記保持回路の出力に応じて表示電極に
    供給する信号を選択する信号選択回路を備え、該信号選
    択回路は前記保持回路からの信号がゲートに印加された
    複数の薄膜トランジスタから成ることを特徴とする請求
    項１に記載の表示装置。
  5. 【請求項５】 前記昇圧回路により昇圧された電源電圧
    は、前記表示電極に供給する信号に前記薄膜トランジス
    タのしきい値電圧を加えた電圧より高いことを特徴とす
    る請求項４に記載の表示装置。
  6. 【請求項６】 基板上の一方向に配置された複数のゲー
    ト信号線と、前記ゲート線と交差する方向に配置された
    複数のドレイン信号線と、前記ゲート信号線からの走査
    信号により選択され、前記ドレイン信号線から映像信号
    が供給される共にマトリックス状に配置された表示画素
    と、前記表示画素内に前記ゲート信号線から入力される
    信号に応じて前記ドレイン信号線からのデジタル映像信
    号が書き込まれると共にそのデジタル映像信号を保持す
    る保持回路と、 前記保持回路に供給される電源電圧を昇圧する昇圧回路
    とを備え、前記保持回路の出力に応じて表示を行う表示
    装置の駆動方法において、 前記ゲート信号線から入力される信号に応じて前記ドレ
    イン信号線からのデジタル映像信号を前記保持回路に書
    き込んだ後に、前記昇圧回路により前記保持回路に供給
    される電源電圧を昇圧し、前記デジタル映像信号に応じ
    た画像表示を行うことを特徴とする表示装置の駆動方
    法。
  7. 【請求項７】 前記保持回路は正帰還された２段のイン
    バータ回路から成ることを特徴とする請求項６に記載の
    表示装置の駆動方法。
  8. 【請求項８】 前記インバータ回路はＣＭＯＳ型インバ
    ータ回路であることを特徴とする請求項７に記載の表示
    装置の駆動方法。
  9. 【請求項９】 前記保持回路の出力に応じて表示電極に
    供給する信号を選択する信号選択回路を備え、該信号選
    択回路は前記保持回路からの信号がゲートに印加された
    複数の薄膜トランジスタから成ることを特徴とする請求
    項６に記載の表示装置の駆動方法。
  10. 【請求項１０】 前記昇圧回路により昇圧された電源電
    圧は、前記表示電極に供給する信号に前記薄膜トランジ
    スタのしきい値電圧を加えた電圧より高いことを特徴と
    する請求項９に記載の表示装置の駆動方法。
JP2001243091A 2000-09-18 2001-08-10 表示装置及びその駆動方法 Expired - Lifetime JP5004386B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001243091A JP5004386B2 (ja) 2000-09-18 2001-08-10 表示装置及びその駆動方法
TW090122418A TWI249632B (en) 2000-09-18 2001-09-11 Display device and driving method therefor
KR10-2001-0057508A KR100481108B1 (ko) 2000-09-18 2001-09-18 표시 장치 및 그 구동 방법
CNB011331747A CN1322358C (zh) 2000-09-18 2001-09-18 显示装置及其驱动方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2000282173 2000-09-18
JP2000-282173 2000-09-18
JP2000282173 2000-09-18
JP2001243091A JP5004386B2 (ja) 2000-09-18 2001-08-10 表示装置及びその駆動方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012000900A Division JP2012088736A (ja) 2000-09-18 2012-01-06 表示装置

Publications (2)

Publication Number Publication Date
JP2002162948A true JP2002162948A (ja) 2002-06-07
JP5004386B2 JP5004386B2 (ja) 2012-08-22

Family

ID=26600138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001243091A Expired - Lifetime JP5004386B2 (ja) 2000-09-18 2001-08-10 表示装置及びその駆動方法

Country Status (4)

Country Link
JP (1) JP5004386B2 (ja)
KR (1) KR100481108B1 (ja)
CN (1) CN1322358C (ja)
TW (1) TWI249632B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004139043A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
JP2008170758A (ja) * 2007-01-12 2008-07-24 Epson Imaging Devices Corp 表示装置及びこれを搭載した電子機器
JP2011039514A (ja) * 2009-08-14 2011-02-24 Chi Mei Electronics Corp 表示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5428299B2 (ja) * 2008-03-18 2014-02-26 セイコーエプソン株式会社 電気光学装置及び電子機器
TWI409760B (zh) 2009-12-17 2013-09-21 Au Optronics Corp 具畫素資料自我保持機能之有機發光顯示裝置
KR101716781B1 (ko) * 2010-08-20 2017-03-16 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 전원 공급 방법
CN105280126B (zh) * 2014-07-22 2018-12-21 凌巨科技股份有限公司 显示驱动电路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS63261228A (ja) * 1987-04-20 1988-10-27 Hitachi Ltd 液晶表示装置の駆動方法
JPH06223581A (ja) * 1992-10-27 1994-08-12 Motorola Inc ソフト・エラ−耐性スタティック・ランダム・アクセス・メモリ
JPH07141883A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd スタティックｒａｍ
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JPH0951042A (ja) * 1995-06-02 1997-02-18 Hitachi Ltd 半導体装置
JPH09185886A (ja) * 1995-10-31 1997-07-15 Matsushita Electric Ind Co Ltd データ保持回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06250615A (ja) * 1993-02-22 1994-09-09 Casio Comput Co Ltd 電気的表示装置
JPH06250612A (ja) * 1993-02-24 1994-09-09 Toppan Printing Co Ltd 強誘電性液晶ディスプレイの走査側電極駆動回路
JP3630489B2 (ja) * 1995-02-16 2005-03-16 株式会社東芝 液晶表示装置
US6020870A (en) * 1995-12-28 2000-02-01 Advanced Display Inc. Liquid crystal display apparatus and driving method therefor
US6023256A (en) * 1996-05-15 2000-02-08 Motorola, Inc. Liquid crystal display driver system and method therefor
JP3156045B2 (ja) * 1997-02-07 2001-04-16 株式会社日立製作所 液晶表示装置
JPH1138383A (ja) * 1997-07-17 1999-02-12 Denso Corp マトリクス型液晶表示装置
KR100529566B1 (ko) * 1997-08-13 2006-02-09 삼성전자주식회사 박막 트랜지스터 액정 표시 장치의 구동 방법
JP3231696B2 (ja) * 1998-03-04 2001-11-26 山形日本電気株式会社 液晶駆動回路
KR100303439B1 (ko) * 1998-11-18 2001-11-22 윤종용 러쉬전류감소회로및이를이용한스위칭모드전원공급장치
TW516014B (en) * 1999-01-22 2003-01-01 Matsushita Electric Ind Co Ltd Driving method for AC plasma display panel

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5823091A (ja) * 1981-08-04 1983-02-10 セイコーインスツルメンツ株式会社 画像表示装置
JPS63261228A (ja) * 1987-04-20 1988-10-27 Hitachi Ltd 液晶表示装置の駆動方法
JPH06223581A (ja) * 1992-10-27 1994-08-12 Motorola Inc ソフト・エラ−耐性スタティック・ランダム・アクセス・メモリ
JPH07141883A (ja) * 1993-11-18 1995-06-02 Fujitsu Ltd スタティックｒａｍ
JPH08194205A (ja) * 1995-01-18 1996-07-30 Toshiba Corp アクティブマトリックス型表示装置
JPH0951042A (ja) * 1995-06-02 1997-02-18 Hitachi Ltd 半導体装置
JPH09185886A (ja) * 1995-10-31 1997-07-15 Matsushita Electric Ind Co Ltd データ保持回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004139042A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
JP2004139043A (ja) * 2002-09-24 2004-05-13 Seiko Epson Corp 電子回路、電気光学装置、電気光学装置の駆動方法及び電子機器
US7525520B2 (en) 2002-09-24 2009-04-28 Seiko Epson Corporation Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2007199441A (ja) * 2006-01-27 2007-08-09 Hitachi Displays Ltd 画像表示装置
JP2008170758A (ja) * 2007-01-12 2008-07-24 Epson Imaging Devices Corp 表示装置及びこれを搭載した電子機器
JP2011039514A (ja) * 2009-08-14 2011-02-24 Chi Mei Electronics Corp 表示装置

Also Published As

Publication number Publication date
JP5004386B2 (ja) 2012-08-22
KR100481108B1 (ko) 2005-04-07
CN1345023A (zh) 2002-04-17
KR20020022036A (ko) 2002-03-23
TWI249632B (en) 2006-02-21
CN1322358C (zh) 2007-06-20

Similar Documents

Publication Publication Date Title
JP5019668B2 (ja) 表示装置及びその制御方法
KR100462133B1 (ko) 표시 장치
KR100481099B1 (ko) 표시 장치
JP2012088736A (ja) 表示装置
JP2012088737A (ja) 表示装置
US7173589B2 (en) Display device
JP4204204B2 (ja) アクティブマトリクス型表示装置
JP5004386B2 (ja) 表示装置及びその駆動方法
JP2002311911A (ja) アクティブマトリクス型表示装置
JP2002372703A (ja) 表示装置
JP4115099B2 (ja) 表示装置
JP3863729B2 (ja) 表示装置
JP2012063790A (ja) 表示装置
JP2002091397A (ja) 表示装置
JP3668115B2 (ja) 表示装置
JP2002162947A (ja) 表示装置
JP3711006B2 (ja) 表示装置
JP4278314B2 (ja) アクティブマトリクス型表示装置
JP4963761B2 (ja) 表示装置
JP4197852B2 (ja) アクティブマトリクス型表示装置
JP4297629B2 (ja) アクティブマトリクス型表示装置
JP4297628B2 (ja) アクティブマトリクス型表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111018

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120328

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120522

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5004386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term